JP2013211512A - 絶縁ゲート型バイポーラトランジスタ - Google Patents

Abstract

【課題】短絡耐量が高くゲート駆動回路の損失が少ない低オン抵抗のＩＧＢＴを提供する。
【解決手段】本発明の実施形態のＩＧＢＴは、第１のトレンチ３ａと第２のトレンチ３ｂとの間の第１の半導体層２の第１の表面に選択的に形成され、第１のトレンチ３ａの側壁に露出した第１のベース層７ａと、第２のトレンチ３ｂの側壁に露出した第２のベース層７ｂと、を備える。第１のエミッタ層８ａは、第１のベース層７ａの表面に選択的に形成され、第１のトレンチ３ａの側壁に露出する。第２のエミッタ層８ｂは、第２のベース層７ｂの表面に選択的に形成され、第２のトレンチ３ｂの側壁に露出する。第１のゲート電極５ａは、第１のトレンチ３ａ内に第１のゲート絶縁膜４ａを介して設けられる。第２のゲート電極５ｂは、第２のトレンチ３ｂ内に第２のゲート絶縁膜４ｂを介して設けられる。
【選択図】図１

Description

本発明の実施の形態は、絶縁ゲート型バイポーラトランジスタに関する。

絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）は、インバータ回路などのスイッチング素子に用いられる。ＩＧＢＴは、高耐圧と低オン抵抗が求められる。しかしながら、耐圧が高くなるとオン抵抗が高くなるという問題がある。これを解決するために、微細化に適したトレンチゲート型のＩＧＢＴが用いられる。トレンチゲート型のＩＧＢＴでは、トレンチゲートの間隔を狭くすることで、実効的にチャネル幅を増加させ、コレクタ−エミッタ間のオン抵抗を低減することができる。しかしながら、チャネル幅の増加により、飽和電流の増加、ゲート電荷の増加、ゲート−エミッタ間容量の増加、及びゲート−コレクタ間容量の増加などを引き起こす。飽和電流の増加は、ＩＧＢＴの短絡耐量を引き下げる。ゲート電荷の増加は、ゲート駆動回路の電力損失を増加させる。ゲート−エミッタ容量とゲート−コレクタ間容量の増加は、ＩＧＢＴのスイッチング速度を低下させる。

特開２００６−４９９３３号公報

短絡耐量が高くゲート駆動回路の損失が少ない、低オン抵抗のＩＧＢＴを提供する。

本発明の実施形態に係るＩＧＢＴは、第１導電形の第１の半導体層と、第１のトレンチと、第２のトレンチと、第２導電形の第１のベース層と、第２導電形の第２のベース層と、第１導電形の第１のエミッタ層と、第１導電形の第２のエミッタ層と、第１のゲート電極と、第２のゲート電極と、層間絶縁膜と、第２導電形の第２の半導体層と、第１の電極と、第２の電極と、を備える。

第１の半導体層は、第１の表面と、前記第１の表面とは反対側の第２の表面と、を有する。第１のトレンチは、第１の半導体層の第１の表面から第１の半導体層中に延伸する。第２のトレンチは、第１の半導体層の第１の表面から第１の半導体層中に延伸し、第１のトレンチと隣り合う。

第１のベース層は、第１のトレンチと第２のトレンチとの間の第１の半導体層の第１の表面に選択的に形成され、第１のトレンチの側壁に露出する。第２のベース層は、第１のトレンチと第２のトレンチとの間の第１の半導体層の第１の表面に選択的に形成され、第２のトレンチの側壁に露出する。

第１のエミッタ層は、第１のベース層の表面に選択的に形成され、第１のトレンチの側壁に露出する。第２のエミッタ層は、第２のベース層の表面に選択的に形成され、第２のトレンチの側壁に露出する。

第１のゲート電極は、第１のトレンチ内において、第１の半導体層上、第１のベース層上、及び第１のエミッタ層上に、第１のゲート絶縁膜を介して設けられる。第２のゲート電極は、第２のトレンチ内において、第１の半導体層上、第２のベース層上、及び第２のエミッタ層上に、第２のゲート絶縁膜を介して設けられ、第１のゲート電極と電気的に接続される。

層間絶縁膜は、第１のゲート電極上、及び第２のゲート電極上に設けられる。

第２の半導体層は、第１の半導体層の第２の表面上に設けられる。

第１の電極は、第２の半導体層に電気的に接続される。第２の電極は、第１のベース層、第２のベース層、第１のエミッタ層、及び第２のエミッタ層に電気的に接続される。

第１の実施形態に係るＩＧＢＴの要部模式断面図。 第１の実施形態にかかるＩＧＢＴの要部模式上面図。 比較例のＩＧＢＴの要部模式断面図。 第１の実施形態に係るＩＧＢＴ及び比較例のＩＧＢＴにおける電流経路の正孔密度の分布図。 第１の実施形態に係るＩＧＢＴ及び比較例のＩＧＢＴにおける動作特性。 第２の実施形態に係るＩＧＢＴの要部模式上面図。 第２の実施形態に係るＩＧＢＴの要部模式断面図。 第３の実施形態に係るＩＧＢＴの要部模式上面図。 第３の実施形態に係るＩＧＢＴの要部模式断面図。 第３の実施形態の変形例のＩＧＢＴの要部模式上面図。 第３の実施形態の変形例のＩＧＢＴの要部模式上面図。 第３の実施形態の変形例のＩＧＢＴの要部模式上面図。 第４の実施形態に係るＩＧＢＴの要部模式断面図。 第４の実施形態に係るＩＧＢＴの要部模式斜視図。 第５の実施形態に係るＩＧＢＴの要部模式断面図。 第５の実施形態に係るＩＧＢＴの要部模式斜視図。 第６の実施形態に係るＩＧＢＴの要部模式断面図。 第６の実施形態に係るＩＧＢＴの要部模式斜視図。 第７の実施形態に係るＩＧＢＴの要部模式断面図。 第７の実施形態に係るＩＧＢＴの要部模式斜視図。 第８の実施形態に係るＩＧＢＴの要部模式断面図。 第９の実施形態に係るＩＧＢＴの要部模式断面図。 第１０の実施形態に係るＩＧＢＴの要部模式断面図。 第１１の実施形態に係るＩＧＢＴの要部模式断面図。 第１２の実施形態に係るＩＧＢＴの要部模式断面図。

以下、本発明の実施形態について図を参照しながら説明する。実施形態の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第１導電形をｎ形で、第２導電形をｐ形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコンを一例に説明するが、ＳｉＣやＧａＮなどの化合物半導体にも適用可能である。絶縁膜としては、酸化シリコンを一例に説明するが、窒化シリコン、酸窒化シリコンなどの他の絶縁体を用いることも可能である。ｎ形の導電形をｎ^＋、ｎ、ｎ⁻で表記した場合は、この順にｎ形不純物濃度が低いものとする。ｐ形においても同様に、ｐ^＋、ｐ、ｐ⁻の順にｐ形不純物濃度が低いものとする。

（第１の実施形態）
図１及び図２を用いて、本発明の第１の実施形態に係るＩＧＢＴ１００を説明する。図１は、第１の実施形態に係るＩＧＢＴ１００の要部模式断面図である。図２は、第１の実施形態に係るＩＧＢＴの要部模式上面図である。図１の断面図は、図２におけるＡ−Ａ線の断面である。また、図２は、エミッタ電極を取り除いたときの、ＩＧＢＴ１００の上面図である。

図１及び図２に示したように、本実施形態に係るＩＧＢＴ１００は、ｎ⁻形ベース層２（第１導電形の第１の半導体層）と、第１のトレンチ３ａと、第２のトレンチ３ｂと、第１のｐ形ベース層７ａ（第２導電形の第１のベース層）と、第２のｐ形ベース層７ｂ（第２導電形の第２のベース層）と、第１のｎ^＋形エミッタ層８ａ（第１導電形の第１のエミッタ層）と、第２のｎ^＋形エミッタ層８ｂ（第１導電形の第２のエミッタ層）と、第１のゲート絶縁膜４ａと、第２のゲート絶縁膜４ｂと、第１のゲート電極５ａと、第２のゲート電極５ｂと、層間絶縁膜６と、絶縁膜９と、ｐ^＋形コレクタ層１（第２導電形の第２の半導体層）と、コレクタ電極１０（第１の電極）と、エミッタ電極１１（第２の電極）と、を備える。

ｎ⁻形ベース層２は、第１の表面と、第１の表面とは反対側の第２の表面と、を有する。第１のトレンチ３ａは、ｎ⁻形ベース層２の第１の表面からｎ⁻形ベース層２中に延伸する。第１のトレンチ３ａは、第１の表面と平行な図中Ｙ方向（第１の方向）に沿ってストライプ状に延伸する。第２のトレンチ３ｂは、ｎ⁻形ベース層２の第１の表面からｎ⁻形ベース層２中に延伸する。第２のトレンチ３ｂは、Ｙ方向に沿ってストライプ状に延伸する。すなわち、第２のトレンチ３ｂは、Ｙ方向と直交し第１の表面に平行な図中Ｘ方向（第２の方向）において第１のトレンチ３ａと隣り合う。

第１のｐ形ベース層７ａは、第１のトレンチ３ａと第２のトレンチ３ｂとの間のｎ⁻形ベース層２の第１の表面に選択的に形成され、第１のトレンチ３ａの側壁に露出する。第１のｐ形ベース層７ａは、第１のトレンチ３ａに沿ってストライプ状にＹ方向に延伸する。第２のｐ形ベース層７ｂは、第１のトレンチ３ａと第２のトレンチ３ｂとの間のｎ⁻形ベース層２の第１の表面に選択的に形成され、第２のトレンチの側壁に露出する。第２のｐ形ベース層７ｂは、第２のトレンチ３ｂに沿ってストライプ状にＹ方向に延伸する。第１のｐ形ベース層７ａは、Ｘ方向において、間にｎ⁻形ベース層２を介して第２のｐ形ベース層７ｂと離間する。

第１のｎ^＋形エミッタ層８ａは、第１のｐ形ベース層７ａの表面に選択的に形成され、第１のトレンチ３ａの側壁に露出する。第１のｎ^＋形エミッタ層８ａは、第１のトレンチ３ａに沿って、Ｙ方向にストライプ状に延伸する。第１のｎ^＋エミッタ層８ａは、Ｙ方向に沿って分割された複数の部分からなり、これら複数の部分は、Ｙ方向に沿って間に第１のｐ形ベース層７ａを介して互いに離間する。また、これら複数の部分は、Ｘ方向において間に第１のｐ形ベース層７ａを介してｎ⁻形ベース層２と離間する。

第２のｎ^＋形エミッタ層８ｂは、第２のｐ形ベース層７ｂの表面に選択的に形成され、第２のトレンチ３ｂの側壁に露出する。第２のｎ^＋形エミッタ層８ｂは、第２のトレンチ３ｂに沿って、Ｙ方向にストライプ状に延伸する。第２のｎ^＋エミッタ層８ｂは、Ｙ方向に沿って分割された複数の部分からなり、これら複数の部分は、Ｙ方向に沿って間に第２のｐ形ベース層７ｂを介して互いに離間する。また、これら複数の部分は、Ｘ方向において間に第２のｐ形ベース層７ｂを介してｎ⁻形ベース層２と離間する。

ｎ⁻形ベース層２、第１のｐ形ベース層７ａ、第２のｐ形ベース層７ｂ、第１のｎ^＋形エミッタ層８ａ、第２のｎ^＋形エミッタ層８ｂ、及び後述のｐ^＋形コレクタ層１は、シリコンからなる半導体層である。

第１のゲート電極５ａは、第１のトレンチ３ａ内において、ｎ⁻形ベース層２上、第１のｐ形ベース層７ａ上、及び第１のエミッタ層８ａ上に、第１のゲート絶縁膜４ａを介して設けられる。第２のゲート電極５ｂは、第２のトレンチ３ｂ内において、ｎ⁻形ベース層２上、第２のｐ形ベース層７ｂ上、及び第２のエミッタ層８ｂ上に、第２のゲート絶縁膜４ｂを介して設けられる。第２のゲート電極５ｂは、第１のゲート電極５ａと電気的に接続される。第１のゲート電極及び第２のゲート電極は、図示しないゲート電極パッドに引き出される。

第１のゲート電極５ａ及び第２のゲート電極５ｂは、例えば、導電性のポリシリコンにより形成される。第１のゲート絶縁膜４ａ及び第２のゲート絶縁膜４ｂは、例えば、酸化シリコン（ＳｉＯ_２）により形成される。酸化シリコンの替わりに、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＮＯ）、またはアルミナ（Ａｌ_２Ｏ_３）等を用いることも可能である。

層間絶縁膜６は、第１のゲート電極５ａ上、及び第２のゲート電極５ｂ上に設けられる。層間絶縁膜６と第１及び第２のゲート絶縁膜４ａ、４ｂとにより、第１のゲート電極５ａ及び第２のゲート電極５ｂは、それぞれ、外部と絶縁される。

絶縁膜９は、第１のｐ形ベース層７ａ上及び第２のｐ形ベース層７ｂ上に設けられ、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとの間のｎ⁻形ベース層２の第１の表面を覆う。絶縁膜９は、Ｙ方向にストライプ状に延伸する。絶縁膜９は、Ｘ方向において、第１のトレンチ３ａと第２のトレンチ３ｂとそれぞれ離間する。第１のｐ形ベース層７ａ及び第１のｎ^＋形エミッタ層８ａは、第１のトレンチ３ａと絶縁膜９との間隙に露出する。第２のｐ形ベース層７ｂ及び第２のｎ^＋形エミッタ層８ｂは、第２のトレンチ３ｂと絶縁膜９との間隙に露出する。層間絶縁膜６及び絶縁膜９は、ゲート絶縁膜と同様に、酸化シリコン、窒化シリコン、酸窒化シリコン、またはアルミナ等により形成される。

ｐ^＋形コレクタ層１は、ｎ⁻形ベース層２の第２の表面上に設けられｎ⁻形ベース層２と電気的に接続される。

コレクタ電極１０は、ｐ^＋形コレクタ層１に電気的に接続される。エミッタ電極１１は、第１のｐ形ベース層７ａ、第２のｐ形ベース層７ｂ、第１のｎ^＋形エミッタ層８ａ、及び第２のエミッタ層８ｂに電気的に接続され、絶縁膜９によりｎ⁻形ベース層２の第１の表面と絶縁される。エミッタ電極及びコレクタ電極は、例えば、銅またはアルミニウムなどで形成される。

エミッタ電極１１は、第１のトレンチ３ａと絶縁膜９との間のストライプ状の間隙に露出した、第１のｐ形ベース層７ａの表面上及び第１のｎ^＋形エミッタ層８ａの表面上に直接接合され、電気的にこれらと接続される。また、エミッタ電極１１は、第２のトレンチ３ｂと絶縁膜９との間のストライプ状の間隙に露出した、第２のｐ形ベース層７ｂの表面上及び第２のｎ^＋形エミッタ層８ｂの表面上に直接接合され、電気的にこれらと接続される。

Ｘ方向に沿って、複数の上記第１のトレンチ３ａと複数の上記第２のトレンチ３ｂとが交互に配置されることによって、複数のトレンチ３ａ、３ｂがｎ⁻形ベース層２の第１の表面に設けられる。複数のトレンチ３ａ、３ｂのうち、他の隣り合う第１のトレンチと第２のトレンチとの間においても、上記と同様に、第１のｐ形ベース層７ａ、第２のｐ形ベース層７ｂ、第１のｎ^＋形エミッタ層８ａ、第２のｎ^＋形エミッタ層８ｂ、及び絶縁膜９が設けられる。また、他の隣合う第１のトレンチ及び第２のトレンチ内においても、上記同様に、第１のゲート絶縁膜４ａ、第１のゲート電極５ａ、第２のゲート絶縁膜４ｂ、第２のゲート電極５ｂ、及び層間絶縁膜６が設けられる。すなわち、第１のトレンチ３ａと第２のトレンチ３ｂとの間の上記構造が、Ｘ方向において繰り返し設けられる。

なお、複数の第１のｎ^＋形エミッタ層８ａ及び複数の第２のｎ^＋形エミッタ層８ｂは、Ｘ方向において一列に配列されているが、必ずしもＸ方向に一列に配列されている必要はない。例えば、複数の第１のｎ^＋形エミッタ層８ａは、複数の第２のｎ^＋形エミッタ層８ｂに対してＹ方向に少しずれて配置されていてもよい。すなわち、複数の第１のｎ^＋形エミッタ層８ａと複数の第２のｎ^＋形エミッタ層８ｂとにより形成されるｎ⁻形ベース層の第１の表面上の平面パターンは、千鳥格子状となっていてもよい。

次に、本実施形態に係るＩＧＢＴ１００の動作及び効果を説明する前に、比較例のＩＧＢＴ１０１の構造及び動作について説明する。

図３は、比較例のＩＧＢＴ１０１の要部模式断面図を示す。比較例のＩＧＢＴ１０１の構造は、第１のトレンチ３ａから第２のトレンチ３ｂにかけてｎ⁻形ベース層２上に設けられたｐ形ベース層７を備える。すなわち、第１の実施形態に係るＩＧＢＴ１００において、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂとが接合して１つのｐ形ベース層７になった構造である。また、比較例のＩＧＢＴ１０１は、絶縁膜９を有しない。以上の点で、比較例のＩＧＢＴ１０１は、第１の実施形態に係るＩＧＢＴ１００と相異する。

比較例のＩＧＢＴ１０１では、コレクタ電極１０にエミッタ電極１１に対して正の電圧が印加された状態で、第１のゲート電極５ａに閾値を超える正の電圧が印加されると、ｐ形ベース層７の第１のトレンチ３ａの側壁に露出する部分に、チャネル層が形成される。その結果、電子が、エミッタ電極１１、第１のｎ^＋形エミッタ層８ａ、ｐ形ベース層７中のチャネル層、ｎ⁻形ベース層２、及びｐ^＋形コレクタ層１を経て、コレクタ電極１０に流れる。第２のゲート電極に対しても、第１のゲート電極と同様である。この電子の流れに対応して、正孔が、コレクタ電極１０から、ｐ^＋形コレクタ層１、ｎ⁻形ベース層、ｐ形ベース層７を経て、エミッタ電極１１に流れる。このとき、ｎ⁻形ベース層２へ注入された正孔は、ｎ⁻形ベース層２で蓄積されることにより伝導度変調がおこる。この結果、ｎ⁻形ベース層は、低抵抗となる。ｎ⁻形ベース層２中に正孔が蓄積されるほど、ＩＧＢＴ１０１のオン抵抗が低減される。

図４は、第１の実施形態に係るＩＧＢＴ１００及び比較例のＩＧＢＴ１０１における、ｎ⁻形ベース層２中のエミッタ電極側からコレクタ電極側にかけての正孔の濃度分布のシミュレーション結果を示す。シミュレーションは、電流密度が２００Ａ／ｃｍ^２で実施した。

比較例のＩＧＢＴ１０１では、エミッタ電極１１側にｐ形ベース層７があるので、エミッタ電極１１側のｐ形ベース層７中で正孔の濃度が最も高い。ｐ形ベース層７とｎ⁻形ベース層２との間にｐ−ｎ接合があるので、正孔の濃度はここで大きく低下する。ｎ⁻形ベース層２中では、ｐ^＋形コレクタ層１から注入された正孔が蓄積されるので、正孔濃度が再び高い。ｎ⁻形ベース層２中では、コレクタ電極側に向かって徐々に正孔濃度が上昇する。

上記ｎ⁻形ベース層２中に正孔が蓄積されることで、伝導度変調が起こり、ＩＧＢＴ１０１はオン抵抗が低い。さらにオン抵抗を低減するためには、トレンチゲート間隔を狭くしてチャネル層の密度を上げる方法が考えられる。しかしながら、この方法では、飽和電流が上昇することで、ＩＧＢＴ１０１の短絡耐量が低下してしまう。また、ゲート電荷が増加し、ゲート駆動回路の電力損失が増加してしまう。さらに、ゲート−エミッタ容量とゲート−コレクタ間容量が増加し、ＩＧＢＴのスイッチング速度が低下してしまう。比較例の構造では、さらなるオン抵抗の低減を図ると上記のような問題が発生する。

これに対して、本実施形態に係るＩＧＢＴ１００は、互いにｎ⁻形ベース層を介して離間した第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとを備える。第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層２上は、絶縁膜９により覆われる。第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層９は、絶縁膜９により、エミッタ電極１１から絶縁される。このため、ｐ^＋形コレクタ層１からｎ⁻形ベース層２中に注入された正孔は、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂをそれぞれ介してエミッタ電極１１に流れる。

本実施形態に係るＩＧＢＴ１００では、チャネル領域（すなわち第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂのトレンチ側壁領域）から離れた領域においては、チャネル領域と比べて、第１のｐ形ベース層７ａとｎ⁻形ベース層２とのｐ−ｎ接合及び第２のｐ形ベース層７ｂとｎ⁻形ベース層２とのｐ−ｎ接合が、エミッタ電極側に形成されている。すなわち、これらのｐ−ｎ接合の第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂの表面からの深さが、第１のトレンチ３ａと第２のトレンチ３ｂとの間で、チャネル領域から離れるに従って小さくなっている。具体的には、正孔による電流経路となる第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂにより挟まれたｎ⁻形ベース層２の部分では、第１のｐ形ベース層７ａとｎ⁻形ベース層２とのｐ−ｎ接合面の位置及び第２のｐ形ベース層７ｂとｎ⁻形ベース層２とのｐ−ｎ接合面の位置が、比較例のｐ形ベース層７とｎ⁻形ベース層２とのｐ−ｎ接合面の位置よりエミッタ電極側にある。

一般に、ｐ−ｎ接合の空乏層により正孔がｐ形ベース層を介してエミッタ電極に排出されるので、ｐ−ｎ接合周辺では、正孔密度が大きく低減する。そのため、本実施形態のように、ｐ−ｎ接合がエミッタ電極側にあるほど（すなわちｐ形ベース層が浅いほど）、正孔がエミッタ電極に排出されにくくなる。ここで、本実施形態では、ｐ形ベース層とｎ⁻形ベース層とのｐ−ｎ接合面の全体の位置が、一様にエミッタ電極側にあるのではなく、チャネル領域は比較例と同様の構成を有するので、電子の注入量に関しては比較例と同等を実現できる。従って、チャネル長が同等なので、飽和電流の増加または短チャネル効果による漏れ電流の増大などの発生を招くことなく、正孔の排出量を抑制できる。

このため、第１の実施形態に係るＩＧＢＴ１００の方が、ｎ⁻形ベース層中に正孔が蓄積されやすくなるので、図４に示したように、ｎ⁻形ベース層２中の正孔の濃度が比較例のＩＧＢＴ１０１より高い。その結果、第１の実施形態に係るＩＧＢＴ１００では、さらにオン抵抗が低減される。すなわち、本実施形態に係るＩＧＢＴ１００では、トレンチゲートの間隔を狭めてチャネル層の密度を上げなくても、オン抵抗を低減することができる。

図５は、第１の実施形態に係るＩＧＢＴ１００と比較例のＩＧＢＴ１０１のシミュレーションによる電圧−電流特性を示す。電流密度が２００Ａ／ｃｍ^２において、第１の実施形態に係るＩＧＢＴ１００の電圧は、１．５８Ｖであり、比較例のＩＧＢＴ１０１の電圧は、１．８２Ｖである。第１の実施形態に係るＩＧＢＴ１００の電圧の方が、比較例のＩＧＢＴ１０１の電圧より低い。すなわち、第１の実施形態に係るＩＧＢＴ１００のオン抵抗が低減されている。

以上示したとおり、本実施形態に係るＩＧＢＴ１００は、互いにｎ⁻形ベース層２を介して離間した第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとを備える。さらに、ＩＧＢＴ１００は、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層２上を覆う絶縁膜９を備える。第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層９は、絶縁膜９により、エミッタ電極１１から絶縁される。この結果、本実施形態に係るＩＧＢＴ１００では、正孔がｎ⁻形ベース層２中に蓄積されるようになる。従って、本実施形態によれば、トレンチゲートの間隔を狭くしてチャネル層の密度を上げなくても、低オン抵抗のＩＧＢＴを提供することができる。その結果、ＩＧＢＴの短絡耐量を高く維持することができ、ゲート駆動回路の損失を少なくすることができる。

（第２の実施形態）
第２の実施形態に係るＩＧＢＴ２００を図６及び図７を用いて説明する。図６は第２の実施形態に係るＩＧＢＴ２００の要部模式上面図であり、第１の実施形態に係るＩＧＢＴ１００の図２に相当する上面図である。図６のＢ−Ｂ線における断面図は、図１に示した第１の実施形態に係るＩＧＢＴ１００の要部模式断面図と同じなので省略する。図７は図６のＣ−Ｃ線における要部模式断面図を示す。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。

図６に示したように、本実施形態に係るＩＧＢＴ２００は、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、それぞれ、Ｙ方向に沿って延伸する単層のストライプ構造を有する。また、図７に示したように、本実施形態に係るＩＧＢＴ２００は、Ｘ方向に延伸して、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとを繋ぐ、複数の第３のｐ形ベース層７ｃ（複数の第２導電形の第３のベース層）を、ｎ⁻形ベース層２の第１の表面にさらに備える。複数の第３のｐ形ベース層７ｃは、Ｙ方向に沿って間にｎ⁻形ベース層２を介して互いに離間して配置される。第３のｐ形ベース層７ｃは、第１及び第２のｐ形ベース層７ａ、７ｂと同様にシリコンからなる半導体層である。

絶縁膜９は、複数の第３のｐ形ベース層７ｃのうち、隣り合う第３のｐ形ベース層７ｃと、第１のｐ形ベース層７ａと、第２のｐ形ベース層７ｂとで、取り囲まれたｎ⁻形ベース層２の第１の表面上を全て覆うように形成される。この取り囲まれたｎ⁻形ベース層２の第１の表面は、絶縁膜９によりエミッタ電極と絶縁される。また、絶縁膜９は、Ｙ方向において分割されて互いに離間する複数の部分からなる。上記隣り合う第３のｐ形ベース層７ｃのそれぞれの表面の一部は、絶縁膜９から露出する。エミッタ電極１１は、絶縁膜９から露出した上記隣り合う第３のｐ形ベース層の表面上に電気的に接続される。

他の隣り合う第３のｐ形ベース層７ｃに対しても、同様に絶縁膜９が形成される。従って、Ｙ方向において隣り合う絶縁膜９の複数の部分の間隙に露出した第３のｐ形ベース層７ｃの表面上に、エミッタ電極１１が電気的に接続される。

また、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、それぞれ、Ｙ方向に沿って延伸する単層のストライプ構造を有する。第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、Ｙ方向に沿って延伸する第１のトレンチ３ａと絶縁膜９との間隙及び第２のトレンチ３ｂと絶縁膜９との間隙に、それぞれ、露出する。エミッタ電極１１は、この間隙の部分で、第１のｎ^＋形エミッタ層８ａの表面上及び第２のｎ^＋形エミッタ層８ｂの表面上に電気的に接続される。

上記の点で、本実施形態に係るＩＧＢＴ２００は、第１の実施形態に係るＩＧＢＴ１００と相異する。

以上示したとおり、本実施形態に係るＩＧＢＴ２００は、第１の実施形態に係るＩＧＢＴ１００と同様に、互いにｎ⁻形ベース層を介して離間した第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとを備える。さらに、ＩＧＢＴ２００は、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層２上を覆う絶縁膜９を備える。第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層９は、絶縁膜９により、エミッタ電極１１から絶縁される。

この結果、本実施形態に係るＩＧＢＴ２００では、正孔がｎ⁻形ベース層２中に蓄積されるようになる。従って、本実施形態によれば、トレンチゲートの間隔を狭くしてチャネル層の密度を上げなくても、低オン抵抗のＩＧＢＴを提供することができる。その結果、ＩＧＢＴの短絡耐量を高く維持することができ、ゲート駆動回路の損失を少なくすることができる。

さらに、本実施形態に係るＩＧＢＴ２００では、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、それぞれ、Ｙ方向に沿って延伸する単層のストライプ構造を有する。第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、Ｙ方向に沿って延伸する、第１のトレンチ３ａと絶縁膜９との間隙及び第２のトレンチ３ｂと絶縁膜９との間隙のそれぞれにおいて、エミッタ電極１１と電気的に接続される。これにより第１及び第２のｎ^＋形エミッタ層とエミッタ電極とのコンタクト抵抗を低減することができる。

また、これにより、エミッタ電極１１が、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂと直接電気的接続がとりにくくなるが、エミッタ電極１１は、それに替えて第３のｐ形ベース層７ｃと直接電気的に接続する。従って、本実施形態に係るＩＧＢＴ２００は、第１の実施形態に係るＩＧＢＴ１００と比べて、エミッタ電極と第１及び第２のｐ形ベース層７ａ、７ｂとのコンタクト抵抗を増大させることなく、エミッタ電極１１と第１及び第２のｎ^＋形エミッタ層とのコンタクト抵抗を大きく低減することが可能である。

なお、絶縁膜９は、第１のトレンチ３ａに設けられた層間絶縁膜６上及び第２のトレンチ３ｂに設けられた層間絶縁膜６上まで延伸していてもよい。または、絶縁膜９は、第１のトレンチ３ａ及び第２のトレンチ３ｂと交差して、Ｘ方向に沿って延伸していてもよい。この場合でも、Ｙ方向において隣り合う絶縁膜９の複数の部分の間隙に露出した第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂが、エミッタ電極１１と電気的に接続されている。この場合、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂとエミッタ電極１１とのコンタクト抵抗が高くなる。しかしながら、絶縁膜９を形成する際のマスク合わせ等の工程が容易になって製造歩留まりが上がるという利点がある。

また、本実施形態では、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、Ｙ方向に沿って延伸する単層のストライプ構造として説明した。しかしながら、第１の実施形態同様に、Ｙ方向に沿って複数に分割された部分により構成されることも可能である。少なくとも、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂが、エミッタ電極と電気的に接続されていればよい。この場合、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂとエミッタ電極１１とのコンタクト抵抗は高くなるが、ＩＧＢＴ２００の飽和電流を低減することができるという利点がある。

また、第１の実施形態と同様に、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂをＹ方向に沿って複数に分割された部分により構成し、エミッタ電極１１は、この複数に分割された部分のそれぞれに電気的に接続されることも可能である。これにより、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂとエミッタ電極１１との電気的接続箇所が増大し、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂとエミッタ電極１１とのコンタクト抵抗が低くなるという利点がある。

（第３の実施形態）
第３の実施形態に係るＩＧＢＴ３００を図８及び図９を用いて説明する。図８は第２の実施形態に係るＩＧＢＴ３００の要部模式上面図であり、第１の実施形態に係るＩＧＢＴ１００の図２に相当する上面図である。図８のＤ−Ｄ線における断面図は、図１に示した第１の実施形態に係るＩＧＢＴ１００の要部模式断面図と同じなので省略する。図９は、図８のＥ−Ｅ線における要部模式断面図である。なお、第２の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第２の実施形態との相異点について主に説明する。

本実施形態に係るＩＧＢＴ３００は、第２の実施形態に係るＩＧＢＴ２００において、さらに、第３のｐ形ベース層７ｃの表面に選択的に第３のｎ^＋形エミッタ層８ｃが形成される。第３のｎ^＋形エミッタ層８ｃは、第１のｎ^＋形エミッタ層８ａと第２のｎ^＋形エミッタ層８ｂとを電気的に繋ぐ。第３のｎ^＋形エミッタ層８ｃは、複数の第３のｐ形ベース層７ｃのうち少なくとも１つの層の表面に形成されていればよい。または、第３のｎ^＋形エミッタ層８ｃは、隣り合う第３のｐ形ベース層７ｃのうちのいずれか一方の表面に選択的に形成されていてもよい。または、第３のｎ^＋形エミッタ層８ｃは、複数の第３のｐ形ベース層７ｃのそれぞれに形成されていてもよい。第３のｎ^＋形エミッタ層８ｃは、第１及び第２のｎ^＋形エミッタ層８ａ、８ｂと同様にシリコンよりなる半導体層である。

エミッタ電極１１は、第３のｎ^＋形エミッタ層８ｃの表面上と第３のｎ^＋形エミッタ層８ｃが形成された第３のｐ形ベース層７ｃの表面上とに電気的に接続される。

上記の点で、本実施形態に係るＩＧＢＴ３００は、第２の実施形態に係るＩＧＢＴ２００とは相異する。

本実施形態に係るＩＧＢＴ３００は、第２の実施形態に係るＩＧＢＴ２００と同様の効果を有する。本実施形態に係るＩＧＢＴ３００は、第２の実施形態に係るＩＧＢＴ２００と比べて、さらに第３のｎ^＋形エミッタ層８ｃを備えるので、第１及び第２のｎ^＋形エミッタ層８ａ、８ｂとエミッタ電極１１とのコンタクト抵抗がさらに低減される。

また、第２の実施形態と同様に、絶縁膜９は、第１のトレンチ３ａに設けられた層間絶縁膜６上及び第２のトレンチ３ｂに設けられた層間絶縁膜６上まで延伸していてもよい。または、絶縁膜９は、第１のトレンチ３ａ及び第２のトレンチ３ｂと交差して、Ｘ方向に沿って延伸していてもよい。この場合、第２の実施形態と同様に、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂとエミッタ電極１１とのコンタクト抵抗が高くなる。しかしながら、絶縁膜９を形成する際のマスク合わせ等の工程が容易になって製造歩留まりが上がるという利点がある。上記の絶縁膜９の形態を本実施形態における後述の他の変形例と組み合わせて実施することは、勿論可能である。

また、第３のｎ^＋形エミッタ層８ｃは、図１０に本実施形態の変形例のＩＧＢＴ３０１の要部模式上面図を示したように、間に間隙を有して、２つの部分に分割されてもよい。この場合は、第３のｎ^＋形エミッタ層８ｃとエミッタ電極１１とのコンタクト抵抗が増大するが、それに対応して、第３のｐ形ベース層７ｃとエミッタ電極１１とのコンタクト抵抗が低減されるという効果がある。

さらにまた、本実施形態では、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、Ｙ方向に沿って延伸する単層のストライプ構造として説明した。しかしながら、第１の実施形態同様に、図１１に本実施形態の別の変形例のＩＧＢＴ３０２の要部模式上面図を示したように、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、それぞれ、Ｙ方向に沿って複数に分割された部分により構成されることも可能である。少なくとも、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂが、エミッタ電極と電気的に接続されていればよい。さらに、少なくとも、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂが、第３のｎ^＋形エミッタ層８ｃに電気的に接続されていればよい。

図１１の変形例の場合は、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、それぞれ、Ｙ方向において隣り合う第３のｎ^＋形エミッタ層８ｃの間に間隙を有し、この間隙により、Ｙ方向において複数に分割される。この場合、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂとエミッタ電極１１とのコンタクト抵抗が高くなるが、ＩＧＢＴ３００の飽和電流を低減することができるという利点がある。

さらにまた、本実施形態の別の変形例のＩＧＢＴ３０３の要部模式上面図を図１２に示す。ＩＧＢＴ３０３では、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは存在しない。その代わり、第３のｎ^＋形エミッタ層８ｃが、第１のトレンチ３ａの側壁及び第２のトレンチ３ｂの側壁に露出し、第１及び第２のｐ形ベース層７ａ、７ｂに形成されるチャネル層と電気的に接続される。本変形例のＩＧＢＴ３０３は、図１１に示した変形例のＩＧＢＴ３０２において、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂをそれぞれＹ方向において複数に分割する間隙の幅を最も広げた場合に相当する。ＩＧＢＴ３０３は、ＩＧＢＴ３０２よりもさらに、ｎ＋形エミッタ層８とエミッタ電極１１とのコンタクト抵抗が高くなるが、飽和電流をさらに低減することができる。

また、本実施形態に係るＩＧＢＴ３００では、第１の実施形態と同様に、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂをＹ方向に沿って複数に分割された部分により構成し、エミッタ電極１１は、この複数に分割された部分のそれぞれに電気的に接続されることも可能である。これにより、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂとエミッタ電極１１との電気的接続箇所が増大し、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂとエミッタ電極１１とのコンタクト抵抗が低くなるという利点がある。

（第４の実施形態）
第４の実施形態に係るＩＧＢＴ４００を図１３及び図１４を用いて説明する。図１３は第４の実施形態に係るＩＧＢＴ４００の要部模式断面図であり、第１の実施形態に係るＩＧＢＴ１００の図１に相当する断面図である。図１４は本実施形態に係るＩＧＢＴ４００の要部模式斜視図である。図１４では、ソース電極１１は図示を省略した。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。

図１３及び図１４に示したように、本実施形態に係るＩＧＢＴ４００は、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層２上を覆う絶縁膜９を備えない。これに替えて、本実施形態に係るＩＧＢＴ４００は、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層２の部分の表面に設けられたｐ^＋形コンタクト層２０を備える。

ｐ^＋形コンタクト層２０は、Ｙ方向に沿ってストライプ状に延伸する。ｐ^＋形コンタクト層２０は、Ｘ方向において、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに電気的に接続される。ｐ^＋形コンタクト層２０の底は、第１のｐ形ベース層７ａの底及び第２のｐ形ベース層７ｂの底よりもエミッタ電極１１側にある。すなわち、ｐ^＋形コンタクト層２０は、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂよりもエミッタ電極側から浅く形成される。ｐ^＋形コンタクト層２０は、例えばシリコンからなる半導体であり、そのｐ形不純物濃度は、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂの不純物濃度と同じでよいが、高い方が望ましい。

また、本実施形態に係るＩＧＢＴ４００では、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、それぞれ、第１のトレンチ３ａ及び第２のトレンチ３ｂに沿って、Ｙ方向に単層でストライプ状に延伸する。

本実施形態に係るＩＧＢＴ４００は、上記の点において、第１の実施形態に係るＩＧＢＴ１００と相異する。

本実施形態に係るＩＧＢＴ４００では、第１の実施形態に係るＩＧＢＴと同様に、ｎ⁻形ベース層２を介して互いに離間した第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂを備える。このため、本実施形態に係るＩＧＢＴ４００においても、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂにより挟まれたｎ⁻形ベース層２では、ｐ形ベース層とｎ⁻形ベース層２とのｐ−ｎ接合はエミッタ電極側に近いので、正孔がｎ⁻形ベース層２中に蓄積される。従って、本実施形態によっても、トレンチゲートの間隔を狭くしてチャネル層の密度を上げなくても、低オン抵抗のＩＧＢＴを提供することができる。その結果、ＩＧＢＴの短絡耐量を高く維持することができ、ゲート駆動回路の損失を少なくすることができる。

また、本実施形態に係るＩＧＢＴ４００では、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂにより挟まれたｎ⁻形ベース層２上にはｐ^＋形コンタクト層２０が設けられている。ｎ⁻形ベース層２は、ｐ^＋形コンタクト層２０を介してエミッタ電極１１と電気的に接続される。このため、本実施形態に係るＩＧＢＴ４００では、第１の実施形態に係るＩＧＢＴ１００と比べると、正孔がｐ^＋形コンタクト層２０を介してエミッタ電極に排出されやすくなる。従って、本実施形態に係るＩＧＢＴ４００では、オン状態からオフ状態への切り替わりが早く高速応答性が高いという利点がある。さらに、ターンオフスイッチング時にアバランシェ降伏により多量に発生した正孔が、速やかにエミッタ電極に排出されるので、アバランシェ耐量が向上するという利点もある。すなわち、ターンオフスイッチング時の破壊に対してより安全に動作するという利点がある。つまり、本実施形態に係るＩＧＢＴ４００では、正孔を蓄積しやすく、且つ、排出しやすくすることができる。

（第５の実施形態）
第５の実施形態に係るＩＧＢＴ５００を図１５及び図１６を用いて説明する。図１５は第５の実施形態に係るＩＧＢＴ５００の要部模式断面図であり、第１の実施形態に係るＩＧＢＴ１００の図１に相当する断面図である。図１６は本実施形態に係るＩＧＢＴ５００の要部模式斜視図である。図１６では、ソース電極１１は図示を省略した。なお、第４の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第４の実施形態との相異点について主に説明する。

図１５及び図１６に示したように、本実施形態に係るＩＧＢＴ５００では、第１のｎ^＋形エミッタ層８ａ及び第２のｎ^＋形エミッタ層８ｂは、Ｘ方向に延伸して互いに結合して第４のｎ^＋形エミッタ層８ｄを構成する。複数の第４のｎ^＋形エミッタ層８ｄが、Ｙ方向に沿って、互いに離間して配列される。この点で、本実施形態に係るＩＧＢＴ５００は、第４の実施形態に係るＩＧＢＴ４００と相異する。

上記のように、本実施形態に係るＩＧＢＴ５００では、複数の第４のｎ^＋形エミッタ層８ｄが、第１のトレンチ３ａの側壁から第２のトレンチ３ｂの側壁に達するように設けられているので、第４の実施形態に係るＩＧＢＴ４００と比べて、マスクあわせのズレによる動作特性への悪影響がほとんど生じない。この点を除いて、本実施形態に係るＩＧＢＴ５００においても、第４の実施形態に係るＩＧＢＴ４００において得られた効果と同様な効果が得られる。

（第６の実施形態）
第６の実施形態に係るＩＧＢＴ６００を図１７及び図１８を用いて説明する。図１７は第６の実施形態に係るＩＧＢＴ６００の要部模式断面図であり、第１の実施形態に係るＩＧＢＴ１００の図１に相当する断面図である。図１８は本実施形態に係るＩＧＢＴ６００の要部模式斜視図である。図１８では、ソース電極１１は図示を省略した。なお、第４の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第４の実施形態との相異点について主に説明する。

図１７及び図１８に示したように、本実施形態に係るＩＧＢＴ６００は、ｐ^＋形コンタクト層２０の表面からｐ^＋形コンタクト層２０を通り抜けて、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとにより挟まれたｎ⁻形ベース層２の部分中に延伸し且つＹ方向に沿ってｐ^＋形コンタクト層２０及びｎ⁻形ベース層２中を延伸する第３のトレンチを有する。導電性材料により構成された導電体２１が、絶縁膜４ｃを介して、第３のトレンチ内のｐ^＋形コンタクト層２０上及びｎ⁻形ベース層２上に設けられる。

絶縁膜４ｃは、例えば、第１のゲート絶縁膜４ａ及び第２のゲート絶縁膜４ｂと一体的に形成されてもよいが、これに限定されない。絶縁膜４ｃは、第１のゲート絶縁膜４ａ及び第２のゲート絶縁膜４ｂよりも厚くすることも可能である。導電体２１は、第１のゲート電極５ａ及び第２のゲート電極５ｂと一体的に形成されてもよいが、これに限定されない。層間絶縁膜６が導電体２１上を覆うように設けられるが、これは必ずしも必要ない。導電体２１は、図示しない部分で、層間絶縁膜６の開口部を介してエミッタ電極１１に電気的に接続される。

上記の点で、本実施形態に係るＩＧＢＴ６００は、第４の実施形態に係るＩＧＢＴ４００と相異する。なお、本実施形態に係るＩＧＢＴ６００の効果を説明するために、本実施形態に係るＩＧＢＴ６００の第１のゲート電極５ａと導電体２１との間隔は、一例として、第４の実施形態に係るＩＧＢＴ４００の第１のゲート電極５ａと第２のゲート電極５ｂとの間隔に等しくなるように、導電体２１及び絶縁膜４ｃが第１のゲート電極５ａと第２のゲート電極５ｂとの間に設けられる。

本実施形態に係るＩＧＢＴ６００では、導電体２１はエミッタ電位を有するので、ｐ^＋形コレクタ層１からｎ⁻形ベース層２へ注入された正孔は、導電体２１側に引き寄せられてｎ⁻形ベース層２からｐ^＋形コンタクト層２０を経てエミッタ電極１１へ流れていく。ｐ^＋形コンタクト層２０の底（ｐ−ｎ接合）は、第１のｐ形ベース層７ａの底（ｐ−ｎ接合）よりもエミッタ電極側にあるので、第４の実施形態に係るＩＧＢＴ４００と比べて、正孔がｎ⁻形ベース層２から排出されにくい。この結果、本実施形態に係るＩＧＢＴ６００では、第４の実施形態に係るＩＧＢＴ４００と比べて、さらにｎ⁻形ベース層２中に正孔が蓄積される。このため、オン抵抗がさらに低減される。

さらに上記点の他に、本実施形態に係るＩＧＢＴ６００では、第４の実施形態に係るＩＧＢＴ４００と比べて、第１のゲート電極５ａと第２のゲート電極５ｂとの間隔が２倍になっている。このことによって、本実施形態に係るＩＧＢＴ６００では、第４の実施形態に係るＩＧＢＴ４００と比べて、チャネル層の密度が半分に低減される。この結果、本実施形態に係るＩＧＢＴ６００では、第４の実施形態に係るＩＧＢＴ４００と比べて、さらに飽和電流が低減されることが可能であり、短絡耐量の大幅な向上が可能となる。

また、これに対応して、第６の実施形態に係るＩＧＢＴ６００では、第４の実施形態に係るＩＧＢＴ４００と比べて、ゲート電極がエミッタ電極１１と対向する面積、及びゲート電極がコレクタ電極１０と対向する面積が半減されるので、ゲート−エミッタ間容量及びゲート−コレクタ間容量も大きく低減される。この結果、本実施形態に係るＩＧＢＴ６００は、第４の実施形態に係るＩＧＢＴ４００と比べて、ゲート駆動回路の電力損失を低減し、ゲート駆動回路の小型化及び高速化を可能とする。また、本実施形態に係るＩＧＢＴ６００のスイッチング速度も向上される。

以上述べた点を除いては、本実施形態に係るＩＧＢＴ６００においても、第４の実施形態に係るＩＧＢＴ４００において得られた効果と同様な効果が得られる。

（第７の実施形態）
第７の実施形態に係るＩＧＢＴ７００を図１９及び図２０を用いて説明する。図１９は第７の実施形態に係るＩＧＢＴ７００の要部模式断面図であり、第１の実施形態に係るＩＧＢＴ１００の図１に相当する断面図である。図２０は本実施形態に係るＩＧＢＴ７００の要部模式斜視図である。図２０では、ソース電極１１は図示を省略した。なお、第５の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第５の実施形態との相異点について主に説明する。

図１９及び図２０に示したように、本実施形態に係るＩＧＢＴ７００は、ｐ^＋形コンタクト層２０及び第４のｎ^＋形エミッタ層８ｄの表面から、第４のｎ^＋形エミッタ層８ｄ及びｐ^＋形コンタクト層２０を通り抜けて、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとにより挟まれたｎ⁻形ベース層２の部分中に延伸し、且つＹ方向に沿ってｐ^＋形コンタクト層２０中及びｎ⁻形ベース層２中を延伸する第３のトレンチを有する。複数の第４のｎ^＋形エミッタ層８ｄは、第３のトレンチにより分断される。導電性材料により構成された導電体２１が、絶縁膜４ｃを介して第３のトレンチ内の、第４のｎ^＋形エミッタ層８ｄ上、ｐ^＋形コンタクト層２０上、及びｎ⁻形ベース層２上に設けられる。

絶縁膜４ｃは、例えば、第１のゲート絶縁膜４ａ及び第２のゲート絶縁膜４ｂと一体的に形成されてもよいが、これに限定されない。絶縁膜４ｃは、第１のゲート絶縁膜４ａ及び第２のゲート絶縁膜４ｂよりも厚くすることも可能である。導電体２１は、第１のゲート電極５ａ及び第２のゲート電極５ｂと一体的に形成されてもよいが、これに限定されない。層間絶縁膜６が導電体２１上を覆うように設けられるが、これは必ずしも必要ない。導電体２１は、図示しない部分で、層間絶縁膜６の開口部を介してエミッタ電極１１に電気的に接続される。

上記の点で、本実施形態に係るＩＧＢＴ７００は、第５の実施形態に係るＩＧＢＴ５００と相異する。なお、本実施形態に係るＩＧＢＴ７００の効果を説明するために、本実施形態に係るＩＧＢＴ７００の第１のゲート電極５ａと導電体２１との間隔は、一例として、第５の実施形態に係るＩＧＢＴ５００の第１のゲート電極５ａと第２のゲート電極５ｂとの間隔に等しくなるように、導電体２１及び絶縁膜４ｃが第１のゲート電極５ａと第２のゲート電極５ｂとの間に設けられる。

本実施形態に係るＩＧＢＴ７００では、導電体２１はエミッタ電位を有するので、ｐ^＋形コレクタ層１からｎ⁻形ベース層２へ注入された正孔は、導電体２１側に引き寄せられてｎ⁻形ベース層２からｐ^＋形コンタクト層２０を経てエミッタ電極１１へ流れていく。ｐ^＋形コンタクト層２０の底（ｐ−ｎ接合）は、第１のｐ形ベース層７ａの底（ｐ−ｎ接合）よりもエミッタ電極側にあるので、第５の実施形態に係るＩＧＢＴ５００と比べて、正孔がｎ⁻形ベース層２から排出されにくい。この結果、本実施形態に係るＩＧＢＴ７００では、第５の実施形態に係るＩＧＢＴ４００と比べて、さらにｎ⁻形ベース層２中に正孔が蓄積される。このため、オン抵抗がさらに低減される。

さらに上記点の他に、本実施形態に係るＩＧＢＴ７００では、第５の実施形態に係るＩＧＢＴ５００と比べて、第１のゲート電極５ａと」第２のゲート電極５ｂとの間隔が２倍になっている。このことによって、本実施形態に係るＩＩＧＢＴ７００では、第５の実施形態に係るＩＧＢＴ５００と比べて、チャネル層の密度が半分に低減される。この結果、本実施形態に係るＩＧＢＴ７００では、第５の実施形態に係るＩＧＢＴ５００と比べて、さらに飽和電流が低減されることが可能で有り、短絡耐量の大幅な向上が可能となる。

また、これに対応して、第７の実施形態に係るＩＧＢＴ７００では、第５の実施形態に係るＩＧＢＴ５００と比べて、ゲート電極がエミッタ電極１１と対向する面積、及びゲート電極がコレクタ電極１０と対向する面積が半減されるので、ゲート−エミッタ間容量及びゲート−コレクタ間容量も大きく低減される。この結果、本実施形態に係るＩＧＢＴ７００は、第５の実施形態に係るＩＧＢＴ５００と比べて、ゲート駆動回路の電力損失を低減し、ゲート駆動回路の小型化及び高速化を可能とする。また、本実施形態に係るＩＧＢＴ７００のスイッチング速度も向上される。

以上述べた点を除いては、本実施形態に係るＩＧＢＴ７００においても、第５の実施形態に係るＩＧＢＴ５００において得られた効果と同様な効果が得られる。

（第８の実施形態）
第８の実施形態に係るＩＧＢＴ８００を図２１を用いて説明する。図２１は第８の実施形態に係るＩＧＢＴ８００の要部模式断面図であり、第１の実施形態に係るＩＧＢＴ１００の図１に相当する断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。

図２１に示したように、本実施形態に係るＩＧＢＴ８００は、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとにより挟まれたｎ⁻形ベース層２の部分の表面からコレクタ電極１０に向かってｎ⁻形ベース層２中を延伸し、且つＹ方向に沿ってｎ⁻形ベース層２中を延伸する第３のトレンチ３ｃを有する。導電性材料により構成された導電体２１が、絶縁膜４ｃを介して、第３のトレンチ内のｎ⁻形ベース層２上に設けられる。絶縁膜４ｃ及び導電体２１は、第６の実施形態及び第７の実施形態と同様に形成される。層間絶縁膜６は、導電体２１を覆うように設けられるが、層間絶縁膜６が導電体２１を覆わなくても、絶縁膜９が直接導電体２１を覆うことだけでも可能である。

上記の点で、本実施形態に係るＩＧＢＴ８００は、第１の実施形態に係るＩＧＢＴ１００と相異する。なお、本実施形態に係るＩＧＢＴ８００の効果を説明するために、本実施形態に係るＩＧＢＴ８００の第１のゲート電極５ａと導電体２１との間隔は、一例として、第１の実施形態に係るＩＧＢＴ１００の第１のゲート電極５ａと第２のゲート電極５ｂとの間隔に等しくなるように、導電体２１及び絶縁膜４ｃが第１のゲート電極５ａと第２のゲート電極５ｂとの間に設けられる。

本実施形態に係るＩＧＢＴ８００では、導電体２１はエミッタ電位を有するので、ｐ^＋形コレクタ層１からｎ⁻形ベース層２へ注入された正孔は、導電体２１側に引き寄せられる。このため、正孔がｎ⁻形ベース層２から第１のｐ形ベース層７ａを介してエミッタ電極へ排出されにくくなる。この結果、本実施形態に係るＩＧＢＴ８００では、第１の実施形態に係るＩＧＢＴ１００と比べて、正孔がさらにｎ⁻形ベース層２中に蓄積されることになるので、本実施形態に係るＩＧＢＴ８００のオン抵抗がさらに低減される。

さらに上記点の他に、本実施形態に係るＩＧＢＴ８００では、第１の実施形態に係るＩＧＢＴ１００と比べて、第１のゲート電極５ａと第２のゲート電極５ｂとの間隔が２倍になっている。このことによって、本実施形態に係るＩＧＢＴ８００では、第１の実施形態に係るＩＧＢＴ１００と比べて、チャネル層の密度が半分に低減される。この結果、本実施形態に係るＩＧＢＴ８００では、第１の実施形態に係るＩＧＢＴ１００と比べて、さらに飽和電流が低減されることが可能であり、短絡耐量の大幅な向上が可能となる。

また、これに対応して、第８の実施形態に係るＩＧＢＴ８００では、第１の実施形態に係るＩＧＢＴ１００と比べて、ゲート電極がエミッタ電極１１と対向する面積、及びゲート電極がコレクタ電極１０と対向する面積が半減されるので、ゲート−エミッタ間容量及びゲート−コレクタ間容量も大きく低減される。この結果、本実施形態に係るＩＧＢＴ８００は、第１の実施形態に係るＩＧＢＴ１００と比べて、ゲート駆動回路の電力損失を低減し、ゲート駆動回路の小型化及び高速化を可能とする。また、本実施形態に係るＩＧＢＴ８００のスイッチング速度も向上される。

（第９の実施形態）
第９の実施形態に係るＩＧＢＴ９００を図２２を用いて説明する。図２２は第９の実施形態に係るＩＧＢＴ９００の要部模式断面図である。なお、第８の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第８の実施形態との相異点について主に説明する。

図２２に示したように、本実施形態に係るＩＧＢＴ９００は、第８の実施形態に係るＩＧＢＴ８００と比べて、さらにｎ形バリア層２２を備える。ｎ形バリア層２２は、例えばシリコンからなる半導体層である。言い換えると、ｎ⁻形ベース層２は、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとにより挟まれたｎ⁻形ベース層２の部分に、ｎ形バリア層２２を有する。ｎ形バリア層２２は、ｎ⁻形ベース層２のｎ形不純物濃度よりも高い第１導電形不純物濃度を有する。ｎ形バリア層２２の上面は、絶縁膜９により覆われる。ｎ形バリア層２２の上面は、エミッタ電極１１とは絶縁膜９により絶縁される。第３のトレンチ３ｃ内に絶縁膜４ｃを介して設けられた導電体２１は、ｎ形バリア層２２の上面からｎ形バリア層２２を通り抜ける。

上記の点で、本実施形態に係るＩＧＢＴ９００は、第８の実施形態に係るＩＧＢＴ８００と相異する。ｎ形バリア層２２が、第１のｐ形ベース層７ａとｎ⁻形ベース層２との間、及び第２のｐ形ベース層７ｂとｎ⁻形ベース層２との間に存在する。このため、ｎ形バリア層２２の価電子帯の上端のエネルギー準位が、ｎ⁻形ベース層の価電子帯の上端のエネルギー準位よりも低くなる。この結果、ｎ形バリア層２２は、ｎ⁻形ベース層２中の正孔に対してポテンシャルバリアとして作用するので、正孔がｎ⁻形ベース層２から第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂに排出されにくくなる。従って、本実施形態に係るＩＧＢＴ９００では、第８の実施形態に係るＩＧＢＴ８００よりも、さらに正孔がｎ⁻形ベース層２中で蓄積されるため、本実施形態に係るＩＧＢＴ９００のオン抵抗はさらに低減される。

（第１０の実施形態）
第１０の実施形態に係るＩＧＢＴ１０００を図２３を用いて説明する。図２３は第１０の実施形態に係るＩＧＢＴ１０００の要部模式断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。

図２３に示したように、本実施形態に係るＩＧＢＴ１０００は、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとに挟まれたｎ⁻形ベース層２の部分の表面に設けられたｐ^＋形コンタクト層２０を備える。この点で、本実施形態に係るＩＧＢＴ１０００は、第１の実施形態に係るＩＧＢＴ１００と相異する。また、絶縁膜９をｐ^＋形コンタクト層２０とエミッタ電極１１との間に備える点で、本実施形態に係るＩＧＢＴ１０００は、第４の実施形態に係るＩＧＢＴ４００と相異する。

本実施形態に係るＩＧＢＴ１０００は、第１の実施形態に係るＩＧＢＴ１００と同様に、ｎ⁻形ベース層２を介して互いに離間した第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂを備える。このため、本実施形態に係るＩＧＢＴ１０００においても、第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂにより挟まれたｎ⁻形ベース層２の部分では、ｐ形ベース層とｎ⁻形ベース層２とのｐ−ｎ接合はエミッタ電極側に近いので、正孔がｎ⁻形ベース層２中に蓄積される。この結果、本実施形態に係るＩＧＢＴ１０００のオン抵抗は低い。

さらに、本実施形態に係るＩＧＢＴ１０００では、ｐ^＋形コンタクト層２０を備えるために、第１の実施形態に係るＩＧＢＴ１００と比べると、正孔がエミッタ電極側へ排出されやすくなる。このため、本実施形態に係るＩＧＢＴ１０００では、第１の実施形態に係るＩＧＢＴ１００と比べて、オン状態からオフ状態への切り替わりが早く、高速応答性が高い。さらに、ターンオフスイッチング時にアバランシェ降伏により多量に発生した正孔が、速やかにエミッタ電極に排出されるので、アバランシェ耐量が向上するという利点もある。すなわち、ターンオフスイッチング時の破壊に対してより安全に動作するという利点がある。

（第１１の実施形態）
第１１の実施形態に係るＩＧＢＴ１１００を図２４を用いて説明する。図２４は第１１の実施形態に係るＩＧＢＴ１１００の要部模式断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。

図２４に示したように、本実施形態に係るＩＧＢＴ１１００では、ｎ⁻形ベース層２は、第９の実施形態に係るＩＧＢＴ９００と同様に、第１のｐ形ベース層７ａと第２のｐ形ベース層７ｂとにより挟まれたｎ⁻形ベース層２の部分に、ｎ形バリア層２２を有する。この点で、本実施形態に係るＩＧＢＴ１１００は、第１の実施形態に係るＩＧＢＴ１００と相異する。

本実施形態に係るＩＧＢＴ１１００では、第９の実施形態において説明したように、ｎ形バリア層２２は、ｎ⁻形ベース層２中の正孔に対してポテンシャルバリアとして作用する。このため、正孔が、ｎ⁻形ベース層２から第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂに排出されにくくなる。この結果、本実施形態に係るＩＧＢＴ１１００では、第１の実施形態に係るＩＧＢＴ１００と比べて、さらに、正孔がｎ⁻形ベース層２中で蓄積されるため、本実施形態に係るＩＧＢＴ１１００のオン抵抗はさらに低減される。

（第１２の実施形態）
第１２の実施形態に係るＩＧＢＴ１２００を図２５を用いて説明する。図２５は第１２の実施形態に係るＩＧＢＴ１２００の要部模式断面図である。なお、第１０の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１０の実施形態との相異点について主に説明する。

図２５に示したように、本実施形態に係るＩＧＢＴ１２００は、第１１の実施形態に係るＩＧＢＴ１１００と同様に、さらに、ｎ形バリア層２２をｎ⁻形ベース層２の第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂにより挟まれた部分に有する。この点で、本実施形態に係るＩＧＢＴ１２００は、第１０の実施形態に係るＩＧＢＴ１０００と相異する。すなわち、本実施形態に係るＩＧＢＴ１２００は、第１０の実施形態に係るＩＧＢＴ１０００の構造と第１１の実施形態に係るＩＧＢＴ１１００の構造とを組み合わせた構造を有する。

本実施形態に係るＩＧＢＴ１２００では、第１１の実施形態に係るＩＧＢＴと同様に、ｎ形バリア層２２は、ｎ⁻形ベース層２中の正孔に対してポテンシャルバリアとして作用する。このため、本実施形態に係るＩＧＢＴ１２００では、第１０の実施形態に係るＩＧＢＴ１０００と比べて、さらに正孔がｎ⁻形ベース層２中に蓄積されるため、本実施形態に係るＩＧＢＴ１２００のオン抵抗はさらに低減される。すなわち、ｎ形バリア層２２を挿入することにより、正孔がｐ^＋形コンタクト層２０を経てエミッタ電極１１へ流れて行くことを阻止でき、第６の実施形態と比較してオン電圧の低減が実現できる。

図示は省略するが、第８または第９の実施形態に係るＩＧＢＴと同様に、本実施形態に係るＩＧＢＴ１２００は、絶縁膜９の下で、ｐ^＋形コンタクト層２０の表面からｐ^＋形コンタクト層２０及びｎ形バリア層２２を通り抜けて、ｎ⁻形ベース層中に延伸する第３のトレンチ内に絶縁膜４ｃを介して設けられた導電体２１を備えてもよい。

図示は省略するが、第１〜第７の実施形態に係るＩＧＢＴも、第９の実施形態、第１１の実施形態、及び第１２の実施形態に係るＩＧＢＴと同様に、ｎ⁻形ベース層２の第１のｐ形ベース層７ａ及び第２のｐ形ベース層７ｂにより挟まれた部分に、ｎ形バリア層２２を有することも勿論可能である。

以上、いくつか実施形態を説明したが、これらの実施形態は、それぞれ組み合わせて別の実施形態とすることも勿論可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ ｐ^＋形コレクタ層
２ ｎ⁻形ベース層
３ａ、３ｂ、３ｃ トレンチ
４ａ、４ｂ、４ｃ ゲート絶縁膜
５ａ、５ｂ ゲート電極
６ 層間絶縁膜
７、７ａ、７ｂ、７ｃ ｐ形ベース層
８ａ、８ｂ、８ｃ、８ｄ ｎ^＋形エミッタ層
９ 絶縁膜
１０ コレクタ電極
１１ エミッタ電極
２０ ｐ^＋形コンタクト層
２１ 導電体
２２ ｎ形バリア層

Claims (20)

1. 第１の表面と、前記第１の表面とは反対側の第２の表面と、を有する第１導電形の第１の半導体層と、
   前記第１の半導体層の前記第１の表面から前記第１の半導体層中に延伸する第１のトレンチと、
   前記第１の半導体層の前記第１の表面から前記第１の半導体層中に延伸し、前記第１のトレンチと隣り合う第２のトレンチと、
   前記第１のトレンチと前記第２のトレンチとの間の前記第１の半導体層の前記第１の表面に選択的に形成され、前記第１のトレンチの側壁に露出した第２導電形の第１のベース層と、
   前記第１のトレンチと前記第２のトレンチとの間の前記第１の半導体層の前記第１の表面に選択的に形成され、前記第２のトレンチの側壁に露出し、前記第１の半導体層を介して前記第１のベース層と隣接した第２導電形の第２のベース層と、
   前記第１のベース層の表面に選択的に形成され、前記第１のトレンチの前記側壁に露出した第１導電形の第１のエミッタ層と、
   前記第２のベース層の表面に選択的に形成され、前記第２のトレンチの前記側壁に露出した第１導電形の第２のエミッタ層と、
   前記第１のトレンチ内において、前記第１の半導体層上、前記第１のベース層上、及び前記第１のエミッタ層上に、第１のゲート絶縁膜を介して設けられた第１のゲート電極と、
   前記第２のトレンチ内において、前記第１の半導体層上、前記第２のベース層上、及び前記第２のエミッタ層上に、第２のゲート絶縁膜を介して設けられ、前記第１のゲート電極と電気的に接続された第２のゲート電極と、
   前記第１のゲート電極上、及び前記第２のゲート電極上に設けられた層間絶縁膜と、
   前記第１のベース層上及び前記第２のベース層上に設けられ、前記第１のベース層と前記第２のベース層との間の前記第１の半導体層の前記第１の表面を覆う第１の絶縁膜と、
   前記第１の半導体層の前記第２の表面上に設けられた第２導電形の第２の半導体層と、
   前記第２の半導体層に電気的に接続された第１の電極と、
   前記第１のベース層、前記第２のベース層、前記第１のエミッタ層、及び前記第２のエミッタ層に電気的に接続され、前記第１の絶縁膜により前記第１の半導体層の前記第１の表面と絶縁された第２の電極と、
   を備え、
   前記第１のトレンチ、前記第２のトレンチ、前記第１のベース層、及び前記第２のベース層は、前記第１の半導体層の前記第１の表面において互いに平行に第１の方向に延伸するストライプ構造を有し、
   前記第１のエミッタ層は、前記第１のトレンチに沿って前記第１の方向に延伸し、
   前記第２のエミッタ層は、前記第２のトレンチに沿って前記第１の方向に延伸し、
   前記第１のエミッタ層及び前記第２のエミッタ層は、それぞれ、前記第１の方向に沿って延伸する単層のストライプ構造を有し、
   前記第１の半導体層の前記第１の表面に設けられ、前記第１の方向と直交する第２の方向に延伸して前記第１のベース層と前記第２のベース層とを繋ぐ複数の第２導電形の第３のベース層と、
   前記複数の第３のベース層のうち隣り合う第３のベース層の少なくとも一方の表面に選択的に形成され、前記第１のエミッタ層と前記第２のエミッタ層とを繋ぐ第１導電形の第３のエミッタ層と、
   前記第１のベース層と前記第２のベース層とに挟まれた前記第１の半導体層の部分上に設けられ、前記第１のベース層と前記第２のベース層とに接続された第２導電形のコンタクト層と、
   前記コンタクト層の表面から前記コンタクト層を通り抜けて、前記第１のベース層と前記第２のベース層とにより挟まれた前記第１の半導体層の前記部分中に延伸し且つ前記第１の方向に沿って前記コンタクト層中及び前記第１の半導体層中を延伸する第３のトレンチ内に、前記第１の半導体層上及び前記コンタクト層上に、第２の絶縁膜を介して設けられ、前記第２の電極と電気的に接続された導電体と、
   をさらに備え、
   前記第１の絶縁膜は、前記隣り合う第３のベース層と、前記第１のベース層と、前記第２のベース層とで、取り囲まれた前記第１の半導体層の前記第１の表面上を全て覆い、
   前記第２の電極は、前記第３のエミッタ層上及び前記第３のエミッタ層が形成された前記一方の第３のベース層上に、電気的に接続されており、
   前記第１の半導体層は、前記第１のベース層及び前記第２のベース層とに挟まれた前記第１の半導体層の前記部分に、前記第１の半導体層の第１導電形不純物濃度より高い第１導電形不純物濃度を有する第１導電形のバリア層を有する、
   絶縁ゲート型バイポーラトランジスタ。
2. 第１の表面と前記第１の表面と反対側の第２の表面とを有する第１導電形の第１の半導体層と、
   前記第１の半導体層の前記第１の表面から前記第１の半導体層中に延伸する第１のトレンチと、
   前記第１の半導体層の前記第１の表面から前記第１の半導体層中に延伸し、前記第１のトレンチと隣り合う第２のトレンチと、
   前記第１のトレンチと前記第２のトレンチとの間の前記第１の半導体層の前記第１の表面に選択的に形成され、前記第１のトレンチの側壁に露出した第２導電形の第１のベース層と、
   前記第１のトレンチと前記第２のトレンチとの間の前記第１の半導体層の前記第１の表面に選択的に形成され、前記第２のトレンチの側壁に露出し、前記第１の半導体層を介して前記第１のベース層と隣接した第２導電形の第２のベース層と、
   前記第１のベース層の表面に選択的に形成され、前記第１のトレンチの前記側壁に露出した第１導電形の第１のエミッタ層と、
   前記第２のベース層の表面に選択的に形成され、前記第２のトレンチの前記側壁に露出した第１導電形の第２のエミッタ層と、
   前記第１のトレンチ内において、前記第１の半導体層上、前記第１のベース層上、及び前記第１のエミッタ層上に、第１のゲート絶縁膜を介して設けられた第１のゲート電極と、
   前記第２のトレンチ内において、前記第１の半導体層上、前記第２のベース層上、及び前記第２のエミッタ層上に、第２のゲート絶縁膜を介して設けられ、前記第１のゲート電極と電気的に接続された第２のゲート電極と、
   前記第１のゲート電極上、及び前記第２のゲート電極上に設けられた層間絶縁膜と、
   前記第１の半導体層の前記第２の表面上に設けられた第２導電形の第２の半導体層と、
   前記第２の半導体層に電気的に接続された第１の電極と、
   前記第１のベース層、前記第２のベース層、前記第１のエミッタ層、及び前記第２のエミッタ層に電気的に接続された第２の電極と、
   を備えた絶縁ゲート型バイポーラトランジスタ。
3. 前記第１のベース層上及び前記第２のベース層上に設けられ、前記第１のベース層と前記第２のベース層とに挟まれた前記第１の半導体層の部分において前記第１の表面を覆う第１の絶縁膜をさらに備え、
   前記第２の電極は、前記第１の絶縁膜により前記第１の半導体層の前記第１の表面と絶縁された請求項２記載の絶縁ゲート型バイポーラトランジスタ。
4. 前記第１のトレンチ、前記第２のトレンチ、前記第１のベース層、及び前記第２のベース層は、前記第１の半導体層の前記第１の表面において互いに平行に第１の方向に延伸するストライプ構造を有する請求項２または３に記載の絶縁ゲート型バイポーラトランジスタ。
5. 前記第１のエミッタ層は、前記第１のトレンチに沿って前記第１の方向に延伸し、
   前記第２のエミッタ層は、前記第２のトレンチに沿って前記第１の方向に延伸する、
   請求項４記載の絶縁ゲート型バイポーラトランジスタ。
6. 前記第１のエミッタ層及び前記第２のエミッタ層は、それぞれ、前記第１の方向に沿って延伸する単層のストライプ構造を有する請求項５記載の絶縁ゲート型バイポーラトランジスタ。
7. 前記第１のエミッタ層及び前記第２のエミッタ層は、それぞれ、前記第１の方向に沿って離間した複数の部分から構成されている、請求項５記載の絶縁ゲート型バイポーラトランジスタ。
8. 前記第１の方向と直交する第２の方向に延伸して前記第１のベース層と前記第２のベース層とを繋ぐ、複数の第２導電形の第３のベース層を、前記第１の半導体層の前記第１の表面にさらに備える請求項４〜７のいずれか１つに記載の絶縁ゲート型バイポーラトランジスタ。
9. 前記第１の絶縁膜は、前記複数の第３のベース層のうち隣り合う第３のベース層と、前記第１のベース層と、前記第２のベース層とで、取り囲まれた前記第１の半導体層の前記第１の表面上を全て覆い、
   前記第２の電極は、前記隣り合う第３のベース層上に電気的に接続された請求項８記載の絶縁ゲート型バイポーラトランジスタ。
10. 前記隣り合う第３のベース層の少なくとも一方の表面に選択的に形成され、前記第１のエミッタ層と前記第２のエミッタ層とを繋ぐ第１導電形の第３のエミッタ層を、さらに備えた請求項９記載の絶縁ゲート型バイポーラトランジスタ。
11. 前記第３のエミッタ層上及び前記第３のエミッタ層が形成された前記一方の第３のベース層上に、前記第２の電極が電気的に接続された請求項１０記載の絶縁ゲート型バイポーラトランジスタ。
12. 前記第１の絶縁膜は、前記第２の方向において前記層間絶縁膜と接続された請求項８〜１１のいずれか１つに記載の絶縁ゲート型バイポーラトランジスタ。
13. 前記第１の絶縁膜は、前記第１の方向に沿ってストライプ状に延伸する請求項７記載の絶縁ゲート型バイポーラトランジスタ。
14. 前記第１のベース層と前記第２のベース層との間で、前記第１の半導体層の前記第１の表面から前記第１の半導体層中に延伸し且つ前記第１の方向に沿って前記第１の半導体層中を延伸する第３のトレンチ内に、第２の絶縁膜を介して設けられた導電体をさらに備え、
    前記導電体は前記第２の電極と電気的に接続された請求項３〜１３のいずれか１つに記載の絶縁ゲート形バイポーラトランジスタ。
15. 前記第１のベース層と前記第２のベース層とに挟まれた前記第１の半導体層の部分上に設けられ、前記第１のベース層と前記第２のベース層とに接続された第２導電形のコンタクト層をさらに備えた請求項２記載の絶縁ゲート型バイポーラトランジスタ。
16. 前記第２の電極は、前記コンタクト層上で前記コンタクト層と直接電気的に接続されている請求項１５記載の絶縁ゲート形バイポーラトランジスタ。
17. 前記第１のトレンチ、前記第２のトレンチ、前記第１のベース層、前記第２のベース層、前記コンタクト層、前記第１のエミッタ層、及び前記第２のエミッタ層は、前記第１の半導体層の前記第１の表面に平行な第１の方向に沿って延伸している請求項１５または１６に記載の絶縁ゲート形バイポーラトランジスタ。
18. 前記第１のトレンチ、前記第２のトレンチ、前記第１のベース層、前記第２のベース層、及び前記コンタクト層は、前記第１の半導体層の前記第１の表面に平行な第１の方向に沿って延伸し、
    前記第１の半導体層の前記第１の表面に平行で前記第１の方向に垂直な第２の方向にそって、前記第１のエミッタ層及び前記第２のエミッタ層が延伸して互いに結合して、第１導電形の第４のエミッタ層を構成する請求項１５または１６に記載の絶縁ゲート形バイポーラトランジスタ。
19. 前記コンタクト層の表面から前記コンタクト層を通り抜けて、前記第１のベース層と前記第２のベース層とにより挟まれた前記第１の半導体層の前記部分中に延伸し且つ前記第１の方向に沿って前記コンタクト層中及び前記第１の半導体層中を延伸する第３のトレンチ内に、前記第１の半導体層上及び前記コンタクト層上に、第２の絶縁膜を介して設けられた導電体をさらに備え、
    前記導電体は前記第２の電極と電気的に接続された請求項１５〜１８のいずれか１つに記載の絶縁ゲート形バイポーラトランジスタ。
20. 前記第１の半導体層は、前記第１のベース層及び前記第２のベース層とに挟まれた前記第１の半導体層の前記部分に、前記第１の半導体層の第１導電形不純物濃度より高い第１導電形不純物濃度を有する第１導電形のバリア層を有する、請求項３〜１９のいずれか１つに記載の絶縁ゲート型バイポーラトランジスタ。

Images