[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011054731A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011054731A
JP2011054731A JP2009201882A JP2009201882A JP2011054731A JP 2011054731 A JP2011054731 A JP 2011054731A JP 2009201882 A JP2009201882 A JP 2009201882A JP 2009201882 A JP2009201882 A JP 2009201882A JP 2011054731 A JP2011054731 A JP 2011054731A
Authority
JP
Japan
Prior art keywords
substrate
etching
etched
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009201882A
Other languages
English (en)
Inventor
Yusaku Murabe
勇作 村部
Fumihiro Betsumiya
史浩 別宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009201882A priority Critical patent/JP2011054731A/ja
Priority to US12/923,072 priority patent/US8309471B2/en
Publication of JP2011054731A publication Critical patent/JP2011054731A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

【課題】エッチング時に生成した反応生成物を速やかに被エッチング層から離すことにより、被エッチング面内においてエッチングレートが不均一になることを抑制する。
【解決手段】まず、基板３００に被エッチング層を形成する。次いで、被エッチング層上にマスクパターンを形成する。次いで、マスクパターンをマスクとして被エッチング層をウェットエッチングする。このウェットエッチングを行う工程において、マスクパターンを下側に向かせて基板３００をエッチング槽１００に浸漬させる。
【選択図】図１

Description

本発明は、ウェットエッチングにより被エッチング膜を選択的に除去する工程を有する半導体装置の製造方法に関する。
半導体装置には、半導体装置を実装基板に実装するためにバンプなどの外部接続端子が形成されている。近年は、コアを樹脂で形成し、このコア上に導電膜を選択的に形成することにより外部接続端子を形成することが行われている。コアの上に導電膜を選択的に形成する工程においては、ウェットエッチングが用いられる。
なお、特許文献１には、リフトオフ法に用いられる薬液処理装置において、ウェハの表面を下向きにすることが記載されている。特許文献１に記載の技術は、レジストがリフトオフされるときに、レジスト上に位置するメタルが配線パターンと接触することを抑制することを目的としている。すなわちリフトオフにおいてウェハの表面を下向きにすると、ウェハ上からリフトオフし始めた不要なメタルが、自重により下方向に垂れ下がる。これにより、この不要なメタルが配線パターンと接触することが抑制される。
また特許文献２には、電解めっき処理装置において、めっき液をメッキ槽の底面から回収してからメッキ槽の上方から供給することで、めっき液を循環させることが記載されている。
特開２００３−１５１９４９号公報 特開２００５−２８１７２０号公報
ウェットエッチングにおいては、被エッチング層が形成されている被エッチング面内においてエッチャントの濃度が不均一になり、これによって被エッチング面内においてエッチングレートが不均一になることがある。本発明者が検討した結果、この原因の一つが、エッチング時に生成した反応生成物であることが判明した。すなわち、反応生成物は被エッチング層で生成するが、生成した後に被エッチング面の近傍を漂うため、未反応のエッチャントが被エッチング面に接近することを阻害する。このため、エッチング時に生成した反応生成物を速やかに被エッチング面から離すことが望ましい。
本発明によれば、基板に被エッチング層を形成する工程と、
前記被エッチング層上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとして前記被エッチング層をウェットエッチングする工程と、
を備え、
前記ウェットエッチングを行う工程において、前記マスクパターンを下側に向かせて前記基板をエッチング槽に浸漬させる半導体装置の製造方法が提供される。
本発明によれば、基板は、エッチング槽の中においてマスクパターンが下側に向いた状態にある。このため、エッチング時に生成した反応生成物には、被エッチング層が形成されている被エッチング面から離れる方向に重力が加わる。従って、反応生成物を速やかに被エッチング面から離すことができる。
本発明によれば、エッチング時に生成した反応生成物を速やかに被エッチング層が形成されている被エッチング面から離すことができる。
第１の実施形態に用いられるエッチング装置の構成を示す図である。 第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 エッチング槽の内部において基板の表面側を下に向けることの効果を説明するための図である。 図２（ａ）に示した状態の基板を図１に示したエッチング装置を用いてエッチングするときのエッチング液の流れを説明するための模式図である。 第２の実施形態に係るエッチング装置の構成を示す図である。 第３の実施形態に係るエッチング装置の構成を示す図である。 第４の実施形態に係るエッチング装置の構成を示す図である。 第５の実施形態に係るエッチング装置の構成を示す図である。 図９の要部を拡大した図である。 整流板を用いないときの問題を説明するための図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
本実施形態に係る半導体装置の製造方法は、以下の工程を有する。まず、基板３００に被エッチング層を形成する。次いで、被エッチング層上にマスクパターンを形成する。次いで、マスクパターンをマスクとして被エッチング層をウェットエッチングする。このウェットエッチングを行う工程において、マスクパターンを下側に向かせて基板３００をエッチング槽１００に浸漬させる。以下、詳細に説明する。
図１は、本実施形態に用いられるエッチング装置の構成を示す図である。このエッチング装置は、エッチング槽１００、エッチング液の循環路１２０、基板ホルダー２００、及びホルダー支持部材２１０を有している。
エッチング槽１００はエッチング液を保持している。循環路１２０は、エッチング槽１００の底面に設けられた排出口１０２から、エッチング槽１００が保持しているエッチング液を回収し、エッチング槽１００の上方から再びエッチング液をエッチング槽１００に供給する。循環路１２０には、エッチング液を循環させるためにポンプ１２２が設けられている。なお、エッチング槽１００の液面には、エッチング液より軽い不純物が浮遊している。この不純物は、エッチング槽１００の液面からオーバーフローして、排出口１０２から回収されたエッチング液に合流する経路（図示せず）を通る。そしてこの不純物は、排出口１０２から回収されたエッチング液に含まれている、エッチング液より重い不純物とともに、ポンプ１２２の手前に設置されたフィルター（図示せず）で回収される。このようにエッチング液は、フィルターによって濾過されてポンプ１２２及び循環路１２０を通過する。
基板ホルダー２００は、複数の基板３００を互いに平行に並べた状態で保持する。基板ホルダー２００は、基板３００を垂直な状態で保持する。基板ホルダー２００をエッチング槽１００が保持しているエッチング液に浸漬させることにより、複数の基板３００に対して同時にウェットエッチングが行われる。
ホルダー支持部材２１０は、基板ホルダー２００をエッチング槽１００に浸漬させるときに、基板ホルダー２００の下部を保持する。ホルダー支持部材２１０は、基板３００の表面側が下に向く方向に基板ホルダー２００を傾けて保持する。このため、基板３００がエッチング槽１００に浸漬した状態では、基板３００に形成された被エッチング層及びマスクパターンは下方を向いている。なおエッチング槽１００の中においてエッチング液は、上から下に向けて流れる。このため、エッチング液は、基板３００の相互間を流れる。なお本実施形態において基板３００の表面とは、基板３００が有する２つの主面のうち被エッチング層を有する側の面を意味している。また基板３００の裏面とは、基板３００が有する２つの主面のうち表面とは反対側の面を意味している。
次に、図２及び図３を用いて、本実施形態に係る半導体装置の製造方法を説明する。この半導体装置の製造方法は、樹脂製のバンプコアを用いてバンプを形成する方法である。
まず図２（ａ）に示すように、基板３００の第１の主面（被エッチング面）に多層配線層３１０を形成する。基板３００は、例えばシリコンウェハである。多層配線層３１０の最上層の配線層には、電極パッド３３０が形成されている。次いで、多層配線層３１０上に保護絶縁膜３２０を形成する。次いで、保護絶縁膜３２０を選択的に除去することにより、保護絶縁膜３２０に、パッド３３０上に位置する開口３２２を形成する。
次いで、保護絶縁膜３２０上に絶縁樹脂層を形成し、この絶縁樹脂層を選択的に除去する。これにより、保護絶縁膜３２０上に複数のバンプコア３４２が形成される。
次いで、電極パッド３３０上、保護絶縁膜３２０上、及びバンプコア３４２上に導電膜４００を形成する。導電膜４００は、例えばＡｕ膜である。次いで、導電膜４００上にレジスト膜を形成し、このレジスト膜を露光及び現像する。これにより、導電膜４００上にはレジストパターン５００が形成される。
次いで、図２（ａ）に示した状態の基板３００を、図１に示したエッチング装置を用いてエッチングする。エッチング液には、例えばＫＩ３水溶液が用いられる。これにより、図２（ｂ）に示すように、導電膜４００のうちレジストパターン５００に覆われていない部分は除去される。これにより、バンプ３４０及び配線３５０が形成される。バンプ３４０は、導電膜３４４及びバンプコア３４２から形成されている。配線３５０は、電極パッド３３０とバンプ３４０を接続している。
その後、図３に示すようにレジストパターン５００を除去する。
図４は、エッチング槽１００の内部において基板３００の表面側を下に向けることの効果を説明するための図である。エッチング槽１００の中において導電膜４００をエッチングすると、基板３００の表面の近傍に反応生成物５０が生成する。反応生成物５０には、重力α、基板３００と反応生成物５０の間で生じる分子間相互作用と静電気相互作用のバランスで決まる吸着力β、及びエッチング液の流れに吸引される力γの合成力δが加わる。基板３００の表面側が下を向いているため、重力αは、基板３００から離れる方向を向いている。このため、反応生成物５０に加わる合成力δは、基板３００から離れる方向になる。従って、反応生成物５０は速やかに基板３００の表面から離れる。
図５は、図２（ａ）に示した状態の基板３００をウェットエッチングするときのエッチング液の流れを説明するための模式図である。図２（ａ）に示した状態のバンプコア３４２は、図２（ａ）に示した断面とは垂直な方向に長く延伸している。そして図３に示すように、一つのバンプコア３４２の一部を利用することにより、一つのバンプコア３４２によって複数のバンプ３４０及び配線３５０が形成される。
レジストパターン５００は、一つのバンプ３４０及び配線３５０それぞれに対して一つ形成される。上記したように、一つのバンプコア３４２によって複数のバンプ３４０及び配線３５０が形成される。このため、複数のレジストパターン５００が互いに間隔をあけて、一つのバンプコア３４２を縦断するように設けられる。
そしてエッチング液は、図中実線の矢印で示すように、レジストパターン５００によって整流された状態で、レジストパターン５００の間を流れてくる。しかし、レジストパターン５００の間には、バンプコア３４２のうちレジストパターン５００によって被覆されていない部分が位置している。このため、レジストパターン５００の間を流れてきたエッチング液は、図中点線で示すように、バンプコア３４２によって一部がレジストパターン５００の側面に向かって流れる。このため、基板３００の表面におけるエッチング液の流れが速いと、レジストパターン５００の周囲に新たなエッチング液が供給されやすくなるため、被エッチング層である導電膜４００のうちレジストパターン５００で被覆されている領域のサイドエッチング量が増加する。そして処理時間が長くなると、導電膜４００のみではなくレジストパターン５００も側面から劣化し、レジストパターン５００のマスク性が劣化してしまう。
これに対して図１に示したエッチング装置では、エッチング槽１００の内部において上から下に向けてエッチング液が流れる。そしてエッチング槽１００の内部において、基板３００は、表面側が下に向いている。このため、上から下に向けて流れてきたエッチング液は、基板３００の裏面側によって整流され、基板３００の裏面に沿って流れる。従って、基板３００の相互間を流れるエッチング液は、基板３００の裏面側で流れが速くなり、基板３００の表面側で遅くなる。このため、上記したサイドエッチング量の増加とレジストパターン５００の劣化が抑制される。また、この流速の差が図４のエッチング液の流れに吸引される力γを大きくし、反応生成物５０を、より早く、より確実に基板３００の表面から離す。
以上、本実施形態によれば、エッチング槽１００の内部において基板３００の表面側が下を向いている。従って、反応生成物５０に加わる重力αは、基板３００から離れる方向を向いている。このため、反応生成物５０に加わる力の合成力δは、基板３００から離れる方向になる。従って、反応生成物５０は速やかに基板３００から離れる。
（第２の実施形態）
図６は、第２の実施形態に係るエッチング装置の構成を示す図である。このエッチング装置は、循環路１２０からエッチング槽１００にエッチング液を供給するための供給管１２５を有する点を除いて、第１の実施形態で用いたエッチング装置と同様の構成である。供給管１２５は先端がエッチング槽１００内のエッチング液の中に入り込んでいる。また供給管１２５の延伸方向は、エッチング槽１００の中における基板３００と平行である。このエッチング装置を用いた半導体装置の製造方法は、第１の実施形態と同様である。
本実施形態でも、第１の実施形態と同様に、反応生成物５０に加わる力の合成力δは、基板３００から離れる方向になる。従って、反応生成物５０は速やかに基板３００から離れる。また、供給管１２５の延伸方向は、エッチング槽１００の中における基板３００と平行であるため、供給管１２５から供給されたエッチング液の流れは、基板３００と平行になる。このため、基板３００の相互間におけるエッチング液の流速は速くなる。従って、図４に示した反応生成物５０に加わる力のうちエッチング液の流れに吸引される力γは、第１の実施形態と比較して大きくなる。従って、反応生成物５０はさらに速やかに基板３００の表面から離れる。
（第３の実施形態）
図７は、第３の実施形態に係るエッチング装置の構成を示す図である。このエッチング装置は、エッチング槽１００の側面に排出口１０２が設けられており、またエッチング槽１００の側面のうち排出口１０２と対向する領域に、エッチング液を戻す導入口１２４が設けられている。そしてエッチング槽１００の内部において基板ホルダー２００は、基板３００が水平かつ表面が下向きとなるように、ホルダー支持部材２１０によって支持されている。このエッチング装置を用いた半導体装置の製造方法は、第２の実施形態と同様である。
本実施形態において、エッチング槽１００の内部におけるエッチング液の流れは、横向きである。上記したように基板３００は水平に配置されているため、エッチング液は基板３００の相互間を流れる。
本実施形態によっても、第１の実施形態と同様に、反応生成物５０に加わる力の合成力δは、基板３００から離れる方向になる。従って、反応生成物５０は速やかに基板３００の表面から離れる。
（第４の実施形態）
図８は、第４の実施形態に係るエッチング装置の構成を示す図である。このエッチング装置は、エッチング槽１００の内部において、基板ホルダー２００が、基板３００が斜めとなるようにホルダー支持部材２１０によって支持される点を除いて、第３の実施形態に係るエッチング装置と同様の構成である。このエッチング装置を用いた半導体装置の製造方法は、第１の実施形態と同様である。
基板３００は、エッチング液の流れにおける上流側が、下流側よりも下に位置するように傾いている。このため、エッチング液は、基板３００の裏面側によって整流され、基板３００の裏面に沿って流れる。従って、基板３００の相互間を流れるエッチング液は、基板３００の裏面側で流れが速くなり、基板３００の表面側で遅くなる。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（第５の実施形態）
図９は、第５の実施形態に係るエッチング装置の構成を示す図である。このエッチング装置は、以下の点を除いて第１の実施形態で用いたエッチング装置と同様の構成である。
まず、エッチング液の循環路１２０は、エッチング液を、エッチング槽１００の側面のうち基板３００の裏面に対向する領域の上部からエッチング槽１００に供給する。そしてエッチング槽１００内においてエッチング液は、エッチング槽１００の側面の上部から供給された後、エッチング槽１００の下方に向かって流れる。
またエッチング槽１００の中には整流板２２０が設けられている。整流板２２０は、基板３００の相互間をエッチング液が流れるように、基板３００それぞれの上方に配置されている。
なお、エッチング槽１００の内部において基板３００は表面側が下を向いている。このため、第１の実施形態と同様に、反応生成物５０に加わる力の合成力δは、基板３００から離れる方向になる。従って、反応生成物５０は速やかに基板３００の表面から離れる。
図１０は、図９の要部を拡大した図である。上記したように、エッチング槽１００においてエッチング液は、側面のうち基板３００の裏面に対向する領域の上部から供給されている。このため、整流板２２０の周囲においてエッチング液の流れは水平方向の成分を有している。この水平方向の成分は、基板３００の裏面から表面に向かう方向に向いている。このため、整流板２２０の周囲におけるエッチング液の流れは、基板３００の端面３０６に平行な成分が基板３００の裏面３０４から表面３０２に向かっている。
そして、基板３００の裏面３０４と平行な方向から見た場合に、整流板２２０は、エッチング液の流れにおいて上流側に向いている面２２２のうち基板３００側の端部が、基板３００の裏面３０４と略面一、又は基板３００の端面３０６と重なっている。このため、エッチング液は、整流板２２０の面２２２に当たって、基板３００の裏面３０４と平行な方向に整流され、その後基板３００の裏面３０４に沿って流れる。従って、基板３００の相互間を流れるエッチング液は、基板３００の裏面３０４側で流れが速くなり、基板３００の表面３０２側で遅くなる。このため、図５を用いて説明したサイドエッチング量の増加とレジストパターン５００の劣化が抑制される。また、この流速の差が図４のエッチング液の流れに吸引される力γを大きくし、反応生成物５０を、より早く、より確実に基板３００の表面から離す。
なお、整流板２２０を用いない場合、図１１に示すように、エッチング液は基板３００の裏面３０４によって整流される。この場合、エッチング液の一部は基板３００の相互間の領域で渦を形成する。基板３００の表面３０２のうちこの渦にあたる部分は、他の部分と比較してエッチングレートが早くなる。整流板２２０を用いると、このような問題が生じることを抑制できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
５０ 反応生成物
１００ エッチング槽
１０２ 排出口
１２０ 循環路
１２２ ポンプ
１２４ 導入口
１２５ 供給管
２００ 基板ホルダー
２１０ ホルダー支持部材
２２０ 整流板
２２２ 面
３００ 基板
３０２ 表面
３０４ 裏面
３０６ 端面
３１０ 多層配線層
３２０ 保護絶縁膜
３２２ 開口
３３０ 電極パッド
３４０ バンプ
３４２ バンプコア
３４４ 導電膜
３５０ 配線
４００ 導電膜
５００ レジストパターン

Claims (5)

  1. 基板に被エッチング層を形成する工程と、
    前記被エッチング層上にマスクパターンを形成する工程と、
    前記マスクパターンをマスクとして前記被エッチング層をウェットエッチングする工程と、
    を備え、
    前記ウェットエッチングを行う工程において、前記マスクパターンを下側に向かせて前記基板をエッチング槽に浸漬させる半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記被エッチング層を形成する工程の前に、
    前記基板に電極パッドを形成する工程と、
    前記電極パッド及びその周囲に、前記電極パッド上に位置する開口部を有する保護絶縁膜を形成する工程と、
    前記保護絶縁膜の上に選択的にバンプコアを形成する工程と、
    を備え、
    前記被エッチング層を形成する工程は、前記バンプコア上、前記保護絶縁膜上、及び前記電極パッド上に、前記被エッチング層としての導電膜を形成する工程であり、
    前記被エッチング層をウェットエッチングする工程において、前記導電膜を選択的に除去することにより、前記導電膜及び前記バンプコアからなるバンプ、及び前記電極パッドと前記バンプとを接続する配線を形成する半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記基板は、第１の主面であり被エッチング層が形成されている表面と、第２の主面であり前記表面とは反対側の面である裏面とを有しており、
    前記ウェットエッチングを行う工程において、
    複数の前記基板を互いに平行に並べて前記エッチング槽に浸漬させ、
    前記基板の相互間をエッチング液が流れるように、前記エッチング槽内に整流板を設ける半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記ウェットエッチングを行う工程において、
    前記整流板の周囲における前記エッチング液の流れは、前記基板の端面に平行な成分が前記基板の裏面から表面に向かっており、
    前記基板の裏面と平行な方向から見た場合に、前記整流板は、前記エッチング液の流れにおいて上流側に向いている面のうち前記基板側の端部が、前記基板の裏面と略面一、又は前記基板の端面と重なっている半導体装置の製造方法。
  5. 請求項３又は４に記載の半導体装置の製造方法において、
    前記基板の相互間において、前記基板の裏面側における前記エッチング液の流れは、前記基板の表面側における前記エッチング液の流れより早い半導体装置の製造方法。
JP2009201882A 2009-09-01 2009-09-01 半導体装置の製造方法 Pending JP2011054731A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009201882A JP2011054731A (ja) 2009-09-01 2009-09-01 半導体装置の製造方法
US12/923,072 US8309471B2 (en) 2009-09-01 2010-08-31 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009201882A JP2011054731A (ja) 2009-09-01 2009-09-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011054731A true JP2011054731A (ja) 2011-03-17

Family

ID=43625536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009201882A Pending JP2011054731A (ja) 2009-09-01 2009-09-01 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8309471B2 (ja)
JP (1) JP2011054731A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142419A (ja) * 2010-12-28 2012-07-26 Mitsubishi Electric Corp ウェットエッチング装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150047674A1 (en) * 2013-08-16 2015-02-19 Tel Nexx, Inc. Method and apparatus for removal of photoresist using improved chemistry
JP2023001574A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 基板処理装置、基板処理方法および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5110770A (ja) * 1974-07-16 1976-01-28 Matsushita Electric Ind Co Ltd Etsuchinguhoho
JPS6448025U (ja) * 1987-09-18 1989-03-24
JPH05121392A (ja) * 1991-10-28 1993-05-18 Sharp Corp エツチング等の処理槽
JP2004509449A (ja) * 2000-03-31 2004-03-25 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 柔軟な接続部を有する電子構成部品及びその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
JP3895152B2 (ja) * 2001-11-09 2007-03-22 沖電気工業株式会社 リフトオフ装置
JP2005281720A (ja) 2004-03-26 2005-10-13 Ebara Corp 湿式処理方法及び装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5110770A (ja) * 1974-07-16 1976-01-28 Matsushita Electric Ind Co Ltd Etsuchinguhoho
JPS6448025U (ja) * 1987-09-18 1989-03-24
JPH05121392A (ja) * 1991-10-28 1993-05-18 Sharp Corp エツチング等の処理槽
JP2004509449A (ja) * 2000-03-31 2004-03-25 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 柔軟な接続部を有する電子構成部品及びその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142419A (ja) * 2010-12-28 2012-07-26 Mitsubishi Electric Corp ウェットエッチング装置

Also Published As

Publication number Publication date
US8309471B2 (en) 2012-11-13
US20110053364A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
US7825022B2 (en) Method of enabling solder deposition on a substrate and electronic package formed thereby
JP6775391B2 (ja) 配線基板及びその製造方法
CN107017169B (zh) 导电外部连接器结构、半导体器件及形成方法
JP2011054731A (ja) 半導体装置の製造方法
TW201624654A (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
JP5427394B2 (ja) 半導体装置の製造方法
JP2003129283A (ja) メッキ処理装置及びそれを用いた半導体装置の製造方法
US10287702B2 (en) Separation of alpha emitting species from plating baths
JP5722929B2 (ja) レジスト剥離装置及びフレキシブルプリント配線板の製造方法
TWI231963B (en) Film carrier tape for mounting electronic devices thereon, production method thereof and plating apparatus
JP2003290913A (ja) 局部半田付け装置の噴流ノズル構造
US10577703B2 (en) Separation of alpha emitting species from plating baths
JP5749874B1 (ja) フレキシブルプリント配線板の製造方法
JP4553632B2 (ja) 基板めっき方法及び基板めっき装置
JPH02217429A (ja) メッキ方法および装置
JP4305678B2 (ja) 半導体装置
JP2008190013A (ja) めっき装置およびめっき方法
JP4156087B2 (ja) 電着処理装置
KR20250008425A (ko) 인쇄 회로 기판 조립체 및 그 제조 방법
JPH02217428A (ja) メッキ方法および装置
JP3103542U (ja) メッキ液攪拌装置
US9425164B1 (en) Low alpha tin
CN112885799A (zh) 半导体结构及其制作方法
JP2000195834A (ja) 洗浄装置
JPH0637355U (ja) ウエハ用メッキ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130820