[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004509449A - 柔軟な接続部を有する電子構成部品及びその製造方法 - Google Patents

柔軟な接続部を有する電子構成部品及びその製造方法 Download PDF

Info

Publication number
JP2004509449A
JP2004509449A JP2001573547A JP2001573547A JP2004509449A JP 2004509449 A JP2004509449 A JP 2004509449A JP 2001573547 A JP2001573547 A JP 2001573547A JP 2001573547 A JP2001573547 A JP 2001573547A JP 2004509449 A JP2004509449 A JP 2004509449A
Authority
JP
Japan
Prior art keywords
electronic component
rubber
ridge
elastic
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001573547A
Other languages
English (en)
Inventor
ハイメール,アルフレート
ヘドラー,ハリー
ポール,イェーンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004509449A publication Critical patent/JP2004509449A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02379Fan-out arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明は、電子構成部品(2)およびその製造方法に関するものである。電子構成部品(2)は、電子回路とゴム弾力性のある隆起(3)とを備えている。このゴム弾力性のある隆起(3)は、絶縁性のゴム弾力性のある材料からなり、電子構成部品(2)の表面(13)に配置されており、その円頂端(14)に電気的な接触点(16)を備えている。ゴム弾力性のある隆起(3)は、その斜面側または内部に、接触点(16)と電子回路との間の伝導経路(8)を備えている。

Description

本発明は、一般的な電子回路を有し、独立請求項の分野に基づいた電子構成部品に関するものである。本発明は、更に、本発明の電子構成部品の製造方法に関するものである。
【0001】
一般的な構成部品は、出願番号JP4−47154の特許公報JP5−251455に公開されている。この公開文献での解決法で問題となるのは、フォトリソグラフィー方法によってポリイミドフィルムから形成される角ばった隆起の相対的剛性である。この隆起は、構成部品の表面から突出し、金属層によって封入されている。この隆起は、ポリイミドフィルムと比較的硬い金属被膜による完全な封入とが原因で、構成部品の接触部と、外部接触部を介して構成部品を電気的に接続することができる構成部品キャリアの端子との間の平均化に不適切である。このような外部接触部構造を有する構成部品は、プリント配線基板に付与する場合に、構成部品とキャリアとの間のはんだ接続の破損または破壊が頻繁に生じる。更に、米国特許公報US5,685,885から、電気的接触部をゴム弾力性のある層に配置することが知られている。これに公開された層を有する構成部品を製造するのは経費がかかる。
【0002】
従って、本発明の目的は、プリント配線基板のように電子構成部品とキャリアとの間に起伏がある場合に、耐性のあるはんだ接続、および、高い平均化(Hoehenausgleich)を提供する構成部品を提供することである。
【0003】
本発明では、絶縁性の材料から構成され、金属によって被膜されている隆起に、電子回路を電気的に接続するために、電子構成部品は、電子回路および導体配線(Leiterbahnen)を表面に備えている。この場合、隆起はゴム弾力性のある材料であり、それぞれ、その円頂端に金属性接触点を、また、その斜面側またはその内部(Volumen)に伝導経路を備えている。伝導経路は、接触点と電子構成部品の表面の導体配線との間に配置されている。
【0004】
この関係においては、伝導経路は、ゴム弾力性のある隆起の斜面側、および/または、ゴム弾力性のある隆起の内部で電気的に導通しているあらゆる経路を意味していると解される。一方、導体配線は、電子構成部品の表面又は電子構成部品の半導体チップで電気的に導通している経路を示している。
【0005】
例えば、構成部品に熱を加えた場合、機械的緊張(すなわち、特に、はんだ接続での)が減少されるという着想が本発明の基礎となっている。このことは、異なる膨張性と起伏とが平均化されることにより行われる。
【0006】
本発明の構造は、電子構成部品の大きさが電子回路もしくは構成部品の回路チップの大きさにほぼ相当する場合、つまり、いわゆるチップサイズ構成部品である場合に、特に重要性を有する。この場合、回路チップ上の電子回路以外に、電子構成部品の緊張を吸収することができる更なるハウジング要素は実質的に備えられていない。従って、このような構成部品の場合、電気的接触部の破損または破壊の危険性が生じる。まさしくこのような場合に、発明に基づいて提案されるようなゴム弾力性のある隆起によって、高すぎる機械的緊張が発生するのを回避でき、それゆえ、構成部品の作動確実性が保証される。同時に、ゴム弾力性のある隆起は、接触される部材の間の起伏を、好ましい方法で平均化する。
【0007】
電子構成部品の電気的な接触点は、生じる機械的緊張を平均化するゴム弾力性のある隆起に配置されている。電気的な接触点への伝導性の接続を、隆起の円頂端に製造するために、電気的な接触点と電子回路もしくは導体配線との間の、ゴム弾力性のある隆起の斜面側または内部に、伝導経路が備えられている。電子回路は、その導体配線によってゴム弾力性のある隆起に直接隣接しており、隆起の伝導経路と電気的に接続されている。
【0008】
本発明の実施形態では、隆起は電子構成部品の表面へ向かって滑らかで緩やかな曲線的な形状を有するドーム状の輪郭である。この輪郭の長所は、接触点が基礎とする円頂端も、円頂端から表面への伝導経路を介した導線も、亀裂の生じ易い鋭い形状を有しないことである。その結果、電子構成部品の表面からゴム弾力性のある隆起の円頂端への緩やかな上昇が金属にとって可能となる。従って、ゴム弾力性によって支持され、電子回路への確実な伝導経路を有する接触点が作られる。
【0009】
本発明の更なる実施形態では、まず、ゴム弾力性のある材料から構成される平坦な土台領域を、電子構成部品の表面に配置する。次に、これらゴム弾力性のある平坦な土台領域に、ゴム弾力性のある隆起を構成することによって、隆起のゴム弾力性の特性を更に拡張することが考えられる。接触点が装着されているゴム弾力性のある隆起の各円頂端から、伝導経路は、まず、各ゴム弾力性のある隆起の斜面側へ、次に、ゴム弾力性のある平坦な土台を経て表面の導体配線へと導かれる。従って、本発明の実施例では、隆起とゴム弾力性のある土台とによって整合性が補足されるので、隆起の円頂端にある接触点は高い整合性を達成する。
【0010】
本発明の更なる実施形態は、ゴム弾力性のある隆起が、100μm〜250μmの直径を有する基本領域(Grundflache)を備えていることが考えられる。この極小の基本領域とともに、隆起は50μmから80μmまでの高さに形成される。そして、電子構成部品の表面への滑らかな形状を全体に有する基本領域上に、隆起がドーム状に盛り上がる。
【0011】
本発明の更なる実施形態では、ゴム弾力性のある隆起と電子回路との間に、更になお、導体配線が備えられていてもよい。その結果、配線薄片によって、電子回路から間隔をあけてゴム弾力性のある隆起を配置することができる。
【0012】
本発明の更なる実施形態は、隆起のゴム弾力性のある材料が、50%以上の弾力膨張性を備えていることが考えられる。このような材料は、その高さの半分以下に圧縮したり、あるいは同じように横側へずらしたりされ、その結果、円頂端にある接触点を、基本領域の中心点から、同じようにずらすことができるようになるという長所がある。
【0013】
従って、本発明の更なる実施形態は、隆起のゴム弾力性のある材料が、エラストマーであることが考えられる。このようなエラストマーは、天然ゴムのように作用し、同じように小さな力を使って電子構成部品の表面に対して平行にも垂直にもずらされる。
【0014】
本発明の更なる実施形態では、ゴム弾力性のある材料はシリコンベースのエラストマーであることが考えられる。このようなシリコンゴムを、更に拡大し、様々な剛度で加工することが可能である。その結果、表面への滑らかな形状を有する最適なドーム状の輪郭を実現するために、異なる粘度及び堅さの材料をシリコンベースに重ねて堆積することができる。
【0015】
本発明の更なる実施形態は、ゴム弾力性のある材料から構成される隆起が、ゴム弾力性によって数10μmだけ変形できることが考えられる。この数10μmのゴム弾力性による変形性は、電子構成部品がプリント配線基板の接続端子に、試験目的でウエハーレベルで付与される場合、特に必要とされる。熱を加えることにより、半導体構成部品はプリント配線基板上の接続端子領域以内で膨張する。その結果、試験される半導体ディスクの直径が300mmの場合、50μmから150μmまでの範囲でのずれが生ずる可能性がある。本発明のゴム弾力性のある隆起は、このような大きなゆがみを補正しもしくは平均化することが好ましい。
【0016】
本発明の更なる実施形態では、隆起は、表面に対して垂直方向に、少なくとも30μmだけゆがむことができる。このことは、半導体ディスクの反りもしくは回路基板の反りによって生ずる許容誤差を150μmまで補正できるという長所がある。
【0017】
このため、本発明の実施形態では、ゴム弾力性のある隆起は、60から300μmの高さhを有する。その結果、好ましくはゴム弾力性のある圧縮が50%の場合、隆起を電子構成部品に対して垂直に30から150μmに圧縮することができる。
【0018】
本発明の更なる実施形態は、隆起を製造する際に金属から構成される伝導経路の幅bは150μm以下であることが考えられる。このことから、実質的にはエラストマーによって支持されている金属性のバネのように作用し、隆起の円頂端の接触点と共に作動する金属経路は、幅が広くなり過ぎず、結果として、柔軟性もしくはゴム弾力性の特性を減少させないことが同時に確実となる。
【0019】
本発明の更なる実施形態において、電子構成部品は半導体構成部品である。この半導体構成部品の上部の能動面には、絶縁層が付与されている。そして、絶縁層は、半導体チップ上の接続領域を、絶縁層上の導体配線に接続することができるボンドチャネルのみを露出している。この際、絶縁層にある導体配線は、同様に、ゴム弾力性のある隆起の斜面側の伝導経路を介して、隆起の円頂端の接触点に接続されている。
【0020】
半導体構成部品の代わりに、電子構成部品は、プリント配線基板上の電子回路やゴム弾力性のある隆起のようにポリマー構成部品でもよく、プリント配線基板上に直接配置されている。
【0021】
本発明の更なる実施形態は、接触点(Kontaktflecken)をプリント配線基板にはんだ付けできることが考えられる。このために、接触点は、薄いはんだ付け層によって覆われていても、回路基板の接触端子面にこのようなはんだ付け可能な層を備えていてもよい。その結果、電子構成部品をプリント配線基板に備える際に、軟質はんだによって集中的な接続を実現することができる。導電性接着剤によって、ゴム弾力性のある隆起の円頂端にある接触点とプリント配線基板にある接続端子領域との間に更なる接続を達成することができる。これは、例えば、隆起の円頂端の接触点に適用することができる。
【0022】
本発明の更なる実施の形態では、接触点および伝導経路を有する隆起が、導電性接着剤の中に完全に埋設されていることが考えられる。導電性接着剤への完全な埋設は、プリント配線基板またはセラミックキャリアに電子構成部品が搭載される場合に起こり得る。そして、適当な導電性接着剤が各キャリア材料の接続端子領域に添加され、続いてゴム弾力性のある隆起の輪郭上に広げられる。
【0023】
本発明の他の実施形態の場合、電子構成部品が、プリント配線基板に配置されており、硬化する際に収縮する接着剤の突起によってプリント配線基板上に接着されており、ゴム弾力性のある隆起の少なくとも1つの電気的接続部によって、プリント配線基板上の少なくとも1つの接続端子領域と圧縮接触部(Druckkontakt)を形成していることが考えられる。本発明のこの実施形態の場合には、はんだ材料は使用されず、導電性接着剤も必要ではなく、その代わりに、単なる加圧によってプリント配線基板上の接続端子領域への接続が実施される。言い換えると、部分的な加圧は、収縮性の接着剤からなるはんだ突起の収縮によって順次生じる。本発明のこの実施形態は、プリント配線基板上への電子構成部品の配置及び機械的固定作業を、できる限り迅速かつ低コストで実施するという要求に応じて、例えば、収縮性の接着剤の突起、および収縮性の接着剤の突起が硬化する際に自動的に起こる電気的な接続によって、比較的値も安く品質もよい方法で大量生産を行うことができるという利点を有する。
【0024】
ゴム弾力性のある隆起の斜面側にある伝導経路の代用として、伝導経路を、電気的な接触点と電子回路との間のゴム弾力性のある隆起の内部に配置することもできる。従って、導電性の接続は、ゴム弾力性のある隆起の円頂端にある電気的な接触点から始まって、ゴム弾力性のある隆起を貫通し、電子回路にまで至る。
【0025】
基本的には、全体のゴム弾力性のあるまたは柔軟な隆起も、柔軟な、または、ゴム弾力性のある、および、電気的に伝導性の材料から製造されることも可能である。その結果、伝導性の接続は、他の材料から構成される別個の伝導経路によって製造されるのではなく、ゴム弾力性のある材料自体から製造される。このため、選択の際にも、使用の際にも、高いゴム弾力性のある材料が要求される極めて特殊な材料が必要である。このような材料は、通常伝導経路を構成する純粋な伝導性の材料よりも高抵抗である。従って、本発明の解決法の場合、柔軟性のまたはゴム弾力性のあるそれぞれの特性、および、相当する隆起のそれぞれの伝導性特性の個々の最適化が可能である。更に、ゴム弾力性のある隆起の円頂端に金属領域として形成されている接触点を備えることも可能である。この場合、導体配線は、ゴム弾力性のある隆起の下側から遠ざかっている。
【0026】
電子回路とゴム弾力性のある隆起との間に、導体配線が更に備えられている限り、これら導体配線は、電子構成部品の第1表面を少なくとも部分的に被覆している絶縁層に配置されている。この場合、絶縁層はゴム弾力性のある隆起に隣接している。これは、導体配線の構造化を、間接的構造化、つまり、絶縁層の構造化によって行うことができるという利点を有している。
【0027】
電子構成部品は、基本的には、あらゆる適当かつ使用可能な形態にも形成することができる。例えば、上記構成部品は半導体構成部品またはポリマー構成部品でもよい。ゴム弾力性のある隆起の円頂端にある電気的な接触点も、任意に形成することができ、電子構成部品のそれぞれ特別な用途に適合させることができる。従って、電気的接続部は、導電性の層、導電性の棒または導電性の球体によって補足されることができ、このことにより、電子構成部品の要求に好ましい方法で適合させることが可能である。
【0028】
容易かつ低コストで行うことができるプリンティングプロセスによって、ゴム弾力性のある隆起が電子構成部品へ付与される。このような隆起用の剛度許容に関する要求を、技術的に可能なプリンティングプロセスの適合によって満たすことが出来る。同様に、絶縁層の付与も、プリンティングプロセスによって行われる。導体配線もしくは伝導経路および電気的接続部を製造するための導電性の材料が、スパッタメタライジングまたは化学的なメタライジングによって、ゴム弾力性のある隆起もしくは絶縁層に付与される。
【0029】
プリント技術によってゴム弾力性のある隆起を付与する際に、ホールステンシルによってプリントを行うスクリーンプリントを使用することが好ましい。ホールステンシルは、1回のプリント工程によって、ホールステンシルを貫通して、既に全体のゴム弾力性のある隆起が形成されることができるという方法で最適化されることができる。
【0030】
本方法の更なる実施では、相互に適合されたホールステンシルによって、複数のプリント過程が相互に連続して行われる。これによって、電子構成部品の表面からゴム弾力性のある隆起の円頂端への特に滑らかな形状を作ることができる。このため、穿孔加工の施された金属薄片を使用するホールステンシルが使用される。穿孔加工の施された金属薄片は、その穴が、ゴム弾力性のある隆起の位置と大きさとに正確に適合されている。このことにより、円頂端および基本領域への柔らかい形状を有するゴム弾力性のある隆起のドーム型の形成の正確な適合が可能である。
【0031】
本方法の更なる実施例の場合は、ホールマスクとして穿孔加工の施された金属薄片が使用されることが考えられる。このような穿孔加工の施された金属薄片は、一方では、極めて正確に製造できるが、他方では、スクリーンプリント網の安定用の開口部を介したスクリーンプリント方法の場合のような網構造ではなく、シリコンゴム量の添加を容易にする完全に貫通した透過性の穴を有している。
【0032】
本方法の更なる実施例は、電子構成部品の表面およびゴム弾力性のある隆起に、金属層構造を製造する際に、隆起の斜面側に伝導経路を、隆起の円頂端に接触点を、また、電子構成部品の表面に導体配線を、同時に製造することが考えられる。このため、まず、一体的な金属層を付与することが考えられ、このことは、例えば、銅−ニッケルまたは金またはこれらの合金のような金属層のスパッタによって可能である。あるいは、電気めっき、またはこれら金属の蒸着によって達成できる。その他に、一体的なフォトレジスト層が付与される。この際、電子構成部品の水平または平坦な上面側にも、隆起のドーム状の反りにも、均等に薄いもしくは厚いレジスト層を付与することは難しい。特に都合のよい方法は、ここでは、有機金属溶液から、電流(Strom)下で特別なフォトレジストを同じように沈着できる吹き付けまたは電子沈着である。
【0033】
隆起にある接触点の領域にも、隆起の斜面側、ならびに、電子構成部品のより深く位置している平坦な上側の伝導経路の領域にも鮮明な結像と感光とを可能にするために、特に高い焦点深度を達成しなければならない場合、表面レベルに大きな差のあるとフォトレジストの感光も困難である。本方法のこの実施例では、平行な光線を用いる投影感光が行われる。次に、フォトレジストが現像され、フォトレジストマスクに対する構造が硬化する。その後、金属層をドライまたはウエットエッチングすることにより、フォトレジストマスクを貫通して、金属層が構造化される。金属層の構造化の後、フォトレジストマスクが除去され、望ましい金属層構造が残る。この構造は、隆起の円頂端に接触点、隆起の斜面側に導体配線、そして、電子構成部品の上面側に接続線を備えている。
【0034】
隆起の表面へも、電子構成部品の表面へも、金属被膜をよりよく付着させるために、まず、核形成(Keimbildung)が、隆起の絶縁層および半導体構成部品の上面側の絶縁層にも行われる。その次に始めて、伝導経路とゴム弾力性のある隆起のゴム弾力性のある材料にある接触点との付着性を高めるために、この領域にメタライジングが行われる。
【0035】
この方法の代わりに、ゴム弾力性のある隆起の表面および場合によっては絶縁層をレーザーによって処理するか、あるいは、他に適切な方法によって、表面の硬化が行われる。硬化は、後で備えられるメタライジングの導電性の材料に、よりよい付着性を与える。この場合、メタライジングを付与する前、および、表面が硬化した後に、パラジウムのようなどの適切な材料からも構成できる金属核形成物(Metallkeime)または他の適切な核形成物(Keime)が、硬い表面に付与されることも考えられる。パラジウムは、比較的安価で品質もよく電気的に絶縁性の材料に沈着し、絶縁材料に非常によく定着するので、伝導経路または導体配線用に付着を改善する立方体の核形成物結晶を形成する。
【0036】
上に描写した、インクジェットプリント技術によって処理される方法が金属層構造に使用される場合、金属層構造の製造方法も、大幅に改善できることが考えられる。この場合、インクとして有機金属溶液を用い、続いて、溶液媒体が蒸発することによって、熱処理工程の間に、金属層構造を達成することができる。金属層構造は、各マスク技術なしに、インクジェットプリント方法のプログラム化のみによって、既述のゴム弾力性のある隆起のような起伏のある面に金属構造を達成できる。
【0037】
本発明の更なる実施形態では、硬化の際に収縮する接着剤によって、少なくとも1つの本発明の電子構成部品が、プリント配線基板に接着されている。収縮性の接着剤によって、プリント配線基板上のゴム弾力性のある隆起と、その接触点と、電気的接続端子面との間に電気的接続部が製造される。その結果、ゴム弾力性のある圧力接触(Andruckkontakt)が生じる。本実施形態は、鉛を含む環境を汚染するはんだが使用されず、構成部品の起伏が平均化できるという利点を有する。最後に、温度による膨張の差が平均化され、その結果、温度に起因する緊張が回避される。
【0038】
ゴム弾力性のある隆起の接触部を、電気的な圧力受容領域に押し付けるために、接着剤の個々の突起の形成において、接着剤がプリント配線基板に付与される。そして、電子構成部品は、その電気的な接触点によってプリント配線基板の電気的接続端子面に配列され、プリント配線基板に押し付けられる。その結果、接着剤が収縮して硬化する間にゴム弾力性のある隆起の円頂端にある電気的な接触点は、プリント配線基板の接続領域に接触する。この方法は、プリント配線基板への接触と位置決定とを、極めて低い硬化温度で実施することができるという利点を有する。
【0039】
本方法の更なる実施例の場合、面を被覆する滴の形状で、接着剤がプリント配線基板の上面側に添加される。次に、電子構成部品は、そのゴム弾力性に支持された接触点によって、接着剤の硬化および収縮の最後まで接続端子面へ押される。接着剤が硬化するための温度は、120〜160℃の範囲であるので、電子構成部品を押す前に、接触点またはプリント配線基板の接続端子面に、はんだ付けできる層を備え、収縮接着剤の押し付けおよび硬化と同時に、電子構成部品の接触点とプリント配線基板の接続端子面との間に軟質はんだ接続を製造することも可能である。
【0040】
Siとラミネートとの縦膨張率が異なるので、CSP、特に、幾何学的に大きなチップを板(もしくはプリント配線基板)へ組み込むことは困難である。本発明は、好都合な方法で、CSPハウジングの温度の不一致を克服する。
【0041】
z方向に弾力性のあるインターコネクトを有するCSPの使用によって、非常の多数の接触部及び非常に大きなチップに可能な接触を、押し付け過程を経て生じさせる。押し付け過程は、硬化の際に収縮することでチップと板とを相互に引き寄せる接着剤によって、チップを板に正確に付着させることにより行われる。この過程では、弾力性のあるインターコネクトは、押さえる力によって、部品(もしくは、ゴム弾力性のある隆起)を、パッド(もしくは、接続端子面)と接続させる。従って、インターコネクト部品の異なる高さが平均化され、確実な接続が生じる。ゴム弾力性のある隆起を用いることにより、ウエハーは、10μm/cmまで湾曲することができる。このことは、チップの大きさが30mmの場合、ゴム弾力性のある隆起によって平均化できる30μmまでの許容を意味している。
【0042】
方法の長所は:
−比較的低温度(<200℃)での加工、
−鉛を含有しない化合物(環境のことを考えた部材(green components))、
−加熱時のx/y方向およびz方向への弾力性(板のゆがみ)
である。
【0043】
本発明では、全3方向に弾力性を示すインターコネクトを有するCSPを使用することにより、部品を簡易にする。収縮性接着剤の使用によって、特に大きなチップと多数のピン用に、チップと板との間の確かな電気的接触部が達成される。
【0044】
図1は、部分的な断面と共に本発明の実施形態の斜視図を示す。描写されているのは、電子構成部品2の表面13の一片である。ここでは、その下に配置されている断面は、基本的には絶縁性の被膜7を有する半導体チップ6を示す。絶縁性の被膜7の表面13には、基本的には導体配線4から構成され、構造化された金属層が配置されている。更に、表面13上にドーム状に反り、表面13の緩やかな湾曲に適応される輪郭15を備えているゴム弾力性のある隆起3が、直接表面13に配置されている。ゴム弾力性のある隆起3の円頂端14には、ゴム弾力性のある隆起3の円頂端14に電子構成部品2の電気的接続部1を構成し、金属から構成される接触点16が、表面13から高さhだけ離れて配置されている。表面13にある導体配線4の1つとゴム弾力性のある隆起3の円頂端14にある接触点16との間に、150μmまでの幅で、ゴム弾力性のある隆起3の斜面側15へ伸びることができる伝導経路8が配置されている。ゴム弾力性のある隆起3の湾曲22は弱いので、ゴム弾力性のある隆起3を圧縮またはずらす場合、伝導経路8の材料は、バネ弾力のようにのみ負荷され、従って、極小の亀裂形成から保護されている。ゴム弾力性のある隆起3の高さhは、本実施形態では、60〜300μmである。ゴム弾力性のある隆起3の基本領域は、150μm以上から500μmの直径である。伝導経路の幅は、本実施例では、30μm〜150μmである。
【0045】
本発明のゴム弾力性のある隆起3が外部接触として装着されており、例えば、20mmの辺の長さの比較的大きな半導体チップ6を備えている構成部品2は、温度試験周期−40℃と+160℃との間の場合、電気的接続に亀裂を生じることなく、回路基板に対して水平方向に30μm以上の相対的なずれを生じる。
【0046】
既にウエハーレベルで構成部品2が試験されると、ゴム弾力性のある隆起3は、更に高さの差を垂直方向に150μmまで平均化することができる。ウエハーレベルでのこのような試験方法の場合、半導体ウエハーのゴム弾力性のある隆起3にそれぞれ50から100の外部接続部を有する2000個までの電子構成部品2のために、確実な電気的接触が、試験基板の接触端子面に隆起の接触点16を押し付けるだけで、同時に作られる。このとき、ゴム弾力性のある隆起3は、+/−10μmの試験基板および半導体ウエハーの反りだけではなく、+/−10%までの隆起のもとに、高さの差も平均化する。隆起3のゴム弾力性の50%という高い膨張性に基づき、垂直方向の差を完全に平均化することができる。
【0047】
図2は、本発明の更なる実施形態の電子構成部品2の一部の斜視図を示す。図1と同じ機能を有する部材には同じ参照番号を付け、更には説明しない。図2に示すように、円頂端14に接触点16を有し、斜面13に伝導経路8を有する複数のゴム弾力性のある隆起3が配置されていてもよい。ゴム弾力性のある絶縁性隆起3の間で、絶縁層7の上側13には、金属性の導体配線4が延びており、導体配線は、半導体チップ6のボンドチャネルにある相当する接触点(図示せず)に繋がる。従って、絶縁層7は配線層とも呼ばれ、導体配線4は配線伝線を示す。
【0048】
図3から5は、このような電子構成部品2の製造方法工程を示す。
【0049】
図3は、本発明の原材料の概略的な断面図を示す。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。本発明の原材料は、受動的な背後側25と向かい合っている、半導体チップの能動的な上側24にある図示していない集積回路の接触面19を有する半導体チップ6である。半導体チップ6上には、半導体チップ6の接触面19へのアクセスを許容する絶縁層7が、表面13にボンドチャネル26を露出させる状態で配置されている。
【0050】
図4は、本発明の実施形態のゴム弾力性のある隆起3の概略的な断面図を示す。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。電子構成部品2の表面を同時に示している表面13には、ゴム弾力性のあるエラストマーから構成されるゴム弾力性のある隆起3が直接絶縁層7に付与される。図4の実施形態では、ホールステンシルによって絶縁層7の表面13に付与されているシリコンベースの材料が、ゴム弾力性のあるエラストマーとして使用された。ステンシル自体は、穿孔加工の施された金属薄片からできている。粘性の調節とシリコンゴムの量の配合とにより、ドーム型のゴム弾力性のある隆起3の高さhが具体的に調節される。
【0051】
図5は、金属被膜されたゴム弾力性のある隆起3の概略的な断面図を示す。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。絶縁層の表面13ならびにゴム弾力性のある隆起3の表面およびボンドチャネル26には、金属層構造が付与される。この金属層構造は、ゴム弾力性のある隆起3の円頂端にある接触点16、ゴム弾力性のある隆起3の斜面側15にある伝導経路8、および接触点16をボンドチャネル26の半導体チップ6の接触面19に接続する導体配線4である。金属構造を付与することにより、基本的には、電子構成部品2は仕上げられる。しかし、全体の構成部品は、隆起3の円頂端にその接触点16を有するゴム弾力性のある隆起3の露出する状態で、絶縁性材料から構成される図示していない保護層が備えられる。
【0052】
金属構造は、図5の実施形態では、全表面をメタライジングすることによって製造されている。このメタライジングは、続いて行われるフォトリソグラフィー法によって構造化される。このフォトリソグラフィー法は、2つの問題を解決する。つまり、第一には、丸く膨らんだ隆起を生じる平坦でない表面では、均等な厚さのフォトレジスト層を金属被膜上にもたらす。比較的均等な厚さの金属被膜を、スパッタによって付与することができる一方、スプレー技術または有機金属の溶液中での電子沈着によって、このフォトレジスト層を電気的(galvanisch)に沈着させることができる。どちらの場合にも、比較的均等なフォトレジストの被膜厚が生じる。第2の問題は、このような起伏のある面の感光であり、この場合、均等に鮮明な結像が、ゴム弾力性のある隆起3の円頂端でも、絶縁層7の面でも達成することである。この問題は、投影感光によって解決される。
【0053】
正確な金属層構造を起伏のある面に付与する本課題は、図5の方法の更なる実施例では、金属層構造27がプリントされることによって達成される。しかし従来のスクリーンプリント技術またはホールマスク技術の場合には、高さhの著しい差、つまり、プリントされるべき面の大きな差が障害となっている。この問題は、有機金属の溶液から構成されるインクを用いる金属層構造のインクジェットプリントによって克服される。プリントの後、適切な熱処理工程によって溶液媒体が蒸発され、金属層構造が形成される。
【0054】
図6は、ゴム弾力性のある土台17上に形成された複数のゴム弾力性のある隆起3の概略的な断面図を示す。既述の図と同じ機能を有する部材は、同じ参照番号を付け、更には説明しない。ゴム弾力性のある材料からなる平坦な土台17を製造するため、ゴム弾力性のある隆起3を付与する前に、中間工程がまず実施されるということ以外は、図3から図5に示したのと同じ工程によって、電子構成部品2の製造方法は実施される。平坦なゴム弾力性のある土台17の構成のための中間工程用に、ステンシルに相応したより大きな開口部によって、ステンシルプリントを実施することができる。その結果、複数のゴム弾力性のある隆起を、土台17上に続いて付与することができる。本発明の本実施形態では、ゴム弾力性のある土台の高さhは、30〜50μmであり、その高さhは、図4および図5のゴム弾力性のある隆起の高さhに相当する。
【0055】
図7は、本発明の更なる実施形態の電子構成部品2の概略的な全体断面を示す。ここでは、この場合、ゴム弾力性のある隆起3は、電子構成部品2の端に示されており、導体配線4は、半導体チップ6の図示していない電子回路の相当する接触領域19へ繋がっている。更にここでは図示していない隆起は、全表面13上に分散して配置されていてもよい。伝導経路8は、表面13にある導体配線4を、接触球体(Kontaktkugel)5が積載されている隆起3の円頂端14にある電気的な接触点16と接続している。この接触球体5は、プリント配線基板の接続端子領域12への酸化しない接触部を保証するために、金メッキされていてもよい。この場合、構成部品2の回路と、プリント配線基板10の配線との間の電気的接続は、酸化しない柔軟な圧縮接触部(Andruckkontakt)によって達成される。その結果、環境汚染するはんだは使用されない。しかし、ゴム弾力性のある隆起3が、はんだ球体5を積載することも可能である。その結果、プリント配線基板へのはんだ接続が可能となり、ゴム弾力性のある隆起3は、構成部品2とプリント配線基板との不均一を補正するだけではなく、構成部品2とプリント配線基板10との異なる膨張率が原因で生じる熱による緊張も回避する。
【0056】
図8から13に、本発明のゴム弾力性のある隆起3を備える電子構成部品2の製造を例に説明する。図8が示すように、この場合、まず、図2に部分的に断面で示す半導体チップ6に、半導体チップ6の第1表面を少なくとも部分的に被覆する絶縁層7が付与される。この場合、絶縁層7の付与と構造化とは、様々な方法によって行われる。本発明の一実施形態では、プリント方法、特に、容易に原価を安く実施することができるスクリーンプリント方法が使用される。
【0057】
図9に示すように、続いて、ゴム弾力性のある隆起3が半導体チップ6の表面13の領域にある半導体チップ6に付与される。この際、ゴム弾力性のある隆起3は、絶縁層の上または付近に配置されていてもよい。
【0058】
柔軟な隆起3及び絶縁層7の表面のレーザーを用いた硬化は、後の工程で伝導経路8と導体配線4とを構成するべき各領域に行われる。このことは、図3の垂直な矢印によって示す。硬い表面は、この場合、特に伝導経路8及び導体配線4の導電性材料が各表面へより強固に接着することを可能にする。
【0059】
図10は、ゴム弾力性のある隆起3の表面及び絶縁層7の表面13に、構造化されたメタライジングを付与した後の図9の半導体チップの一部の断面を示す。
【0060】
図11は、第2メタライジングを付与した後の図10の半導体チップ6の一部の断面を示す。このメタライジングは、図10および図11に示すように、2つの工程で行われる。即ち、まず、第1基本メタライジング4aおよび8aが製造されるか、あるいは、絶縁層の導体配線および柔軟な隆起の伝導経路を構成するためにそれぞれ使用される核形成物(Keimen)4a、8aの沈着が表面に行われる。核形成物は、パラジウムのようなどの適切な材料からも構成することができる。次に、最終的なメタライジング4bおよび8bが、図11に示すように、導体配線4と伝導経路8との最終的な製造のために行われる。この構造化されたメタライジングは、既に、ゴム弾力性のある隆起3の上に、電気的な接触点16を構成する。この接触点を介して電子構成部品2の接続を行うことができる。
【0061】
図12は、電気的な接触点16を構成する接触箇所にはんだ球体5を付与した後の図10の半導体チップの一部の断面を示す。
【0062】
図13は、ゴム弾力性のある隆起3にある接続箇所への導電性接続の他の実施形態の断面を示す。この際、ここでは、ゴム弾力性のある隆起3を貫通して伝導経路9が導かれている。このような構造は、図8のように、絶縁層7を半導体チップ6の上にまず付与することによって製造される。次に、絶縁層7上に導体配線4を製造するためにメタライジングがすぐ行われる。そして、ここで初めて、柔軟な隆起3の付与が、好ましくはプリントプロセスによって行われる。最後に、伝導経路9の形成が、ゴム弾力性のある隆起3の内部に、続くメタライジングを有するゴム弾力性のある隆起3の表面から始まるレーザー構造化によって行われる。
【0063】
図14は、本発明の更なる実施形態の概略的な断面図を示す。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。本発明のこの方法では、ゴム弾力性のある隆起3は、導電性の材料から一斉に構成され、その円頂端14に金属の接触点16を備えている。この接触点は、ゴム弾力性のある隆起3の導電性の材料を介して、隆起3のふもとで、電子構成部品(elektronischen Bauteils)の表面13の導体配線4と接続されている。ゴム弾力性のある隆起は、この場合、同時に低抵抗の保護抵抗として使用される。
【0064】
図15は、はんだ付けされた電子構成部品2を有する多層構造のプリント配線基板10の概略的な断面図を示す。このため、多層構造のプリント配線基板10は、その上側28に、軟質はんだから構成される被膜を積載している接続端子領域12を備えている。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。
【0065】
電子構成部品2は、本発明のこの構造では、ゴム弾力性のある隆起3の円頂端14にあるその接触点16によって、回路基板10の接触端子面12にはんだ付けされており、そのゴム弾力性のある隆起によって、半導体チップ6に対するプリント配線基板10の膨張の熱による差も、プリント配線基板10の表面28に対する電子構成部品2の表面13の反りも平均化される。両方の表面の間の高い平均化は、1センチメートルまででは1μmに達し、従って、30cmの直径の半導体チップ6を有する半導体ディスクの場合には、両方の表面13および28の間の30μmの距離の差を平均化することができるようなゴム弾力性を必要とする。ゴム弾力性のある隆起3のゴム弾力性のある膨張性は、本発明の本実施形態では、表面13に対して垂直に、30μmのゴム弾力性のある膨張を示す。隆起3のゴム弾力性のある材料は、50%のゴム弾力性のある膨張性を示す。従って、ゴム弾力性のある隆起3の高さhは、少なくとも60μmである。
【0066】
図16は、酸化しない接触部を保証できるように金メッキすることができるか、あるいは、はんだ接続が望ましい場合にははんだで被覆することができる、接着剤の突起11および接続端子領域12を有する多層構造のプリント配線基板10の断面図を示す。
【0067】
図17は、図7に示すような電子構成部品2の付与を示す。しかし、図17に示す電子構成部品2は、ゴム弾力性のある隆起3に付与されており、伝導経路8を介して、電子構成部品2の導体配線4と接続している4つの接触球体5を有している。多層構造のプリント配線基板10上の電子構成部品2の付与と整合との際に、図18が示すように、接着剤の突起11は、硬化の際にいくらか変形し、収縮する。その結果、電子構成部品2は、その接触ボール(Kontaktbaellen)5によって、プリント配線基板10の接続端子領域12に、矢印Aの方向に押し付けられる。この際、ゴム弾力性のある隆起3が同時に圧縮される。接触球体5も、接続端子領域12も、金合金によって金メッキされている場合、矢印A方向の圧力によって、酸化されない抵抗性の接触部が関連部材の間に生じる。部材がはんだによって被膜されている場合、はんだ接続も適当なはんだ温度で製造することができる。
【0068】
図18は、プリント配線基板10の本発明の更なる実施形態の最終的に組み立てられた構成部品2を示す。10μm/cmに達することもある電子構成部品2の起伏および反り、ならびに、プリント配線基板10のむらは、柔軟な隆起3によって緊張の無いように平均化される。
【0069】
図19から図21は、収縮性の接着剤から構成され、広げられた滴によって事前に用意されている多層構造のプリント配線基板10への、電子構成部品2の固定される様子をそれぞれ詳細に示す。
【0070】
図19は、収縮性接着剤から構成される拡張された滴21を有する多層回路基板10の概略的な断面図を示す。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。
【0071】
図16と異なり、図19の本発明の実施形態では、多層構造のプリント配線基板10上に電子構成部品を積載するために、収縮性の接着剤から構成される大きな面の滴が、多層構造のプリント配線基板10の上側28に拡張されている。
【0072】
図20は、付与され、調整された電子構成部品2を有する多層構造のプリント配線基板10の概略的な断面図を示す。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。電子構成部品2は、ゴム弾力性のある隆起3の円頂端14にある接触点16と斜面側15にある伝導経路8とを有するゴム弾力性のある隆起3が露出するような状態で、更に保護層29が、備えられているところが、図15に示す電子構成部品と異なっている。
【0073】
収縮性の接着剤21から構成され、プリント配線基板10に拡張されている滴21へ接触点16を埋設する場合、滴はプリント配線基板10の接続端子領域12から剥離される。その結果、接触点16と接続端子領域12との間に接触部が生じる。この電気的接触部は、接着剤の収縮プロセスにおいて、接触部が、接続端子領域に電子構成部品2を矢印A方向に押さえることによって強化される。
【0074】
図21は、接着剤の硬化の間に、押し付けられた電子構成部品2を有する多層構造のプリント配線基板10の概略的な断面図を示す。既述の図と同じ機能を有する部材には、同じ参照番号を付け、更には説明しない。
【0075】
電子構成部品2とプリント配線基板10との間の接着剤の硬化の際に、接着剤が収縮し、ゴム弾力性のある隆起とその上に存在する接触点16とを有する電子構成部品2を、プリント配線基板10の接続端子領域12へ矢印A方向に引き寄せる。従って、接触によってのみ、集中的な電気的接触部をすぐ製造することができる。保護層29は、この過程の際に、電子構成部品2を収縮性の接着剤による影響と損傷とから保護する。収縮性の接着剤の硬化温度は、同時に、電子構成部品の接触点16とプリント配線基板10の接続端子領域12との間の軟性はんだを同時に可能にする温度範囲である。従って、本発明の本実施形態によって、接触のみを基礎とする電気的接続箇所も、および/または、更に軟性はんだによって機械的に確実にされている接続箇所も作ることができる。
【図面の簡単な説明】
【図1】
本発明の実施形態を部分的な断面と共に示す斜視図である。
【図2】
本発明の更なる実施形態に係る電子構成部品の一部の斜視図である。
【図3】
本発明用の原材料の概略的な断面図である。
【図4】
本発明の実施形態のゴム弾力性のある隆起の概略的な断面図である。
【図5】
金属被膜されたゴム弾力性のある隆起の概略的な断面を示す図である。
【図6】
ゴム状の土台にある複数のゴム弾力性のある隆起の概略的な断面図である。
【図7】
本発明の更なる実施形態の構成部品の全体を示す断面図である。
【図8】
絶縁層をプリントした後の半導体チップの一部の断面図である。
【図9】
ゴム弾力性のある隆起をプリントした後の図2の半導体チップを示す図である。
【図10】
第1メタライジングを付与した後の図9の半導体チップを示す図である。
【図11】
第2メタライジングを付与した後の図9の半導体チップを示す図である。
【図12】
接触点にはんだ球体を付与した後の図10の半導体チップを示す図である。
【図13】
伝導経路の更なる実施形態の断面図である。
【図14】
本発明の更なる実施例の概略的な断面図である。
【図15】
はんだ付けされた電子構成部品を有する多層構造のプリント配線基板の概略的な断面図である。
【図16】
接着剤の突起を有する多層構造のプリント配線基板の断面図である。
【図17】
図16の多層構造のプリント配線基板を電子構成部品と共に示す図である。
【図18】
プリント配線基板上に本発明の更なる実施形態の電子構成部品が最終的に組み立てられた状態を示す図である。
【図19】
多層構造のプリント配線基板上に収縮性の接着剤が滴下され、広げられた状態を概略的に示す断面図である。
【図20】
電子構成部品付与され、配置された多層構造のプリント配線基板の概略的な断面図である。
【図21】
接着剤が硬化する間に押し付けられた電子構成部品を有する多層構造のプリント配線基板の概略的な断面図である。

Claims (37)

  1. 金属被膜され絶縁性の材料から構成される隆起(3)に、電子回路を電気的に接続するために、電子構成部品(2)の表面(13)に、電子回路と導体配線(4)とを有する電子構成部品であって、
    上記隆起(3)は、ゴム弾力性のある材料を含んで構成され、上記各隆起の円頂端(14)に金属の接触点(16)を有し、上記各隆起の斜面側(15)または内部には、上記接触点(16)と導体配線(4)の1つとの間に配置されている伝導経路(8)を有していることを特徴とする電子構成部品。
  2. 上記隆起(3)は、上記表面(13)へ向かって緩やかな曲線的な形状を有するドーム状の輪郭であることを特徴とする請求項1に記載の電子構成部品。
  3. 複数の隆起は、ゴム弾力性のある平坦な土台領域上に配置されており、上記伝導経路(8)は、ゴム弾力性のある各隆起(3)の斜面側(15)の上方の各接触点(16)から、ゴム弾力性のある土台(17)を経て上記表面(13)の導体配線(4)へ延びていることを特徴とする請求項1または2に記載の電子構成部品。
  4. 上記隆起(3)は、150〜500μmの直径を有する基本領域を備えていることを特徴とする請求項1ないし3の何れか1項に記載の電子構成部品。
  5. 絶縁層(7)が能動面を少なくとも部分的に被覆し、ゴム弾力性のある上記隆起(3)に隣接しており、
    上記導体経路(8)及びゴム弾力性のある上記隆起(3)と、電子回路との間に導電性の接続を形成する導体配線(4)が、上記絶縁層上に配置されていることを特徴とする請求項1ないし4の何れか1項に記載の電子構成部品。
  6. 上記隆起(3)のゴム弾力性のある材料が、50%以上のゴム弾力の膨張性を備えていることを特徴とする請求項1ないし5の何れか1項に記載の電子構成部品。
  7. 上記隆起(3)のゴム弾力性のある材料が、エラストマーであることを特徴とする請求項1ないし6の何れか1項に記載の電子構成部品。
  8. 上記ゴム弾力性のある材料が、シリコンベースのエラストマーであることを特徴とする請求項1ないし7の何れか1項に記載の電子構成部品。
  9. ゴム弾力性のある材料から構成される上記隆起(3)が、ゴム弾力性により数10μmだけ変形できることを特徴とする請求項1ないし8の何れか1項に記載の電子構成部品。
  10. 上記隆起(3)が、ゴム弾力性により上記表面(13)に対して平行に50μmまでずれることができることを特徴とする請求項1ないし9の何れか1項に記載の電子構成部品。
  11. 上記隆起(3)が、上記表面に対して垂直に50μm〜150μmだけゆがむことができることを特徴とする請求項1ないし10の何れか1項に記載の電子構成部品。
  12. 上記ゴム弾力性のある隆起(3)の高さ(h)が、60μm〜300μmであることを特徴とする請求項1ないし11の何れか1項に記載の電子構成部品。
  13. 上記隆起(3)の斜面側(15)にある伝導経路(8)の幅(b)が、150μm以下であることを特徴とする請求項1ないし12の何れか1項に記載の電子構成部品。
  14. 上記電子構成部品(2)が、半導体構成部品であることを特徴とする請求項1ないし13の何れか1項に記載の電子構成部品。
  15. 上記電子構成部品(2)が、ポリマー構成部品であることを特徴とする請求項1ないし13の何れか1項に記載の電子構成部品。
  16. 上記ゴム弾力性のある隆起(3)は、導電性であり、その円頂端(14)に接触点(16)を備え、その基本領域によって電子構成部品(2)の表面(13)にある導体配線(4)と電気的に接続していることを特徴とする請求項1ないし15の何れか1項に記載の電子構成部品。
  17. 上記接触点(16)は、導電性の接着剤を用いて、回路基板(10)の接続端子領域(12)と電気的に接続することができることを特徴とする請求項1ないし16の何れか1項に記載の電子構成部品。
  18. 接触点(16)と伝導経路(8)とを有する上記隆起(3)が、導電性の接着剤(18)に完全に埋設されていることを特徴とする請求項1ないし17の何れか1項に記載の装置。
  19. 上記電子構成部品(2)が、プリント配線基板(10)に配置されており、硬化の際に収縮する粘着剤の突起(11)によって、プリント配線基板(10)上に接着されており、ゴム弾力性のある隆起(3)の少なくとも1つの電気的接続部(1)を介して、プリント配線基板(10)にある少なくとも1つの電気的接続端子領域(12)と圧縮接触部を形成していることを特徴とする請求項1ないし18の何れか1項に記載の電子構成部品。
  20. 上記ゴム弾力性のある隆起(3)の付与が、プリンティングプロセスによって行われることを特徴とする請求項1ないし19の何れか1項に記載の電子構成部品(2)の製造方法。
  21. 上記プリンティングプロセスが、ホールステンシルを用いるスクリーンプリントによって行われることを特徴とする請求項20に記載の方法。
  22. 上記隆起(3)が、複数の次々に連続したプリント工程によって、相互に適合されたホールステンシルを用いて形成されることを特徴とする請求項20または21に記載の方法。
  23. 上記ホールステンシルとして、穿孔加工された金属薄片が使用されることを特徴とする請求項20ないし22の何れか1項に記載の方法。
  24. 伝導経路(8)、隆起(3)上の接触点(16)、および表面(13)にある導体配線(4)の金属層構造は、同時に製造されることを特徴とする請求項20ないし23の何れか1項に記載の方法。
  25. 上記金属層構造が、以下の工程:
    スパッタ、電気めっきまたは蒸着による表面(13)および隆起(3)への一体的な金属層の付与工程、
    吹きつけまたは電子沈着による金属層への一体的なフォトレジスト層の付与工程、
    構造化されるフォトレジストマスクに対するフォトレジスト層の投影感光、現像および硬化工程、
    ドライまたはウエットエッチングによる金属層の構造化工程、
    伝導経路(8)、上記隆起(3)上の接触点(16)、および上記表面(13)の導体配線(4)を含む上記金属層構造を残留させた状態でのフォトレジストマスクの除去工程、
    によって製造されることを特徴とする請求項24に記載の方法。
  26. 上記ゴム弾力性のある隆起(3)の付与の後、上記隆起(3)の表面の硬化が、少なくとも後に伝導経路(8)となる領域に、特にレーザーを用いて行われることを特徴とする請求項20ないし25の何れか1項に記載の方法。
  27. 上記ゴム弾力性のある隆起(3)の表面が硬化した後であり、かつ、上記隆起(3)の斜面側(15)に伝導経路(8)を構成するために導電性の材料を付与する前に、隆起(3)の表面に核形成物の形成が行われることを特徴とする請求項26に記載の方法。
  28. 上記核形成物が、パラジウムから構成されていることを特徴とする請求項27に記載の方法。
  29. 隆起(3)の斜面側(15)の伝導経路(8)の形成が、硬化した表面への導電性の材料の沈着によって行われることを特徴とする請求項20ないし28の何れか1項に記載の方法。
  30. 上記絶縁層(7)の表面の硬化が、少なくとも形成すべき導体配線(4)の領域に、特にレーザーを用いて行われることを特徴とする請求項20ないし29の何れか1項に記載の方法。
  31. 上記絶縁層(7)の表面が硬化した後であり、かつ、上記絶縁層の表面の導体配線(4)を形成するために導電性材料を付与する前に、上記絶縁層(7)の表面において核形成物の形成が行われることを特徴とする請求項30に記載の方法。
  32. 上記核形成物が、パラジウムから構成されていることを特徴とする請求項31に記載の方法。
  33. インクとして有機金属の溶液を用いたインクジェットプリントと、それに続く熱処理工程での溶液媒体の蒸発とによって、選択的かつ構造化された方法で、金属層を形成することを特徴とする表面に隆起や窪みのある平坦な表面への金属層構造の製造方法。
  34. 上記隆起(3)上の電気的な接触点(16)が、プリント配線基板(10)の接続端子領域(12)に押し付けられることによって、少なくとも1つの仕上げられた電子構成部品(2)が、上記プリント配線基板(10)に接着されることを特徴とする請求項20ないし33の何れか1項に記載の方法。
  35. 粘着剤として、硬化の際に収縮する粘着剤が使用されることを特徴とする、請求項34に記載の方法。
  36. 上記接着剤が、突起(11)の形状で上記プリント配線基板(10)に配置されることを特徴とする請求項34または35に記載の方法。
  37. 上記接着剤が、表面を覆う滴の形状で、上記プリント配線基板(10)の上面側に添加され、続いて、電子構成部品(2)が、そのゴム弾力性によって支持されている接触点(16)によって、接続端子領域(12)に、接着剤の硬化と収縮が終了するまで押さえつけられることを特徴とする請求項34または35に記載の方法。
JP2001573547A 2000-03-31 2001-03-29 柔軟な接続部を有する電子構成部品及びその製造方法 Pending JP2004509449A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10016132A DE10016132A1 (de) 2000-03-31 2000-03-31 Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
PCT/DE2001/001194 WO2001075969A1 (de) 2000-03-31 2001-03-29 Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung

Publications (1)

Publication Number Publication Date
JP2004509449A true JP2004509449A (ja) 2004-03-25

Family

ID=7637172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001573547A Pending JP2004509449A (ja) 2000-03-31 2001-03-29 柔軟な接続部を有する電子構成部品及びその製造方法

Country Status (7)

Country Link
US (2) US6897568B2 (ja)
EP (1) EP1279195A1 (ja)
JP (1) JP2004509449A (ja)
KR (1) KR100527542B1 (ja)
DE (1) DE10016132A1 (ja)
TW (1) TW529146B (ja)
WO (1) WO2001075969A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098637A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
JP2006525672A (ja) * 2003-04-10 2006-11-09 フォームファクター, インコーポレイテッド 層状の超小型電子コンタクトおよびその製造方法
US7321169B2 (en) 2004-09-29 2008-01-22 Seiko Epson Corporation Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2008124501A (ja) * 2005-03-23 2008-05-29 Seiko Epson Corp 半導体装置の実装方法及び実装構造
JP2008153367A (ja) * 2006-12-15 2008-07-03 Seiko Epson Corp 半導体装置及びその製造方法
US7887336B2 (en) 2008-06-30 2011-02-15 Fujikura Ltd. Double-sided connector with protrusions
JP2011054731A (ja) * 2009-09-01 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
JP2011114127A (ja) * 2009-11-26 2011-06-09 Seiko Epson Corp 半導体装置および電子部品並びにそれらの製造方法
US8207056B2 (en) 2005-03-23 2012-06-26 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
JP2021170652A (ja) * 2017-07-25 2021-10-28 大日本印刷株式会社 貫通電極基板およびその製造方法

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10126568B4 (de) 2001-05-31 2004-12-09 Infineon Technologies Ag Elektronisches Bauelement sowie Verfahren zur Herstellung desselben
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
DE10145468C1 (de) 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
DE10221646B4 (de) 2002-05-15 2004-08-26 Infineon Technologies Ag Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE10223738B4 (de) 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10238582B4 (de) 2002-08-22 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
DE10238581B4 (de) 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
DE10258094B4 (de) 2002-12-11 2009-06-18 Qimonda Ag Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
DE10260765A1 (de) * 2002-12-23 2004-02-26 Infineon Technologies Ag Wafer-Level-Package und Prüfkarte zum Kontaktieren des Wafer-Level-Package
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US6948940B2 (en) * 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
DE10318074B4 (de) 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE10320561B4 (de) 2003-05-07 2007-12-06 Qimonda Ag Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
DE10324450A1 (de) * 2003-05-28 2005-01-05 Infineon Technologies Ag Kontaktierungsvorrichtung für elektronische Schaltungseinheiten und Herstellungsverfahren
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
DE10356119B3 (de) 2003-11-27 2005-08-18 Infineon Technologies Ag Elektronisches Bauelement mit elektrische Kontaktflächen aufweisenden nachgiebigen Erhebungen und Verfahren zu dessen Herstellung
US20050128948A1 (en) * 2003-12-11 2005-06-16 Chen-Chi Kuo Locally stored portion of a calendar structure indicating when interfaces will become available to transmit packets
US20060091510A1 (en) * 2004-03-11 2006-05-04 Chipmos Technologies (Bermuda) Ltd. Probe card interposer
US7279391B2 (en) * 2004-04-26 2007-10-09 Intel Corporation Integrated inductors and compliant interconnects for semiconductor packaging
DE102004020547A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
WO2005112096A1 (ja) * 2004-05-18 2005-11-24 Nippon Telegraph And Telephone Corporation 導電性半導体基板上の電極パッド
DE102004028572B4 (de) * 2004-06-15 2008-08-14 Qimonda Ag Umverdrahtungseinrichtung für elektronische Bauelemente
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102004030813B4 (de) 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004058395A1 (de) * 2004-12-03 2006-06-08 Infineon Technologies Ag Verfahren zum Verdrahten von einem stapelbaren Halbleiterchip und eine Halbleitervorrichtung mit gestapelten Halbleiterchips
US7364999B2 (en) 2005-02-04 2008-04-29 Infineon Technologies Ag Method for interconnecting semiconductor components with substrates and contact means
KR101267651B1 (ko) 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US20060197232A1 (en) * 2005-02-25 2006-09-07 National University Of Singapore Planar microspring integrated circuit chip interconnection to next level
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
TWI333808B (en) * 2005-05-05 2010-11-21 Himax Tech Inc A method of manufacturing a film printed circuit board
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4296434B2 (ja) * 2005-09-13 2009-07-15 セイコーエプソン株式会社 半導体装置
JP2007081039A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置
DE102005046008B4 (de) 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102006001600B3 (de) * 2006-01-11 2007-08-02 Infineon Technologies Ag Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7473102B2 (en) * 2006-03-31 2009-01-06 International Business Machines Corporation Space transforming land grid array interposers
US8133808B2 (en) 2006-09-18 2012-03-13 Tessera, Inc. Wafer level chip package and a method of fabricating thereof
JP4305547B2 (ja) * 2006-10-27 2009-07-29 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置、電子機器及び実装構造体の製造方法
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US8178965B2 (en) * 2007-03-14 2012-05-15 Infineon Technologies Ag Semiconductor module having deflecting conductive layer over a spacer structure
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
EP2186132B1 (en) * 2007-08-15 2019-11-06 Tessera, Inc. Interconnection element with posts formed by plating
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP4535295B2 (ja) * 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
KR101059970B1 (ko) 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품
JP4832479B2 (ja) * 2008-08-01 2011-12-07 株式会社フジクラ コネクタ及び該コネクタを備えた電子部品
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
DE102010054782B4 (de) 2010-12-16 2025-02-06 Snaptrack, Inc. Gehäustes elektrisches Bauelement
CN102762028A (zh) * 2011-04-27 2012-10-31 鸿富锦精密工业(深圳)有限公司 焊盘
DE102011083423A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Kontaktfederanordnung und Verfahren zur Herstellung derselben
JP6152114B2 (ja) 2011-10-31 2017-06-21 ティコナ・エルエルシー レーザーダイレクトストラクチャード基板を形成する際に使用するための熱可塑性組成物
EP2951856B1 (en) * 2013-01-29 2019-05-22 Hewlett-Packard Development Company, L.P. Interconnects through dielectric vias
EP2838114A3 (en) * 2013-08-12 2015-04-08 Xintec Inc. Chip package
TWI531688B (zh) * 2013-09-16 2016-05-01 Taiwan Green Point Entpr Co Coating thickness uniform plating method
US20150115442A1 (en) 2013-10-31 2015-04-30 Infineon Technologies Ag Redistribution layer and method of forming a redistribution layer
GB2521616A (en) * 2013-12-23 2015-07-01 Nokia Technologies Oy A substrate scaffold structure and associated apparatus and methods
US9876298B2 (en) * 2014-08-04 2018-01-23 Te Connectivity Corporation Flexible connector and methods of manufacture
TWI641094B (zh) * 2014-09-17 2018-11-11 矽品精密工業股份有限公司 基板結構及其製法
US10120971B2 (en) * 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
TWI672078B (zh) * 2016-12-06 2019-09-11 華邦電子股份有限公司 多層電路板及其製造方法
CN108156746A (zh) * 2016-12-06 2018-06-12 华邦电子股份有限公司 多层电路板及其制造方法
CN107104298B (zh) * 2017-04-28 2019-06-11 番禺得意精密电子工业有限公司 电连接器及其制造方法
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
DE102018104279B4 (de) 2018-02-26 2025-02-06 Tdk Corporation Elektronische Vorrichtung
US11483937B2 (en) * 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
DE102019130209A1 (de) 2019-11-08 2021-05-12 Tdk Corporation Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
EP4095898A1 (en) 2021-05-25 2022-11-30 Mitsubishi Electric R&D Centre Europe B.V. Thermally improved pcb for semiconductor power die connected by via technique and assembly using such pcb
CN113891551A (zh) * 2021-10-29 2022-01-04 湖北三赢兴光电科技股份有限公司 一种凸台式软硬结合板及其制作方法和摄像头模组
CN115859895B (zh) * 2023-03-03 2023-06-27 惠科股份有限公司 Pcb分段预缩方法、装置、设备及计算机可读存储介质

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4074342A (en) 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5519850A (en) 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPH079906B2 (ja) * 1985-04-19 1995-02-01 シチズン時計株式会社 半導体装置
US4902606A (en) 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4740700A (en) 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4885126A (en) 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH01192125A (ja) 1988-01-27 1989-08-02 Sharp Corp 半導体装置の実装構造
JPH0810786B2 (ja) 1988-05-09 1996-01-31 三菱電機株式会社 紫外レーザによる導体パターンの形成方法
US5074947A (en) 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH03231437A (ja) * 1990-02-06 1991-10-15 Ricoh Co Ltd 突起電極形成方法
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5180311A (en) 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2958136B2 (ja) 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
JP2731471B2 (ja) * 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
JP3294647B2 (ja) 1991-12-13 2002-06-24 ヘキスト・アクチェンゲゼルシャフト L−ホスフィノトリシンおよびその誘導体の製造方法
JPH05182972A (ja) * 1991-12-26 1993-07-23 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
JP2833326B2 (ja) 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
AU4782293A (en) 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JP3214186B2 (ja) 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JP3474897B2 (ja) 1993-10-08 2003-12-08 株式会社東芝 印刷配線板及びその製造方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
JP3204035B2 (ja) 1995-03-30 2001-09-04 上村工業株式会社 無電解パラジウムめっき液及びめっき方法
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5749997A (en) 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
DE19639934A1 (de) 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
JPH10190218A (ja) 1996-12-24 1998-07-21 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH10197557A (ja) 1997-01-14 1998-07-31 Toppan Printing Co Ltd 検査部材及びその製造方法
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
US6051489A (en) 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
DE19731346C2 (de) * 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
JPH1117050A (ja) 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JP3520208B2 (ja) 1997-10-02 2004-04-19 松下電器産業株式会社 回路基板への半導体素子の装着方法、及び半導体装置
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3500299B2 (ja) 1998-03-06 2004-02-23 松下電器産業株式会社 半導体装置およびその製造方法
JP2967080B1 (ja) 1998-05-14 1999-10-25 松下電器産業株式会社 半導体装置の実装体の製造方法
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
JP4176961B2 (ja) 1998-06-12 2008-11-05 株式会社ルネサステクノロジ 半導体装置
KR100266698B1 (ko) 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP2000068321A (ja) 1998-08-26 2000-03-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525672A (ja) * 2003-04-10 2006-11-09 フォームファクター, インコーポレイテッド 層状の超小型電子コンタクトおよびその製造方法
JP2006098637A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
US7321169B2 (en) 2004-09-29 2008-01-22 Seiko Epson Corporation Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4539268B2 (ja) * 2004-09-29 2010-09-08 セイコーエプソン株式会社 実装構造体
JP2008124501A (ja) * 2005-03-23 2008-05-29 Seiko Epson Corp 半導体装置の実装方法及び実装構造
US8207056B2 (en) 2005-03-23 2012-06-26 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
JP2008153367A (ja) * 2006-12-15 2008-07-03 Seiko Epson Corp 半導体装置及びその製造方法
US7887336B2 (en) 2008-06-30 2011-02-15 Fujikura Ltd. Double-sided connector with protrusions
JP2011054731A (ja) * 2009-09-01 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
JP2011114127A (ja) * 2009-11-26 2011-06-09 Seiko Epson Corp 半導体装置および電子部品並びにそれらの製造方法
JP2021170652A (ja) * 2017-07-25 2021-10-28 大日本印刷株式会社 貫通電極基板およびその製造方法
JP7182084B2 (ja) 2017-07-25 2022-12-02 大日本印刷株式会社 貫通電極基板およびその製造方法

Also Published As

Publication number Publication date
DE10016132A1 (de) 2001-10-18
US20030067755A1 (en) 2003-04-10
US7312533B2 (en) 2007-12-25
TW529146B (en) 2003-04-21
US20050127527A1 (en) 2005-06-16
EP1279195A1 (de) 2003-01-29
WO2001075969A1 (de) 2001-10-11
KR100527542B1 (ko) 2005-11-09
US6897568B2 (en) 2005-05-24
KR20020086740A (ko) 2002-11-18

Similar Documents

Publication Publication Date Title
JP2004509449A (ja) 柔軟な接続部を有する電子構成部品及びその製造方法
US7131848B2 (en) Helical microelectronic contact and method for fabricating same
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US6197613B1 (en) Wafer level packaging method and devices formed
JP5306224B2 (ja) コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
KR100891066B1 (ko) 미세 전자 접속체, 미세 전자 접속체의 제조 방법, 반도체 장치 및 접속 구조물
US20030201534A1 (en) Compliant, solderable input/output bump structures
JP2006525672A5 (ja)
JP5593018B2 (ja) コンプライアンスを有する超小型電子アセンブリ
US6259036B1 (en) Method for fabricating electronic assemblies using semi-cured conductive elastomeric bumps
JP2001189337A (ja) 電極バンプおよびそれを用いた半導体素子並びに半導体装置
TWI336515B (en) Circuit substrate and semiconductor device
JP2951882B2 (ja) 半導体装置の製造方法及びこれを用いて製造した半導体装置
KR100553403B1 (ko) 집적 회로의 접속 방법 및 그 어셈블리
US6538335B2 (en) Semiconductor apparatus and a semiconductor device mounting method
US6888256B2 (en) Compliant relief wafer level packaging
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
JP4507424B2 (ja) 半導体装置の製造方法
KR100230596B1 (ko) 반도체 칩의 범프 형성방법 및 이를 이용한 반도체 패키지
JP2819747B2 (ja) 半導体装置及びその実装構造及びその実装方法
JPH11118831A (ja) バンプ付きメンブレンリング及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115