[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011049515A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2011049515A
JP2011049515A JP2009247278A JP2009247278A JP2011049515A JP 2011049515 A JP2011049515 A JP 2011049515A JP 2009247278 A JP2009247278 A JP 2009247278A JP 2009247278 A JP2009247278 A JP 2009247278A JP 2011049515 A JP2011049515 A JP 2011049515A
Authority
JP
Japan
Prior art keywords
multilayer circuit
circuit block
electronic device
conductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009247278A
Other languages
English (en)
Other versions
JP5404312B2 (ja
Inventor
Hisashi Sato
恒 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009247278A priority Critical patent/JP5404312B2/ja
Priority to US12/826,423 priority patent/US8232479B2/en
Priority to CN2010102431526A priority patent/CN101989495B/zh
Publication of JP2011049515A publication Critical patent/JP2011049515A/ja
Application granted granted Critical
Publication of JP5404312B2 publication Critical patent/JP5404312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 ＥＳＬを低減することができる電子装置を提供する。
【解決手段】 複数の四角形状の誘電体層が積層されて成る積層体２と積層体２の誘電体層間に形成された内部電極３と積層体２の両端部に形成されて内部電極３に接続されている端子電極４とを具備しているコンデンサ５が、実装基板６の上面に形成された接続パッド７に端子電極４を接続して実装されており、接続パッド７に実装基板６の内部に形成された貫通導体８が接続されている電子装置１であって、内部電極３は、端部が積層体２の端面から側面の途中にかけて露出しており、貫通導体８は、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直下に位置している電子装置１である。電流経路が短くなるので、電子装置１のＥＳＬを低減させることが可能である。
【選択図】 図２

Description

本発明は、実装基板上にコンデンサが実装されている構成の電子装置に関するものであり、特に、インダクタンスを低減するための改良に関する。
近年、携帯電話等の通信機器やパーソナルコンピュータ等の情報処理機器では、大量の情報を処理するために信号の高速化が進んでおり、使用されるＣＰＵ（Central Processing Unit：中央演算処理装置）のクロック周波数も高周波化が進んでいるため、高調波のノイズが発生しやすくなっている。また、前述の情報処理機器の周辺の機器および回路等による外来ノイズ等も存在することから、ＣＰＵへ供給される電圧には、ノイズが多く含まれやすくなっている。
また、ＣＰＵ等に電圧を供給するための電源ラインやグラウンドにインピーダンスが存在するので、ＣＰＵ等に供給される電圧にノイズが含まれている場合には、電源ラインでの電圧変動が生じ、ＣＰＵ等に安定した電圧が供給されなくなる。よって、ＣＰＵ等が搭載されている回路の動作が不安定になったり、ＣＰＵ等に電圧を供給している回路を経由して他の回路間の干渉が起こったり、発振を起こしたりする問題点があった。
そこで、通常、電源ラインおよびグラウンドの間には、デカップリングコンデンサが接続されている。また、デカップリング効果を高めるためには、インピーダンス周波数特性の優れたコンデンサを用いることが有効である。この点で、積層セラミックコンデンサは、電解コンデンサに比べて、ＥＳＲ（Equivalent Series Resistance：等価直列抵抗）が小さいことに加えて、ＥＳＬ（Equivalent Series Inductance(L)：等価直列インダクタンス）が小さいことから、デカップリングコンデンサに適している。ＥＳＬが小さい場合には、電源ラインやグラウンドに存在するインピーダンスを低下させることができるので、電圧変動を生じさせないことができるからである。また、コンデンサのＥＳＬが小さい場合には、広い周波数帯域にわたってノイズ吸収効果に優れている。
また、さらにコンデンサのデカップリング効果を高めるためには、ＥＳＬをより低減させる必要がある。
これに関して、特許文献１に記載された電子装置は、積層された複数の絶縁体層をもって構成された積層体と、積層体の内部に形成された内部電極と、積層体の外表面上に形成されかつ内部電極と電気的に接続された端子電極とを備える、コンデンサと、実装面を有する基板本体と、実装面上に形成された接続パッドと、基板本体の内部に形成されかつ接続パッドと電気的に接続された貫通導体とを備える、実装基板とを含み、コンデンサの内部電極と実装基板の接続パッドとが互いに面対向するように配置されるとともに、端子電極と接続パッドとが電気的に接続された状態で、実装基板上にコンデンサが実装された、電子装置であって、コンデンサの内部電極の引出し方向であって実装面と垂直な方向に延びる仮想平面に投影したとき、内部電極を流れる電流の方向と、接続パッドから貫通導体に向かって流れる電流または貫通導体から接続パッドに向かって流れる電流の方向とが逆向きとなるように、貫通導体が配置されている。
このような電子装置においては、内部電極を流れる電流の周りに生じる磁界と接続パッドを流れる電流の周りに生じる磁界とが効果的に相殺されることにより、その結果、ＥＳＬが低減される。
特開2008−192808号公報
ところで、特許文献１に開示されたような電子装置においては、平面視で、内部電極を流れる電流の方向と、接続パッドを流れる電流の方向とが逆向きになるような構成とするために、貫通導体を、平面視での接続パッドにおける、その貫通導体が接続されている接続パッドに実装されている端子電極の端面の側の辺と対向する辺（以下、内側の辺という。）の、できるだけ近傍に位置させるように貫通導体を形成することとなる。
しかしながら、特許文献１に開示されたような電子装置において、貫通導体を平面視で接続パッドにおける内側の辺の近傍に形成した場合には、接続パッドにおける、内側の辺の近傍から、平面視で、積層体の端面における内部電極の積層体からの露出端部の直下の地点までの電流経路を余分に設けられることとなり、磁界が相殺されたとしても電流の経路長が長くなる影響は避けられず、電子装置のＥＳＬが大きくなるという問題点があった。
本発明は、上記のような従来の技術における課題に鑑みてなされたものであり、その目的は、ＥＳＬを低くすることが可能な電子装置を提供することにある。
本発明の電子装置は、複数の四角形状の誘電体層が積層されて成る積層体と該積層体の前記誘電体層間に形成された内部電極と前記積層体の両端部に形成されて前記内部電極に接続されている端子電極とを具備しているコンデンサが、実装基板の上面に形成された接続パッドに前記端子電極を接続して実装されており、前記接続パッドに前記実装基板の内部に形成された貫通導体が接続されている電子装置であって、前記内部電極は、端部が前記積層体の端面から側面の途中にかけて露出しており、前記貫通導体は、平面視で前記積層体の前記側面における前記内部電極の露出端部の前記端面から最も離れている部位の直下に位置していることを特徴とするものである。以下、これを本発明の第１の電子装置という。
本発明の電子装置は、複数の絶縁体層が積層されて成る絶縁基体、複数の前記絶縁体層の層間に形成された内部導体、および複数の前記絶縁体層の異なる層間に形成された前記内部導体同士を電気的に接続するように前記絶縁体層を貫通して形成された貫通導体を含み、四角形状の貫通孔が形成された第２多層回路ブロック、該第２多層回路ブロックの下側に配置された第１多層回路ブロック、および前記第２多層回路ブロックの上側に配置された、下面に接続パッドが形成された第３多層回路ブロックから成る多層回路基板と、該多層回路基板の前記貫通孔に収容されたコンデンサとを含む電子装置であって、前記コンデンサは、複数の四角形状の誘電体層が積層されて成る積層体、該積層体の前記誘電体層間に端部が前記積層体の端面から側面の途中にかけて露出するように形成された内部電極、および前記積層体の両端部に形成されて前記内部電極に接続されている端子電極を具備しており、前記コンデンサの前記端子電極は、上側が前記接続パッドに接続されており、前記第３多層回路ブロックの、前記接続パッドに電気的に接続されている前記貫通導体は、平面視で前記積層体の前記側面における前記内部電極の露出端部の前記端面から最も離れている部位の直上に位置していることを特徴とするものである。以下、これを本発明の第２の電子装置という。
また、本発明の電子装置は、上記構成において、前記第１多層回路ブロックの上面に第２の接続パッドが形成されており、前記コンデンサの前記端子電極は、下側が前記第２の接続パッドに接続されており、前記第１多層回路ブロックの、前記第２の接続パッドに電気的に接続されている前記貫通導体は、平面視で前記積層体の前記側面における前記内部電極の露出端部の前記端面から最も離れている部位の直下に位置していることを特徴とするものである。以下、これを本発明の第３の電子装置という。
本発明の第１の電子装置によれば、コンデンサが、実装基板の上面に実装されている電子装置において、内部電極は、端部が積層体の端面から側面の途中にかけて露出しており、貫通導体は、平面視で積層体の側面における内部電極の露出端部の端面から最も離れている部位の直下に位置していることから、貫通導体から接続パッドに流入した電流は、既に平面視で内部電極の露出端部の直下の位置を通過していることとなるので、端子電極を経て内部電極に流入するまでの電流の経路長が短くなる。また、電流が内部電極に流入する地点と、内部電極へ流入するまでに通った端子電極と反対側の端子電極との距離が短くなる。その結果、全体の経路長が短くなるため、電子装置のＥＳＬが小さくなる。
本発明の第２の電子装置によれば、複数の絶縁体層が積層されて成る絶縁基体、複数の絶縁体層の層間に形成された内部導体、および複数の絶縁体層の異なる層間に形成された内部導体同士を電気的に接続するように絶縁体層を貫通して形成された貫通導体を含み、四角形状の貫通孔が形成された第２多層回路ブロック、第２多層回路ブロックの下側に配置された第１多層回路ブロック、および第２多層回路ブロックの上側に配置された、下面に接続パッドが形成された第３多層回路ブロックから成る多層回路基板と、多層回路基板の貫通孔に収容されたコンデンサとを含む電子装置であって、コンデンサは、複数の四角形状の誘電体層が積層されて成る積層体、積層体の誘電体層間に端部が積層体の端面から側面の途中にかけて露出するように形成された内部電極、および積層体の両端部に形成されて内部電極に接続されている端子電極を具備しており、コンデンサの端子電極は、上側が接続パッドに接続されており、第３多層回路ブロックの、接続パッドに電気的に接続されている貫通導体は、平面視で積層体の側面における内部電極の露出端部の端面から最も離れている部位の直上に位置していることから、本発明の第１の電子装置と同様に、貫通導体からコンデンサの内部電極に流入するまでの経路長が短くなるため、電子装置のＥＳＬを小さくすることが可能となる。
また、コンデンサを、多層回路基板の上面ではなく、多層回路基板の内部の貫通孔に収容することができる。従って、多層回路基板の上面には、他の電子部品を実装することができ、より電子部品の実装の高密度化を図ることができる。
また、本発明の第３の電子装置によれば、上記本発明の第２の電子装置の構成において、第１多層回路ブロックの上面に第２の接続パッドが形成されており、コンデンサの端子電極は、下側が第２の接続パッドに接続されており、第１多層回路ブロックの、第２の接続パッドに電気的に接続されている貫通導体は、平面視で積層体の側面における内部電極の露出端部の端面から最も離れている部位の直下に位置していることから、第１多層回路ブロックの上面の第２の接続パッドと、第３多層回路ブロックの下面の接続パッドとが、コンデンサの端子電極を介して電気的に接続されていることとなる。従って、第２多層回路ブロック中に貫通導体を形成する必要がなくなる。その結果、電子装置の小型化および低コスト化を図ることが可能となる。
本発明の第１の電子装置の実施の形態の一例を示す斜視図である。 図１に示すコンデンサのＡ−Ａ線における断面図である。 図１に示す電子装置および図２に示すコンデンサのＢ−Ｂ線における電子装置の断面図である。 本発明の第２の電子装置の実施の形態の一例を示す縦断面図である。 本発明の第３の電子装置の実施の形態の一例を示す縦断面図である。
以下に、本発明の電子装置の実施の形態の例について図面を参照しつつ詳細に説明する。
図１は、本発明の第１の電子装置の実施の形態の一例を示す斜視図である。図２は、図１に示すコンデンサ５のＡ−Ａ線における断面図である。図３は、図１に示す電子装置１および図２に示すコンデンサ５のＢ−Ｂ線における電子装置１の断面図である。
図１に示す本例の電子装置１は、複数の四角形状の誘電体層が積層されて成る積層体２と積層体２の誘電体層間に形成された内部電極３と積層体２の両端部に形成されて内部電極３に接続されている端子電極４とを具備しているコンデンサ５が、実装基板６の上面に形成された接続パッド７に端子電極４を接続して実装されており、接続パッド７に実装基板６の内部に形成された貫通導体８が接続されている電子装置である。そして、内部電極３は、端部が積層体２の端面から側面の途中にかけて露出しており、貫通導体８は、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直下に位置している。
このような構成により、貫通導体８から接続パッド７に流入した電流は、既に平面視で内部電極３の積層体２からの露出端部の直下の位置を通過していることとなるので、電流が端子電極４を経て内部電極３に流入するまでの経路長が短くなる。また、電流が内部電極３に流入する地点と、内部電極３へ流入するまでに通った端子電極４とは反対側の端子電極４との間隔が短くなる。結果として、全体の経路長が短くなるため、ＥＳＬが低減されることとなる。
コンデンサ５は、複数の誘電体層が積層されて成る積層体２、積層体２の誘電体層間に形成された内部電極３、および内部電極３に接続されており積層体２の両端部に形成されている端子電極４を具備している。
コンデンサ５の積層体２は、１層当たり１〜５μｍの厚みに形成された矩形状の複数の誘電体層を、例えば20〜2000層積層して成る直方体状の誘電体ブロックである。
また、積層体２の寸法は、例えば、積層体２の長辺の長さが0.2〜５ｍｍ程度で、長辺と短辺との比が通常は２：１程度である。
誘電体層の材料としては、例えば、チタン酸バリウム，チタン酸カルシウム，チタン酸ストロンチウム等の比較的誘電率が高いセラミックスを主成分とする誘電体材料を用いる。
コンデンサ５の内部電極３は、積層体２の誘電体層間に、20〜2000層形成されている。この内部電極３の材料としては、例えばニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられ、0.5〜２μｍの厚みでそれぞれ形成されている。
また、内部電極３は、端部が積層体２の端面から側面の途中にかけて露出している。つまり、図２に示すように、内部電極３は平面視でＴ字形状となっており、積層体２の端面および側面から露出した部分が端子電極４に接続されている。ちなみに、図２においては、図示した内部電極３は図２の右側の端子電極４と接続されているが、図２の内部電極３の１層上または下の内部電極３は、図２の内部電極３と左右反対の向きで反対の端部側に形成されており、図２の左側の端子電極４と接続されているものである。
なお、内部電極３は、積層体２の両側の端部に形成された各々の端子電極４にそれぞれ少なくとも１つずつ接続されているものである。つまり、内部電極３は、積層体２の両側の端部に少なくとも１対存在するものである。
また、内部電極３の概略の寸法を以下に示す。
図２に示す例の積層体２を平面視したときの長辺（側面側の辺）の方向を横とし、短辺（端面側の辺）の方向を縦とした場合に、例えば、横が0.2〜５ｍｍ程度である。また、端子電極４に接続されている部分においては、縦が0.19〜4.9ｍｍ程度である。また、積層体２内の中央部付近においては、縦が0.1〜2.5ｍｍ程度である。また、内部電極３のうち、積層体２の側面のみから露出している端部の長さは、前述した横の方向に0.1〜４ｍｍ程度である。
コンデンサ５の端子電極４は、積層体２の両端部に形成されて内部電極３に接続されているものである。端子電極４は、コンデンサ５を外部の回路に電気的に接続するためのものである。図１における本発明の電子装置１のコンデンサ５の端子電極４は、実装基板６上の接続パッド７に実装され接続されている。また、図２に示すように、端子電極４は、内部電極３の積層体２から露出している端部と接続されている。
また、端子電極４は、積層体２の両端部にそれぞれ対になって形成されているものである。
なお、端子電極４は、内部電極３の積層体２から露出している端部を覆うように、内部電極３と接続されているものである。このような構成によって、内部電極３が積層体２から露出している部分を消失させることができる。従って、外部の機器との電気的絶縁性を確保することができる。
端子電極４は銅粉とバインダ樹脂からなるペーストをディップ法などで磁器素体に膜厚10〜50μｍで印刷し、約900℃の温度で１時間加熱して焼き付けて形成する。
以上のような構成のコンデンサ５は、以下に示すようなセラミックグリーンシート積層法により作製される。
具体的には、まずセラミック原料粉末に適当な有機溶剤等を添加し混合して泥漿状のセラミックスラリーにするとともに、ドクターブレード法等を用いることによってセラミックグリーンシートを形成する。
次に、得られたセラミックグリーンシートにスクリーン印刷法等によって、内部電極３のパターンを形成して、これらを積層し圧着して積層体２の成形体を作製する。
次に、この積層体２の成形体を所定の大きさに分割して、800〜1050℃で焼成することによって、焼結した積層体２が得られる。
次に、得られた積層体２の角部に、マイクロクラックの除去および欠けの発生を防止する目的で、バレル研磨等による面取りを施す。
次に、銅粉とバインダ樹脂からなるペーストを使用してディップ法などで積層体２の両端面に膜厚10〜50μｍの導電性ペーストを塗布し、これを約900℃で１時間加熱して焼き付けて端子電極４を形成する。
次に、端子電極４の表面に、必要に応じてニッケル（Ｎｉ）メッキ層，金（Ａｕ）メッキ層，スズ（Ｓｎ）メッキ層あるいは半田メッキ層等のメッキ層を形成して、コンデンサ５を得る。
実装基板６の上面には接続パッド７が形成されており、内部には貫通導体８が形成されている。
実装基板６は、例えばガラスクロスにエポキシ樹脂を含浸させて形成した、あるいはエポキシ樹脂にガラスフィラーを添加して形成したプリント配線基板により構成されている。
接続パッド７および貫通導体８は、実装基板６上に実装されたコンデンサ５と他の異なる部品等の端子とを電気的に接続するためのものである。具体的には、接続パッド７および貫通導体８の一端部は実装基板６の表面部において接続されており、貫通導体８の他端部は実装基板６内部の内部導体９に接続されている（内部導体は、図３中の９に該当する。）。また、この内部導体９の別の地点において、内部導体９は他の異なる貫通導体８の一端部と接続され、この貫通導体８の他端部が実装基板６上に形成された、他の異なる接続パッド７に接続される。この接続パッド７にコンデンサ５以外の他の部品等の端子が接続されることによって、コンデンサ５は他の電子部品と電気的に接続されることとなる。
また、接続パッド７の寸法は、積層体２を平面視したときの長辺（側面側の辺）の方向を横とし、短辺（端面側の辺）の方向を縦とした場合に、例えば、横が0.1〜５ｍｍ程度で、縦が0.1〜５ｍｍ程度である。
また、貫通導体８の直径は、平面視で30〜200μｍ程度である。
また、接続パッド７，貫通導体８および内部導体９はＡｇもしくは銀−白金（Ａｇ−Ｐｔ）合金等のＡｇを主成分とする合金などから成る導体材料、または銅（Ｃｕ）もしくは銅−亜鉛（Ｃｕ−Ｚｎ）合金，銅−スズ（Ｃｕ−Ｓｎ）合金，銅−銀（Ｃｕ−Ａｇ）合金，銅−ニッケル（Ｃｕ−Ｎｉ）合金等のＣｕを主成分とする合金などから成る導体材料を用いることができる。また、接続パッド７の表面には、必要に応じてめっき膜が形成されていてもよいものである。
また、接続パッド７および内部導体９は、Ｃｕ，Ａｇ等の導電性金属をメッキ法により形成する方法、あるいは予め配線導体およびグランド配線のパターン形状に形成した金属箔を接着する方法、あるいは全面に金属箔を被着した基板からエッチングにより不要な部分を除去して形成する方法等を用いることにより、プリント配線基板の表面および内部に形成される。
このような実装基板６は、例えば市販の表裏全面に銅箔を被着した銅貼基板を準備し、この銅貼基板を所望の大きさに切断するとともに、表面に被着した銅箔を希塩酸等の酸性溶液で所望のパターンとなるようにエッチングすることにより製作される。なお、必要に応じてレーザ光またはドリルを用いて貫通孔を実装基板６に形成し、この貫通孔に金属ペーストを充填し加熱して硬化させることによって貫通導体８を形成することができる。
また、貫通導体８は、図２および図３で示すように、平面視で積層体２の側面における内部電極３の露出端部のうちで端面から最も離れている部位の直下に位置している。
なお、図２は、図１に示すコンデンサ５のＡ−Ａ線における断面図である。ここで、図２において、破線の円で示される貫通導体８は、図２の断面図上に存在するのではなく、図３に示されるように、実装基板６の内部に形成されているものである。また、図２において、接続パッド７は、図２の断面図上に存在するものではなく、実装基板６上に存在するものであるが、説明のため同じ図面に記載したものである。また、図３は、図１に示す電子装置１および図２に示すコンデンサ５のＢ−Ｂ線における電子装置１の断面図である。
このような構成により、貫通導体８から接続パッド７に流入した電流は、既に平面視で内部電極３の積層体２からの露出端部の直下の位置を通過していることとなるので、接続パッド７において余分な経路長が存在せず、端子電極４を経て内部電極３に流入するまでの流入経路が短くなる。また、電流が内部電極３に流入する地点と、内部電極３へ流入するまでに通った端子電極４と反対側の端子電極４との距離が短くなる。例えば、図２および図３に示すように、コンデンサ５の両端部の端子電極４が実装される一対の接続パッド７にそれぞれ貫通導体８が接続されている場合には、貫通導体８同士の平面視の間隔が短くなる。結果として、電子装置１の電流の経路長が短くなるため、ＥＳＬが小さくなる。
また、ここで貫通導体８が、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直下に位置しているという場合の、最も離れているという状態は、例えば、平面視で貫通導体８の一部が、内部電極３と重複するように位置する程度に端面から離れている、という状態を示すものである。
なお、特に、図２に示す例のように貫通導体８の中心点が平面視で積層体２の側面における内部電極３の露出端部の部位の直下に位置しており、貫通導体８の半分の面積が、平面視で内部電極３に覆われるように位置することが好ましい。この場合には、貫通導体８から接続パッド７および端子電極４を通った電流が、最短経路で内部電極３に流入することとなるので好ましい。
また、例えば、図２に示す例の積層体２を平面視したときの長辺（側面側の辺）の方向を横とし、短辺（端面側の辺）の方向を縦とした場合に、積層体２の寸法が、縦が0.5ｍｍで横が１ｍｍであり、接続パッド７の寸法が、縦が0.5ｍｍで横が0.4ｍｍであり、内部電極３において、積層体２の側面のみから露出している端部の長さが横の方向に0.25ｍｍであり、貫通導体８の直径が平面視で80μｍであり、端子電極４の厚みが25μｍであり、平面視で端子電極４の端面および接続パッド７の辺を一致させるように両者を形成した場合には、貫通導体８の中心点は、平面視で、一対の接続パッド７間の中心点（平面視での積層体２の重心点）から横に0.265ｍｍであり、縦に0.185ｍｍ離れた地点に位置するものである。
また、図２に示す例においては、積層体２の長辺を有する２つの側面のうち一方の側面の側において、２つの貫通導体８が平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直下に位置している。ここで、図２に示す例と異なり、積層体２の長辺を有する両側面において、前述したような位置に、２つの貫通導体８が形成されていることが好ましい。この場合には、電流の経路が２つとなり、並列の関係となるので、電子装置１の全体のＥＳＬを２〜５割に低減させることが可能となる。
次に、本発明の第２の電子装置の実施の形態の一例について、図４を参照しつつ説明する。
図４は、本発明の第２の電子装置の実施の形態の一例を示す縦断面図である。なお、図４には、本例の電子装置10について、前述のコンデンサ５を含むような縦断面図の様子が示されている。また、図４において、18は電極パッドを示している。例えば、多層回路基板17の上面、すなわち第３多層回路ブロック16の上面にＩＣチップ等の電子部品を実装する際に、ＩＣチップ等の端子がこの電極パッド18に接続される。
図４に示すように、本例の電子装置10は、複数の絶縁体層11が積層されて成る絶縁基体12、複数の絶縁体層11の層間に形成された内部導体９、および複数の絶縁体層11の異なる層間に形成された内部導体９同士を電気的に接続するように絶縁体層11を貫通して形成された貫通導体８を含み、四角形状の貫通孔13が形成された第２多層回路ブロック14、第２多層回路ブロック14の下側に配置された第１多層回路ブロック15、および第２多層回路ブロック14の上側に配置された、下面に接続パッド７が形成された第３多層回路ブロック16から成る多層回路基板17と、多層回路基板17の貫通孔13に収容されたコンデンサ５とを含む電子装置10であって、コンデンサ５は、複数の四角形状の誘電体層が積層されて成る積層体２、積層体２の誘電体層間に端部が積層体２の端面から側面の途中にかけて露出するように形成された内部電極９、および積層体２の両端部に形成されて内部電極９に接続されている端子電極４を具備しており、コンデンサ５の端子電極４は、上側が接続パッド７に接続されており、第３多層回路ブロック16の、接続パッド７に電気的に接続されている貫通導体８は、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直上に位置している。
この構成により、前述したように、貫通導体８からコンデンサ５の内部電極３に流入するまでの経路長が短くなるため、電子装置10のＥＳＬを小さくすることが可能となる。
また、コンデンサ５を、多層回路基板17の上面ではなく、多層回路基板17の内部の貫通孔13に収容することができる。従って、多層回路基板17の上面には、他の電子部品を実装することができ、電子部品の実装のより高密度化を図ることができる。
また、多層回路基板17の絶縁基体12の材質は、前述した実装基板６と同様の材質でもよいが、絶縁体層材料として熱硬化樹脂に無機フィラ−を含浸させたものを使用してもよい。例えば、熱硬化樹脂としては、ポリフェニレンエーテル系樹脂またはエポキシ系樹脂等が使用され、無機フィラ−としては、二酸化ケイ素またはアルミナ等が使用される。
次に、図４に示すような、コンデンサ５を内蔵した電子装置10の製造方法の例を以下に示す。
まず、第１多層回路ブロック15，第２多層回路ブロック14および第３多層回路ブロック16を作製する。
最初に、絶縁体層11を形成するため、ポリフェニレンエーテル系樹脂またはエポキシ系樹脂等の熱硬化性樹脂と、二酸化ケイ素またはアルミナ等の不定形の無機質フィラーとの混合材料からなる厚さ80〜150μｍの未硬化状態の絶縁シートを、例えばドクターブレード法により作製する。
次に、この絶縁シートの表面に、内部導体９を形成する。これらの内部導体９は、例えば、銅箔、Ａｌ箔等の金属箔を絶縁シートの表面に転写した後、レジスト塗布→露光→現像→エッチング→レジスト除去の工程によって、所定のパターンの内部導体９を形成する方法が採用される。
次に、絶縁体層11となる絶縁シートに複数の貫通導体用の孔を炭酸ガスレーザーまたはパンチング等によって形成する。なお、図２で示す貫通導体８用の孔は、第３多層回路ブロック16となる絶縁シートのみに形成した。
また、第２多層回路ブロック14を作製する場合には、コンデンサ５を収容するための四角形状の貫通孔13も形成した。
次に、絶縁シートにおける貫通導体８用の孔等に、Ｃｕ粉末を含有する導電性ペーストを充填して、貫通導体８等を形成する。
次に、こうして作製された絶縁シートを複数積層させて、第１多層回路ブロック15，第２多層回路ブロック14および第３多層回路ブロック16をそれぞれ作製する。その際、絶縁シートを複数積層させて成る積層物を、170〜240℃および圧力120〜400ｋＰａで加熱・加圧する。これによって、複数の絶縁シート同士を積層圧着させることができる。
次に、こうして作製された第３多層回路ブロック16の下面に、接続パッド７を形成する。また、接続パッド７は、第３多層回路ブロック16の貫通導体８と電気的に接続されているものである。なお、第３多層回路ブロック16の貫通導体８は、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直上に位置するように形成される。
次に、この接続パッド７に端子電極４の上側が電気的に接続されるように、半田によってコンデンサ５を、第３多層回路ブロック16に実装する。
次に、このコンデンサ５を、四角形状の貫通孔13に収容するように第２多層回路ブロック14を、第３多層回路ブロック16の下側に配置する。
次に、第１多層回路ブロック15を、第２多層回路ブロック14の下側に配置して、コンデンサ５を貫通孔13の内部に完全に収容する。
しかる後に、第１多層回路ブロック15，第２多層回路ブロック14および第３多層回路ブロック16を加熱・加圧することにより、それぞれを接続させることによって、本発明の電子装置10を得る。
また、図５に、本発明の第３の電子装置の実施の形態の一例を示す。図５は、本発明の第３の電子装置の実施の形態の一例を示す縦断面図である。また、図５において、図４と同様の部位には同じ符号を付しており、18は電極パッドを示している。例えば、多層回路基板17の上面、すなわち第３多層回路ブロック16の上面にＩＣチップ等の電子部品を実装する際に、ＩＣチップ等の端子が、この電極パッド18に接続される。
本例の電子装置20は、第１多層回路ブロック15の上面に第２の接続パッド19が形成されており、コンデンサ５の端子電極４は、下側が第２の接続パッド19に接続されており、第１多層回路ブロック15の、第２の接続パッド19に電気的に接続されている貫通導体８は、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直下に位置している。
この構成により、例えば、多層回路基板17の上面、すなわち第３多層回路ブロック16の上面に、貫通導体８と電気的に接続されるように電極パッド18が形成され、端子が電極パッド18と接続されるようにＩＣチップ等の電子部品が第３多層回路ブロック16の上面に実装されており、第１多層回路ブロック15から、このＩＣチップ等の電子部品に電流を供給する場合に、第１多層回路ブロック15の上面の第２の接続パッド19と、第３多層回路ブロック16の下面の接続パッド７とが、コンデンサ５の端子電極４を介して電気的に接続されることとなる。従って、第２多層回路ブロック14中に余分な貫通導体を形成する必要がなくなる。その結果、電子装置20の小型化および低コスト化を図ることが可能となる。
本発明の電子装置の実施例を以下に説明する。なお、本実施例においては、図１〜図３に示す例の電子装置１を作製した。
まず、以下に本発明の実施例の電子装置１におけるコンデンサ５について説明する。
まず、ＴｉＯ２−Ｎｄ２Ｏ３−ＢａＴｉＯ３粉末を用いてセラミックスラリーを作製し、そのセラミックスラリーを用いてドクターブレード法によって、誘電体層となるセラミックグリーンシートを作製した。誘電体層の厚さは５μｍとなるように設定し、誘電体層の積層数は50層とした。
次に、得られたセラミックグリーンシートに、Ａｇ−Ｐｄ合金を含む導体性ペーストを用いてスクリーン印刷法によって、内部電極３ならびに貫通導体８を形成して、これらを積層し圧着して、積層体２の成形体を作製した。なお、積層体２の成形体は、いわゆる多数個取りの形態で作製したものを個々に分割することによって作製した。
また、積層体２の成形体の寸法は、積層体２における上下方向（積層方向）を高さとし、平面視したときの長辺（側面側の辺）の方向を横とし、短辺（端面側の辺）の方向を縦とした場合に、例えば、高さが0.5ｍｍであり、横が１ｍｍ程度で縦が0.5ｍｍ程度である。
また、内部電極３の厚さは、焼成後に２μｍとなるように設定した。また、内部電極３は端部が積層体２の端面から側面の途中にかけて露出しており、積層体２の長手方向の両端部のうち一方はＴ字形状であるものとした。また、内部電極３のうち、積層体２の側面から露出している端部の長さは、前述した横方向に0.2ｍｍ程度であった。
次に、この積層体２の成形体を1200℃で焼成することにより、焼結した複数の積層体２を得た。
次に、得られた積層体２のそれぞれの角部にバレル研磨によって面取りを施した。
次に、ディップ法によって、積層体２の両端部に、膜厚10〜50μｍで導電性ペーストを塗布し、これを約900℃で１時間加熱して焼き付けて端子電極４を形成した。導電性ペーストは、銅粉とバインダ樹脂からなるものとした。また、端子電極４の厚さは25μｍとした。
次に、端子電極４の表面にＮｉメッキ層を被着させて、コンデンサ５を得た。
次に、以上のようにして得られたコンデンサ５を、実装基板６に実装した。この実装基板６の上面には接続パッド７が形成されており、この接続パッド７にコンデンサ５の端子電極４を接続させるようにして、コンデンサ５を実装基板６上に実装するものとした。なお、その際には、平面視で端子電極４の端面および接続パッド７の辺を一致させるように両者を形成するものとした。また、実装基板６の内部には貫通導体８および内部導体９が形成されているものを用いた。
なお、貫通導体８の直径は80μｍであり、図２における積層体２を平面視したときの長辺（側面側の辺）の方向を横とし、短辺（端面側の辺）の方向を縦とした場合に、その中心点が、平面視で、一対の接続パッド７間の中心点（平面視での積層体２の重心点）から横方向に0.265ｍｍであり、縦方向に0.185ｍｍ離れた地点に位置するものとした。
また、接続パッド７の寸法は、横方向が0.4ｍｍ程度で縦方向が0.5ｍｍ程度であるものとした。
また、実装基板６は、ガラスクロスにエポキシ樹脂を含浸させて形成した。また、接続パッド７，貫通導体８および内部導体９は、Ｃｕ−Ｚｎ合金から成るものとした。
また、比較例として、貫通導体８を、平面視での接続パッド７における、その貫通導体８が接続されている接続パッド７に実装されている端子電極の端面の側の辺（以下、外側の辺という。）と対向する辺（以下、内側の辺という。）から、平面視で0.04ｍｍ離れた地点に位置させるものとした。つまり、貫通導体８の中心点が、平面視で、一対の接続パッド７間の中心点から横方向に0.14ｍｍであり、縦方向に０ｍｍ離れた地点に位置するものとした。
また、比較例の電子装置におけるコンデンサの内部電極の長手方向の両端部のうち一方は、それぞれＴ字形状となっておらず、内部電極全体の形状は矩形状であるものとする。また、矩形状の内部電極のうち、長手方向の両端部のうち一方の端部は端子電極に接続されている。
また、貫通導体８の位置および内部電極の形状以外は、全て本実施例の電子装置１の構成および寸法と同様であるものとした。
そして、実施例の電子装置１および比較例の電子装置にそれぞれ定格電圧が１Ｖで周波数が１ｋＨｚ〜１ＭＨｚの高周波電圧を流し、測定器（インピーダンスアナライザ）を使用して、ＥＳＬ値を測定した。
その測定結果は、実施例の電子装置１においてはＥＳＬ値が0.36ｎＨであり、比較例の電子装置においてはＥＳＬ値が0.84ｎＨであった。また、実施例の電子装置１における両貫通導体８間の経路長は0.8ｍｍであり、比較例の電子装置における両貫通導体間の経路長は2.1ｍｍであった。
この結果より、本発明の実施例の電子装置１は、内部電極３は、端部が積層体２の端面から側面の途中にかけて露出しており、貫通導体８は、平面視で積層体の側面における内部電極３の露出端部の端面から最も離れている部位の直下に位置していることから、電子装置１全体における経路長が短くなるため、ＥＳＬが低減されることが分かった。
なお、一般的な電子装置において、ＥＳＬが低減されればされるほどデカップリング効果が高まるので好ましいとされている。
本発明の電子装置の他の実施例を以下に説明する。なお、本実施例においては、図４に示す例の電子装置10を作製した。また、本発明の実施例の電子装置10に使用するコンデンサ５は、実施例１で示したものを用いた。
最初に、絶縁体層11を形成するため、熱硬化性樹脂としてのエポキシ樹脂と、無機質フィラーとしての二酸化ケイ素との混合材料からなる厚さ100μｍの未硬化状態の絶縁シートを、ドクターブレード法により作製した。
次に、この絶縁シートの表面に銅箔を転写した後、レジスト塗布→露光→現像→エッチング→レジスト除去の工程によって、内部導体９を形成した。
次に、絶縁体層11となる絶縁シートに複数の貫通導体用の孔を炭酸ガスレーザーによって形成した。なお、図４で示す貫通導体８用の孔は、第３多層回路ブロック16となる絶縁シートのみに形成した。
また、第２多層回路ブロック14を作製する際には、コンデンサ５を収容するための四角形状の貫通孔13も形成した。
次に、絶縁シートにおける貫通導体８用の孔等に、Ｃｕ粉末を含有する導電性ペーストを充填して、貫通導体８等を形成した。また、図４において、21は電源供給用の貫通導体を示している。
次に、こうして作製した絶縁シートを複数積層して、第１多層回路ブロック15，第２多層回路ブロック14および第３多層回路ブロック16をそれぞれ作製した。その際、絶縁シートを複数積層して成る積層物を、200℃および圧力300ｋＰａで加熱・加圧して、複数の絶縁シート同士を積層圧着した。なお、第１多層回路ブロック15は絶縁シートを３枚積層して、第２多層回路ブロック14は絶縁シートを６枚積層して、第３多層回路ブロック16は絶縁シートを３枚積層したものである。
次に、こうして作製した第３多層回路ブロック16の下面に、接続パッド７を形成した。また、接続パッド７を、第３多層回路ブロック16の貫通導体８と電気的に接続した。なお、第３多層回路ブロック16の貫通導体８を、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直上に位置するように形成した。
次に、この接続パッド７が端子電極４の上側と電気的に接続するように、半田によってコンデンサ５を、第３多層回路ブロック16に実装した。
次に、このコンデンサ５を、四角形状の貫通孔13に収容するように第２多層回路ブロック14を、第３多層回路ブロック16の下側に配置した。
次に、第１多層回路ブロック15を、第２多層回路ブロック14の下側に配置して、コンデンサ５を貫通孔13の内部に完全に収容した。
しかる後に、第１多層回路ブロック15，第２多層回路ブロック14および第３多層回路ブロック16を加熱・加圧することにより、それぞれを接続することによって、本発明の電子装置10を得た。
なお、四角形状の貫通孔13の寸法は、図４における上下方向（絶縁体層11の積層方向）を高さとし、平面視したときのコンデンサ５の長辺の方向を横とし、コンデンサ５の短辺の方向を縦とした場合に、高さが0.55ｍｍで、横が1.05ｍｍで、縦が0.55ｍｍであるものとした。
また、接続パッド７の寸法は、横方向が0.4ｍｍで縦方向が0.6ｍｍであるものとした。
なお、貫通導体８の直径は80μｍであり、接続パッド７に対する位置は、実施例１と同じものとした。
以上のようにして作製された電子装置10により、実施例１で前述したように、貫通導体８からコンデンサ５の内部電極３に流入するまでの経路長が短くなるため、電子装置10のＥＳＬを小さくすることが可能となることが分かった。
また、コンデンサ５を、多層回路基板17の上面ではなく、多層回路基板17の内部の貫通孔13に収容することができる。従って、多層回路基板17の上面には、他の電子部品を実装することができるスペースが増大することが分かった。
本発明の電子装置の他の実施例を以下に説明する。なお、本実施例においては、図５に示す例の電子装置20を作製した。また、本発明の実施例の電子装置20に使用したコンデンサ５は、実施例１で示したものを用いた。
まず、絶縁体層11を形成するため、熱硬化性樹脂としてのエポキシ樹脂と、無機質フィラーとしての二酸化ケイ素との混合材料からなる厚さ100μｍの未硬化状態の絶縁シートを、ドクターブレード法により作製した。
次に、この絶縁シートの表面に銅箔を転写した後、レジスト塗布→露光→現像→エッチング→レジスト除去の工程によって、内部導体９を形成した。
次に、絶縁体層11となる絶縁シートに複数の貫通導体用の孔を炭酸ガスレーザーによって形成した。また、図５で示す貫通導体８用の孔は、第１多層回路ブロック15および第３多層回路ブロック16となる絶縁シートのみに形成した。
また、第２多層回路ブロック14を作製する際には、コンデンサ５を収容するための四角形状の貫通孔13も形成した。
次に、絶縁シートにおける貫通導体８用の孔等に、Ｃｕ粉末を含有する導電性ペーストを充填して、貫通導体８等を形成した。なお、本実施例の電子装置20においては、第１多層回路ブロック15の上面の第２の接続パッド19と、第３多層回路ブロック16の下面の接続パッド７とが、コンデンサ５の端子電極４を介して電気的に接続されることから、電源供給用の貫通導体21は形成しなかった。
次に、こうして作製された絶縁シートを複数積層して、第１多層回路ブロック15，第２多層回路ブロック14および第３多層回路ブロック16をそれぞれ作製した。その際、絶縁シートを複数積層して成る積層物を、200℃および圧力300ｋＰａで加熱・加圧して、複数の絶縁シート同士を積層圧着した。なお、第１多層回路ブロック15は絶縁シートを３枚積層して、第２多層回路ブロック14は絶縁シートを６枚積層して、第３多層回路ブロック16は絶縁シートを３枚積層したものである。
次に、こうして作製した第３多層回路ブロック16の下面に、接続パッド７を形成した。また、接続パッド７を、第３多層回路ブロック16の貫通導体８と電気的に接続した。なお、第３多層回路ブロック16の貫通導体８は、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直上に位置するように形成した。
次に、この接続パッド７に端子電極４の上側が電気的に接続するように、半田によってコンデンサ５を、第３多層回路ブロック16に実装した。
次に、このコンデンサ５を、四角形状の貫通孔13に収容するように第２多層回路ブロック14を、第３多層回路ブロック16の下側に配置した。
次に、第１多層回路ブロック15の上面に、第２の接続パッド19を形成した。また、第２の接続パッド19を、第１多層回路ブロック15の貫通導体８と電気的に接続した。なお、第１多層回路ブロック15の貫通導体８を、平面視で積層体２の側面における内部電極３の露出端部の端面から最も離れている部位の直下に位置するように形成した。
次に、この第２の接続パッド19がコンデンサ５の端子電極４の下側に電気的に接続するように、第１多層回路ブロック15を、第２多層回路ブロック14の下側に配置して、コンデンサ５を貫通孔13の内部に完全に収容した。
しかる後に、第１多層回路ブロック15，第２多層回路ブロック14および第３多層回路ブロック16を加熱・加圧することにより、それぞれを接続することによって、本発明の電子装置20を得た。
なお、四角形状の貫通孔13の寸法は、図４における上下方向（絶縁体層11の積層方向）を高さとし、平面視したときのコンデンサ５の長辺の方向を横とし、コンデンサ５の短辺の方向を縦とした場合に、高さが0.55ｍｍで、横が1.05ｍｍで、縦が0.55ｍｍであるものとした。
また、接続パッド７の寸法は、横方向が0.4ｍｍで縦方向が0.6ｍｍであるものとした。また、第２の接続パッド19の寸法は、横方向が0.4ｍｍで縦方向が0.6ｍｍであるものとした。
なお、第１多層回路ブロック15および第３多層回路ブロック16の貫通導体８の直径は80μｍであり、接続パッド７に対する位置は、実施例１と同じものとした。
以上のようにして作製した電子装置20により、実施例１で前述したように、貫通導体８からコンデンサ５の内部電極３に流入するまでの経路長が短くなるため、電子装置10のＥＳＬを小さくすることが可能となることが分かった。
また、実施例３の電子装置20は、実施例２の電子装置10と比較して、図４で示した電源供給用の貫通導体21を形成する必要がないため、実施例３の電子装置20は、実施例２の電子装置10と比較して小型化できることが分かった。
従って、第１多層回路ブロック15の上面の第２の接続パッド19と、第３多層回路ブロック16の下面の接続パッド７とが、コンデンサ５の端子電極４を介して電気的に接続されることとなるので、第１多層回路ブロック15から第３多層回路ブロック16へ電源を供給するために電源供給用の貫通導体21を形成する必要がなくなり、電子装置20の小型化および低コスト化を図ることが可能となる。
１：電子装置
２：積層体
３：内部電極
４：端子電極
５：コンデンサ
６：実装基板
７：接続パッド
８：貫通導体
９：内部導体
10，20：電子装置
11：絶縁体層
12：絶縁基体
13：貫通孔
14：第２多層回路ブロック
15：第１多層回路ブロック
16：第３多層回路ブロック
17：多層回路基板
18：電極パッド
19：第２の接続パッド
21：電源供給用の貫通導体

Claims (3)

  1. 複数の四角形状の誘電体層が積層されて成る積層体と該積層体の前記誘電体層間に形成された内部電極と前記積層体の両端部に形成されて前記内部電極に接続されている端子電極とを具備しているコンデンサが、実装基板の上面に形成された接続パッドに前記端子電極を接続して実装されており、前記接続パッドに前記実装基板の内部に形成された貫通導体が接続されている電子装置であって、
    前記内部電極は、端部が前記積層体の端面から側面の途中にかけて露出しており、前記貫通導体は、平面視で前記積層体の前記側面における前記内部電極の露出端部の前記端面から最も離れている部位の直下に位置していることを特徴とする電子装置。
  2. 複数の絶縁体層が積層されて成る絶縁基体、複数の前記絶縁体層の層間に形成された内部導体、および複数の前記絶縁体層の異なる層間に形成された前記内部導体同士を電気的に接続するように前記絶縁体層を貫通して形成された貫通導体を含み、四角形状の貫通孔が形成された第２多層回路ブロック、該第２多層回路ブロックの下側に配置された第１多層回路ブロック、および前記第２多層回路ブロックの上側に配置された、下面に接続パッドが形成された第３多層回路ブロックから成る多層回路基板と、該多層回路基板の前記貫通孔に収容されたコンデンサとを含む電子装置であって、
    前記コンデンサは、複数の四角形状の誘電体層が積層されて成る積層体、該積層体の前記誘電体層間に端部が前記積層体の端面から側面の途中にかけて露出するように形成された内部電極、および前記積層体の両端部に形成されて前記内部電極に接続されている端子電極を具備しており、
    前記コンデンサの前記端子電極は、上側が前記接続パッドに接続されており、
    前記第３多層回路ブロックの、前記接続パッドに電気的に接続されている前記貫通導体は、平面視で前記積層体の前記側面における前記内部電極の露出端部の前記端面から最も離れている部位の直上に位置していることを特徴とする電子装置。
  3. 前記第１多層回路ブロックの上面に第２の接続パッドが形成されており、前記コンデンサの前記端子電極は、下側が前記第２の接続パッドに接続されており、前記第１多層回路ブロックの、前記第２の接続パッドに電気的に接続されている前記貫通導体は、平面視で前記積層体の前記側面における前記内部電極の露出端部の前記端面から最も離れている部位の直下に位置していることを特徴とする請求項２に記載の電子装置。
JP2009247278A 2009-07-29 2009-10-28 電子装置 Active JP5404312B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009247278A JP5404312B2 (ja) 2009-07-29 2009-10-28 電子装置
US12/826,423 US8232479B2 (en) 2009-07-29 2010-06-29 Electronic apparatus
CN2010102431526A CN101989495B (zh) 2009-07-29 2010-07-28 电容器的基板安装构造体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009176066 2009-07-29
JP2009176066 2009-07-29
JP2009247278A JP5404312B2 (ja) 2009-07-29 2009-10-28 電子装置

Publications (2)

Publication Number Publication Date
JP2011049515A true JP2011049515A (ja) 2011-03-10
JP5404312B2 JP5404312B2 (ja) 2014-01-29

Family

ID=43525936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009247278A Active JP5404312B2 (ja) 2009-07-29 2009-10-28 電子装置

Country Status (3)

Country Link
US (1) US8232479B2 (ja)
JP (1) JP5404312B2 (ja)
CN (1) CN101989495B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015509659A (ja) * 2012-02-08 2015-03-30 アップル インコーポレイテッド 三次元的な、複数の受動部品による構造
US10062514B2 (en) 2016-04-12 2018-08-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US10242797B2 (en) 2016-04-14 2019-03-26 Murata Manufacturing Co., Ltd. Multilayer-ceramic-capacitor mounting structure
KR102724902B1 (ko) * 2019-07-04 2024-11-01 삼성전기주식회사 적층 세라믹 커패시터

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233840A (ja) * 2010-04-30 2011-11-17 Murata Mfg Co Ltd 電子部品
JP6023188B2 (ja) * 2011-06-27 2016-11-09 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む電子コンポーネント中の短絡回路の低減
US9287049B2 (en) * 2013-02-01 2016-03-15 Apple Inc. Low acoustic noise capacitors
US8933343B2 (en) * 2013-03-04 2015-01-13 Inpaq Technology Co., Ltd. Electronic structure and electronic package component for increasing the bonding strength between inside and outside electrodes
JP2014216643A (ja) * 2013-04-22 2014-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
EP3062590B1 (en) * 2013-10-23 2021-01-27 Kyocera Corporation Wiring board and electronic device
KR101514562B1 (ko) * 2013-11-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6481446B2 (ja) * 2014-06-13 2019-03-13 株式会社村田製作所 積層コンデンサの実装構造体
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
JPWO2017094062A1 (ja) * 2015-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 電子装置
KR20200062354A (ko) * 2017-10-23 2020-06-03 에이브이엑스 코포레이션 향상된 연결성을 갖는 다층 전자 디바이스 및 다층 전자 디바이스의 제조 방법
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
KR102595463B1 (ko) * 2018-02-22 2023-10-30 삼성전기주식회사 전자 부품
CN112424931B (zh) * 2018-07-20 2024-08-02 株式会社村田制作所 安装有电子部件的装置
JP6981438B2 (ja) * 2019-02-20 2021-12-15 株式会社村田製作所 積層セラミックコンデンサ
US11227722B2 (en) * 2019-07-04 2022-01-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11309131B2 (en) * 2019-07-05 2022-04-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR20220056296A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN117812818A (zh) * 2022-09-26 2024-04-02 三赢科技（深圳）有限公司 电路板及电路板制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2006100708A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板および３端子型積層コンデンサ
JP2006121005A (ja) * 2004-10-25 2006-05-11 Denso Corp プリント基板及びその製造方法
JP2007129224A (ja) * 2005-10-31 2007-05-24 Avx Corp 内部電流キャンセル機能および底面端子を有する積層セラミックコンデンサ
JP2008192808A (ja) * 2007-02-05 2008-08-21 Murata Mfg Co Ltd 積層型電子部品の実装構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06173081A (ja) * 1992-12-03 1994-06-21 Murata Mfg Co Ltd 電子部品
JPH10241991A (ja) * 1997-02-24 1998-09-11 Taiyo Yuden Co Ltd 積層コンデンサとそのトリミング方法
JP4931329B2 (ja) * 2002-09-27 2012-05-16 京セラ株式会社 コンデンサ、配線基板、デカップリング回路及び高周波回路
JP4458812B2 (ja) * 2002-10-30 2010-04-28 京セラ株式会社 コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
JP4433909B2 (ja) * 2004-07-07 2010-03-17 Ｔｄｋ株式会社 表面実装型電子部品
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
JP4757587B2 (ja) * 2005-09-21 2011-08-24 Ｔｄｋ株式会社 積層コンデンサ、及び、その製造方法
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4924163B2 (ja) * 2007-04-06 2012-04-25 パナソニック株式会社 電子部品とその製造方法
JP4539713B2 (ja) * 2007-12-11 2010-09-08 Ｔｄｋ株式会社 積層コンデンサアレイ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2006100708A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板および３端子型積層コンデンサ
JP2006121005A (ja) * 2004-10-25 2006-05-11 Denso Corp プリント基板及びその製造方法
JP2007129224A (ja) * 2005-10-31 2007-05-24 Avx Corp 内部電流キャンセル機能および底面端子を有する積層セラミックコンデンサ
JP2008192808A (ja) * 2007-02-05 2008-08-21 Murata Mfg Co Ltd 積層型電子部品の実装構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015509659A (ja) * 2012-02-08 2015-03-30 アップル インコーポレイテッド 三次元的な、複数の受動部品による構造
US10062514B2 (en) 2016-04-12 2018-08-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US10242797B2 (en) 2016-04-14 2019-03-26 Murata Manufacturing Co., Ltd. Multilayer-ceramic-capacitor mounting structure
KR102724902B1 (ko) * 2019-07-04 2024-11-01 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
CN101989495A (zh) 2011-03-23
CN101989495B (zh) 2012-07-04
US20110024175A1 (en) 2011-02-03
US8232479B2 (en) 2012-07-31
JP5404312B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP5404312B2 (ja) 電子装置
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
JP5080144B2 (ja) コンデンサ内蔵配線基板
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015050452A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
KR20180046278A (ko) 적층 전자부품 및 그 제조방법
KR20140081360A (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
JP2008078622A (ja) 積層コンデンサ、回路基板及び回路モジュール
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JPWO2005067359A1 (ja) セラミック多層基板
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2010027899A (ja) 積層セラミック電子部品およびその製造方法
US11456109B2 (en) Coil component
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
KR20160000329A (ko) 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
KR101477426B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2009054974A (ja) 積層コンデンサおよびコンデンサ実装基板
JP2001156211A (ja) コンデンサ内蔵型配線基板
JP2009004457A (ja) コンデンサ内蔵多層基板
CN106341945B (zh) 一种柔性线路板及其制作方法
JP3472523B2 (ja) 電気素子内蔵配線基板
JP2003163559A (ja) フィルタを有する回路基板
JP5007763B2 (ja) 積層セラミックコンデンサ
JP2011249750A (ja) コンデンサおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150