[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN117812818A - 电路板及电路板制造方法 - Google Patents

电路板及电路板制造方法 Download PDF

Info

Publication number
CN117812818A
CN117812818A CN202211177202.4A CN202211177202A CN117812818A CN 117812818 A CN117812818 A CN 117812818A CN 202211177202 A CN202211177202 A CN 202211177202A CN 117812818 A CN117812818 A CN 117812818A
Authority
CN
China
Prior art keywords
electrode
circuit board
conductive
conductive layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211177202.4A
Other languages
English (en)
Inventor
李明勋
林辰恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Triple Win Technology Shenzhen Co Ltd
Original Assignee
Triple Win Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triple Win Technology Shenzhen Co Ltd filed Critical Triple Win Technology Shenzhen Co Ltd
Priority to CN202211177202.4A priority Critical patent/CN117812818A/zh
Priority to US18/070,344 priority patent/US20240107666A1/en
Publication of CN117812818A publication Critical patent/CN117812818A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10651—Component having two leads, e.g. resistor, capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种电路板，包括：主体基板，至少包括层叠设置的第一绝缘层及第一导电层，所述主体基板上开设有贯穿所述第一绝缘层的容纳腔，所述第一导电层覆盖所述容纳腔；以及电容元件，设置于所述容纳腔中，所述电容元件包括相对设置的两个电极，所述两个电极均与所述容纳腔的腔体壁相邻；其中，所述主体基板上还开设有贯穿所述第一导电层的多个导通孔，每一所述导通孔对应一个所述电极设置，且部分贯穿所述腔体壁与所述电极相对的部分，使得所述电极靠近所述第一导电层的一侧及靠近所述腔体壁的一侧均部分裸露；所述第一绝缘层靠近所述电极的部分设置有阻挡部，用于限制所述导通孔的深度。本申请还提供一种电路板制造方法。

Description

电路板及电路板制造方法
技术领域
本申请涉及一种电路板及一种电路板制造方法。
背景技术
随着技术的发展及使用者的需求，对于电子设备轻薄化的要求越来越高，电路板作为电子设备的主要部件，如何减小电路板尺寸也随之成为急需攻克的技术问题。举例来说，印制电路板(Printed Circuit Board，PCB)，通常会在晶片周围放置电容元件，从而导致PCB板的整体尺寸较大，近年来出现了将电容元件嵌入PCB板中的方案，通过将电容元件嵌入PCB板的多层叠构内，以减小PCB板的尺寸。然而，目前的将电容元件嵌入PCB板的多层叠构内的方案，通常会加大电容元件及其电极的尺寸，以防止由于精度问题造成的良品率降低，且在开设导通孔的过程中，一旦出现由于精度问题造成的失误，就会导致电容元件甚至整个PCB板的报废，进而导致成本的增加。
发明内容
本申请一方面提供一种电路板，包括：
主体基板，至少包括层叠设置的第一绝缘层及第一导电层，所述主体基板上开设有贯穿所述第一绝缘层的容纳腔，所述第一导电层覆盖所述容纳腔；以及
电容元件，设置于所述容纳腔中，所述电容元件包括相对设置的两个电极，所述两个电极均与所述容纳腔的腔体壁相邻；
其中，所述主体基板上还开设有贯穿所述第一导电层的多个导通孔，每一所述导通孔对应一个所述电极设置，且部分贯穿所述腔体壁与所述电极相对的部分，使得所述电极靠近所述第一导电层的一侧及靠近所述腔体壁的一侧均部分裸露；所述第一绝缘层靠近所述电极的部分设置有阻挡部，用于限制所述导通孔的深度。
本申请实施例提供的电路板，通过将连通电极的导通孔设置为使电极靠近第一导电层的一侧及靠近腔体壁的一侧均部分裸露，使得填充于导通孔内的导电材料可以与电极充分接触，提高了电连接的稳定性；通过设置第一绝缘层包括阻挡部，从而防止在开孔时无法控制导通孔的深度，从而避免导通孔过深或者孔径过大，进而避免对电路板造成损坏，有利于提高电路板结构的稳定性，降低生产成本。
在一实施例中，所述导通孔内填充有导电材料，用于将所述电极与所述第一导电层电连接。
在一实施例中，所述导通孔横截面的几何中心位于所述电极与所述腔体壁的交界上。
在一实施例中，所述主体基板还包括多个导电层及多个绝缘层，所述多个导电层及所述多个绝缘层依次层叠设置，使得相邻两个所述导电层被所述绝缘层间隔开。
在一实施例中，所述多个导电层上均设置有电路走线，所述电路走线绕开所述容纳腔设置。
在一实施例中，所述导通孔由激光蚀刻而成，所述阻挡部的材料为金属，用于阻挡所述激光。
本申请另一方面提供一种电路板制造方法，包括：
提供母板，所述母板至少包括第一绝缘层，所述第一绝缘层上设置有阻挡部；
在所述母板上开设容纳腔，所述容纳腔贯穿所述第一绝缘层；
在所述容纳腔中放置电容元件，所述电容元件包括相对设置的两个电极，使得所述两个电极均与所述容纳腔的腔体壁相邻；
设置第一导电层，所述第一导电层覆盖所述容纳腔；
在所述母板上开设贯穿所述第一导电层的多个导通孔，每一所述导通孔对应一个所述电极设置，且部分贯穿所述腔体壁与所述电极相对的部分，使得所述电极靠近所述第一导电层的一侧及靠近所述腔体壁的一侧均部分裸露，且所述阻挡部经由所述导通孔裸露。
在一实施例中，所述提供母板的步骤包括：设置多个导电层及多个绝缘层，所述多个导电层及所述多个绝缘层依次层叠设置，使得相邻两个所述导电层被所述绝缘层间隔开。
在一实施例中，在所述母板上开设多个导通孔的步骤包括：在开设所述导通孔时，对准所述电极与所述腔体壁的交界，使得所述导通孔横截面的几何中心位于所述电极与所述腔体壁的交界上。
在一实施例中，在所述母板上开设多个导通孔的步骤包括：使用激光蚀刻，贯穿所述第一导电层，直至所述激光被所述阻挡部阻挡。
在一实施例中，在所述母板上开设贯穿所述第一导电层的多个导通孔的步骤之后，还包括：在所述导通孔中填充导电材料，使所述第一导电层与所述电极经由所述导电材料导通。
本申请实施例提供的电路板制造方法，通过将连通电极的导通孔设置为使电极靠近第一导电层的一侧及靠近腔体壁的一侧均部分裸露，使得导通孔整体远离电容元件，防止在开孔时由于精度问题破坏电容元件的电介质部分，从而避免由于误差造成的电容元件的损坏，同时使得填充于导通孔内的导电材料可以与电极充分接触，提高了电连接的稳定性；通过设置第一绝缘层包括阻挡部，从而防止在开孔时无法控制导通孔的深度，从而避免导通孔过深或者孔径过大，进而避免对电路板造成损坏，有利于提高电路板结构的稳定性，降低生产成本。
附图说明
图1为本申请一实施例的电路板的结构示意图。
图2为图1中电路板的II-II剖面图。
图3为本申请一实施例的电容元件与导通孔的俯视结构示意图。
图4为本申请一实施例的电容元件与导通孔的正视结构示意图。
图5为本申请一实施例的电路板制造方法的流程图。
主要元件符号说明
电路板 100
主体基板 10
导电层 11
第一导电层 111
容纳腔 12
腔体壁 121
绝缘层 13
第一绝缘层 131
阻挡部 15
封装层 17
导通孔 20
电容元件 30
电极 31
电介质部 33
导电材料 50
元器件 80
宽度 a
间距 b
孔径 c
步骤 S1、S2、S3、S4、S5
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。
除非另有定义，本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本申请作出如下详细说明。
本申请实施例提供一种电路板，请一并参阅图1及图2，电路板100包括：主体基板10、嵌设于主体基板10内部的电容元件30以及铺设于主体基板10表面的元器件80。其中，主体基板10至少包括层叠设置的第一绝缘层131及第一导电层111，主体基板10上开设有贯穿第一绝缘层131的容纳腔12，第一导电层111覆盖容纳腔12。电容元件30设置于容纳腔12中，电容元件30包括相对设置的两个电极31，两个电极31均与容纳腔12的腔体壁121相邻。主体基板10上还开设有贯穿第一导电层111的导通孔20，每一导通孔20对应一个电极31设置，且部分贯穿腔体壁121与电极31相对的部分，使得电极31面向第一导电层111的一侧及靠近腔体壁121的一侧均有部分位于导通孔20中而由导通孔20裸露。第一绝缘层131靠近电极31的部分设置有阻挡部15，用于限制导通孔20的深度。
在本实施例中，主体基板10包括多个层叠设置的导电层11及绝缘层13，多个导电层11及多个绝缘层13依次层叠设置，使得相邻两个导电层11被绝缘层13间隔开。具体来说，主体基板10包括多个用于设置电路走线的导电层11，相邻的导电层11之间通过绝缘层13间隔开，从而避免短路。
在本实施中，多个导电层11上均设置有电路走线(图未示)，电路走线相较于绝缘层13远离容纳腔12。具体来说，电路走线的布线绕开容纳腔12设置，且预留有缓冲空间，从而避免在开设容纳腔12时由于精度问题造成断路，以及避免与电容元件30导通。在其他实施例中，导电层11也可以直接由电路走线构成，并直接设置在绝缘层13上。
在本实施例中，导电层11与绝缘层13依次交叠形成层叠结构，第一导电层111位于层叠结构的最上方，第一绝缘层131位于层叠结构的中间位置，且被容纳腔12贯穿。
在本实施例中，主体基板10还包括封装层17，封装层17设置于导电层11与绝缘层13构成的层叠结构的两端，起到保护及绝缘的作用。
在本实施例中，第一绝缘层131与绝缘层13的材料相同，举例来说，第一绝缘层131为两层绝缘层13层叠设置而成，阻挡部15位于两层绝缘层13之间。在其他实施例中，第一绝缘层131也可以为一层绝缘层13，阻挡部15与第一绝缘层131同层设置。
在本实施例中，导通孔20为激光蚀刻而成的通孔，阻挡部15的材料的熔点高于导电层11及绝缘层13的材料的熔点。具体来说，阻挡部15的材料为铜箔，相较于导电层11及绝缘层13具有更高的熔点，因此在受到激光蚀刻时，相较于受到激光照射而熔化甚至汽化的导电层11及绝缘层13，阻挡部15不容易在激光照射时熔化，从而起到阻挡激光的作用，进而限制导通孔20的深度。在其他实施例中，阻挡部15也可以为铝箔等其他金属材料，或者其他不易被激光蚀刻的材料。在其他实施例中，导通孔20也可以为其他方式开设的通孔，如机钻开孔等，阻挡部15可以为铜箔或其他强度高于导电层11及绝缘层13的材料，如玻璃纤维等。本申请对导通孔20的开设方式及阻挡部15的具体材料不做限制，只要是能够阻挡蚀刻的材料，均在本申请的保护范围内。
在本实施例中，主体基板10可以为PCB板，也可以为柔性电路板(FlexiblePrinted Circuit，FPC)、刚性柔性电路板(Rigid Flex Printed Circuit，RFPC)或者陶瓷基板等。本申请对此不做限制，只要能够实现在主体基板10中埋入电容元件30的电路板，均在本申请的保护范围之内。
在本实施例中，容纳腔12开设于主体基板10内，具体来说，容纳腔12贯穿第一绝缘层131以及多个导电层11、多个绝缘层13，但容纳腔12被第一导电层111覆盖。
在本实施例中，容纳腔12的尺寸略大于电容元件30，使得电容元件30与容纳腔12之间具有一定的空隙，从而避免放入时由于置件误差导致的碰撞，进而避免电容元件30的损坏。在其他实施例中，容纳腔12的尺寸也可以正好匹配电容元件30，本申请对此不做限制。
在本实施例中，被容纳腔12贯穿的第一绝缘层131、多层导电层11及多层绝缘层13共同组成一腔体壁121，阻挡部15裸露于腔体壁121上，从而与电容元件30相邻，容纳腔12在远离第一导电层111的一侧还形成有平行于第一导电层111的腔体底壁。
在本实施例中，电容元件30包括相对设置的两个电极31以及位于两个电极31之间的电介质部33，两个电极31均与腔体壁121相邻。
在本实施例中，导通孔20内填充有导电材料50，用于将电极31与第一导电层111电连接。具体来说，电容元件30通过与第一导电层111电连接，从而构成电路回路，因此需要通过导通孔20，来将电极31与第一导电层111电连接。
在本实施例中，导电材料50可以为通过电镀附着在导通孔20孔壁上的金属材料，也可以为直接填充进导通孔20内的其他导电材料，本申请对此不做限制。
在本实施例中，导通孔20贯穿第一导电层111、多个导电层11、多个绝缘层13以及部分第一绝缘层131，从而使电容元件30的电极31裸露，导电材料50通过导通孔20与电极31充分接触。具体来说，导通孔20覆盖电极31的一部分贯穿第一导电层111、多个导电层11以及多个绝缘层13，从而将电极31面向第一导电层111的一侧部分裸露；导通孔20的另一部分贯穿第一导电层111、多个导电层11、多个绝缘层13以及部分第一绝缘层131，使得电极31面向腔体壁121的一侧有部分未被第一导电层111、导电层11、绝缘层13以及第一绝缘层131覆盖，从而使电极31面向腔体壁121的一侧部分由导通孔20裸露。导电材料50通过导通孔20，可以与电极31的两侧充分接触，从而提高接触面积，增强导通的性能。
在本实施例中，电容元件30为01005贴片封装电容，具体来说，电容元件30的尺寸为长0.4mm，宽0.2mm，高0.2mm。其中电极31的尺寸为长0.1mm，宽0.2mm。在其他实施例中，电容元件30也可以为其他尺寸，本申请对此不做限制。下面将以电容元件30为01005贴片封装电容时为例，对导通孔20及电容元件30的关系作示例性说明。
在本实施例中，请一并参阅图3及图4，电极31的宽度a为0.1mm，导通孔20与电介质部33之间的间距b为0.05mm，导通孔20的孔径为0.1mm。具体来说，以现有的技术，在电路板100的制造过程中会出现距离上的误差。其中，电容元件30的置件误差最大为30μm，使用激光开设导通孔20时的误差最大为20μm，也即在对应一个电极31开设导通孔20的过程中，整体的位置误差约为50μm，因此，需要在选定导通孔20的开设位置时，预留缓冲的间距b，防止在开孔时遇到电介质部33，导致电容元件30的损坏。
在现有技术中，为了避免上述位置误差，通常的方法是加大电极31的尺寸；同时，由于导通孔20通常仅使电极31面对第一导电层111的一侧裸露，因此会限制激光束的孔径大小，从而通过减小孔径的方式增大导通孔20与电介质部33之间的距离。然而，由于增大了电极31的尺寸，通常需要进行定制，且电极31尺寸较大同样会限制电路板100中放置的电极31数量。
在本实施例中，由于导通孔20同时贯通腔体壁121，从而扩大电极31与导电材料50的接触面积，因此在增强了电连接稳定性的同时，还不会限制激光束的孔径大小。当位置误差为50μm时，为了确保导通孔20能够贯穿腔体壁121，因此同样需要预留50μm的距离，也即导通孔20的孔径c为100μm。在其他实施例中，激光束的孔径c也可以大于100μm，本申请对此不做限制。
在本实施例中，当位置误差为50μm时，导通孔20的孔径可以为100μm，此时导通孔20横截面的几何中心位于电极31与腔体壁121的交界上。在另一实施例中，由于容纳腔12的尺寸大于电容元件30的尺寸，因此电极31与腔体壁121之间存在间隙，此时导通孔20横截面的几何中心可以位于电极31与腔体壁121之间，也即位于所述间隙上。在其他实施例中，可能存在减小位置误差的方法，此时导通孔20的孔径可以小于100μm，为了确保导通孔20能够同时裸露电极31的两个侧面，同样可以设置导通孔20横截面的几何中心位于电极31与腔体壁121的交界上，或者位于电极31与腔体壁121之间。
在本实施例中，由于导通孔20会贯穿腔体壁121，若不限制导通孔20的深度，则容易导致开孔过深，由于使用激光开孔，在开孔时孔径的大小会随着孔深的增加而增加，容易导致孔径过大，进而导致电路板100的结构不稳定。因此，通过设置阻挡部15，可以有效的限制导通孔20的深度，不仅可以防止导通孔20贯穿主体基板10，也可以限制孔径c的大小。
本申请实施例还提供一种电路板制造方法，请参阅图5，其包括：
步骤S1：提供母板，所述母板至少包括第一绝缘层，所述第一绝缘层上设置有阻挡部；
步骤S2：在所述母板上开设容纳腔，所述容纳腔贯穿所述第一绝缘层；
步骤S3：在所述容纳腔中放置电容元件，所述电容元件包括相对设置的两个电极，使得所述两个电极均与所述容纳腔的腔体壁相邻(即，所述两个电极均朝向所述容纳腔的腔体壁)；
步骤S4：设置第一导电层，所述第一导电层覆盖所述容纳腔；
步骤S5：在所述母板上开设贯穿所述第一导电层的多个导通孔，每一所述导通孔对应一个所述电极设置，且部分贯穿所述腔体壁与所述电极相对的部分，使得所述电极靠近所述第一导电层的一侧及靠近所述腔体壁的一侧均部分裸露，且所述阻挡部经由所述导通孔裸露。
在本实施例中，请一并参阅图2及图5，步骤S1具体包括：设置多个导电层11及多个绝缘层13，多个导电层11及多个绝缘层13依次层叠设置，使得相邻两个导电层11倍绝缘层13间隔开。具体来说，母板为导电层11与绝缘层13依次层叠铺设而成，导电层11上包括电路走线(图未示)，绝缘层13用于将相邻导电层11之间的电路走线间隔开，从而避免短路。
在本实施例中，在设置导电层11时，可以提前设置电路走线的布线绕开容纳腔12的位置，从而避免在开设容纳腔12时损伤电路走线，或者导致电路走线与电容元件30电连接。
在本实施例中，第一绝缘层131设置于相邻两个导电层11之间，具体来说，第一绝缘层131可以为两层相邻的绝缘层13，阻挡部15设置于相邻两侧绝缘层13之间。在其他实施例中，第一绝缘层13还可以为一层绝缘层13，阻挡部15与第一绝缘层131同层设置。
在本实施例中，阻挡部15靠近容纳腔12设置，具体来说，阻挡部15可以在待开设容纳腔12的位置的边缘设置，在开设容纳腔12时，可以使阻挡部15恰好位于容纳腔12的边缘。在其他实施例中，阻挡部15也可以在铺设时直接覆盖待开设容纳腔12的位置，在开设容纳腔12的过程中将阻挡部15部分贯穿，并保留未覆盖容纳腔12的位置。本申请对阻挡部15的设置方式不做限制，只要能够设置于靠近容纳腔12的位置，均在本申请的范围内。
在本实施例中，步骤S2具体可以通过激光打孔或钻头打孔的方式开设容纳腔12，本申请对此不做限制。容纳腔12的尺寸略大于电容元件30的尺寸，从而防止在放置电容元件30时产生碰撞。
在本实施例中，步骤S4具体为在放置完电容元件30后，继续铺设第一导电层111，从而覆盖容纳腔12及电容元件30，实现对电容元件30的嵌入。
在本实施例中，步骤S5具体为使用激光蚀刻，从而贯穿第一导电层111及多层绝缘层13、多层导电层11，直至激光被阻挡部15阻挡。具体来说，在使用激光蚀刻形成导通孔20的过程中，通过设置激光的能量，使得激光会蚀刻导电层11及绝缘层13，但不会蚀刻电极31及阻挡部15，从而使激光蚀刻到阻挡部15时，不会继续向下蚀刻，从而实现对导通孔20深度的控制。在其他实施例中，也可以通过其他方式开设导通孔20，如使用钻头开孔等，本申请对此不做限制。
在本实施例中，步骤S5中，在开设导通孔20时，对准电极31与腔体壁121的交界，使得导通孔20横截面的几何中心位于电极31与腔体壁121的交界上。具体来说，由于在放置电容元件30及开设导通孔20时，均会产生距离上的误差，因此，为了防止开设导通孔20时蚀刻电介质部33，以及确保导通孔20使电极31的两侧均部分裸露，可以在开设导通孔20时对准电极31与腔体壁121之间的交界，从而最大程度的避免误差。在其他实施例中，也可以根据电容元件30的尺寸及蚀刻时激光光束的孔径调整开设导通孔时对准的位置。举例来说，当电极31的尺寸较小时，可以将开设导通孔20时对准的位置向远离电容元件30的方向移动，从而保证开设导通孔20时不会破坏电介质部33。
在本实施例中，导通孔20由激光蚀刻而成，因此在进行对准时，可以直接将激光聚焦到电极31与腔体壁121的交界处，或者使激光投射在主体基板10上的光斑的几何中心对准电极31与腔体壁121的交界。在其他实施例中，导通孔20可以通过钻头开设，因此在进行对准时，可以将钻头的顶端对准电极31与腔体壁121的交界。本申请对开设导通孔20时的对准方式不做限制，只要能够使开设后导通孔20横截面的几何中心位于电极31与腔体壁121的交界上，均在本申请的范围内。
在本实施例中，在步骤S5之后，还包括：在导通孔20中填充导电材料50，使得第一导电层111与电极31经由导电材料50电导通。具体来说，导电材料50可以通过电镀的方式镀到导通孔20的孔壁上，以及电极31相对于导通孔20裸露的两侧。在其他实施例中，也可以通过直接填充如银胶等流体材料的方式使第一导电层111与电极31导通，本申请对导电材料50的具体材料及设置方式不做限制。
本申请实施例提供的电路板100及电路板100制造方法，通过设置导通孔20的位置，使得电极31面对第一导电层111的一侧以及面对腔体壁121的一侧均部分裸露，有利于扩大电连接时的接触面积，从而提高电容元件30封装的稳定性。通过设置阻挡部15，可以控制导通孔20的孔深，从而防止导通孔20贯穿主体基板10，或者防止导通孔20的孔径扩大。通过设置导通孔20的位置，还可以减小电容元件30的尺寸，消除由于精度问题造成的对电容元件尺寸的限制，有利于扩大电容元件30的选取范围，降低生产成本。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。

Claims (11)

1.一种电路板，其特征在于，包括：
主体基板，至少包括层叠设置的第一绝缘层及第一导电层，所述主体基板上开设有贯穿所述第一绝缘层的容纳腔，所述第一导电层覆盖所述容纳腔；以及
电容元件，设置于所述容纳腔中，所述电容元件包括相对设置的两个电极，所述两个电极均与所述容纳腔的腔体壁相邻；
其中，所述主体基板上还开设有贯穿所述第一导电层的多个导通孔，每一所述导通孔对应一个所述电极设置，且部分贯穿所述腔体壁与所述电极相对的部分，使得所述电极靠近所述第一导电层的一侧及靠近所述腔体壁的一侧均部分裸露；所述第一绝缘层靠近所述电极的部分设置有阻挡部，用于限制所述导通孔的深度。
2.如权利要求1所述的电路板，其特征在于，所述导通孔内填充有导电材料，用于将所述电极与所述第一导电层电连接。
3.如权利要求1所述的电路板，其特征在于，所述导通孔横截面的几何中心位于所述电极与所述腔体壁的交界上或者位于所述电极与所述腔体壁之间。
4.如权利要求1所述的电路板，其特征在于，所述主体基板还包括多个导电层及多个绝缘层，所述多个导电层及所述多个绝缘层依次层叠设置，使得相邻两个所述导电层被所述绝缘层间隔开。
5.如权利要求4所述的电路板，其特征在于，所述多个导电层上均设置有电路走线，所述电路走线相较于所述绝缘层远离所述容纳腔。
6.如权利要求4所述的电路板，其特征在于，所述导通孔为激光蚀刻而成的通孔，所述阻挡部的材料的熔点高于所述导电层及所述绝缘层的熔点，用于阻挡所述激光。
7.一种电路板制造方法，其特征在于，包括：
提供母板，所述母板至少包括第一绝缘层，所述第一绝缘层上设置有阻挡部；
在所述母板上开设容纳腔，所述容纳腔贯穿所述第一绝缘层；
在所述容纳腔中放置电容元件，所述电容元件包括相对设置的两个电极，使得所述两个电极均与所述容纳腔的腔体壁相邻；
设置第一导电层，所述第一导电层覆盖所述容纳腔；
在所述母板上开设贯穿所述第一导电层的多个导通孔，每一所述导通孔对应一个所述电极设置，且部分贯穿所述腔体壁与所述电极相对的部分，使得所述电极靠近所述第一导电层的一侧及靠近所述腔体壁的一侧均部分裸露，且所述阻挡部经由所述导通孔裸露。
8.如权利要求7所述的电路板制造方法，其特征在于，所述提供母板的步骤包括：设置多个导电层及多个绝缘层，所述多个导电层及所述多个绝缘层依次层叠设置，使得相邻两个所述导电层被所述绝缘层间隔开。
9.如权利要求7所述的电路板制造方法，其特征在于，在所述母板上开设多个导通孔的步骤包括：在开设所述导通孔时，对准所述电极与所述腔体壁的交界，使得所述导通孔横截面的几何中心位于所述电极与所述腔体壁的交界上。
10.如权利要求7所述的电路板制造方法，其特征在于，在所述母板上开设多个导通孔的步骤包括：使用激光蚀刻，贯穿所述第一导电层，直至所述激光被所述阻挡部阻挡。
11.如权利要求7所述的电路板制造方法，其特征在于，在所述母板上开设贯穿所述第一导电层的多个导通孔的步骤之后，还包括：在所述导通孔中填充导电材料，使所述第一导电层与所述电极经由所述导电材料导通。
CN202211177202.4A 2022-09-26 2022-09-26 电路板及电路板制造方法 Pending CN117812818A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211177202.4A CN117812818A (zh) 2022-09-26 2022-09-26 电路板及电路板制造方法
US18/070,344 US20240107666A1 (en) 2022-09-26 2022-11-28 Circuit board having embedded electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211177202.4A CN117812818A (zh) 2022-09-26 2022-09-26 电路板及电路板制造方法

Publications (1)

Publication Number Publication Date
CN117812818A true CN117812818A (zh) 2024-04-02

Family

ID=90359087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211177202.4A Pending CN117812818A (zh) 2022-09-26 2022-09-26 电路板及电路板制造方法

Country Status (2)

Country Link
US (1) US20240107666A1 (zh)
CN (1) CN117812818A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
TWI725538B (zh) * 2019-09-04 2021-04-21 台燿科技股份有限公司 金屬箔積層板、印刷電路板、及金屬箔積層板之製法

Also Published As

Publication number Publication date
US20240107666A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
US6555756B2 (en) Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
TW201351514A (zh) 具有內建加強層之凹穴基板之製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN102789991A (zh) 封装结构及其制作方法
KR20060044913A (ko) 프린트 배선판 및 그 제조 방법
US10187971B2 (en) Wiring board and method of manufacturing wiring board
US6441486B1 (en) BGA substrate via structure
US20160105967A1 (en) Embedded board and method of manufacturing the same
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
CN103797902A (zh) 多层布线基板
TW201536130A (zh) 內建零件的配線基板及其製造方法
CN117812818A (zh) 电路板及电路板制造方法
WO2024060639A1 (zh) 一种封装体及其制备方法
TWI846065B (zh) 電路板及電路板製造方法
KR101462725B1 (ko) 기판 내장용 수동소자 및 수동소자 내장 기판
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP6032070B2 (ja) 半導体装置、半導体装置の製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
CN218039166U (zh) 封装结构
CN114521055B (zh) 内埋式电路板及其制造方法
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JP4550239B2 (ja) 半導体モジュールの製造方法
CN115551191A (zh) 一种转接板及其制作方法、电路板组件
CN115334750A (zh) 半孔板连接结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination