[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010027899A - 積層セラミック電子部品およびその製造方法 - Google Patents

積層セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2010027899A
JP2010027899A JP2008188398A JP2008188398A JP2010027899A JP 2010027899 A JP2010027899 A JP 2010027899A JP 2008188398 A JP2008188398 A JP 2008188398A JP 2008188398 A JP2008188398 A JP 2008188398A JP 2010027899 A JP2010027899 A JP 2010027899A
Authority
JP
Japan
Prior art keywords
conductor
opening
via conductor
multilayer ceramic
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008188398A
Other languages
English (en)
Other versions
JP4687757B2 (ja
Inventor
Hidetaka Fukutome
英高 福留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008188398A priority Critical patent/JP4687757B2/ja
Priority to US12/504,831 priority patent/US8174815B2/en
Publication of JP2010027899A publication Critical patent/JP2010027899A/ja
Application granted granted Critical
Publication of JP4687757B2 publication Critical patent/JP4687757B2/ja
Priority to US13/437,971 priority patent/US9236184B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】導電性ペーストを印刷して内部導体を形成するとき、内部導体に形成される開口部における、印刷手段の印刷方向の開始側に印刷にじみが発生することがあり、これが、内部導体とその開口部を通過する異電位のビア導体との間での不所望な接触を招き、ショート不良を引き起こすおそれがある。
【解決手段】ビア導体３７の中心が、内部導体３２の開口部３４の中心に対して、導電性ペースト３８の印刷方向３９での始端側から終端側に向かう方向にずれるように、内部導体３２を印刷する。これによって、開口部３４における、印刷方向３９の開始側に印刷にじみ４０が発生しても、内部導体３２とビア導体３７とが接触して、ショートするおそれを低減することができる。
【選択図】図５

Description

この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、セラミック素体の内部に内部導体およびビア導体が設けられている積層セラミック電子部品およびその製造方法に関するものである。
電源回路においては、電源ラインやグランドに存在するインピーダンスによって、電源ラインの電圧変動が大きくなると、駆動する回路の動作が不安定になったり、電源回路を経由して回路間の干渉が起こったり、発振を起こしたりする。そこで、通常、電源ラインとグランドの間には、デカップリングコンデンサが接続されている。デカップリングコンデンサは、電源ラインとグランド間のインピーダンスを低減し、電源電圧の変動や回路間の干渉を抑える役割を果たしている。
さて、近年、携帯電話などの通信機器やパーソナルコンピュータなどの情報処理機器では、大量の情報を処理するために信号の高速化が進んでおり、使用されるＩＣのクロック周波数も高周波化が進んでいる。このため、高調波成分を多く含むノイズが発生しやすくなり、ＩＣ電源回路においては、より強力なデカップリングを施す必要がある。
デカップリング効果を高めるためには、インピーダンス周波数特性の優れたデカップリングコンデンサを用いることが有効であり、このようなデカップリングコンデンサとしては、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサは、ＥＳＬ（等価直列インダクタンス）が小さいため、電解コンデンサに比べて、より広い周波数帯域にわたってノイズ吸収効果に優れている。
また、デカップリング効果を高めるためには、ＩＣの電源ピンのなるべく近くにデカップリングコンデンサを配置することも有効である。ＩＣの電源ピンとデカップリングコンデンサとの距離が短くなれば、その間のラインに寄生するインダクタンスが小さくなり、電源ラインのインピーダンスが小さくなるためである。
図１６ないし図１８は、この発明にとって興味ある従来の積層セラミック電子部品の一例としての積層セラミックコンデンサ１を示すものである。より詳細には、図１６は、積層セラミックコンデンサ１を断面で示す正面図であり、図１７は、図１６の線Ａ−Ａに沿う断面で示す平面図であり、図１８は、図１６の線Ｂ−Ｂに沿う断面で示す平面図である。
この積層セラミックコンデンサ１は、複数のセラミック層２が積層されてなるセラミック素体３を有する。セラミック素体３の内部には、セラミック層２間の界面に沿って延びるように内部導体４および５が配置されている。第１の内部導体４と第２の内部導体５とは、特定のセラミック層２を介して互いに対向するように複数組設けられている。
セラミック素体３の一方主面上には、第１の外部端子電極６および第２の外部端子電極７がマトリクス状に交互に配列されて形成され、同様に、セラミック素体３の他方主面上にも、第１の外部端子電極６および第２の外部端子電極７がマトリクス状に交互に配列されて形成されている。
セラミック素体３の内部において、セラミック層２の積層方向に延びるようにして、第１のビア導体８および第２のビア導体９が形成されている。第１のビア導体８は、第１の内部導体４および第１の外部端子電極６と電気的に接続され、第２の内部導体５とは電気的に隔離されている。第２のビア導体９は、第２の内部導体５および第２の外部端子電極７と電気的に接続され、第１の内部導体４とは電気的に隔離されている。
この積層セラミックコンデンサ１においては、電位の互いに異なる第１および第２のビア導体８および９が交互に配置されることにより、第１および第２のビア導体８および９のまわりにそれぞれ発生する磁界が相殺されるため、ＥＳＬが低減される。また、端子となる外部端子電極６および７がセラミック素体３の上下面に形成されているため、ＩＣ（図示せず。）の下方に実装しやすく、ＩＣとの距離を近づけることが可能である。
ところで、この積層セラミックコンデンサ１においては、前述したように、ビア導体８および９のうち、内部導体４および５の各々とは異電位のものについては、これと電気的に隔離されている。そのため、第１の内部導体４には、これとは異電位の第２のビア導体９を通過させるための開口部１０が形成され、他方、第２の内部導体５には、これとは異電位の第１のビア導体８を通過させるための開口部１１が形成されている。そして、第１および第２のビア導体８および９は、それぞれ、開口部１１および１０の各中心を通るように配置されている。
また、内部導体４および５は、セラミック層２となるべきセラミックグリーンシート上に、スクリーン印刷などの印刷手段で導電性ペーストを印刷することにより形成されている。ところが、図１９に示すように、導電性ペースト１２を印刷する際、内部導体４および５の各々の開口部１０および１１における、印刷手段の印刷方向１３の開始側に印刷にじみ１４が発生することがある。そして、印刷にじみ１４が大きくなった場合、内部導体４および５と異電位のビア導体９および８とが接触してしまい、ショートするおそれがある。
なお、印刷にじみが生じ得る印刷方法として、上述の説明では、スクリーン印刷法を例示したが、導電性ペーストを用いた印刷方法であれば、たとえばグラビア印刷法など、他の印刷方法であっても、同様の問題に遭遇し得る。
特開２００１-２０３１２５号公報
そこで、この発明の目的は、上述したような問題を解決し得る積層セラミック電子部品およびその製造方法を提供しようとすることである。
この発明は、複数のセラミック層が積層されてなるセラミック素体と、セラミック素体の内部において、セラミック層間の界面に沿って延びるように配置される内部導体と、セラミック素体の内部において、セラミック層の積層方向に沿って延びるように配置されるビア導体とを備え、上記内部導体は、上記ビア導体を通過させる開口部を有し、当該開口部によって、内部導体とビア導体とは互いに電気的に隔離されている、積層セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、ビア導体の中心が、開口部の中心に対して、所定方向にずれて位置されていることを特徴としている。
この発明に係る積層セラミック電子部品において、好ましくは、内部導体は、互いに異なるセラミック層間の界面に沿ってそれぞれ配置される、少なくとも１組の第１および第２の内部導体を含み、ビア導体は、第１の内部導体と電気的に接続されるが、開口部によって第２の内部導体から電気的に隔離される、第１のビア導体と、第２の内部導体と電気的に接続されるが、開口部によって第１の内部導体から電気的に隔離される、第２のビア導体とを含む。そして、積層セラミック電子部品は、セラミック素体の外表面上に形成され、特定のビア導体と電気的に接続される外部端子電極をさらに備える。
また、この発明に係る積層セラミック電子部品において、開口部は長径および短径を有する幾何学的形態を有し、開口部の中心に対してビア導体の中心がずれる方向と長径の方向とが互いに平行であることが好ましい。
この発明は、また、上述のような構造を有する積層セラミック電子部品の製造方法にも向けられる。
この発明に係る積層セラミック電子部品の製造方法は、複数のセラミックグリーンシートを用意する工程と、特定のセラミックグリーンシート上に、開口部を有する内部導体を導電性ペーストの印刷によって形成する工程と、特定のセラミックグリーンシートを厚み方向に貫通するように、内部導体パターンの開口部に対応する位置にビア導体を形成する工程とを備える。そして、前述した技術的課題を解決するため、内部導体を形成する工程において、ビア導体の中心が、開口部の中心に対して、導電性ペーストの印刷方向での始端側から終端側に向かう方向にずれて位置されるように、内部導体が形成されることを特徴としている。
この発明によれば、ビア導体の中心が、内部導体の開口部の中心に対して、導電性ペーストの印刷方向での始端側から終端側に向かう方向にずれて位置されるので、導電性ペーストを印刷する際、開口部における、印刷方向の開始側に印刷にじみが発生しても、内部導体とビア導体とが接触して、ショートするおそれを低減することができる。
図１ないし図６は、この発明の第１の実施形態を説明するためのもので、積層セラミック電子部品の一例としての積層セラミックコンデンサ２１を示している。ここで、図１は、積層セラミックコンデンサ２１を断面で示す正面図であり、図２は、積層セラミックコンデンサ２１の外観を示す平面図であり、図３は、積層セラミックコンデンサ２１を図１の線Ａ−Ａに沿う断面で示す平面図であり、図４は、積層セラミックコンデンサ２１を図１の線Ｂ−Ｂに沿う断面で示す平面図である。
積層セラミックコンデンサ２１は、複数のセラミック層２２が積層されてなるもので、互いに対向する第１の主面２３および第２の主面２４と、それらを接続する第１ないし第４の側面２５〜２８とを有するセラミック素体２９を備える。第１の側面２５および第２の側面２６は互いに対向し、第３の側面２７および第４の側面２８は互いに対向している。
第１の主面２３上には、複数の第１の外部端子電極３０および複数の第２の外部端子電極３１がマトリクス状に交互配置され、第２の主面２４上においても、同様に配置されている。
セラミック素体２９の内部には、セラミック層２２間の界面に沿って延びるように第１および第２の内部導体３２および３３が配置されている。第１の内部導体３２と第２の内部導体３３とは、特定のセラミック層２２を介して互いに対向して静電容量を形成するように複数組設けられている。第１の内部導体３２は複数の第１の開口部３４を有し、第２の内部導体３３は複数の第２の開口部３５を有している。
セラミック素体２９の内部には、また、セラミック層２２の積層方向に沿って延びるようにして、第１および第２のビア導体３６および３７が配置されている。第１および第２のビア導体３６および３７はマトリクス状に交互配置される。隣接した第１および第２のビア導体３６および３７の間では、そこに流れる電流の方向が互いに逆向きとなるため、ビア導体３６および３７の各周囲に発生する磁界の向きも逆向きとなり、それぞれの磁界が互いに打ち消し合う。このため、この積層セラミックコンデンサ２１では、ＥＳＬを低く抑えることができる。
第１のビア導体３６は、第１の内部導体３２と電気的に接続されるが、第２の開口部３５を通過することにより、第２の内部導体３３からは電気的に隔離されている。第２のビア導体３７は、第２の内部導体３３と電気的に接続されるが、第１の開口部３４を通過することにより、第１の内部導体３２からは電気的に隔離されている。
第１の開口部３４の中心に対して、その内部を通過する第２のビア導体３７の中心は所定方向にずれて形成され、同様に、第２の開口部３５の中心に対して、その内部を通過する第１のビア導体３６の中心は所定方向にずれて形成されている。また、第１および第２の開口部３４および３５はたとえば長円形状をなしている。このように、開口部３４および３５が長径および短径を有する幾何学的形態を有している場合、開口部３４および３５の各々の中心に対してビア導体３６および３７の各々の中心がずれる方向と長径方向とが平行になっていることが好ましい。
図５は、第１の開口部３４を拡大して示した図である。開口部３４の長径の長さをＬ、第２のビア導体３７の中心と開口部３４の中心との距離をＤとしたとき、Ｌ／Ｄの値は１４以下であることが好ましい。また、ずらしたビア導体３７と内部導体３２とが接触しないように、ビア導体３７の直径をＲとしたとき、（Ｒ／２＋Ｄ）＜Ｌ／２となるように設定される。
図示および説明は省略するが、第２の開口部３５と第１のビア導体３６とについても同様の関係に選ばれる。また、以下においても、第１の開口部３４と第２のビア導体３７とについて図示および説明をし、第２の開口部３５と第１のビア導体３６とについては図示および説明を省略する。
図６は、この発明による効果を示す模式図である。スクリーン印刷などの印刷手段で導電性ペースト３８を印刷することにより内部電極３２を印刷したとき、印刷方向３９の開始側に、図６に示すように、仮に、内部導体３２に印刷にじみ４０が生じ、予定されていた開口部３４の領域に印刷にじみ４０が侵入した状態で、内部導体３２が形成されたとしても、ビア導体３７が反対方向に退避されるように位置されているため、内部導体３２とビア導体３７との接触を生じさせにくくすることができる。なお、このような印刷にじみ４０が生じた場合であっても、この発明に言う「開口部の中心」とは、予定されていた（印刷にじみがなかった場合の）開口部の中心を指すものとする。
図７ないし図１０は、図５に対応する図であって、開口部３４の形状についての変形例を示している。図７ないし図１０において、図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
開口部３４の形状は、図７ないし図１０にそれぞれ示すように、種々の変形が可能である。開口部３４は、図７では真円、図８では長方形、図９では正方形、図１０では長手の八角形となっている。なお、たとえば長円のように、長径および短径を有する幾何学的形態の場合、長径方向でビア導体３７を退避させるために確保した開口部３４におけるマージンにより、内部導体３２の面積が減少するが、短径方向でその分を補うことが可能となるため、容量を維持したい場合には、長径および短径を有する幾何学的形態の方が有利である。
再び図１ないし図４を参照して、セラミック層２２を構成する材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。セラミック層２２の焼成後の厚みは、０．１〜１０μｍであることが好ましい。
内部導体３２および３３やビア導体３６および３７は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄおよびＡｕからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。内部導体３２および３３とビア導体３６および３７とは互いに同じ金属からなることが好ましい。内部導体３２および３３の焼成後の厚みは、０．１〜２．０μｍであることが好ましい。ビア導体３６および３７の焼成後の直径は、５０〜１５０μｍであることが好ましい。内部導体３２および３３やビア導体３６および３７には、セラミック層２２を構成するセラミックと同種のセラミックが添加されていてもよい。
外部端子電極３０および３１は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄおよびＡｕからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。外部端子電極３０および３１は、下地層とその上のめっき層とを有する積層構造で構成され得る。めっき層は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。積層セラミックコンデンサ２１がはんだ実装される場合には、下地層の上にＮｉめっき層およびＳｎめっき層をこの順に形成することが好ましい。導電性接着剤による実装やワイヤボンディングが適用される場合には、最外層にＡｕめっき層を形成することが好ましい。樹脂基板に埋め込んで実装する場合には、最外層にＣｕめっき層を形成することが好ましい。外部端子電極３０および３１の厚みは、２０〜６０μｍであることが好ましい。また、めっき層１層あたりの厚みは、１〜１５μmであることが好ましい。
以下、積層セラミックコンデンサ２１の製造方法の一例について説明する。
（１）セラミックグリーンシート、内部導体用導電性ペースト、ビア導体用導電性ペースト、および外部端子電極用導電性ペーストをそれぞれ準備する。セラミックグリーンシートや導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
（２）セラミックグリーンシート上に、たとえば、スクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、開口部を有する内部導体パターンを形成する。このときの印刷方向を考慮して、後述するビアホールの形成位置を設定する。
（３）セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。
（４）レーザーやＮＣパンチなどの手段により、マザー積層体を積層方向に貫通するビアホールを、所定位置に所定本数形成する。このとき、ビアホールの中心が、内部導体パターンの開口部の中心からずれるようにして位置決めを行なう。
（５）スクリーン印刷などの手段により、ビアホール内部にビア導体用導電性ペーストを充填する。ビアホール以外に導電性ペーストが付着しないように、マザー積層体の主面上にマスクを被せるのが好ましい。
（６）マザー積層体をカットし、個々の未焼成のセラミック素体を取り出す。
（７）未焼成のセラミック素体を焼成する。焼成温度は、セラミックや電極の材料にもよるが、９００〜１３００℃であることが好ましい。焼成雰囲気は、大気、Ｎ２、水蒸気＋Ｎ２などの雰囲気を使い分けることができる。
（８）焼成後のセラミック素体の両主面上に所定パターンで導電性ペーストを印刷し、外部端子電極パターンを形成する。なお、外部端子電極パターン形成前に、ビア導体の頭出しを行なうため、セラミック素体の両主面を研磨してもよい。
（９）外部端子電極パターンを焼き付けて外部端子電極を形成する。焼付け温度は、７００〜９００℃であることが好ましい。
（１０）必要に応じて、外部端子電極表面にめっきを施す。なお、めっきの前処理として、外部端子電極表面を研磨してもよい。
図１１ないし図１３は、それぞれ、この発明の第２ないし第４の実施形態を説明するための図１に対応する図である。第２ないし第４の実施形態は、外部端子電極の配置に関する変形例を与えるものである。図１１ないし図１３において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図１１に示す第２の実施形態による積層セラミックコンデンサ２１ａでは、第１および第２の外部端子電極３０および３１がいずれも第２の主面２４上にのみ形成されている。
図１２に示す第３の実施形態による積層セラミックコンデンサ２１ｂでは、第１の主面２３上に第１の外部端子電極３０のみが、第２の主面２４上に第２の外部端子電極３１のみが形成されている。
図１３に示す第４の実施形態による積層セラミックコンデンサ２１ｃでは、第１の主面２３上に第１および第２の外部端子電極３０および３１の双方が、第２の主面２４上に第２の外部端子電極３１のみが形成されている。
図１４は、たとえば第１の実施形態による積層セラミックコンデンサ２１を用いて構成された回路基板５１を図解的に断面図で示している。
図１４に示すように、回路基板５１は、複数の積層された絶縁層５２をもって構成された基板本体５３と、基板本体５３の上方主面上および下方主面上にそれぞれ形成されたランド電極５４および５５と、基板本体５３の内部に形成された配線導体５６とを備えている。図１４では、基板本体５３を構成する複数の積層された絶縁層５２間の界面は図示されないが、配線導体５６は、絶縁層５２間の界面に沿って延びるように形成される面内導体５７と絶縁層５２を厚み方向に貫通するように形成されるビア導体５８とがある。上述の絶縁層５２は、たとえば樹脂から構成される。
基板本体５３の内部には、積層セラミックコンデンサ２１が実装されている。
積層セラミックコンデンサ２１を基板本体５３の内部に埋め込む際には、たとえば、リジッドな樹脂基板５９（図１４における点線より下側）上に積層セラミックコンデンサ２１を実装し、積層セラミックコンデンサ２１の上から、未硬化の熱硬化性樹脂を含むプリプレグシート６０（図１４における点線より上側）を被せてプレスすることにより、プリプレグシート６０中に積層セラミックコンデンサ２１を埋め込み、その後、プリプレグシート６０を熱硬化させるといった方法を採用することができる。
ランド電極５４および５５は、たとえば、Ｃｕなどの金属箔をエッチングすることにより形成される。ビア導体５８の直上にＡｕバンプや導電性樹脂のバンプを形成して、これをランド電極５４および５５としてもよい。
面内導体５７は、たとえば、Ｃｕなどの金属箔をエッチングすることにより形成される。
ビア導体５８は、たとえば、Ｃｕなどの金属粉末およびエポキシ樹脂などの熱硬化性樹脂を含む導電性樹脂を、ビアホールに充填することにより形成される。めっきによりビアホール内部に金属を充填する、いわゆるビアフィリングにより形成してもよい。
積層セラミックコンデンサ２１と基板本体５３の上方主面上のランド電極５４とをビア導体５８でつなぐ際には、積層セラミックコンデンサ２１を埋め込んだ後、レーザーにより基板本体５３の上方主面からビアホールを形成し、ビアフィリングによりビア導体５８を形成し、その後、ランド電極５４を形成するようにしてもよい。
図１４に示した回路基板５１には、図１５に示すように、ＭＰＵ６１が実装されることにより、回路モジュール６２が得られる。
以上、この発明を積層セラミックコンデンサに関連して説明したが、この発明は、積層セラミックコンデンサに限らず、ビア導体が内部導体の開口部を通過するような構成を有する積層セラミック電子部品であれば、たとえば、積層インダクタやＬＣ複合部品などにも適用することができる。
また、図示したビア導体は断面円形であったが、この発明が適用され得る範囲は、ビア導体の断面形状に影響されるものではない。
この発明の第１の実施形態による積層セラミック電子部品の一例としての積層セラミックコンデンサ２１を断面で示す正面図である。 図１に示した積層セラミックコンデンサ２１の外観を示す平面図である。 図１に示した積層セラミックコンデンサ２１を図１の線Ａ−Ａに沿う断面で示す平面図である。 図１に示した積層セラミックコンデンサ２１を図１の線Ｂ−Ｂに沿う断面で示す平面図である。 図３に示す第１の内部導体３２の一部であって、第１の開口部３４が形成された部分を拡大して示した図である。 図５に対応する図であって、印刷にじみ４０が生じた場合を示している。 図５に対応する図であって、第１の開口部３４の形状についての第１の変形例を示している。 図５に対応する図であって、第１の開口部３４の形状についての第２の変形例を示している。 図５に対応する図であって、第１の開口部３４の形状についての第３の変形例を示している。 図５に対応する図であって、第１の開口部３４の形状についての第４の変形例を示している。 この発明の第２の実施形態による積層セラミックコンデンサ２１ａを示す、図１に対応する図である。 この発明の第３の実施形態による積層セラミックコンデンサ２１ｂを示す、図１に対応する図である。 この発明の第４の実施形態による積層セラミックコンデンサ２１ｃを示す、図１に対応する図である。 第１の実施形態による積層セラミックコンデンサ２１を用いて構成された回路基板５１を図解的に示す断面図である。 図１４に示した回路基板５１にＭＰＵ６１を実装することにより得られた回路モジュール６２を図解的に示す断面図である。 この発明にとって興味ある従来の積層セラミック電子部品の一例としての積層セラミックコンデンサ１を断面で示す正面図である。 図１６に示した積層セラミックコンデンサ１を図１６の線Ａ−Ａに沿う断面で示す平面図である。 図１６に示した積層セラミックコンデンサ１を図１６の線Ｂ−Ｂに沿う断面で示す平面図である。 この発明が解決しようとする課題を説明するためのもので、導電性ペースト１２を印刷する際、内部導体４および５の各々の開口部１０および１１に印刷にじみ１４が発生した状態を拡大して示す図である。
符号の説明
２１，２１ａ，２１ｂ，２１ｃ 積層セラミックコンデンサ
２２ セラミック層
２９ セラミック素体
３０，３１ 外部端子電極
３２，３３ 内部導体
３４，３５ 開口部
３６，３７ ビア導体
３８ 導電性ペースト
３９ 印刷方向
４０ 印刷にじみ

Claims (4)

  1. 複数のセラミック層が積層されてなるセラミック素体と、
    前記セラミック素体の内部において、前記セラミック層間の界面に沿って延びるように配置される内部導体と、
    前記セラミック素体の内部において、前記セラミック層の積層方向に沿って延びるように配置されるビア導体と
    を備え、
    前記内部導体は、前記ビア導体を通過させる開口部を有し、当該開口部によって、前記内部導体と前記ビア導体とは互いに電気的に隔離され、
    前記ビア導体の中心は、前記開口部の中心に対して、所定方向にずれて位置されている、積層セラミック電子部品。
  2. 前記内部導体は、互いに異なる前記セラミック層間の界面に沿ってそれぞれ配置される、少なくとも１組の第１および第２の内部導体を含み、
    前記ビア導体は、前記第１の内部導体と電気的に接続されるが、前記開口部によって第２の前記内部導体から電気的に隔離される、第１のビア導体と、前記第２の内部導体と電気的に接続されるが、前記開口部によって第１の前記内部導体から電気的に隔離される、第２のビア導体とを含み、
    前記セラミック素体の外表面上に形成され、特定の前記ビア導体と電気的に接続される外部端子電極をさらに備える、請求項１に記載の積層セラミック電子部品。
  3. 前記開口部は長径および短径を有する幾何学的形態を有し、前記開口部の中心に対して前記ビア導体の中心がずれる方向と前記長径の方向とが互いに平行である、請求項１または２に記載の積層セラミック電子部品。
  4. 複数のセラミックグリーンシートを用意する工程と、
    特定の前記セラミックグリーンシート上に、開口部を有する内部導体を導電性ペーストの印刷によって形成する工程と、
    特定の前記セラミックグリーンシートを厚み方向に貫通するように、前記内部導体パターンの前記開口部に対応する位置にビア導体を形成する工程と
    を備え、
    前記内部導体を形成する工程において、前記ビア導体の中心が、前記開口部の中心に対して、前記導電性ペーストの印刷方向での始端側から終端側に向かう方向にずれて位置されるように、前記内部導体が形成される、積層セラミック電子部品の製造方法。
JP2008188398A 2008-07-22 2008-07-22 積層セラミック電子部品の製造方法 Active JP4687757B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008188398A JP4687757B2 (ja) 2008-07-22 2008-07-22 積層セラミック電子部品の製造方法
US12/504,831 US8174815B2 (en) 2008-07-22 2009-07-17 Monolithic ceramic electronic component and method for manufacturing the same
US13/437,971 US9236184B2 (en) 2008-07-22 2012-04-03 Monolithic ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008188398A JP4687757B2 (ja) 2008-07-22 2008-07-22 積層セラミック電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010161266A Division JP5007763B2 (ja) 2010-07-16 2010-07-16 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2010027899A true JP2010027899A (ja) 2010-02-04
JP4687757B2 JP4687757B2 (ja) 2011-05-25

Family

ID=41568448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008188398A Active JP4687757B2 (ja) 2008-07-22 2008-07-22 積層セラミック電子部品の製造方法

Country Status (2)

Country Link
US (2) US8174815B2 (ja)
JP (1) JP4687757B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028502A (ja) * 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板
JP2014143290A (ja) * 2013-01-24 2014-08-07 Murata Mfg Co Ltd セラミック積層部品
JP2021158294A (ja) * 2020-03-30 2021-10-07 ブラザー工業株式会社 圧電アクチュエータ、及び、その製造方法
WO2023032774A1 (ja) * 2021-08-31 2023-03-09 株式会社村田製作所 複合電子部品
JP7533162B2 (ja) 2020-11-27 2024-08-14 ブラザー工業株式会社 圧電アクチュエータ、及び、圧電アクチュエータと流路ユニットとを備えた液体吐出ヘッドの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101696887B1 (ko) * 2010-07-29 2017-01-17 삼성전자주식회사 무선 통신 장치를 위한 유에스비 연결장치
DE102013104621A1 (de) * 2013-05-06 2014-11-06 Epcos Ag Elektronisches Bauelement und Verfahren zu dessen Passivierung
KR102449358B1 (ko) * 2017-08-31 2022-09-30 삼성전기주식회사 커패시터 부품
JP2021048261A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 積層コンデンサおよび積層コンデンサ群

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745470A (ja) * 1993-07-29 1995-02-14 Fuji Elelctrochem Co Ltd セラミックス積層体のビア形成方法
JP2001203125A (ja) * 2000-01-18 2001-07-27 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2003059755A (ja) * 2001-08-09 2003-02-28 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2003160467A (ja) * 2001-11-28 2003-06-03 L'oreal Sa 少なくとも一のｎ−ビニルイミダゾールポリマー又はコポリマーによって安定化された少なくとも一の酸化感受性親水性活性剤を含む組成物の美容及び／又は皮膚科における使用
JP2003173926A (ja) * 2001-12-05 2003-06-20 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2003318058A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層コンデンサ
JP2007081166A (ja) * 2005-09-14 2007-03-29 Ngk Spark Plug Co Ltd 配線基板内蔵用コンデンサ及び配線基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0917165B1 (en) * 1997-11-14 2007-04-11 Murata Manufacturing Co., Ltd. Multilayer capacitor
JPH11204372A (ja) 1997-11-14 1999-07-30 Murata Mfg Co Ltd 積層コンデンサ
JP2002531939A (ja) * 1998-12-03 2002-09-24 エヌイーシートーキン株式会社 過電流を遮断するためのフィルム電極を有する積層型電子装置
JP2000177151A (ja) 1998-12-18 2000-06-27 Seiko Epson Corp 画像印刷方法およびその装置
JP3489729B2 (ja) 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP3853163B2 (ja) * 2001-02-20 2006-12-06 松下電器産業株式会社 強誘電体メモリ装置及びその製造方法
JP2002260959A (ja) * 2001-03-01 2002-09-13 Nec Corp 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
CN1459811A (zh) * 2002-05-22 2003-12-03 松下电器产业株式会社 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
JP2004140350A (ja) 2002-09-27 2004-05-13 Kyocera Corp コンデンサ、配線基板、デカップリング回路及び高周波回路
JP2006222441A (ja) 2002-09-27 2006-08-24 Kyocera Corp コンデンサ、配線基板、デカップリング回路及び高周波回路
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
JP4458812B2 (ja) 2002-10-30 2010-04-28 京セラ株式会社 コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
JP2006191147A (ja) 2002-10-30 2006-07-20 Kyocera Corp コンデンサ、及び配線基板
JP2004266074A (ja) * 2003-02-28 2004-09-24 Olympus Corp 配線基板
JP2005033004A (ja) 2003-07-14 2005-02-03 Ngk Spark Plug Co Ltd 積層セラミックコンデンサ
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
JP4565964B2 (ja) 2004-10-27 2010-10-20 京セラ株式会社 コンデンサ、半導体装置、デカップリング回路及び高周波回路
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745470A (ja) * 1993-07-29 1995-02-14 Fuji Elelctrochem Co Ltd セラミックス積層体のビア形成方法
JP2001203125A (ja) * 2000-01-18 2001-07-27 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2003059755A (ja) * 2001-08-09 2003-02-28 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2003160467A (ja) * 2001-11-28 2003-06-03 L'oreal Sa 少なくとも一のｎ−ビニルイミダゾールポリマー又はコポリマーによって安定化された少なくとも一の酸化感受性親水性活性剤を含む組成物の美容及び／又は皮膚科における使用
JP2003173926A (ja) * 2001-12-05 2003-06-20 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2003318058A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層コンデンサ
JP2007081166A (ja) * 2005-09-14 2007-03-29 Ngk Spark Plug Co Ltd 配線基板内蔵用コンデンサ及び配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028502A (ja) * 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板
JP2014143290A (ja) * 2013-01-24 2014-08-07 Murata Mfg Co Ltd セラミック積層部品
US9236845B2 (en) 2013-01-24 2016-01-12 Murata Manufacturing Co., Ltd. Ceramic multilayer component
JP2021158294A (ja) * 2020-03-30 2021-10-07 ブラザー工業株式会社 圧電アクチュエータ、及び、その製造方法
US12052923B2 (en) 2020-03-30 2024-07-30 Brother Kogyo Kabushiki Kaisha Piezoelectric actuator and method of manufacturing piezoelectric actuator
JP7571386B2 (ja) 2020-03-30 2024-10-23 ブラザー工業株式会社 圧電アクチュエータ、及び、その製造方法
JP7533162B2 (ja) 2020-11-27 2024-08-14 ブラザー工業株式会社 圧電アクチュエータ、及び、圧電アクチュエータと流路ユニットとを備えた液体吐出ヘッドの製造方法
WO2023032774A1 (ja) * 2021-08-31 2023-03-09 株式会社村田製作所 複合電子部品

Also Published As

Publication number Publication date
US20130091701A1 (en) 2013-04-18
JP4687757B2 (ja) 2011-05-25
US8174815B2 (en) 2012-05-08
US20100020465A1 (en) 2010-01-28
US9236184B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP4687757B2 (ja) 積層セラミック電子部品の製造方法
JP4760789B2 (ja) 積層コンデンサ、回路基板及び回路モジュール
JP5404312B2 (ja) 電子装置
JP4844487B2 (ja) 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
US20160268038A1 (en) Coil electronic component and method of manufacturing the same
JP4525773B2 (ja) 積層セラミックコンデンサ
US7616427B2 (en) Monolithic ceramic capacitor
KR102642913B1 (ko) 적층 전자부품 및 그 제조방법
KR101740816B1 (ko) 칩 인덕터
JPWO2012002133A1 (ja) 積層型セラミック電子部品およびその製造方法
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
JP2019186524A (ja) インダクタ及びその製造方法
JP5007763B2 (ja) 積層セラミックコンデンサ
KR101477426B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP4330850B2 (ja) 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置
JP4558257B2 (ja) 固体電解コンデンサ
KR20160100017A (ko) 인덕터 부품의 제조방법
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板
KR102064104B1 (ko) 적층형 전자부품 어레이 및 그 제조방법
JP2005203623A (ja) コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
JP6610072B2 (ja) 積層コンデンサ、及び、配線基板
JP2006191147A (ja) コンデンサ、及び配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Ref document number: 4687757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3