JP2008092640A - ３相整流装置 - Google Patents

Abstract

【課題】電源高調波を低減し電源力率を1にする。
【解決手段】ダイオードD1〜D12とスイッチング素子Q1〜Q6を有し3相交流リアクトルLa〜Lcの交流を整流し平滑コンデンサC1,C2に出力する3相整流回路2、3相交流電源の電圧に基づき位相演算器33で演算した電源電圧位相に基づき3相交流電源の第1座標系の電流を第2座標系の電流に変換する座標変換器34、平滑コンデンサ電圧と基準電圧値に基づきPI制御器38で生成した有効分電流指令値及び所定の無効分電流指令値と第2座標系の電流とに基づき第2座標系の電圧指令値を生成するPI制御器40,36、電源電圧位相に基づき第2座標系の電圧指令値を座標変換器41で変換した第1座標系の電圧指令値と平滑コンデンサ電圧に基づき選択される電圧ベクトル及び各スイッチング素子のスイッチング回数が最も少なくなる順序となるスイッチングパターンを演算し各スイッチング素子への指令信号を生成する空間電圧ベクトル変調演算部42を備える。
【選択図】図１

Description

本発明は、３相交流を直流電力に変換する３相整流装置に関する。

図１２は従来の３相整流装置の回路構成図である。図１２に示す３相整流装置は、ＶＩＥＮＮＡ整流器と呼ばれる３レベルコンバータである。この３レベルコンバータは、３相交流電源Ｖａ，Ｖｂ，Ｖｃに３相交流リアクトルＬａ，Ｌｂ，Ｌｃが直列に接続され、各相にダイオードを２個直列接続した全波整流回路に、２個直列に接続したダイオードの中点にスイッチング素子を接続し、そのスイッチング素子がオンすると、２直列接続された平滑用コンデンサＣ１，Ｃ２の中点とつながる構成となっている。

この回路を詳しく説明すると、３相交流電源Ｖａ，Ｖｂ，Ｖｃに、これらに対応して３相交流リアクトルＬａ，Ｌｂ，Ｌｃが直列に接続されている。３相交流リアクトルＬａ，Ｌｂ，Ｌｃには、１２個のダイオードＤ１〜Ｄ１２と６個のＩＧＢＴからなるスイッチング素子Ｑ１〜Ｑ６で構成された３レベルコンバータ部２が接続されている。

３レベルコンバータ部２は、１２個のダイオードＤ１〜Ｄ１２の内の４個のダイオードを１組とする３つの組に対応し各々の組が第１乃至第４ダイオードＤ１〜Ｄ４、Ｄ５〜Ｄ８、Ｄ９〜Ｄ１２を同極性で直列に接続してなる３つの直列回路を有する。

また、３レベルコンバータ部２は、ダイオードＤ１とダイオードＤ２との接続点とダイオードＤ３とダイオードＤ４との接続点との間に直列に接続されたスイッチング素子Ｑ１とスイッチング素子Ｑ２とからなる第１スイッチング回路と、ダイオードＤ５とダイオードＤ６との接続点とダイオードＤ７とダイオードＤ８との接続点との間に直列に接続されたスイッチング素子Ｑ３とスイッチング素子Ｑ４とからなる第２スイッチング回路と、ダイオードＤ９とダイオードＤ１０との接続点とダイオードＤ１１とダイオードＤ１２との接続点との間に直列に接続されたスイッチング素子Ｑ５とスイッチング素子Ｑ６とからなる第３スイッチング回路とを有する。

スイッチング素子Ｑ１，Ｑ３，Ｑ５とスイッチング素子Ｑ２，Ｑ４，Ｑ６との接続点とを共通接続した接続点と３つの直列回路の各々の両端の各カソードを共通接続した接続点との間には、平滑コンデンサＣ１が接続されている。スイッチング素子Ｑ１，Ｑ３，Ｑ５とスイッチング素子Ｑ２，Ｑ４，Ｑ６との接続点とを共通接続した接続点と３つの直列回路の各々の両端の各アノードを共通接続した接続点との間には、平滑コンデンサＣ２が接続されている。

ダイオードＤ２とダイオードＤ３との接続点が３相交流リアクトルＬａに接続され、ダイオードＤ６とダイオードＤ７との接続点が３相交流リアクトルＬｂに接続され、ダイオードＤ１０とダイオードＤ１１との接続点が３相交流リアクトルＬｃに接続されている。スイッチング素子Ｑ１〜Ｑ６の各々のゲート端子は、図示しない制御回路に接続され、この制御回路によりスイッチング素子Ｑ１〜Ｑ６のオン／オフが制御されるようになっている。

図１２に示すような３レベルコンバータ回路では、６個のダイオード、６個のスイッチング素子で構成されるフルブリッジコンバータ回路と比べて、半導体素子の耐圧が半分で済むという利点を有している。

一般に、コンバータ回路には、電源高調波規制や電力の利用率向上として、電源高調波を低減させ、電源力率を１にすることが目標とされる。即ち、この３レベルコンバータでは、入力力率を１にし、平滑コンデンサＣ１，Ｃ２の電圧を安定制御することが求められ、さらに負荷変動や入力電圧変動に対しても瞬時に応答できる制御性も併せて求められる。

この課題を解決するために、特許文献１や特許文献２に記載されたコンバータは、電源電圧の半周期に１回、スイッチング素子をオンさせることにより、スイッチング素子のスイッチング損失の低減と電源高調波の低減を図っている。
特開平１０−１７４４４２号公報 特開２０００−２９５８５３号公報

しかしながら、特許文献１や特許文献２に記載されたコンバータでは、電源電圧の半周期にスイッチング素子を１回のみスイッチングさせるため、負荷が予め既知である場合のみ電源高調波が低減される。一方、高周波でスイッチングを行なうＰＷＭ（パルス幅変調）方式では、電源高調波は低減されるが、スイッチング損失の増大を招き、装置の高効率化が達成されていない。

スイッチング素子の損失を減らす方法には、キャリア周波数を低下させる方法があるが、制御性能が低下するいう欠点を有する。

本発明の課題は、ＰＷＭ制御を用いながら、極力、スイッチング損失が増加しないようにスイッチング素子のスイッチングパターンを選択する制御アルゴリズムを持ち、電源高調波の低減及び電源力率を１にすることができる３相整流装置を提供することにある。

上記課題を解決するために、請求項１記載の発明は、３相交流電源に直列に接続された３相交流リアクトルと、複数のダイオードと複数のスイッチング素子を有し、前記３相交流リアクトルからの３相交流を整流して平滑コンデンサに出力する３相整流回路と、前記３相交流電源の電圧に基づき電源電圧位相を演算する位相演算手段と、前記位相演算手段からの前記電源電圧位相に基づき前記３相交流電源の第１座標系の電流を第２座標系の電流に変換する第１座標変換手段と、前記平滑コンデンサの電圧と基準電圧値とに基づき有効分電流指令値を生成する電流制御手段と、前記第１座標変換手段からの前記第２座標系の前記電流と前記有効分電流指令値および所定の無効分電流指令値とに基づき前記第２座標系の電圧指令値を生成する電圧制御手段と、前記位相演算手段からの前記電源電圧位相に基づき前記電圧制御手段からの前記第２座標系の前記電圧指令値を前記第１座標系の電圧指令値に変換する第２座標変換手段と、前記第２座標変換手段からの前記第１座標系の前記電圧指令値と前記平滑コンデンサの電圧とに基づいて選択される電圧ベクトル及び前記各スイッチング素子のスイッチング回数が最も少なくなる順序となるスイッチングパターンを演算し、前記各スイッチング素子への指令信号を生成する空間電圧ベクトル変調手段とを備えることを特徴とする。

請求項２の発明は、請求項１記載の３相整流装置において、前記３相整流回路は、１２個のダイオードの内の４個のダイオードを１組とする３つの組に対応し各々の組が第１乃至第４ダイオードを同極性で直列に接続してなる３つの直列回路と、前記３つの直列回路に対応して設けられ、前記第１ダイオードと前記第２ダイオードとの接続点と前記第３ダイオードと前記第４ダイオードとの接続点との間に直列に接続された第１スイッチング素子と第２スイッチング素子とからなる３つのスイッチング回路と、記第１スイッチング素子と前記第２スイッチング素子との接続点を共通接続した接続点と前記３つの直列回路の各々の両端の各カソードを共通接続した接続点との間に接続された第１平滑コンデンサと、前記第１スイッチング素子と前記第２スイッチング素子との接続点を共通接続した接続点と前記３つの直列回路の各々の両端の各アノードを共通接続した接続点との間に接続された第２平滑コンデンサとを有し、前記第２ダイオードと前記第３ダイオードとの接続点が前記３相交流リアクトルに接続された３レベルコンバータ回路からなることを特徴とする。

請求項３の発明は、請求項１又は請求項２記載の３相整流装置において、前記空間電圧ベクトル変調手段は、前記選択される電圧ベクトルの印加時間を演算することを特徴とする。

本発明によれば、空間電圧ベクトル変調手段が、第２座標変換手段からの第１座標系の電圧指令値と平滑コンデンサの電圧とに基づいて選択される電圧ベクトル及び各スイッチング素子のスイッチング回数が最も少なくなる順序となるスイッチングパターンを演算し、各スイッチング素子への指令信号を生成するので、従来の方式と比較してスイッチング素子のスイッチング回数を低減でき、スイッチング損失が増加せず、電源高調波の低減及び電源力率を１にすることができる。また、制御性能、部品コストや装置のサイズを悪化することなく実現できる。

以下、本発明の３相整流装置の実施の形態を図面を参照しながら詳細に説明する。

図１は本発明の実施の形態の３相整流装置の回路構成図である。図１に示す実施例１の３相整流装置は、図１２に示す３相整流装置の構成に対して、制御回路３の構成が異なるので、この制御回路３の構成のみ説明する。なお、図１に示す構成部分で図１２に示す構成部分と同一部分は、同一符号を付し、その詳細な説明は省略する。

制御回路３は、３相／２相座標変換器３１，３２、位相演算器３３、２相／ｄｑ座標変換器３４、加算器３０，３５，３７，３９、ＰＩ制御器３６，３８，４０、ｄｑ／２相座標変換器４１、空間電圧ベクトル変調演算部４２を有している。

３相／２相座標変換器３１は、３相交流電源１のＵＶＷ３相静止座標系の３相交流電圧ＶＳＡ，ＶＳＢ，ＶＳＣを検出し、検出した３相交流電源１のＵＶＷ３相静止座標系の３相交流電圧ＶＳＡ，ＶＳＢ，ＶＳＣを、αβ直交２軸静止座標系の２相交流電圧ＶＳα，ＶＳβに変換する。

３相／２相座標変換器３２は、３相交流電源１のＵＶＷ３相静止座標系の３相交流電流ＩＡ，ＩＢ，ＩＣを、αβ直交２軸静止座標系の２相交流電流Ｉα，Ｉβに変換する。変流器４ａは３相交流電源１の第１相（Ｕ相）を流れる電流ＩＡを検出し、変流器４ｂは３相交流電源１の第２相（Ｖ相）を流れる電流ＩＢを検出し、３相交流電源１の第３相（Ｗ相）を流れる電流ＩＣを加算器３０により電流−ＩＡと電流−ＩＢとから生成する。

位相演算器３３は、本発明の位相演算手段に対応し、３相／２相座標変換器３１で変換された２相交流電圧ＶＳα，ＶＳβから電源電圧位相θｓを求める。２相／ｄｑ座標変換器３４は、本発明の第１座標変換手段に対応し、位相演算器３３で求められた電源電圧位相θｓに基づいて３相／２相座標変換器３２で変換されたαβ直交２軸静止座標系（本発明の第１座標系に対応）の２相交流電流Ｉα，Ｉβをｄｑ直交２軸回転座標系（本発明の第２座標系に対応）のｄ軸電流Ｉｄ，ｑ軸電流Ｉｑに変換する。

即ち、３相／２相座標変換器３１，３２と位相演算器３３と２相／ｄｑ座標変換器３４とにより、３相交流電流ｌＡ，ＩＢ，ＩＣを無効分電流に対応した電流成分であるｄ軸電流Ｉｄと有効分電流に対応した電流成分であるｑ軸電流Ｉｑに変換する。

加算器３５は、ｄ軸の電流指令値（無効分電流指令値であり０（ゼロ）である）から２相／ｄｑ座標変換器３４で変換されたｄｑ直交２軸回転座標系のｄ軸電流Ｉｄを差し引いて、ＰＩ制御器３６に出力する。ＰＩ制御器３６は、加算器３５からの出力を比例積分して調整を行いｄ軸の電圧指令値ＶＲｄをｄｑ／２相座標変換器４１に出力する。

加算器３７は、基準電圧値ＶＲｅｆから平滑コンデンサＣ１の正極側電圧（Ｖｐ）を差し引いて、ＰＩ制御器３８に出力する。ＰＩ制御器３８は、加算器３７からの出力を比例積分して調整を行いｑ軸の電流指令値ＩＲｅｆを加算器３９に出力する。加算器３７及びＰＩ制御器３８は、本発明の電流制御手段に対応する。

加算器３９は、ｑ軸の電流指令値ＩＲｅｆ（有効分電流指令値）から２相／ｄｑ座標変換器３４で変換されたｄｑ直交２軸回転座標系のｑ軸電流Ｉｑを差し引いて、ＰＩ制御器４０に出力する。ＰＩ制御器４０は、加算器３９からの出力を比例積分して調整を行いｑ軸の電圧指令値ＶＲｑをｄｑ／２相座標変換器４１に出力する。加算器３５，３９及びＰＩ制御器３６，４０は、本発明の電圧制御手段に対応する。

ｄｑ／２相座標変換器４１は、本発明の第２座標変換手段に対応し、位相演算器３３で求められた電源電圧位相θｓに基づいて、ＰＩ制御器３６，４０からのｄｑ直交２軸回転座標系のｄ軸電圧指令値ＶＲｄ，ｑ軸電圧指令値ＶＲｑをαβ直交２軸静止座標系の２相交流電圧ＶＲα，ＶＲβ（２相交流電圧指令値）に変換する。

スイッチング素子Ｑ１〜Ｑ６の各々の制御端子（ゲート端子）は、制御回路３内の空間電圧ベクトル変調演算部４２の出力に接続されている。空間電圧ベクトル変調演算部４２は、ｄｑ／２相座標変換器４１からの電圧指令値である２相交流電圧ＶＲα，ＶＲβと平滑コンデンサＣ１，Ｃ２の正極側電圧（Ｖｐ，Ｖｏ）とに基づいて実行すべき電圧ベクトルを選択し、選択された電圧ベクトルの印加時間及び各スイッチング素子Ｑ１〜Ｑ６のスイッチング回数が最も少なくなるように、選択された電圧ベクトルの順序を決めるスイッチングパターンを演算し、演算されたスイッチングパターンによる各スイッチング素子Ｑ１〜Ｑ６への指令信号を生成する。また、空間電圧ベクトル変調演算部４２は、１キャリア中に６個のスイッチング素子Ｑ１〜Ｑ６の内、最大で４個のスイッチング素子をスイッチングさせて、入力力率を１且つ安定した直流出力電圧を得る。

以下、空間電圧ベクトル変調演算部４２の詳細について説明する。図２は３レベルコンバータ部の電圧ベクトルパターン図である。図２では、３レベルコンバータ部２における６個のスイッチング素子Ｑ１〜Ｑ６のスイッチ状態とその電圧ベクトルを示している。図２において、反時計方向に１２０度毎にＵ軸、Ｖ軸、Ｗ軸が設定され、円上に正三角形からなるセクタ・領域Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４、Ｅ１〜Ｅ４、Ｆ１〜Ｆ４が配置されている。

正三角形の頂点には、３文字のアルファベッド、例えば「ＰＮＮ」が記されている。「ＰＮＮ」は、各スイッチング素子のオン／オフの選択により、第１番目がＵ相でＰ（正電位）が選択され、第２番目がＶ相でＮ（基準電位）が選択され、第３番目がＷ相でＮが選択されることを示している。この場合には、全てのスイッチング素子Ｑ１〜Ｑ６がオフで、Ｌａ→Ｄ２→Ｄ１→Ｃ１→Ｃ２→Ｄ８→Ｄ７→Ｌｂの経路と、Ｌａ→Ｄ２→Ｄ１→Ｃ１→Ｃ２→Ｄ１２→Ｄ１１→Ｌｃの経路とに電流が流れる。

６個のスイッチング素子Ｑ１〜Ｑ６のオン、オフ状態により、外側の三角形の頂点には１２種類の状態（ＰＮＮ、ＰＯＮ、ＰＰＮ、ＯＰＮ、ＮＰＮ、ＮＰＯ、ＮＰＰ、ＮＯＰ、ＮＮＰ、ＯＮＰ、ＰＮＰ、ＰＮＯ）、内側の三角形の頂点には１２種類の状態（ＯＮＮ、ＰＯＯ、ＯＯＮ、ＰＰＯ、ＮＯＮ、ＯＰＯ、ＮＯＯ、ＯＰＰ、ＮＮＯ、ＯＯＰ、ＯＮＯ、ＰＯＰ）、原点には３種類（ＮＮＮ、ＯＯＯ、ＰＰＰの状態の合計で、２７種類の状態をとることができる。

図３は電圧指令ベクトルと電圧ベクトルを示した図である。図３では、ｄｑ／２相座標変換器４１からの２相交流電圧ＶＲα，ＶＲβとを合成した電圧指令ベクトルＶｒｅｆがセクタ・領域Ａ２に含まれる場合を示している。例えば、全てのスイッチング素子Ｑ１〜Ｑ６がオフで、３相交流電源１のＵ相電圧が正電圧、Ｖ相電圧及びＷ相電圧が負電圧の場合には、電圧ベクトルは図３のＶ１（ＰＮＮ）となる。このときに、Ｖ相のスイッチング素子Ｑ３、Ｑ４とＷ相のスイッチング素子Ｑ５、Ｑ６とをオンした場合には、電圧ベクトルは図３のＶ３（ＰＯＯ）になる。

空間電圧ベクトル変調方式では、電圧指令ベクトルは最も近い３角形を構成する電圧ベクトルから作られる。図３に示した電圧指令ベクトルＶｒｅｆの場合、最も近い３角形を構成するセクタＡ２で示したＶ１（ＰＮＮ）、Ｖ２（ＰＯＮ）、Ｖ３（ＰＯＯ，ＯＮＮ）の３つの電圧ベクトルから電圧指令ベクトルＶｒｅｆを構成することになる。

図４は電圧ベクトルの順序とスイッチング素子のスイッチング回数との関係を示す図である。全てのスイッチング素子Ｑ１〜Ｑ６がオフである条件で、スイッチング素子のオン又はオフのスイッチング回数をカウントしたのが図４の一番右欄に記載されている。図４に示すように、電圧ベクトルＶ１，Ｖ２，Ｖ３の選択の仕方及び電圧ベクトルの順序は１２通りの方法があり、これらの方法に対応してスイッチング回数が異なる。

図４では、初期値を「ＰＮＮ」とした場合に、方法２では、Ｖ１→Ｖ３→Ｖ２の順序で電圧ベクトルを変えると、Ｖ１（ＰＮＮ）→Ｖ３（ＰＯＯ）において、Ｖ相でＮがＯに変化して１回、Ｗ相でＮがＯに変化して１回、Ｖ３（ＰＯＯ）→Ｖ２（ＰＯＮ）において、Ｗ相でＯがＮに変化して１回で、スイッチング回数は、３回となる。

また、例えば、方法５では、Ｖ３→Ｖ１→Ｖ２の順序で電圧ベクトルを変えると、初期値を「ＰＮＮ」としているので、初期値「ＰＮＮ」→Ｖ３（ＰＯＯ）において、Ｖ相及びＷ相で２回、Ｖ３（ＰＯＯ）→Ｖ１（ＰＮＮ）において、Ｖ相及びＷ相で２回、Ｖ１（ＰＮＮ）→Ｖ２（ＰＯＮ）において、Ｖ相でＮがＯに変化して１回、スイッチング回数は、５回となる。

方法１では、Ｖ１→Ｖ２→Ｖ３の順序で電圧ベクトルを変えると、Ｖ１（ＰＮＮ）→Ｖ２（ＰＯＮ）において、Ｖ相でＮがＯに変化して１回、Ｖ２（ＰＯＮ）→Ｖ３（ＰＯＯ）において、Ｗ相でＮがＯに変化して１回で、スイッチング回数は、２回となる。

実施例１では、スイッチング回数が最も少なくなる方法１の電圧ベクトル及び電圧ベクトルの順序を選択する。即ち、電圧ベクトルＶ１はＰＮＮを、電圧ベクトルＶ３はＰＯＯを選択する。電圧ベクトルＶ２は選択の余地はなくＰＯＮになる。そして、Ｖ１→Ｖ２→Ｖ３の順序で電圧ベクトルを構成する。このように構成することにより、スイッチング回数が最も少なくなり、スイッチング損失を低減でき且つ電源高調波を低減できる。

この選択する電圧ベクトル及び電圧ベクトルの順序は、毎回演算により更新される。同一のセクタ・領域内では、選択される電圧ベクトルは１種類であるが、電圧ベクトルの順序は２種類となる。例えば、ある区間では、図４に示す方法１（正の順序であるＶ１→Ｖ２→Ｖ３）が選択され、次の区間では、逆の順序であるＶ３→Ｖ２→Ｖ１が選択され、スイッチング回数が最も少ない２回となる。

図５はセクタＡにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。図６はセクタＢにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。図７はセクタＣにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。図８はセクタＤにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。図９はセクタＥにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。図１０はセクタＦにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。

例えば、図３に示す電圧指令ベクトルＶｒｅｆは、セクタＡ・領域２に属するので、図５（ｂ）に示すスイッチングパターンが用いられる。ここで、各々のスイッチングパターンについて説明すると、右整列ＰＷＭ（電圧ベクトルの正の順序に対応）と左整列ＰＷＭ（電圧ベクトルの逆の順序に対応）とが設けられ、右整列ＰＷＭについて、印加時間Ｔ５、Ｔ４、Ｔ２が設定され、左整列ＰＷＭについて、印加時間Ｔ２、Ｔ４、Ｔ５が設定されている。印加時間Ｔ２、Ｔ４、Ｔ５の合計がハーフキャリア周期Ｔｐｗｍとなる。右整列ＰＷＭの区間と左整列ＰＷＭの区間との合計区間が１キャリア周期である。

また、印加時間Ｔ５は電圧ベクトルＶ１に対応し、印加時間Ｔ４は電圧ベクトルＶ２に対応し、印加時間Ｔ２は電圧ベクトルＶ３に対応する。このスイッチングパターンには、図４に示す方法１のスイッチング回数が最も少なくなる電圧ベクトルの順序（Ｖ１→Ｖ２→Ｖ３）のみが設定されている。

また、スイッチング素子Ｑ１〜Ｑ６について、斜線で示すスイッチング素子をオン状態とする。この場合、右整列ＰＷＭ区間について説明すると、電圧ベクトルＶ１を発生させるために印加時間Ｔ５の間はスイッチング素子Ｑ１〜Ｑ６をオンさせない。次に、電圧ベクトルＶ２を発生させるために印加時間Ｔ４の間はスイッチング素子Ｑ４をオンさせる。

次に、電圧ベクトルＶ３を発生させるために印加時間Ｔ２の間はスイッチング素子Ｑ４，Ｑ６をオンさせる。

この場合、Ｖ相のスイッチング素子Ｑ４が印加時間Ｔ４の最初のタイミングでスイッチングが１回とＷ相のスイッチング素子Ｑ６が印加時間Ｔ２の最初のタイミングでスイッチングが１回で、合計２回となり、スイッチング回数が最も少ない回数となっている。

このように、全てのセクタ・領域に対して、図５〜図１０に示す電圧ベクトルの選択及びその順序を示すスイッチングパターンを予めパターン選択メモリ４２３（図１１に示す）に格納しておく。これにより、電圧ベクトルの選択及びその順序の処理に要する演算時間を短縮することができる。

以上説明した空間電圧ベクトル変調演算部４２の機能を示した構成図を図１１に示す。図１１において、空間電圧ベクトル変調演算部４２は、セクタ・領域判定部４２１、パターン選択メモリ４２３、印加時間計算部４２５、ゲート指令信号生成部４２７を有している。

セクタ・領域判定部４２１は、ｄｑ／２相座標変換器４１からの電圧指令値である２相交流電圧ＶＲα，ＶＲβが図２に示すいずれのセクタ・領域に属するのかを判定する。これにより、選択する電圧ベクトルと電圧ベクトルの順序が決まる。

印加時間計算部４２５は、セクタ・領域判定部４２１で判定されたセクタ・領域結果と電圧指令値である２相交流電圧ＶＲα，ＶＲβとに基づいて３つの各電圧ベクトルの印加時間を計算する。例えば、図３において、電圧指令ベクトルＶｒｅｆのα軸成分ＶＲα、α軸を９０度反時計方向に回転したβ軸成分ＶＲβから、電圧ベクトルＶ１、Ｖ２、Ｖ３の印加時間Ｔ５、Ｔ４、Ｔ２は以下の関係式により求めることができる。

ＶＲα＝２×Ｔ５＋Ｔ２＋３×Ｔ４／２
ＶＲβ＝√３／２×Ｔ４
Ｔｐｗｍ＝Ｔ５＋Ｔ２＋Ｔ４
この３式にＶＲα、ＶＲβ、Ｔｐｗｍを与えることでＴ５、Ｔ４、Ｔ２を計算により求めることができる。ここで、Ｔｐｗｍは１回分のパターン演算周期である。

なお、Ｖ３の電圧ベクトルの大きさ（長さ）を１とすると、Ｖ２の電圧ベクトルは、大きさ（長さ）が√３、α軸成分が３／２、β軸成分が√３／２となり、Ｖ１の電圧ベクトルは、大きさ（長さ）が２、α軸成分が２、β軸成分が０となる。

パターン選択メモリ４２３は、セクタ・領域判定部４２１で判定されたセクタ・領域結果と平滑コンデンサＣ１の正極側電圧（Ｖｐ）と平滑コンデンサＣ２の正極側電圧（Ｖｏ）とに基づいていずれかのスイッチングパターンを選択する。図５〜図１０に示す右整列ＰＷＭと左整列ＰＷＭのスイッチングパターンのように、選択できるスイッチングパターンが２種類ある場合には、平滑コンデンサＣ１の両端電圧（Ｖｐ−Ｖｏ）と平滑コンデンサＣ２の両端電圧（Ｖｏ）との大小関係により、いずれかの一方のスイッチングパターンを選択する。

ゲート指令信号生成部４２７は、印加時間計算部４２５で計算された３つの各電圧ベクトルの印加時間とパターン選択メモリ４２３で選択されたスイッチングパターンによる電圧ベクトルの順序とに基づいて各相のスイッチング素子Ｑ１〜Ｑ６のゲート指令信号を生成する。

このように３相整流装置の実施例１によれば、空間電圧ベクトル変調演算部４２は、ｄｑ／２相座標変換器４１からの電圧指令値と平滑コンデンサＣ１，Ｃ２の電圧とに基づいて選択される電圧ベクトル及び各スイッチング素子Ｑ１〜Ｑ６のスイッチング回数が最も少なくなる順序となるスイッチングパターンを演算し、各スイッチング素子への指令信号を生成するので、従来の方式と比較してスイッチング素子のスイッチング回数を低減でき、スイッチング損失が増加せず、電源高調波の低減及び電源力率を１にすることができる。また、制御性能、部品コストや装置のサイズを悪化することなく実現できる。

本発明の実施の形態の３相整流装置の回路構成図である。 ３レベルコンバータ部の電圧ベクトルパターン図である。 電圧指令ベクトルと電圧ベクトルを示した図である。 電圧ベクトルの順序とスイッチング素子のスイッチング回数との関係を示す図である。 セクタＡにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。 セクタＢにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。 セクタＣにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。 セクタＤにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。 セクタＥにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。 セクタＦにおける電圧ベクトルの選択及びその順序と印加時間を示すスイッチングパターンである。 空間電圧ベクトル変調演算部の構成図である。 従来の３相整流装置の回路構成図である。

符号の説明

１ ３相交流電源
２ ３レベルコンバータ部
３ 制御回路
３１，３２ ３相／２相座標変換器
３３ 位相演算器
３４ ２相／ｄｑ座標変換器
３０，３５，３７，３９ 加算器
３６，３８，４０ ＰＩ制御器
４１ ｄｑ／２相座標変換器
４２ 空間電圧ベクトル変調演算部
４２１ セクタ・領域判定部
４２３ パターン選択メモリ
４２５ 印加時間計算部
４２７ ゲート指令信号生成部
Ｌａ，Ｌｂ，Ｌｃ ３相交流リアクトル
Ｃ１，Ｃ２ 平滑コンデンサ

Claims (3)

1. ３相交流電源に直列に接続された３相交流リアクトルと、
   複数のダイオードと複数のスイッチング素子を有し、前記３相交流リアクトルからの３相交流を整流して平滑コンデンサに出力する３相整流回路と、
   前記３相交流電源の電圧に基づき電源電圧位相を演算する位相演算手段と、
   前記位相演算手段からの前記電源電圧位相に基づき前記３相交流電源の第１座標系の電流を第２座標系の電流に変換する第１座標変換手段と、
   前記平滑コンデンサの電圧と基準電圧値とに基づき有効分電流指令値を生成する電流制御手段と、
   前記第１座標変換手段からの前記第２座標系の前記電流と前記有効分電流指令値および所定の無効分電流指令値とに基づき前記第２座標系の電圧指令値を生成する電圧制御手段と、
   前記位相演算手段からの前記電源電圧位相に基づき前記電圧制御手段からの前記第２座標系の前記電圧指令値を前記第１座標系の電圧指令値に変換する第２座標変換手段と、
   前記第２座標変換手段からの前記第１座標系の前記電圧指令値と前記平滑コンデンサの電圧とに基づいて選択される電圧ベクトル及び前記各スイッチング素子のスイッチング回数が最も少なくなる順序となるスイッチングパターンを演算し、前記各スイッチング素子への指令信号を生成する空間電圧ベクトル変調手段と、
   を備えることを特徴とする３相整流装置。
2. 前記３相整流回路は、１２個のダイオードの内の４個のダイオードを１組とする３つの組に対応し各々の組が第１乃至第４ダイオードを同極性で直列に接続してなる３つの直列回路と、
   前記３つの直列回路に対応して設けられ、前記第１ダイオードと前記第２ダイオードとの接続点と前記第３ダイオードと前記第４ダイオードとの接続点との間に直列に接続された第１スイッチング素子と第２スイッチング素子とからなる３つのスイッチング回路と、
   前記第１スイッチング素子と前記第２スイッチング素子との接続点を共通接続した接続点と前記３つの直列回路の各々の両端の各カソードを共通接続した接続点との間に接続された第１平滑コンデンサと、
   前記第１スイッチング素子と前記第２スイッチング素子との接続点を共通接続した接続点と前記３つの直列回路の各々の両端の各アノードを共通接続した接続点との間に接続された第２平滑コンデンサとを有し、
   前記第２ダイオードと前記第３ダイオードとの接続点が前記３相交流リアクトルに接続された３レベルコンバータ回路からなることを特徴とする請求項１記載の３相整流装置。
3. 前記空間電圧ベクトル変調手段は、前記選択される電圧ベクトルの印加時間を演算することを特徴とする請求項１又は請求項２記載の３相整流装置。

Images