JP2016174448A

JP2016174448A - 電力変換装置

Info

Publication number: JP2016174448A
Application number: JP2015052470A
Authority: JP
Inventors: 正嗣小倉; Masatsugu Ogura
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 2015-03-16
Filing date: 2015-03-16
Publication date: 2016-09-29

Abstract

【課題】スイッチング損失の低減と交流出力電流の歪み低減とを両立する。
【解決手段】電力変換装置１Ａは、商用電力系統３への連系を行うものであって、直流電力を交流電力に変換する３レベル型の３相インバータ部１０と、相ごとに、出力電流を正弦波状の電流指令値に対して所定のヒステリシス幅以内に制御するヒステリシスコンパレータ方式の制御部２０Ａとを備え、制御部２０Ａは、相ごとに、電流指令値の正負のピーク値の時点を含む所定期間だけ、３相インバータ部におけるスイッチング素子を強制的にオン・オフさせる強制スイッチング停止制御の機能を有し、系統電圧ベクトルが３相インバータ部の空間ベクトル座標系における六芒星境界線を超える領域に到達する場合に強制スイッチング停止制御を行い、系統電圧ベクトルが六芒星境界線以内の領域に到達する場合に強制スイッチング停止制御を行わない。
【選択図】図１

Description

本発明は、３レベル型の電力変換装置に関するものである。

需要家における発電装置（例えば、太陽電池）や蓄電装置を、分散電源として、パワーコンディショナシステム（ＰＣＳ）を介して、電力事業者の商用電力系統に連系することが知られている。パワーコンディショナシステムは、分散電源からの直流電力を商用電力系統の３相交流電力相当の交流電力に変換するために、インバータ（電力変換装置）を備える。

この種のインバータとして、３相ブリッジ接続された６つのスイッチング素子を有する２レベル型のインバータが知られている。また、その倍の１２個のスイッチング素子（すなわち、相ごとに、その倍の４つのスイッチング素子）を有する３レベル型のインバータも知られている。３レベル型のインバータは、２レベル型のインバータと比較して、高調波を低減することができ、リップルを低減することができる。

この種のインバータの制御方式としては、ＰＷＭ制御方式、ベクトル制御方式などが知られている。非特許文献１には、ベクトル制御方式を用いた３レベル型のインバータが開示されている。

また、この種のインバータの制御方式として、ヒステリシスコンパレータ制御方式がある。ヒステリシスコンパレータ制御方式によれば、応答性能を向上することができ、また、リップルを低減することができる。特許文献１には、ヒステリシスコンパレータ方式を用いた３レベル型のインバータが開示されている。

ところで、特許文献２には、ヒステリシスコンパレータ方式を用いた２レベル型のインバータが開示されている。この特許文献２では、スイッチング損失低減を目的とし、電流が大きいピーク付近の所定の期間に、１相のスイッチングを強制的に停止し、他２相にてスイッチングを行うことで出力電力調整を行うことを考案している（以下、強制スイッチング停止制御という）。

特開２０１０−２２６８０６号公報特許第５４９３７８３号公報

小笠原悟司他３名、「中性点クランプ電圧型ＰＷＭインバータを用いたベクトル制御システム」、電気学会論文誌Ｄ、１１１巻、１１号、９３０−９３６ページ、平成３年１１月

本願発明者らは、特許文献１に記載のようなヒステリシスコンパレータ方式を用いた３レベル型のインバータにおいて、スイッチング損失低減を目的として、特許文献２に記載のような強制スイッチング停止制御を適用することを試みたが、強制スイッチング停止制御中に過電流が発生してしまい、交流出力電流が歪んでしまった。

ここで、上記した商用電力系統では交流電流の歪み率（換言すれば、高調波含有率）の制限があり、電力系統への連系のためのインバータでは、交流出力電流の歪みを低減する必要がある。

そこで、本発明は、スイッチング損失の低減と交流出力電流の歪み低減とを両立することが可能な、ヒステリシスコンパレータ制御方式を用いる３レベル型の電力変換装置を提供することを目的とする。

本願発明者らは、商用電力系統の系統電圧ベクトルが３レベル型３相インバータの空間ベクトル座標系における六芒星境界線を超える領域に到達する場合に、３相のうちの何れか１相の強制スイッチング停止制御を行っても、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われるのに対して、系統電圧ベクトルがインバータの空間ベクトル座標系における六芒星境界線以内の領域に到達する場合に、３相のうちの何れか１相の強制スイッチング停止制御を行うと、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われず、過電流が発生してしまい、交流出力電流が歪んでしまうことを見出した。

そこで、本発明の電力変換装置は、商用電力系統への連系を行う電力変換装置であって、直流電力を交流電力に変換する３レベル型の３相インバータ部であって、相ごとに、出力電流の正側を生成する正スイッチングモードにおいて排他的にスイッチングを行う２つの正モード用スイッチング素子と、出力電流の負側を生成する負スイッチングモードにおいて排他的にスイッチングを行う２つの負モード用スイッチング素子とを有する３相インバータ部と、相ごとに、出力電流を正弦波状の電流指令値に対して所定のヒステリシス幅以内に制御する制御信号を生成して、正スイッチングモードでは制御信号を２つの正モード用スイッチング素子に供給し、負スイッチングモードでは制御信号を２つの負モード用スイッチング素子に供給するヒステリシスコンパレータ方式の制御部とを備え、制御部は、相ごとに、電流指令値の正側のピーク値の時点を含む所定期間だけ、制御信号に依らずに、２つの正モード用スイッチング素子のうちの高電位側入力に接続された一方を強制的にオンさせると共に他方を強制的にオフさせ、かつ、電流指令値の負側のピーク値の時点を含む所定期間だけ、制御信号に依らずに、２つの負モード用スイッチング素子のうちの低電位側入力に接続された一方を強制的にオンさせると共に他方を強制的にオフさせる強制スイッチング停止制御の機能を有し、商用電力系統における系統電圧ベクトルが、３相インバータ部の空間ベクトル座標系における六芒星境界線を超える領域に到達する場合に、強制スイッチング停止制御を行い、系統電圧ベクトルが、空間ベクトル座標系における六芒星境界線以内の領域に到達する場合に、強制スイッチング停止制御を行わない。

この電力変換装置によれば、３相のうちの何れか１相の強制スイッチング停止制御のための所定期間中に、系統電圧ベクトルが、３相インバータ部の空間ベクトル座標系における六芒星境界線を超える領域に到達する場合には、すなわち、強制スイッチング停止制御を行ってもヒステリシスコンパレータ方式制御による指令電流追従制御が可能な領域（ヒステリシスコンパレータ方式制御＋強制スイッチング停止制御の制御可能領域）に到達する場合には、強制スイッチング停止制御を行うので、電流が比較的に大きい所定期間におけるスイッチング回数を減らし、スイッチング損失を低減することができる。

また、この電力変換装置によれば、３相のうちの何れか１相の強制スイッチング停止制御のための所定期間中に、系統電圧ベクトルが、３相インバータ部の空間ベクトル座標系における六芒星境界線以内の領域に到達する場合には、すなわち、強制スイッチング停止制御を行うとヒステリシスコンパレータ方式制御による指令電流追従制御が不能な領域（ヒステリシスコンパレータ方式制御＋強制スイッチング停止制御の制御不能領域）に到達する場合には、強制スイッチング停止制御を行わないので、指令電流追従制御が可能となり、過電流の発生を抑制することができ、交流出力電流の歪みを低減することができる。

上記した空間ベクトル座標系は、正六角形状をなし、２４個の正三角形状の領域からなり、２４個の正三角形状の領域の１９個の頂点は、３相インバータ部の２７個のスイッチングパターンを示し、六芒星境界線は、２４個の正三角形状の領域のうちの１２個の正三角形状の領域からなる形態であってもよい。

また、上記した３相インバータ部は、相ごとに、高電位側入力と対応の相出力との間に接続された第１のスイッチング素子と、対応の相出力と低電位側入力との間に接続された第２のスイッチング素子と、高電位側入力と低電位側入力との中間の中性点入力と、対応の相出力との間に直列に接続された第３及び第４のスイッチング素子とを備え、第１及び第３のスイッチング素子が２つの正モード用スイッチング素子であり、第２及び第４のスイッチング素子が２つの負モード用スイッチング素子である形態であってもよい。

また、上記した３相インバータ部は、相ごとに、高電位側入力と対応の相出力との間に順に直列に接続された第１及び第４のスイッチング素子と、対応の相出力と低電位側入力との間に順に直列に接続された第３及び第２のスイッチング素子と、第３及び第２のスイッチング素子間の接続点から、高電位側入力と低電位側入力との中間の中性点入力へ向けて順方向接続された第１の中性点クランプダイオードと、中性点入力から、第１及び第４のスイッチング素子間の接続点へ向けて順方向接続された第２の中性点クランプダイオードとを備え、第１及び第３のスイッチング素子が２つの正モード用スイッチング素子であり、第２及び第４のスイッチング素子が２つの負モード用スイッチング素子である形態であってもよい。

本発明によれば、ヒステリシスコンパレータ制御方式を用いる３レベル型の電力変換装置において、スイッチング損失の低減と交流出力電流の歪み低減とを両立することができる。

本発明に関連する電力変換装置、及び、本発明の一実施形態に係る電力変換装置を示す回路図である。関連の電力変換装置の制御部を示す回路ブロック図である。ヒステリシスコンパレータ方式制御の説明図である。関連の電力変換装置の制御部の各部波形を示す図である。関連の電力変換装置のシミュレーション結果を示す図である。図５における各部波形を拡大して示す図である。本実施形態の電力変換装置の制御部を示す回路ブロック図である。強制スイッチング停止制御の説明図である。強制スイッチング停止制御の説明図である。電力系統の系統電圧ベクトルと３レベル型３相インバータ部の空間ベクトル座標系とを示す図である。３レベル型３相インバータ部の空間ベクトル座標系を示す図である。図１０に示す期間６０ｄｅｇ〜１２０ｄｅｇにおける空間ベクトル座標系の境界値シミュレーション結果を示す図である。本実施形態の電力変換装置の制御部の各部波形を示す図である。強制スイッチング停止制御を備え、強制スイッチング停止制御の調整を備えない電力変換装置のシミュレーション結果を示す図である。図１４における各部波形を拡大して示す図である。本実施形態の電力変換装置のシミュレーション結果を示す図である。図１６における各部波形を拡大して示す図である。図１に示す３相インバータ部の変形例を示す回路図である。図１に示す３相インバータ部の変形例を示す回路図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［本発明に関連する電力変換装置］

まず、本発明のベースとなるヒステリシスコンパレータ方式制御を用いた３レベル型のインバータについて説明する。図１は、本発明に関連する電力変換装置を示す回路図である。図１に示す電力変換装置１は、直流電源２を商用電力系統３に連系させるためのものである。電力変換装置１は、直流電源２からの直流電力を３相交流電力に変換する。電力変換装置１は、３相インバータ部１０と、制御部２０と、インダクタＬとコンデンサＣとからなるフィルタと、中性点クランプコンデンサＣ_Ｎと、変流器（電流検出器）ＣＴと、計器用変圧器（電圧検出器）ＶＴとを備える。

３相インバータ部１０は、直流電源２からの直流電力を３相交流電力に変換し、この３相交流電力を、インダクタＬとコンデンサＣとからなるフィルタを介して電力系統３へ供給する。３相インバータ部１０は、相ごとに４つのスイッチング素子、すなわち、３相で１２個のスイッチング素子を有する３レベル型インバータである。具体的には、３相インバータ部１０は、Ｕ相用第１〜第４のスイッチング素子ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４、Ｖ相用第１〜第４のスイッチング素子ＳＷ_Ｖ１，ＳＷ_Ｖ２，ＳＷ_Ｖ３，ＳＷ_Ｖ４、及び、Ｗ相用第１〜第４のスイッチング素子ＳＷ_Ｗ１，ＳＷ_Ｗ２，ＳＷ_Ｗ３，ＳＷ_Ｗ４を有する。各スイッチング素子ＳＷ_Ｕ１〜ＳＷ_Ｕ４、ＳＷ_Ｖ１〜ＳＷ_Ｖ４、ＳＷ_Ｗ１〜ＳＷ_Ｗ４の一例はＩＧＢＴ（Insulated Gate Bipolar Transistor）であるが、これに限られるものではない。各相の構成は同様であるので、以下では、Ｕ相の構成について説明し、Ｖ相、Ｗ相についての説明を省略する。

具体的には、第１のスイッチング素子ＳＷ_Ｕ１は、高電位側直流入力電力線Ｌ_ＨとＵ相用交流出力電力線Ｌ_Ｕとの間に接続されており、第２のスイッチング素子ＳＷ_Ｕ２は、Ｕ相用交流出力電力線Ｌ_Ｕと低電位側直流入力電力線Ｌ_Ｌとの間に接続されている。より具体的には、第１のスイッチング素子ＳＷ_Ｕ１のコレクタ端子は、高電位側直流入力電力線Ｌ_Ｈに接続されており、第１のスイッチング素子ＳＷ_Ｕ１のエミッタ端子及び第２のスイッチング素子ＳＷ_Ｕ２のコレクタ端子は、Ｕ相用交流出力電力線Ｌ_Ｕに接続されており、第２のスイッチング素子ＳＷ_Ｕ２のエミッタ端子は、低電位側直流入力電力線Ｌ_Ｌに接続されている。

また、第３のスイッチング素子ＳＷ_Ｕ３と第４のスイッチング素子ＳＷ_Ｕ４とは、高電位側直流入力電力線Ｌ_Ｈと低電位側直流入力電力線Ｌ_Ｌとの間に直列接続された２つの中性点クランプコンデンサＣ_Ｎの間の中性点入力電力線Ｌ_Ｎ、換言すれば、高電位側直流入力電力線Ｌ_Ｈと低電位側直流入力電力線Ｌ_Ｌとの中間の電位を有する中性点入力電力線Ｌ_Ｎと、Ｕ相用交流出力電力線Ｌ_Ｕとの間に互いに逆向きに直列に接続されている。より具体的には、第３のスイッチング素子ＳＷ_Ｕ３のエミッタ端子は、中性点入力電力線Ｌ_Ｎに接続されており、第３のスイッチング素子ＳＷ_Ｕ３のコレクタ端子は、第４のスイッチング素子ＳＷ_Ｕ４のコレクタ端子に接続されており、第４のスイッチング素子ＳＷ_Ｕ４のエミッタ端子はＵ相用交流出力電力線Ｌ_Ｕに接続されている。

第１〜第４のスイッチング素子ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４には、帰還ダイオード（還流ダイオード、環流ダイオード、フリーホイールダイオードとも呼ぶ）Ｄ_Ｕ１，Ｄ_Ｕ２，Ｄ_Ｕ３，Ｄ_Ｕ４が並列に接続されている。具体的には、帰還ダイオードＤ_Ｕ１，Ｄ_Ｕ２，Ｄ_Ｕ３，Ｄ_Ｕ４のアノード端子はそれぞれエミッタ端子に接続され、カソード端子はコレクタ端子に接続される。

第１〜第４のスイッチング素子ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４のゲート端子には、制御部２０からのゲート信号（制御信号）Ｇ_Ｕ１，Ｇ_Ｕ２，Ｇ_Ｕ３，Ｇ_Ｕ４が入力される。

本形態では、第１のスイッチング素子ＳＷ_Ｕ１と第３のスイッチング素子ＳＷ_Ｕ３とが排他的にスイッチングすることによって、Ｕ相出力電流の正側を生成する（正スイッチングモード）。すなわち、第１のスイッチング素子ＳＷ_Ｕ１と第３のスイッチング素子ＳＷ_Ｕ３とが２つの正モード用スイッチング素子である。

一方、第２のスイッチング素子ＳＷ_Ｕ２と第４のスイッチング素子ＳＷ_Ｕ４とが排他的にスイッチングすることによって、Ｕ相出力電流の負側を生成する（負スイッチングモード）。すなわち、第２のスイッチング素子ＳＷ_Ｕ２と第４のスイッチング素子ＳＷ_Ｕ４とが２つの負モード用スイッチング素子である。

制御部２０は、ヒステリシスコンパレータ方式を用いてインバータ部１０を制御する。具体的には、制御部２０は、インバータ部１０の各相の出力電流Ｉ_Ｕ、Ｉ_Ｖ、Ｉ_Ｗを、各相用の正弦波の電流指令値Ｉ_ＣＵ、Ｉ_ＣＶ、Ｉ_ＣＷに対して所定のヒステリシス幅±ΔＩ_Ｈ以内に制御するゲート信号Ｇ_Ｕ１〜Ｇ_Ｕ４、Ｇ_Ｖ１〜Ｇ_Ｖ４、Ｇ_Ｗ１〜Ｇ_Ｗ４を作成して、それをインバータ部１０の各スイッチング素子ＳＷ_Ｕ１〜ＳＷ_Ｕ４、ＳＷ_Ｖ１〜ＳＷ_Ｖ４、ＳＷ_Ｗ１〜ＳＷ_Ｗ４に供給する。

図２は、制御部２０の一例の回路ブロック図である。図２に示す制御部２０は、相電圧変換部１０１と、電流指令値作成部１０２と、ヒステリシス幅設定部１０３と、ヒステリシス上限値演算部１０４と、ヒステリシス下限値演算部１０５と、上限比較部１０６と、下限比較部１０７と、主ゲート信号作成部１０８と、正負位相領域判定部１０９と、全ゲート信号作成部１１０とを有する。なお、上限比較部１０６と下限比較部１０７とがヒステリシスコンパレータを構成している。
（ヒステリシスコンパレータ方式制御）

相電圧変換部１０１は、計器用変圧器ＶＴを用いて計測した３相の電力系統３の線間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵを相電圧Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗに変換する。

電流指令値作成部１０２は、相電圧変換部１０１からの各相電圧Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗの位相の情報と、外部から指令される電流振幅指令Ｉ_Ｐとに基づいて、３相の出力電流Ｉ_Ｕ、Ｉ_Ｖ、Ｉ_Ｗ用の正弦波の電流指令値Ｉ_ＣＵ、Ｉ_ＣＶ、Ｉ_ＣＷを作成して出力する。図３及び図４に、Ｕ相の一例を示す。なお、図３は拡大図であるため、電流指令値Ｉ_ＣＵが直線に見えるが、実際は図４に示すように正弦波である。電流振幅指令Ｉ_Ｐは３相に共通である。なお、３相交流では周知のようにＵ相、Ｖ相、Ｗ相の位相は、それぞれ１２０度ずつ遅れているだけであるから、１相の相電圧（例えばＵ相の相電圧Ｖ_Ｕ）の位相を検出し、それより１２０度ずつ遅らせることでＶ相とＷ相の位相を算出するようにしても良い。

ヒステリシス幅設定部１０３は、ヒステリシスコンパレータ方式制御のための正弦波の電流指令値Ｉ_ＣＵ、Ｉ_ＣＶ、Ｉ_ＣＷに対しての所定のヒステリシス幅±ΔＩ_Ｈを設定する。これはこの例では３相に共通である。

ヒステリシス上限値演算部１０４は、電流指令値作成部１０２からの電流指令値Ｉ_ＣＵ、Ｉ_ＣＶ、Ｉ_ＣＷ、及び、ヒステリシス幅設定部１０３からのヒステリシス幅＋ΔＩ_Ｈに基づいて、次式に示すように、３相のヒステリシス上限値Ｉ_ＨＵ、Ｉ_ＨＶ、Ｉ_ＨＷを演算して出力する。
Ｉ_ＨＵ＝Ｉ_ＣＵ＋ΔＩ_Ｈ
Ｉ_ＨＶ＝Ｉ_ＣＶ＋ΔＩ_Ｈ
Ｉ_ＨＷ＝Ｉ_ＣＷ＋ΔＩ_Ｈ

ヒステリシス下限値演算部１０５は、電流指令値作成部１０２からの電流指令値Ｉ_ＣＵ、Ｉ_ＣＶ、Ｉ_ＣＷ、及び、ヒステリシス幅設定部１０３からのヒステリシス幅−ΔＩ_Ｈに基づいて、次式に示すように、３相のヒステリシス下限値Ｉ_ＬＵ、Ｉ_ＬＶ、Ｉ_ＬＷを演算して出力する。
Ｉ_ＬＵ＝Ｉ_ＣＵ−ΔＩ_Ｈ
Ｉ_ＬＶ＝Ｉ_ＣＶ−ΔＩ_Ｈ
Ｉ_ＬＷ＝Ｉ_ＣＷ−ΔＩ_Ｈ

上限比較部１０６は、変流器ＣＴを用いて計測した３相インバータ部１０の出力電流Ｉ_Ｕ、Ｉ_Ｖ、Ｉ_Ｗと、ヒステリシス上限値演算部１０４からのヒステリシス上限値Ｉ_ＨＵ、Ｉ_ＨＶ、Ｉ_ＨＷとをそれぞれ比較する。

下限比較部１０７は、変流器ＣＴを用いて計測した３相インバータ部１０の出力電流Ｉ_Ｕ、Ｉ_Ｖ、Ｉ_Ｗと、ヒステリシス下限値演算部１０５からのヒステリシス下限値Ｉ_ＬＵ、Ｉ_ＬＶ、Ｉ_ＬＷとをそれぞれ比較する。

主ゲート信号作成部１０８は、上限比較部１０６及び下限比較部１０７の比較結果に基づいて、３相インバータ部１０のスイッチング素子ＳＷ_Ｕ１〜ＳＷ_Ｕ４、ＳＷ_Ｖ１〜ＳＷ_Ｖ４、ＳＷ_Ｗ１〜ＳＷ_Ｗ４をそれぞれオン・オフさせるための主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕ、Ｑ_Ｖ、ＱＸ_Ｖ、Ｑ_Ｗ、ＱＸ_Ｗを作成する。各主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕ、Ｑ_Ｖ、ＱＸ_Ｖ、Ｑ_Ｗ、ＱＸ_Ｗは、論理値１または０を取るパルス信号である。各相の主ゲート信号は位相ずれを除いて略同様であるので、以下では、Ｕ相の主ゲート信号について説明する。図３及び図４に示すように、主ゲート信号作成部１０８は、出力電流Ｉ_Ｕが、正弦波の電流指令値Ｉ_ＣＵに対して所定のヒステリシス幅±ΔＩ_Ｈ以内に収まるように、Ｕ相のスイッチング素子ＳＷ_Ｕ１〜ＳＷ_Ｕ４をそれぞれオン・オフさせるための主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕを作成する。

正負位相領域判定部１０９は、電流指令値が正値である正位相領域と、電流指令値が負値である負位相領域とを判定する。換言すれば、正負位相領域判定部１０９は、電流指令値のゼロクロス時点を判定する。

全ゲート信号作成部１１０は、正負位相領域判定部１０９の判定結果に基づいて、主ゲート信号作成部１０８からの主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕ、Ｑ_Ｖ、ＱＸ_Ｖ、Ｑ_Ｗ、ＱＸ_Ｗを、３相インバータ部１０のスイッチング素子ＳＷ_Ｕ１〜ＳＷ_Ｕ４、ＳＷ_Ｖ１〜ＳＷ_Ｖ４、ＳＷ_Ｗ１〜ＳＷ_Ｗ４をそれぞれオン・オフさせるゲート信号Ｇ_Ｕ１〜Ｇ_Ｕ４、Ｇ_Ｖ１〜Ｇ_Ｖ４、Ｇ_Ｗ１〜Ｇ_Ｗ４に割り当てる。各相のゲート信号は位相ずれを除いて略同様であるので、以下では、Ｕ相のゲート信号について説明する。

図４に示すように、全ゲート信号作成部１１０は、電流指令値Ｉ_ＣＵが正値である正位相領域では、主ゲート信号Ｑ_Ｕを、第１のスイッチング素子ＳＷ_Ｕ１をオン・オフさせるゲート信号Ｇ_Ｕ１に割り当て、主ゲート信号ＱＸ_Ｕを、第３のスイッチング素子ＳＷ_Ｕ３をオン・オフさせるゲート信号Ｇ_Ｕ３に割り当てる。このとき、第２のスイッチング素子ＳＷ_Ｕ２のためのゲート信号Ｇ_Ｕ２には、常時オフ信号を割り当て、第４のスイッチング素子ＳＷ_Ｕ４のためのゲート信号Ｇ_Ｕ４には、常時オン信号を割り当てる。

また、全ゲート信号作成部１１０は、電流指令値Ｉ_ＣＵが負値である負位相領域では、主ゲート信号Ｑ_Ｕを、第４のスイッチング素子ＳＷ_Ｕ４をオン・オフさせるゲート信号Ｇ_Ｕ４に割り当て、主ゲート信号ＱＸ_Ｕを、第２のスイッチング素子ＳＷ_Ｕ２をオン・オフさせるゲート信号Ｇ_Ｕ２に割り当てる。このとき、第１のスイッチング素子ＳＷ_Ｕ１のためのゲート信号Ｇ_Ｕ１には、常時オフ信号を割り当て、第３のスイッチング素子ＳＷ_Ｕ３のためのゲート信号Ｇ_Ｕ３には、常時オン信号を割り当てる。

なお、全ゲート信号作成部１１０は、高電位側直流入力電力線Ｌ_Ｈ及び低電位側直流入力電力線Ｌ_Ｌに接続される主なスイッチング素子ＳＷ_Ｕ１、ＳＷ_Ｕ２のゲート信号Ｇ_Ｕ１、Ｇ_Ｕ２の割り当てのみを行い、中性点入力電力線Ｌ_Ｎに接続される中性相スイッチング素子ＳＷ_Ｕ３、ＳＷ_Ｕ４のゲート信号Ｇ_Ｕ３、Ｇ_Ｕ４として、ゲート信号Ｇ_Ｕ１、Ｇ_Ｕ２の反転信号（ＮＯＴ信号、排他的信号）を用いてもよい。

換言すれば、全ゲート信号作成部１１０は、電流指令値Ｉ_ＣＵが正値である正位相領域では、主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕを、正モード用スイッチング素子である第１のスイッチング素子ＳＷ_Ｕ１と第３のスイッチング素子ＳＷ_Ｕ３とにそれぞれ割り当て（正スイッチングモード）、電流指令値Ｉ_ＣＵが負値である負位相領域では、主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕを、負モード用スイッチング素子である第２のスイッチング素子ＳＷ_Ｕ２と第４のスイッチング素子ＳＷ_Ｕ４とにそれぞれ割り当てる（負スイッチングモード）。すなわち、制御部２０は、電流指令値Ｉ_ＣＵがゼロクロスするときに、正スイッチングモードと負スイッチングモードとのスイッチングモード切換を行う。

以上説明したように、この電力変換装置１によれば、ヒステリシスコンパレータ方式制御のために電流指令値Ｉ_ＣＵ、Ｉ_ＣＶ、Ｉ_ＣＷがゼロクロスするときに、正スイッチングモードと負スイッチングモードとのスイッチングモード切換を行うので、３レベル型の３相インバータ部１０のための制御部２０にヒステリシスコンパレータ方式制御を用いても良好に制御可能である。

図５は、本発明の関連の電力変換装置のシミュレーション結果を示す図であり、図６は、図５における各部波形を拡大して示す図である。図５及び図６によれば、良好な出力電流Ｉ_Ｕ、Ｉ_Ｖ、Ｉ_Ｗ波形が得られた。
［本発明の実施形態に係る電力変換装置］

次に、本発明の一実施形態に係るヒステリシスコンパレータ方式制御及び強制スイッチング停止制御を用いた３レベル型のインバータについて説明する。本発明の一実施形態に係る電力変換装置１Ａは、図１に示す電力変換装置１において制御部２０に代えて制御部２０Ａを備える構成で電力変換装置１と相違する。制御部２０Ａは、各相用の電流指令値のピーク値の時点を含む所定期間だけ、上記したヒステリシスコンパレータ方式制御に依らずに、各相用のスイッチング素子を強制的にオン・オフさせる強制スイッチング停止制御の機能を有する点で制御部２０と異なる。

図７は、制御部２０Ａの一例の回路ブロック図である。図７に示す制御部２０Ａは、図２に示す制御部２０に加え、更に、ゼロクロス比較部２０１と、カウンタ２０２と、位相決定部２０３と、強制スイッチング停止信号作成部２０４と、電圧ベクトル演算部３０１と、空間ベクトル座標系領域判定部３０２と、強制スイッチング停止可否判定部３０３と、主ゲート信号出力部３０４とを有する。
（強制スイッチング停止制御）

ゼロクロス比較部２０１は、図８に示すように、相電圧変換部１０１からの１相の相電圧（この例ではＵ相電圧Ｖ_Ｕ）を０Ｖ（ボルト）の基準値と比較して、相電圧Ｖ_Ｕが負のときに論理値１を出力し、０Ｖ以上のときに論理値０を出力する。

カウンタ２０２は、相電圧Ｖ_Ｕの一周期ごとに、即ちゼロクロス比較部２０１の出力の一周期ごとに、ゼロクロス比較部２０１の出力の立下りエッジ時点から、その立下りエッジ時点のカウント値を０にして、カウントを開始する。

位相決定部２０３は、ここでは一例として、予めカウンタ２０２でカウントした一周期分のカウント値を用いて、その値を３６０で割って１度当たりのカウント値を算出しておく。そしてカウンタの現在のカウント値に上記１度当たりのカウント値を掛けることにより、相電圧Ｖ_Ｕの現在の位相［度］を求める。更に、当該３相インバータ装置を動作させる所望の力率を加味することにより、当該力率に応じた電流指令値Ｉ_ＣＵの位相（これは出力電流Ｉ_Ｕの位相と同じである）を求める。例えば力率１ならば、相電圧Ｖ_Ｕと電流指令値Ｉ_ＣＵとは同じ位相になる。Ｖ相、Ｗ相の位相は、Ｕ相の位相からそれぞれ１２０度ずつ遅らせることにより求める。

強制スイッチング停止信号作成部２０４は、図９に示すように、位相決定部２０３で求めた位相に基づいて、Ｕ相を例に説明すると、電流指令値Ｉ_ＣＵの正側のピーク値の時点を含む所定期間だけ、上記した主ゲート信号作成部１０８からの主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕに依らずに、上記した２つの正モード用スイッチング素子である第１及び第３のスイッチング素子ＳＷ_Ｕ1，ＳＷ_Ｕ３のうちの第１のスイッチング素子ＳＷ_Ｕ1を強制的にオンさせると共に第３のスイッチング素子ＳＷ_Ｕ３を強制的にオフさせ、かつ、電流指令値Ｉ_ＣＵの負側のピーク値の時点を含む所定期間だけ、主ゲート信号作成部１０８からの主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕに依らずに、上記した２つの負モード用スイッチング素子である第２及び第４のスイッチング素子ＳＷ_Ｕ２，ＳＷ_Ｕ４のうちの第２のスイッチング素子ＳＷ_Ｕ２を強制的にオンさせると共に第４のスイッチング素子ＳＷ_Ｕ４を強制的にオフさせる、強制停止信号ＳＱ_Ｕ、ＳＱＸ_Ｕを作成する。同様に、Ｖ相でも強制停止信号ＳＱ_Ｖ、ＳＱＸ_Ｖを、Ｗ相でも強制停止信号ＳＱ_Ｗ、ＳＱＸ_Ｗを生成する。強制停止信号ＳＱ_Ｕ、ＳＱＸ_Ｕ、ＳＱ_Ｖ、ＳＱＸ_Ｖ、ＳＱ_Ｗ、ＳＱＸ_Ｗは、論理値１または０を取るパルス信号である。

上記所定期間は、例えば、位相の幅で表して６０度の期間である。なお、上記所定期間は、６０度の期間に限られるものではなく、０度よりも大きくかつ６０度以下の期間であれば良い。

これにより、３相の内の１相のスイッチング素子を強制的にオン・オフ制御し、残りの２相のスイッチング素子についてヒステリシスコンパレータ方式制御によってスイッチング制御することが可能となる。
（強制スイッチング停止制御の調整）

電圧ベクトル演算部３０１は、図１０に示すように、相電圧変換部１０１からの相電圧Ｖ_Ｕ、Ｖ_Ｖ、Ｖ_Ｗに対して三相−二相（αβ）変換を行うことによって、電力系統３の系統電圧ベクトルｅを求める。系統電圧ベクトルｅは、軌跡ｘに沿って矢印方向ｙに回転する。

空間ベクトル座標系領域判定部３０２は、図１０及び図１１に示すように、３相インバータ部１０の直流入力電圧Ｅ_ｄｃに応じて、３レベル型の３相インバータ部１０の空間ベクトル座標系を求める。空間ベクトル座標系は、正六角形状をなし、２４個の正三角形状の領域からなる。正三角形状の領域の１９個の頂点Ａ〜Ｔ（Ｑ除く）は、３レベル型の３相インバータ部１０の２７通りのスイッチングパターン（スイッチングモード）を示す。３レベル型３相インバータ部１０は、３相が独立に３値を取り得るので、そのスイッチングパターンは、図１１に示すように３^３＝２７通りとなる。

例えば、Ｄ（１，−１，０）は、Ｕ相のスイッチングモードが「１」であり、Ｖ相のスイッチングモードが「−１」であり、Ｗ相のスイッチングモードが「０」であることを示す。「１」は、上記した正スイッチングモードにおいて第１のスイッチング素子ＳＷ_Ｕ１、ＳＷ_Ｖ１、ＳＷ_Ｗ１がオンであるモード（第３のスイッチング素子ＳＷ_Ｕ３、ＳＷ_Ｖ３、ＳＷ_Ｗ３はオフ）を示す。「−１」は、上記した負スイッチングモードにおいて第２のスイッチング素子ＳＷ_Ｕ２、ＳＷ_Ｖ２、ＳＷ_Ｗ２がオンであるモード（第４のスイッチング素子ＳＷ_Ｕ４、ＳＷ_Ｖ４、ＳＷ_Ｗ４はオフ）を示す。「０」は、正スイッチングモード及び負スイッチングモードにおいて第３のスイッチング素子ＳＷ_Ｕ３、ＳＷ_Ｖ３、ＳＷ_Ｗ３及び第４のスイッチング素子ＳＷ_Ｕ４、ＳＷ_Ｖ４、ＳＷ_Ｗ４がオンであるモード（第１のスイッチング素子ＳＷ_Ｕ１、ＳＷ_Ｖ１、ＳＷ_Ｗ１及び第２のスイッチング素子ＳＷ_Ｕ２、ＳＷ_Ｖ２、ＳＷ_Ｗ２がオフ）を示す。

空間ベクトル座標系領域判定部３０２は、電圧ベクトル演算部３０１からの系統電圧ベクトルｅが、空間ベクトル座標系における頂点ＤＣＢＧＦＴＮＭＬＲＪＩを結ぶ六芒星境界線ｚを超える外側の領域に到達するか、或いは、六芒星境界線ｚ以内の内側の領域に到達するか判定する。

強制スイッチング停止可否判定部３０３は、空間ベクトル座標系領域判定部３０２の判定結果に基づいて、系統電圧ベクトルｅが空間ベクトル座標系の六芒星境界線ｚを超える外側の領域に到達する場合に、強制スイッチング停止可能と判定し、強制スイッチング停止信号作成部２０４からの強制停止信号ＳＱ_Ｕ、ＳＱＸ_Ｕ、ＳＱ_Ｖ、ＳＱＸ_Ｖ、ＳＱ_Ｗ、ＳＱＸ_Ｗを主ゲート信号出力部３０４へ供給する。一方、系統電圧ベクトルｅが空間ベクトル座標系の六芒星境界線ｚ以内の内側の領域に到達する場合には、強制スイッチング停止可否判定部３０３は、強制スイッチング停止不可と判定し、強制スイッチング停止信号作成部２０４からの強制停止信号ＳＱ_Ｕ、ＳＱＸ_Ｕ、ＳＱ_Ｖ、ＳＱＸ_Ｖ、ＳＱ_Ｗ、ＳＱＸ_Ｗを主ゲート信号出力部３０４へ供給しない。

主ゲート信号出力部３０４は、図１３に示すように、主ゲート信号作成部１０８からの信号Ｑ_Ｕ、ＱＸ_Ｕ、Ｑ_Ｖ、ＱＸ_Ｖ、Ｑ_Ｗ、ＱＸ_Ｗと、強制スイッチング停止可否判定部３０３からの強制停止信号ＳＱ_Ｕ、ＳＱＸ_Ｕ、ＳＱ_Ｖ、ＳＱＸ_Ｖ、ＳＱ_Ｗ、ＳＱＸ_Ｗとに基づいて、強制停止信号ＳＱ_Ｕ、ＳＱＸ_Ｕ、ＳＱ_Ｖ、ＳＱＸ_Ｖ、ＳＱ_Ｗ、ＳＱＸ_Ｗが供給される期間ではこれを、強制停止信号ＳＱ_Ｕ、ＳＱＸ_Ｕ、ＳＱ_Ｖ、ＳＱＸ_Ｖ、ＳＱ_Ｗ、ＳＱＸ_Ｗが供給されない期間では信号Ｑ_Ｕ、ＱＸ_Ｕ、Ｑ_Ｖ、ＱＸ_Ｖ、Ｑ_Ｗ、ＱＸ_Ｗを、主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕ、Ｑ_Ｖ、ＱＸ_Ｖ、Ｑ_Ｗ、ＱＸ_Ｗとして正負位相領域判定部１０９へ供給する。

その後、上記したように、正負位相領域判定部１０９及び全ゲート信号作成部１１０によって、主ゲート信号出力部３０４からの主ゲート信号Ｑ_Ｕ、ＱＸ_Ｕ、Ｑ_Ｖ、ＱＸ_Ｖ、Ｑ_Ｗ、ＱＸ_Ｗを、３相インバータ部１０のスイッチング素子ＳＷ_Ｕ１〜ＳＷ_Ｕ４、ＳＷ_Ｖ１〜ＳＷ_Ｖ４、ＳＷ_Ｗ１〜ＳＷ_Ｗ４をそれぞれオン・オフさせるゲート信号Ｇ_Ｕ１〜Ｇ_Ｕ４、Ｇ_Ｖ１〜Ｇ_Ｖ４、Ｇ_Ｗ１〜Ｇ_Ｗ４に割り当てる。

ところで、ヒステリシスコンパレータ方式制御を用いた３レベル型３相インバータにおいて、スイッチング損失低減を目的として、特許文献２に記載のような強制スイッチング停止制御を適用すると、すなわち、本実施形態の電力変換装置１Ａにおいて電圧ベクトル演算部３０１と、空間ベクトル座標系領域判定部３０２と、強制スイッチング停止可否判定部３０３とによる強制スイッチング停止制御の調整を備えず、強制スイッチング停止信号作成部２０４からの強制停止信号を主ゲート信号出力部３０４へ直接供給すると、強制スイッチング停止制御中に過電流が発生してしまい、交流出力電流が歪んでしまう（例えば、図１５の時点ｔ_Ｕ。なお、時点ｔ_Ｗにおける過電流は、他のＷ相の強制スイッチング停止制御に起因するものである。）。

この強制スイッチング停止制御中における過電流の発生について、空間ベクトル論理を用いて解析する。例えば、非特許文献１に記載のようなベクトル制御方式では、空間ベクトル座標系における２７通りのスイッチングモードのうち、常に３通りのスイッチングモードが選択される。具体的には、ベクトル制御方式では、３相を総合的に制御するので、リップルが最小となるように最小の領域、すなわち、電圧ベクトルｅが到達する１つの正三角形状の領域、に対する３つの頂点が示すスイッチングモードが選択される。

一方、ヒステリシスコンパレータ制御方式では、３相個別に電流制御を行うので、例えば６０ｄｅｇ〜１２０ｄｅｇの期間では、７つの頂点Ａ（１，−１，−１），Ｂ（１，０，−１），Ｇ（０，０，−１），Ｏ（０，０，０），Ｉ（０，−１，０），Ｄ（１，−１，０），Ｃ（１，０，０），Ｃ（０，−１，−１）が示すスイッチングモードの何れかが選択されることとなる。

そして、この６０ｄｅｇ〜１２０ｄｅｇの期間において、Ｕ相の強制スイッチング停止制御を実行すると、７つの頂点のうちのＵ相が「１」を取り得る４つの頂点Ａ（１，−１，−１），Ｂ（１，０，−１），Ｃ（１，０，０），Ｄ（１，−１，０）が示すスイッチングモードの何れかが選択されることとなる。

ここで、系統電圧ベクトルｅが４つの頂点ＡＢＣＤを結ぶ領域に到達する場合、換言すれば、図１０〜図１２に示すように六芒星境界線ｚにおける頂点ＤＣＢを結ぶ境界を超える領域に到達する場合、Ｕ相の強制スイッチング停止制御を行っても、残り２相でヒステリシスコンパレータ方式制御によるスイッチング制御を行うことによって、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われることとなる。一方、系統電圧ベクトルｅが４つの頂点ＡＢＣＤを結ぶ領域に到達しない場合、換言すれば、図１０〜図１２に示すように六芒星境界線ｚにおける頂点ＤＣＢを結ぶ境界以内の領域に到達する場合、Ｕ相の強制スイッチング停止制御を行うと、残り２相でヒステリシスコンパレータ方式制御によるスイッチング制御を行っても、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われず、過電流が発生してしまい、交流出力電流が歪んでしまうこととなる。

同様に、２４０ｄｅｇ〜３００ｄｅｇの期間では、Ｕ相の強制スイッチング停止制御を実行すると、７つの頂点ＫＬＲＯＴＮＭのうちのＵ相が「−１」を取り得る４つの頂点ＫＬＭＮが示すスイッチングモードの何れかが選択されることとなる。系統電圧ベクトルｅが４つの頂点ＫＬＭＮを結ぶ領域に到達する場合、換言すれば、六芒星境界線ｚにおける頂点ＮＭＬを結ぶ境界を超える領域に到達する場合、Ｕ相の強制スイッチング停止制御を行っても、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われることとなる。一方、系統電圧ベクトルｅが４つの頂点ＫＬＭＮを結ぶ領域に到達しない場合、換言すれば、六芒星境界線ｚにおける頂点ＮＭＬを結ぶ境界以内の領域に到達する場合、Ｕ相の強制スイッチング停止制御を行うと、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われず、過電流が発生してしまい、交流出力電流が歪んでしまうこととなる。

同様に、１８０ｄｅｇ〜２４０ｄｅｇの期間では、Ｖ相の強制スイッチング停止制御を実行すると、７つの頂点ＳＮＭＯＧＦＴのうちのＶ相が「１」を取り得る４つの頂点ＳＮＴＦが示すスイッチングモードの何れかが選択されることとなる。系統電圧ベクトルｅが４つの頂点ＳＮＴＦを結ぶ領域に到達する場合、換言すれば、六芒星境界線ｚにおける頂点ＦＴＮを結ぶ境界を超える領域に到達する場合、Ｖ相の強制スイッチング停止制御を行っても、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われることとなる。一方、系統電圧ベクトルｅが４つの頂点ＳＮＴＦを結ぶ領域に到達しない場合、換言すれば、六芒星境界線ｚにおける頂点ＦＴＮを結ぶ境界以内の領域に到達する場合、Ｖ相の強制スイッチング停止制御を行うと、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われず、過電流が発生してしまい、交流出力電流が歪んでしまうこととなる。

同様に、０ｄｅｇ〜６０ｄｅｇの期間では、Ｖ相の強制スイッチング停止制御を実行すると、７つの頂点ＨＤＣＯＲＪＩのうちのＶ相が「−１」を取り得る４つの頂点ＨＤＩＪが示すスイッチングモードの何れかが選択されることとなる。系統電圧ベクトルｅが４つの頂点ＨＤＩＪを結ぶ領域に到達する場合、換言すれば、六芒星境界線ｚにおける頂点ＪＩＤを結ぶ境界を超える領域に到達する場合、Ｖ相の強制スイッチング停止制御を行っても、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われることとなる。一方、系統電圧ベクトルｅが４つの頂点ＨＤＩＪを結ぶ領域に到達しない場合、換言すれば、六芒星境界線ｚにおける頂点ＪＩＤを結ぶ境界以内の領域に到達する場合、Ｖ相の強制スイッチング停止制御を行うと、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われず、過電流が発生してしまい、交流出力電流が歪んでしまうこととなる。

同様に、３００ｄｅｇ〜３６０ｄｅｇの期間では、Ｗ相の強制スイッチング停止制御を実行すると、７つの頂点ＰＪＩＯＭＬＲのうちのＷ相が「１」を取り得る４つの頂点ＰＪＲＬが示すスイッチングモードの何れかが選択されることとなる。系統電圧ベクトルｅが４つの頂点ＰＪＲＬを結ぶ領域に到達する場合、換言すれば、六芒星境界線ｚにおける頂点ＬＲＪを結ぶ境界を超える領域に到達する場合、Ｗ相の強制スイッチング停止制御を行っても、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われることとなる。一方、系統電圧ベクトルｅが４つの頂点ＰＪＲＬを結ぶ領域に到達しない場合、換言すれば、六芒星境界線ｚにおける頂点ＬＲＪを結ぶ境界以内の領域に到達する場合、Ｗ相の強制スイッチング停止制御を行うと、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われず、過電流が発生してしまい、交流出力電流が歪んでしまうこととなる。

同様に、１２０ｄｅｇ〜１８０ｄｅｇの期間では、Ｗ相の強制スイッチング停止制御を実行すると、７つの頂点ＥＦＴＯＣＢＧのうちのＷ相が「−１」を取り得る４つの頂点ＥＦＧＢが示すスイッチングモードの何れかが選択されることとなる。系統電圧ベクトルｅが４つの頂点ＥＦＧＢを結ぶ領域に到達する場合、換言すれば、六芒星境界線ｚにおける頂点ＢＧＦを結ぶ境界を超える領域に到達する場合、Ｗ相の強制スイッチング停止制御を行っても、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われることとなる。一方、系統電圧ベクトルｅが４つの頂点ＥＦＧＢを結ぶ領域に到達しない場合、換言すれば、六芒星境界線ｚにおける頂点ＢＧＦを結ぶ境界以内の領域に到達する場合、Ｗ相の強制スイッチング停止制御を行うと、ヒステリシスコンパレータ方式制御による指令電流追従制御が適切に行われず、過電流が発生してしまい、交流出力電流が歪んでしまうこととなる。

しかしながら、この実施形態の電力変換装置１によれば、電圧ベクトル演算部３０１と、空間ベクトル座標系領域判定部３０２と、強制スイッチング停止可否判定部３０３とによる強制スイッチング停止制御の調整を備え、図１３に示すように、３相のうちの何れか１相の強制スイッチング停止制御の所定期間中であっても、系統電圧ベクトルｅが３相インバータ部１０の空間ベクトル座標系における六芒星境界線ｚ以内の領域に到達する場合には、すなわち、強制スイッチング停止制御を行うとヒステリシスコンパレータ方式制御による指令電流追従制御が不能な領域（ヒステリシスコンパレータ方式制御＋強制スイッチング停止制御の制御不能領域）に到達する場合には、強制スイッチング停止制御を行わない。すなわち、上記したように、例えば６０ｄｅｇ〜１２０ｄｅｇの期間で考えると、４つの頂点ＡＢＣＤが示すスイッチングモードによる強制スイッチング停止制御ではなく、７つの頂点ＡＢＧＯＩＤＣが示すスイッチングモードによるヒステリシスコンパレータ方式制御が継続される。したがって、指令電流追従制御が可能となり、過電流の発生を抑制することができ、交流出力電流の歪みを低減することができる。

また、この実施形態の電力変換装置１によれば、系統電圧ベクトルｅが３相インバータ部１０の空間ベクトル座標系における六芒星境界線ｚを超える領域に到達する場合には、すなわち、強制スイッチング停止制御を行ってもヒステリシスコンパレータ方式制御による指令電流追従制御が可能な領域（ヒステリシスコンパレータ方式制御＋強制スイッチング停止制御の制御可能領域）に到達する場合には、図１３の強制スイッチング停止制御の実期間に示すように、強制スイッチング停止制御を行うので、電流が比較的に大きい所定期間におけるスイッチング回数を減らし、スイッチング損失を低減することができる。

図１４は、強制スイッチング停止制御を備え、強制スイッチング停止制御の調整を備えない電力変換装置のシミュレーション結果を示す図であり、図１５は、図１４における各部波形を拡大して示す図である。また、図１６は、本実施形態の電力変換装置のシミュレーション結果を示す図であり、図１７は、図１６における各部波形を拡大して示す図である。図１４、１５によれば、Ｕ相強制スイッチング停止制御中の時点ｔ_Ｕにおいてヒステリシス上限値Ｉ_ＨＵを超える過電流が発生してしまい、電流波形Ｉ_Ｕが歪んでしまった。なお、時点ｔ_Ｗにおける過電流は、他のＷ相の強制スイッチング停止制御に起因するものである。一方、図１６、１７によれば、Ｕ相強制スイッチング停止制御の所定期間（６０ｄｅｇ〜１２０ｄｅｇ、２４０ｄｅｇ〜３００ｄｅｇ）において、系統電圧ベクトルｅが３相インバータ部１０の空間ベクトル座標系における六芒星境界線ｚを超える領域に到達する場合には強制スイッチング停止制御を行うが（本シミュレーション結果では、Ｕ相強制スイッチング停止制御の実期間は７２ｄｅｇ〜１０８ｄｅｇ、２５２ｄｅｇ〜２８８ｄｅｇであった。）、系統電圧ベクトルｅが３相インバータ部１０の空間ベクトル座標系における六芒星境界線ｚ以内の領域に到達する場合には強制スイッチング停止制御を行わないので、指令電流追従制御が可能となり、過電流の発生を抑制することができ、交流出力電流の歪みを低減することができた。なお、上記した強制スイッチング停止制御の実期間は、あくまで一シミュレーション結果であり、条件によって、主に直流入力電圧の大きさ及び系統電圧の大きさによって、異なるものである。

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、３レベル型３相インバータ部１０として図１に示す所謂Ａ−ＮＰＣ型（advanced NPC：アドバンスドＮＰＣ）（双方向スイッチ式ＮＰＣ型ともいう）のインバータ構成を例示したが、本発明の特徴は、図１８に示す所謂ＮＰＣ型（Neutral Point Clamped：中性点クランプ型）のインバータ構成にも適用可能である。

このＮＰＣ型インバータ部は、３相インバータ部１０は、Ｕ相用第１〜第４のスイッチング素子ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４、Ｖ相用第１〜第４のスイッチング素子ＳＷ_Ｖ１，ＳＷ_Ｖ２，ＳＷ_Ｖ３，ＳＷ_Ｖ４、Ｗ相用第１〜第４のスイッチング素子ＳＷ_Ｗ１，ＳＷ_Ｗ２，ＳＷ_Ｗ３，ＳＷ_Ｗ４に加え、Ｕ相用第１及び第２のＮＰＣ（中性点クランプ）ダイオードＤ_Ｕ５，Ｄ_Ｕ６、Ｖ相用第１及び第２のＮＰＣダイオードＤ_Ｖ５，Ｄ_Ｖ６、及び、Ｗ相用第１及び第２のＮＰＣダイオードＤ_Ｗ５，Ｄ_Ｗ６を有する。各相の構成は同様であるので、以下では、Ｕ相の構成について説明する。

具体的には、第１のスイッチング素子ＳＷ_Ｕ１と第４のスイッチング素子ＳＷ_Ｕ４とは、高電位側直流入力電力線Ｌ_ＨとＵ相用交流出力電力線Ｌ_Ｕとの間に順に直列に接続されており、第３のスイッチング素子ＳＷ_Ｕ３と第２のスイッチング素子ＳＷ_Ｕ２とは、Ｕ相用交流出力電力線Ｌ_Ｕと低電位側直流入力電力線Ｌ_Ｌとの間に順に直列に接続されている。より具体的には、第１のスイッチング素子ＳＷ_Ｕ１のコレクタ端子は高電位側直流入力電力線Ｌ_Ｈに接続されており、第１のスイッチング素子ＳＷ_Ｕ１のエミッタ端子は第４のスイッチング素子ＳＷ_Ｕ４のコレクタ端子に接続されており、第４のスイッチング素子ＳＷ_Ｕ４のエミッタ端子はＵ相用交流出力電力線Ｌ_Ｕに接続されている。一方、第３のスイッチング素子ＳＷ_Ｕ３のコレクタ端子はＵ相用交流出力電力線Ｌ_Ｕに接続されており、第３のスイッチング素子ＳＷ_Ｕ３のエミッタ端子は第２のスイッチング素子ＳＷ_Ｕ２のコレクタ端子に接続されており、第２のスイッチング素子ＳＷ_Ｕ２のエミッタ端子は低電位側直流入力電力線Ｌ_Ｌに接続されている。

また、第１のＮＰＣダイオードＤ_Ｕ５は、第３及び第２のスイッチング素子ＳＷ_Ｕ３，ＳＷ_Ｕ２間の接続点と、高電位側直流入力電力線Ｌ_Ｈと低電位側直流入力電力線Ｌ_Ｌとの中間の電位を有する中性点入力電力線Ｌ_Ｎとの間に接続されており、第２のＮＰＣダイオードＤ_Ｕ６は、中性点入力電力線Ｌ_Ｎと、第１及び第４のスイッチング素子ＳＷ_Ｕ１，ＳＷ_Ｕ４間の接続点との間に接続されている。より具体的には、第１のＮＰＣダイオードＤ_Ｕ５のアノード端子は、第３及び第２のスイッチング素子ＳＷ_Ｕ３，ＳＷ_Ｕ２間の接続点に接続されており、第１のＮＰＣダイオードＤ_Ｕ５のカソード端子は、中性点入力電力線Ｌ_Ｎに接続されている。一方、第２のＮＰＣダイオードＤ_Ｕ６のアノード端子は、中性点入力電力線Ｌ_Ｎに接続されており、第２のＮＰＣダイオードＤ_Ｕ６のカソード端子は、第１及び第４のスイッチング素子ＳＷ_Ｕ１，ＳＷ_Ｕ４間の接続点に接続されている。

第１〜第４のスイッチング素子ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４には、帰還ダイオードＤ_Ｕ１，Ｄ_Ｕ２，Ｄ_Ｕ３，Ｄ_Ｕ４が並列に接続されている。具体的には、帰還ダイオードＤ_Ｕ１，Ｄ_Ｕ２，Ｄ_Ｕ３，Ｄ_Ｕ４のアノード端子はそれぞれエミッタ端子に接続され、カソード端子はコレクタ端子に接続される。

この形態でも、第１のスイッチング素子ＳＷ_Ｕ１と第３のスイッチング素子ＳＷ_Ｕ３とが排他的にスイッチングすることによって、Ｕ相出力電流の正側を生成する（正スイッチングモード）。すなわち、第１のスイッチング素子ＳＷ_Ｕ１と第３のスイッチング素子ＳＷ_Ｕ３とが２つの正モード用スイッチング素子である。

また、本実施形態では、３レベル型３相インバータ部１０として図１に示すように第３のスイッチング素子ＳＷ_Ｕ３，ＳＷ_Ｖ３，ＳＷ_Ｗ３と第４のスイッチング素子ＳＷ_Ｕ４，ＳＷ_Ｖ４，ＳＷ_Ｗ４とが逆向きに直列に接続されたＡ−ＮＰＣ型のインバータ構成を例示したが、本発明の特徴は、図１９に示すように第３のスイッチング素子ＳＷ_Ｕ３，ＳＷ_Ｖ３，ＳＷ_Ｗ３と第４のスイッチング素子ＳＷ_Ｕ４，ＳＷ_Ｖ４，ＳＷ_Ｗ４とが逆向きに並列に接続された所謂ＲＢ−ＩＧＢＴ（Reverse Blocking Insulated Gate Bipolar Transistor）を用いたＡ−ＮＰＣ型のインバータ構成にも適用可能である。

１，１Ａ…電力変換装置、２…直流電源、３…商用電力系統、１０…３相インバータ部、２０，２０Ａ…制御部、１０１…相電圧変換部、１０２…電流指令値作成部、１０３…ヒステリシス幅設定部、１０４…ヒステリシス上限値演算部、１０５…ヒステリシス下限値演算部、１０６…上限比較部、１０７…下限比較部、１０８…主ゲート信号作成部、１０９…正負位相領域判定部、１１０…全ゲート信号作成部、２０１…ゼロクロス比較部、２０２…カウンタ、２０３…位相決定部、２０４…強制スイッチング停止信号作成部、３０１…電圧ベクトル演算部、３０２…空間ベクトル座標系領域判定部、３０３…強制スイッチング停止可否判定部、３０４…主ゲート信号出力部、Ｌ…インダクタ、Ｃ…コンデンサ、Ｃ_Ｎ…中性点クランプコンデンサ、ＣＴ…変流器（電流検出器）、ＶＴ…計器用変圧器（電圧検出器）、Ｌ_Ｈ…高電位側直流入力電力線、Ｌ_Ｌ…低電位側直流入力電力線、Ｌ_Ｎ…中性点入力電力線、Ｌ_Ｕ，Ｌ_Ｖ，Ｌ_Ｗ…交流出力電力線、ＳＷ_Ｕ１〜ＳＷ_Ｕ４，ＳＷ_Ｖ１〜ＳＷ_Ｖ４，ＳＷ_Ｗ１〜ＳＷ_Ｗ４…第１〜第４のスイッチング素子、Ｄ_Ｕ１〜Ｄ_Ｕ４，Ｄ_Ｖ１〜Ｄ_Ｖ４，Ｄ_Ｗ１〜Ｄ_Ｗ４…帰還ダイオード、Ｄ_Ｕ５，Ｄ_Ｕ６，Ｄ_Ｖ５，Ｄ_Ｖ６，Ｄ_Ｗ５，Ｄ_Ｗ６…第１及び第２のＮＰＣ（中性点クランプ）ダイオード、Ｇ_Ｕ１〜Ｇ_Ｕ４，Ｇ_Ｖ１〜Ｇ_Ｖ４，Ｇ_Ｗ１〜Ｇ_Ｗ４…ゲート信号、Ｑ_Ｕ，ＱＸ_Ｕ，Ｑ_Ｖ，ＱＸ_Ｖ，Ｑ_Ｗ，ＱＸ_Ｗ…主ゲート信号、ＳＱ_Ｕ，ＳＱ_Ｕ，ＳＱ_Ｖ，ＳＱ_Ｖ，ＳＱ_Ｗ，ＳＱ_Ｗ…強制停止信号、Ｅ_ｄｃ…直流入力電圧、Ｉ_Ｕ…出力電流、Ｉ_Ｐ…電流振幅指令、Ｉ_ＣＵ，Ｉ_ＣＶ，Ｉ_ＣＷ…電流指令値、Ｉ_ＨＵ，Ｉ_ＨＶ，Ｉ_ＨＷ…ヒステリシス上限値、Ｉ_ＬＵ，Ｉ_ＬＶ，Ｉ_ＬＷ…ヒステリシス下限値、Ｖ_ＵＶ，Ｖ_ＶＷ，Ｖ_ＷＵ…線間電圧、Ｖ_Ｕ，Ｖ_Ｖ，Ｖ_Ｗ…相電圧、ｅ…系統電圧ベクトル、ｚ…六芒星境界線。

Claims

商用電力系統への連系を行う電力変換装置であって、
直流電力を交流電力に変換する３レベル型の３相インバータ部であって、相ごとに、出力電流の正側を生成する正スイッチングモードにおいて排他的にスイッチングを行う２つの正モード用スイッチング素子と、前記出力電流の負側を生成する負スイッチングモードにおいて排他的にスイッチングを行う２つの負モード用スイッチング素子とを有する前記３相インバータ部と、
相ごとに、前記出力電流を正弦波状の電流指令値に対して所定のヒステリシス幅以内に制御する制御信号を生成して、前記正スイッチングモードでは前記制御信号を前記２つの正モード用スイッチング素子に供給し、前記負スイッチングモードでは前記制御信号を前記２つの負モード用スイッチング素子に供給するヒステリシスコンパレータ方式の制御部と、
を備え、
前記制御部は、
相ごとに、前記電流指令値の正側のピーク値の時点を含む所定期間だけ、前記制御信号に依らずに、前記２つの正モード用スイッチング素子のうちの高電位側入力に接続された一方を強制的にオンさせると共に他方を強制的にオフさせ、かつ、前記電流指令値の負側のピーク値の時点を含む所定期間だけ、前記制御信号に依らずに、前記２つの負モード用スイッチング素子のうちの低電位側入力に接続された一方を強制的にオンさせると共に他方を強制的にオフさせる強制スイッチング停止制御の機能を有し、
前記商用電力系統における系統電圧ベクトルが、前記３相インバータ部の空間ベクトル座標系における六芒星境界線を超える領域に到達する場合に、前記強制スイッチング停止制御を行い、前記系統電圧ベクトルが、前記空間ベクトル座標系における前記六芒星境界線以内の領域に到達する場合に、前記強制スイッチング停止制御を行わない、
電力変換装置。
前記空間ベクトル座標系は、正六角形状をなし、２４個の正三角形状の領域からなり、前記２４個の正三角形状の領域の１９個の頂点は、前記３相インバータ部の２７個のスイッチングパターンを示し、
前記六芒星境界線は、前記２４個の正三角形状の領域のうちの１２個の正三角形状の領域からなる、
請求項１に記載の電力変換装置。
前記３相インバータ部は、相ごとに、
高電位側入力と対応の相出力との間に接続された第１のスイッチング素子と、
前記対応の相出力と低電位側入力との間に接続された第２のスイッチング素子と、
前記高電位側入力と前記低電位側入力との中間の中性点入力と、前記対応の相出力との間に直列に接続された第３及び第４のスイッチング素子と、
を備え、
前記第１及び第３のスイッチング素子が前記２つの正モード用スイッチング素子であり、
前記第２及び第４のスイッチング素子が前記２つの負モード用スイッチング素子である、
請求項１又は２に記載の電力変換装置。
前記３相インバータ部は、相ごとに、
高電位側入力と対応の相出力との間に順に直列に接続された第１及び第４のスイッチング素子と、
前記対応の相出力と低電位側入力との間に順に直列に接続された第３及び第２のスイッチング素子と、
前記第３及び第２のスイッチング素子間の接続点から、前記高電位側入力と前記低電位側入力との中間の中性点入力へ向けて順方向接続された第１の中性点クランプダイオードと、
前記中性点入力から、前記第１及び第４のスイッチング素子間の接続点へ向けて順方向接続された第２の中性点クランプダイオードと、
を備え、
前記第１及び第３のスイッチング素子が前記２つの正モード用スイッチング素子であり、
前記第２及び第４のスイッチング素子が前記２つの負モード用スイッチング素子である、
請求項１又は２に記載の電力変換装置。