JP2006214781A

JP2006214781A - 光検出器

Info

Publication number: JP2006214781A
Application number: JP2005025809A
Authority: JP
Inventors: Yasuhiro Fukunaga; 康弘福永
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2005-02-02
Filing date: 2005-02-02
Publication date: 2006-08-17
Anticipated expiration: 2025-02-02
Also published as: JP4608329B2

Abstract

【課題】Ｎ形又はＰ形のいずれの半導体基板を用いてもフォトダイオードと回路の混載が可能で、暗電流を低く抑えることが可能な光検出器を提供する。
【解決手段】Ｎ形半導体基板10上に形成された演算増幅器４と、Ｎ形半導体基板をカソードとし該Ｎ形半導体基板上に形成されたＰ形半導体層をアノードとし、アノードを基準電圧端子５にカソードを電源電圧端子７に接続したフォトダイオード１と、Ｐ形半導体層をアノードとし該Ｐ形半導体層上に形成したＮ形半導体層をカソードとし、アノードを基準電圧端子にカソードを演算増幅器の反転入力端子に接続したフォトダイオード２と、演算増幅器の反転入力端子と出力端子間に接続した圧縮ダイオード３と、演算増幅器の非反転入力端子と基準電圧端子間に接続され、フォトダイオード２に対し該フォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生するバイアス電圧発生回路６とで光検出器を構成する。
【選択図】図１

Description

この発明は、光検出器に関わり、特に、入射光に応じた光電流を発生するフォトダイオードとフォトダイオードで発生した光電流を検出するために構成された回路を同一基板上に構成し、フォトダイオードで発生する暗電流を低く抑えることにより高精度な光検出を可能にした光検出器に関する。

図８は、特開平１−１５１２７３号公報に開示されている従来の光検出器の構成を示す回路構成図であり、図９は、図８に示した従来例の光検出器のフォトダイオード部分の断面図である。この公報開示の光検出器101 は、Ｐ形半導体基板115 上に形成したＮ形半導体層116 内のＰ形半導体層117 をアノード、Ｎ形半導体層116 をカソードとし、アノード及びカソードがＰ形半導体基板115 上に形成された演算増幅器104 の非反転入力端子及び反転入力端子にそれぞれ接続されたフォトダイオード114 と、Ｐ形半導体基板115 をアノード、Ｎ形半導体層116 をカソードとし、Ｐ形半導体基板115 上に形成された演算増幅器104 の反転入力端子にカソードを接続し、非反転入力端子にアノードを接続したフォトダイオード113 と、演算増幅器104 の反転入力端子と出力端子間に接続した圧縮ダイオード103 とを備え、前記フォトダイオード113 及び114 の各接合面をゼロバイアスにして使用することを特徴とするものである。

このように構成された従来例の光検出器の出力は、演算増幅器104 の出力端子の電圧をＶout ，熱電圧をＶ_T，圧縮ダイオード103 の逆方向飽和電流をＩs ，圧縮ダイオード103 に流れ込むフォトダイオード113 ，114 で発生した光電流量をＩ_PD，暗電流量をＩ_DARKとすると、次式（1 ）で表すことができる。
Ｖout ＝Ｖ_Tln｛（Ｉ_PD＋Ｉ_DARK）／Ｉs ｝・・・・・・・・・（１）

従来例の光検出器において、光を入射しない状態でのフォトダイオード114 のＩ−Ｖ特性は、図10に示すようになる。図10において、横軸のＶがフォトダイオードに印加するバイアス電圧であり、正方向がフォトダイオードの順バイアス方向、負方向が逆バイアス方向のバイアス電圧である。縦軸は、フォトダイオードに流れる電流であり正方向が順方向の電流、負方向が暗電流であり、光電流と同じ逆方向の電流である。図10からわかるように、従来例のようにフォトダイオード113 ，114 を演算増幅器104 の入力端子間に接続し、ゼロバイアスで使用することによりフォトダイオード113 ，114 の各接合面に電位差が生じないため、フォトダイオード113 ，114 に流れる電流は最小になっている。したがって、光を入射しない状態での電流、すなわち暗電流が最小の状態で光検出が可能である。更に、図10に示すように温度が変化してもゼロバイアスのところでは、暗電流は最小のままで光検出できる。式（１）からわかるように、暗電流Ｉ_DARKを略０に抑圧することにより高精度な光検出が可能になる。
特開平１−１５１２７３号公報

しかし、上記公報開示の従来例では、基板がＰ形半導体基板の場合で演算増幅器等の回路をフォトダイオードと同一基板上に構成することにしか言及されていない。図11に、Ｎ形半導体基板上に光検出器を形成した場合のフォトダイオードの断面図を示す。Ｎ形半導体基板210 上のＰ形半導体層211 をアノードとし、Ｐ形半導体層211 中のＮ形半導体層212 をカソードとするフォトダイオード202 を使って光を検出する。この構成では、更にＰ型半導体層211 をアノード、Ｎ型半導体基板210 をカソードとするフォトダイオード201 が形成されている。

このように、Ｎ形半導体基板210 を用いて演算増幅器等の回路をも形成する場合、Ｎ形半導体基板210 は該回路を構成するＰＭＯＳトランジスタのバルクに相当するため、電源電圧に接続される。そのため、Ｎ形半導体基板を用いてフォトダイオードと回路を混載して構成する場合、従来例のような構成の光検出器の接続をすることができない。Ｎ形半導体基板210 の電位を電源電圧にした場合のフォトダイオード202 のＩ−Ｖ特性を図12に示す。Ｎ形半導体基板210 を電源電圧に接続した場合は、フォトダイオード202 に印加するバイアスをゼロにしても暗電流は最小にならず、フォトダイオード202 に逆バイアスを印加したところで、暗電流が略０に抑圧される。更に、暗電流が略０に抑圧されるバイアス電圧は、図12に示すように温度と共に逆バイアス側にシフトしていくため、温度変化により暗電流が変化する。

本発明は、この点に着目してなされたもので、Ｎ形半導体基板を用いてもＰ形半導体基板を用いてもフォトダイオードと回路の混載が可能で、暗電流を低く抑えることが可能な光検出器を提供することを目的とする。

上記課題を解決するため、本発明の請求項１に係る光検出器は、第１の極性を有する半導体基板上に形成された演算増幅器と、前記半導体基板上に形成され、前記第１の極性と異なる第２の極性を有する第１の半導体層を一方の端子とし、前記第１の半導体層上に形成され、前記第１の極性を有する第２の半導体層を他方の端子とし、前記他方の端子が前記演算増幅器の反転入力端子に接続された第１のフォトダイオードと、前記第１の半導体層を一方の端子とし前記半導体基板を他方の端子とする第２のフォトダイオードと、一方の端子が前記演算増幅器の非反転入力端子に、他方の端子が前記第１のフォトダイオードの一方の端子に夫々接続され、前記第１のフォトダイオードに対し、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生するバイアス電圧発生回路とを有することを特徴とするものである。そして、この請求項１に係る発明に関する実施例には、実施例１が対応する。

本発明の請求項２に係る光検出器は、請求項１に係る光検出器において、前記バイアス電圧発生回路は、使用温度範囲の上限温度に基づき、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生することを特徴とするものである。そして、この請求項２に係る発明に関する実施例には、実施例１が対応する。

本発明の請求項３に係る光検出器は、請求項１に係る光検出器において、前記第１のフォトダイオード近傍に配置された温度検出器と、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧と温度との関係データを記憶する記憶装置と、前記温度検出器からの出力に基づき、前記記憶装置の記憶データを参照して、前記暗電流を略０に抑圧するバイアス電圧を決定し前記バイアス電圧発生回路に設定する演算回路とを更に有することを特徴とするものである。そして、この請求項３に係る発明に関する実施例には、実施例２が対応する。

本発明の請求項４に係る光検出器は、請求項１に係る光検出器において、前記第１のフォトダイオードの暗電流量を検出する電流検出回路と、該電流検出回路からの出力信号に基づき、前記バイアス電圧発生回路から出力されるバイアス電圧を変化させ、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生させる電圧制御回路とを更に有することを特徴とするものである。そして、この請求項４に係る発明に関する実施例には、実施例３が対応する。

本発明の請求項５に係る光検出器は、請求項１に係る光検出器において、前記第１のフォトダイオードと同一の構成を有すると共に、遮光された遮光フォトダイオードと、該遮光フォトダイオードの電流量を検出するための電流検出回路と、前記電流検出部からの出力信号に基づき、前記バイアス電圧発生回路から出力されるバイアス電圧を変化させ、前記第１のダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生させる電圧制御回路とを更に有することを特徴とするものである。そして、この請求項５に係る発明に関する実施例には、実施例４が対応する。

請求項１に係る発明によれば、バイアス電圧発生回路により、第１のフォトダイオードに対し、自らに発生する暗電流を略０に抑圧するバイアス電圧が発生される。したがって、基板として用いる半導体の極性によらず、第１のフォトダイオードに発生する暗電流を略０に抑圧することが可能となる。また請求項２に係る発明によれば、バイアス電圧発生回路により、使用温度範囲の上限温度に基づき、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生する。これにより、例えば、第１のフォトダイオードが図12（図３）に示すような温度特性を有するとき、使用温度範囲の最高温度（上限温度）を60℃とすると、この上限温度に基づき、第１のフォトダイオードに発生する暗電流を抑圧するバイアス電圧を発生することで、温度が25℃，35℃、60℃と温度が変化しても暗電流を略０に抑えることができる。

また請求項３に係る発明によれば、温度検出器により検知された温度に対応する、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を、演算回路により、温度検出器からの出力に基づき、バイアス電圧と温度との関係データを記憶した記憶装置の記憶データを参照して決定し、バイアス電圧発生回路に設定するので、光検出器の温度が変化しても第１のフォトダイオードの暗電流を略０に抑えることができる。また請求項４に係る発明によれば、電流検出回路と電圧制御回路とを更に備えることで、検出された第１のフォトダイオードの暗電流量に応じ、バイアス電圧発生回路から出力されるバイアス電圧が変化させられ、第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生させられるので、暗電流量に応じたバイアス電圧の設定が容易になる。また請求項５に係る発明によれば、遮光フォトダイオード、電流検出回路及び電圧制御回路とを更に有することにより、第１のフォトダイオードを遮光状態にすることなく、遮光フォトダイオードの暗電流量に応じ、バイアス電圧発生回路から出力されるバイアス電圧が変化させられ、第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生させられるので、暗電流量に応じたバイアス電圧の設定を容易、且つ、素早く行うことが可能になる。

次に、本発明を実施するための最良の形態について説明する。

（実施例１）
まず、本発明に係る光検出器の実施例１について説明する。図１の（Ａ），（Ｂ）は、実施例１に係る光検出器の回路構成を示す図であり、図１の（Ａ）はダイオード圧縮方式、図１の（Ｂ）は積分方式の回路構成を示している。図２は、実施例１に係る光検出器の受光部であるフォトダイオード部分の概略断面を示す図である。図３は、本実施例に係る光検出器のフォトダイオードの遮光状態でのＩ−Ｖ特性を示しており、図12に示したものと同一である。

まず、図１の（Ａ）及び図２を用いて本実施例に係るダイオード圧縮方式の光検出器の構成を説明する。光検出器100 において、フォトダイオード１とフォトダイオード２と演算増幅器４は同一基板上に形成される。Ｎ形半導体基板10とＰ形半導体層11の間に形成されたフォトダイオード１のカソード（Ｎ形半導体基板10）は電源電圧端子７に、アノード（Ｐ形半導体層11）は基準電圧端子５に接続され、Ｐ形半導体層11とその中に形成されたＮ形半導体層12を、それぞれアノード及びカソードとして形成されたフォトダイオード２のカソードは、演算増幅器４の反転入力端子に、アノードは基準電圧端子５に接続されている。

そして、フォトダイオード２の暗電流を略０に抑圧するバイアス電圧を印加するためのバイアス電圧発生回路６が演算増幅器４の非反転入力端子と基準電圧端子５との間に接続されている。また、圧縮ダイオード３のカソードを演算増幅器４の反転入力端子に、アノードを演算増幅器４の出力端子に接続して構成されている。

このように接続して構成された光検出器においては、演算増幅器４の出力端子の電圧をＶout ，熱電圧をＶ_T，圧縮ダイオード３の逆方向飽和電流をＩs ，基準電圧端子５に印加される電圧をＶref ，圧縮ダイオード３に流れ込むフォトダイオード２で発生した光電流量をＩ_PD，暗電流量をＩ_DARKとすると、出力電圧Ｖout は次式（２）で表すことができる。
Ｖout ＝Ｖref ＋Ｖ_Tln｛（Ｉ_PD＋Ｉ_DARK）／Ｉs ｝・・・・・・・・・（２）

同様に、図１の（Ｂ）に示した積分方式の光検出器は、圧縮ダイオード３の代わりに、積分容量９及び制御スイッチ８を並列接続したものが演算増幅器４の出力端子と演算増幅器４の反転入力端子の間に接続されて構成されており、それ以外の構成は図１の（Ａ）に示したダイオード圧縮方式のものと同じである。このように構成された光検出器において、演算増幅器４の出力端子の電圧をＶout とし、積分容量９の容量値をＣint ，積分制御スイッチ８をＯＦＦしてる時間をＴint ，基準電圧端子に印加される基準電圧値をＶref ，フォトダイオード２で発生され積分容量９に蓄積される光電流量をＩ_PD，暗電流をＩ_DARKとすると、出力電圧Ｖout は、次式（３）で表すことができる。
Ｖout ＝Ｖref ＋（Ｉ_PD＋Ｉ_DARK）・Ｔint ／Ｃint ・・・・・・・・・（３）

ダイオード圧縮、又は積分の両方式の光検出器100 におけるフォトダイオード２のＩ−Ｖ特性は図３に示す特性に相当する。図３の25℃（室温）のプロットにおいて、電流（暗電流）が略０に抑圧されるバイアス電圧Ｖ_DARKにバイアス電圧発生回路６の電圧値を設定して光検出を行えば、低照度でも暗電流を略０（Ｉ_DARK≒０）に抑圧した状態で光を検出することができる。更に、使用温度範囲で最も高温、例えば60℃で暗電流を略０に抑圧したバイアス電圧Ｖ_DARK′にバイアス電圧発生回路６の電圧値を設定すれば、温度が変化してもより一層暗電流を低減することができる。このように暗電流を低減することにより、より高精度な光検出が可能になる。

（実施例２）
次に、図４を用いて本発明に係る光検出器の実施例２について説明する。実施例１に係る光検出器100 を形成した基板と同一基板上もしくは、近隣部に配置した別基板に温度検出器21を形成し、またフォトダイオード２の暗電流が略０に抑圧されるバイアス電圧Ｖ_DARKと温度の関係データを記憶した記憶装置20を設け、更に温度検出器21の温度情報に基づき、記憶装置20の記憶データを参照して、暗電流が略０に抑圧されるバイアス電圧Ｖ_DARKを決定し、バイアス電圧発生回路６の電圧値を制御する演算回路19を配置して光検出器を構成する。

このように構成された光検出器においては、光検出器100 のフォトダイオード２のバイアス電圧を、温度変化があっても、温度検出器21からの温度情報をもとに演算回路19によって、記憶装置20に記憶された各温度でのフォトダイオード２の暗電流を略０に抑圧するバイアス電圧Ｖ_DARKに設定することができる。

（実施例３）
次に、図５を用いて本発明に係る光検出器の実施例３について説明する。図１の（Ａ）に示した実施例１と同一又は対応する構成要素には同一の符号を付して、その説明を省略する。この実施例３では、バイアス電圧発生回路６を可変電圧源で構成し、さらに、フォトダイオード２の暗電流量をモニタするための電流検出回路22と、バイアス電圧発生回路６により加えられるフォトダイオード２のバイアス電圧を、電流検出回路22から検出される暗電流を略０に抑圧するバイアス電圧Ｖ_DARKまで変化させる電圧制御回路23とを配置し、遮光状態で電流検出回路22より検出される暗電流が略０に抑圧するバイアス電圧Ｖ_DARKにフォトダイオード２のバイアス電圧を設定して、光検出器100 を動作させるように構成する。

このように構成することにより、温度変化があっても暗電流を略０に抑圧するバイアス電圧Ｖ_DARKをフォトダイオード２に印加して光を検出することができる。

（実施例４）
次に、図６に示す回路構成図と図７のフォトダイオード部分の断面図を用いて本発明に係る光検出器の実施例４について説明する。図１の（Ａ）に示した実施例１と同一又は対応する構成要素には同一の符号を付して、その説明を省略する。この実施例では、バイアス電圧発生回路６を可変電圧源で構成し、更に、フォトダイオード２と同一基板上に形成し、且つ同一半導体構造と形状で形成し、受光部を遮光層24で遮光した遮光フォトダイオード25と、遮光フォトダイオード25の電流量をモニタするための電流検出回路22と、バイアス電圧発生回路６により加えられる遮光フォトダイオード25のバイアス電圧を、電流検出回路22から検出される電流を略０に抑圧するバイアス電圧Ｖ_DARKに制御する電圧制御回路23とを配置して構成するものである。

このように構成することにより、遮光フォトダイオード25の電流を略０に抑圧するバイアス電圧Ｖ_DARKをフォトダイオード２のバイアス電圧に設定し、光検出器100 を動作させることが可能になる。したがって、遮光期間を設けたり、遮光状態にすることなしにフォトダイオード２の暗電流を略０に抑圧するバイアス電圧Ｖ_DARKに相当する電圧を見つけ出し、電圧値を設定できる。そのため、温度変化があっても暗電流を略０に抑圧した状態で光検出器を動作させることができる。

なお、上記各実施例においては、半導体基板としてＮ形半導体基板を用いたものを示したが、光検出器を構成する半導体基板及び半導体層の極性を反対にして構成しても、同様な作用効果が得られる。また実施例３及び４では、ダイオード圧縮方式の光検出器を示しているが、積分方式の光検出器にも勿論適用することができる。

本発明に係る光検出器の実施例１を示す回路構成図である。図１に示した実施例１におけるフォトダイオード部分の断面構造を示す概略断面図である。図１に示した実施例１におけるフォトダイオードのＩ−Ｖ特性を示す図である。本発明の実施例２の構成を示すブロック構成図である。本発明の実施例３の構成を示す回路構成図である。本発明の実施例４の構成を示す回路構成図である。図６に示した実施例４におけるフォトダイオード部分の断面構造を示す概略断面図である。従来の光検出器の構成を示す回路構成図である。図８に示した従来例におけるフォトダイオード部分の断面構造を示す概略断面図である。図８に示した従来例におけるフォトダイオードのＩ−Ｖ特性を示す図である。従来の回路構成の光検出器をＮ形半導体基板上に形成した場合におけるフォトダイオード部分の断面構造を示す概略断面図である。図11に示す構成の光検出器のフォトダイオードのＩ−Ｖ特性を示す図である。

符号の説明

１，２フォトダイオード
３圧縮ダイオード
４演算増幅器
５基準電圧端子
６バイアス電圧発生回路
７電源電圧端子
８積分制御スイッチ
９積分容量
10 Ｎ形半導体基板
11 Ｐ形半導体層
12 Ｎ形半導体層
19 演算回路
20 記憶装置
21 温度検出器
22 電流検出回路
23 電圧制御回路
24 遮光層
25 遮光フォトダイオード
100 光検出器

Claims

第１の極性を有する半導体基板上に形成された演算増幅器と、前記半導体基板上に形成され、前記第１の極性と異なる第２の極性を有する第１の半導体層を一方の端子とし、前記第１の半導体層上に形成され、前記第１の極性を有する第２の半導体層を他方の端子とし、前記他方の端子が前記演算増幅器の反転入力端子に接続された第１のフォトダイオードと、前記第１の半導体層を一方の端子とし前記半導体基板を他方の端子とする第２のフォトダイオードと、一方の端子が前記演算増幅器の非反転入力端子に、他方の端子が前記第１のフォトダイオードの一方の端子に夫々接続され、前記第１のフォトダイオードに対し、該第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生するバイアス電圧発生回路とを有することを特徴とする光検出器。
前記バイアス電圧発生回路は、使用温度範囲の上限温度に基づき、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生することを特徴とする請求項１に係る光検出器。
前記第１のフォトダイオード近傍に配置された温度検出器と、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧と温度との関係データを記憶する記憶装置と、前記温度検出器からの出力に基づき、前記記憶装置の記憶データを参照して、前記暗電流を略０に抑圧するバイアス電圧を決定し前記バイアス電圧発生回路に設定する演算回路とを更に有することを特徴とする請求項１に係る光検出器。
前記第１のフォトダイオードの暗電流量を検出する電流検出回路と、該電流検出回路からの出力信号に基づき、前記バイアス電圧発生回路から出力されるバイアス電圧を変化させ、前記第１のフォトダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生させる電圧制御回路とを更に有することを特徴とする請求項１に係る光検出器。
前記第１のフォトダイオードと同一の構成を有すると共に、遮光された遮光フォトダイオードと、該遮光フォトダイオードの電流量を検出するための電流検出回路と、前記電流検出部からの出力信号に基づき、前記バイアス電圧発生回路から出力されるバイアス電圧を変化させ、前記第１のダイオードに発生する暗電流を略０に抑圧するバイアス電圧を発生させる電圧制御回路とを更に有することを特徴とする請求項１に係る光検出器。