JP7173660B2

JP7173660B2 - 光センサ回路

Info

Publication number: JP7173660B2
Application number: JP2018164209A
Authority: JP
Inventors: 敬浩徳永
Original assignee: Nisshinbo Micro Devices Inc
Current assignee: Nisshinbo Micro Devices Inc
Priority date: 2018-09-03
Filing date: 2018-09-03
Publication date: 2022-11-16
Anticipated expiration: 2038-09-03
Also published as: JP2020038860A

Description

本発明はフォトダイオードやフォトトランジスタなどに入射する光信号を電気信号に変換する光センサ回路に関する。

フォトダイオードは、入射光量に対し発生する光電流の直線性が高く、小型で軽量、安価、長寿命など優れた特性が多く、光電変換素子としてよく使用されている。また、フォトトランジスタはフォトダイオードより大きな光電流を発生させることができるため、同じく光電変換素子としてよく使用されている。

フォトダイオードやフォトトランジスタで発生する微小な光電流は電流のまま増幅する回路や、光電流を電圧信号に変換する際に増幅する回路などにより増幅され、光センサ回路の出力信号として出力される構成となっている。

従来の光センサ回路を図１２に示す。図１２において、フォトダイオードＰＤ１に光が入射し光電流が発生すると、第１の電流増幅部１および第２の電流増幅部２からなる増幅回路により増幅され出力電流Ｉｏｕｔが出力される。各電流増幅部内のカレントミラー回路のミラー比を適宜設定し、多段に設けるなどして必要な増幅率を得ることができる。図１２では、フォトダイオードＰＤ１の電流Ｉｉｎを第１の電流増幅部１でａ×ｂ倍に増幅し、第２の電流増幅部２でｃ倍に増幅して出力端子６から出力電流Ｉｏｕｔを出力するよう構成されている。ここで、ＮＰＮトランジスタＱ１０，Ｑ１１，Ｑ１２のミラー比（エミッタ面積比）を１：１：ａ、ＬＰＮＰ（ラテラルＰＮＰ）トランジスタＱ４，Ｑ５のミラー比（エミッタ面積比）を１：ｂ、ＬＰＮＰトランジスタＱ６，Ｑ７のミラー比（エミッタ面積比）を１：ｃとしている。

しかし、図１２に示す従来の光センサ回路では、高温時にトランジスタのリーク電流により光センサ回路の感度が劣化する。図１３は一般的なトランジスタの断面図であり、図１３（１）はＮＰＮトランジスタ、図１３（２）はＬＰＮＰトランジスタの断面図である。この種のトランジスタのリーク電流は、よく知られているようにＰ型基板－Ｎ型埋め込み層の寄生ダイオードの逆リーク電流によるものであり、ＮＰＮトランジスタにはコレクタ－Ｐ型基板間、ＬＰＮＰトランジスタにはベース－Ｐ型基板間に寄生ダイオードが存在する。

図１４は、図１２の回路に上記の寄生ダイオードによるリーク電流を加えた回路図である。ＮＰＮトランジスタＱ１０のコレクタ－Ｐ型基板間の寄生ダイオードのリーク電流モデルとして電流源ＬＣ１が加わり、ＮＰＮトランジスタＱ１２のコレクタ－Ｐ型基板間の寄生ダイオードとＬＰＮＰトランジスタＱ４，Ｑ５のベース－Ｐ型基板間の寄生ダイオードによるリーク電流モデルとして電流源ＬＣ２が追加されている。さらにＮＰＮトランジスタＱ１４のコレクタ－Ｐ型基板間の寄生ダイオードのリーク電流モデルである電流源ＬＣ３と、ＮＰＮトランジスタＱ１５のコレクタ－Ｐ型基板間の寄生ダイオードとＬＰＮＰトランジスタＱ６，Ｑ７のベース－Ｐ型基板間の寄生ダイオードによるリーク電流モデルである電流源ＬＣ４も追加される。電流源ＬＣ１，ＬＣ２，ＬＣ３，ＬＣ４のリーク電流値をそれぞれＩｓｕｂ１，Ｉｓｕｂ２，Ｉｓｕｂ３，Ｉｓｕｂ４とすると、出力電流Ｉｏｕｔは次式で表される。

寄生ダイオードによるリーク電流Ｉｓｕｂ１，Ｉｓｕｂ２，Ｉｓｕｂ３，Ｉｓｕｂ４は温度上昇によって指数関数的に増大する。また、低照度下ではフォトダイオードの光電流Ｉｉｎは小さくなり、低照度で高温の状況下では最も光電流に対する誤差が大きくなり、光センサ回路の感度劣化につながってしまう。

ところで、光電変換素子として用いられるフォトダイオードやフォトトランジスタは遮光状態でも漏れ電流が流れる。この電流は暗電流と呼ばれ、フォトダイオードにおいては逆方向印加電圧と周囲温度の上昇により増加する傾向を持ち、またフォトトランジスタにおいてはコレクタ－エミッタ間電圧と周囲温度の上昇により増加する傾向を持つ。特に温度上昇によって指数関数的に増大することがよく知られている。

フォトダイオードやフォトトランジスタを常温および高照度下で使用する場合には、暗電流の影響による誤差は小さいが、低照度下ではフォトダイオードやフォトトランジスタの光電流は小さくなり、高温状況下では暗電流が増大するため、高温かつ低照度な状況下では最も光電流に対する誤差が大きくなり、光センサ回路の感度劣化につながってしまう。

従来より、暗電流の温度依存性を補償する回路構成が種々提案されており、特許文献１では、主受光素子であるフォトトランジスタと同一の電気特性を有する補助用のトランジスタを、外部入射光から遮蔽されるように設けることで、暗電流の補償を行う構成が開示されている。しかし、寄生ダイオードのリーク電流による光電流に対する誤差を低減する構成については示されていない。

特開平８－１８１３４８号公報

本発明は上記課題を解決するために、高温かつ低照度状況下でもトランジスタのリーク電流や暗電流による光電流に対する誤差を抑え、光センサ回路の感度劣化を低減することを目的とする。

上記目的を達成するために、請求項１にかかる発明は、光電変換素子に入射する光信号を電気信号に変換する光センサ回路において、フォトダイオードと、前記フォトダイオードのアノードがベースに接続されるＮＰＮ型の第１のトランジスタと、前記ＮＰＮ型の第１のトランジスタのコレクタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、前記第１の電流増幅部は、ＰＮＰ型の第４のトランジスタのベースがＰＮＰ型の第５のトランジスタのベースに接続され、前記ＰＮＰ型の第５のトランジスタのベースは前記ＰＮＰ型の第４のトランジスタのコレクタに接続されると共に前記ＮＰＮ型の第１のトランジスタのコレクタに接続されて前記ＮＰＮ型の第１のトランジスタのコレクタ電流が入力され、前記ＰＮＰ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、前記減衰器は、ＮＰＮ型の第２のトランジスタのコレクタとＮＰＮ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＮＰＮ型の第２のトランジスタのベースと前記ＮＰＮ型の第３のトランジスタのエミッタが接続され、前記ＮＰＮ型の第３のトランジスタのコレクタから電流が出力され、前記ＮＰＮ型の第１のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第４のトランジスタと前記ＰＮＰ型の第５のトランジスタのそれぞれのベースとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、前記ＮＰＮ型の第２のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第２リーク電流を有し、又は、フォトダイオードと、前記フォトダイオードのカソードがベースに接続されるＰＮＰ型の第１のトランジスタと、前記ＰＮＰ型の第１のトランジスタのコレクタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、前記第１の電流増幅部は、ＮＰＮ型の第４のトランジスタのベースがＮＰＮ型の第５のトランジスタのベースに接続され、前記ＮＰＮ型の第５のトランジスタのベースは前記ＮＰＮ型の第４のトランジスタのコレクタに接続されると共に前記ＰＮＰ型の第１のトランジスタのコレクタに接続されて前記ＰＮＰ型の第１のトランジスタのコレクタ電流が入力され、前記ＮＰＮ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、前記減衰器は、ＰＮＰ型の第２のトランジスタのコレクタとＰＮＰ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＰＮＰ型の第２のトランジスタのベースと前記ＰＮＰ型の第３のトランジスタのエミッタが接続され、前記ＰＮＰ型の第３のトランジスタのコレクタから電流が出力され、前記ＮＰＮ型の第４のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、前記ＮＰＮ型の第５のトランジスタのコレクタ及び前記ＰＮＰ型の第３のトランジスタのベースとＰ型基板間の寄生ダイオードに起因する第２リーク電流を有し、前記減衰器により前記第１のトランジスタにて増幅された電流増幅分と前記第１リーク電流及び前記第２リーク電流を減衰することを特徴とする。
請求項２にかかる発明は、光電変換素子に入射する光信号を電気信号に変換する光センサ回路において、フォトダイオードと、前記フォトダイオードのアノードがベースに接続されるＮＰＮ型の第１のトランジスタと、前記ＮＰＮ型の第１のトランジスタのエミッタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、前記第１の電流増幅部は、ＰＮＰ型の第８のトランジスタのベースがＰＮＰ型の第９のトランジスタのベースとコレクタに接続され、ＮＰＮ型の第１０のトランジスタ、ＮＰＮ型の第１１のトランジスタ及びＮＰＮ型の第１２のトランンジスタのベースが全て前記ＮＰＮ型の第１０のトランジスタのコレクタに接続されると共に、前記ＰＮＰ型の第８のトランジスタのコレクタに接続され、前記ＮＰＮ型の第１１のトランジスタのコレクタが前記ＰＮＰ型の第９のトランジスタのコレクタに接続され、ＰＮＰ型の第４のトランジスタのベースがＰＮＰ型の第５のトランジスタのベースに接続されると共に、前記ＰＮＰ型の第４のトランジスタのコレクタ及び前記ＮＰＮ型の第１２のトランジスタのコレクタに接続され、前記ＰＮＰ型の第８のトランジスタのエミッタが前記ＮＰＮ型の第１のトランジスタのエミッタに接続されて前記ＮＰＮ型の第１のトランジスタのエミッタ電流が入力され、前記ＰＮＰ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、前記減衰器は、ＮＰＮ型の第２のトランジスタのコレクタとＮＰＮ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＮＰＮ型の第２のトランジスタのベースと前記ＮＰＮ型の第３のトランジスタのエミッタが接続され、前記ＮＰＮ型の第３のトランジスタのコレクタから電流が出力され、前記ＮＰＮ型の第１０のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、前記ＮＰＮ型の第１２のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第４のトランジスタと前記ＰＮＰ型の第５のトランジスタのそれぞれのベースとＰ型基板間の寄生ダイオードに起因する第２リーク電流と、前記ＮＰＮ型の第２のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第３リーク電流を有し、又は、フォトダイオードと、前記フォトダイオードのカソードがベースに接続されるＰＮＰ型の第１のトランジスタと、前記ＰＮＰ型の第１のトランジスタのエミッタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、前記第１の電流増幅部は、ＮＰＮ型の第８のトランジスタのベースがＮＰＮ型の第９のトランジスタのベースとコレクタに接続され、ＰＮＰ型の第１０のトランジスタ、ＰＮＰ型の第１１のトランジスタ及びＰＮＰ型の第１２のトランンジスタのベースが全て前記ＰＮＰ型の第１０のトランジスタのコレクタに接続されると共に、前記ＮＰＮ型の第８のトランジスタのコレクタに接続され、前記ＰＮＰ型の第１１のトランジスタのコレクタが前記ＮＰＮ型の第９のトランジスタのコレクタに接続され、ＮＰＮ型の第４のトランジスタのベースがＮＰＮ型の第５のトランジスタのベースに接続されると共に、前記ＮＰＮ型の第４のトランジスタのコレクタ及び前記ＰＮＰ型の第１２のトランジスタのコレクタに接続され、前記ＮＰＮ型の第８のトランジスタのエミッタが前記ＰＮＰ型の第１のトランジスタのエミッタに接続されて前記ＰＮＰ型の第１のトランジスタのエミッタ電流が入力され、前記ＮＰＮ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、前記減衰器は、ＰＮＰ型の第２のトランジスタのコレクタとＰＮＰ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＰＮＰ型の第２のトランジスタのベースとＰＮＰ型の第３のトランジスタのエミッタが接続され、前記ＰＮＰ型の第３のトランジスタのコレクタから電流が出力され、前記ＮＰＮ型の第８のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第１０のトランジスタ、前記ＰＮＰ型の第１１のトランジスタ及び前記ＰＮＰ型の第１２のトランジスタのそれぞれのベースとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、前記ＮＰＮ型の第４のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第２リーク電流と、前記ＮＰＮ型の第５のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第３のトランジスタのベースとＰ型基板間の寄生ダイオードに起因する第３リーク電流を有し、前記減衰器により前記第１のトランジスタにて増幅された電流増幅分と前記第１リーク電流、前記第２リーク電流及び前記第３リーク電流を減衰すると共に、前記第１の電流増幅部に前記第１のトランジスタのベース－エミッタ間電圧を補正する手段を設け、フォトダイオードの逆バイアス電圧をゼロバイアスに近づけることを特徴とする。
請求項３にかかる発明は、請求項１に記載の光センサ回路において、前記フォトダイオードと第１のトランジスタをフォトトランジスタに置き換えたことを特徴とする。

本発明によれば、寄生ダイオードによるリーク電流の影響を受ける前に光電変換素子の光電流を増幅し、増幅した光電流を電流増幅部に入力して電流増幅した後に減衰器で減衰するため、寄生ダイオードによるリーク電流は減衰器で減衰される。また、フォトダイオードがゼロバイアスで動作するように逆バイアス電圧を補正するため、暗電流を抑えることができる。高温かつ低照度状況下でもフォトダイオードやフォトトランジスタの光電流に対する誤差であるリーク電流と暗電流を極力抑えることができるため、光センサ回路の感度劣化を低減することが可能である。

本発明の第１の実施例を示す図である。本発明の第１の実施例にリーク電流モデルを追加した図である。本発明の減衰器を示す図である。本発明の第２の実施例を示す図である。本発明の第３の実施例を示す図である。本発明の第３の実施例にリーク電流モデルを追加した図である。本発明の第４の実施例を示す図である。本発明の減衰器の別の構成例を示す図である。本発明の第４の実施例において第２の電流増幅部をシンク（吸い込み）型とした構成例を示す図である。本発明の第１の実施例においてフォトダイオードのカソードから光電流を取り出す構成例を示す図である。本発明の第４の実施例においてフォトダイオードのカソードから光電流を取り出す構成例を示す図である。従来の光センサ回路例を示す図である。トランジスタの寄生ダイオードを示す図である。従来の光センサ回路例にリーク電流モデルを追加した図である。

本発明は光電変換素子で発生する光電流を増幅した後、その増幅した出力電流を減衰させ、その後所望の増幅率に増幅させて出力信号とすることで、電流増幅部のリーク電流や暗電流の影響を低減する構成としている。以下本発明の実施例について詳細に説明する。

図１は本発明の第１の実施例を示す図である。図１の光センサ回路は、フォトダイオードＰＤ１のアノードが第１のトランジスタであるＮＰＮトランジスタＱ１のベースに接続され、カソードは電源端子４に接続されている。ＮＰＮトランジスタＱ１のエミッタは接地端子５に接続され、コレクタはＬＰＮＰトランジスタＱ４，Ｑ５のカレントミラーから成る第１の電流増幅部１に接続されている。ＬＰＮＰトランジスタＱ５のコレクタは減衰器３を構成するＮＰＮトランジスタＱ２のコレクタとＮＰＮトランジスタＱ３のベースに接続され、ＮＰＮトランジスタＱ２のエミッタは接地端子５に接続され、ＮＰＮトランジスタＱ２のベースはＮＰＮトランジスタＱ３のエミッタに接続され、ＮＰＮトランジスタＱ３のコレクタはＬＰＮＰトランジスタＱ６，Ｑ７のカレントミラーから成る第２の電流増幅部２に接続されている。フォトダイオードＰＤ１の光電流ＩｉｎはＮＰＮトランジスタＱ１にてｈＦＥ倍に増幅され、第１の電流増幅部１でｂ倍に増幅された後に減衰器３にて１／ｈＦＥ倍に減衰され、第２の電流増幅部２でｃ倍に増幅されて出力電流Ｉｏｕｔとして出力端子６から出力する。ここで、ｈＦＥはＮＰＮトランジスタＱ１，Ｑ２，Ｑ３の電流増幅率を示し、各トランジスタの電流増幅率は等しいものとしている。また、ＬＰＮＰトランジスタＱ４，Ｑ５のミラー比（エミッタ面積比）を１：ｂ、ＬＰＮＰトランジスタＱ６，Ｑ７のミラー比（エミッタ面積比）を１：ｃとしている。また、本実施例ではフォトダイオードＰＤ１のカソードと、ＬＰＮＰトランジスタＱ４，Ｑ５のエミッタおよびＬＰＮＰトランジスタＱ６，Ｑ７のエミッタはいずれも電源端子４に接続されているが、異なる電圧が印加されるように構成してもよい。また、本実施例ではＮＰＮトランジスタＱ１のエミッタは接地端子５に接続されているが、接地端子５に接続することに限定されない。

次に、図１の光センサ回路の動作を説明する。フォトダイオードの光電流をＩｉｎとし、光センサ回路から得られる出力電流をＩｏｕｔとすると、出力電流Ｉｏｕｔはミラー比ｂ，ｃおよび電流増幅率ｈＦＥを用いて次式で表される。

上記の式（１）はトランジスタのリーク電流モデルが加わらない場合であり、光電流Ｉｉｎが第１の電流増幅部１および第２の電流増幅部２による増幅率によりｂ×ｃ倍に増幅されて出力電流Ｉｏｕｔが得られることを示している。

常温あるいは高照度状況下では、製造工程のバラツキによるフォトダイオードＰＤ１の光電変換効率のバラツキと比較するとトランジスタのリーク電流による影響は少なく、式（２）の出力電流Ｉｏｕｔが得られる。

図２は、図１の第１の実施例に高温時のトランジスタのリーク電流モデルを追加した図であり、ＮＰＮトランジスタＱ１のコレクタ－Ｐ型基板間の寄生ダイオードとＬＰＮＰトランジスタＱ４，Ｑ５のベース－Ｐ型基板間の寄生ダイオードによるリーク電流を合わせて電流源ＬＣ１とし、ＮＰＮトランジスタＱ２のコレクタ－Ｐ型基板間の寄生ダイオードを電流源ＬＣ２として図示している。電流源ＬＣ１，ＬＣ２に流れるリーク電流をそれぞれＩｓｕｂ１，Ｉｓｕｂ２とすると、出力電流Ｉｏｕｔは次式で表される。

上記の式（３）はトランジスタの寄生ダイオードによるリーク電流モデルが加わった場合に、リーク電流Ｉｓｕｂ１，Ｉｓｕｂ２がＮＰＮトランジスタＱ２，Ｑ３から成る減衰器により従来例と比べて１／ｈＦＥ倍に減衰するため、高温時においても光電流に対する誤差を抑え光センサ回路の感度劣化を低減することが可能であることを示している。

厳密には、高温時のトランジスタのリーク電流は、ＮＰＮトランジスタＱ３のコレクタ－Ｐ型基板間の寄生ダイオードとＬＰＮＰトランジスタＱ６，Ｑ７のベース－Ｐ型基板間の寄生ダイオードによるリーク電流も存在する。ＮＰＮトランジスタＱ２，Ｑ３から成る減衰器３以降のトランジスタのリーク電流は低減できないため、減衰器３に入力する前に第１の電流増幅部１にて十分に増幅しておく必要がある。減衰器３に入力する前に十分に増幅することで、減衰器３以降のリーク電流の影響は無視できる程度となる。

なお、本実施例のように光電流を増幅する構成の場合、初段のリーク電流（図２では電流源ＬＣ１）による影響が最も大きくなる。本発明では最初に光電流Ｉｉｎを第１のトランジスタによりｈＦＥ倍しているため、初段のリーク電流の影響が小さくなる構成となっている。

ここで、図３に示すＮＰＮトランジスタＱ２，Ｑ３から成る減衰器３の動作を説明する。減衰器３に入力された電流Ｉｉは１／ｈＦＥ倍となり電流Ｉｏとして減衰器３から出力される。ＮＰＮトランジスタＱ２のベース電流とコレクタ電流をＩｂ２，Ｉｃ２とし、ＮＰＮトランジスタＱ３のベース電流，コレクタ電流とエミッタ電流をＩｂ３，Ｉｃ３，Ｉｅ３とすると以下の式が得られる。

ただし、ここではＮＰＮトランジスタＱ２，Ｑ３の電流増幅率をそれぞれｈＦＥ２，ｈＦＥ３とする。よって、減衰器３の出力電流Ｉｏは、

となり、減衰器３に入力された電流Ｉｉが１／ｈＦＥ２倍された電流Ｉｏが出力される。

図１においてフォトダイオードＰＤ１の光電流ＩｉｎをＮＰＮトランジスタＱ１にてｈＦＥ倍に増幅すると説明したが、このｈＦＥはＮＰＮトランジスタＱ１のｈＦＥ１であり、減衰器３の１／ｈＦＥ倍のｈＦＥはＮＰＮトランジスタＱ２のｈＦＥ２である。そのため、ＮＰＮトランジスタＱ１のｈＦＥ１が変動した場合にはＮＰＮトランジスタＱ２のｈＦＥ２も同様に変動すること、つまりＮＰＮトランジスタＱ１，Ｑ２の各ｈＦＥ１，ｈＦＥ２のマッチングが取れるように回路およびレイアウトの設計を行う。

一方、減衰器３のＮＰＮトランジスタＱ３のｈＦＥ３はマッチングが取れていることは必ずしも必要ではない。ＮＰＮトランジスタＱ１とＱ２の各ｈＦＥ１，ｈＦＥ２のマッチングが取れている場合、製造工程のバラツキや温度変動を要因とした光センサ回路の出力電流のバラツキとなる項は１／（１／ｈＦＥ３＋１）である。例えば、製造工程のバラツキあるいは温度変動によりｈＦＥ３が１００から１７０に変動した場合でも、光センサ回路の出力電流のバラツキは０．４％程度となる。これは、フォトダイオードＰＤ１の光電変換効率の製造工程のバラツキや周囲温度変動によるバラツキと比較すると無視できるレベルである。これより、減衰器３のＮＰＮトランジスタＱ３はＮＭＯＳトランジスタで構成してもよい。

以上、減衰器３の動作について説明した通り、光センサ回路に減衰器３を設けたことにより、寄生ダイオードによるリーク電流が減衰器３で減衰されて光センサ回路の感度劣化を低減する効果に加えて、光センサ回路の出力電流が製造工程のバラツキや周囲温度変動によるｈＦＥ変動の影響をほとんど受けないという効果も得られる。

図４は本発明の第２の実施例を示す図である。図４の光センサ回路は、フォトダイオードＰＤ１とＮＰＮトランジスタＱ１に代えてフォトトランジスタＰＴ１を用いた構成である。フォトトランジスタＰＴ１の電流増幅率が図１のＮＰＮトランジスタＱ１，Ｑ２，Ｑ３の電流増幅率と等しくｈＦＥであるとすると、フォトトランジスタＰＴ１のベースに入力される光電流Ｉｉｎは電流増幅され、式（３）に示すように寄生ダイオードによるリーク電流が減衰器３により１／ｈＦＥ倍に減衰するため、高温時においても光電流に対する誤差を抑えた出力電流が出力端子６から出力され、光センサ回路の感度劣化を低減することが可能である。また、フォトダイオードＰＤ１とＮＰＮトランジスタＱ１に代えてフォトトランジスタＰＴ１を用いることで、光センサ回路の回路面積を縮小することができる。

図５は本発明の第３の実施例を示す図であり、暗電流の影響を極力抑えるように構成している。図５の光センサ回路は、フォトダイオードＰＤ１のアノードが第１のトランジスタであるＮＰＮトランジスタＱ１のベースに接続され、フォトダイオードＰＤ１のカソードとＮＰＮトランジスタＱ１のコレクタは電源端子４に接続されている。ＮＰＮトランジスタＱ１のエミッタは、ＬＰＮＰトランジスタＱ４，Ｑ５，Ｑ８，Ｑ９、ＮＰＮトランジスタＱ１０，Ｑ１１，Ｑ１２およびダイオードＤ１から成る第１電流増幅部１に接続されている。ＬＰＮＰトランジスタＱ５のコレクタは減衰器３を構成するＮＰＮトランジスタＱ２のコレクタとＮＰＮトランジスタＱ３のベースに接続され、ＮＰＮトランジスタＱ２のエミッタは接地端子５に接続され、ＮＰＮトランジスタＱ２のベースはＮＰＮトランジスタＱ３のエミッタに接続され、ＮＰＮトランジスタＱ３のコレクタはＬＰＮＰトランジスタＱ６，Ｑ７のカレントミラーから成る第２の電流増幅部２に接続されている。図１に示した第１の実施例では、フォトダイオードＰＤ１のアノード－カソード間には電源電圧ＶＣＣ－Ｖｂｅの逆バイアス電圧が印加されている。ここでＶｂｅはＮＰＮトランジスタまたはＰＮＰトランジスタのベース－エミッタ間電圧を表す。フォトダイオードの逆バイアス電圧が数百ｍＶ以下の領域では、フォトダイオードの暗電流は逆バイアス電圧に比例して大きくなる。

図５に示す第３の実施例では、図１２に示す従来例に対し、光ＩｉｎをすぐにｈＦＥ倍するために設けたＮＰＮトランジスタＱ１のベース－エミッタ間電圧Ｖｂｅが加わるため、ダイオードＤ１を設けてフォトダイオードがゼロバイアス（±１００ｍＶ以内）で動作するように補正して暗電流の影響を抑える構成としている。具体的には、ＮＰＮトランジスタＱ１のベース－エミッタ間電圧ＶｂｅをダイオードＤ１の順方向電圧Ｖｆで相殺する。ＬＰＮＰトランジスタＱ９のエミッタ電位は、電源電圧ＶＣＣからダイオードの順方向電圧Ｖｆ分降下し、ＬＰＮＰトランジスタＱ８，Ｑ９のベース電位はさらにＶｂｅ分降下する。そしてＬＰＮＰトランジスタＱ８のエミッタ電位はＶｂｅ分上昇し、さらにＮＰＮトランジスタＱ１のＶｂｅ分上昇することによりＮＰＮトランジスタＱ１のベース電位は電源電圧ＶＣＣとほぼ等しくなり、フォトダイオードＰＤ１はゼロバイアスで動作する。本実施例では、フォトダイオードＰＤ１のカソードとＮＰＮトランジスタＱ１のコレクタとダイオードＤ１のアノードと、ＬＰＮＰトランジスタＱ４，Ｑ５のエミッタおよびＬＰＮＰトランジスタＱ６，Ｑ７のエミッタはいずれも電源端子４に接続されているが、フォトダイオードＰＤ１のカソードとダイオードＤ１のアノードを同電位にして、トランジスタのベース－エミッタ間電圧Ｖｂｅとダイオードの順方向電圧Ｖｆの段数を合わせてフォトダイオードＰＤ１がゼロバイアスで動作するように構成していればよく、ＬＰＮＰトランジスタＱ４，Ｑ５，Ｑ６，Ｑ７のエミッタはフォトダイオードＰＤ１のカソードと異なる電圧が印加されるように構成してもよい。

次に図５の動作について説明する。図５で示す第１の電流増幅部１には、スタートアップ回路がないが、回路を構成するトランジスタの微小なリーク電流により起動する。光が入力されない暗闇の状態において、ＮＰＮトランジスタＱ１０のコレクタ－Ｐ型基板間の寄生ダイオードおよびＬＰＮＰトランジスタＱ８，Ｑ９のベース－Ｐ型基板間の寄生ダイオードにＰ型基板に流れるごく微小なリーク電流が存在し、そのリーク電流は電源端子４に接続するダイオードＤ１より供給されている。その後光が入力されると、フォトダイオードＰＤ１のアノード電位が上昇し、ＮＰＮトランジスタＱ１，ＬＰＮＰトランジスタＱ８のベース－エミッタ間電圧Ｖｂｅが上昇して、前記寄生ダイオードに流れるリーク電流は光電流Ｉｉｎを増幅したＮＰＮトランジスタＱ１から供給される。そのため、光が入力した直後は光電流Ｉｉｎの一部はカレントミラー回路に入力されないが、光電流により第１の電流増幅部１が起動すると、フォトダイオードＰＤ１の光電流ＩｉｎはＮＰＮトランジスタＱ１でｈＦＥ倍に増幅し、第１の電流増幅部１でａ×ｂ倍に増幅した後にＮＰＮトランジスタＱ２，Ｑ３から成る減衰器３により１／ｈＦＥ倍に減衰し、第２の電流増幅部２でｃ倍に増幅して出力電流Ｉｏｕｔとして出力端子６から出力する。ここで、ＮＰＮトランジスタＱ１０，Ｑ１１，Ｑ１２のミラー比（エミッタ面積比）を１：１：ａ、ＬＰＮＰトランジスタＱ４，Ｑ５のミラー比（エミッタ面積比）を１：ｂ、ＬＰＮＰトランジスタＱ６，Ｑ７のミラー比（エミッタ面積比）を１：ｃとしている。

図６は図５の第３の実施例にトランジスタのリーク電流モデルを追加した図であり、ＮＰＮトランジスタＱ１０のコレクタ－Ｐ型基板間の寄生ダイオードによるリーク電流を電流源ＬＣ１、ＮＰＮトランジスタＱ１２のコレクタ－Ｐ型基板間の寄生ダイオードとＬＰＮＰトランジスタＱ４，Ｑ５のベース－Ｐ型基板間の寄生ダイオードによるリーク電流を合わせて電流源ＬＣ２とし、ＮＰＮトランジスタＱ２のコレクタ－Ｐ型基板間の寄生ダイオードを電流源ＬＣ３として図示している。電流源ＬＣ１，ＬＣ２，ＬＣ３に流れるリーク電流をそれぞれＩｓｕｂ１，Ｉｓｕｂ２，Ｉｓｕｂ３とすると、出力電流Ｉｏｕｔは次式で表される。

上記の式（５）は、出力電流の誤差分を表すＩｓｕｂ１，Ｉｓｕｂ２，Ｉｓｕｂ３の項が１／ｈＦＥ倍されており、式（３）と同様に、寄生ダイオードによるリーク電流Ｉｓｕｂ１，Ｉｓｕｂ２，Ｉｓｕｂ３がＮＰＮトランジスタＱ２，Ｑ３から成る減衰器３により従来例と比べて１／ｈＦＥ倍に減衰するため、高温時においてもリーク電流の影響による光電流に対する誤差を抑えることが可能であることを示している。

厳密には、第１の実施例と同様に、高温時のトランジスタのリーク電流は、ＮＰＮトランジスタＱ３のコレクタ－Ｐ型基板間の寄生ダイオードとＬＰＮＰトランジスタＱ６，Ｑ７のベース－Ｐ型基板間の寄生ダイオードによるリーク電流も存在する。本実施例においても、減衰器３に入力する前に十分に増幅することで、減衰器３以降のリーク電流の影響は無視できる程度となる。

また、図５に示す第３の実施例においては、フォトダイオードＰＤ１がゼロバイアスで動作するようＮＰＮトランジスタＱ１のベース－エミッタ間電圧ＶｂｅをダイオードＤ１の順方向電圧Ｖｆで補正しており、高温かつ低照度状況下でもフォトダイオードやフォトトランジスタの光電流に対する誤差である寄生ダイオードによるリーク電流だけでなく暗電流による誤差も極力抑えているため、光センサ回路の感度劣化をさらに低減することが可能である。

図７は本発明の第４の実施例を示す図であり、第３の実施例である図５の光センサ回路と同様に、フォトダイオードＰＤ１がゼロバイアスで動作するように補正して暗電流の影響を極力抑えるように構成している。図５においてＮＰＮトランジスタＱ１のベース－エミッタ間電圧Ｖｂｅを相殺して暗電流の影響を抑えるために設けたダイオードＤ１に代えて、ＮＰＮトランジスタＱ１３を用いた構成である。ＮＰＮトランジスタＱ１と同じ素子であるＮＰＮトランジスタＱ１３を用いることでベース－エミッタ間電圧Ｖｂｅが等しくなり、ダイオードＤ１の順方向電圧Ｖｆよりも正確に補正することができる。このため、図５の構成よりもフォトダイオードＰＤ１の逆バイアス電圧はゼロに近づくため、さらに暗電流の影響を抑えることができる。そのため、高温かつ低照度状況下でもフォトダイオードやフォトトランジスタの光電流に対する誤差である寄生ダイオードによるリーク電流だけでなく暗電流を極力抑えることができるため、光センサ回路の感度劣化を最大限に低減することが可能である。

図８は本発明の減衰器３の別の例を示す図であり、減衰器３に増幅機能を追加した構成である。図３に示した減衰器３の構成にＮＰＮトランジスタＱ２のエミッタサイズのＮ倍のエミッタサイズであるＮＰＮトランジスタＱ１６を追加している。図８の減衰器３Ａでは、次式の通り、減衰器３Ａに入力された電流Ｉｉは（Ｎ＋１）／ｈＦＥ倍となり電流Ｉｏとして減衰器３Ａから出力される。ここでＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ１６は特性が等しいとし、ＮＰＮトランジスタＱ２，Ｑ３の電流増幅率をそれぞれｈＦＥ２，ｈＦＥ３としている。

式（６）で示すように、図３に示す減衰器３と比較して（Ｎ＋１）倍の電流が出力され、増幅効果を持つため、第１の電流増幅部１や第２の電流増幅部２のカレントミラーの段数を減らすことができる。

以上、実施例について説明したが、本発明はこれに限らず種々の変更が可能である、例えば、上記した実施例では、カレントミラー回路の段数は２または３としたが、所望の増幅率となるようにさらに多段にしてもよい。また、上記の実施例では第２の電流増幅部２はソース（吐き出し）型の電流源としたが、図９に示すようにシンク（吸い込み）型としてもよい。

また、上記した実施例では、フォトダイオードＰＤ１のアノードから光電流Ｉｉｎを取り出してＮＰＮトランジスタのベースに入力して増幅したが、図１０，図１１に示すようにフォトダイオードＰＤ１のカソードから光電流Ｉｉｎを取り出す構成にしてもよい。図１０に示す構成例は、図１に示す第１の実施例においてフォトダイオードＰＤ１のアノードから光電流Ｉｉｎを取り出す構成であるのに対し、フォトダイオードＰＤ１のカソードから光電流Ｉｉｎを取り出してＶＰＮＰ（バーティカルＰＮＰ）トランジスタで増幅する構成としている。そのため、第１の電流増幅部１，第２の電流増幅部２，減衰器３の各トランジスタをＮＰＮ型からＰＮＰ型に、ＰＮＰ型からＮＰＮ型に変更して等価な回路を構成しており、図１の各トランジスタと同一の機能を有するトランジスタには同一の符号を付して動作説明は省略する。図１０の光センサ回路は、フォトダイオードＰＤ１のカソードが第１のトランジスタであるＶＰＮＰトランジスタＱ１のベースに接続され、アノードは接地端子５に接続されている。ＶＰＮＰトランジスタＱ１のエミッタは電源端子４に接続され、コレクタがＮＰＮトランジスタＱ４，Ｑ５の差動対から成る第１の電流増幅部１に接続されている。ＮＰＮトランジスタＱ５のコレクタは減衰器３を構成するＰＮＰトランジスタＱ２のコレクタとＰＮＰトランジスタＱ３のベースに接続され、ＰＮＰトランジスタＱ２のエミッタは電源端子４に接続され、ＰＮＰトランジスタＱ２のベースはＰＮＰトランジスタＱ３のエミッタに接続され、ＰＮＰトランジスタＱ３のコレクタはＮＰＮトランジスタＱ６，Ｑ７の差動対から成る第２の電流増幅部２に接続されている。減衰器３を構成するＰＮＰトランジスタＱ２は、フォトダイオードＰＤ１の光電流ＩｉｎをｈＦＥ倍に増幅するＶＰＮＰトランジスタＱ１とのｈＦＥのマッチングが取れるようにするため、ＶＰＮＰトランジスタを使用する。減衰器３を構成するもう一方のＰＮＰトランジスタＱ３は、ＶＰＮＰトランジスタでもＬＰＮＰトランジスタでもよい。本実施例では、フォトダイオードＰＤ１のアノードと、ＮＰＮトランジスタＱ４，Ｑ５のエミッタおよびＮＰＮトランジスタＱ６，Ｑ７のエミッタはいずれも接地端子５に接続されているが、接地端子５に接続することに限定されない。また、ＰＮＰトランジスタＱ１のエミッタも電源端子４に接続することに限定されない。

図１１に示す構成例は、図７に示す第４の実施例においてフォトダイオードＰＤ１のアノードから光電流Ｉｉｎを取り出す構成であるのに対し、フォトダイオードＰＤ１のカソードから光電流Ｉｉｎを取り出してＶＰＮＰトランジスタで増幅する構成としている。図１１の光センサ回路は、フォトダイオードＰＤ１のカソードが第１のトランジスタであるＶＰＮＰトランジスタＱ１のベースに接続され、フォトダイオードＰＤ１のアノードとＶＰＮＰトランジスタＱ１のコレクタは接地端子５に接続されている。ＶＰＮＰトランジスタＱ１のエミッタは、ＮＰＮトランジスタＱ４，Ｑ５，Ｑ８，Ｑ９およびＰＮＰトランジスタＱ１０，Ｑ１１，Ｑ１２，Ｑ１３から成る第１の電流増幅部１に接続されている。ＮＰＮトランジスタＱ５のコレクタは減衰器３を構成するＰＮＰトランジスタＱ２のコレクタとＰＮＰトランジスタＱ３のベースに接続され、ＰＮＰトランジスタＱ２のエミッタは電源端子４に接続され、ＰＮＰトランジスタＱ２のベースはＰＮＰトランジスタＱ３のエミッタに接続され、ＰＮＰトランジスタＱ３のコレクタはＮＰＮトランジスタＱ６，Ｑ７の差動対から成る第２の電流増幅部２に接続されている。減衰器３を構成するＰＮＰトランジスタＱ２は、フォトダイオードＰＤ１の光電流ＩｉｎをｈＦＥ倍に増幅するＶＰＮＰトランジスタＱ１とのｈＦＥのマッチングが取れるようにするため、ＶＰＮＰトランジスタを使用する。減衰器３を構成するもう一方のＰＮＰトランジスタＱ３と、第１の電流増幅部１のカレントミラー回路を構成するＰＮＰトランジスタＱ１０，Ｑ１１，Ｑ１２は、ＶＰＮＰトランジスタでもＬＰＮＰトランジスタでもよい。ＰＮＰトランジスタＱ１３は、フォトダイオードＰＤ１がゼロバイアスで動作するように、ＰＮＰトランジスタＱ１と同じ素子であるＶＰＶＰトランジスタを用いる。なお、本実施例では、フォトダイオードＰＤ１のアノードとＶＰＮＰトランジスタＱ１のコレクタとＶＰＮＰトランジスタＱ１３のコレクタとベースと、ＮＰＮトランジスタＱ４，Ｑ５のエミッタおよびＮＰＮトランジスタＱ６，Ｑ７のエミッタはいずれも接地端子５に接続されているが、フォトダイオードＰＤ１のアノードとＶＰＮＰトランジスタＱ１３のコレクタとベースを同電位にして、トランジスタのベース－エミッタ間電圧Ｖｂｅの段数を合わせてフォトダイオードＰＤ１がゼロバイアスで動作するように構成していればよく、ＮＰＮトランジスタＱ４，Ｑ５，Ｑ６，Ｑ７のエミッタはフォトダイオードＰＤ１のカソードと異なる電圧が印加されるように構成してもよい。

以上のように、本発明によれば、高温時においても光センサ回路のトランジスタのリーク電流による誤差およびフォトダイオードの暗電流による誤差を極力抑えることができるため、フォトダイオードやフォトトランジスタの光電流はこれらの誤差による影響を受けにくくなり、光センサ回路の感度劣化を低減することが可能である。また、減衰器３を設けたことにより、製造工程のバラツキや周囲温度変動によるトランジスタのｈＦＥの変動の影響をほとんど受けずに、光センサ回路の出力電流を得ることができる。

１：第１の電流増幅部
２：第２の電流増幅部
３：減衰器
４：電源端子
５：接地端子
６：出力端子

Claims

光電変換素子に入射する光信号を電気信号に変換する光センサ回路において、
フォトダイオードと、前記フォトダイオードのアノードがベースに接続されるＮＰＮ型の第１のトランジスタと、前記ＮＰＮ型の第１のトランジスタのコレクタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、
前記第１の電流増幅部は、ＰＮＰ型の第４のトランジスタのベースがＰＮＰ型の第５のトランジスタのベースに接続され、前記ＰＮＰ型の第５のトランジスタのベースは前記ＰＮＰ型の第４のトランジスタのコレクタに接続されると共に前記ＮＰＮ型の第１のトランジスタのコレクタに接続されて前記ＮＰＮ型の第１のトランジスタのコレクタ電流が入力され、前記ＰＮＰ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、
前記減衰器は、ＮＰＮ型の第２のトランジスタのコレクタとＮＰＮ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＮＰＮ型の第２のトランジスタのベースと前記ＮＰＮ型の第３のトランジスタのエミッタが接続され、前記ＮＰＮ型の第３のトランジスタのコレクタから電流が出力され、
前記ＮＰＮ型の第１のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第４のトランジスタと前記ＰＮＰ型の第５のトランジスタのそれぞれのベースとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、
前記ＮＰＮ型の第２のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第２リーク電流を有し、
又は、
フォトダイオードと、前記フォトダイオードのカソードがベースに接続されるＰＮＰ型の第１のトランジスタと、前記ＰＮＰ型の第１のトランジスタのコレクタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、
前記第１の電流増幅部は、ＮＰＮ型の第４のトランジスタのベースがＮＰＮ型の第５のトランジスタのベースに接続され、前記ＮＰＮ型の第５のトランジスタのベースは前記ＮＰＮ型の第４のトランジスタのコレクタに接続されると共に前記ＰＮＰ型の第１のトランジスタのコレクタに接続されて前記ＰＮＰ型の第１のトランジスタのコレクタ電流が入力され、前記ＮＰＮ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、
前記減衰器は、ＰＮＰ型の第２のトランジスタのコレクタとＰＮＰ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＰＮＰ型の第２のトランジスタのベースと前記ＰＮＰ型の第３のトランジスタのエミッタが接続され、前記ＰＮＰ型の第３のトランジスタのコレクタから電流が出力され、
前記ＮＰＮ型の第４のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、
前記ＮＰＮ型の第５のトランジスタのコレクタ及び前記ＰＮＰ型の第３のトランジスタのベースとＰ型基板間の寄生ダイオードに起因する第２リーク電流を有し、
前記減衰器により前記第１のトランジスタにて増幅された電流増幅分と前記第１リーク電流及び前記第２リーク電流を減衰することを特徴とする光センサ回路。
光電変換素子に入射する光信号を電気信号に変換する光センサ回路において、
フォトダイオードと、前記フォトダイオードのアノードがベースに接続されるＮＰＮ型の第１のトランジスタと、前記ＮＰＮ型の第１のトランジスタのエミッタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、
前記第１の電流増幅部は、ＰＮＰ型の第８のトランジスタのベースがＰＮＰ型の第９のトランジスタのベースとコレクタに接続され、ＮＰＮ型の第１０のトランジスタ、ＮＰＮ型の第１１のトランジスタ及びＮＰＮ型の第１２のトランンジスタのベースが全て前記ＮＰＮ型の第１０のトランジスタのコレクタに接続されると共に、前記ＰＮＰ型の第８のトランジスタのコレクタに接続され、前記ＮＰＮ型の第１１のトランジスタのコレクタが前記ＰＮＰ型の第９のトランジスタのコレクタに接続され、ＰＮＰ型の第４のトランジスタのベースがＰＮＰ型の第５のトランジスタのベースに接続されると共に、前記ＰＮＰ型の第４のトランジスタのコレクタ及び前記ＮＰＮ型の第１２のトランジスタのコレクタに接続され、前記ＰＮＰ型の第８のトランジスタのエミッタが前記ＮＰＮ型の第１のトランジスタのエミッタに接続されて前記ＮＰＮ型の第１のトランジスタのエミッタ電流が入力され、前記ＰＮＰ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、
前記減衰器は、ＮＰＮ型の第２のトランジスタのコレクタとＮＰＮ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＮＰＮ型の第２のトランジスタのベースと前記ＮＰＮ型の第３のトランジスタのエミッタが接続され、前記ＮＰＮ型の第３のトランジスタのコレクタから電流が出力され、
前記ＮＰＮ型の第１０のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、
前記ＮＰＮ型の第１２のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第４のトランジスタと前記ＰＮＰ型の第５のトランジスタのそれぞれのベースとＰ型基板間の寄生ダイオードに起因する第２リーク電流と、
前記ＮＰＮ型の第２のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第３リーク電流を有し、
又は、
フォトダイオードと、前記フォトダイオードのカソードがベースに接続されるＰＮＰ型の第１のトランジスタと、前記ＰＮＰ型の第１のトランジスタのエミッタ電流が入力される第１の電流増幅部と、前記第１の電流増幅部の出力電流が入力される減衰器と、前記減衰器の出力電流が入力される第２の電流増幅部を備え、
前記第１の電流増幅部は、ＮＰＮ型の第８のトランジスタのベースがＮＰＮ型の第９のトランジスタのベースとコレクタに接続され、ＰＮＰ型の第１０のトランジスタ、ＰＮＰ型の第１１のトランジスタ及びＰＮＰ型の第１２のトランンジスタのベースが全て前記ＰＮＰ型の第１０のトランジスタのコレクタに接続されると共に、前記ＮＰＮ型の第８のトランジスタのコレクタに接続され、前記ＰＮＰ型の第１１のトランジスタのコレクタが前記ＮＰＮ型の第９のトランジスタのコレクタに接続され、ＮＰＮ型の第４のトランジスタのベースがＮＰＮ型の第５のトランジスタのベースに接続されると共に、前記ＮＰＮ型の第４のトランジスタのコレクタ及び前記ＰＮＰ型の第１２のトランジスタのコレクタに接続され、前記ＮＰＮ型の第８のトランジスタのエミッタが前記ＰＮＰ型の第１のトランジスタのエミッタに接続されて前記ＰＮＰ型の第１のトランジスタのエミッタ電流が入力され、前記ＮＰＮ型の第５のトランジスタのコレクタから前記第１の電流増幅部の電流が出力され、
前記減衰器は、ＰＮＰ型の第２のトランジスタのコレクタとＰＮＰ型の第３のトランジスタのベースが接続されて前記第１の電流増幅部の出力電流が入力され、前記ＰＮＰ型の第２のトランジスタのベースとＰＮＰ型の第３のトランジスタのエミッタが接続され、前記ＰＮＰ型の第３のトランジスタのコレクタから電流が出力され、
前記ＮＰＮ型の第８のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第１０のトランジスタ、前記ＰＮＰ型の第１１のトランジスタ及び前記ＰＮＰ型の第１２のトランジスタのそれぞれのベースとＰ型基板間の寄生ダイオードに起因する第１リーク電流と、
前記ＮＰＮ型の第４のトランジスタのコレクタとＰ型基板間の寄生ダイオードに起因する第２リーク電流と、
前記ＮＰＮ型の第５のトランジスタのコレクタとＰ型基板間、及び、前記ＰＮＰ型の第３のトランジスタのベースとＰ型基板間の寄生ダイオードに起因する第３リーク電流を有し、
前記減衰器により前記第１のトランジスタにて増幅された電流増幅分と前記第１リーク電流、前記第２リーク電流及び前記第３リーク電流を減衰すると共に、
前記第１の電流増幅部に前記第１のトランジスタのベース－エミッタ間電圧を補正する手段を設け、フォトダイオードの逆バイアス電圧をゼロバイアスに近づけることを特徴とする光センサ回路。
請求項１に記載の光センサ回路において、前記フォトダイオードと第１のトランジスタをフォトトランジスタに置き換えたことを特徴とする光センサ回路。