[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006261705A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2006261705A
JP2006261705A JP2006173459A JP2006173459A JP2006261705A JP 2006261705 A JP2006261705 A JP 2006261705A JP 2006173459 A JP2006173459 A JP 2006173459A JP 2006173459 A JP2006173459 A JP 2006173459A JP 2006261705 A JP2006261705 A JP 2006261705A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
alloy
containing nitrogen
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006173459A
Other languages
English (en)
Inventor
Takuya Watabe
卓哉 渡部
Hiroyuki Yaegashi
裕之 八重樫
Hideki Noto
秀樹 能登
Tetsuya Kida
哲也 喜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006173459A priority Critical patent/JP2006261705A/ja
Publication of JP2006261705A publication Critical patent/JP2006261705A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 Al等の低抵抗材料を高融点金属と積層した電極における抵抗上昇とオーバーハング形状のない薄膜トランジスタとその製造方法を提供する。
【解決手段】 Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層2を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層1と、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の上層配線層3とで挟んだ積層配線構造を使用し、下層配線層1と上層配線層3とで異なる金属又は合金を用いるか、あるいは、上層及び下層配線層1、3で同一の金属又は合金に窒素を含有させた材料を使用し、それらの窒素含有量が異なるようにする。
【選択図】 図3

Description

本発明は、配線構造を改良した薄膜トランジスタ、とりわけ液晶表示装置に広く用いられる薄膜トランジスタと、その製造方法に関する。
近年、液晶表示装置は大型化、高精細化が進み、その回路に用いられる配線は低抵抗化が要求されている。図1は従来技術による薄膜トランジスタの断面構造を示したものであるが、高精細向けの薄膜トランジスタ(以下TFTと記す)は低抵抗化の要求に対応して、Al配線材料を用いることが多い。一例として、図1中の31は、そのようなAl配線材料17を使ってガラス基板30上に形成したゲート電極を示している。しかしAlは後工程での加熱によりヒロックが発生してAl配線と接する絶縁膜の絶縁耐圧を悪化させる傾向があるので、これを防止するため、通常、図中18で示すように例えばTiのような高融点金属でキャップする構造がとられる。また、ソース・ドレイン電極32、33においてAlを用いる場合、コンタクト層であるn+型の非晶質Si層22との良好なコンタクトの形成とAlの拡散を防止するためのバリア層19と、やはりヒロック防止のためのキャップ層21でAl層20を挟み込む構造がとられる。なおキャップ層21は、液晶表示装置の画素電極23との良好なコンタクトを形成するためにも必要である。
しかし、このような構造においては、以下に示すような問題が発生する。すなわち、ゲート電極31においては比較的高い抵抗を示す高融点金属のキャップ層18とAl層17の間で後工程の熱処理によって相互拡散を起こし、界面近傍を中心に高抵抗の領域が形成され、配線抵抗が上昇してしまう。また、熱処理時の基板30からゲート電極31への不純物の拡散はTFTの特性のばらつきの原因となる。このような問題に対し、キャップ層21には窒素を含有したTi(以下TiNと記す)を用いたり、基板30とAl配線層17の間にはSiO膜(図示せず)を形成し、ブロック層とする方法が開示されているが、例えばドライエッチング法によりエッチングする場合TiNはAlに比ベエッチングレートが低いためオーバーハングが形成されてしまい、このオーバーハングは、後に配線層上に絶縁膜を形成する際にその下のAl材料層の側部にボイド(空隙)ができて絶縁膜の絶縁性能が悪化する原因となる。またSiO膜を形成することは、そのための成膜装置が別に必要になると同時に工程増となるため、製造コストの上昇に通じる。ソース・ドレイン電極32、33においても、前述の相互拡散による抵抗上昇が起こる。
更に、特定のエッチング液で三層構造の配線を一括エッチングする方法は経済的であり広く用いられているが、この場合には以下に示す問題がある。すなわち、一般的に、ゲート絶縁膜35のようにプラズマCVD法により形成された膜は段差部で図3に破線36で示したようにクラックが入りやすく、ソース・ドレイン電極をエッチングする際、このクラックから薬液がゲート電極層にまでしみこみ、ゲート電極層に欠陥を生じてしまう。これは、ゲート電極とソース・ドレイン電極層で同一の材料が用いられる場合には特に深刻である。これに対しても、TiN等でAl配線を挟み込む構造が開示されており、この場合ドライエッチング法で配線形成可能なため薬液のしみこみの問題は回避可能だが、オーバーハング形状の問題は回避できないので品質の低下は免れない。
なお、従来の薄膜トランジスタには、2層構造の配線を用いたものがある(例えば、特許文献1および特許文献2参照)。また、3層構造の配線を用いたものもある(例えば、特許文献3、特許文献4、および特許文献5参照)。
特開平9−148586号公報 特開平4−24924号公報 特開平3−260631号公報 特開平4−253342号公報 特開平10−135465号公
以上のような問題点を鑑み、本発明は、容易に製作可能でAl、Cu等の低抵抗材料をキャップ層とともに用いたときに生じる抵抗上昇がなく、且つオーバーハングのない配線構造を備えるとともに、エッチング液の浸透による配線ダメージのない薄膜トランジスタと、その製造方法を提供することを目的とする。
このような本発明の目的は、Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層と、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の上層配線層とで挟んだ積層配線構造を使用し、且つ、下層配線層と上層配線層とで異なる金属又は合金を用いることで達成することができる。
あるいは、上記の目的は、Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層と、この下層配線層と同一の金属又は合金に窒素を含有させた材料の上層配線層とで挟んだ積層配線構造を使用し、且つ、下層配線層と上層配線層の材料の含有する窒素量を異なるものとすることで達成することができる。
従って、第一の側面において、本発明の薄膜トランジスタ(TFT)は、絶縁性基板上に少なくともゲート電極及びこれに接続された走査線、ゲート絶縁膜、半導体層、ソース・ドレイン電極及びこれに接続された信号線を配した薄膜トランジスタであって、(1)ゲート電極及び/又は走査線と、(2)ソース・ドレイン電極及び/又は信号線のうち少なくとも一方は、Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層と、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の上層配線層とで挟んだ積層構造を含み、且つ、この積層構造の下層配線層と上層配線層で用いられる金属又は合金が異なっていることを特徴とする。
第二の側面において、本発明の薄膜トランジスタは、絶縁性基板上に少なくともゲート電極及びこれに接続された走査線、ゲート絶縁膜、半導体層、ソース・ドレイン電極及びこれに接続された信号線を配した薄膜トランジスタであって、(1)ゲート電極及び/又は走査線と、(2)ソース・ドレイン電極及び/又は信号線のうち少なくとも一方は、Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層と、この下層配線層と同一の金属又は合金に窒素を含有させた材料の上層配線層とで挟んだ積層構造を含み、且つ、この積層構造の下層配線層と上層配線層の材料の含有する窒素量が異なっていることを特徴とする。
上述の本発明の薄膜トランジスタは、前記積層構造の下層配線層材料膜、主配線層材料膜及び上層配線層材料膜を順次成膜し、得られた積層膜をパターニングして、当該積層構造の配線層を形成する工程を含む方法により製造される。
本発明では、基板として任意の絶縁性基板を使用することができる。例えば、本発明のTFTを液晶表示装置で使用する場合には、絶縁性基板として透明なガラス基板等を使用すればよい。
本発明のTFTは、そのような絶縁性基板上に、少なくともゲート電極及びこれに接続された走査線、ゲート絶縁膜、半導体層、ソース・ドレイン電極及びこれに接続された信号線を配したものである。ソース・ドレイン電極の上には、最終保護膜として絶縁膜が設けられることがある。また、液晶表示装置で使用するTFTの場合には、このほかに画素電極が設けられる。
上記のように、ゲート電極には走査線が接続されるが、本明細書において単に「ゲート電極」又は「ゲート配線」という語を用いる場合、それはゲート電極とこれに接続する配線(走査線)を含むものである。そして本発明においてはゲート電極と走査線のどちらか一方を本発明の積層構造とすることができ、あるいはゲート電極と走査線の両方を本発明の積層構造としてもよい。同様に、ソース・ドレイン電極には信号線が接続され、本明細書において単に「ソース・ドレイン電極」又は「ソース・ドレイン配線」という語を用いる場合、それはソース・ドレイン電極とこれに接続する配線(信号線)を含むものであり、そして本発明においてはソース・ドレイン電極と信号線のどちらか一方を本発明の積層構造とすることができ、あるいは両方を本発明の積層構造とすることもできる。また、本明細書において本発明の積層構造を持つものとして単に「電極」あるいは「配線」という語を使用する場合にも、それらは電極とそれに接続する配線の両方を意味しうるものと解される。本発明の積層構造の電極(配線)は、低抵抗化に有効なものであり、そのため走査線や信号線にとってより有利なものとなる。
本発明のTFTにおいては、ゲート電極及び/又は走査線か、ソース・ドレイン電極及び/又は信号線か、あるいはそれらの両方を、(a)Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層と、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の上層配線層とで挟んだ積層構造を有し、且つ、この積層構造の下層配線層と上層配線層で使用する金属又は合金を異なるものとするか、あるいは、(b)Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層と、この下層配線層と同一の金属又は合金に窒素を含有させた材料の上層配線層とで挟んだ積層構造を有し、且つ、この積層構造の下層配線層と上層配線層の材料の含有する窒素量を異なるものとする。
主配線層の材料としては、AlもしくはAlと他の金属との合金、又はCuもしくはCuと他の金属との合金を使用することができる。
一方、主配線層を挟み、且つそれと接触する下層配線層及び上層配線層の材料としては、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料を使用する。この場合の合金は、Ti、Mo、W、Cr、Al及びCuのうちの2種以上の金属の合金である。更に、下層配線層と上層配線層の材料の金属又は合金は、窒素を含有することが必要である。本発明においてこのように窒素を含有する金属又は合金は、一般的には窒化物とみなすことができる材料である。これらの材料における窒素含有量は、熱処理時の拡散による配線抵抗の有意の上昇を防ぐのに有効な量であればよく、使用する材料と熱処理温度等の条件に応じて適宜決定すればよい。
Ti、Mo、W、Cr、Al及びCu等の金属又はそれらの合金の窒化物は、加熱による拡散に対するブロック性が高いので、ゲート配線あるいはソース・ドレイン配線形成後の工程の熱処理にさらされても、抵抗上昇のない高品位の配線を得るのを可能にする。図2は、各種金属及び窒化物の膜と積層膜を320℃でアニール後の抵抗上昇率を、四探針比抵抗測定器で室温にて測定したデータを示している。
この結果によると、Tiはアニール時間が長くなるに従い抵抗が著しく上昇することが分かる。これは、時間とともに酸化が進行し抵抗が上昇したためと思われる。一方、Alは表面は酸化されるが内部に酸化が進行しないため、抵抗は一定のままである。これに対し、Al/Tiの積層膜(空気にさらされて酸化作用を受ける側がTi膜)は両者の中間の上昇率を示し、表面のTiの酸化により上昇した抵抗値ともAlの抵抗値とも異なる値を示す。また、このAl/Ti積層膜の抵抗上昇は真空中で加熱した場合でも発生し、Tiの酸化と無関係であることが判明した。これらの結果に対して、AlとTiN又はMoNを積層したサンプルは、加熱時間と関係なく元の抵抗値を維持することが判明した。
ここに挙げたTi、Mo、W、Cr、Al及びCu等の金属又はそれらの合金の窒化物は、窒素の含有量を変化させることにより、特定のエッチャントに対するエッチングレートを変化させることができる。すなわち、これらの金属又は合金の窒素含有量が増加すると、特定のエッチング液に対するエッチングレートは低下する。ドライエッチングについては、窒素含有量とエッチングレートとの間にウェットエッチングの場合のような一般的な法則性は認められないが、所定の金属又は合金については、窒素含有量とエッチングレートとの間に一定の相関関係が見いだされる。また、これらの金属又は合金の窒化物の特定のエッチャントによるウェットエッチングやドライエッチングにおける選択性はその窒化物のもとになった金属又は合金と変わらず、金属又は合金がエッチングされるエッチャントにはその窒化物もエッチングされる。そこで、本発明では、これらの特性を組み合わせることによって、上層配線層、主配線層及び下層配線層のエッチングされる量を、より上の層の材料のエッチング量が下の層の材料のエッチング量と同じかあるいはそれより多くなるように選択することにより、オーバーハングの形成を防止する。
このようにして、本発明によれば、主配線層とこれに接触する下層配線層及び上層配線層との間の熱拡散が防止されるため、形成した配線の抵抗が上昇することはなく、また、形成した配線形状にオーバーハングは認められなくなり、信頼性の高いTFTの提供が可能になる。更に、本発明による積層ソース・ドレイン電極の形成に際しては、上層配線層と下層配線層の組み合わせを適宜選択することにより、ウェットエッチングを用いた場合に下層配線層をエッチングストッパーとして利用することができ、下層配線(ゲート配線)へのダメージを防止することが可能となる。
本発明の積層構造の配線に用いられる各材料用のエッチャントは、当該技術分野において周知であり、実際に使用する材料に応じて適宜選ぶことができる。
本発明においては、AlもしくはCu又はそれらの一方を主成分とする合金から作られる主配線層に接触する層として、熱拡散のブロックに有効な上述の窒素を含む下層配線層と上層配線層を備えた三層構造を含む配線を用いることが必須である。そして本発明においては、このような三層構造の配線の上(すなわち上述の上層配線層の上)又は下(すなわち上述の下層配線層の下)に、あるいはそれらの両方に、更に別の層を設けた積層構造の配線としても差し支えない。例えば、ガラス基板上に液晶表示装置用のTFTを製作する場合、製造方法によっては、ソース・ドレイン電極に接続された信号線の下に非晶質シリコン層が存在する場合があり、この場合の信号線はこの非晶質シリコン層の上に上述の三層構造が設けられた四層からなる積層構造となる。
本発明のTFTにおける積層配線は、ゲート電極を構成するものであってもよく、あるいはソース・ドレイン電極を構成するものであってもよい。
また、本発明の積層配線における材料の組み合わせは様々であるが、例えば、主配線層材料としてAl又はAl合金を使用し、そして下層配線層材料として窒素を含有するAl又はAl合金、上層配線層材料として窒素を含有するMo又はMoと例えばTiとの合金等を使用することができる。下層配線層に窒素を含有するAl又はAl合金を使用する積層配線は、特にゲート電極用に好適である。
また、本発明の積層構造の配線を形成するやり方にも、様々なものが考えられる。例えば、積層構造を形成する三つの層(上層配線層、主配線層及び下層配線層)を同一のエッチャントで一括にエッチングしてもよく、あるいは三層を順次それぞれ別個のエッチャントでエッチングしてもよく、あるいは三層のうちの二つを同じエッチャントでエッチングし、もう一つをそれとは異なるエッチャントでエッチングしてもよい。後者の例としては、上層及び主配線層を同一のエッッチャントで、そして下層配線層を別のエッチャントでエッチングするものを挙げることができ、具体的な例として、Mo系の材料の上層配線層とAl系材料の主配線層をリン酸系のエッチャントでウェットエッチングし、Ti系材料の下層配線層を塩素系ガスでドライエッチングする例を挙げることができる。この場合には、本発明の三層構造の配線をソ−ス・ドレイン電極として形成する場合においても、Ti系材料の下層配線層がウェットエッチングの際のエッチングストッパーとして働いて、ゲート絶縁膜へのエッチング液の浸透を防止することが可能であり、非常に有利である。このように、下層配線層を主配線層のエッチングの際のエッチングストッパーとして働くことのできる材料から形成するようにすれば、主配線層のエッチングをウェットエッチングとすることができ、Ti系材料の上層配線層を用いた場合にもこのオーバーハングの形成を防ぎながら、且つ下層配線層へのエッチング液の浸透を防ぎながら、Al系材料の主配線層を形成することが可能である。
次に、実施例により本発明を更に説明する。
〔実施例1〕
この例は、TFTのゲート電極に本発明を適用した場合を説明するものである。
まず、図3(a)に示すように、ガラス製の絶縁性基板30の上に、窒素を含有するAl層1を約50nm成膜した。この成膜は、通常のスパッタ法を用いてArガスにN2 ガスを約4:1の比率で混合したガスを導入して行った。こうして形成した窒素を含むAl層1の上に、更にAl層2を約150nm成膜し、次に窒素を含有するMo層3を50nm成膜した。窒素を含有するMo層3の成膜は、通常のスパッタ法を用いてArガスにN2 ガスを約9:1の比率で混合したガスを導入して行った。
こうして形成した三層膜の上にレジスト材料を塗布し、続いて露光及び現像を行って、図3(b)に示したように所望パターンのレジスト層4を形成した。次に、図3(c)に示したように、レジスト層4をマスクにしてウェットエッチング法により三層膜をエッチングした。エッチング液としては、リン酸、酢酸、硝酸を混合した通常のAlエッチング液を用いた。その後、レジスト層4を剥離除去して、図3(d)に示した三層構造のゲート電極40を完成した。
こうして形成したゲート電極40を、走査型電子顕微鏡(SEM)で観察したところ、図3(d)に概略的に示したとおりの、オーバーハングのない階段状の側面を有する構造であることが確認された。完成したゲート電極40の電気抵抗は、先に図2を参照して説明したのと同様に、熱処理を施した後においてもAlと同等の値であった。
〔実施例2〕
この例は、TFTのゲート電極に本発明を適用したもう一つの例である。
図4(a)に示したように、ここではまず窒素を含有するMo層5を約50nm成膜した。この成膜は、通常のスパッタ法を用いてArガスにN2 ガスを約6:4の比率で混合したガスを導入して行った。形成した窒素含有Mo層5の上に、更にAl層6を約150nm成膜し、次に窒素を含有するMo層7を50nm成膜した。このMo層7の成膜は、通常のスパッタ法を用いてArガスにN2 ガスを約9:1の比率で混合したガスを導入して行った。続いて、形成した三層膜を実施例1で説明したのと同じやり方でパターニングして、図4(b)に示した三層構造のゲート電極41を得た。
こうして形成したゲート電極41を、SEMで観察したところ、図4(b)に概略的に示したとおりの、オーバーハングのない階段状の側面を有する構造であることが確認された。このゲート電極41の電気抵抗は、熱処理を施した後においてもAlと同等であった。
実施例1と2は三層構造の配線(ゲート配線)の例であるが、抵抗上昇を防止する目的のためには、上述のとおりに低抵抗層であるAlの主配線層と接する層が窒素を含有する金属又は合金層であればよく、本発明の積層配線においてはこのような窒素含有層の下(下層配線層の場合)あるいは上(上層配線層の場合)に更に別の層が存在しても差し支えない。
〔実施例3〕
この例は、TFTのソース・ドレイン電極に本発明を適用した場合を説明するものである。
図5(a)に示したように、実施例1に従って形成したゲート電極40上に、ゲート絶縁膜51(CVD法で形成したシリコン窒化膜)、半導体層52(CVD法で形成した非晶質シリコン膜)、チャネル保護膜53(CVD法で形成したシリコン窒化膜を選択的に除去して形成したもの)を順次形成した後、コンタクト層となるn+型の非晶質Si層54をCVD法で形成した。ここまでの工程は、先に示した実施例1と従来技術の組み合わせにより行うことができる。
次に、図5(b)に示したように、n+型非晶質Si層54の上に、この非晶質Si層54と接する側の一部にのみ窒素を含有するTi層55を約50nm成膜した。この成膜は、通常のスパッタ法を用いて、初期の20nmはArガスのみでTi層(図示せず)を形成し、続いてArガスにN2 ガスを約1:1の比率で混合したガスを導入して窒素を含有するTi層(図示せず)を形成するようにして行った。こうして作った一部にのみ窒素を含有するTi層55の上に、更にスパッタ法でAl−Nd合金層56を約150nm成膜し、次に窒素を含有するMo層57を50nm成膜した。この窒素含有Mo層57の成膜は、通常のスパッタ法を用いてArガスにN2 ガスを約9:1の比率で混合したガスを導入して行った。続いて、最上層の窒素含有Mo層57の上に、レジスト材料を塗布し、露光及び現像を行って、図5(c)に示したように所望パターンのレジスト層58を形成した。
次に、レジスト層58をマスクにし、リン酸、酢酸、硝酸を混合した通常のAlエッチング液を用いたウェットエッチングを行った。このウェットエッチングでは、図6(a)に示したように、上層の窒素含有Mo層57と主配線層(低抵抗層)のAl−Nd合金層56のみが除去され、下層の一部に窒素を含有するTi層55は除去されない。次いで、この一部に窒素を含有するTi層55とその下のn+型非晶質シリコン層54を、塩素系ガスを用いたドライエッチング法により一括エッチングした(図6(b))。続いて、レジスト層58を剥離除去して、図6(c)に示したソース・ドレイン電極61、62を完成した。なお、Alは塩素系ガスによりエッチングされるが、この例の積層構造配線(ソース・ドレイン配線)の主配線層材料として用いたAl−Nd合金は表面に析出したNdにより塩素系ガスによるエッチングが阻止されるため、エッチング後に形成されたソース・ドレイン電極61、62は図示のとおりオーバーハング形状にならなかった。
この例におけるように、積層構造のソース・ドレイン電極の下層としての金属層をソース・ドレイン電極の主配線層のエッチングの際のエッチングストッパーとして用いれば、この下層の金属層のようなスパッタ法で形成したものにはCVD法で形成した絶縁膜に見られるようなクラックがないため、主配線層のパターニングをウェットエッチング法で行った場合においても、下層へのエッチング液の浸透に起因するゲート配線の断線は確実に抑制される。またエッチングストッパーとして活用された窒素を含有するTi層のエッチングはその下の半導体層のエッチングと同時に行われるので、工程増にもならない。
このようにして、この例においては、図6(c)に示すオーバーハングのない、低抵抗のソース・ドレイン電極61、62が、ゲート層40にダメージを与えることなく形成できた。
更に、図6(c)のソース・ドレイン電極61、62上に最終保護膜を形成し、この膜に形成した開口部を通じてソース電極61に接続する画素電極を形成して、一般的な構造を図1を参照して説明した液晶表示装置用のTFTを製造することも可能であるが、そのための最終保護膜形成工程も画素電極形成工程も当該技術分野において周知であり、ここで詳細に説明するまでもない。
また、上記の例においては、逆スタガ型チャネルプロテクトタイプのTFTを例に本発明を説明したが、本発明は逆スタガ型チャネルエッチタイプのTFTに適用することも、あるいはスタガ型のTFTに適用することもできることは、容易に理解されよう。
以上のように、本発明によれば低抵抗且つオーバーハングのない配線構造を得ることができ、更にゲート配線においてはガラス基板からの不純物の拡散を防止でき、ソース・ドレイン配線においては下部のゲート配線へのダメージのない配線も形成可能である。従って、高精細液晶表示装置における配線抵抗上昇によるTFT駆動能力の低下、エッチング形状不良による信頼性低下を防止でき、品質、信頼性の向上に大きく寄与するものである。
従来技術によるTFTを説明する図である。 各種配線材料のアニール時間と抵抗上昇率との関係を示すグラフである。 実施例1の製造工程を説明する図である。 実施例2の製造工程を説明する図である。 実施例3の製造工程の前半を説明する図である。 実施例3の製造工程の前半を説明する図である。
符号の説明
1 窒素含有Al層
2、6 Al層
3、5、7、57 窒素含有Mo層
23 画素電極
30 基板
31、40、41 ゲート電極
32、61 ソース電極
33、62 ドレイン電極
35、51 ゲート絶縁膜
52 半導体層
53 チャネル保護膜
54 非晶質Si層
55 窒素含有Ti層
56 Al−Nd合金層
58 レジスト層

Claims (12)

  1. 半導体層と、ゲート電極と、前記ゲート電極に接続された走査線と、ソース電極と、ドレイン電極と、前記ソース電極または前記ドレイン電極に接続された信号線とを含む薄膜トランジスタであって、
    前記ゲート電極、前記走査線、前記ソース電極、前記ドレイン電極、および前記信号線のうちの少なくとも1つは、
    Ti、Mo、W、Cr、Al及びCuより選ばれた第1の金属に窒素を含有させた材料、または前記第1の金属の合金に窒素を含有させた材料からなる下層配線層と、
    前記下層配線層の上に形成された、Al及びCuより選ばれた第2の金属、または前記第2の金属を主成分とする合金からなる主配線層と、
    前記主配線層の上に形成された、前記第1の金属に窒素を含有させた材料、または前記第1の金属の合金に窒素を含有させた材料からなる上層配線層とを含み、
    前記下層配線層と前記上層配線層の材料に含まれる金属または合金が異なっていることを特徴とする薄膜トランジスタ。
  2. 前記ゲート電極および前記走査線の少なくとも一方が、前記下層配線層と前記主配線層と前記上層配線層とを含み、
    前記主配線層がAlからなり、前記下層配線層が窒素を含有するAlからなり、前記上層配線層が窒素を含有するMoからなる、請求項1に記載の薄膜トランジスタ。
  3. 前記ソース電極、前記ドレイン電極、および前記信号線の少なくとも1つが、前記下層配線層と前記主配線層と前記上層配線層とを含み、
    前記主配線層がAlとNdとの合金からなり、前記下層配線層が窒素を含有するTiからなり、前記上層配線層が窒素を含有するMoからなる、請求項1または2に記載の薄膜トランジスタ。
  4. 半導体層と、ゲート電極と、前記ゲート電極に接続された走査線と、ソース電極と、ドレイン電極と、前記ソース電極または前記ドレイン電極に接続された信号線とを含む薄膜トランジスタの製造方法であって、
    Ti、Mo、W、Cr、Al及びCuより選ばれた第1の金属に窒素を含有させた材料、または前記第1の金属の合金に窒素を含有させた材料を用いて下層配線層を形成する工程と、
    前記下層配線層の上に、Al及びCuより選ばれた第2の金属、または前記第2の金属を主成分とする合金を用いて主配線層を形成する工程と、
    前記主配線層の上に、前記第1の金属に窒素を含有させた材料、または前記第1の金属の合金に窒素を含有させた材料を用いて上層配線層を形成する工程と、
    前記下層配線層、前記主配線層、および前記上層配線層をパターニングして、前記ゲート電極、前記走査線、前記ソース電極、前記ドレイン電極、および前記信号線のうちの少なくとも1つを形成する工程とを含み、
    前記下層配線層と前記上層配線層の材料に含まれる金属または合金が異なっていることを特徴とする薄膜トランジスタの製造方法。
  5. 前記下層配線層、前記主配線層、および前記上層配線層のパターニングを、同一のエッチャントを用いた一括したエッチングによって行う、請求項4に記載の製造方法。
  6. 前記パターニングは、前記上層配線層および前記主配線層に一括してウェットエッチングを施した後、前記下層配線層にドライエッチングを施して行う、請求項4に記載の製造方法。
  7. 前記ゲート電極および前記走査線の少なくとも一方が、前記下層配線層と前記主配線層と前記上層配線層とを含み、
    前記主配線層がAlからなり、前記下層配線層が窒素を含有するAlからなり、前記上層配線層が窒素を含有するMoからなる、請求項4または5に記載の製造方法。
  8. 前記ソース電極、前記ドレイン電極および前記信号線の少なくとも1つが、前記下層配線層と前記主配線層と前記上層配線層とを含み、
    前記主配線層がAlとNdとの合金からなり、前記下層配線層が窒素を含有するTiからなり、前記上層配線層が窒素を含有するMoからなる、請求項4または6に記載の製造方法。
  9. 半導体層と、ゲート電極と、前記ゲート電極に接続された走査線と、ソース電極と、ドレイン電極と、前記ソース電極または前記ドレイン電極に接続された信号線とを含む薄膜トランジスタの製造方法であって、
    Ti、Mo、W、Cr、Al及びCuより選ばれた第1の金属に窒素を含有させた材料、または前記第1の金属の合金に窒素を含有させた材料を用いて下層配線層を形成する工程と、
    前記下層配線層の上に、Al及びCuより選ばれた第2の金属、または前記第2の金属を主成分とする合金を用いて主配線層を形成する工程と、
    前記主配線層の上に、前記第1の金属に窒素を含有させた材料、または前記第1の金属の合金に窒素を含有させた材料を用いて上層配線層を形成する工程と、
    前記下層配線層、前記主配線層、および前記上層配線層をパターニングして、前記ゲート電極、前記走査線、前記ソース電極、前記ドレイン電極、および前記信号線のうちの少なくとも1つを形成する工程とを含み、
    前記下層配線層と前記上層配線層の材料の含有する窒素量が異なっている薄膜トランジスタの製造方法。
  10. 前記下層配線層、前記主配線層、および前記上層配線層のパターニングを、同一のエッチャントを用いた一括したエッチングによって行う、請求項9に記載の製造方法。
  11. 前記パターニングは、前記上層配線層および前記主配線層に一括してウェットエッチングを施した後、前記下層配線層にドライエッチングを施して行う、請求項9に記載の製造方法。
  12. 前記ゲート電極および前記走査線の少なくとも一方が、前記下層配線層と前記主配線層と前記上層配線層とを含み、
    前記主配線層がAlからなり、前記下層配線層および前記上層配線層が窒素を含有するMoからなる、請求項9または10に記載の製造方法。
JP2006173459A 2006-06-23 2006-06-23 薄膜トランジスタ及びその製造方法 Pending JP2006261705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006173459A JP2006261705A (ja) 2006-06-23 2006-06-23 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006173459A JP2006261705A (ja) 2006-06-23 2006-06-23 薄膜トランジスタ及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP00705099A Division JP3916334B2 (ja) 1999-01-13 1999-01-13 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JP2006261705A true JP2006261705A (ja) 2006-09-28

Family

ID=37100513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006173459A Pending JP2006261705A (ja) 2006-06-23 2006-06-23 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006261705A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108301A1 (ja) * 2011-02-07 2012-08-16 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置
JP2016122843A (ja) * 2009-08-07 2016-07-07 株式会社半導体エネルギー研究所 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217322A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタ回路のゲ−ト配線
JPH05291410A (ja) * 1992-04-06 1993-11-05 Kawasaki Steel Corp 半導体装置の製造方法
JPH06202148A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 液晶表示装置用薄膜トランジスタ及びその製造方法
JPH06232129A (ja) * 1992-12-09 1994-08-19 Semiconductor Energy Lab Co Ltd 電子回路
JPH0850310A (ja) * 1995-09-06 1996-02-20 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH09213801A (ja) * 1996-01-29 1997-08-15 Sony Corp 接続孔の形成工程を有する半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217322A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタ回路のゲ−ト配線
JPH05291410A (ja) * 1992-04-06 1993-11-05 Kawasaki Steel Corp 半導体装置の製造方法
JPH06232129A (ja) * 1992-12-09 1994-08-19 Semiconductor Energy Lab Co Ltd 電子回路
JPH06202148A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 液晶表示装置用薄膜トランジスタ及びその製造方法
JPH0850310A (ja) * 1995-09-06 1996-02-20 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH09213801A (ja) * 1996-01-29 1997-08-15 Sony Corp 接続孔の形成工程を有する半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122843A (ja) * 2009-08-07 2016-07-07 株式会社半導体エネルギー研究所 表示装置
US9954005B2 (en) 2009-08-07 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer
WO2012108301A1 (ja) * 2011-02-07 2012-08-16 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置

Similar Documents

Publication Publication Date Title
JP3916334B2 (ja) 薄膜トランジスタ
JP4567091B1 (ja) 表示装置用Cu合金膜および表示装置
JP3128811B2 (ja) 半導体装置の製造方法
WO2008032786A1 (en) Display device
JP4727702B2 (ja) 液晶表示装置、及びその製造方法
WO2014020892A1 (ja) 薄膜トランジスタ及びその製造方法
JP2000241832A (ja) 液晶表示装置およびその製造方法
KR100618361B1 (ko) 내식성 및 내열성 향상을 위해 다층 금속막 스택을포함하는 배선
JP2007300080A (ja) 薄膜トランジスタ及びその製造方法
JP5491947B2 (ja) 表示装置用Al合金膜
JP5280715B2 (ja) 配線形成方法
JP2006261705A (ja) 薄膜トランジスタ及びその製造方法
JP2009088049A (ja) 液晶表示装置
JP5344205B2 (ja) 積層配線、該積層配線を用いた半導体装置及びその製造方法
JP2011243815A (ja) 化合物半導体素子及びその製造方法
US6921698B2 (en) Thin film transistor and fabricating method thereof
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
JPS609160A (ja) 半導体装置およびその製造方法
JP2012109465A (ja) 表示装置用金属配線膜
KR100992631B1 (ko) 반도체 소자의 제조방법
US20220172990A1 (en) Method of Manufacturing a Semiconductor Structure
JP2002094075A (ja) 薄膜半導体装置
JP3257001B2 (ja) 多層配線板及び多層配線板の製造方法
JPH03159247A (ja) 薄膜トランジスタマトリクスの製造方法
KR20110050787A (ko) 반도체 소자 제조 시 금속 전극 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060623

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Effective date: 20091222

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20101221

Free format text: JAPANESE INTERMEDIATE CODE: A02