JPH03159247A - 薄膜トランジスタマトリクスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔概　要〕 液晶表示装置、エレクトロルミネッセンス等の駆動に用
いる薄膜トランジスタマトリクスの製造方法に関し、 ゲート絶縁膜のクランクやピンホールの発生を防止する
とともに、たとえこれらが発生しても、それが直ちに薄
膜トランジスタの短絡やパスライン間の短絡とならない
ようにすることを目的とし、透明絶縁性基板上にＳｉ、
Ｔｉ、Ｃｒ、Ｆｅ。 Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、ＡＩ、Ｔａ、ＮｂＯ中から選
ばれた金属膜からなるゲート電極を形成し、次いで水中
に侵漬することにより該ゲート電極表面を酸化して、母
材金属の酸化膜を形成した後、所定温度にて加熱処理を
施し、前記酸化膜をアニールする工程を含む構成とする
。 〔産業上の利用分野〕 本発明は、液晶表示装置、エレクトロルミネッセンス等
の駆動に用いる薄膜トランジスタマトリクスの製造方法
に関する。 薄膜トランジスタマトリクスの製造歩留りは、薄膜トラ
ンジスタ（Ｔ　Ｐ　Ｔ）のゲート・ドレイン間の短絡欠
陥およびＴＰＴ同志を接続するゲートパスラインとドレ
インパスライン間の短絡欠陥に強く依存する。これら欠
陥が発生すると、表示上では線欠陥となり、これは表示
装置としては致命欠陥となる。 上記欠陥は、ゲート絶縁膜やパスライン間の層間絶縁膜
に生じたピンホールやクラックに起因するもので、ピン
ホール等を通じてゲート・ドレイン間またはパスライン
間に短絡が生じると、短絡箇所に接続された全てのＴＰ
Ｔに正常な電圧を印加することが不可能となり、線状の
表示不良が生じる。 また、ゲート・ソース間に短絡を生じた場合には、ライ
ン欠陥にはならず点欠陥でとどまるが、これまた表示品
質を低下させる重大な欠陥となる。 従ってＴＰＴのゲート・ドレイン間、および交叉する上
下のパスライン間に介在する絶縁膜には、高い信顧性が
要求される。 さらに、ＴＰＴのゲートバスには通常Ａ１等の低抵抗金
属が用いられるが、これらの金属はプロセス途中で侵食
や変質を受は易く、その表面を安定化しておくことが極
めて重要である。 〔従来の技術〕 短絡欠陥の発生原因は、上述した如く、薄膜トランジス
タのゲート絶縁膜およびパスライン間の眉間絶縁膜とし
て共通に用いている絶縁膜のピンホールやクランクが発
生することにある。 従来の動作半導体層にアモルファスシリコン（ａ−３ｉ
）を用いたＴＦＴマトリクスの構造を第５図（ａ）〜（
Ｃ）に示す。同図（ロ）は（ａ）のＢ−Ｂ矢視部。 （Ｃ）はＣ−Ｃ矢視部所面を示す要部断面図である。 １は透明絶縁性基板であるガラス基板、２はゲート電極
ＧおよびゲートパスラインＣＢを構成するＴｉ膜、３は
ＳｉＨ，とＮＨ，の混合ガス雰囲気の化学気相成長（Ｐ
−ＣＶＤ、）法で形成したＳｉＮ膜からなるゲート絶縁
膜、４はＳｉＨ，のガス雰囲気中でＰ−ＣＶＤ法で形成
した動作半導体層のａ−３ｉ膜、５はＰＨｚをドープし
た５ｉ）（４の雰囲気のＰ−ＣＶＤ法で形成したコンタ
クト層としてのｎ′″ａ−３ｉ膜、６はソース電極Ｓ、
ドレイン電極りを構成するＴｉ膜、７はＮ、ＯとＳｉＨ
４の混合ガス雰囲気のＰ−ＣＶＤ法で形成したＳ　ｉ　
Ｏｚ膜、８は層間絶縁膜で例えばポリイミド膜、９はド
レインパスラインＤＢを構成するＡｎ膜、１０は画素電
極Ｅを構成するＩＴＯ膜のような透明導電膜である。 〔発明が解決しようとする課題〕 上記従来の構造およびその製造方法では、ゲート絶縁膜
とその延長部は、ピンホールを生じ易いＳｉＮ膜３単３
単層であるため、これにピンホールやクランクが発生す
ると、直ちに短絡欠陥を生じる。また、このＳｉＮ膜３
と下地のゲート電極Ｇとの密着は必ずしも良くなく、そ
の上層に形成されるソース電極Ｓおよびドレイン電極り
と保護膜７との境界に加わる機械的ストレスにより、ゲ
ート絶縁膜であるＳｉＮ膜３にクランクが生じ易くなる
。 また、従来はゲートパスラインＧＢの材料として、Ｔｉ
等の比較的安定な金属を用いることが多いが、これらの
金属は抵抗が高く、大面積のパネルを形成した場合、信
号遅れを生じて画面全体の駆動が不可能になる。これを
防ぐため、ＡＩｌのような低抵抗の金属を用いると、Ｃ
１，Ｆ等による侵食を受は易いため、ドライエツチング
やアッシング等のプロセスで電極金属が侵食され、パス
ラインの断線が発生するという問題があった。 本発明は、ゲート絶縁膜のクランクやピンホールの発生
を防止するとともに、たとえこれらが発生しても、それ
が直ちに薄膜トランジスタの短絡やパスライン間の短絡
とならないようにすることを目的とする。 （課題を解決するための手段） 本発明のＴＰＴマトリクスは第１図に示すように、絶縁
性基板１上に、Ｓｔ、Ｔｉ、Ｖ、Ｃｒ。 Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｔａの中から選
ばれた一つの金属膜２からからなるゲート電極Ｇを形成
し、次いでこれを水中に侵漬することにより、上記ゲー
ト電極０表面に、母材金属の酸化膜２１を形成し、これ
に加熱処理を施すことによって安定で緻密な酸化膜とし
た後、更にその上にゲート絶縁膜３を介して動作半導体
層４と、コンタクト層５および金属膜６（ソース電極Ｓ
、ドレイン電極りの電極膜）を順に形成することを特徴
とする。 本発明は上記金属が水中に侵漬することによって、容易
に酸化されて酸化膜２１を形成し、しかもこれを加熱処
理した膜は、ピンホールやクランクのない良好な膜質を
有することを利用したものである。 上記金属膜２は、単層であっても、積層膜であってもよ
く、上記金属膜のうちのＡ７！を使用した上層膜と、Ａ
ｆ以外から選ばれた例えばＴａからなる下層との二層膜
とし、この積層膜を酸化して表面に上記各母材金属の酸
化膜を形成してもよい。 また、ゲート電極Ｇに変えてゲートパス９４７０８表面
を上記工程により酸化してもよく、更にゲート電極Ｇお
よびゲートパスラインＧＢの双方を上記工程を用いて、
表面に母材の酸化膜を形成してもよい。 なお、第１図（ｂ）、　（Ｃ）は、それぞれ（ａ）のＢ
−Ｂ矢視部、Ｃ−Ｃ矢視部断面を示す図である。 〔作　用〕 上述の如く、−本発明ではゲート電極とゲート絶縁膜と
を、ゲート電極母材の酸化膜を介して積層した構成が得
られる。上記ゲート電極母材の酸化膜とゲート絶縁膜と
は密着性が良好で、ゲート絶縁膜の機械的強度も大きく
なって、ゲート絶縁膜にクランクが生ずるという問題が
解決する。 更に、パスラインの表面にも酸化層を形成することによ
り、パスラインのクロスオーバ一部での耐圧が向上し、
パスライン間の短絡が減少する。 これは酸化膜の絶縁性と、その上に積層する絶縁膜の改
！（下地が緻密な非晶質に近い層となることで密着や機
械的強度が増加する）の両者の効果によるものである。 また、パスラインが酸化膜で保護されることにより、プ
ロセス途中での侵食や変質によるパスライン断線が減少
する。 上記ゲート電極の酸化膜は、水に侵漬することによって
、常温における自然酸化層の８倍程度の膜厚とすること
ができる。しかし、このままでは酸化層が多孔質である
ので、適当な温度でアニールすることにより、緻密で安
定な酸化膜が得られる。 従って、水中への侵漬とアニールの両者が、膜厚が厚く
良質の酸化層を得る為に必要である。 また、低抵抗のパスライン金属表面の酸化も達成できる
ため、パスラインの断線やパスライン間の短絡もほとん
ど無くなり、製造歩留の向上はさらに大きくなる。 〔実　施　例〕 第２図に本発明の一実施例を示す。従来と異なるのは超
純水中への侵漬により、ゲート電極表面に、その母材の
酸化膜を形成し、更にアニールにより膜を緻密化・安定
化していることである。 以下本実施例を製造工程の順に説明する。

【第２図（ａ）−１，（ａ）−２，（ａ）−３参照】ガ
ラス基板ｌ上にスパッタリング法を用いて、Ａｆ膜２２
を約１１００ｎの厚さに形成した後、これをパターニン
グする。

【同図（ｂ）−１，Φ）−２，（ロ）−３参照】その上
部に、スパッタリング法によりＴｉ膜２３を約１１００
ｎの厚さに形成する。

【同図（ｃ）−１，（Ｃ）−２，（ｃ）−３参照】その
Ｔｉ膜２３をパターニングした後、超純水中に７５日間
侵漬して、ゲート電極金属母材のＴｉ膜の酸化膜である
Ｔ　ｉ　Ｏｔ　１Ｉ１２１を、約６０ｎｍの厚さに形成
した後、凡そ３３０℃の温度で約３０分間アニールを行
なう。 このアニールを施すことにより、母材酸化膜２１は安定
で緻密な膜となる。

【同図（ｄ）−１，（ｄｌ−２，（ｄｔ−３参照］その
上に、化学気相成長（Ｐ−ＣＶＤ）法によりＳｉＮ膜３
．ａ−３ｉ膜４．ＳｉＯ，膜７を順次積層する。ＳｉＮ
膜３はＳｉＨ４とＮＨｌの混合ガス雰囲気、ａ−３ｔ層
４はＳ　ｉ　Ｈａガス雰囲気、ｓ　ｓ　０２１Ｊ　７は
Ｓ　ｉ　Ｈ４とＮｔＯの混合ガス雰囲気を用いて形成し
た。 【同図（ｅｌ　−１、（ｅｌ　−２，（ｅｌ　−３参照
］その上部にポジレジストを塗布し、基板１の裏面より
紫外線を照射することにより、ゲート電極Ｇ、およびゲ
ートパスラインＣＢと自己整合したレジスト膜１１を形
成する。 【同図（ｆ）−１，（ｆｌ−２，（ｆ）−３参照】上記
レジスト膜１１をマスクとして用いて、緩衝弗酸系エツ
チング液でｓ　ｔ　ｏｘ成膜の露出部を選択的にエツチ
ング除去する。

【同図（幻−１，（ｇ）−２，ｔつ一３参照】その上部
に、ＰＨ，をドープしたＳｉＨ４の雰囲気のＰ−ＣＶＤ
法にて、ｎ”ａ−３ｉ膜５を形成する。その上にＴｉ膜
６を真空蒸着法にて形成する。

【同図（ｈ）−１，（ｈ）−２，（ｈ）−３参照】次い
で、アセトンでレジスト膜１１を除去することにより、
同時に、ゲート電極ＧおよびゲートパスラインＧＢ上部
のｎ”ａ−３ｔ層５とＴｉ膜６をリフトオフする。

【同図（１）−１，（１）−２，（１）−３参照】次い
で、ソース電極Ｓおよびドレイン電極り形成用のレジス
ト膜１２を形成する。

【同図Ｕ）−１，０１−２，（Ｊ）−３参照】上記レジ
スト膜１２をマスクとして、Ｃ１系のガス雰囲気を用い
てプラズマエツチングを行ない、Ｔｉ膜６．　ｎ″ａ−
３ｔ膜５．ａ−Ｓｉ膜４の露出部をエツチング除去する
。その下層のＳｉＮ膜３は、全面に残しておく。

【同図（ｋ）−１，（ｋ）−２，（ｋ）−３参照】次い
で、パスライン間を絶縁するための眉間絶縁膜として、
ゲートパスラインＧＢ上を被覆するポリイミド膜８を形
成する。

【同図＋１１−１．　（１）−２，＋１１−３参照】次
いで、ＡＩ！膜１３を全面に成膜し、このＡＡ’１ｌ１
３の不要部を除去して、ドレインパスラインＤＢを形成
する。

【同図（（２）−１，＋ｆｆ＋）−２，（（２）−３参
照】次いで、ＩＴＯのような透明導電膜からなる画素電
極Ｅを、リフトオフ法により形成する。 以上のようにして本実施例により得られた薄膜トランジ
スタは、ゲート電極ＧおよびゲートパスラインＧＢの表
面に、母材の酸化膜２１が形成される。 この酸化膜２１は、安定で緻密な膜であり、その上層に
形成したＳｉＮ膜３との密着性も良好である。そのため
、ＳｉＮ膜３のクランクやピンホールの発生を防止する
ことができ、また、たとえクランクやピンホールが生じ
ても、それが直ちにゲート・ソース間、ゲート・ドレイ
ン間の短絡や、パスライン間短絡を招くことがない。従
って、薄膜トランジスタマトリクスの信転性および製造
歩留りが向上する。 上記一実施例において、ゲート電極Ｇおよびゲートパス
ラインＣＢ表面に、母材金属表面を酸化するために、超
純水中に侵漬したが、単に酸化するだけなら水の純度は
問題ではない。但し、得られた酸化膜２１の膜質を良好
なものとするには、極力純度の高い純水を用いることが
望ましく、これは特に言うまでもない。 また、侵漬する水の温度を高めれば、酸化速度を早める
ことができ、更に、高圧・高温水蒸気中で酸化すること
も可能である。このような方法によれば、酸化に要する
時間を短縮することが可能である。 次に本発明の他の実施例として、ゲート電極Ｇおよびゲ
ートパスラインＧＢを、ともに２層構造とした例を、第
３図により説明する。

【同図（ａ）−２，（ａ）−３参照】 ガラス基板ｌ上にスパッタリング法を用いて、Ｔｉ膜２
３を１１００ｎ形成し、続けてＡＩ膜２２を１１００ｎ
形成する。

【同図（ｂｌ−１，（ｂ）−２，（ｂ）−３参照】レジ
スト膜（図示せず）をマスクとして、ＡＩ膜２２及びＴ
ｉ膜２３をエンチングした後、更に、Ａｌ膜２２を等方
性エツチング液によりエツチングする。この工程では、
Ａ１膜２２は側面を露出するのみであるため、サイドエ
ツチングが進行する。 ゲートパスラインＧＢの幅を、ゲート電極Ｇの２倍以上
としておけば、ゲート電極６部のＡｌ膜が除去された時
点でエツチングを停止することにより、ゲートパスライ
ンＧＢ上にはなおＡ１膜２２が残留し、２層化したゲー
トパスラインＧＢを得ることができる。

【同図（Ｃ）−１，（Ｃ）−２，（Ｃ）−３参照】この
あと、上記一実施例と同様に、基板を超純水中に５０日
間侵漬した後、３３０℃で３０分アニールしてゲート電
極のＴｉ膜２３．およびゲートバスの／ｌ膜２２とＴｉ
膜２３表面に、母材の酸化膜２１を形成する。 これ以降の工程は、前記一実施例と何ら変える必要はな
く、同様の工程を経てＴＰＴマトリクスを形成する。 上記２つの実施例において、基板を長時間超純水中に侵
漬し、且つ、低温アニールを行なうことは、厚く、安定
かつ緻密で、良好な膜質を有する酸化膜を形成する上で
、本質的に重要である。 第４図（ａ）に上記本発明一実施例および他の実施例に
おいて、Ｔｉ膜表面に形成した酸化膜２１について、深
さ方向の酸素量をオージェにより分析した結果を示す、
単に加熱のみで酸化した場合は、酸化は表面と下地との
界面付近に限定されているのに対し、超純水中侵漬を長
時間行った場合には、層全体に均一な酸化が実現してい
る。 更に、膜と基板表面のＳＥＭ観察の結果、超純水侵漬＋
アニール酸化では、表面が極めて清浄且つ平滑になるの
に対し、超純水中に侵漬しただけでは、膜が多孔質であ
り表面の平滑度も劣ることがわかった。 本発明を適用したＴＰＴマトリクスでは製造歩留りが、
加熱酸化のみの場合に比べ、約２倍に向上している。 このように、超純水侵漬＋アニールの効果はゲートメタ
ルの均一で且つ厚く良質な酸化層の形成を実現し、造歩
留りの大幅な増加を実現していることがわかる。 第４回申）に、上記他の実施例におけるＡｌ膜表面の酸
化膜２１について、その深さ方向の酸素量をオージェに
より分析した結果を示す、酸化は加熱のみでは全く進行
しないのに対し、超純水中侵漬＋アニールにより酸化を
行った場合には、２０ｎｍ程度まで進行している。この
結果、Ａ１表面が侵食や変質を受けず、且つパスライン
間の耐圧も大幅に向上し、製造歩留りが一層向上する。 〔発明の効果〕 以上説明した如く本発明によれば、ゲート電極およびゲ
ートパスラインの表面に、安定で緻密な酸化膜を容易に
形成することができ、薄膜トランジスタマトリクスの信
顛度および製造歩留りを向上することができる。

【図面の簡単な説明】

第１図は本発明の構成説明図、 第２図は本発明一実施例の説明図、 第３図は本発明の詳細な説明図、 第４図は本発明の効果を示す図で、オージェによる分析
結果を示す図、 第５図は従来の問題点説明図である。 図において、ｌは絶縁性基板（ガラス基板）、２は電極
の母材金属膜、３はゲート絶縁膜（ＳｉＮ膜）４は動作
半導体層（ａ−３ｉ膜）５はコンタクト層（ｎ″ａ−５
ｉ膜）、６は金属膜（Ｔｉ膜）、７は保護（Ｓｉｎｇ）
膜、２１は母材金属の酸化膜、２２はＡｌ膜、２３はＴ
ｉ膜を示す。 （０１ ，杢発θ月のｊｌｉへ１オリ図 第１図 不発朔の劫蓑を本Ｔ図

Claims (2)

【特許請求の範囲】
1. （１）透明絶縁性基板（１）上に、 Ｓｉ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ａ
   ｌ、Ｔａ、Ｎｂの中から選ばれた金属膜（２）からなる
   ゲート電極（Ｇ）を形成し、次いで水中に侵漬すること
   により前記ゲート電極表面を酸化して、母材金属の酸化
   膜（２１）を形成した後、所定温度にて加熱処理を施し
   、前記酸化膜をアニールする 工程を含むことを特徴とする薄膜トランジスタマトリク
   スの製造方法。
2. （２）複数のゲート電極（Ｇ）を共通に接続するゲート
   バスライン（ＧＢ）を、 前記透明絶縁性基板上にＳｉ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ
   、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ、Ｔａ、Ｎｂの中から選ばれ
   た金属膜（２）を形成し、次いで水中に侵漬することに
   より該金属膜表面を酸化して、母材金属の酸化膜（２１
   ）を形成した後、所定温度にて加熱処理を施し、前記酸
   化膜をアニールすることにより形成する 工程を含むことを特徴とする請求項１記載の薄膜トラン
   ジスタマトリクスの製造方法。