[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5280715B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP5280715B2
JP5280715B2 JP2008069974A JP2008069974A JP5280715B2 JP 5280715 B2 JP5280715 B2 JP 5280715B2 JP 2008069974 A JP2008069974 A JP 2008069974A JP 2008069974 A JP2008069974 A JP 2008069974A JP 5280715 B2 JP5280715 B2 JP 5280715B2
Authority
JP
Japan
Prior art keywords
film
layer
wiring
manganese
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008069974A
Other languages
English (en)
Other versions
JP2009224705A (ja
Inventor
雅人 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to JP2008069974A priority Critical patent/JP5280715B2/ja
Publication of JP2009224705A publication Critical patent/JP2009224705A/ja
Application granted granted Critical
Publication of JP5280715B2 publication Critical patent/JP5280715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Chemically Coating (AREA)

Description

本発明は、銅の無電解めっきにより配線の主要部分を形成する配線形成方法に関するものであり、銅とマンガンの合金膜を利用した新規な配線形成方法に関する。
例えば携帯電話等の表示部に用いられている液晶ディスプレイは、表示部分の精細度が年々高くなってきている。現状では、パネルサイズが対角2インチクラスの液晶ディスプレイが主流であるが、既に1/4VGA(QVGA)程度の精細度を有する製品も市場に出荷されている。しかしながら、ワンセグ通信等、携帯電話を用いたコンテンツの成長を考えると、表示部分に1/2VGA、さらにはVGA等の画素数が必要となり、また、携帯電話においてはディスプレイサイズを大きくすることは難しいことから、さらなる高精細化が要望されるであろうことは容易に予想されるところである。
前述のような高精細化を達成するためには、従来技術のまま精細度を上げた場合の懸念事項である開口率の低下防止、額縁の肥大化の防止等、高精細化とトレードオフとなる特性の補償とを両立するための施策が必要になる。例えばトランジスタの場合には、電界効果移動度を高くすることでサイズを小さくすることが可能になるが、液晶ディスプレイにおいて開口率や額縁エリアのサイズを決めている主な要因は、信号線等の配線であり、これを細線化することが必須となる。
ただし、前述のように配線を細線化した場合、配線抵抗が増大することが懸念される。この問題は、配線材料として低抵抗の材料を用いることで解決可能であるが、配線材料として広く用いられているアルミニウムやアルミニウム合金よりも抵抗率の小さな配線材料は、銅や銀等、種類が著しく限られる。これらの中で、銀等の貴金属の使用は、コストの増加を招くことになる。
このような状況から、銅を用いた配線が半導体やプリント基板の分野において用いられている。半導体やプリント基板の分野では、電解めっき法による銅配線の形成が広く行われている。
しかしながら、液晶ディスプレイの製造に適用しようとする際に問題となるのが、アレイ基板等にガラス基板を用いている点である。ガラス基板は絶縁体であることから、電解めっきを行うことは難しい。そこで、液晶ディスプレイの製造においては、事前にシード層として薄い銅の層を被着させ、その上に無電解めっき法により銅を成膜することが行われている。
この場合、無電解めっき法で被着形成された銅の膜質が、シード層である薄い銅の層の結晶性によってある程度決まってしまうため、シード層である薄い銅の層は良好な結晶性を有することが必要になる。一方、層間絶縁膜やゲート絶縁膜等の直上に銅を被着させた場合、それ以降のアニールプロセスの際に絶縁膜中に銅原子が拡散し、絶縁膜の膜質を著しく劣化させることが知られている。そして、これを防止するために、銅と絶縁膜の間に銅の拡散を阻止するような層(いわゆるバリア層)を設けることが行われている。
例えば特許文献1には、主結晶面が(111)で、平均結晶粒径が0.25μm以上の金属シード層を形成する工程と、金属シード層上に膜厚が200乃至1000nmの金属配線層を無電解めっきする工程とを具備してなる配線層の形成方法が開示されている。特許文献1記載の発明では、金属シード層の結晶方位を制御することで無電解めっきにより形成される銅めっき層の結晶方位を制御するとともに、金属シード層の結晶粒径を大きくすることで銅めっき層の結晶粒径を大きくし、低比抵抗の銅めっき層を得るようにしている。
また、特許文献1記載の発明では、ガラス基板上に下地絶縁膜を形成し、この上に下地金属層を形成し、この上に金属シード層を形成するようにしている。下地金属層は、Ta等の材料層により構成されており、銅のバリア膜として有効であり、金属シード層の平均結晶粒径を大きくする効果を有するとされている。
特開2006−24754号公報
しかしながら、特許文献1記載の技術では、金属シード層の結晶性を良好なものとするためにはその膜厚を厚くする必要があり、成膜に長時間を要して生産性を低下させるという問題がある。また、特許文献1記載の発明では、下地金属層と金属シード層とを別々に成膜する必要があり、成膜装置の大型化を招くとともに、工数の増加を招くという問題もある。
さらに、金属シード層の膜厚が厚いことは、無電解めっき膜の形状安定化の点でも問題である。液晶ディスプレイの製造プロセスにおいては、結晶半導体プロセスとは異なり、CMP(化学的機械研磨法)が使えないため、加工方法を工夫する必要があり、例えばリフトオフ法等のような選択めっきにより配線パターンを決める必要がある。この場合、選択めっき後に金属シード層や下地金属層の不要部分を銅めっき層をマスクとして酸系のエッチング液でエッチング除去する必要があるが、金属シード層の膜厚が厚いと、銅めっき層のエッチングも進行してしまい、サイドエッチング等により銅めっき層の形状が不安定になるという大きな問題が発生する。
本発明は、このような従来の実情に鑑みて提案されたものであり、シード層やバリア層を形成するための成膜時間や工数を大幅に削減することができ、簡単な設備で生産性良く配線を形成することが可能な配線形成方法を提供することを目的とする。また、本発明は、シード層の膜厚が薄くても結晶性の良い無電解めっき膜の形成が可能で、不要部分のシード層やバリア層を簡単に除去することができ、配線の主体となる無電解めっき膜の形状を安定なものとすることが可能な配線形成方法を提供することを目的とする。
本発明の配線形成方法は、銅とマンガンを含む合金膜を形成する工程と、前記合金膜を270℃以上の温度で熱処理してマンガンを表面及び下側界面に偏析させ、銅薄膜の上下にマンガン層が形成された複合膜とする工程と、前記銅薄膜上に形成されたマンガン層を除去する工程と、前記銅薄膜をシード層として無電解めっきを行う工程とを有することを特徴とする。
銅とマンガンを含む合金膜は、熱処理するとマンガンが表面及び下側界面に拡散し、上下にマンガン層が形成される。これらマンガン層のうち下側界面のマンガン層は、銅の下地への拡散を阻止する機能を有し、バリア層として機能する。また、マンガンが拡散した後には、前記合金膜は銅薄膜と上下のマンガン層とから構成された複合膜となるが、銅薄膜においては、マンガンの拡散に伴って原子の再配列が起こり、結晶性が向上する。したがって、表面のマンガン層を除去することで、銅薄膜は本来のめっきシード層としての役割を果たすことが可能となる。従来、銅(Cu)の結晶性を高くするためには、シード層の膜厚を厚くしなくてはならなかったが、前記方法で形成される銅薄膜においては、膜厚が薄くても良好な結晶性が実現される。
本発明の配線形成方法によれば、合金膜を形成し熱処理を施すだけでシード層(銅薄膜)とバリア層(マンガン層)を形成することが可能であり、これらを別々の成膜工程により形成する必要がない。また、シード層である銅薄膜の膜厚が薄くても十分に良好な結晶性を得ることができる。したがって、シード層やバリア層を形成するための成膜時間を短縮することができ、工数の削減や成膜装置の簡略化を図ることができる。
また、本発明の配線形成方法においては、前述の通りシード層(銅薄膜)やバリア層(下側界面のマンガン層)の膜厚を薄くすることができるので、不要部分のシード層やバリア層を簡単に除去することができ、配線の主体となる無電解めっき膜の形状を安定なものとすることが可能である。さらに、シード層である銅薄膜は、膜厚が薄くても結晶性に優れることから、この上に形成される無電解めっき膜の結晶性も良好なものとなり、抵抗値の低い配線の形成が可能である。
以下、本発明を適用し配線形成方法の実施形態について、図面を参照して詳細に説明する。
図1は、本発明を適用した配線形成方法を工程順に示すものである。例えば、液晶表示パネルの作製において、アレイ基板上に信号線等の配線を形成するには、先ず、図1(a)に示すように、基板1上にCu−Mn合金からなる合金膜2を形成する。基板1は、例えばガラス基板であり、通常は層間絶縁膜やゲート絶縁膜等が形成されており、これら層間絶縁膜やゲート絶縁膜上に前記合金膜2を成膜する。なお、層間絶縁膜やゲート絶縁膜の材質は、例えば窒化シリコンや酸化シリコン等を挙げることができ、任意の絶縁材料から選択することができる。
前記合金膜2は、例えば銅(Cu)とマンガン(Mn)を含有するターゲットを用い、スパッタ法等のPVD技術により形成すればよい。成膜する合金膜2の厚さは特に限定されないが、あまり厚くなると不要部分をエッチング除去する際のエッチング時間が長くなり、この上に形成される無電解めっき膜の形状安定性を損なうおそれがあることから、できる限り薄くすることが好ましい。シード層となる銅薄膜の結晶性及びバリア層となるマンガン層のバリア機能を考慮しても15nm以上であれば十分であり、したがって、前記合金膜2の膜厚は、15nm〜150nmとすることが好ましい。後述の無電解めっき膜を含めた配線全体の抵抗率を十分に小さな値とするためには、合金膜2の膜厚を30nm以上とすることが好ましく、前記膜厚の範囲としては、30nm〜100nmがより好ましい範囲である。
前記合金膜2は、前述の通りCu−Mn合金により形成するが、Cu−Mn合金に含まれるMnの割合は、10原子%前後(2原子%〜15原子%)とすることが好ましい。Mnの割合が多くなりすぎると、拡散後にも銅薄膜中にMnが残り、シード層として機能する銅薄膜の結晶性を損なう等の不都合が生ずるおそれがある。逆に、Cu−Mn合金に含まれるMnの割合が少なすぎると、十分な膜厚のマンガン層が形成されなくなるおそれがある。
合金膜2の形成の後、前記合金膜2に対して熱処理を行う。前記熱処理を行うことで、合金膜2中のMnが選択的に下地絶縁膜側(下側界面側)と表面側に偏析し、前記合金膜2は、図1(b)に示すように、銅薄膜3とその上下に形成されたマンガン層4,5とからなる3層構造の複合膜となる。
前記熱処理(アニール)は、270℃以上の温度で行うことが好ましい。熱処理温度を270℃以上とすることで、形成される銅薄膜3の結晶性を良好なものとし抵抗値を小さくすることができる。熱処理温度の上限については、合金膜2あるいは複合膜が溶解しない程度とすればよいが、実用的には400℃以下とすることが好ましい。また、熱処理時間は任意であるが、Mnが十分に拡散するに足る時間とすればよい。最適熱処理時間は温度によっても異なるが、例えば20分以上とすることが好ましい。
合金膜2の成膜の後、前述の熱処理を施すことで、合金膜2中のMnが選択的に下地絶縁膜側及び表面側に偏析し、Cuの下地への拡散防止という本体の目的が達成できる構造となる。すなわち、前記複合膜において、下地絶縁膜側のマンガン層4は、銅薄膜3のCuが下地絶縁層側に拡散することを阻止するバリア層として機能する。MnはCuの拡散阻止能があり、マンガン層4が5nm程度の膜厚であっても十分にバリア層として機能する。
また、Mnの拡散は、銅薄膜3の結晶性を向上する上でも有効である。Cu−Mn合金からなる合金膜2中のMnが下地絶縁膜側及び表面側に偏析する際には、合金膜2中のMnが表面側へと移動し、Cu原子の再配列が起こる。その結果、Mnが抜けた後の銅薄膜3の結晶性が良好なものとなる。従来、Cuの結晶性を良くするためには、シード層となるCu層の膜厚をかなり厚くしなくてはならなかったが、前述の方法によれば、銅薄膜3の厚さを10nm以上とすることで、十分な結晶性を実現することが可能である。
前述の熱処理により合金膜2を複合膜化した後、図1(c)に示すように、表面側(上側)のマンガン層5を除去する。表面側のマンガン層5は、例えば希フッ酸等で容易に除去することができる。
以上により、基板1上にバリア層として機能するマンガン層4及びシード層として機能する銅薄膜3が形成される。次に、この銅薄膜3をシード層として利用し、この上に無電解めっき膜を形成する。本実施形態においては、前記銅薄膜3を選択めっきの下地層として使用し、いわゆるリフトオフ法により所定の配線パターンを有する無電解めっき膜(配線層)を形成する。
すなわち、前記銅薄膜3及びマンガン層4の形成の後、図1(d)に示すように、配線パターンに応じてレジスト層6を形成する。レジスト層6は、通常のフォトリソ技術でパターニングすれば良く、例えば感光性樹脂材料をスピンコートした後、マスクを介して露光し、未硬化部分を除去する。パターニング後のレジスト層6は、配線パターン以外の部分に形成されており、配線形成部分においては、前記銅薄膜3の表面が露出している。
前記レジスト層6の形成の後、無電解めっきを行う。この無電解めっきにより、図1(e)に示すように、シード層である銅薄膜3が露出している部分に、無電解めっき膜7が形成される。この無電解めっき膜7は銅めっき膜であり、配線の主体部を構成することになる。したがって、前記無電解めっき膜7の厚さは、必要な抵抗値等を考慮して設定すればよいが、例えば100nm以上とすればよい。
前記無電解めっきは、銅塩や還元剤、還元剤助剤、錯化剤、錯化剤助剤、反応開始剤等を含む無電解めっき浴中で行う。銅塩としては、例えば硫酸銅や硝酸銅等を用いることができ、還元剤としては、硫酸コバルトや硝酸コバルト等を用いることができる。
無電解めっきによる無電解めっき膜7の形成の後、図1(f)に示すように、不要になったレジスト層6を除去する。このレジスト層6の除去(リフトオフ)により配線のパターンが決まり、レジスト層6の無かった部分に無電解めっき膜7が所定の配線パターンで形成される。
なお、レジスト層6を除去すると、レジスト層6の下にあった銅薄膜3及びマンガン層4が露出するが、これらが残存すると配線間がショートすることになるので、不要部分として除去する必要がある。そこで、図1(g)に示すように、レジスト層6下にあった銅薄膜3及びマンガン層4の不要部分をエッチングにより除去する。
先にも述べたように、シード層として形成される銅薄膜3及びバリア層であるマンガン層4は、膜厚が薄い膜とすることが可能である。したがって、酸系のエッチング液によって簡単に除去することができる。銅薄膜3やマンガン層4のエッチングに際しては、無電解めっき膜7をマスクとしてエッチングを行うことになり、銅薄膜3やマンガン層4のエッチングに伴って、無電解めっき膜7もエッチングされることになる。しかしながら、本実施形態の方法では、銅薄膜3やマンガン層4が薄くても十分に機能を果たすことから、これらの厚さを非常に薄くすることができるので、短時間のうちにエッチングを終えることができる。したがって、無電解めっき膜7に与えるダメージも最小限に抑えることができる。例えば、無電解めっき膜7がサイドエッチングされることがなく、ほとんど目減りすることもないので形状が安定する。
以上のプロセスを経ることにより、バリア層であるマンガン層4、シード層である銅薄膜3、及び無電解めっき膜7からなる3層構成の配線層を形成することができる。本実施形態の配線形成においては、様々な効果を得ることができる。例えば、バリア層であるマンガン層は、別途成膜工程を経ることなく、合金膜2の熱処理によって形成されるので、工数を削減することができ、成膜装置も簡単なもので済む。また、シード層である銅薄膜3やバリア層であるマンガン層4は、その膜厚が薄くても十分に機能を果たすので、成膜時間を短縮することができるだけでなく、不要部分のエッチング除去も容易であり、配線の形状安定性を増すことができる。さらに、シード層である銅薄膜3は、膜厚が薄くても結晶性に優れているので、この上に形成される無電解めっき膜7の結晶性も良好なものとなり、抵抗値の低い配線形成が可能である。
次に、前述の配線形成方法が適用される液晶表示装置について説明する。液晶表示装置は、図2に示すように、アレイ基板12と対向基板13により構成される液晶表示パネル11を備え、これらアレイ基板12と対向基板13の間の液晶層を、アレイ基板12上に形成された薄膜トランジスタ(画素トランジスタ)をスイッチング素子として駆動することで、画像の表示が行われる。
ここで、表示部である表示領域Hにおいては、アレイ基板2に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
一方、アレイ基板12の周辺領域(液晶表示パネル11の額縁領域)には、アレイ基板12に配列形成される信号線に駆動信号を供給する信号線駆動回路14や、走査線に駆動信号を供給する走査線駆動回路15等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。
図3は、図2に示す液晶表示装置の画素の一部を示す概略的な平面図である。図3に示すように、液晶表示装置の画素部分は、複数のゲート線21と、これらゲート線21と交差する複数の信号線22と、その交差部に配置されたスイッチング素子(TFT)からなる。前記TFTは、ポリシリコン等の半導体膜23をチャネルとするもので、ゲート電極(ゲート線21)と、コンタクトを介して信号線22と接続されているソース領域と、コンタクトを介して画素電極24と接続されるドレイン領域とを有している。TFT上には、第1の層間絶縁膜が形成され、ソース領域にはソース電極が形成され、コンタクト25を介して信号線22に接続されている。また、ドレイン領域にもドレイン電極が形成され、コンタクト26を介して金属配線28と接続され、さらにはコンタクト27を介してITOからなる画素電極24と接続される。
前述の構成の液晶表示パネル11において、信号線22やゲート線21、金属配線28、さらにはソース電極やドレイン電極等の形成に本発明の配線形成方法を適用することができる。
前記TFTは、図4に示すように、例えば低融点ガラス等からなる透明絶縁基板30上に、シリコン窒化膜またはシリコン酸化膜等からなるアンダーコート膜31を介して形成されており、リン(P)やボロン(B)等の不純物を注入した半導体膜32と、シリコン酸化膜等のゲート絶縁膜33と、Mo、WやAl等の金属材料からなるゲート電極34(ゲート線21)等から構成される。また、半導体膜32のソース領域と接続されるソース電極35やドレイン領域と接続されるドレイン電極36が層間絶縁膜37を介して形成されている。
前記ソース電極35やドレイン電極36は、前述の配線形成方法により形成することができるが、この場合、これらソース電極35やドレイン電極36は、バリア層であるマンガン層35a,36aと、シード層である銅薄膜35b,36b、及び配線の主体となる無電解めっき膜35c,36cの3層から構成されることになる。前記無電解めっき膜35c,36cは結晶性に優れ抵抗値が低いことから、配線全体(ソース電極35やドレイン電極36)の抵抗値も低いものとなる。また、層間絶縁膜37や半導体膜32との間にバリア層であるマンガン層35a,36aが形成されているので、銅(Cu)の拡散による悪影響を回避することが可能である。
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。
先ず、SiO膜を形成したガラス基板上にCu−Mn合金をスパッタリング法により成膜し、Cu−Mn合金膜を形成した。Cu−Mn合金のスパッタリングに際しては、Mnを10原子%含有するCu−Mn合金ターゲットを用いた。スパッタリング条件は、圧力0.8Pa、Arガス(キャリアガス)の流量80sccm、印加電圧5kWとした。また、形成したCu−Mn合金膜の膜厚は50nmである。
次に、前記Cu−Mn合金膜を窒素雰囲気中で熱処理(アニール)した。ここでは熱処理温度を300℃、熱処理時間を30分とした。これにより、Cu−Mn合金膜中のMnが拡散し、銅薄膜の上下にマンガン層が形成された複合膜の形態となった。
前記熱処理によるMnの拡散の後、上層のマンガン層をエッチングにより除去した。エッチングに際しては、エッチング液として1%希フッ酸を用いた。なお、上層のマンガン層の厚さは、約2nmであった。
このようにして下地層(バリア層として機能するマンガン層及びシード層として機能する銅薄膜)を形成した後、いわゆるリフトオフ法により所定のパターンの配線(Cu無電解めっき膜)を形成した。
図5は、作製した配線の深さ方向(膜厚方向)における組成を示すものである。RBSによる評価において、Cu層(シード層である銅薄膜)と下地層であるSiO膜の間にマンガン層(Mn層)が形成されており、下地層であるSiO膜にはCuが拡散していないことがわかる。
次に、前述の配線形成において、シード層となるCu−Mn合金膜の膜厚(初期膜厚)と抵抗率の関係を調べ、さらにはCu−Mn合金膜を熱処理する際の熱処理温度(熱処理時間は30分)とシード層である銅薄膜の結晶化率、抵抗率の関係を調べた。結果を図6及び図7に示す。
先ず、図6から明らかなように、Cu−Mn合金膜の膜厚(初期膜厚)が厚いほど抵抗率が低下する傾向にあるが、特に図中矢印で示す領域(膜厚30nm以上)とすることで十分に抵抗率が低くなることがわかる。したがって、Cu−Mn合金膜の形成に際しては、その膜厚を30nm以上とすることが好ましいと言える。
また、図7から明らかなように、熱処理温度(アニール温度)が高くなるほどシード層である銅薄膜の結晶化率が向上し、抵抗率も低下する。結晶化率を十分なものとし、抵抗率を低い値とするためには、熱処理温度を270℃以上とすることが好ましい。
本発明を適用した配線形成方法を工程順に示すものであり、(a)は合金膜形成工程、(b)は熱処理工程、(c)は上側マンガン層除去工程、(d)はレジスト層形成工程、(e)は無電解めっき工程、(f)はレジスト層除去工程、(g)は下地(銅薄膜及びマンガン層)除去工程を示す。 液晶表示パネルの一例の概略斜視図である。 画素部分の概略平面図である。 薄膜トランジスタの概略断面図である。 実施例で形成された配線の深さ方向における組成を示す図である。 Cu−Mn合金膜の膜厚と抵抗率の関係を示す特性図である。 熱処理温度(アニール温度)とシード層(銅薄膜)の結晶化率及び抵抗率の関係を示す特性図である。
符号の説明
1 基板、2 合金膜、3 銅薄膜、4,5 マンガン層、6 レジスト層、無電解めっき膜、11 液晶表示パネル、12 アレイ基板、13 対向基板、14 信号線駆動回路、15 走査線駆動回路、21 ゲート線、22 信号線、23 半導体層、24 画素電極、25,26,27 コンタクト、28 金属配線、30 透明絶縁基板、31 アンダーコート層、32 半導体層、33 ゲート絶縁膜、34 ゲート電極、35 ソース電極、36 ドレイン電極、37 層間絶縁膜

Claims (6)

  1. 銅とマンガンを含む合金膜を形成する工程と、
    前記合金膜を270℃以上の温度で熱処理してマンガンを表面及び下側界面に偏析させ、銅薄膜の上下にマンガン層が形成された複合膜とする工程と、
    前記銅薄膜上に形成されたマンガン層を除去する工程と、
    前記銅薄膜をシード層として無電解めっきを行う工程とを有することを特徴とする配線形成方法。
  2. 前記無電解めっきを行う工程においては、レジストを用いたリフトオフ法により配線パターンを決定することを特徴とする請求項1記載の配線形成方法。
  3. 前記無電解めっきを行う工程の後、前記レジストを除去し、露呈する銅薄膜及びマンガン層を除去することを特徴とする請求項2記載の配線形成方法。
  4. 前記合金膜の膜厚を15nm〜150nmとすることを特徴とする請求項1からのいずれか一項記載の配線形成方法。
  5. 前記合金膜の膜厚を30nm〜100nmとすることを特徴とする請求項1からのいずれか一項記載の配線形成方法。
  6. 形成される配線が、液晶表示パネルのアレイ基板上に形成される信号線であることを特徴とする請求項1からのいずれか一項記載の配線形成方法。
JP2008069974A 2008-03-18 2008-03-18 配線形成方法 Active JP5280715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008069974A JP5280715B2 (ja) 2008-03-18 2008-03-18 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008069974A JP5280715B2 (ja) 2008-03-18 2008-03-18 配線形成方法

Publications (2)

Publication Number Publication Date
JP2009224705A JP2009224705A (ja) 2009-10-01
JP5280715B2 true JP5280715B2 (ja) 2013-09-04

Family

ID=41241153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008069974A Active JP5280715B2 (ja) 2008-03-18 2008-03-18 配線形成方法

Country Status (1)

Country Link
JP (1) JP5280715B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101256276B1 (ko) * 2010-08-25 2013-04-18 플란제 에스이 다중막의 식각액 조성물 및 그 식각방법
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
KR101323151B1 (ko) * 2011-09-09 2013-10-30 가부시키가이샤 에스에이치 카퍼프로덕츠 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
WO2017030050A1 (ja) * 2015-08-19 2017-02-23 株式会社ニコン 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法
JP6918902B2 (ja) * 2015-09-15 2021-08-11 三菱電機株式会社 半導体装置の製造方法
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
US9842805B2 (en) 2015-09-24 2017-12-12 International Business Machines Corporation Drive-in Mn before copper plating

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009224705A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5280715B2 (ja) 配線形成方法
JP3916334B2 (ja) 薄膜トランジスタ
JP5198066B2 (ja) Tft基板及びtft基板の製造方法
JP5059703B2 (ja) 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法
US7524706B2 (en) Method of fabricating a thin film transistor array panel
KR100522097B1 (ko) 반도체 장치 및 그 제조 방법
JP5355450B2 (ja) 薄膜トランジスタの製造方法
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
US20070013078A1 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
WO2013149463A1 (zh) 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
WO2012141089A1 (ja) 表示装置およびその製造方法
JP3302240B2 (ja) 薄膜トランジスタ及びその製造方法
WO2015062258A1 (zh) 阵列基板和显示器件
JP2009099636A (ja) 表示装置および表示装置の製造方法
CN103489902B (zh) 一种电极及其制作方法、阵列基板及显示装置
CN102191467A (zh) 金属布线、薄膜制造方法、tft阵列面板及其制造方法
US20080105926A1 (en) Thin film transistor and fabrication method thereof
KR20120024025A (ko) 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
JP2011154380A (ja) 表示装置の形成方法
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
KR100441839B1 (ko) Tft기판
JP4495428B2 (ja) 薄膜トランジスタの形成方法
KR20070024018A (ko) 박막트랜지스터 및 그 제조 방법
JPH088255A (ja) 半導体装置の配線構造および表示素子用トランジスタアレイ
JP2006024754A (ja) 配線層の形成方法、配線層および薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250