JP2005157294A - プラズマ表示パネルの駆動方法及びプラズマ表示装置 - Google Patents

Abstract

【課題】プラズマ表示パネルの消費電力を減らすことができるアドレス駆動回路を提供する。
【解決手段】電力回収回路を含むアドレス駆動回路において、アドレス選択回路のスイッチング状態の変化がほとんどないパターンでは、アドレス駆動回路の電力回収回路の動作を停止させる。そして、電力回収回路が動作する場合には、外部キャパシタに充電されるエネルギーを外部キャパシタから放電されるエネルギーより大きくする。その結果、アドレス選択回路のスイッチング状態の変化が少ないパターンでは、外部キャパシタの電圧がアドレス電圧近くにまで増加して電力回収量が減る。そして、スイッチング状態の変化の大きいパターンでは、外部キャパシタの電圧がアドレス電圧の半分とアドレス電圧との間で平衡状態になり、電力回収動作が行なわれる。
【選択図】図２３

Description

本発明はプラズマ表示パネル（ＰＤＰ）の駆動回路に関し、特にアドレス電圧を印加するためのアドレス駆動回路に関する。

プラズマ表示パネルは、気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、そのサイズによって、数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマ表示パネルは、印加される駆動電圧の波形の形態と放電セルの構造とによって、直流型と交流型とに区分される。

直流型プラズマ表示パネルは、電極の放電空間が絶縁されないまま露出されているので電圧が印加される間に電流が放電空間にそのまま流れ、このため、電流制限のための抵抗を挿入しなければならないという短所がある。これに反し、交流型プラズマ表示パネルは、電極を誘電体層が覆っているのでキャパシタンス成分の形成により電流が制限され、放電時にイオンの衝撃から電極が保護されるので直流型に比べて寿命が長いという長所がある。

図２５は交流型プラズマ表示パネルの一部斜視図である。図２５に示したように、ガラス基板５０１上（図２５では下側）には誘電体層５０２及び保護膜５０３で覆われた走査電極５０４と維持電極５０５とが一対をなして平行に設置される。ガラス基板５０６上には絶縁体層５０７で覆われた複数のアドレス電極５０８が設置される。隣接したアドレス電極５０８間にある絶縁体層５０７上にはアドレス電極５０８と平行に隔壁５０９が形成されている。また、絶縁体層５０７の表面及び隔壁５０９の両側面に蛍光体５１０が形成されている。ガラス基板５０１、５０６は、走査電極５０４及び維持電極５０５に対してアドレス電極５０８が直交するように、放電空間５１１を間に置いて対向して配置されている。アドレス電極５０８と一対をなす走査電極５０４及び維持電極５０５との交差部にある放電空間が放電セル５１２を形成する。

図２６はプラズマ表示パネルの電極配列図である。図２６に示したように、プラズマ表示パネルの電極はｎ×ｍのマトリックス形態を有しており、具体的には、列方向にはアドレス電極（Ａ_１〜Ａ_ｍ）が延びており、行方向には走査電極（Ｙ_１〜Ｙ_ｎ）及び維持電極（Ｘ_１〜Ｘ_ｎ）が延びている。図２６に示された放電セル５１２は図２５に示された放電セル５１２に対応する。

一般に、このような交流型プラズマ表示パネルの駆動方法は、時間的な動作変化で表現すると、リセット期間、アドレシング期間、維持期間、消去期間からなる。

リセット期間はセルにアドレシング動作が円滑に行なわれるようにするために各セルの状態を初期化させる期間であり、アドレシング期間はパネルで点灯されるセルと点灯されないセルを区別するために、点灯されるセル（アドレシングされたセル）に壁電荷を積む動作を行う期間である。維持期間は維持放電電圧パルスを印加してアドレシングされたセルに実際に映像を表示するための放電を行なう期間であり、消去期間はセルの壁電荷を減少させて維持放電を終了させる期間である。

これら各動作を実行する時、走査電極と維持電極との間、アドレス電極が形成された面と走査及び維持電極が形成された面との間の放電空間などは、容量性負荷（以下、"パネルキャパシタ"と言う）として作用するため、パネルにはキャパシタンスが存在する。したがって、アドレシングのための波形を印加するためには、アドレス放電のための電力以外にキャパシタンスに所定の電圧を発生させる電荷注入用無効電力が多く必要である。消費電力が高い場合に、アドレス電極の駆動ＩＣの負荷が増加して発熱が増加し、これにより駆動ＩＣが破壊されることがあるため、アドレス駆動ＩＣには無効電力を回収して再使用する電力回収回路が一般に用いられる。このような電力回収回路として、Ｌ.Ｆ.Ｗｅｂｅｒによって提案された回路（米国特許第４，８６６，３４９号及び第５，０８１，４００号）がある。

電力回収回路の使用により消費電力の高い映像を表示する場合に、消費電力を一定水準まで制限することはできるが、消費電力が低い映像を表示する場合にも、電力回収回路が動作して消費電力が高くなるという問題がある。つまり、全ての放電セルが点灯される表示パターンではアドレス電極にアドレシングに必要な電圧が印加され続けなければならないが、従来の電力回収回路では、この場合にも、接地電圧に接続されたスイッチング素子の導通動作によって電力回収動作を行ない続けるので、消費電力が高くなる問題点がある。

また、従来の電力回収回路は、電力回収の過程中にトランジスタのスイッチング損失や回路の寄生成分により無効電力を１００％回収することができない。これによって、電力回収動作だけではパネルキャパシタの電圧を所望の電圧にまで変更することができず、これによりスイッチング素子がハードスイッチングする。
米国特許第４，８６６，３４９号 米国特許第５，０８１，４００号

本発明が目的とする技術的課題は、プラズマ表示パネルの消費電力を減らすことができるアドレス駆動回路を提供することにある。

このような課題を解決するために、本発明は、アドレス電極を駆動する回路の電力回収回路の動作を制御する。

本発明の一つの特徴によるプラズマ表示装置は、第１方向に延びている複数の第１電極及び第１電極と交差する第２方向に延びている複数の第２電極を含むパネルと、第１及び第２駆動回路と、選択回路と、制御部とを含む。第１駆動回路は、複数の第１電極に順次に第１電圧を印加し、選択回路は、第２電極に各々電気的に連結され、第２電極の中から第２電圧が印加される第２電極を選択する。第２駆動回路は、選択回路に第１端が電気的に連結される少なくとも一つのインダクタ及びインダクタの第２端に少なくとも一つのスイッチング素子を通じて電気的に連結されるキャパシタを含み、選択回路によって選択された第２電極に第２電圧を印加する。制御部は、入力される映像信号によって第２駆動回路の動作モードを決定する。制御部によって決定されたモードが第１モードである場合、第２駆動回路は、キャパシタ及びインダクタを通じて選択された第２電極と第１電極とによって形成される容量性負荷を充電した後、第２電極に第２電圧を印加し、キャパシタ及びインダクタを通じて容量性負荷を放電して第２電極の電圧を減少させ、容量性負荷が放電された後に、第２電極の残留電圧を選択回路の動作によって減少させる。制御部によって決定された状態が第２モードである場合、第２駆動回路は、第２電圧を第２電極に直接印加する。

本発明の一つの実施例によると、制御部は、１フレームを複数のサブフィールドに分割して駆動し、一つのサブフィールドで、第１方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数が所定の値以上である場合に、第１モードであると判断する。本発明の他の実施例によると、制御部は、１フレームを複数のサブフィールドに分割して駆動し、一つのサブフィールドで、第１方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数と第２方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数との合計が所定の値以上である場合に、第１モードであると判断する。本発明の他の実施例によると、第１モードで、第２駆動回路は、容量性負荷を放電する前にキャパシタに電流を供給する。ここで、キャパシタに供給される電流は、第２電圧を供給する電源から供給される。本発明の他の実施例によると、第１モードで、第２駆動回路は、キャパシタに充電された電圧とインダクタとを通じて容量性負荷を充電する第１期間、第２電圧を供給する電源を通じて容量性負荷の第２電極を第２電圧に維持する第２期間、電源を利用してインダクタ及びキャパシタに電流を供給する第３期間、そしてキャパシタに充電された電圧とインダクタとを利用して容量性負荷を放電させる第４期間の順に動作する。本発明の他の実施例によると、インダクタの第２端とキャパシタとの間に並列に電気的に連結される第１及び第２スイッチング素子、そして第２電圧を供給する電源とインダクタの第１端と選択回路との接続点との間に電気的に連結される第３スイッチング素子をさらに含む。

また、第１乃至第３スイッチング素子は、各々ボディーダイオードを有するトランジスタでありうる。ここで、第２駆動回路は、キャパシタ、第１スイッチング素子、及びインダクタの第２端の間の経路で、第１スイッチング素子のボディーダイオードと反対方向に形成される第１ダイオード、そしてキャパシタ、第２スイッチング素子、及びインダクタの第２端の間の経路で、第２スイッチング素子のボディーダイオードと反対方向に形成される第２ダイオードをさらに含むことができる。また、第１モードで、第２駆動回路は、第１スイッチング素子が導通する第１期間、第３スイッチング素子が導通する第２期間、第２及び第３スイッチング素子が導通する第３期間、そして第２スイッチング素子が導通する第４期間の順に動作することができる。また、第２モードで、第１スイッチング素子は導通し、第２及び第３スイッチング素子は遮断される。本発明の他の実施例によると、少なくとも一つのインダクタは、第１及び第２インダクタを含み、第１モードで、第２駆動回路は、第１インダクタを通じて容量性負荷を充電し、第２インダクタを通じて容量性負荷を放電する。本発明の他の実施例によると、容量性負荷を充電する経路上のインダクタと容量性負荷を放電する経路上のインダクタとが同一なインダクタである。本発明の他の実施例によると、選択回路は、第２電極とインダクタの第１端との間に電気的に連結される第１スイッチング素子、そして第１電極と第３電圧を供給する電源との間に電気的に連結される第２スイッチング素子を含む。ここで、複数の選択回路において、第１スイッチング素子が導通した選択回路に電気的に連結される第１電極と選択された第２電極とによって点灯される放電セルが選択されることができる。また、複数の第２電極が順次に選択される間に、複数の選択回路の第１スイッチング素子が導通している場合、第２駆動回路は、第２モードで動作することができる。本発明の他の実施例によると、キャパシタには第２電圧の半分に相当する電圧と第２電圧との間に相当する電圧が充電される。ここで、第１モードで、キャパシタの電圧は可変的である。

本発明の他の特徴によると、複数の第１電極と複数の第２電極とが形成されており、第１電極と第２電極とによって容量性負荷が形成され、１フレームを複数のサブフィールドに分割して階調を表現するプラズマ表示パネルを駆動する方法が提供される。この駆動方法は、入力される映像信号からサブフィールド別に動作モードを決定する段階、そして、複数の第１電極の中から第１電圧が印加される第１電極を選択し、選択されなかった第１電極に第２電圧を印加する段階を含む。動作モードが第１モードである場合、この駆動方法は、第１電極を選択した後、第１電極に第１端が電気的に連結された第１インダクタを通じて選択された第１電極の電圧を増加させる第１段階、第１電圧を供給する第１電源を通じて選択された第１電極の電圧を実質的に第１電圧に維持する第２段階、選択された第１電極の電圧を実質的に第１電圧に維持した状態で、第１電極に電気的に連結された第２インダクタに電流を供給する第３段階、そして第２インダクタを通じて選択された第１電極の電圧を減少させる第４段階をさらに含む。そして、動作モードが第２モードである場合、この駆動方法は、第１電極を選択した後、第１電圧を供給する第１電源を通じて選択された第１電極に第１電圧を印加する段階をさらに含む。

本発明の一つの実施例によると、第１モードで、選択された第１電極の電圧の増加及び減少時に、キャパシタが第１インダクタの第２端と第２インダクタの第２端とに電気的に連結される。本発明の他の実施例によると、第１インダクタと第２インダクタとは同一なインダクタである。本発明の他の実施例によると、第１インダクタと第２インダクタとは互いに異なるインダクタである。本発明の他の実施例によると、複数の第２電極に順次に第３電圧が印加され、第１モードで、第２電極に順次に第３電圧が印加されるたびに、第１乃至第４段階が繰り返され、キャパシタの電圧は、直前に選択された第１電極と現在選択されている第１電極との組み合わせによって変更される。

本発明の他の特徴によるプラズマ表示装置は、第１方向に延びている複数の第１電極及び第１電極と交差する第２方向に延びている複数の第２電極を含むパネルと、第１及び第２駆動回路と、選択回路とを含む。第１駆動回路は、複数の第１電極に順次に第１電圧を印加し、選択回路は、複数の第２電極に各々電気的に連結され、複数の第２電極の中からデータが記入される第２電極を選択する。第２駆動回路は、選択回路に電気的に連結される少なくとも一つのインダクタ及びインダクタと少なくとも一つのスイッチング素子を通じて電気的に連結されるキャパシタを含む。第１方向に延びている所定の個数の放電セルにおいて、第２方向に隣接した二つの放電セルでのデータ変化量の累積値が所定の値より大きい場合に、第２駆動回路は、インダクタ及びキャパシタを遮断した状態で、第２電圧を第２駆動回路によって選択された第２電極に印加する。データ変化量の累積値が所定の値より小さい場合に、第２駆動回路は、選択回路によって選択された第２電極と第１電極とによって形成される容量性負荷をインダクタ及びキャパシタを利用して充電及び放電し、容量性負荷を充電した後、第２電圧を選択された第２電極に印加し、容量性負荷が充電されて放電される間にキャパシタの電圧が変更される。

本発明の一つの実施例によると、容量性負荷が放電された後の容量性負荷の残留電圧は、選択回路の駆動によって放電される。本発明の他の実施例によると、データ変化量の累積値は、一つのサブフィールドでの累積値である。

本発明の他の特徴によるプラズマ表示装置は、第１方向に延びている複数の走査電極及び走査電極と交差する第２方向に延びている複数のアドレス電極を含むパネル、複数の走査電極に順次に走査電圧を印加する第１駆動回路、複数のアドレス電極に各々電気的に連結され、複数のアドレス電極の中からデータが記入されるアドレス電極を選択する選択回路、選択回路によって選択されるアドレス電極に電気的に連結される第２駆動回路、そして入力される映像信号によって第２駆動回路の動作モードを決定する制御部を含む。第２駆動回路は、アドレス電極に第１端が電気的に連結される少なくとも一つのインダクタ、アドレス電圧を供給する電源とアドレス電極との間に電気的に連結される第１スイッチング素子、キャパシタ、そしてインダクタの第２端とキャパシタとの間に電気的に連結される少なくとも一つの第２スイッチング素子を含む。制御部によって決定されたモードが第１モードである場合、第２駆動回路は、第２スイッチング素子のオン／オフ動作によりアドレス電極の電圧を増加または減少させ、アドレス電極の電圧が減少した後、アドレス電極の残留電圧を選択回路の動作によって所定の電圧にまで減少させる。制御部によって決定された状態が第２モードである場合、第２駆動回路は、第２スイッチング素子をオフしてキャパシタ及びインダクタを電気的に遮断する。

本発明によると、アドレス選択回路のスイッチング変化が多いパターンでは電力回収動作をし、アドレス選択回路のスイッチング変化がないパターンでは電力回収動作が中止されるので、電力の消耗を減らすことができる。また、外部キャパシタが所定の電圧の半分より大きい値に充電されるので、アドレス電圧を印加する場合にゼロ電圧スイッチングができる。

以下、添付した図面を参照して、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異した形態で実現することができ、ここで説明する実施例に限定されない。

図面においては、本発明を明確に説明するために、説明と関係のない部分は省略した。明細書全体を通して類似した部分については同一な図面符号を付けた。ある部分が他の部分と連結されているとする時、これは、直接的に連結されている場合だけでなく、その中間に他の素子を介在して間接的に連結されている場合も含む。

そして、本発明で電圧を維持するという表現は、特定の２点間の電位差が時間の経過によって変化しても、その変化が設計上許容される範囲内であったり、変化の原因が当業者の設計慣行では無視されている寄生成分による場合を含む。

次に、本発明の実施例によるプラズマ表示装置及びプラズマ表示パネルの駆動装置と駆動方法について、図面を参照して詳細に説明する。

図１は本発明の第１実施例によるプラズマ表示装置の概略的な概念図である。図１に示したように、本発明の第１実施例によるプラズマ表示装置は、プラズマ表示パネル１００、アドレス駆動部２００、走査・維持駆動部３００、及び制御部４００を含む。図１では、走査・維持駆動部３００を一つのブロックで示したが、一般には走査駆動部と維持駆動部とに分離されて形成されており、一つに統合されて形成されることもある。

プラズマ表示パネル１００は、列方向に延びている複数のアドレス電極（Ａ_１〜Ａ_ｍ）、行方向に互いに一対をなしながら延びている複数の走査電極（Ｙ_１〜Ｙ_ｎ）及び複数の維持電極（Ｘ_１〜Ｘ_ｎ）を含む。アドレス駆動部２００は、制御部４００からアドレス駆動制御信号を受信して、表示しようとする放電セルを選択するためのアドレス信号を各アドレス電極（Ａ_１〜Ａ_ｍ）に印加する。走査・維持駆動部３００は、制御部４００から維持放電制御信号を受信して、走査電極（Ｙ_１〜Ｙ_ｎ）と維持電極（Ｘ_１〜Ｘ_ｎ）とに維持放電パルスを交互に入力することによって、選択された放電セルに対して維持放電を行なう。制御部４００は、外部から映像信号を受信して、アドレス駆動制御信号と維持放電制御信号とを生成して、各々アドレス駆動部２００と走査・維持駆動部３００とに印加する。

そして、アドレス駆動部２００、走査・維持駆動部３００、及び制御部４００は、一般に印刷回路基板（ＰＣＢ）形態に製作されてシャーシベース（図示せず）に装着される。また、シャーシベースはプラズマ表示パネル１００で映像が表示される面の反対側に配置されて、プラズマ表示パネル１００と結合される。

一般に、プラズマ表示パネルは、１フレームを複数のサブフィールドに分けて駆動され、各サブフィールドのアドレス期間で、複数の放電セルの中から放電される放電セルが選択される。この時、放電セルを選択するために、アドレス期間では、走査電極に順次に走査電圧を印加し、走査電圧が印加されない走査電極を正の電圧でバイアスする。そして、走査電圧が印加された走査電極によって形成される複数の放電セルの中から選択しようとする放電セルを通過するアドレス電極にアドレシングのための電圧（以下、"アドレス電圧"と言う）を印加し、選択されなかったアドレス電極には基準電圧を印加する。一般に、アドレス電圧は正の電圧を使用し、走査電圧は接地電圧または負の電圧を使用し、アドレス電圧が印加されたアドレス電極と走査電圧が印加された走査電極とで放電が起こって当該放電セルが選択される。また、基準電圧として接地電圧が多く用いられる。

以下では、選択する走査電極に印加される走査電圧と選択しないアドレス電極に印加される基準電圧とを各々接地電圧と仮定して、アドレス駆動部２００に含まれたアドレス駆動回路について、図４を参照して説明する。

図２は、本発明の第１実施例によるアドレス駆動回路を示す図面である。図２に示したように、本発明の第１実施例によるアドレス駆動回路は、電力回収回路２１０と複数のアドレス選択回路（２２０_１〜２２０_ｍ）とを含む。アドレス選択回路（２２０_１〜２２０_ｍ）は、複数のアドレス電極（Ａ_１〜Ａ_ｍ）に各々接続され、各々二つのスイッチング素子（Ａ_Ｈ、Ａ_Ｌ）を駆動用及び接地用として含む。スイッチング素子（Ａ_Ｈ、Ａ_Ｌ）にはボディーダイオードを有する電界効果トランジスタを用いることができ、同一または類似した機能の他のスイッチング素子からなることもできる。駆動スイッチング素子（Ａ_Ｈ）の第１端子は電力回収回路２１０に、第２端子はアドレス電極（Ａ_１〜Ａ_ｍ）に接続され、駆動スイッチング素子（Ａ_Ｈ）が導通すれば、電力回収回路２１０から供給されるアドレス電圧（Ｖ_ａ）がアドレス電極（Ａ_１〜Ａ_ｍ）に伝達される。接地スイッチング素子（Ａ_Ｌ）は、アドレス電極（Ａ_１〜Ａ_ｍ）と基準電圧（図２では接地電圧）との間に接続され、接地スイッチング素子（Ａ_Ｌ）が導通すれば、接地電圧がアドレス電極（Ａ_１〜Ａ_ｍ）に伝達される。そして、原則として、駆動スイッチング素子（Ａ_Ｈ）と接地スイッチング素子（Ａ_Ｌ）とは同時に導通しないので、通常は切換スイッチと考えることができる。

このように、アドレス電極（Ａ_１〜Ａ_ｍ）に各々接続されたアドレス選択回路（２２０_１〜２２０_ｍ）の両スイッチング素子（Ａ_Ｈ、Ａ_Ｌ）が制御信号によって導通または遮断されて、アドレス電極（Ａ_１〜Ａ_ｍ）にアドレス電圧（Ｖａ）または接地電圧が印加される。つまり、アドレス期間で、駆動スイッチング素子（Ａ_Ｈ）が導通してアドレス電圧（Ｖ_ａ）が印加されたアドレス電極は選択され、接地スイッチング素子（Ａ_Ｌ）が導通して接地電圧が印加されたアドレス電極は選択されない。

そして、電力回収回路２１０は、スイッチング素子（Ａ_ａ、Ａ_ｒ、Ａ_ｆ）、インダクタ（Ｌ_１、Ｌ_２）、ダイオード（Ｄ_１、Ｄ_２）、及びキャパシタ（Ｃ_１、Ｃ_２）を含む。スイッチング素子（Ａ_ａ、Ａ_ｒ、Ａ_ｆ）は、ボディーダイオードを有する電界効果トランジスタからなることができ、同一または類似した機能の他のスイッチング素子からなることもできる。スイッチング素子（Ａ_ａ）は、アドレス電圧（Ｖ_ａ）を供給する電源（または電源線）とアドレス選択回路（２２０_１〜２２０_ｍ）の駆動スイッチング素子（Ａ_Ｈ）の第２端子との間に接続されており、キャパシタ（Ｃ_１、Ｃ_２）は、アドレス電圧（Ｖ_ａ）を供給する電源と接地電圧との間に直列に接続されている。アドレス選択回路（２２０_１〜２２０_ｍ）の駆動スイッチング素子（Ａ_Ｈ）の第２端子には、インダクタ（Ｌ_１、Ｌ_２）の第１端子が各々接続されている。キャパシタ（Ｃ_１、Ｃ_２）の接続点とインダクタ（Ｌ_１）の第２端子との間には、スイッチング素子（Ａ_ｒ）とダイオード（Ｄ_１）とが直列に接続されており、インダクタ（Ｌ_２）の第２端子とキャパシタ（Ｃ_１、Ｃ_２）の接続点との間には、ダイオード（Ｄ_２）とスイッチング素子（Ａ_ｆ）とが直列に接続されている。

この時、インダクタ（Ｌ_１）、ダイオード（Ｄ_１）、及びスイッチング素子（Ａ_ｒ）の間の接続順序は変わることがあり、同様に、インダクタ（Ｌ_２）、ダイオード（Ｄ_２）、及びスイッチング素子（Ａｆ）の間の接続順序も変わることがある。ダイオード（Ｄ_１、Ｄ_２）は、各々スイッチング素子（Ａ_ｒ、Ａ_ｆ）に形成されるボディーダイオードによって生じる可能性のある電流経路を防止するためのものであって、ボディーダイオードが存在しなければ除去することもできる。そして、電力回収回路２１０の動作中にアドレス電極（Ａ_１〜Ａ_ｍ）に印加される電圧がアドレス電圧（Ｖ_ａ）を超えないように、クランピングダイオード（Ｄ_３）がインダクタ（Ｌ_１）の第２端子とアドレス電圧（Ｖ_ａ）を供給する電源との間に接続される。同様に、アドレス電極（Ａ_１〜Ａ_ｍ）に印加される電圧が接地電圧より小さくならないように、クランピングダイオード（Ｄ_４）が接地電圧とインダクタ（Ｌ_２）の第２端子との間に接続される。

そして、図２でアドレス選択回路（２２０_１〜２２０_ｍ）に一つの電力回収回路２１０が接続されていることを示したが、アドレス選択回路（２２０_１〜２２０_ｍ）をいくつかのグループに分割して、各グループごとに電力回収回路２１０を接続することもできる。また、図２では、キャパシタ（Ｃ_１、Ｃ_２）をアドレス電圧（Ｖ_ａ）を供給する電源と接地電圧との間に直列に接続したが、キャパシタ（Ｃ_１）を除去することもできる。

次に、図３乃至図２０を参照して、本発明の第１実施例によるアドレス駆動回路の動作について説明する。以下では、放電電圧に比べて半導体装置（スイッチング素子、ダイオード）のしきい電圧は非常に低いので、しきい電圧を０Ｖと見なして近似処理する。

図３は、図２のアドレス駆動回路の概略的な図面である。図３では、説明の便宜上、隣接した二つのアドレス選択回路（２２０_２ｉ-１、２２０_２ｉ）のみを示しており、アドレス電極と走査電極とによって形成される容量性成分をパネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）で示した。また、前述したように、パネルキャパシタの走査電極側には接地電圧が印加されるものとした。

図３を見ると、電力回収回路２１０がアドレス選択回路（２２０_２ｉ-１、２２０_２ｉ）の駆動スイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２）を通じてパネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）に接続されており、アドレス選択回路（２２０_２ｉ-１、２２０_２ｉ）の接地スイッチング素子（Ａ_Ｌ１、Ａ_Ｌ２）は接地電圧に接続されている。パネルキャパシタ（Ｃ_ｐ１）はアドレス電極（Ａ_２ｉ-１）と走査電極とによって形成される容量性成分であり、パネルキャパシタ（Ｃ_ｐ２）はアドレス電極（Ａ_２ｉ）と走査電極とによって形成される容量性成分である。

以下、一つのサブフィールドで画面に表示される明暗（オン／オフ）パターンとアドレス信号波形との関係を、図４乃至図６に示した代表的なパターンを例としてアドレス駆動回路の動作と共に説明する。このような代表的なパターンとして、アドレス選択回路（２２０_１〜２２０_ｍ）のスイッチング状態の変化が多いドットオン／オフパターンやラインオン／オフパターン、及びアドレス選択回路（２２０_１〜２２０_ｍ）のスイッチング状態の変化がないフルホワイトパターンがある。

図４乃至図６は、各々ドットオン／オフパターン、ラインオン／オフパターン、及びフルホワイトパターンの概念図である。

このようなパターンは、アドレス選択回路（２２０_１〜２２０_ｍ）のスイッチングによって決定され、いかなるパターンを実現する場合にも、電力回収回路２１０のスイッチング素子（Ａ_ａ、Ａ_ｒ、Ａ_ｆ）の駆動タイミングは同一である。そして、アドレス選択回路のスイッチング状態の変化というのは、走査電極が順次に選択される時にアドレス選択回路の両スイッチング素子（Ａ_Ｈ、Ａ_Ｌ）の導通/遮断動作が繰り返されることをいう。つまり、走査電極が順次に選択される時に、アドレス電極にアドレス電圧と接地電圧とが交互に印加される場合に、アドレス選択回路のスイッチング状態の変化が多く発生する。

まず、図４に示したドットオン／オフパターンは、順次に走査電極（Ｙ_１、Ｙ_２、Ｙ_３、Ｙ_４）が選択される時に、奇数番目のアドレス電極（Ａ_１、Ａ_３）と偶数番目のアドレス電極（Ａ_２、Ａ_４）とに交互にアドレス電圧が印加されて発生する明暗表示パターンである。例えば、第１走査電極（Ｙ_１）が選択される時には、奇数番目のアドレス電極（Ａ_１、Ａ_３）にだけアドレス電圧が印加されて、第１行の奇数番目の列が選択され、第２走査電極（Ｙ_２）が選択される時には、偶数番目のアドレス電極（Ａ_２、Ａ_４）にだけアドレス電圧が印加されて、第２行の偶数番目の列で発光が選択される。つまり、走査電極（Ｙ_１）が選択される時は、奇数番目のアドレス選択回路の駆動スイッチング素子（Ａ_Ｈ）が全て導通すると同時に偶数番目のアドレス選択回路の接地スイッチング素子（Ａ_Ｌ）が全て導通し、走査電極（Ｙ_２）が選択される時は、偶数番目のアドレス選択回路の駆動スイッチング素子（Ａ_Ｈ）が導通すると同時に奇数番目のアドレス選択回路の接地スイッチング素子（Ａ_Ｌ）が導通する。

次に、図５に示したラインオン／オフパターンは、第１走査電極（Ｙ_１）が選択される時には、全てのアドレス電極（Ａ_１〜Ａ_４）にアドレス電圧が印加されるが、第２走査電極（Ｙ_２）が選択される時には、全てのアドレス電極（Ａ_１〜Ａ_４）にアドレス電圧が印加されない表示形態が繰り返されて発生する表示パターンである。つまり、走査電極（Ｙ_１）が駆動される時は、全てのアドレス選択回路の駆動スイッチング素子（Ａ_Ｈ）が導通し、走査電極（Ｙ_２）が駆動される時は、全てのアドレス選択回路の接地スイッチング素子（Ａ_Ｌ）が導通する。

そして、図６のフルホワイトパターンは、順次に走査電極が選択される時に、全てのアドレス電極にアドレス電圧が印加され続けて発生する表示パターンである。つまり、全てのアドレス選択回路の駆動スイッチング素子（Ａ_Ｈ）が常に導通している。

このように、ドットオン／オフパターンとラインオン／オフパターンとではアドレス選択回路の接地スイッチング素子（Ａ_Ｌ）が周期的に導通するが、フルホワイトパターンでは接地スイッチング素子（Ａ_Ｌ）が導通しない。接地スイッチング素子（Ａ_Ｌ）の導通の有無によって、図３の電力回収回路でキャパシタ（Ｃ_２）の電圧が変わる。

以下、ドットオン／オフパターンとラインオン／オフパターンとは接地スイッチング素子（Ａ_Ｌ）が周期的に導通するという点で類似しているので、ドットオン／オフパターンとフルホワイトパターンとを例にあげて、図３のアドレス駆動回路の動作について詳細に説明する。

１.ドットオン／オフパターン（図７、図８乃至図１５参照）
まず、ドットオン／オフパターンを例にあげてアドレス選択回路（２２０_１〜２２０_ｍ）のスイッチング変化が多いパターンを表示する場合のアドレス駆動回路の時系列的動作変化について、図７、図８乃至図１５を参照して説明する。ここで、動作変化は８つのモード（Ｍ１〜Ｍ８）で一巡し、モード変化はスイッチング素子の操作によって生じる。そして、ここで共振と称している現象は、連続的発振ではなく、スイッチング素子（Ａ_ｒ、Ａ_ｆ）の導通時に生じるインダクタ（Ｌ_１またはＬ_２）とパネルキャパシタ（Ｃ_ｐ１またはＣ_ｐ２）との組み合わせによる電圧及び電流の変化現象である。

図７はドットオン／オフパターンを示すための図３の電力回収回路の駆動タイミング図である。図８乃至図１５は図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。

図３の回路でドットオン／オフパターンを表示する場合には、一つの走査電極が選択される場合に、奇数番目のアドレス電極（Ａ_２ｉ-１）に接続されたアドレス選択回路（２２０_２ｉ-１）の駆動スイッチング素子（Ａ_Ｈ１）と偶数番目のアドレス電極（Ａ_２ｉ）に接続されたアドレス選択回路（２２０_２ｉ）の接地スイッチング素子（Ａ_Ｌ２）とが導通し、アドレス選択回路（２２０_２ｉ）の駆動スイッチング素子（Ａ_Ｈ２）とアドレス選択回路（２２０_２ｉ-１）の接地スイッチング素子（Ａ_Ｌ１）とが遮断される。次の走査電極が選択される場合には、駆動スイッチング素子（Ａ_Ｈ１）と接地スイッチング素子（Ａ_Ｌ２）とが遮断され、駆動スイッチング素子（Ａ_Ｈ２）と接地スイッチング素子（Ａ_Ｌ１）とが導通する。そして、このような動作が繰り返される。このように、ドットオン／オフパターンを表示する場合には、アドレス選択回路（２２０_２ｉ-１、２２０_２ｉ）の駆動スイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２）と接地スイッチング素子（Ａ_Ｌ１、Ａ_Ｌ２）との導通/遮断動作が繰り返される。

図７で、モード１（Ｍ１）が始まる前にスイッチング素子（Ａ_Ｈ１、Ａ_Ｌ２、Ａ_ａ）が導通し、スイッチング素子（Ａ_Ｈ２、Ａ_Ｌ１）が遮断されて、パネルキャパシタ（Ｃ_ｐ１）にはＶａ電圧が印加され、パネルキャパシタ（Ｃ_ｐ２）には０Ｖが印加されると仮定する。つまり、奇数番目のアドレス電極（Ａ_２ｉ-１）にＶａ電圧が印加され、偶数番目のアドレス電極（Ａ_２ｉ）に０Ｖが印加されていると仮定する。

まず、モード１（Ｍ１）では、スイッチング素子（Ａ_Ｈ１、Ａ_Ｌ２、Ａ_ａ）が導通し、スイッチング素子（Ａ_Ｈ２、Ａ_Ｌ１）が遮断された状態で、スイッチング素子（Ａ_ｆ）が導通する。その後、図８に示したように、電源（Ｖ_ａ）、スイッチング素子（Ａａ）、インダクタ（Ｌ_２）、ダイオード（Ｄ_２）、スイッチング素子（Ａ_ｆ）、及びキャパシタ（Ｃ_２）の経路を通じてインダクタ（Ｌ_２）とキャパシタ（Ｃ_２）とに電流が注入されて、キャパシタ（Ｃ_２）に電圧が充電される。

次に、モード２（Ｍ２）では、スイッチング素子（Ａ_ａ）が遮断されて、図９のように、パネルキャパシタ（Ｃ_ｐ１）、駆動スイッチング素子（Ａ_Ｈ１）のボディーダイオード、インダクタ（Ｌ_２）、ダイオード（Ｄ_２）、スイッチング素子（Ａ_ｆ）、及びキャパシタ（Ｃ_２）に共振経路が形成される。この共振経路によって、パネルキャパシタ（Ｃ_ｐ１）の電圧（Ｖ_ｐ１）は減少し、接地スイッチング素子（Ａ_Ｌ２）が導通しているので、パネルキャパシタ（Ｃ_ｐ２）の電圧（Ｖ_ｐ２）は０Ｖに維持され続ける。そして、パネルキャパシタ（Ｃ_ｐ１）から放電された電流（エネルギー）はキャパシタ（Ｃ_２）に供給されて、キャパシタ（Ｃ_２）に電圧が充電される。

モード３（Ｍ３）では、スイッチング素子（Ａ_Ｈ１、Ａ_Ｌ２）が遮断され、スイッチング素子（Ａ_Ｈ２、Ａ_Ｌ１）が導通して、パネルキャパシタ（Ｃ_ｐ１）に０Ｖが印加される。そして、スイッチング素子（Ａ_ｆ）が遮断され、スイッチング素子（Ａ_ｒ）が導通して図１０に示したように、キャパシタ（Ｃ_２）、スイッチング素子（Ａｒ）、ダイオード（Ｄ_１）、インダクタ（Ｌ_１）、駆動スイッチング素子（Ａ_Ｈ２）、及びパネルキャパシタ（Ｃ_ｐ２）に共振経路が形成される。この共振経路によって、キャパシタ（Ｃ_２）から電流が供給されてパネルキャパシタ（Ｃ_ｐ２）の電圧（Ｖ_ｐ２）は増加し、キャパシタ（Ｃ_２）は放電される。この時、パネルキャパシタ（Ｃ_ｐ２）の電圧（Ｖ_ｐ２）がＶａ電圧を超えると、自動的にスイッチング素子（Ａ_ａ）のボディーダイオードが導通するので、パネルキャパシタ（Ｃ_ｐ２）の電圧（Ｖ_ｐ２）はＶａ電圧を超えない。そして、パネルキャパシタ（Ｃ_ｐ２）がＶａ電圧になった後、インダクタ（Ｌ_１）に残留している電流はスイッチング素子（Ａ_ａ）のボディーダイオードを通じて電源に回収される。

モード４（Ｍ４）では、スイッチング素子（Ａ_ａ）が導通（チャンネルが導通）し、スイッチング素子（Ａ_ｒ）が遮断されて、図１１のように、パネルキャパシタ（Ｃ_ｐ２）の電圧（Ｖ_ｐ２）がＶａ電圧に維持される。

このように、モード１乃至４（Ｍ１〜Ｍ４）を通じて、電力回収回路２１０は、アドレス選択回路（２２０_２ｉ）の駆動スイッチング素子（Ａ_Ｈ２）を通じてアドレス電極（Ａ_２ｉ）にＶａ電圧を供給する。そして、アドレス電極（Ａ_２ｉ-１）はアドレス選択回路（２２０_２ｉ-１）の接地スイッチング素子（Ａ_Ｌ１）を通じて０Ｖに維持される。

次に、モード５（Ｍ５）乃至モード８（Ｍ８）では、アドレス選択回路のスイッチング素子の動作のみが変わり、電力回収回路のスイッチング素子の動作は同一である。

モード５（Ｍ５）では、スイッチング素子（Ａ_Ｈ２、Ａ_Ｌ１、Ａ_ａ）が導通し、スイッチング素子（Ａ_Ｈ１、Ａ_Ｌ２）が遮断された状態で、スイッチング素子（Ａ_ｆ）が導通する。その後、図１２に示したように、電源、スイッチング素子（Ａ_ａ）、インダクタ（Ｌ_２）、ダイオード（Ｄ_２）、スイッチング素子（Ａ_ｆ）、及びキャパシタ（Ｃ_２）の経路を通じてインダクタ（Ｌ_２）とキャパシタ（Ｃ_２）とに電流が注入され、キャパシタ（Ｃ_２）に電圧が充電される。

次に、モード６（Ｍ６）では、スイッチング素子（Ａ_ａ）が遮断されて、図１３のように、パネルキャパシタ（Ｃ_ｐ２）、駆動スイッチング素子（Ａ_Ｈ２）のボディーダイオード、インダクタ（Ｌ_２）、ダイオード（Ｄ_２）、スイッチング素子（Ａ_ｆ）、及びキャパシタ（Ｃ_２）に共振経路が形成される。この共振経路によって、パネルキャパシタ（Ｃ_ｐ２）が放電されて、その電圧（Ｖ_ｐ２）が減少し、接地スイッチング素子（Ａ_Ｌ１）が導通しているので、パネルキャパシタ（Ｃ_ｐ１）の電圧（Ｖ_ｐ１）は０Ｖに維持され続ける。そして、パネルキャパシタ（Ｃ_ｐ２）から放電された電流（エネルギー）はキャパシタ（Ｃ_２）に供給されてキャパシタ（Ｃ_２）に充電される。

モード７（Ｍ７）では、スイッチング素子（Ａ_Ｈ２、Ａ_Ｌ１）が遮断され、スイッチング素子（Ａ_Ｈ１、Ａ_Ｌ２）が導通して、パネルキャパシタ（Ｃ_ｐ２）に０Ｖが印加される。そして、スイッチング素子（Ａ_ｆ）が遮断され、スイッチング素子（Ａ_ｒ）が導通して、図１４に示したように、キャパシタ（Ｃ_２）、スイッチング素子（Ａ_ｒ）、ダイオード（Ｄ_１）、インダクタ（Ｌ_１）、駆動スイッチング素子（Ａ_Ｈ２）、及びパネルキャパシタ（Ｃ_ｐ１）に共振経路が形成される。この共振経路によって、キャパシタ（Ｃ_２）から電流が供給されて、パネルキャパシタ（Ｃ_ｐ１）の電圧（Ｖ_ｐ１）は増加し、キャパシタ（Ｃ_２）は放電される。この時、パネルキャパシタ（Ｃ_ｐ１）の電圧（Ｖ_ｐ１）がＶａ電圧を超えると、自動的にスイッチング素子（Ａ_ａ）のボディーダイオードが導通するので、パネルキャパシタ（Ｃ_ｐ１）の電圧（Ｖ_ｐ１）はＶａ電圧を超えない。そして、パネルキャパシタ（Ｃ_ｐ１）がＶａ電圧になった後、インダクタ（Ｌ_１）に残留している電流はスイッチング素子（Ａ_ａ）のボディーダイオードを通じて電源に回収される。

モード８（Ｍ８）では、スイッチング素子（Ａ_ｒ）が遮断され、スイッチング素子（Ａ_ａ）が導通（チャンネルが導通）して、図１５のように、パネルキャパシタ（Ｃ_ｐ１）の電圧（Ｖ_ｐ１）がＶ_ａ電圧に維持される。

このようにモード５乃至８（Ｍ５〜Ｍ８）を通じて、電力回収回路２１０は、アドレス選択回路（２２０_２ｉ-１）の駆動スイッチング素子（Ａ_Ｈ１）を通じてアドレス電極（Ａ_２ｉ-１）にＶａ電圧を供給する。そして、アドレス電極（Ａ_２ｉ）はアドレス選択回路（２２０_２ｉ）の接地スイッチング素子（Ａ_Ｌ２）を通じて０Ｖに維持される。このようなモード１乃至８（Ｍ１〜Ｍ８）の動作が繰り返されながら、ドットオン／オフパターンが実現される。

ここで、蓄積エネルギーの移動状況について説明する。キャパシタ（Ｃ_２）にＶａ/２電圧が充電されており、キャパシタ（Ｃ_２）のキャパシタンスの大きくてキャパシタ（Ｃ_２）がＶａ/２電圧を供給する電源として作用すると、ＬＣ共振の原理によって、モード２または６（Ｍ２またはＭ６）でＶａ電圧に充電されたパネルキャパシタ（Ｃ_ｐ１またはＣ_ｐ２）を０Ｖにまで放電することができ、モード３または７（Ｍ３またはＭ７）で０Ｖに放電されたパネルキャパシタ（Ｃ_ｐ１またはＣ_ｐ２）をＶａ電圧にまで充電することができる。

まず、モード１（Ｍ１）を見ると、電源からインダクタ（Ｌ_２）を通じてキャパシタ（Ｃ_２）に電流（エネルギー）が供給され、モード２（Ｍ２）では、パネルキャパシタ（Ｃ_ｐ１）が放電されてキャパシタ（Ｃ_２）に電流（エネルギー）が供給される。つまり、モード１及び２（Ｍ１、Ｍ２）では、キャパシタ（Ｃ_２）にエネルギーが充電されてキャパシタ（Ｃ_２）の電圧がΔＶ１だけ上昇する。次に、モード３（Ｍ３）では、キャパシタ（Ｃ_２）からインダクタ（Ｌ_１）を通じて電流が供給されてパネルキャパシタ（Ｃ_ｐ２）の電圧が増加し、残留した電流は電源に回収されてエネルギーが循環される。つまり、モード３（Ｍ３）では、キャパシタ（Ｃ２）でエネルギーが放電されてキャパシタ（Ｃ_２）の電圧がΔＶ２だけ下降する。しかし、初期にキャパシタ（Ｃ_２）にＶａ/２電圧が充電されていると仮定すれば、キャパシタ（Ｃ_２）の充電時には、モード１（Ｍ１）で電源を通じてエネルギーをさらに供給するので、キャパシタ（Ｃ_２）の充電エネルギーがキャパシタ（Ｃ_２）の放電エネルギーより大きい。つまり、ΔＶ１がΔＶ２より大きい。モード５乃至８（Ｍ５〜Ｍ８）でキャパシタ（Ｃ_２）に充電及び放電されるエネルギーもモード１乃至４（Ｍ１〜Ｍ４）と同一である。そして、パネルキャパシタ（Ｃ_ｐ１またはＣ_ｐ２）が放電されて残留電圧が０Ｖになった後にモード３または７（Ｍ３、Ｍ７）で再び充電されるので、モード１乃至８（Ｍ１〜Ｍ８）が繰り返されても、パネルキャパシタ（Ｃ_ｐ１またはＣ_ｐ２）を充電するためにキャパシタ（Ｃ_２）から放電されるエネルギーは実質的に一定である。

しかし、キャパシタ（Ｃ_２）の充電エネルギーが放電エネルギーより大きくてキャパシタ（Ｃ_２）の電圧が増加すると、モード１及び２（Ｍ１、Ｍ２）またはモード５及び６（Ｍ５、Ｍ６）でキャパシタ（Ｃ_２）に充電されるエネルギーが減少する。つまり、モード１乃至８（Ｍ１〜Ｍ８）の動作が繰り返されると、キャパシタ（Ｃ_２）の充電エネルギーが減少して、最終的にはキャパシタ（Ｃ_２）の充電エネルギーと放電エネルギーとが同一になる平衡状態となる。そして、平衡状態では、キャパシタ（Ｃ_２）に充電された電圧がＶａ/２電圧よりは大きく、Ｖ_ａ電圧よりは小さくなる。

このように、キャパシタ（Ｃ_２）に充電された電圧がＶａ/２電圧より大きいと、モード３及び７（Ｍ３、Ｍ７）で、共振の原理によって、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）にキャパシタ（Ｃ_２）の電圧の２倍に相当する電圧、つまりＶａ電圧より大きい電圧が充電される。したがって、アドレス駆動回路に寄生成分が存在する場合にも、共振によってパネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧がＶａ電圧にまで増加し、これによりスイッチング素子（Ａ_ａ）がゼロ電圧スイッチングされることもある。

２．フルホワイトパターン（図１６、図１７乃至図２０参照）
フルホワイトパターンを例にあげて、アドレス選択回路（２２０_１〜２２０_ｍ）のスイッチング変化が少ないパターンを表示する場合のアドレス駆動回路の時系列的動作変化について、図１６、１７乃至図２０参照して説明する。ここで、動作変化は４つのモード（Ｍ１〜Ｍ４）で一巡し、モード変化はスイッチング素子の操作によって生じる。そして、ここで共振と称している現象は、連続的な発振ではなく、スイッチング素子（Ａ_ｒ、Ａ_ｆ）の導通時に生じるインダクタ（Ｌ_１またはＬ_２）とパネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）との組み合わせによる電圧及び電流の変化現象である。

図１６はフルホワイトパターンを示すための図３の電力回収回路の駆動タイミング図である。図１７乃至図２０は図１６の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。

図３の回路でフルホワイトパターンを表示する場合には、走査電極が順次に選択される間、アドレス選択回路（２２０_２ｉ-１、２２０_２ｉ）の駆動スイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２）が常に導通している。

図１６で、モード１（Ｍ１）が始まる前にスイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２、Ａ_ａ）が導通して、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）にはＶａ電圧が印加されていると仮定する。

まず、モード１（Ｍ１）では、スイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２、Ａ_ａ）が導通した状態で、スイッチング素子（Ａ_ｆ）が導通する。その後、図１７に示したように、図７のモード１（Ｍ１）のように、インダクタ（Ｌ_２）とキャパシタ（Ｃ_２）とに電流が注入されて、キャパシタ（Ｃ_２）に電圧が充電される。

次に、モード２（Ｍ２）では、スイッチング素子（Ａ_ａ）が遮断されて、図１８に示したように、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）、駆動スイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２）のボディーダイオード、インダクタ（Ｌ_２）、ダイオード（Ｄ_２）、スイッチング素子（Ａ_ｆ）、及びキャパシタ（Ｃ_２）に共振経路が形成される。この共振経路によって、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧（Ｖ_ｐ１、Ｖ_ｐ２）は減少し、図７のモード２（Ｍ２）のように、キャパシタ（Ｃ_２）に電圧が充電される。

モード３（Ｍ３）では、スイッチング素子（Ａ_ｆ）が遮断され、スイッチング素子（Ａ_ｒ）が導通して、図１９に示したように、キャパシタ（Ｃ_２）、スイッチング素子（Ａ_ｒ）、ダイオード（Ｄ_１）、インダクタ（Ｌ_１）、スイッチング素子（Ａ_Ｈ２）、及びパネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）に共振経路が形成される。この共振経路によって、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧（Ｖ_ｐ１、Ｖ_ｐ２）は増加し、キャパシタ（Ｃ_２）は放電される。この時、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧（Ｖ_ｐ１、Ｖ_ｐ２）がＶａ電圧を超えると、自動的にスイッチング素子（Ａ_ａ）のボディーダイオードが導通するので、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧はＶａ電圧を超えない。

モード４（Ｍ４）では、スイッチング素子（Ａｒ）が遮断され、スイッチング素子（Ａ_ａ）が導通（チャンネルが導通）して、図２０のように、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧（Ｖ_ｐ１、Ｖ_ｐ２）がＶａ電圧に維持される。

このように、モード１乃至４（Ｍ１〜Ｍ４）を通じて、電力回収回路２１０は、アドレス選択回路（２２０_２ｉ-１、２２０_２ｉ）の駆動スイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２）を通じてアドレス電極（Ａ_２ｉ-１、Ａ_２ｉ）にＶａ電圧を供給する。そして、図６のフルホワイトパターンを表示する場合には、スイッチング素子（Ａ_Ｈ１、Ａ_Ｈ２）が導通し続けた状態で、モード１乃至４（Ｍ１〜Ｍ４）が繰り返される。

この時、図６のフルホワイトパターンでは、アドレス選択回路（２２０_２ｉ-１、２２０_２ｉ）の接地スイッチング素子（Ａ_Ｌ１、Ａ_Ｌ２）が導通しないので、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の残留電圧が放電されない。つまり、モード２（Ｍ２）を通じてパネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）が放電された後に、残留電圧が放電されない状態で、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）がモード３（Ｍ３）を通じて再び充電される。したがって、エネルギーが１００％回収されて用いられると仮定すると、モード２（Ｍ２）でキャパシタ（Ｃ_２）を充電するエネルギーとモード３（Ｍ３）でキャパシタ（Ｃ_２）から放電されるエネルギーとが実質的に同一になる。しかし、キャパシタ（Ｃ_２）に電流を供給してキャパシタ（Ｃ_２）を充電するモード１（Ｍ１）の過程がさらに行なわれるので、図７のフルホワイトパターンを表示する場合には、キャパシタ（Ｃ_２）に充電される電圧（ΔＶ１）がキャパシタ（Ｃ_２）から放電される電圧（ΔＶ２）より常に大きい。

キャパシタ（Ｃ_２）に充電される電圧（ΔＶ１）がキャパシタ（Ｃ_２）から放電される電圧（ΔＶ２）より大きい時、モード１乃至４（Ｍ１〜Ｍ４）の過程が繰り返されると、キャパシタ（Ｃ_２）の電圧が増加する。その後、キャパシタ（Ｃ_２）の電圧が増加すると、モード２（Ｍ２）で、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）からキャパシタ（Ｃ_２）に放電される電流が減って、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）から放電される量が減少する。つまり、図１６に示したように、モード１乃至４（Ｍ１〜Ｍ４）の過程が繰り返されると、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧（Ｖ_ｐ１、Ｖ_ｐ２）が減少する量が減る。

そして、キャパシタ（Ｃ_２）の電圧が増加し続けて、Ｖａ電圧と実質的に同一になると、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）の電圧（Ｖ_ｐ１、Ｖ_ｐ２）がキャパシタ（Ｃ_２）の電圧と同一であるので、モード２（Ｍ２）で、パネルキャパシタ（Ｃ_ｐ１、Ｃｐ２）が放電しない。また、モード２（Ｍ２）で、パネルキャパシタ（Ｃｐ１、Ｃ_ｐ２）の電圧（Ｖ_ｐ１、Ｖ_ｐ２）が減少しないので、モード３（Ｍ３）で、パネルキャパシタ（Ｃ_ｐ１、Ｃ_ｐ２）が充電されない。このように、キャパシタ（Ｃ_２）の電圧がＶａ電圧にまで増加すると、モード２及び３（Ｍ２、Ｍ３）で、実質的に電流の移動がほとんどなくなる。つまり、フルホワイトパターンを表示する場合には、電力回収回路２１０が実質的に動作しない。

以上説明したように、本発明の第１実施例による電力回収回路は、アドレス選択回路のスイッチング動作によってキャパシタ（Ｃ_２）の電圧レベルが自動的に変更されて電力回収回路の動作が設定される。この時、キャパシタ（Ｃ_２）の電圧は、キャパシタ（Ｃ_２）に充電されるエネルギーとキャパシタ（Ｃ_２）から放電されるエネルギーとによって決定される。そして、キャパシタ（Ｃ_２）の充電エネルギーは、電源からインダクタを通じて供給されるエネルギーとパネルキャパシタの放電エネルギーとからなり、キャパシタ（Ｃ_２）の放電エネルギーは、パネルキャパシタの充電エネルギーからなるので、キャパシタ（Ｃ_２）にアドレス電圧の半分（Ｖａ/２）程度の電圧が充電されている場合には、キャパシタ（Ｃ_２）の充電エネルギーがキャパシタ（Ｃ_２）の放電エネルギーより大きい。

しかし、ドットオン／オフパターンのような場合には、アドレス電圧にまで充電されたパネルキャパシタがアドレス選択回路のスイッチング素子（ＡＬ）の導通によって接地電圧にまで完全に放電された後に、アドレス電圧にまで再び充電されるので、動作が繰り返されても、パネルキャパシタの充電エネルギーであるキャパシタ（Ｃ_２）の放電エネルギーはほとんど一定である。反面、キャパシタ（Ｃ_２）に約Ｖａ/２電圧が充電された状態では、キャパシタ（Ｃ_２）の充電エネルギーが放電エネルギーより大きいので、キャパシタ（Ｃ_２）の電圧が増加し、これにより、キャパシタ（Ｃ_２）の充電エネルギーが減少する。したがって、動作が繰り返されると、キャパシタ（Ｃ_２）の充電エネルギーが減って、キャパシタ（Ｃ_２）の放電エネルギーとほとんど同一になる平衡状態になって、電力回収動作が行なわれる。

つまり、アドレス選択回路（２２０_１〜２００_ｍ）のスイッチング状態の変化が多いので、アドレス選択回路（２２０_１〜２００_ｍ）に接続された複数のパネルキャパシタの中で、接地電圧にまで完全に放電された後でアドレス電圧にまで充電されるパネルキャパシタが多い場合には、キャパシタ（Ｃ_２）がＶａ/２電圧からＶａ電圧の間の電圧に充電されて電力回収動作が行なわれる。

そして、フルホワイトパターンのような場合には、アドレス電圧にまで充電されたパネルキャパシタに接続された接地スイッチング素子（Ａ_Ｌ）が導通しない。しかし、キャパシタ（Ｃ_２）の充電エネルギーが放電エネルギーより大きく、キャパシタ（Ｃ_２）の電圧がＶａ/２電圧より大きくなると、インダクタとパネルキャパシタとの共振によってはパネルキャパシタの電圧が接地電圧にまで放電されない。そして、アドレス電圧にまで充電されたパネルキャパシタに接続された接地スイッチング素子（Ａ_Ｌ）が導通しないので、パネルキャパシタには残留電圧が生じる。このような残留電圧により、パネルキャパシタの充電エネルギーとパネルキャパシタの放電エネルギーとが同一に減少し、これにより、キャパシタ（Ｃ_２）の電圧は増加し続ける。キャパシタ（Ｃ_２）の電圧が増加すると、パネルキャパシタの残留電圧もまた増加して、最終的にパネルキャパシタに充電されるエネルギーと放電されるエネルギーとがほとんどなくなって、電力回収回路で消耗されるエネルギーがほとんどなくなる。

そして、フルホワイトパターンだけでなく、画面全体で一色のみが表示されるパターン、または一定量のアドレス電極にだけアドレス電圧が印加され続けるパターンでも、フルホワイトパターンのように、電力回収動作がほとんど行われない。

このように、本発明の第１実施例では、アドレス選択回路のスイッチング変化が多くて電力回収動作が必要なパターンでは電力回収動作を行い、アドレス選択回路のスイッチング変化がほとんどなくて電力回収動作が必要でないパターンでは電力回収動作を自動的に行なわない。

以上、本発明の第１実施例では、キャパシタ（Ｃ_２）が放電されるのに用いられるインダクタ（Ｌ_１）とキャパシタ（Ｃ_２）を充電するのに用いられるインダクタ（Ｌ_２）とを別にしたが、図２１のように、同一なインダクタ（Ｌ）を用いることもできる。つまり、図２１のように、インダクタ（Ｌ）の第１端子をアドレス選択回路（２２０_１〜２２０_ｍ）の駆動スイッチング素子（Ａ_Ｈ）の第２端子に接続し、インダクタ（Ｌ）の第２端子にダイオード（Ｄ_１、Ｄ_２）を並列に接続することができる。このようにすると、キャパシタ（Ｃ_２）に充電される電流とキャパシタ（Ｃ_２）から放電される電流とが全てインダクタ（Ｌ）を通過して流れる。

図２２は本発明の第１実施例によるアドレス駆動回路での消費電力を示すグラフである。図２２を見ると、第１実施例によるアドレス駆動回路は、ドットオン／オフパターン、ラインオン／オフパターンなどのスイッチング状態の変化が多いパターンでは、電力回収回路のない回路より消費電力が低く、従来の電力回収回路とは同一な消費電力を有することが分かる。また、フルホワイトパターン、フルレッドパターン、フルグリーンパターン、フルブルーパターンなどのようにスイッチング状態の変化が少ないパターンでは、従来の電力回収回路より低い消費電力を有することが分かる。しかしながら、第１実施によるアドレス駆動回路は、スイッチング状態の変化が少ないパターンでもある程度の電力回収動作をするため、図２２に示したように、電力回収回路のない回路に比べてスイッチング状態の変化が少ないパターンで消費電力が高くなる。

以下、スイッチング状態の変化が少ないパターンで、第１実施例に比べて消費電力を減らすことができる実施例について、図２２及び図２３を参照して説明する。

図２３は本発明の第３実施例によるプラズマ表示装置の制御部を示す図面であり、図２４は本発明の第３実施例によるアドレス駆動回路での消費電力を示すグラフである。

本発明の第３実施例によるプラズマ表示装置は、図１のプラズマ表示装置と制御部４００において違いがある。図２３を見ると、第３実施例によるプラズマ表示装置の制御部４００は、データ処理部４１０、アドレス消費電力判断部４２０、アドレス電力回収判断部４３０、及びアドレス電力回収制御部４４０を含む。

データ処理部４１０は、入力される映像信号をサブフィールド別オン／オフデータに変換する。プラズマ表示パネルで２５６階調を表現するために、１フレームが、維持期間の長さの加重値が各々１、２、４、８、１６、３２、６４、１２８である８個のサブフィールド（１ＳＦ〜８ＳＦ）に分割されて駆動されると仮定する時、デー処処理部４１０は、例えば階調１００の映像信号を"００１００１１０"の８ビットデータに変換する。"００１００１１０"で´０´と´１´の数字は順に８個のサブフィールド（１ＳＦ〜８ＳＦ）に対応し、´０´は当該サブフィールドで放電セル（ドット）が放電しないこと（オフ）を示しており、´１´は当該サブフィールドで放電セルが放電すること（オン）を示している。

アドレス消費電力判断部４２０は、データ処理部４１０でサブフィールド別オン／オフデータに変換された映像信号から、サブフィールド別にアドレス消費電力（ＡＰ）を測定する。アドレス消費電力（ＡＰ）は、アドレス選択回路（２２０_１〜２２０_ｍ）のスイッチング状態の変化によって決定される。スイッチング状態の変化は、列方向（図１で縦方向）に隣接した二つの放電セルのうちの一つの放電セルがオンであり、他の放電セルがオフである場合に発生するので、アドレス消費電力（ＡＰ）は、数１に示したように、列方向に隣接した二つの放電セルのオン／オフデータの差の合計で計算することができる。

ここで、Ｒ_ｉｊ、Ｇ_ｉｊ、Ｂ_ｉｊは各々ｉ行及びｊ列のＲ（red）、Ｇ（green）、Ｂ（blue）放電セルのオン／オフデータである。

一般に、映像信号は、行の順に直列に入力されるので、隣接した二つの放電セルのオン／オフデータの差を計算するために、アドレス消費電力判断部４２０は、一行の映像信号を保存するためのラインメモリ（図示せず）を含む。アドレス消費電力判断部４２０は、一行の映像信号に対するサブフィールド別オン／オフデータが入力される場合に、これをラインメモリに順次に保存し、ラインメモリに保存された直前の行のデータを判読して、隣接した二つの放電セルでサブフィールド別にオン／オフデータの差を計算する。そして、アドレス消費電力判断部４２０は、このように計算した結果を全ての放電セルに対してサブフィールド別に計算して、計算結果の合計でアドレス消費電力（ＡＰ）を求める。また、アドレス消費電力判断部４２０は、二つの放電セルでのサブフィールド別オン／オフデータの差をオン／オフデータのＸＯＲ（exclusive OR）演算で計算することができる。

次に、アドレス電力回収判断部４３０は、サブフィールド別に数１で計算したアドレス消費電力（ＡＰ）によって電力回収回路の動作の可否を示す制御信号を出力する。つまり、アドレス電力回収判断部４３０は、アドレス消費電力（ＡＰ）が臨界値より大きい場合には、スイッチング状態の変化が多いので電力回収回路の動作を示す制御信号を出力し、アドレス消費電力（ＡＰ）が臨界値より小さい場合には、スイッチング状態の変化が少ないので電力回収回路の動作停止を示す制御信号を出力する。

アドレス電力回収制御部４４０は、アドレス電力回収判断部４３０の制御信号が動作を示す場合には、第１及び第２実施例で説明したように、アドレス駆動回路の電力回収回路２１０が動作するように制御する。そして、アドレス電力回収判断部４３０の制御信号が電力回収回路の動作停止を示す場合には、電力回収回路２１０の動作を停止するように制御する。電力回収回路２１０の動作を停止するために、アドレス電力回収制御部４４０は、スイッチング素子（Ａ_ｒ、Ａ_ｆ）を常に遮断された状態にし、スイッチング素子（Ａ_ａ）を導通された状態にして、アドレス選択回路（２２０_１〜２２０_ｍ）の駆動スイッチング素子（Ａ_Ｈ）の第１端子にＶａ電圧が印加され続けるようにする。その結果、アドレス選択回路（２２０_１〜２２０_ｍ）の駆動スイッチング素子（Ａ_Ｈ）の導通動作だけで、アドレシングのための電圧（Ｖａ）をアドレス電極（Ａ_１〜Ａ_ｍ）に印加することができる。このようにすると、スイッチング素子（Ａ_ｒ、Ａ_ｆ）の導通動作による共振で発生する電力消耗がなくなる。

このように、本発明の第３実施例では、スイッチング状態の変化が少ない表示パターンで電力回収回路２１０のスイッチング素子（Ａ_ｒ、Ａ_ｆ）の動作を完全に停止させるので、スイッチング素子（Ａ_ｒ、Ａ_ｆ）の動作によるスイッチング損失とスイッチング素子（Ａ_ｒ、Ａ_ｆ）の導通によって発生する共振による電力消耗を完全に除去することができる。したがって、第３実施例によると、図２４に示したように、第１及び第２実施例に比べて、フルホワイト、フルレッド、フルグリーン、フルブルーなどのスイッチング状態の変化が少ない表示パターンで電力消耗が減る。

以上、本発明の第３実施例ではアドレス消費電力を判断するために、列方向に隣接した放電セルのオン／オフ状態を判断したが、アドレス電力の消耗は実際には行方向に隣接した放電セルによっても影響を受ける。以下では、行方向に隣接した放電セルの影響を考慮して、電力回収回路の動作を制御する実施例について説明する。

図２５、２６乃び図１に示したように、アドレス電極（Ａ_１〜Ａ_ｍ）は列方向に延びているので、行方向に隣接した二つのアドレス電極（Ａ_ｉ、Ａ_ｉ+１）の間にキャパシタンス成分が存在する。ここで、隣接した二つのアドレス電極（Ａ_ｉ、Ａｉ+１）によってキャパシタンス成分が形成されるので、隣接した二つのアドレス電極（Ａ_ｉ、Ａ_ｉ+１）に同じ電圧が印加される場合が、異なる電圧が印加される場合に比べて消費電力が小さい。つまり、図４で説明したドットオン／オフパターンでの消費電力が、図５で説明したライン/オフパターンでの消費電力より大きい。

これは、行方向に隣接した放電セルのオン／オフ状態が異なると、隣接した二つのアドレス電極（Ａ_ｉ、Ａ_ｉ+１）の間のキャパシタンスが増加するためである。このように行方向に生成されるキャパシタンスが増加すると、アドレス駆動回路の電力回収回路が担当しなければならない全キャパシタンスが増加するので、キャパシタンスに所定の電圧を発生させるための電荷注入用無効電力が増加する。反対に、隣接した放電セルのオン／オフ状態が同一であると、隣接した二つのアドレス電極（Ａ_ｉ、Ａ_ｉ+１）の間のキャパシタンスが減少し、これにより全キャパシタンスが減少する。全キャパシタンスが減少すれば、キャパシタンスに所定の電圧を発生させるための無効電力が減少する。

このように、行方向に隣接した放電セルのオン／オフ状態によって消耗される無効電力が変わるので、本発明の第３実施例では、行方向に隣接した放電セルのオン／オフ状態も共に考慮して、電力回収回路の動作の可否を決定する。つまり、数２に示したように、アドレス消費電力（ＡＰ）を計算する場合に、列方向に隣接した放電セルのオン／オフ状態の差だけでなく、行方向に隣接した放電セルのオン／オフ状態の差も考慮する。数２では、行方向にＲ、Ｇ、Ｂの順に繰り返されるものとした。

このように、本発明の第３及び第４実施例では、アドレス消費電力が少ないパターンでは電力回収回路２１０の動作を停止させることにより、電力回収で発生する電力消耗を減らすことができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた、本発明の権利範囲に属する。

本発明の実施例によるプラズマ表示装置の概略的な概念図である。 本発明の第１実施例によるアドレス駆動回路を示す図面である。 図２のアドレス駆動回路の概略的な図面である。 ドットオン／オフパターンの概念図である。 ラインオン／オフパターンの概念図である。 フルホワイトパターンの概念図である。 ドットオン／オフパターンを示すための図３の電力回収回路の駆動タイミング図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図７の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 フルホワイトパターンを示すための図３の電力回収回路の駆動タイミング図面である。 図１６の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図１６の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図１６の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 図１６の駆動タイミングによる図３のアドレス駆動回路の各モードでの電流経路を示す図面である。 本発明の第２実施例によるアドレス駆動回路を示す図面である。 本発明の第１実施例によるアドレス駆動回路での消費電力を示すグラフである。 本発明の第３実施例によるプラズマ表示装置の制御部を示す図面である。 本発明の第３実施例によるアドレス駆動回路での消費電力を示すグラフである。 交流型プラズマ表示パネルの一部斜視図である。 プラズマ表示パネルの電極配列図を示す。

符号の説明

１００ プラズマ表示パネル
２００ アドレス駆動部
２１０ 電力回収回路
２２０１〜２２０ｍ アドレス選択回路
３００ 走査・維持駆動部
４００ 制御部
４１０ データ処理部
４２０ アドレス消費電力判断部
４３０ アドレス電力回収判断部
４４０ アドレス電力回収制御部
Ａ_１〜Ａ_ｍ アドレス電極
Ａ_ａ、Ａ_ｒ、Ａ_ｆ、Ａ_Ｈ、Ａ_Ｈ スイッチング素子
ＡＰ アドレス消費電力
Ｃ_１、Ｃ_２ キャパシタ
Ｃ_ｐ１、Ｃ_ｐ２ パネルキャパシタ
Ｄ_１、Ｄ_２、Ｄ_３ ダイオード
Ｌ_１、Ｌ_２ インダクタ
Ｖａ アドレス電圧
Ｖ_ｐ１、Ｖ_ｐ２ 電圧
Ｘ_１〜Ｘ_ｎ 維持電極
Ｙ_１〜Ｙ_ｎ 走査電極

Claims (36)

1. 第１方向に延びている複数の第１電極及び前記第１電極と交差する第２方向に延びている複数の第２電極を含むパネルと、
   前記複数の第１電極に順次に第１電圧を印加する第１駆動回路と、
   前記複数の第２電極に各々電気的に接続され、前記複数の第２電極の中から第２電圧が印加される第２電極を選択する複数の選択回路と、
   前記選択回路に第１端が電気的に接続される少なくとも一つのインダクタ及び 前記インダクタの第２端に少なくとも一つのスイッチング素子を通じて電気的に接続されるキャパシタを含み、前記選択回路によって選択された第２電極に前記第２電圧を印加する第２駆動回路と、
   入力される映像信号によって前記第２駆動回路の動作モードを決定する制御部とを含み、
   前記制御部によって決定されたモードが第１モードである場合、前記第２駆動回路は、前記キャパシタ及び前記インダクタを通じて前記選択された第２電極と前記第１電極とによって形成される容量性負荷を充電した後、前記第２電極に前記第２電圧を印加し、前記キャパシタ及び前記インダクタを通じて前記容量性負荷を放電して前記第２電極の電圧を減少させ、前記容量性負荷が放電された後に、前記第２電極の残留電圧を前記選択回路の動作によって減少させ、
   前記制御部によって決定された状態が第２モードである場合、前記第２駆動回路は、前記第２電圧を前記第２電極に直接印加することを特徴とする、プラズマ表示装置。
2. 前記制御部は、１フレームを複数のサブフィールドに分割して駆動し、少なくとも一つのサブフィールドで、前記第１方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数が所定の値以上である場合に、前記第１モードであると判断することを特徴とする、請求項１に記載のプラズマ表示装置。
3. 前記制御部は、１フレームを複数のサブフィールドに分割して駆動し、少なくとも一つのサブフィールドで、前記第１方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数と前記第２方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数との合計が所定の値以上である場合に、前記第１モードであると判断することを特徴とする、請求項１に記載のプラズマ表示装置。
4. 前記第１モードで、前記第２駆動回路は、前記容量性負荷を放電する前に前記キャパシタに電流を供給することを特徴とする、請求項１乃至３のいずれか一項に記載のプラズマ表示装置。
5. 前記キャパシタに供給される電流は、前記第２電圧を供給する電源から供給されることを特徴とする、請求項４に記載のプラズマ表示装置。
6. 前記第１モードで、前記第２駆動回路は、
   前記キャパシタに充電された電圧と前記インダクタとを通じて前記容量性負荷を充電する第１期間、
   前記第２電圧を供給する電源を通じて前記容量性負荷の第２電極を前記第２電圧に維持する第２期間、
   前記電源を利用して前記インダクタ及び前記キャパシタに電流を供給する第３期間、そして
   前記キャパシタに充電された電圧と前記インダクタとを利用して前記容量性負荷を放電させる第４期間の順に動作することを特徴とする、請求項４に記載のプラズマ表示装置。
7. 前記インダクタの第２端と前記キャパシタとの間または前記インダクタと前記選択回路との間に並列に電気的に接続される第１及び第２スイッチング素子、そして
   前記第２電圧を供給する電源と前記選択回路との間に電気的に接続される第３スイッチング素子をさらに含むことを特徴とする、請求項４に記載のプラズマ表示装置。
8. 前記第１乃至第３スイッチング素子は、各々ボディーダイオードを有するトランジスタであり、
   前記第２駆動回路は、
   前記キャパシタと前記第１スイッチング素子と前記インダクタとによって形成される経路で、前記第１スイッチング素子のボディーダイオードと反対方向に形成される第１ダイオード、そして
   前記キャパシタと前記第２スイッチング素子と前記インダクタとによって形成される経路で、前記第２スイッチング素子のボディーダイオードと反対方向に形成される第２ダイオードをさらに含むことを特徴とする、請求項７に記載のプラズマ表示装置。
9. 前記第１モードで、前記第２駆動回路は、
   前記第１スイッチング素子が導通する第１期間、前記第３スイッチング素子が導通する第２期間、前記第２及び第３スイッチング素子が導通する第３期間、そして前記第２スイッチング素子が導通する第４期間の順に動作することを特徴とする、請求項８に記載のプラズマ表示装置。
10. 前記第２モードで、前記第１スイッチング素子は導通し、前記第２及び第３スイッチング素子は遮断されることを特徴とする、請求項７に記載のプラズマ表示装置。
11. 前記少なくとも一つのインダクタは、第１及び第２インダクタを含み、
    前記第１モードで、前記第２駆動回路は、前記第１インダクタを通じて前記容量性負荷を充電し、前記第２インダクタを通じて前記容量性負荷を放電することを特徴とする、請求項１乃至３のいずれか一項に記載のプラズマ表示装置。
12. 前記容量性負荷を充電する経路上の前記インダクタと前記容量性負荷を放電する経路上の前記インダクタとが同一なインダクタであることを特徴とする、請求項１乃至３のいずれか一項に記載のプラズマ表示装置。
13. 前記選択回路は、前記第２電極と前記インダクタの第１端との間に電気的に接続される第１スイッチング素子と、前記第２電極と第３電圧を供給する電源との間に電気的に接続される第２スイッチング素子とを含むことを特徴とする、請求項１乃至３のいずれか一項に記載のプラズマ表示装置。
14. 前記複数の選択回路において、前記第１スイッチング素子が導通した選択回路に電気的に接続される第２電極と前記第１電圧が印加された第１電極とによって点灯される放電セルが選択されることを特徴とする、請求項１３に記載のプラズマ表示装置。
15. 前記複数の第１電極に順次に前記第１電圧が印加される間に、前記複数の選択回路の前記第１スイッチング素子が導通している場合、前記第２駆動回路は、前記第２モードで動作することを特徴とする、請求項１３に記載のプラズマ表示装置。
16. 前記キャパシタには前記第２電圧の半分に相当する電圧と前記第２電圧との間に相当する電圧が充電されることを特徴とする、請求項１乃至３のいずれか一項に記載のプラズマ表示装置。
17. 前記第１モードで、前記キャパシタの電圧は可変的であることを特徴とする、請求項１６に記載のプラズマ表示装置。
18. 複数の第１電極と複数の第２電極とが形成されており、前記第１電極と前記第２電極とによって容量性負荷が形成され、１フレームを複数のサブフィールドに分割して階調を表現するプラズマ表示パネルを駆動する方法において、
    入力される映像信号からサブフィールド別に動作モードを決定する段階、そして
    前記複数の第１電極の中から第１電圧が印加される第１電極を選択し、選択されなかった第１電極に第２電圧を印加する段階を含み、
    前記動作モードが第１モードである場合、
    前記第１電極を選択した後、前記第１電極に第１端が電気的に接続された第１インダクタを通じて前記選択された第１電極の電圧を増加させる第１段階、
    前記第１電圧を供給する第１電源を通じて前記選択された第１電極の電圧を実質的に前記第１電圧に維持する第２段階、
    前記選択された第１電極の電圧を実質的に前記第１電圧に維持した状態で、前記第１電極に電気的に接続された第２インダクタに電流を供給する第３段階、そして
    前記第２インダクタを通じて前記選択された第１電極の電圧を減少させる第４段階をさらに含み、
    前記動作モードが第２モードである場合、
    前記第１電極を選択した後、前記第１電圧を供給する第１電源を通じて前記選択された第１電極に前記第１電圧を印加する段階をさらに含むことを特徴とする、プラズマ表示パネルの駆動方法。
19. 前記第１電極と前記第２電極とが交差する領域で放電セルが形成され、
    前記映像信号からサブフィールド別に動作モードを決定する段階は、一つのサブフィールドで、前記第１電極が延びている方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数が所定の値以上である場合に、前記第１モードであると判断することを特徴とする、請求項１８に記載のプラズマ表示パネルの駆動方法。
20. 前記第１電極と前記第２電極とが交差する領域で放電セルが形成され、
    前記映像信号からサブフィールド別に動作モードを決定する段階は、一つのサブフィールドで、前記第１電極が延びている方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数と前記第２電極が延びている方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数との合計が所定の値以上である場合に、前記第１モードであると判断することを特徴とする、請求項１８に記載のプラズマ表示パネルの駆動方法。
21. 前記第１モードで、前記選択された第１電極の電圧の増加及び減少時にキャパシタが前記第１インダクタの第２端と前記第２インダクタの第２端とに電気的に接続されることを特徴とする、請求項１８乃至２０のいずれか一項に記載のプラズマ表示パネルの駆動方法。
22. 前記第１インダクタを通じて前記第１電極の電圧が増加する過程で前記キャパシタが放電され、
    前記第２インダクタに電流が供給され、前記第２インダクタを通じて前記第１電極の電圧が減少する過程で前記キャパシタが充電されることを特徴とする、請求項２１に記載のプラズマ表示パネルの駆動方法。
23. 前記キャパシタから放電されるエネルギーが前記キャパシタに充電されるエネルギーより小さいことを特徴とする、請求項２２に記載のプラズマ表示パネルの駆動方法。
24. 前記キャパシタに保存された電圧は、前記第１電圧の半分と前記第１電圧との間に相当する電圧であることを特徴とする、請求項２２に記載のプラズマ表示パネルの駆動方法。
25. 前記第１インダクタと前記第２インダクタとは同一なインダクタであることを特徴とする、請求項１８乃至２０のいずれか一項に記載のプラズマ表示パネルの駆動方法。
26. 前記第１インダクタと前記第２インダクタとは互いに異なるインダクタであることを特徴とする、請求項１８乃至２０のいずれか一項に記載のプラズマ表示パネルの駆動方法。
27. 前記複数の第２電極に順次に第３電圧が印加され、
    前記第１モードで、前記第２電極に順次に前記第３電圧が印加されるたびに、前記第１乃至第４段階が繰り返され、前記キャパシタの電圧は、直前に選択された第１電極と現在選択されている第１電極との組み合わせによって変更されることを特徴とする、請求項２６に記載のプラズマ表示パネルの駆動方法。
28. 第１方向に延びている複数の第１電極及び前記第１電極と交差する第２方向に延びている複数の第２電極を含むパネルと、
    前記複数の第１電極に順次に第１電圧を印加する第１駆動回路と、
    前記複数の第２電極に各々電気的に接続され、前記複数の第２電極の中からデータが記入される第２電極を選択する選択回路と、
    前記選択回路に電気的に接続される少なくとも一つのインダクタ及び前記インダクタと少なくとも一つのスイッチング素子を通じて電気的に接続されるキャパシタを含む第２駆動回路とを含み、
    第１方向に延びている所定の個数の放電セルにおいて、第２方向に隣接した二つの放電セルでのデータ変化量の累積値が所定の値より小さい場合に、前記第２駆動回路は、前記インダクタ及び前記キャパシタを遮断した状態で、第２電圧を前記選択回路によって選択された第２電極に印加し、
    前記データ変化量の累積値が所定の値より大きい場合に、前記第２駆動回路は、前記選択回路によって選択された第２電極と前記第１電極とによって形成される容量性負荷を前記インダクタ及び前記キャパシタを利用して充電及び放電し、前記容量性負荷を充電した後、前記第２電圧を前記選択された第２電極に印加し、前記容量性負荷が充電されて放電される間に前記キャパシタの電圧が変更されることを特徴とする、プラズマ表示装置。
29. 前記容量性負荷が放電された後の前記容量性負荷の残留電圧は、前記選択回路の駆動によって放電されることを特徴とする、請求項２８に記載のプラズマ表示装置。
30. 前記容量性負荷を放電する前に、前記第２電圧を供給する電源から前記インダクタを通じて前記キャパシタに電流を供給することを特徴とする、請求項２９に記載のプラズマ表示装置。
31. 前記キャパシタに充電されるエネルギーは、前記容量性負荷から放電されるエネルギーと前記電源から前記インダクタを通じて供給されるエネルギーを含み、
    前記キャパシタから放電されるエネルギーは、前記容量性負荷を充電するエネルギーを含むことを特徴とする、請求項２９に記載のプラズマ表示装置。
32. 前記データ変化量の累積値は、一つのサブフィールドでの累積値であることを特徴とする、請求項２８乃至３１のいずれか一項に記載のプラズマ表示装置。
33. 第１方向に延びている複数の走査電極及び前記走査電極と交差する第２方向に延びている複数のアドレス電極を含むパネルと、
    前記複数の走査電極に順次に走査電圧を印加する第１駆動回路と、
    前記複数のアドレス電極に各々電気的に接続され、前記複数のアドレス電極の中からデータが記入されるアドレス電極を選択する選択回路と、
    前記選択回路によって選択されるアドレス電極に電気的に接続される第２駆動回路と、
    入力される映像信号によって前記第２駆動回路の動作モードを決定する制御部とを含み、
    前記第２駆動回路は、
    前記アドレス電極に第１端が電気的に接続される少なくとも一つのインダクタ、アドレス電圧を供給する電源と前記アドレス電極との間に電気的に接続される第１スイッチング素子、キャパシタ、そして前記インダクタの第２端と前記キャパシタとの間または前記インダクタと選択回路との間に電気的に接続される少なくとも一つの第２スイッチング素子を含み、
    前記制御部によって決定されたモードが第１モードである場合、前記第２駆動回路は、前記第２スイッチング素子のオン／オフ動作により前記アドレス電極の電圧を増加または減少させ、前記アドレス電極の電圧が減少した後、前記アドレス電極の残留電圧を前記選択回路の動作によって所定の電圧にまで減少させ、
    前記制御部によって決定された状態が第２モードである場合、前記第２駆動回路は、前記第２スイッチング素子をオフして前記キャパシタ及び前記インダクタを電気的に遮断することを特徴とする、プラズマ表示装置。
34. 前記制御部は、１フレームを複数のサブフィールドに分割して駆動し、一つのサブフィールドで、前記第１方向に隣接した放電セルとオン／オフ状態が異なる放電セルの個数が所定の値以上である場合に、前記第１モードであると判断することを特徴とする、請求項３３に記載のプラズマ表示装置。
35. 前記第１モードで、前記第２駆動回路は、前記アドレス電極の電圧を減少させる前に、前記電源とインダクタとを通じて前記キャパシタに電流を供給することを特徴とする、請求項３３または３４に記載のプラズマ表示装置。
36. 前記第１モードで、前記第２駆動回路は、前記第２スイッチング素子が導通する第１期間、前記第１スイッチング素子が導通する第２期間、前記第１及び第２スイッチング素子が導通する第３期間、そして前記第２スイッチング素子が導通する第４期間の順に動作することを特徴とする、請求項３５に記載のプラズマ表示装置。

Images