JP4937635B2 - プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置 - Google Patents

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。

ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下「ＰＤＰ」と称す。）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、且つ間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起して発光させることによりカラー表示を行っている。

このようなプラズマディスプレイ装置では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。

消費電力を削減する技術の一つとして、ＰＤＰが容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとＰＤＰの容量性負荷とをＬＣ共振させ、ＰＤＰの容量性負荷に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をＰＤＰの駆動に再利用する、いわゆる電力回収回路が開示されている（例えば、特許文献１参照）。

この技術では、例えば、維持期間における走査電極および維持電極への維持パルス電圧の印加にＰＤＰから回収した電力を再利用し、維持期間に消費される電力を削減することで、消費電力の削減を実現することができる。

すなわち、維持パルス発生回路において、インダクタを備えた共振回路、すなわち電力回収回路を設ける。これにより、ＰＤＰの容量性負荷（走査電極に生じた容量性負荷）に蓄えられた電力を回収し、その回収された電力を走査電極の駆動電力として再利用し、消費電力を削減する。また、維持パルス発生回路において電力回収回路を設ける。これにより、ＰＤＰの容量性負荷（維持電極に生じた容量性負荷）に蓄えられた電力を回収し、その回収された電力を維持電極の駆動電力として再利用し、消費電力を削減する。

電力回収回路は、インダクタンス素子である回収インダクタを用いてＰＤＰの容量性負荷とその回収インダクタとをＬＣ共振させて、電力の回収および供給を行う。電力回収時には、走査電極に生じた容量性負荷に蓄えられた電力を、逆流防止ダイオード及びスイッチング素子を介して回収コンデンサに移動させる。電力供給時には、回収コンデンサに蓄えられた電力を、逆流防止ダイオード及びスイッチング素子を介してＰＤＰに供給する。こうして維持期間におけるＰＤＰの走査電極の駆動を行う。したがって電力回収回路では、維持期間において、電源から電力を供給されることなく、ＬＣ共振によって走査電極の駆動を行うため、理論的には消費電力は０となる。

上記の回収回路の動作はダイオードや配線の寄生成分を考慮しない場合の動作である。正確には、回収回路の動作は、スイッチング素子のドレイン端子とソース端子間、ダイオード素子のアノード端子とカソード端子間に並列に寄生コンデンサ成分や、素子間を配線するパターン部に直列に寄生インダクタンス成分を考慮する必要がある。

それらの寄生成分の影響が問題になるのは、前述のダイオード素子がオンからオフになる動作時である。回収動作時には前述の共振電流が流れるが、逆流防止用ダイオードがオンからオフする時には、ダイオードの寄生容量に起因する逆向き電流（以下「リカバリ電流」と呼ぶ）が流れる。

このリカバリ電流により回収インダクタにエネルギーが蓄積されるため、逆流防止ダイオードが完全にオフ状態になった時に、回収インダクタのインダクタンス値とリカバリ電流の時間変化値との積がサージ電圧となって、回収インダクタ端子に発生する。

このサージ電圧が逆流防止ダイオードに印加されるため、逆流防止ダイオードの耐圧は、実際の使用電圧に対して、サージ電圧分以上の余裕を持たせる必要があった。

このような課題を解決するため、回収回路に、保護ダイオード素子を設けた技術が提案されている（例えば、特許文献２参照）。図１２に、その構成を示す。同図において、回収回路は、回収コンデンサＣｒと、回収スイッチＱ３、Ｑ４と、逆流防止ダイオードＤ３、Ｄ４と、回収インダクタＬ１、Ｌ２と、保護ダイオードＤ１０５、Ｄ１０６とからなる。スイッチング素子Ｑ１、Ｑ２は、維持電圧Ｖsusを供給するための維持回路を構成する。なお、図１２では説明の簡単化のために、走査回路又は維持回路の構成のうち、回収動作に関係する部分のみを記載している。図１２は、維持回路が接地されている状態の動作を説明するための回路図である。

逆流防止ダイオードＤ３にサージ電圧が発生するタイミングにおいて、保護ダイオードＤ１０５が導通し、インダクタＬ１に蓄積されたエネルギーを、インダクタＬ１→保護ダイオードＤ１０５→スイッチング素子Ｑ１の経路で消費させ、これによりサージの発生が抑制される。

同様に前述の逆流防止ダイオードＤ４にサージ電圧が発生するタイミングにおいて、保護ダイオードＤ１０６が導通し、インダクタＬ２に蓄積されたエネルギーを、インダクタＬ２→スイッチング素子Ｑ２→保護ダイオードＤ１０６の経路で消費させ、これによりサージの発生が抑制される。
特公平７−１０９５４２号公報 特許第３３６９５３５号

上記に説明した動作は配線の寄生インダクタンス成分を考慮していない動作説明である。実際には、図１２に示すように、回収スイッチＱ３、Ｑ４と逆流防止ダイオードＤ３、Ｄ４の間の配線には寄生インダクタ成分Ｌ３〜Ｌ６が存在する。よって、従来の回収回路では、寄生インダクタンス成分（Ｌ３〜Ｌ６）についてはサージ吸収効果が得られない。

つまり、実際には、寄生インダクタンス成分の影響により、逆流防止ダイオードの端子間にサージ電圧が生じるため、逆流防止ダイオードに必要な耐圧が上昇する。素子の耐圧上昇は、順電圧降下の増大やスイッチスピードの低下など、回収回路の半導体素子損失を増大させる。寄生インダクタンスを小さくする為には、配線パターンを太く、短く配線することが望ましい。

しかし、半導体素子の配置については、基板面積や、半導体素子を固定する放熱板の放熱効率等の観点から種々の制限があり、それらの制限を満たしつつ、配線パターンを太くして、短くするよう設計することは事実上困難であり、寄生インダクタンスを常に低くすることは難しかった。

以上のように、従来技術においては、ＰＤＰを駆動する際に回収回路の半導体素子を高耐圧化しなければならず、半導体素子の損失が増大する為、回収効率が低下するといった課題があった。また、半導体素子の損失が増大する為、複数の半導体素子を並列接続しなければならず、コストの増加及び実装面積が増大するといった課題があった。

本発明は、これらの課題に鑑みなされたものであり、電力回収回路における逆流防止ダイオード及び保護ダイオードの低耐圧化を図り、それにより構成素子数を削減し、その実装面積を縮小するとともに回収効率を向上できるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することを目的とする。

本発明の第１の態様において、容量性負荷であるプラズマディスプレイパネルを駆動する駆動回路が提供される。駆動回路は、所定のパルス電圧を生成し、前記容量性負荷に印加するパルス発生部と、容量性負荷と共振動作を行うことで容量性負荷から電力を回収し、さらに回収した電力を容量性負荷に供給する電力回収部とを備える。電力回収部は、容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、容量性負荷と共振するための回収インダクタと、回収コンデンサに接続する逆流防止ダイオードと、一端を逆流防止ダイオードに接続し、他端を回収インダクタに接続し、容量性負荷と回収インダクタとの共振に伴う電流を通過させる経路を形成する回収スイッチ素子と、カソードが定電圧電源に接続し、アノードが逆流防止ダイオードと回収スイッチ素子の接続点に接続する保護ダイオードとを有する。保護ダイオードは、逆流防止ダイオード素子がオン状態からオフ状態となる時に、回収インダクタ及び回収スイッチ素子を含む、閉じた電流経路を形成する。
本発明の第２の態様のプラズマディスプレイの駆動回路は、上記第１の態様の駆動回路において、電力回収部が、容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、容量性負荷と共振するための回収インダクタと、回収コンデンサに接続する逆流防止ダイオードと、一端を逆流防止ダイオードに接続し、他端を回収インダクタに接続し、容量性負荷と回収インダクタの共振動作に伴う電流を通過させる経路を形成する回収スイッチ素子と、アノードが接地電圧に接続し、カソードが逆流防止ダイオードと回収スイッチ素子の接続点に接続し、逆流防止ダイオードがオン状態からオフ状態となる時に、回収インダクタ及び回収スイッチ素子を含む閉じた電流経路を形成する保護ダイオードとを含む構成を有する。
本発明の第３の態様のプラズマディスプレイの駆動回路は、上記第１の態様の駆動回路において、電力回収部が、容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、回収コンデンサに接続する逆流防止ダイオードと、逆流防止ダイオードに接続する、容量性負荷と共振するための回収インダクタと、一端を回収インダクタに接続し、他端を容量性負荷に接続し、容量性負荷と回収インダクタの共振動作に伴う電流を通過させる経路を形成する回収スイッチ素子と、カソードが定電圧電源に接続し、アノードが逆流防止ダイオードと回収インダクタの接続点に接続し、逆流防止ダイオードがオン状態からオフ状態となる時に、回収インダクタ及び回収スイッチ素子を含む閉じた電流経路を形成する保護ダイオードとを含む構成を有する。
本発明の第４の態様のプラズマディスプレイの駆動回路は、上記第１の態様の駆動回路において、電力回収部が、容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、回収コンデンサに接続する逆流防止ダイオードと、逆流防止ダイオードに接続する、容量性負荷と共振するための回収インダクタと、一端を回収インダクタに接続し、他端を容量性負荷に接続し、容量性負荷と回収インダクタの共振動作に伴う電流を通過させる経路を形成する回収スイッチ素子と、アノードが接地電圧に接続し、カソードが逆流防止ダイオードと回収インダクタの接続点に接続し、逆流防止ダイオードがオン状態からオフ状態となる時に、回収インダクタ及び回収スイッチ素子を含む閉じた電流経路を形成する保護ダイオードとを含む構成を有する。

本発明の第５の態様において、プラズマディスプレイ装置が提供される。そのプラズマディスプレイ装置は、複数の走査電極および維持電極を有するプラズマディスプレイパネルと、プラズマディスプレイパネルを駆動する上記の駆動回路とを備える。

本発明によれば、電力回収回路において、保護ダイオードにより、逆流防止ダイオード素子がオン状態からオフ状態となる時に、回収インダクタ及び回収スイッチ素子を含む、閉じた電流経路を形成することで、保護ダイオードに印加される電圧を低減できるため、保護ダイオードの耐圧を低減することができる。したがって、保護ダイオードの損失を低減することができ、並列構成された素子数を低減でき、実装面積を低減することができる。

さらに、本発明によれば、逆流防止ダイオードがオン状態からオフ状態に切り替わる際に生じ得るサージ電圧を抑制できるため、逆流防止ダイオードの耐圧を低減することができ、逆流防止ダイオードの順バイアス電圧降下Ｖｆを低減することができるので、プラズマディスプレイパネルの容量性負荷に蓄えられた電力の回収率を改善して、消費電力の削減を実現することができる。

以下、本発明の実施の形態について、添付の図面を参照しながら説明する。

１． ＰＤＰ駆動回路
図１は、本発明の実施の形態におけるＰＤＰ駆動回路の構成を示す図である。図１に示すＰＤＰ駆動回路はプラズマディスプレイパネル（ＰＤＰ）の電極に駆動電圧を印加してＰＤＰを駆動する回路である。そのＰＤＰ駆動回路の構成、動作を詳細に説明する前にＰＤＰの構成、動作について説明する。なお、図１では、ＰＤＰ１０を容量性付加Ｃｐとして表している。

１．１ プラズマディスプレイパネル（ＰＤＰ）
図２は、本実施形態のＰＤＰ駆動回路により駆動されるプラズマディスプレイパネル（ＰＤＰ）の構造を示す斜視図である。第１の基板であるガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。

第２の基板である背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。

これら前面板２０と背面板３０とは、走査電極２２および維持電極２３とデータ電極３２とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着している。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。

図３は、ＰＤＰ１０の電極配列を示した図である。行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図２の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図２の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍ（図２のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ及び維持電極ＳＵｉ（ｉ＝１〜ｎ）と、１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に形成される。放電セルＣの総数は（ｍ×ｎ）個になる。

このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせを用いて駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。

１．１．１ ＰＤＰの駆動電圧波形
図４は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す図である。図４に示すように、各サブフィールドは初期化期間、書込み期間、維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。

まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ１〜ＳＣｎに印加し、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎを覆う誘電体層２４上の保護層２５および蛍光体層３５上に必要な壁電荷を蓄積する。この初期化期間は、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。

具体的には、初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。

初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する）。

次に、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そして、走査電極ＳＣ１〜ＳＣｎを走査している間に、表示データにもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧を印加する。こうして走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間に書込み放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の保護層２５の表面に壁電荷が形成される。

具体的には、書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣｐ，１〜Ｃｐ，ｍ（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣｐに走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄｑ（ＤｑはＤ１〜Ｄｍのうち映像信号にもとづき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄｑと走査パルス電圧が印加された走査電極ＳＣＰとの交差部に対応する放電セルＣｐ、ｑで書込み放電が発生する。この書込み放電により放電セルＣｐ，ｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎ，ｑに至るまで行い、書込み動作が終了する。

続く維持期間では、一定の期間、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。

具体的には、維持期間では、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に一旦戻した後、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓｕｓを印加する。このとき、書込み放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐ，ｑでは、維持放電発生時における走査電極ＳＣＰと維持電極ＳＵｐとの電位差を打ち消すように走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。１回目の維持放電の後、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に戻し、その後、維持電極ＳＵ１〜ＳＵｎにＶｓｕｓを印加する。このとき、１回目の維持放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐ，ｑに対して維持パルスの回数だけ維持放電が継続して行われる。

１．２ 走査電極駆動回路及び維持電極駆動回路
図１に戻り、本実施の形態におけるＰＤＰ駆動回路は、走査電極駆動回路５０１と、維持電極駆動回路６とを備える。

１．２．１ 走査電極駆動回路
走査電極駆動回路５０１は、維持パルス発生回路５１０１と、初期化波形発生回路５２と、走査パルス発生回路５３と、分離スイッチＳ９、Ｓ１０とを有する。

（維持パルス発生回路）
維持パルス発生回路５１０１は、直流電圧Ｖｓｕｓを出力する定電圧電源Ｖ１と、スイッチング素子（以下「維持スイッチ」と称す。）Ｑ１、Ｑ２と、電力回収回路５０とを含む。維持スイッチＱ１、Ｑ２はＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子で構成される。

電力回収回路５０は、回収インダクタＬ１、Ｌ２と、回収コンデンサＣｒと、スイッチング素子（以下「回収スイッチ」と称す。）Ｑ３、Ｑ４と、逆流防止用ダイオードＤ３、Ｄ４と、保護ダイオードＤ５、Ｄ６とを備えている。維持パルス発生回路５１０１は、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフ動作によって、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。

回収コンデンサＣｒの一端はグランドに接続される。回収コンデンサＣｒの他端と、維持スイッチＱ１及び維持スイッチングＱ２の接続点との間に、回収コンデンサＣｒと、逆流防止用ダイオードＤ３と、回収スイッチＱ３と、回収インダクタＬ１とが直列に接続される。また、回収コンデンサＣｒの他端と、スイッチング素子Ｑ１及びスイッチング素子Ｑ２の接続点との間に、逆流防止用ダイオードＤ４と、回収スイッチＱ４と、回収インダクタＬ２とが直列に接続される。保護ダイオードＤ５のアノードは、逆流防止ダイオードＤ３と回収スイッチＱ３の接続点に接続され、カソードは定電圧電源Ｖ１に接続される。保護ダイオードＤ６のカノードは、逆流防止ダイオードＤ４と回収スイッチＱ４の接続点に接続され、アソードはグランドに接続される。

電力回収回路５０は、インダクタンス素子である回収インダクタＬ１、Ｌ２を用いることによりＰＤＰの容量性負荷（図３の走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）Ｃpと、回収インダクタＬ１又はＬ２のインダクタンスとをＬＣ共振させて、電力の回収および再利用を行う。

スイッチング素子Ｑ１は、定電圧電源Ｖ１からスイッチング素子Ｓ９およびＳ１０を介してＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電圧値Ｖｓｕｓにクランプする。また、スイッチング素子Ｑ２は、走査電極ＳＣ１〜ＳＣｎをスイッチング素子Ｓ９およびＳ１０を介して接地電位にクランプする。これらの動作によって、走査電極ＳＣ１〜ＳＣｎの駆動を行う。

（初期化波形発生回路）
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ２１、Ｓ２２と、定電圧電源Ｖ１よりも電位の高い第２の電源である電圧値Ｖｓｅｔの定電圧電源Ｖ２と、第３の電源である負の電圧値Ｖａｄの定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ１〜ＳＣｎに負の電位となる電力を供給して、初期化波形を発生させる。また、スイッチング素子Ｓ２１は、そのボディダイオードが定電圧電源Ｖ２から主放電経路に流れる電流を遮断する向きで配置され、スイッチング素子Ｓ２２は、そのボディダイオードが主放電経路Ｘから定電圧電源Ｖ３に流れる電流を遮断する向きで配置されている。

そして、初期化波形発生回路５２は、初期化期間前半部では、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生し、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわちＶａｄに向かって緩やかに下降する傾斜波形を発生して、走査電極ＳＣ１〜ＳＣｎに印加する。

（走査パルス発生回路）
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ３１、Ｓ３２と、電圧値Ｖｓｃｎの定電圧電源Ｖ４と、定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、スイッチング動作を行うスキャンＩＣ（IC31）とを有し、書込み期間において負の走査パルスを発生し、走査電極ＳＣ１〜ＳＣｎに順次印加する。スキャンＩＣ（IC31）は、書き込み放電のための電圧を印加すべき走査電極ＳＣ１〜ＳＣｎを選択するための回路である。

これらスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびスキャンＩＣ（IC31）は、サブフィールド処理回路３において作成されたサブフィールド制御信号にもとづき切替えが制御される。

１．２．２ 維持電極駆動回路
維持電極駆動回路６は、直流電圧Ｖｓｕｓを出力する定電圧電源Ｖ５と、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子であるスイッチング素子Ｓ７、Ｓ８と、電力回収回路５０ｂとを含む。電力回収回路５０ｂは、回収インダクタＬ１１、Ｌ１２と、回収コンデンサＣｒ２と、スイッチング素子Ｑ３１、Ｑ４１と、逆流防止用ダイオードＤ３１、Ｄ４１と、保護ダイオードＤ５１、Ｄ６１とを備えている。維持電極駆動回路６の動作は維持パルス発生回路５１０１と同様である。維持電極駆動回路６は、維持パルス発生回路５１０１と連動し、ＰＤＰ１０に所定の駆動電圧を印加する。

１．２．３ 電力回収回路の動作
以下、本実施形態の電力回収回路５０の動作を図５〜図８を参照しながら説明する。
図５は、図１の電力回路５０において実際に存在する、配線の寄生インダクタンス成分Ｌ３〜Ｌ６を追加した回路図である。寄生インダクタＬ３は、逆流防止ダイオードＤ３と回収スイッチＱ３の間の配線、及び回収スイッチＱ３と保護ダイオードＤ５との間の配線の寄生インダクタンスの和を示す。寄生インダクタＬ４は、回収スイッチＱ３と回収インダクタＬ１の間の配線の寄生インダクタンスを示す。寄生インダクタＬ５は、回収インダクタＬ２と回収スイッチＱ４の間の配線の寄生インダクタンスを示す。寄生インダクタＬ６は、回収スイッチＱ４と逆流防止ダイオードＤ４の間の配線、及び回収スイッチＱ４と保護ダイオードＤ６との間の配線の寄生インダクタンスの和を示している。

図６ないし図８は、維持パルス発生回路５１０１の駆動波形並びに電力回収回路の素子の電圧波形及び電流波形を示す。図６（ａ）、図７（ａ）、図８（ａ）は、図１２に示す従来の電力回収回路に対する波形を示しており、図６（ｂ）、図７（ｂ）、図８（ｂ）は、図１に示す本実施形態の電力回収回路に対する波形を示している。

図６及び図８において、各波形は、上から順に、回収スイッチＱ３のゲート信号、維持スイッチＱ１のゲート信号、回収スイッチＱ４のゲート信号、維持スイッチＱ２のゲート信号、ＰＤＰ１０の電圧Ｖ＿Ｃｐ、回収インダクタＬ１に流れる電流（ｉ_L1）と回収インダクタＬ２に流れる電流（ｉ_L2）の和ｉ_L、逆流防止ダイオードＤ３の両端電圧（逆バイアスが正方向）Ｖ＿Ｄ３、回収スイッチＱ３の両端電圧Ｖ＿Ｑ３、及び寄生インダクタＬ３、Ｌ４（またはＬ５、Ｌ６）に流れる電流ｉ_LPをそれぞれ示している。

図７（ａ）において、Ｖ＿Ｄ１０５、Ｖ＿Ｄ１０６はそれぞれ、従来の構成における保護ダイオードＤ１０５、Ｄ１０６の両端電圧（逆バイアスが正方向）の波形を示している。図７（ｂ）において、Ｖ＿Ｄ５、Ｖ＿Ｄ６はそれぞれ、保護ダイオードＤ５、Ｄ６の両端電圧（逆バイアスが正方向）を示している。

以下、期間Ｔ１〜Ｔ４における各モードの本実施形態の電力回収回路５０の動作を従来技術のものと対比しながら説明する。

＜モード１＞：Ｔ１からＴ２までの期間
ＰＤＰ１０の電圧Ｖ＿Ｃｐがゼロあって、維持スイッチＱ２はオンしている状態からタイミングＴ１でオフし、回収スイッチＱ３がオンする。これにより、回収コンデンサＣｒからダイオードＤ３→寄生インダクタＬ３→回収スイッチＱ３→寄生インダクタＬ４→回収インダクタＬ１を経由して、ＰＤＰ１０の容量Ｃｐが充電される。その時流れる共振電流ｉ_Lが、あるピークを経て反転しゼロになった時点（タイミングＴ２）でモード１は終了する。

この期間において、従来の保護ダイオードＤ１０６の端子間電圧Ｖ＿Ｄ１０６は図８（ａ）に示すようにＶｓｕｓまで印加されているのに対し、本実施形態の保護ダイオードＤ６の端子間電圧Ｖ＿Ｄ６は図８（ｂ）に示すようにＶｓｕｓ／２までしか印加されていない。これは、従来の保護ダイオードＤ１０６の接続点が回収インダクタＬ２の端子であったのに対し、本発明の保護ダイオードＤ６の接続点は、回収スイッチＱ４と逆流防止ダイオードＤ４との接続点に接続していることに起因する。

すなわち、本モードにおいて、従来の回収インダクタＬ２と保護ダイオードＤ１０６の接続点電位はＶｓｕｓであるのに対し、本実施形態の保護ダイオードＤ６の接続点電位は、Ｖｓｕｓから、回収スイッチＱ４の端子間電圧であるＶｓｕｓ／２分だけ低減したＶｓｕｓ／２であるからである。

よって、本実施形態の保護ダイオードＤ６の耐圧は、従来の保護ダイオードＤ１０６に対し、半減可能である。このため、より低い順電圧降下Ｖｆを持つ保護ダイオード素子を使用することが可能となり、保護ダイオードで発生する熱損失を低減できる。また、保護ダイオード素子のコストも低減できる。また、複数のダイオードを並列構成で用いている場合は、その並列数を低減できるため、基板実装面積を低減でき、製造コストも低減できる。

＜モード２＞：Ｔ２からＴ３までの期間
ＰＤＰ１０の電圧Ｖ＿ＣｐはＶｓｕｓ付近まで充電されており、維持スイッチＱ１が、オフしている状態からタイミングＴ２でオンする。このとき、ＰＤＰ１０の電圧Ｖ＿ＣｐはＶｓｕｓに固定されるが、Ｔ２時点で反転した共振電流ｉ_Lは、逆流防止ダイオードＤ３の寄生容量（図示せず）を充電し、逆流防止ダイオードＤ３をオフさせる。

この時、従来の逆流防止ダイオードＤ３の両端の電圧波形Ｖ＿Ｄ３ではサージ電圧（図７（ａ）の破線領域Ａ参照）が生じている。これに対し、本実施形態の電力回収回路５０の逆流防止ダイオードＤ３の両端の電圧波形Ｖ＿Ｄ３においては、サージ電圧が抑制されている（図７（ｂ）の破線領域Ａ参照。）。このようにサージ電圧が抑制される理由は以下のとおりである。

逆流防止ダイオードＤ３の寄生容量の電圧をＶｓｕｓ／２まで充電させると、保護ダイオードＤ５が順バイアスとなり導通して、回収インダクタＬ１→寄生インダクタＬ４→回収スイッチＱ３→寄生インダクタＬ３→保護ダイオードＤ５→維持スイッチＱ１→回収インダクタＬ１のループ経路が形成される。このループ経路を反転した共振電流ｉ_Lが還流することで、インダクタＬ１、Ｌ３、Ｌ４のそれぞれに蓄積されたエネルギーがループ経路で消費される。このため、寄生インダクタＬ３、Ｌ４に流れる電流ｉ_LPの変化（di/dt）が従来技術の場合と比較して緩やかとなり（図７の破線領域Ｂ参照）、サージ電圧の発生が抑制される。

＜モード３＞：Ｔ３からＴ４までの期間
ＰＤＰ１０の電圧Ｖ＿ＣｐはＶｓｕｓであり、維持スイッチＱ１がオンしている状態から、タイミングＴ３で、維持スイッチＱ１がオフし、回収スイッチＱ４がオンする。ＰＤＰ１０の容量性負荷Ｃｐから、回収インダクタＬ２→寄生インダクタＬ５→回収スイッチＱ４→寄生インダクタＬ６→逆流防止ダイオードＤ４を経由して、回収コンデンサＣｒに電荷を回生する。その時流れる共振電流ｉ_Lがあるピークを持って再び反転しゼロになった時点（タイミングＴ４）でモード３は終了する。

この期間において、従来の保護ダイオードＤ１０５の端子間電圧Ｖ＿Ｄ１０５は図８（ａ）に示すように、Ｖｓｕｓまで印加されているのに対し、本実施形態の保護ダイオードＤ５の端子間電圧Ｖ＿Ｄ５は図８（ｂ）に示すように、Ｖｓｕｓ／２までしか印加されていない。これは、従来の保護ダイオードＤ１０５の接続点が回収インダクタＬ１の端子であったのに対し、本実施形態の保護ダイオードＤ５の接続点は、回収スイッチＱ３と逆流防止ダイオードＤ３との接続点に接続していることに起因する。

すなわち、本モードにおいて、従来の回収インダクタＬ１と保護ダイオードＤ１０５の接続点電位は、Ｖｓｕｓであるのに対し、本実施形態の保護ダイオードＤ５の接続点電位は、Ｖｓｕｓから、回収スイッチＱ３の端子間電圧であるＶｓｕｓ／２分だけ低減したＶｓｕｓ／２であるからである。

よって、保護ダイオードＤ５の耐圧は従来の保護ダイオードＤ１０５に対し、半減可能である。このため、より低い順電圧降下Ｖｆを持つ保護ダイオード素子を使用することが可能となり、保護ダイオードで発生する熱損失が低減できる。また、保護ダイオード素子のコストも低減できる。また、複数のダイオードを並列構成で用いている場合は、その並列数を低減できるため、基板実装面積を低減でき、製造コストも低減できる。

＜モード４＞：Ｔ４から次のＴ１までの期間
ＰＤＰ１０の電圧Ｖ＿Ｃｐはゼロ（ＧＮＤ電位）付近まで放電されており、維持スイッチＱ２がオフしている状態からタイミングＴ４でオンする。このとき、ＰＤＰ１０の電圧Ｖ＿Ｃｐはゼロ（ＧＮＤ電位）に固定されるが、Ｔ４時点で反転した共振電流ｉ_Lは逆流防止ダイオードＤ４の寄生容量（図示せず）を充電し、逆流防止ダイオードＤ４をオフさせる。

この時、図８の破線領域Ａに示すように、従来の逆流防止ダイオードＤ４の端子電圧波形Ｖ＿Ｄ４ではサージ電圧が生じていることに対し、本実施形態の逆流防止ダイオードＤ４の端子電圧波形Ｖ＿Ｄ４では、サージ電圧が抑制されている。

この理由は、逆流防止ダイオードＤ４の寄生容量の電圧をＶｓｕｓ／２まで充電させると、保護ダイオードＤ６が順バイアスとなるので、回収インダクタＬ２→維持スイッチＱ２→保護ダイオードＤ６→寄生インダクタＬ６→回収スイッチＱ４→寄生インダクタＬ５→回収インダクタＬ２のループ経路が形成され、このループ経路に反転した共振電流ｉ_Lが還流することで、インダクタＬ２、Ｌ５、Ｌ６のそれぞれに蓄積されたエネルギーがループ経路で消費される。このため、寄生インダクタＬ６、Ｌ５に流れる電流ｉ_LPの変化（di/dt）が従来技術の場合と比較して緩やかとなり（図９の破線領域Ｂ参照）、サージ電圧の発生が抑制される。

以上のように、本実施の形態の構成により、ＰＤＰ駆動回路の保護ダイオードＤ５、Ｄ６の耐圧を半減することができる。さらに、逆流防止ダイオードＤ３、Ｄ４のサージ電圧を抑制することができるので、耐圧を従来より低減することが可能となる。

以上の説明に於いて回収コンデンサＣｒは約Ｖｓｕｓ／２に充電された状態を仮定しているが、回収動作を開始する前までの期間に、回収コンデンサＣｒを充電する回路及び期間を設けるなどの方法で充電することが可能である。

その他、別途充電回路を特に設けない場合、ＰＤＰ１０からの回生電力で充電する場合は、Ｖｓｕｓ電圧を徐々に上昇（例えば約Ｖｓｕｓ／２などから徐々に上昇）させながら回収動作を開始することで、回収コンデンサＣｒをＶｓｕｓ／２まで充電することも可能である。

起動モードが必要な理由は、保護ダイオードの耐圧は、電源電圧のＶｓｕｓと回収スイッチの端子間電圧との差分で左右される為、定常的にはＶｓｕｓ／２の耐圧で良いが、過渡的に、電源電圧がＶｓｕｓである状態かつ回収スイッチの端子電圧がゼロ付近である場合は、保護ダイオードの耐圧低減効果が得られないからである。つまり、電源電圧と回収スイッチの端子間電圧の差が、Ｖｓｕｓ／２以下になるように起動モードを制御すれば、特に起動方法の種類は問わない。

１．３ 変形例
図９に電力回収回路の別の構成例を示す。図９に示す電力回収回路５０では、図１に示した回収インダクタンスＬ１及びＬ２を一つの回収インダクタンスＬ７で構成している。この構成は前述のモード１の期間と、モード３の期間を同一にする条件下で実現可能である。図１に示す電力回収回路５０において回収インダクタンスＬ１またはＬ２に流れる共振電流ｉ_Lを、電力回収回路５５において回収インダクタンスＬ７に流れる共振電流と対応させて考えれば、図１に示す電力回収回路５０と同様に動作説明が可能となる。

この構成についても、図１の構成の場合と同様に電力回収回路５０の配線に寄生インダクタンスＬ３〜Ｌ６が存在し、前述の保護ダイオードＤ５、Ｄ６の耐圧の半減効果、及び逆流防止ダイオードＤ３、Ｄ４のサージ電圧の抑制効果が得られる。

また、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子であってもよく、この場合、スイッチング動作を行う部分に対してボディダイオードが逆並列に生成されるため、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。また、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は高電圧動作時にも低損失で制御が簡単であるという特徴を有する一般に知られた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）で構成してもよい。これは、ＰＤＰ１０の駆動の際に数百アンペアといった大電流が流れることを考慮してのことである。なお、ＩＧＢＴには寄生ダイオードが生成されないので、スイッチング素子Ｑ１、Ｑ２がＩＧＢＴである場合、ＭＯＳＦＥＴに寄生して生成されるボディダイオードに相当するダイオードをスイッチング素子Ｑ１、Ｑ２に逆並列に接続する。

なお、本実施の形態においてはこれらスイッチング素子の種類を何ら限定するものではなく、スイッチング素子Ｑ１、Ｑ２をＩＧＢＴで構成し、またスイッチング素子Ｑ３、Ｑ４をＭＯＳＦＥＴで構成してもよく、あるいは、それ以外の一般に知られたスイッチング動作を行う素子を用いる構成としてもかまわない。

なお、図１に示す電力回収回路５０において回収インダクタＬ１、Ｌ２の位置と、回収スイッチＱ３、Ｑ４の位置を入れ替えてもよい（図１０参照）。この場合、保護ダイオードＤ５のアノードは逆流防止ダイオードＤ３と回収インダクタＬ１の接続点に接続し、保護ダイオードＤ６のカソードは逆流防止ダイオードＤ４と回収インダクタＬ２の接続点に接続する。

１．４ まとめ
以上、本実施の形態によれば、維持パルス発生回路５１０１の電力回収回路において保護ダイオードを回収スイッチと逆流防止ダイオードとの間に接続する構成とすることにより、保護ダイオードの耐圧を半減することができる。したがって、保護ダイオードの損失を低減することができ、並列構成された素子数を低減することができる。さらに、逆流防止ダイオードの耐圧を低減することができ、逆流防止ダイオードのＶｆを低減することができるので、ＰＤＰ１０の容量性負荷に蓄えられた電力の回収率を改善しての消費電力の削減を実現することができる。

２． プラズマディスプレイ装置
図１１は、本実施形態のＰＤＰ駆動回路を組み込んだプラズマディスプレイ装置の構成を示すブロック図である。

図１１に示すプラズマディスプレイ装置は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６及びＰＤＰ１０を備えている。

ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。

サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。

ＰＤＰ１０は、上述したとおり、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図２の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図２の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図２のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色および青色の各色に発光する３つの放電セルにより１つの画素が構成される。

データ電極駆動回路４は、データ電極駆動回路用制御信号にもとづいて各データ電極Ｄｊを独立して駆動する。

走査電極駆動回路５０１は、維持期間に走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路５１０１を内部に備え、各走査電極ＳＣ１〜ＳＣｎをそれぞれ独立して駆動することができる。走査電極駆動回路５０１は、走査電極駆動用の制御信号にもとづいて各走査電極ＳＣ１〜ＳＣｎを独立して駆動する。

維持電極駆動回路６は、維持期間に維持電極ＳＵ１〜ＳＵｎに印加する維持パルスを発生するための維持パルス発生回路６１を内部に備え、ＰＤＰ１０の全ての維持電極ＳＵ１〜ＳＵｎをまとめて駆動することができる。そして、維持電極駆動回路６は、維持電極駆動用の制御信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。

本発明は、電力回収回路を有したＰＤＰ駆動回路およびプラズマディスプレイ装置において、特に、回収回路におけるダイオード素子の耐圧を低減することができるＰＤＰ駆動回路およびプラズマディスプレイ装置に有用である。

本発明の実施の形態におけるＰＤＰ駆動回路の構成を示す図 プラズマディスプレイパネル（ＰＤＰ）の構造を示す斜視図 ＰＤＰの電極配列を示す図 ＰＤＰの各電極に印加する駆動電圧波形を示す図 ＰＤＰ駆動回路において配線の寄生インダクタンスを示した図 本実施形態のＰＤＰ駆動回路と従来のＰＤＰ駆動回路における駆動波形並びに各構成素子の電圧及び電流波形を対比して説明した図 本実施形態のＰＤＰ駆動回路と従来のＰＤＰ駆動回路における駆動波形並びに各構成素子の電圧及び電流波形を対比して説明した図 本実施形態のＰＤＰ駆動回路と従来のＰＤＰ駆動回路における駆動波形並びに各構成素子の電圧及び電流波形を対比して説明した図 電力回収回路の他の構成例を示す図 電力回収回路のさらに別の構成例を示す図 本実施形態のＰＤＰ駆動回路を組み込んだプラズマディスプレイ装置の構成を示すブロック図 従来のＰＤＰ駆動回路の構成を示す図

符号の説明

１ ＡＤコンバータ
２ 映像信号処理回路
３ サブフィールド処理回路
４ データ電極駆動回路
６ 維持電極駆動回路
１０ プラズマディスプレイパネル（ＰＤＰ）
２２ 走査電極
２３ 維持電極
３２ データ電極
５０，５０ｂ 電力回収回路
５２ 初期化波形発生回路
５３ 走査パルス発生回路
６１，５１０１ 維持パルス発生回路
５０１ 走査電極駆動回路
Ｃｐ ＰＤＰの容量性負荷（パネル容量）
Ｃｒ，Ｃｒ２ 回収コンデンサ
Ｌ１，Ｌ２，Ｌ７ 回収インダクタ
Ｌ３〜Ｌ６ 寄生インダクタ
Ｄ３，Ｄ４ 逆流防止ダイオード
Ｄ５，Ｄ６，Ｄ１０５，Ｄ１０６ 保護ダイオード
Ｄ１〜Ｄ６，Ｄ３１，Ｄ４１，Ｄ５１，Ｄ６１，Ｄ１０５，Ｄ１０６ ダイオード
Ｑ１〜Ｑ４，Ｑ３１，Ｑ４１，Ｓ７〜Ｓ１０，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２ スイッチング素子
Ｖ１〜Ｖ５ 定電圧電源
ＩＣ３１ スキャンＩＣ

Claims (5)

1. 容量性負荷であるプラズマディスプレイパネルを駆動する駆動回路であって、
   所定のパルス電圧を生成し、前記容量性負荷に印加するパルス発生部と、
   前記容量性負荷と共振動作を行うことで、前記容量性負荷から電力を回収し、さらに回収した電力を前記容量性負荷に供給する電力回収部とを備え、
   前記電力回収部は、
   前記容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、
   前記容量性負荷と共振するための回収インダクタと、
   前記回収コンデンサに接続する逆流防止ダイオードと、
   一端を前記逆流防止ダイオードに接続し、他端を前記回収インダクタに接続し、前記容量性負荷と前記回収インダクタの共振動作に伴う電流を通過させる経路を形成する回収スイッチ素子と、
   カソードが定電圧電源に接続し、アノードが前記逆流防止ダイオードと前記回収スイッチ素子の接続点に接続し、前記逆流防止ダイオードがオン状態からオフ状態となる時に、前記回収インダクタ及び前記回収スイッチ素子を含む閉じた電流経路を形成する保護ダイオードとを有する、
   ことを特徴とするプラズマディスプレイパネル駆動回路。
2. 容量性負荷であるプラズマディスプレイパネルを駆動する駆動回路であって、
   所定のパルス電圧を生成し、前記容量性負荷に印加するパルス発生部と、
   前記容量性負荷と共振動作を行うことで、前記容量性負荷から電力を回収し、さらに回収した電力を前記容量性負荷に供給する電力回収部とを備え、
   前記電力回収部は、
   前記容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、
   前記容量性負荷と共振するための回収インダクタと、
   前記回収コンデンサに接続する逆流防止ダイオードと、
   一端を前記逆流防止ダイオードに接続し、他端を前記回収インダクタに接続し、前記容量性負荷と前記回収インダクタの共振動作に伴う電流を通過させる経路を形成する回収スイッチ素子と、
   アノードが接地電圧に接続し、カソードが前記逆流防止ダイオードと前記回収スイッチ素子の接続点に接続し、前記逆流防止ダイオードがオン状態からオフ状態となる時に、前記回収インダクタ及び前記回収スイッチ素子を含む閉じた電流経路を形成する保護ダイオードとを有する、
   ことを特徴とするプラズマディスプレイパネル駆動回路。
3. 容量性負荷であるプラズマディスプレイパネルを駆動する駆動回路であって、
   所定のパルス電圧を生成し、前記容量性負荷に印加するパルス発生部と、
   前記容量性負荷と共振動作を行うことで、前記容量性負荷から電力を回収し、さらに回収した電力を前記容量性負荷に供給する電力回収部とを備え、
   前記電力回収部は、
   前記容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、
   前記回収コンデンサに接続する逆流防止ダイオードと、
   前記逆流防止ダイオードに接続する、前記容量性負荷と共振するための回収インダクタと、
   一端を前記回収インダクタに接続し、他端を前記容量性負荷に接続し、前記容量性負荷と前記回収インダクタの共振動作に伴う電流を通過させる経路を形成する回収スイッチ素子と、
   カソードが定電圧電源に接続し、アノードが前記逆流防止ダイオードと前記回収インダクタの接続点に接続し、前記逆流防止ダイオードがオン状態からオフ状態となる時に、前記回収インダクタ及び前記回収スイッチ素子を含む閉じた電流経路を形成する保護ダイオードとを有する、
   ことを特徴とするプラズマディスプレイパネル駆動回路。
4. 容量性負荷であるプラズマディスプレイパネルを駆動する駆動回路であって、
   所定のパルス電圧を生成し、前記容量性負荷に印加するパルス発生部と、
   前記容量性負荷と共振動作を行うことで、前記容量性負荷から電力を回収し、さらに回収した電力を前記容量性負荷に供給する電力回収部とを備え、
   前記電力回収部は、
   前記容量性負荷より大きい容量を持ち、回収した電力を蓄積する回収コンデンサと、
   前記回収コンデンサに接続する逆流防止ダイオードと、
   前記逆流防止ダイオードに接続する、前記容量性負荷と共振するための回収インダクタと、
   一端を前記回収インダクタに接続し、他端を前記容量性負荷に接続し、前記容量性負荷と前記回収インダクタの共振動作に伴う電流を通過させる経路を形成する回収スイッチ素子と、
   アノードが接地電圧に接続し、カソードが前記逆流防止ダイオードと前記回収インダクタの接続点に接続し、前記逆流防止ダイオードがオン状態からオフ状態となる時に、前記回収インダクタ及び前記回収スイッチ素子を含む閉じた電流経路を形成する保護ダイオードとを有する、
   ことを特徴とするプラズマディスプレイパネル駆動回路。
5. 複数の走査電極および維持電極を有するプラズマディスプレイパネルと、
   前記プラズマディスプレイパネルを駆動する、請求項１ないし４のいずれかに記載のプラズマディスプレイパネルの駆動回路と
   を備える、プラズマディスプレイ装置。

Images