KR100570680B1 - 플라즈마 디스플레이 패널의 구동 방법 및 장치 - Google Patents

Abstract

플라즈마 디스플레이 패널의 구동 방법에서 유지 기간에서 주사 전극에 제1 유지 방전 펄스를 인가한 후에, 유지 전극과 주사 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 유지 방전 펄스를 반대 위상으로 인가한다. 이때, 주사 전극에 인가되는 제1 유지 방전 펄스는 그 전위가 시간적인 순서로 볼 때 제1 전압, 상기 제1 전압보다 높은 제3 전압 및 상기 제1 전압으로 이루어진다. 이렇게 하면, 제1 유지 방전 펄스의 전위가 제3 전압으로만 이루어진 경우에 비해 EMI를 줄일 수 있다.

플라즈마 디스플레이 패널, 유지 기간, 첫 번째 유지방전펄스, 다단

Description

플라즈마 디스플레이 패널의 구동 방법 및 장치{DRIVING METHOD AND APPARATUS OF PLASMA DISPLAY PANEL}

도 1은 일반적인 플라즈마 디스플레이 패널의 일부 사시도이다.

도 2는 일반적인 플라즈마 디스플레이 패널의 전극 배열도이다.

도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

도 5는 도 4에 따른 구동 파형을 인가하는데 사용되는 회로도의 일예를 나타내는 도면이다.

도 6은 도 4에 따른 파형을 위한 도 5의 회로도에서의 스위칭 타이밍도이다.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

도 8은 도 7에 따른 파형을 위한 도 5의 회로도에서의 스위칭 타이밍도이다.

도 9a는 종래 일반적인 첫 번째 유지방전 펄스에 의한 구동 전압 마진을 나타내는 그래프도이다.

도 9b는 본 발명의 실시예에 따른 첫 번째 유지방전 펄스에 의한 구동 전압 마진을 나타내는 그래프도이다.

본 발명은 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.

최근 평면 디스플레이 장치 중에서 PDP는 다른 디스플레이 장치에 비해 휘도 및 발광 효율이 높고 시야각이 넓다는 장점으로 인하여 평면 디스플레이 장치로서 각광을 받고 있다.

플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 먼저 도 1 및 도 2를 참조하여 플라즈마 디스플레이 패널의 구조에 대하여 설명한다.

도 1은 플라즈마 디스플레이 패널의 일부 사시도이며, 도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.

도 1에 나타낸 바와 같이, 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.

그리고 도 2에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 복수의 어드레스 전극(A₁-A_m)이 세로 방향으로 배열되어 있고 가로 방향으로 복수의 주사 전극(Y₁-Y_n) 및 유지 전극(X₁ -X_n)이 쌍으로 배열되어 있다.

플라즈마 디스플레이 패널은 1 프레임이 복수의 서브필드로 나누어져 구동되며, 서브필드의 조합에 의해 계조가 표현된다. 일반적으로 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period), 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.

일반적으로 고효율의 플라즈마 디스플레이 패널을 구현하기 위해 방전 가스 중 제논(Xe)의 비율을 향상시켜 발광 효율 및 휘도를 증가시키고 있다. 발광 효율 및 휘도를 증가시키기 위하여 제논의 비율이 증가하며, 그로 인하여 구동 전압이 상승하고 따라서 방전전압이 상승하게 된다. 즉, 제논의 비율 증가에 따라 안정적인 유지 방전을 위하여 더 높은 유지방전 전압을 요구하게 되었다.

종래에 유지방전을 안정적으로 수행하기 위하여 어드레스 기간 이후,유지기간 초기에 하나 이상의 유지방전 펄스의 전압을 다른 유지방전의 펄스의 전압보다 높게 하여 어드레스 방전에 이어 유지기간에 유지방전을 확실하게 이행할 수 있도록 하였다. 이러한 구동 파형은 일본특개2000-305510호 또는 일본특개2002-258795호에 개시되어 있다.

그러나 제논의 비율 증가에 따라 종래와 같이 유지기간 초기의 유지방전 펄스 전압을 크게 하기 위하여 하드 스위칭을 하면, 갑자기 전류가 많이 흐르게 된다. 전류의 증가에 의하여 전자파 장해(Electromagnetic interference)가 증가되고 결과적으로 유지 방전이 불안정해지고 정상적인 표시를 행할 수 없게 되는 문제점이 있었다.

본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 유지 기간에서 고효율의 플라즈마 패널을 구동할 수 있도록 구동 전압 마진의 확대 및 EMI를 저감시킬 수 있는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시 장치를 제공하고자 하는 데 있다.

상기의 목적을 달성하기 위하여, 본 발명은 유지 기간의 첫 번째 유지방전 펄스를 스텝 형태로 인가한다.

본 발명의 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 유지 기간에서, 상기 복수의 제1 전극에 제1 유지 방전 펄스를 인가하는 단계, 그리고 상기 복수의 제2 전극과 상기 복수의 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 유지 방전 펄스를 반대 위상으로 인가하는 단계를 포함하며, 상기 제1 유지방전 펄스는 상기 유지 기간에서 시간상 가장 먼저 인가되고, 상기 복수의 제1 전극에 상기 제1 유지 방전 펄스를 인가하는 단계는, 제1 기간 동안 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계, 상기 제1 기간과 연속되는 제2 기간 동안 상기 복수의 제1 전극에 상기 제1 전압보다 높은 제3 전압을 인가하는 단계, 그리고 상기 제2 기간과 연속되는 제3 기간 동안 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계를 포함한다.
그리고, 제1 전극은 주사 전극일 수도 있으며, 제1 유지방전 펄스의 폭은 상기 제2 유지 방전 펄스의 폭보다 길 수도 있다.

삭제

삭제

삭제

삭제

본 발명의 다른 특징에 의하면, 제1 전극 및 제2 전극을 포함하는 플라즈마 디스플레이 패널의 구동장치가 제공된다. 이 구동 장치는, 제1 전압을 공급하는 제1 전원과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 제1 및 제2 트랜지스터, 그리고 상기 제1 전압보다 높은 제3 전압을 공급하는 제3 전원과 상기 제1 전극 사이에 연결되어 있는 제3 트랜지스터를 포함하며, 유지 기간에서, 제1 기간 동안 상기 제1 트랜지스터를 턴온하여 상기 제1 전극에 제1 전압을 인가하고, 상기 제1 기간과 연속하는 제2 기간 동안 상기 제3 트랜지스터를 턴온하여 상기 제1 전극에 상기 제3 전압을 인가하며, 상기 제3 기간과 이어지는 제4 기간 동안 상기 제1 트랜지스터를 턴온하여 상기 제1 전극에 제1 전압을 인가하고, 상기 유지 기간의 나머지 기간 동안에 상기 제1 및 제2 트랜지스터를 교대로 턴온하여 상기 제1 전극에 상기 제1 전압과 상기 제2 전압을 교대로 인가한다.

삭제

삭제

이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

우선, 아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시에에 한정되지 않는다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적이 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략하였다.

도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.

도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 제어부(200), 어드레스 구동부(300), X 전극 구동부(400) 및 Y 전극 구동부(500)를 포함한다.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 다수의 유지전극(X1~Xn) 및 주사 전극(Y1~Yn)을 포함한다.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.

X 전극 구동부(400)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 유지 전극에 구동 전압을 인가한다.

Y 전극 구동부(500)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 주사 전극에 구동 전압을 인가한다.

본 발명의 실시예에 따르면, Y 전극 구동부(500)는 유지 기간에서 제1 유지방전 펄스 전압을 상기 주사 전극에 인가할 때, 제1 유지방전 펄스 전압의 상승부분에서, 상기 유지방전 펄스 전압을 인가한 후, 상기 유지방전 펄스 전압에서 스텝형태로 유지방전 펄스 전압보다 높은 전압까지 상승시킨다. 그런 다음, Y 전극 구동부(500)는 제1 유지방전 펄스 전압의 하강부분에서 유지방전 펄스 전압보다 높은 전압에서 유지방전 펄스 전압까지 스텝형태로 하강시킨다. 그리고 X 전극 구동부(400)도 마찬가지로 유지 기간 동안 유지 전극(X)에 인가되는 제1 유지방전 펄스를 Y 전극 구동부(500)와 동일하게 인가할 수도 있다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

본 발명의 제1 실시예에 따른 구동 파형에서 각 서브필드는 리셋 기간(P_r), 어드레스 기간(P_a) 및 유지 기간(P_s)을 포함한다. 그리고 리셋 기간(P_r )은 소거 기간, 상승 램프 기간 및 하강 램프 기간을 포함한다.

리셋 기간(P_r)의 소거 기간은 이전 서브필드의 유지 기간에서 유지방전으로 형성된 전하를 소거하기 위한 기간이다. 상승 램프 기간은 주사 전극(Y), 유지 전극(X) 및 어드레스 전극(A)에 벽 전하를 형성하는 기간이며, 하강 램프 기간은 상승 램프 기간에서 형성된 벽 전하를 일부 소거하여 어드레스 방전에 용이하도록 하는 기간이다. 어드레스 기간(P_a)은 복수의 방전 셀 중에서 유지 기간에서 유지방전을 일으킬 방전 셀을 선택하는 기간이다. 유지 기간(P_s)은 주사 전극(Y)과 유지 전극(X)에 차례로 유지 펄스를 인가하여 어드레스 기간(P_a)에서 선택된 방전 셀을 유지방전시키는 기간이다.

그리고 플라즈마 디스플레이 패널에는 각 기간(P_r, P_a, P_s)에서 주사 전극(Y) 및 유지 전극(Y)에 구동 전압을 인가하는 주사/유지 구동 회로, 그리고 어드레스 전극(A)에 구동 전압을 인가하는 어드레스 구동 회로가 연결되어 하나의 표시 장치를 이룬다.

도 4를 보면, 리셋 기간(P_r)의 상승 램프 기간(P_r2)에서는 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지한 상태에서 V_s 전압에서 V_set 전압을 향하여 완만하게 상승하는 램프 전압이 주사 전극(Y)에 인가된다. 이 전압이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 1회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)에 (-) 벽 전하가 축적되고, 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 축적된다.

여기서, 벽 전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽 전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽 전압은 벽 전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.

이어서, 하강 램프 기간(P_r3)에서는 유지 전극(X)을 V_b1 전압으로 유지한 상태에서 V_s 전압에서 -V_nf전압까지 완만하게 하강하는 램프 전압을 주사 전극(Y)에 인가한다. 이 램프 전압이 하강하는 동안 다시 모든 방전 셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)의 (-) 벽 전하가 감소하고 유지 전극(X)과 어드레스 전극(A)의 (+) 벽 전하가 감소한다.

그리고 어드레스 기간(P_a)에서는 다른 주사 전극(Y)을 V_sch 전압으로 유지한 상태에서 주사 전극(Y)에 순차적으로 -V_nf전압보다 낮은 -V_scl 전압을 인가하여 주사 전극(Y)을 선택한다. 그리고 -V_scl 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀 중 선택하고자 하는 방전 셀을 형성하는 어드레스 전극(A)에 어드레스 전압(V_a)이 인가된다. 그러면 어드레스 전극(A)에 인가된 전압(V_a)과 주사 전극(Y)에 인가된 전압(-V_scl)의 차이 및 어드레스 전극(A) 및 주사 전극(Y)에 형성된 벽 전하에 의한 벽 전압에 의해 어드레스 방전이 이루어진다. 그리고 유지 전극(X)에는 V_b1 전압보다 높은 V_b2 전압을 인가한다.

여기서, 어드레스 기간(P_a)에서 주사 전극(Y)에 인가하는 전압(-V_scl)을 일정한 범위를 벗어나서 더욱 낮게 하는 경우, 주사 전극(Y)과 유지 전극(X)간에 오방전이 발생하는 문제점이 발생한다. 즉, 어드레스 기간(P_a)에서 주사 전극(Y)에 인가하는 전압(-V_scl)과 유지 전극에 인가하는 전압(V_b2)의 차(ㅿV=｜-V_scl-V_b2｜)가 방전 개시 전압(V_f)을 넘을 경우 선택하고자 하는 방전 셀이 아닌 곳에서 방전이 발생하여 오방전이 발생할 수 있다. 따라서, 선택하고자 하는 방전 셀을 적절하게 방전시키기 위해서는 어드레스 기간에서의 유지 전극(X)에 인가하는 전압(V_b2) 및 주사 전극(Y)에 인가하는 전압의 값을 적절하게 조절하여야 한다.

다음, 일반적으로 유지 기간(P_s)에서는 주사 전극(Y)과 유지 전극(X)에 차례로 서스테인 펄스(이하, 유지방전 펄스라 함)가 인가된다. 유지방전 펄스는 주사 전극(Y)과 유지 전극(X)의 전압차가 교대로 V_s 전압 및 -V_s 전압이 되도록 하는 펄스이다. 그리고 V_s 전압은 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압보다 낮은 전압이다. 어드레스 기간(P_a)에서 어드레스 방전에 의해 주사 전극(Y)과 유지 전극(X) 사이에 벽 전압이 형성되어 있으면, 벽 전압과 V_s 전압에 의해 주사 전극(Y)과 유지 전극(X)에서 방전이 일어난다.

본 발명에 따르면, 제논의 비율 증가에 따라 구동 전압이 상승하여도 유지 기간에서 안정적으로 유지방전을 확실하게 이행할 수 있는 방법을 개시한다.

도 4에 나타낸 바와 같이 본 발명의 제1 실시예에 따르면 유지 기간에서는 어드레스 기간(P_a)의 주사 펄스의 직후에 위치하는 유지 기간(P_s)의 첫 번째 유지방전 펄스 전압을 주사 전극(Y)에 인가한다. 이때, 주사 전극(Y)에 인가되는 첫 번째 유지방전 펄스의 전압(V_fs)은 주사 전극(Y)에 인가되는 나머지 유지방전 펄스의 전압(V_s)보다 높은 전압이다. 그리고 V_fs 전압이 인가된 첫 번째 유지방전 펄스의 후단부에 V_s 전압을 인가한다. 즉, 주사 전극(Y)에 인가되는 첫 번째 유지방전 펄스 전압을 V_s 전압보다 높은 V_fs 전압을 인가한 다음, 기준 전압(0V)으로 곧바로 낮추지 않고 V_s 전압을 인가한 다음, 기준 전압(0V)으로 낮춘다. 이렇게 첫 번째 유지방전 펄스를 V_fs 전압과 V_s 전압의 2단으로 구성함으로써 첫 번째 유지방전 펄스의 폴링(falling) 부분에서 흐르는 전류를 감소시킬 수 있으므로 EMI를 억제시킬 수 있다. 그리고, 주사 전극(Y)과 유지 전극(X)에 교대로 인가되는 유지 기간에서 주사 전극(Y)에 인가되는 첫 번째 유지방전 펄스의 전압을 나머지 유지방전 펄스의 전압보다 높게 설정함으로써 첫 번째 유지방전을 강하게 발생시킬 수 있다. 따라서 첫 번째 유지방전 펄스 인가 후에 많은 벽전하가 주사 전극(Y)과 유지 전극(X)에 축적된다. 그 결과, 그 후에 일어나는 유지방전을 좀 더 쉽게 이행할 수가 있다.

여기서, V_fs는 V_s와 V_smax사이의 값으로 설정될 수 있다. V_smax 전압은 V_fs를 증가시켰을 때에 오방전이 개시되는 전압이다.

도 5는 도 4에 따른 구동 파형을 인가하는데 사용되는 회로도의 일예를 나타내는 도면이다. 이하에는 본 발명에 따라 유지 기간에서의 구동 동작만을 설명하며, 회로 구성을 유지 기간에서의 구동 회로만으로 간략화하여 표현하였다. 도 6은 도 4에 따른 파형을 위한 도 5의 회로도에서의 스위칭 타이밍도이다.

본 발명의 제1 실시예에 따른 Y 전극 구동부(500)에 따르면, 유지방전 전압인 전압(V_s)을 공급하는 전원과 접지단 사이에 트랜지스터(Ys, Yg)가 직렬로 연결되어 있으며, 트랜지스터(Ys, Yg) 사이의 접점과 패널 커패시터(Cp)의 주사 전극(Y)에 사이에 트랜지스터(Ypp)가 연결되어 있다. 여기서, 패널 커패시터(Cp)는 유지 전극(X)과 주사 전극(Y) 사이의 커패시턴스 성분을 등가적으로 나타낸 것이다. 도 5에서는 설명의 편의상 주사 전극(Y)만을 표시하였다.

트랜지스터(Ys, Yg) 사이의 접점에 인덕터(L1)의 제1 단자가 연결된다. 접지단에 전력회수회로용 커패시터(C_erc)의 제1 단자가 연결되고, 전력회수회로용 커패시터(C_erc)의 제2 단자와 인덕터(L1)의 제1 단자 사이에 트랜지스터(Yr)와 다이오드(D1)이 직렬로 연결되고, 전력회수회로용 커패시터(C_erc)의 제2 단자와 인덕터(L1)의 제1 단자 사이에 트랜지스터(Yf)와 다이오트(D2)가 직렬로 연결된다.

그리고 전압(Vset-Vs)을 공급하는 전원과 커패시터(Cset)의 제2 단자 사이에 다이오드(D)가 연결되어 있다. 패널 커패시터(Cp)의 주사 전극(Y)과 커패시터(Cset)의 제2 단자 사이에 주사 전극(Y)에 상승 램프 전압을 인가하기 위한 트랜지스터(Yrr)가 연결되어 있고, 전압(Vfs)을 공급하는 전원과 패널 커패시터(Cp)의 주사 전극(Y) 사이에 트랜지스터(Yfs)가 직렬 연결된다.

이와 같이 구성된 회로도 및 도 6의 스위칭도를 참조하여 본 발명의 제1 실시예에 따른 유지기간의 첫 번째 유지방전 펄스의 파형을 상세하게 설명한다. 여기서, 커패시터(Cerc)에는 V_s/2 전압이 충전되어 있는 것으로 가정한다.

본 발명의 제1 실시예에 따르면, 유지기간이 시작되는 첫 번째 유지방전 펄스에서 먼저, 0V 전압에서 V_fs 전압을 인가할 때에, 트랜지스터(Yfs)만을 턴온시키고, 나머지 트랜지스터는 모두 오프시킨다. 그러면 패널 커패시터(Cp)의 주사 전극(Y)에 V_fs 전압이 인가된다.

그런 다음, EMI를 억제시키기 위하여 트랜지스터(Ys, Ypp)를 턴온시키고 나머지 트랜지스터는 모두 턴오프시킨다. 그러면, 트랜지스터(Ys)-커패시터(Cset)-트랜지스터(Ypp)-패널 커패시터(Cp)의 주사 전극(Y)으로의 경로를 통해 패널 커패시터(Cp)의 주사 전극(Y)에 V_fs 전압보다 낮은 V_s 전압이 인가된다.

다음, 트랜지스터(Yf, Ypp)만을 턴온시키고 나머지 트랜지스터는 모두 턴오프시킨다. 그리고 트랜지스터(Yf, Ypp)를 턴온시키고 나머지 트랜지스터를 모두 오프시킨 상태에서 트랜지스터 (Yg, Ypp)만을 턴온시킨다. 그러면, 패널 커패시터(Cp)의 주사 전극(Y)-트랜지스터(Ypp)-인덕터(L1)-트랜지스터(Yf)-전력회수회로용 커패시터(Cerc)로의 경로를 통해 공진이 발생하게 되고 이 공진으로 인해 패널 커패시터(Cp)의 주사 전극(Y)의 전압이 감소한다. 그리고 트랜지스터(Yg)-트랜지스터(Ypp)-패널 커패시터(Cp)의 주사 전극(Y)으로의 경로를 통해 패널 커패시터(Cp)의 주사 전극(Y)에 0V가 인가된다.

이와 같이 하여 유지 기간에 후단부가 2단으로 구성된 첫 번째 유지 방전 펄스가 주사 전극(Y)에 인가된다.

이 후, 정상적인 유지방전 펄스가 인가되는데 먼저, 0V에서 V_s 전압으로 인가할 때에, 트랜지스터(Yr, Ypp)를 턴온시킨 상태를 유지하고 나머지 트랜지스터는 모두 턴오프시킨다. 그러면, 전력회수회로용 커패시터(Cerc)-트랜지스터(Yr)-다이오드(D1)-인덕터(L1)-트랜지스터(Ypp)-패널 커패시터(Cp)의 주사 전극(Y)으로의 경로를 통해 LC 공진이 발생하며 이 공진으로 인해 패널 커패시터(Cp)의 주사 전극(Y)의 전압이 증가한다. 이와 같이 공진을 이용하면 전력 소비 없이 V_s 전압을 주사 전극(Y)에 인가할 수 있다.

그런 다음, 트랜지스터(Ys, Ypp)만을 턴온시키고, 나머지 트랜지스터는 모두 턴오프시킨다. 그러면, 트랜지스터(Ys)-커패시터(Cset)-트랜지스터(Ypp)-패널 커패시터(Cp)의 주사 전극(Y)으로의 경로를 통해 커패시터(Cp)의 주사 전극(Y)에 V_s 전압이 인가된다.

이 후, V_s 전압에서 0V 전압으로 하강시킬 때에는 앞서 설명한 것과 동일하게 한다.

이상에서 설명한 바와 같이, 본 발명의 제1 실시예의 유지 구동방법에 따르면, 유지기간동안 주사전극(Y)에 인가되는 첫 번째 유지방전 펄스 전압을 하드 스위칭을 사용하여 나머지 유지방전 펄스 전압보다 높게 인가하고, 첫 번째 유지방전 펄스의 하강 부분을 종래에서처럼 바로 하강시키지 않고, V_fs 전압에서 V_s 전압으로 하강시 2단 펄스를 생성한다. 따라서, 첫 번째 유지방전을 강하게 발생시킬 수 있음과 아울러 종래보다 EMI를 더 억제할 수 있게 된다.

그리고 본 발명의 제1 실시예에서는 도 4에 나타낸 것처럼 유지 기간(P_s)에서 주사전극(Y)에 인가되는 첫 번째 유지방전 펄스의 전단부인 상승부분에 하드 스위칭을 사용하고 후단부를 2단으로 변경하여 EMI를 억제시켰지만, 이와는 다르게도 할 수 있다. 아래에서는 이러한 실시예에 대해서 도 7을 참조하여 설명한다.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다. 여기서, 리셋 기간 및 어드레스 기간에서의 구동 동작은 도 4에서와 동일하므로 생략한다.

도 7에 나타낸 바와 같이 유지 기간(P_s)에서 주사 전극(Y)에 인가되는 첫 번째 유지방전 펄스의 전단부의 상승 구간에 공진을 사용하여 V_s 전압까지 상승시킨 다음, V_s 전압보다 높은 전압인 V_fs 전압으로 구성할 수도 있다. 그런 다음, 첫 번째 유지방전 펄스의 후단부는 도 4에서와 동일하게 한다.

이와 같이 하면, 유지 기간(P_s)에서 주사 전극(Y)에 인가되는 첫 번째 유지방전 펄스의 상승 부분과 하강 부분에서의 전류를 감소시킬 수가 있고 따라서 EMI를 현저하게 감소시킬 수가 있다. 그리고, 첫 번째 유지방전 펄스의 전압을 상승시켜 주사 전극(Y) 및 유지 전극(X) 간의 전위차를 크게 하여 어드레스 방전으로부터 유지방전의 천이성을 향상시킬 수도 있어 결과적으로 유지기간의 이후의 유지방전을 확실하게 발생시킬 수가 있다.

아래에서는 본 발명의 제2 실시예에 따른 유지 구동 방법을 도 5의 회로도 및 도 8의 스위칭도를 참조하여 설명한다.

도 8은 도 7에 따른 파형을 위한 도 5의 회로도에서의 스위칭 타이밍도이다. 여기서, 커패시터(Cerc)에는 V_s/2 전압이 충전되어 있는 것으로 가정한다.

본 발명의 제2 실시 예에 따르면, 공진을 이용하여 처음에 인가하는 유지방전 펄스 전압인 V_s 전압을 전력 소비 없이 공급한다.

본 발명의 제2 실시예에 따르면, 유지 기간이 시작되는 첫 번째 유지방전 펄스에서 먼저, 0V에서 V_s 전압까지 인가할 때에, 트랜지스터(Yr, Ypp)를 턴온시키고, 나머지 트랜지스터는 모두 턴오프시킨다. 그러면, 전력회수용 커패시터(Cerc)-트랜지스터(Yr)-다이오드(D1)-인덕터(L1)-트랜지스터(Ypp)-커패시터(Cp)의 주사 전극(Y)으로의 경로를 통해 패널 커패시터(Cp)의 주사 전극(Y)에 V_s 전압이 인가된다. 이때는 공진을 이용함으로써 패널 커패시터(Cp)의 주사 전극(Y)의 전압이 V_s 전압까지 전력의 소비 없이 증가한다.

다음, V_s 전압에서 V_fs 전압까지 더 상승시킬 때에, 트랜지스터(Yr, Ypp)를 턴온시킨 상태에서 트랜지스터(Yfs)를 턴온시킨다. 그러면, 트랜지스터(Yfs)-커패시터(Cp)의 주사 전극(Y)으로의 경로를 통해 패널 커패시터(Cp)의 주사 전극(Y)에 V_fs 전압이 인가된다.

이 후, 첫 번째 유지방전 펄스 전압의 후단부의 파형에 따른 구동 전압은 앞에서 설명한 바와 같이 인가된다.

그리고, 첫 번째 유지방전 펄스 전압 이후, 정상적인 유지 방전 펄스의 파형은 앞에서 설명한 바와 같이 공진을 이용하여 인가된다.

이상에서 설명한 바와 같이, 본 발명의 제1 실시예의 구동 방법에 따르면, 유지 기간 동안 주사 전극(Y)에 인가되는 첫 번째 유지방전 펄스 전압을 나머지 유지방전 펄스 전압보다 높게 인가한다. 그리고 첫 번째 유지방전 펄스의 상승 부분을 공진을 이용하여 전력 소비 없이 V_s 전압을 공급한 다음, V_fs 전압으로 상승시키고, 첫 번째 유지방전 펄스의 하강 부분를 종래와 같이 바로 하강시키지 않고, V_fs 전압에서 V_s 전압으로 하강시켜 2단 펄스를 생성한다. 따라서, 첫 번째 유지방전을 강하게 발생시킬 수 있음과 아울러 첫 번째 유지방전 펄스의 상승부분과 하강부분을 2단으로 구성하여 트랜지스터 스위칭시에 흐르는 전류를 감소시킨다. 결과적으로 전류의 감소로 인해 EMI를 억제시킬 수 있게 된다.

아래에서는 본 발명의 제1 및 제2 실시예에 따른 효과에 대해 도 9a 및 도 9b를 참조하여 상세하게 알아본다.

도 9a는 종래 일반적인 첫 번째 유지방전 펄스에 의한 구동 전압 마진을 나타내는 그래프도이고, 도 9b는 본 발명의 실시예에 따른 첫 번째 유지방전 펄스에 의한 구동 전압 마진을 나타내는 그래프도이다.

도 9a에서는 일반적인 유지방전 펄스 전압으로, V_fs 전압과 V_s 전압이 동일레 벨인 경우, 실제로 측정한 구동 전압 마진을 나타낸다. 그리고, 9b에서는 본 발명의 제1 및 제2 실시예에 따라 V_fs 전압을 V_s 전압보다 20V 높게 한 경우, 실제로 측정한 구동 전압 마진을 나타낸다.

여기서, Y축은 어드레스 전압(V_a)를 나타내고 X축은 유지방전 전압(V_s)을 나타낸다.

도 9a와 도 9b를 비교하면, 본 발명에 실시예와 같은 구동 파형을 사용하면, 구동 전압 마진을 유지방전 전압(V_s)의 저전압측에 확대되는 효과를 얻을 수 있다.

그리고, 첫 번째 유지방전 펄스의 상승 및 하강 부분을 2단계로 하는 것으로 트랜지스터 스위칭 시에 흐르는 전류를 저감할 수 있고 전류가 저감하는 것으로 EMI를 저감할 수가 있다.

본 발명의 제1 및 제2 실시예에서는 유지기간에서 주사 전극(Y)에 인가되는 첫 번째 유지방전 펄스를 도시하여 설명하였지만, 이와는 다르게 유지 전극(X)에 다단으로 구성된 첫 번째 유지방전 펄스를 인가할 수도 있다.

그리고, 본 발명의 제1 및 제2 실시예에서는 유지기간의 첫 번째 유지방전 펄스의 상승부분과 하강부분을 2단 펄스로 생성하였지만, 이에 한정되지 아니한다. 즉, 다단 펄스를 생성할 수도 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이 본 발명에 의하면, 구동 전압 마진이 확대되어 고효율의 플라즈마 디스플레이 패널에서 안정적으로 유지 방전을 발생시킬 수 있으며, EMI를 효과적으로 억제할 수 있는 효과가 있다.

Claims (18)

1. 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서,

   유지 기간에서,

   상기 복수의 제1 전극에 제1 유지 방전 펄스를 인가하는 단계, 그리고

   상기 복수의 제2 전극과 상기 복수의 제1 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 유지 방전 펄스를 반대 위상으로 인가하는 단계

   를 포함하며,

   상기 제1 유지방전 펄스는 상기 유지 기간에서 시간상 가장 먼저 인가되고,

   상기 복수의 제1 전극에 상기 제1 유지 방전 펄스를 인가하는 단계는,

   제1 기간 동안 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계,

   상기 제1 기간과 연속되는 제2 기간 동안 상기 복수의 제1 전극에 상기 제1 전압보다 높은 제3 전압을 인가하는 단계, 그리고

   상기 제2 기간과 연속되는 제3 기간 동안 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계

   를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
2. 삭제
3. 제1항에 있어서,

   상기 복수의 제1 전극에 제1 유지 방전 펄스를 인가하는 단계는,

   상기 제3 기간 이후에 상기 복수의 제1 전극에 연결된 인덕터를 이용하여 상기 복수의 제1 전극의 전압을 감소시키는 단계

   를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
4. 제3항에 있어서,

   상기 복수의 제1 전극에 제1 유지 방전 펄스를 인가하는 단계는,

   상기 제1 기간 이전에 상기 인덕터를 이용하여 상기 복수의 제1 전극의 전압을 증가시키는 단계

   를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,

    상기 제1 전극은 주사 전극인 플라즈마 디스플레이 패널의 구동 방법.
11. 삭제
12. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,

    상기 제1 유지방전 펄스의 폭은 상기 제2 유지 방전 펄스의 폭보다 긴 플라즈마 디스플레이 패널의 구동 방법.
13. 제1 전극 및 제2 전극을 포함하는 플라즈마 디스플레이 패널의 구동장치에 있어서,

    제1 전압을 공급하는 제1 전원과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 제1 및 제2 트랜지스터, 그리고

    상기 제1 전압보다 높은 제3 전압을 공급하는 제3 전원과 상기 제1 전극 사이에 연결되어 있는 제3 트랜지스터

    를 포함하며,

    유지 기간에서,

    제1 기간 동안 상기 제1 트랜지스터를 턴온하여 상기 제1 전극에 제1 전압을 인가하고, 상기 제1 기간과 연속하는 제2 기간 동안 상기 제3 트랜지스터를 턴온하여 상기 제1 전극에 상기 제3 전압을 인가하며, 상기 제3 기간과 이어지는 제4 기간 동안 상기 제1 트랜지스터를 턴온하여 상기 제1 전극에 제1 전압을 인가하고,

    상기 유지 기간의 나머지 기간 동안에 상기 제1 및 제2 트랜지스터를 교대로 턴온하여 상기 제1 전극에 상기 제1 전압과 상기 제2 전압을 교대로 인가하는 플라즈마 디스플레이 패널의 구동 장치.
14. 삭제
15. 제13항에 있어서,

    제4 전압을 충전하고 있는 커패시터, 그리고

    상기 커패시터와 상기 제1 전극 사이에 연결되어 있는 인덕터

    를 더 포함하며,

    상기 제1 기간 전에 상기 인덕터를 통하여 상기 제1 전극의 전압이 증가하고, 상기 제4 기간에서 상기 제1 전극에 상기 제1 전압이 인가된 후 상기 인덕터를 통하여 상기 제1 전극의 전압이 감소하는 플라즈마 디스플레이 패널의 구동 장치.
16. 제15항에 있어서,

    상기 커패시터와 상기 인덕터 사이에 연결되어 있는 제4 트랜지스터, 그리고

    상기 커패시터와 상기 인덕터 사이에 연결되어 있는 제5 트랜지스터

    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
17. 삭제
18. 삭제

Images