JP2004173480A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】 効率特性の改善を図る。
【解決手段】 制御ＩＣ４内部の電力スイッチ駆動回路から電力スイッチ３にオン信号が出力されたときに、電力スイッチ３のオン動作開始を妨げて電力スイッチ３のオンタイミングを遅延するオンタイミング遅延回路を設ける。電力スイッチ３のオンタイミング遅延中に、電力スイッチ３とはスイッチングのオンとオフの動作が逆となる同期整流器６をオフさせる早期ターンオフ回路１６を設ける。同期整流器６のゲート電圧が低下して同期整流器６がオフしたことを検知したときに直ちにオンタイミング遅延回路の遅延動作を解消する遅延解消回路１７を設ける。同期整流器６がオフした以降も引き続きオンタイミング遅延回路の遅延動作が継続されると、その遅延動作の継続に起因した損失が発生するが、遅延解消回路１７によって、その問題を防止できる。
【選択図】 図１

Description

本発明は、同期整流器が設けられている絶縁型のＤＣ−ＤＣコンバータに関するものである。

ＤＣ−ＤＣコンバータの一例が図６の概略の回路図に、また、その回路の概略の動作波形の一例が図７にそれぞれ示されている。ここではフォワードコンバータを例として説明する。この回路は、特許文献１（特開2000-262051号公報）に開示されているものである。

図６に示すＤＣ−ＤＣコンバータは、メイントランス２と、電力スイッチ３（ＮチャネルＭＯＳＦＥＴ）と、制御ＩＣ４と、整流側同期整流器５（ＮチャネルＭＯＳＦＥＴ）と、転流側同期整流器６（ＮチャネルＭＯＳＦＥＴ）と、チョークコイル７と、コンデンサ８と、早期ターンオフ回路１６とを有して構成されている。

また、メイントランス２は、一次コイル２Ａと二次コイル２Ｂと、補助コイル２Ｃとを備えている。制御ＩＣ４は、内部に図示を省略した電力スイッチ駆動回路を備え、この電力スイッチ駆動回路で生成された電力スイッチ駆動信号を出力する出力端子ＯＵＴと、グランド端子ＧＮＤとを備えている。早期ターンオフ回路１６は、ダイオード１０と、抵抗体１１と、パルストランス１２と、ＮチャネルＭＯＳＦＥＴ１３とを有して構成されている。パルストランス１２は、一次コイル１２Ａと二次コイル１２Ｂを備えている。

次に、ＤＣ−ＤＣコンバータの動作例を図７の動作波形を用いて説明する。まず、このＤＣ−ＤＣコンバータの電力変換動作について説明する。例えば、制御ＩＣ４の電力スイッチ駆動回路から図７（ｃ）に示すようなパルス波形の電力スイッチ駆動信号が電力スイッチ３のゲートに向けて出力され、この電力スイッチ駆動信号のオン信号とオフ信号に基づいて電力スイッチ３がオン・オフのスイッチング動作を行う。この電力スイッチ３のスイッチングによって、外部の直流入力電源１から入力した直流電圧が、メイントランス２の一次コイル２Ａ側で交流電圧に変換されて、メイントランス２の二次コイル２Ｂ側に伝達される。

二次コイル２Ｂ側の同期整流器５，６とチョークコイル７とコンデンサ８は整流平滑回路を構成している。この整流平滑回路では、メイントランス２の二次コイル２Ｂから出力された交流電圧を、後述する整流側同期整流器５と転流側同期整流器６の各スイッチング動作により整流し、チョークコイル７とコンデンサ８で平滑して直流電圧に変換する。この直流電圧は、ＤＣ−ＤＣコンバータに接続された外部の負荷装置９に供給される。この出力電圧に応じた信号がフィードバック信号として、図示を省略したフィードバックループにより、制御ＩＣ４に伝達される。このフィードバック信号に基づいて、制御ＩＣ４の電力スイッチ駆動回路が例えばＰＷＭ制御方式により電力スイッチ３のスイッチング動作を制御することで、負荷装置９に供給される直流電圧が安定化する。

前記整流側同期整流器５は、電力スイッチ３のオン期間におけるメイントランス２の二次コイル２Ｂに発生する電圧でオン駆動し、電力スイッチ３のオフ期間にはオフする。つまり、整流側同期整流器５は、電力スイッチ３のオン・オフとほぼ同期したタイミングでスイッチング動作する。

これに対して、転流側同期整流器６は、電力スイッチ３のオフ期間におけるメイントランス２の二次コイル２Ｂのリセットパルス電圧でターンオンし、電力スイッチ３のオン期間にはオフするものであり、当該転流側同期整流器６は、電力スイッチ３とはスイッチングのオンとオフの動作が逆となる逆駆動タイプの同期整流器と成している。

ところで、図６の回路例では、早期ターンオフ回路１６と後述するオンタイミング遅延回路の動作によって、転流側同期整流器６は、電力スイッチ３がオンする前にターンオフする構成を有している。

次に、早期ターンオフ回路１６の動作例を説明する。図７（ｃ）に示すように、タイミングt1において、制御ＩＣ４内部の電力スイッチ駆動回路から、電力スイッチ３をターンオンさせるオン信号が出力されると、このオン信号によって、パルストランス１２の一次コイル１２Ａと電力スイッチ３のゲート（制御端子）の直列回路に電圧が印加する。このタイミングt1の時点では、電力スイッチ３のゲート電圧は０Ｖなので、電力スイッチ駆動回路の出力電圧は全てパルストランス１２の一次コイル１２Ａに加わる。これにより、パルストランス１２の二次コイル１２Ｂから図７（ｅ）に示すようなパルス信号が出力される。

この二次コイル１２Ｂから出力されたパルス信号はＮチャネルＭＯＳＦＥＴ１３のゲート（制御端子）に加わり、これにより、ＮチャネルＭＯＳＦＥＴ１３がターンオンする。ＮチャネルＭＯＳＦＥＴ１３がターンオンすると、図７（ｆ）に示すように、タイミングt2において、転流側同期整流器６のゲート蓄積電荷が放電して、転流側同期整流器６がターンオフする。

これに対して、電力スイッチ３においては、タイミングt1で、制御ＩＣ４から電力スイッチ３へのオン信号の出力が開始されると、そのオン信号が抵抗体１１とパルストランス１２を介し電力スイッチ３のゲートに加えられて電力スイッチ３の入力容量に電荷が充電されていくが、抵抗体１１と、パルストランス１２の励磁インダクタンスとが遅延要素として作用して、電力スイッチ３のゲート電圧の上昇は緩やかである（図７（ｄ）参照）。そして、電力スイッチ３のゲート電圧がスレショルド値に達したときに（タイミングt3）、電力スイッチ３はターンオンする。この電力スイッチ３のオンタイミングが、早期ターンオフ回路１６による転流側同期整流器６のターンオフよりも後となるように、電力スイッチ３のオンタイミングの遅延量が定められ、当該遅延量が得られるように抵抗体１１の抵抗値や、パルストランス１２の励磁インダクタンスが設定されている。すなわち、抵抗体１１とパルストランス１２によって、電力スイッチ３のオンタイミングを遅延させるオンタイミング遅延回路が構成されている。

電力スイッチ３がオンすると（タイミングt3）、電力スイッチ３の両端電圧（ドレイン−ソース間電圧）が図７（ａ）に示すように低下し始める。この低下の間、電力スイッチ３のゲート電圧はミラー効果によってスレショルド値に保持される（図７（ｄ）のタイミングt3〜t4の期間を参照）。そして、電力スイッチ３の両端電圧が０Ｖに達すると（タイミングt4）、ミラー効果の影響がなくなって、電力スイッチ３のゲート電圧の上昇が再開する。電力スイッチ３のゲート電圧が制御ＩＣ４の電源電圧に達すると（タイミングt5）、パルストランス１２のパルス電圧の出力が停止する（図７（ｅ）参照）。

パルストランス１２のパルス電圧の出力が停止すると、パルストランス１２→ダイオード１０→パルストランス１２の経路で循環電流が流れ、ダイオード１０の順方向電圧降下によってパルストランス１２の励磁状態がリセットされる。タイミングt6で、制御ＩＣ４内部の電力スイッチ駆動回路から電力スイッチ３をターンオフさせるオフ信号が出力されると（図７（ｃ）参照）、ダイオード１０を介して電力スイッチ３の入力容量の蓄積電荷が放電され、電力スイッチ３がターンオフする。

上記のように、早期ターンオフ回路１６およびオンタイミング遅延回路の動作によって、制御ＩＣ４から電力スイッチ３のオン信号が出力されてから、電力スイッチ３がオンするまでに遅延期間を設け、当該遅延期間中に、転流側同期整流器６をターンオフさせることで、転流側同期整流器６のターンオフ遅れによる短絡電流の発生を防止できる。

特開２０００−２６２０５１号公報 特開平１０−１７４４３１号公報 特開平１１−２０６１１８号公報 特開２００２−２４７８４８号公報 特開２００２−２４７８４９号公報 特開平４−１２７８６９号公報

ところで、図６のＤＣ−ＤＣコンバータでは、パルストランス１２から出力されるパルス信号のパルス幅は固定であった。換言すれば、オンタイミング遅延回路の遅延動作期間の長さは固定されていた。また、部品の特性ばらつきにより、回路によって、転流側同期整流器６のターンオフタイミングがばらついてしまう。この転流側同期整流器６のターンオフタイミングのばらつきによって、転流側同期整流器６のターンオフが遅くなって当該転流側同期整流器６がオフする前に電力スイッチ３がオンすると、短絡電流が発生してしまうという問題が発生する。このため、部品ばらつきによって転流側同期整流器６のターンオフタイミングが遅くなる場合でも短絡電流が発生しないようにするために、電力スイッチ３のオンタイミングの遅延量を大きく設定する必要があった。

しかしながら、電力スイッチ３のオンタイミングの遅延量が過大になると、それに伴う損失が発生する問題があった。つまり、図６の回路では、タイミングt2で転流側同期整流器６のターンオフが完了したにも拘わらず、タイミングt5までオンタイミング遅延回路の遅延動作が継続している。そのため、電力スイッチ３の入力容量の充電が緩やかなままであり、電力スイッチ３のターンオン動作期間中における両端電圧と電流の重なり（図７（ａ）、（ｂ）のタイミングt3〜t4部分を参照）によるスイッチング損失が増加する問題があった。

本発明は上記課題を解決するために成されたものであり、その目的は、効率特性を改善することができる同期整流器を用いた絶縁型のＤＣ−ＤＣコンバータを提供することにある。

上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明は、トランスの一次側に設けられた１個以上の電力スイッチのスイッチング動作によって、トランスの二次側から交流電力が出力され、当該交流電力がトランスの二次側に接続された整流平滑回路により直流に変換される構成を備えたＤＣ−ＤＣコンバータにおいて、電力スイッチのスイッチング動作を制御するためのオン信号とオフ信号を交互に電力スイッチに向けて出力する電力スイッチ駆動回路が設けられ、また、トランスの二次側の整流平滑回路には、前記電力スイッチとはスイッチングのオンとオフの動作が逆となるＭＯＳＦＥＴから成る逆駆動タイプの同期整流器が設けられており、さらに、電力スイッチ駆動回路から電力スイッチへのオン信号の出力を検知してオン信号による電力スイッチのオン動作開始を妨げて電力スイッチのオンタイミングを遅延させるオンタイミング遅延回路と、電力スイッチ駆動回路から電力スイッチへのオン信号の出力を検知したときに直ちに前記逆駆動タイプの同期整流器にオフ信号を出力して、オンタイミング遅延回路により電力スイッチのオン動作開始が遅延している期間に逆駆動タイプの同期整流器をオフさせる早期ターンオフ回路とが設けられており、さらに、逆駆動タイプの同期整流器のゲート電圧の低下を検出して当該同期整流器のオフを検知したときに、オンタイミング遅延回路の遅延動作を解消させて電力スイッチをオンさせる遅延解消回路が設けられていることを特徴として構成されている。

この発明によれば、オンタイミング遅延回路の遅延動作中に、電力スイッチとはスイッチングのオンとオフの動作が逆となる逆駆動タイプの同期整流器をターンオフさせるので、逆駆動タイプの同期整流器のターンオフ遅れによる短絡電流の発生を防止できる。その上、この発明では、遅延解消回路が設けられており、逆駆動タイプの同期整流器のゲート電圧が低下して当該逆駆動タイプの同期整流器がターンオフすると、遅延解消回路によって、直ちにオンタイミング遅延回路の遅延動作が解消される。このため、逆駆動タイプの同期整流器がオフしたにも拘わらず無駄にオンタイミング遅延回路の遅延動作が継続されるということが無くなり、遅延動作期間が過大であることに起因する損失を抑制することができる。これにより、効率特性が改善される効果を得ることができる。かつ、遅延解消回路は簡易な回路構成で実現できるので、部品点数の増加を抑えることができる。

また、電力スイッチ駆動回路から電力スイッチに至るまでの信号経路上にオンタイミング遅延回路を介設することにより、電力容量の小さい小型の部品でオンタイミング遅延回路を形成できる効果を得ることができる。

早期ターンオフ回路が、電力スイッチ駆動回路から電力スイッチへのオン信号の出力を知らせる信号をトランスの一次側から二次側に伝達する手段として、パルストランスを用いることにより、通常のドライブトランスより励磁インダクタンスの小さい小型のトランスを使用できる効果を得ることができる。

また、オンタイミング遅延回路を、早期ターンオフ回路のパルストランスの励磁インダクタンスを利用して電力スイッチのオンタイミングを遅延させる構成とすることにより、パルストランスは、早期ターンオフ回路の構成要素の一つとして機能すると共に、オンタイミング遅延回路の構成要素の一つとしても機能するので、少ない部品点数で回路を構成できる効果を得ることができる。

さらに、電力スイッチオン促進回路を設けることにより、その電力スイッチオン促進回路によって、遅延解消回路によってオンタイミング遅延回路の遅延動作が解消されてから、電力スイッチのターンオン動作が完了するまでの時間を非常に短時間にすることができる。

さらにまた、オンタイミング遅延回路に遅延調整回路を設けることにより、遅延調整回路によって遅延動作終了タイミングを調整することができるので、例えば部品ばらつき等に起因したオンタイミング遅延回路の遅延動作終了タイミングのばらつきを抑制することができて、逆駆動タイプの同期整流器がオフする前にオンタイミング遅延回路の遅延動作が終了してしまうという問題を確実に防止することができる。

以下に、本発明に係る実施形態例を図面を参照しながら説明する。

図１に本発明に係る実施形態例１の回路構成を示し、また、図２にその回路の概略の動作波形例を示す。ここではフォワードコンバータを例として説明する。

実施形態例１のＤＣ−ＤＣコンバータは、図１に示すように、メイントランス２と、電力スイッチ３（ＮチャネルＭＯＳＦＥＴ）と、制御ＩＣ４と、整流側同期整流器５（ＮチャネルＭＯＳＦＥＴ）と、転流側同期整流器６（ＮチャネルＭＯＳＦＥＴ）と、チョークコイル７と、コンデンサ８と、早期ターンオフ回路１６と、遅延解消回路１７とを有して構成されている。

遅延解消回路１７は抵抗体１４と、コンデンサ１５とを有して構成されている。この実施形態例１では、転流側同期整流器６のゲートと、ＮチャネルＭＯＳＦＥＴ１３のゲートとを接続する信号経路が形成されており、この信号経路上に遅延解消回路１７が介設されている。

この実施形態例１では、遅延解消回路１７に関わる構成以外の構成は前記図６のＤＣ−ＤＣコンバータの回路構成と同様であり、この実施形態例１の説明において、図６のＤＣ−ＤＣコンバータと同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。

以下に、実施形態例１において特徴的な遅延解消回路１７の動作をオンタイミング遅延回路および早期ターンオフ回路１６の動作と共に図２のタイムチャートを利用して説明する。例えば、図２（ｃ）に示すように、タイミングt1において、制御ＩＣ４内部の電力スイッチ駆動回路から、電力スイッチ３をターンオンさせるオン信号が出力されると、このオン信号によって、パルストランス１２の一次コイル１２Ａと電力スイッチ３のゲート（制御端子）の直列回路に電圧が印加する。このタイミングt1の時点では、電力スイッチ３のゲート電圧は０Ｖなので、電力スイッチ駆動回路の出力電圧は全てパルストランス１２の一次コイル１２Ａに加わる。これにより、パルストランス１２の二次コイル１２Ｂから図２（ｅ）に示すようなパルス信号が出力される。

また、制御ＩＣ４から出力されたオン信号は、抵抗体１１とパルストランス１２を介して電力スイッチ３のゲートに加えられて電力スイッチ３の入力容量に電荷が充電されていくが、抵抗体１１とパルストランス１２の励磁インダクタンスが、遅延要素として作用して、電力スイッチ３のゲート電圧の上昇は緩やかである（図２（ｄ）参照）。このゲート電圧の上昇速度（入力容量の充電速度）は、抵抗体１１の抵抗値およびパルストランス１２の励磁インダクタンスにより設定できる。すなわち、抵抗体１１とパルストランス１２によって、電力スイッチ３のオンタイミングを遅延させるオンタイミング遅延回路が構成されている。なお、オンタイミング遅延回路は、パルストランス１２の励磁インダクタンスだけでも構成できるが、励磁インダクタンスは部品ばらつきや周囲の環境温度変動によって変動し易く、この励磁インダクタンスの変動によって、オンタイミング遅延回路の遅延動作終了タイミングがばらつきやすい。このため、オンタイミング遅延回路の遅延動作終了タイミングを安定化させるために抵抗体１１を設けている。すなわち、抵抗体１１は、オンタイミング遅延回路の遅延動作終了タイミングを調整するための遅延調整回路を構成している。

前記オンタイミング遅延回路の遅延動作により電力スイッチ３のオンタイミングが遅延している期間に、二次コイル１２Ｂから出力されたパルス信号がオン信号としてＮチャネルＭＯＳＦＥＴ１３のゲート（制御端子）に加わり、これにより、ＮチャネルＭＯＳＦＥＴ１３がターンオンする。ＮチャネルＭＯＳＦＥＴ１３がターンオンすると、図２（ｆ）に示すように、タイミングt2において、転流側同期整流器６のゲート蓄積電荷が放電して、転流側同期整流器６がターンオフする。

この転流側同期整流器６のゲートの蓄積電荷の放電によって、転流側同期整流器６のゲート電圧が急峻に低下すると、パルストランスの二次コイル１２Ｂを経由して、遅延解消回路１７のコンデンサ１５に電流が流れ込む。この動作によって、パルストランスの一次コイル１２Ａに、パルストランス１２のパルス信号を打ち消す方向の起電力が発生し、パルス信号が消滅する。これにより、電力スイッチ３のゲート充電に対するパルストランス１２の遅延効果が解消され、電力スイッチ３のゲートが速やかに充電され、図２（ｄ）に示すように、タイミングt4において、電力スイッチ３のゲート電圧が急激に増加する。即ち、実施形態例１の構成では、遅延解消回路１７は、コンデンサ１５への電流流入により転流側同期整流器６のゲート電圧の低下を検出して転流側同期整流器６のオフを検知すると、転流側同期整流器６がオフしたことを知らせる信号をパルストランス１２に加えてパルストランス１２および抵抗体１１（オンタイミング遅延回路）による電力スイッチ３のオンタイミング遅延動作を解消させる。

また、パルストランス１２のパルス信号が消滅した後、パルストランス１２→ダイオード１０→パルストランス１２の経路で循環電流が流れ、ダイオード１０の順方向電圧降下によってパルストランス１２の励磁状態がリセットされる。その後、図２（ｃ）に示すように、タイミングt5で、制御ＩＣ４内部の電力スイッチ駆動回路から電力スイッチ３をターンオフさせるオフ信号が出力されると、ダイオード１０を介して電力スイッチ３の入力容量の蓄積電荷が放電され、電力スイッチ３がターンオフする。

上記のように、実施形態例１では、早期ターンオフ回路１６は、オンタイミング遅延回路の遅延動作によって電力スイッチ３のオンタイミングが遅延している期間に転流側同期整流器６をターンオフさせ、転流側同期整流器６のターンオフ遅れによる短絡電流の発生を防止する。また、遅延解消回路１７によって、転流側同期整流器６がオフすると直ちにオンタイミング遅延回路の遅延動作が解消されるので、電力スイッチ３のオンタイミングの遅延量が過大になることが防止できて、遅延量過大に起因したスイッチング損失の発生を抑制できる。

以下に、本発明に係る実施形態例２を説明する。

実施形態例２の回路構成を図３に示す。実施形態例２が実施形態例１と異なる構成は、早期ターンオフ回路１６および遅延解消回路１７の回路構成であり、それ以外の構成は実施形態例１とほぼ同様である。この実施形態例２の説明では、早期ターンオフ回路１６と遅延解消回路１７以外の回路構成の重複説明は省略する。

実施形態例２において、早期ターンオフ回路１６は、ダイオード１０と、パルストランス１２と、ＮチャネルＭＯＳＦＥＴ１３とを有して構成されている。パルストランス１２は、一次コイル１２Ａと二次コイル１２Ｂを備えている。遅延解消回路１７は抵抗体１４，１８と、コンデンサ１５と、ＰＮＰトランジスタ１９とを有して構成されている。

実施形態例２のＤＣ−ＤＣコンバータにおいて特徴的な回路動作の一例を図２を利用して説明する。例えば、図２（ｃ）に示すように、タイミングt1において、制御ＩＣ４内部の電力スイッチ駆動回路から、電力スイッチ３をターンオンさせるオン信号が出力されると、パルストランス１２の一次コイル１２Ａに電圧が加わり、二次コイル１２Ｂから図２（ｅ）に示すようなパルス信号が出力する。

また、制御ＩＣ４から出力されたオン信号がパルストランス１２を介して電力スイッチ３のゲートに供給され、電力スイッチ３の入力容量を充電していくが、オンタイミング遅延回路のパルストランス１２の励磁インダクタンスによって、その充電速度は緩やかであり、電力スイッチ３のオンタイミングが遅延される。なお、実施形態例２では、抵抗体１４，１８がオンタイミング遅延回路の遅延動作終了タイミングを調整する遅延調整回路として機能している。

この電力スイッチ３のオンタイミングの遅延中に、二次コイル１２Ｂから出力されたパルス信号がＮチャネルＭＯＳＦＥＴ１３の制御端子（ゲート）に加えられて、ＮチャネルＭＯＳＦＥＴ１３がターンオンする。ＮチャネルＭＯＳＦＥＴ１３がターンオンすると、図２（ｆ）に示すように、タイミングt2において、転流側同期整流器６のゲート蓄積電荷が放電して、転流側同期整流器６がターンオフする。

遅延解消回路１７のＰＮＰトランジスタ１９のベース−エミッタ間には、転流側同期整流器６のゲートとＮチャネルＭＯＳＦＥＴ１３のゲートとの電圧差を抵抗体１４，１８で分圧した電圧が加わる。早期ターンオフ回路１６によって転流側同期整流器６がターンオフして、転流側同期整流器６のゲート電圧がＮチャネルＭＯＳＦＥＴ１３のゲート電圧より低くなり、かつ、ＰＮＰトランジスタ１９のベース−エミッタ間電圧がスレショルド値以上になると、遅延解消回路１７のＰＮＰトランジスタ１９がターンオンする。ＰＮＰトランジスタ１９がターンオンすると、パルストランス１２の二次コイル１２Ｂの両端が短絡される。これにより、パルストランス１２の励磁インダクタンスによる遅延効果が解消され、電力スイッチ３のゲートが速やかに充電される。

パルストランス１２のパルス信号が消滅した後、パルストランス１２→ダイオード１０→パルストランス１２の経路で循環電流が流れ、ダイオード１０の順方向電圧降下によってパルストランス１２の励磁状態がリセットされる。タイミングt5で、制御ＩＣ４内部の電力スイッチ駆動回路から電力スイッチ３をターンオフさせるオフ信号が出力されると（図２（ｃ）参照）、ダイオード１０を介して電力スイッチ３の入力容量の蓄積電荷が放電され、電力スイッチ３がターンオフする。

実施形態例２においても、実施形態例１と同様に、早期ターンオフ回路１６は、オンタイミング遅延回路の遅延動作による電力スイッチ３のオンタイミング遅延期間中に転流側同期整流器６をターンオフさせ、転流側同期整流器６のターンオフ遅れによる短絡電流の発生を防止する。また、遅延解消回路１７の遅延解消動作によって、転流側同期整流器６がオフすると直ちにオンタイミング遅延回路の遅延動作が解消されるので、電力スイッチ３のオンタイミングの遅延量が過大になることが防止でき、遅延量過大に起因したスイッチング損失の発生を抑制できる。

以下に、この発明に係る実施形態例３を説明する。

実施形態例３の回路構成を図４に示す。実施形態例３では、早期ターンオフ回路１６および遅延解消回路１７の回路構成以外の構成は実施形態例１，２と同様の構成を備えている。なお、この実施形態例３では、実施形態例１，２の回路構成部分と同一構成部分には同一符号を付し、その回路構成の重複説明は省略する。

この実施形態例３では、早期ターンオフ回路１６は、パルストランス１２と、ＮチャネルＭＯＳＦＥＴ１３とを有して構成されている。パルストランス１２は一次コイル１２Ａと二次コイル１２Ｂを備えている。遅延解消回路１７はＰチャネルＭＯＳＦＥＴ２２により構成されている。

この実施形態例３における早期ターンオフ回路１６および遅延解消回路１７の回路動作例を図２を利用して説明する。例えば、図２（ｃ）に示すように、タイミングt1において、制御ＩＣ４内部の電力スイッチ駆動回路から、電力スイッチ３をターンオンさせるオン信号が出力されると、パルストランス１２の一次コイル１２Ａに電圧が加わり、二次コイル１２Ｂから図２（ｅ）に示すようなパルス信号が出力する。

また、制御ＩＣ４から出力されたオン信号はパルストランス１２を介して電力スイッチ３のゲートに供給され、電力スイッチ３の入力容量を充電していくが、オンタイミング遅延回路のパルストランス１２の励磁インダクタンスによって、その充電速度は緩やかであり、電力スイッチ３のオンタイミングが遅延される。

この電力スイッチ３のオンタイミングの遅延中に、二次コイル１２Ｂから出力されたパルス信号がＮチャネルＭＯＳＦＥＴ１３のゲートに加えられて、ＮチャネルＭＯＳＦＥＴ１３がターンオンする。ＮチャネルＭＯＳＦＥＴ１３がターンオンすると、図２（ｆ）に示すように、タイミングt2において、転流側同期整流器６のゲート蓄積電荷が放電して、転流側同期整流器６がターンオフする。

その転流側同期整流器６のゲート蓄積電荷の放電によって転流側同期整流器６のゲート電圧が低下すると、ＰチャネルＭＯＳＦＥＴ２２のソース−ゲート間電圧（つまり、転流側同期整流器６のゲート電圧とＮチャネルＭＯＳＦＥＴ１３のゲート電圧との差）が上昇し、ＰチャネルＭＯＳＦＥＴ２２のソース−ゲート間電圧がスレッショルド値に達したときに、ＰチャネルＭＯＳＦＥＴ２２がターンオンして、パルストランス１２の二次コイル１２Ｂの両端がＰチャネルＭＯＳＦＥＴ２２を介して短絡する。これにより、パルストランス１２の出力パルス信号が消滅して、オンタイミング遅延回路のパルストランス１２の励磁インダクタンスによる遅延効果が解消される。このオンタイミング遅延回路の遅延動作の解消によって、電力スイッチ３のゲートが速やかに充電される。

パルストランス１２のパルス信号が消滅した後、パルストランス１２→ＰチャネルＭＯＳＦＥＴ２２の寄生ダイオード２３→パルストランス１２の経路で循環電流が流れ、ＰチャネルＭＯＳＦＥＴ２２の寄生ダイオード２３の順方向電圧降下によってパルストランス１２の励磁状態がリセットされる。なお、このように、ＰチャネルＭＯＳＦＥＴ２２の寄生ダイオード２３は、実施形態例１，２に示したダイオード１０と同様にパルストランス１２をリセットさせることができるものである。このことから、この実施形態例３では、実施形態例１，２に示したダイオード１０が省略されて、部品点数が削減されている。

その後、タイミングt5で、制御ＩＣ４内部の電力スイッチ駆動回路から電力スイッチ３をターンオフさせるオフ信号が出力されると（図２（ｃ）参照）、電力スイッチ３の入力容量の蓄積電荷が放電され、電力スイッチ３がターンオフする。

実施形態例３においても、実施形態例１，２と同様に、早期ターンオフ回路１６は、オンタイミング遅延回路の遅延動作による電力スイッチ３のオンタイミング遅延期間中に転流側同期整流器６をターンオフさせ、転流側同期整流器６のターンオフ遅れによる短絡電流の発生を防止する。また、遅延解消回路１７の遅延解消動作によって、転流側同期整流器６がオフすると直ちにオンタイミング遅延回路の遅延動作が解消されるので、電力スイッチ３のオンタイミングの遅延量が過大になることが防止でき、遅延量過大に起因したスイッチング損失の発生を抑制できる。

なお、本発明は実施形態例１〜３の構成に限定されるものではなく、様々な実施の形態を採り得るものである。例えば、実施形態例１〜３では、ＤＣ−ＤＣコンバータはフォワードタイプであったが、本発明は、フォワードタイプ以外の電力変換方式、例えばフライバックタイプや、電力スイッチを複数備えたプッシュプルタイプや、ハーフブリッジタイプなどにも適用可能である。

また、実施形態例１では、パルストランス１２の一次コイル１２Ａに並列に遅延調整回路として抵抗体１１が設けられていたが、例えば、この抵抗体１１は省略してもよい。ただし、抵抗体１１を省略する場合には、早期ターンオフ回路１６によって転流側同期整流器６がオフするまで確実に電力スイッチ３のオンタイミングが遅延するように、一次コイル１２Ａの励磁インダクタンスを設定する。この場合には、オンタイミング遅延回路の遅延動作期間は長めに設定されることになるが、この発明の構成では、遅延解消回路１７が設けられ当該遅延解消回路１７によって転流側同期整流器６がオフすると直ちにオンタイミング遅延回路の遅延動作が解消されるので、従来のように、転流側同期整流器６がオフしてもオンタイミング遅延回路が継続的に遅延動作を行うことに起因したスイッチング損失の増加を抑制することができる。

さらに、実施形態例１，２では、制御ＩＣ４の出力端子ＯＵＴと電力スイッチ３のゲートとを接続する信号経路上にダイオード１０が介設されていたが、このダイオード１０は省略してもよい。ダイオード１０を省略した場合には、遅延解消回路１７によってパルストランス１２の二次コイル１２Ｂの両端が短絡したときに、一次コイル１２Ａに逆電圧が発生し、この逆電圧がオン促進信号として電力スイッチ３のゲートに加えられる。このため、遅延解消回路１７によってオンタイミング遅延回路の遅延動作が解消されると、電力スイッチ３のゲートには、制御ＩＣ４から速やかに電荷が供給されるだけでなく、パルストランス１２の一次コイル１２Ａからも電荷が供給されることになり、より一層早く電力スイッチ３のゲートの充電が行われる。つまり、ダイオード１０を省略した場合には、パルストランス１２の一次コイル１２Ａによって、電力スイッチ３のターンオン動作を促進する電力スイッチオン促進回路が構成される。

また、ダイオード１０は電力スイッチ３がオフするときに、電力スイッチ３の入力容量の放電を促す機能を有するものであることから、ダイオード１０を省略する場合には、そのダイオード１０と同様の機能を持つ、例えば、図５に示すようなＰＮＰトランジスタ２０を設けてもよい。

さらに、実施形態例２では、遅延回路１７には抵抗体１４，１８の直列接続体が設けられ、転流側同期整流器６のゲートとＮチャネルＭＯＳＦＥＴ１３のゲートとの電圧差を抵抗体１４，１８で分圧し、この分圧電圧をＰＮＰトランジスタ１９のベースに加える構成であったが、例えば、転流側同期整流器６のゲートとＮチャネルＭＯＳＦＥＴ１３のゲートとの電圧差が、ＰＮＰトランジスタ１９をオンさせるための電圧（スレッショルド値）よりも少し高い程度である場合には、その転流側同期整流器６のゲートとＮチャネルＭＯＳＦＥＴ１３のゲートとの電圧差を分圧しなくとも、耐圧を気にせずにＰＮＰトランジスタ１９のベースに加えることができる。この場合には、例えば、抵抗体１８を省略することができる。

さらに、実施形態例３の構成に加えて、実施形態例１，２と同様に、図４の点線に示すような制御ＩＣ４の出力端子ＯＵＴと電力スイッチ３のゲートとを直接的に接続する信号経路を設け当該信号経路上にダイオード１０を介設してもよい。この場合には、遅延解消回路１７によりパルストランス１２の出力パルス信号が消滅した後に、ＰチャネルＭＯＳＦＥＴ２２の寄生ダイオード２３と、ダイオード１０との２つのダイオードの順方向電圧降下によって、パルストランス１２の励磁状態がリセットされることとなる。

さらに、実施形態例２，３の構成に加えて、実施形態例１と同様に、パルストランス１２の一次コイル１２Ａに並列的に抵抗体１１を設けてもよい。

さらに、実施形態例１〜３では、オンタイミング遅延回路は、パルストランス１２の一次コイル１２Ａの励磁インダクタンスを利用していたが、例えば、メイントランス２の二次コイル２Ｂと整流側同期整流器５と転流側同期整流器６で構成される交流電流の流れる電流ループと直列に、オンタイミング遅延回路としてインダクタ、またはカレントトランス、またはスイッチ素子を設けてもよい。この場合、このオンタイミング遅延回路に応じた遅延解消回路が設けられることになる。

さらに、実施形態例１〜３では、制御ＩＣ４から電力スイッチ３へのオン信号の出力を知らせる信号をメイントランス２の一次側から二次側に伝達するためにパルストランス１２を利用していたが、例えば、フォトカプラを利用して、制御ＩＣ４から電力スイッチ３へのオン信号の出力を知らせる信号をメイントランス２の一次側から二次側に伝達する構成としてもよい。

さらに、メイントランス２とパルストランス１２は、特開2000-260639号公報に開示されている方式によって、１組のコアを用いて、互いに磁気的に独立なトランスとして構成してもよい。このような構成とすることで、部品点数が減少し、コスト低減が実現できる。

本発明に係る実施形態例１のＤＣ−ＤＣコンバータを示す回路図である。 実施形態例１のＤＣ−ＤＣコンバータにおける主要な回路構成部の動作波形の一例を示す波形図である。 本発明に係る実施形態例２のＤＣ−ＤＣコンバータを示す回路図である。 本発明に係る実施形態例３のＤＣ−ＤＣコンバータを示す回路図である。 その他の実施形態例を示す回路図である。 従来のＤＣ−ＤＣコンバータの一例を示す回路図である。 図６に示すＤＣ−ＤＣコンバータの主要な回路構成部の動作波形例を示す波形図である。

符号の説明

１ 直流入力電源
２ メイントランス
２Ａ メイントランス一次コイル
２Ｂ メイントランス二次コイル
２Ｃ メイントランス補助コイル
３ 電力スイッチ
４ 制御ＩＣ
５ 整流側同期整流器
６ 転流側同期整流器
７ チョークコイル
８，１５ コンデンサ
９ 負荷装置
１０，２２ ダイオード
１１，１４，１８ 抵抗
１２ パルストランス
１２Ａ パルストランス一次コイル
１２Ｂ パルストランス二次コイル
１３ ＮチャネルＭＯＳＦＥＴ
１６ 早期ターンオフ回路
１７ 遅延解消回路
１９ ＰＮＰトランジスタ
２２ ＰチャネルＭＯＳＦＥＴ

Claims (7)

1. トランスの一次側に設けられた１個以上の電力スイッチのスイッチング動作によって、トランスの二次側から交流電力が出力され、当該交流電力がトランスの二次側に接続された整流平滑回路により直流に変換される構成を備えたＤＣ−ＤＣコンバータにおいて、電力スイッチのスイッチング動作を制御するためのオン信号とオフ信号を交互に電力スイッチに向けて出力する電力スイッチ駆動回路が設けられ、また、トランスの二次側の整流平滑回路には、前記電力スイッチとはスイッチングのオンとオフの動作が逆となるＭＯＳＦＥＴから成る逆駆動タイプの同期整流器が設けられており、さらに、電力スイッチ駆動回路から電力スイッチへのオン信号の出力を検知してオン信号による電力スイッチのオン動作開始を妨げて電力スイッチのオンタイミングを遅延させるオンタイミング遅延回路と、電力スイッチ駆動回路から電力スイッチへのオン信号の出力を検知したときに直ちに前記逆駆動タイプの同期整流器にオフ信号を出力して、オンタイミング遅延回路により電力スイッチのオン動作開始が遅延している期間に逆駆動タイプの同期整流器をオフさせる早期ターンオフ回路とが設けられており、さらに、逆駆動タイプの同期整流器のゲート電圧の低下を検出して当該同期整流器のオフを検知したときに、オンタイミング遅延回路の遅延動作を解消させる遅延解消回路が設けられていることを特徴とするＤＣ−ＤＣコンバータ。
2. オンタイミング遅延回路は、電力スイッチ駆動回路から電力スイッチに至るまでの信号経路上に介設されていることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. ＤＣ−ＤＣコンバータはフォワードタイプのＤＣ−ＤＣコンバータと成し、逆駆動タイプの同期整流器は転流側同期整流器であることを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
4. 早期ターンオフ回路は、電力スイッチ駆動回路から電力スイッチへのオン信号の出力を知らせる信号をパルス信号に変換してトランスの一次側から二次側へ伝達して逆駆動タイプの同期整流器をオフさせるためのパルストランスを有していることを特徴とする請求項１又は請求項２又は請求項３記載のＤＣ−ＤＣコンバータ。
5. オンタイミング遅延回路は、早期ターンオフ回路のパルストランスの励磁インダクタンスを利用して電力スイッチのオンタイミングを遅延させる構成と成し、遅延解消回路は、逆駆動タイプの同期整流器がオフしたことを知らせる信号をパルストランスに加えて当該パルストランスの励磁インダクタンスによるオンタイミング遅延回路の遅延動作を解消させる構成と成していることを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
6. 遅延解消回路によってオンタイミング遅延回路の遅延動作が解消されたときに電力スイッチに向けてオン促進信号を出力し、電力スイッチのターンオン動作を早める電力スイッチオン促進回路が設けられていることを特徴とする請求項１乃至請求項５の何れか１つに記載のＤＣ−ＤＣコンバータ。
7. オンタイミング遅延回路には、遅延動作終了タイミングを調整するための遅延調整回路が設けられていることを特徴とする請求項１乃至請求項６の何れか１つに記載のＤＣ−ＤＣコンバータ。

Images