JP2002247848A - スイッチング電源装置及びその駆動方法 - Google Patents
スイッチング電源装置及びその駆動方法Info
- Publication number
- JP2002247848A JP2002247848A JP2001045299A JP2001045299A JP2002247848A JP 2002247848 A JP2002247848 A JP 2002247848A JP 2001045299 A JP2001045299 A JP 2001045299A JP 2001045299 A JP2001045299 A JP 2001045299A JP 2002247848 A JP2002247848 A JP 2002247848A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- output
- switch means
- transistor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y02B70/1475—
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 素子数を増大させることなくフライバック電
圧の発生を効果的に防止することのできるスイッチング
電源装置及びその駆動方法を提供する。 【解決手段】 第１のトランジスタ３を含み直流入力を
交流に変換するスイッチ回路と、交流を変圧するトラン
ス２と、トランス２に対して直列に接続された第２のト
ランジスタ５及びトランス２に対して並列に接続された
第３のトランジスタ６を含みトランス２の出力を整流す
る出力整流部７と、第１乃至第３のトランジスタ３、
５、６のオン／オフを制御する制御回路１１とを備えて
おり、制御回路１１は第３のトランジスタ６をターンオ
フし第１のトランジスタ３をターンオンする際に、あら
かじめ第２のトランジスタ５をターンオンさせる。
圧の発生を効果的に防止することのできるスイッチング
電源装置及びその駆動方法を提供する。 【解決手段】 第１のトランジスタ３を含み直流入力を
交流に変換するスイッチ回路と、交流を変圧するトラン
ス２と、トランス２に対して直列に接続された第２のト
ランジスタ５及びトランス２に対して並列に接続された
第３のトランジスタ６を含みトランス２の出力を整流す
る出力整流部７と、第１乃至第３のトランジスタ３、
５、６のオン／オフを制御する制御回路１１とを備えて
おり、制御回路１１は第３のトランジスタ６をターンオ
フし第１のトランジスタ３をターンオンする際に、あら
かじめ第２のトランジスタ５をターンオンさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置及びその駆動方法に関し、さらに詳細には、出力整
流部にスイッチ素子を用いた同期整流型スイッチング電
源装置及びその駆動方法に関する。
装置及びその駆動方法に関し、さらに詳細には、出力整
流部にスイッチ素子を用いた同期整流型スイッチング電
源装置及びその駆動方法に関する。
【０００２】
【従来の技術】従来より、スイッチング電源装置とし
て、いわゆるＤＣ／ＤＣコンバータが知られている。代
表的なＤＣ／ＤＣコンバータは、スイッチング回路を用
いて直流入力を一旦交流に変換した後、トランスを用い
てこれを変圧（昇圧または降圧）し、さらに、出力回路
を用いてこれを直流に変換する装置であり、これによっ
て入力電圧とは異なる電圧を持った直流出力を得ること
ができる。
て、いわゆるＤＣ／ＤＣコンバータが知られている。代
表的なＤＣ／ＤＣコンバータは、スイッチング回路を用
いて直流入力を一旦交流に変換した後、トランスを用い
てこれを変圧（昇圧または降圧）し、さらに、出力回路
を用いてこれを直流に変換する装置であり、これによっ
て入力電圧とは異なる電圧を持った直流出力を得ること
ができる。
【０００３】ここで、ＤＣ／ＤＣコンバータに用いられ
る出力整流部にトランジスタ等のスイッチ素子が用いら
れ、入力側のスイッチング回路と同期制御されることが
ある。このような出力整流部を有するＤＣ／ＤＣコンバ
ータは、一般に同期整流型スイッチング電源装置と呼ば
れる。
る出力整流部にトランジスタ等のスイッチ素子が用いら
れ、入力側のスイッチング回路と同期制御されることが
ある。このような出力整流部を有するＤＣ／ＤＣコンバ
ータは、一般に同期整流型スイッチング電源装置と呼ば
れる。
【０００４】図１は、一般的な同期整流型スイッチング
電源装置を示す回路図である。
電源装置を示す回路図である。
【０００５】図１に示されるように、この種の同期整流
型スイッチング電源装置は、直流入力電源１の正側端子
に１次巻線が接続されたトランス２と、直流入力電源１
の負側端子とトランス２の１次巻線との間に接続された
第１のトランジスタ３と、直流入力電源１の両端間に接
続された入力コンデンサ４と、第２のトランジスタ５及
び第３のトランジスタ６からなりトランス２の２次巻線
に現れる波形を整流する出力整流部７と、チョークコイ
ル８及び平滑コンデンサ９からなり出力整流部７の出力
を平滑する出力平滑部１０と、出力電圧Ｖｏに基づき制
御信号Ｃを生成する制御回路１１と、制御信号Ｃにそれ
ぞれ所定の遅延を与えるタイミング調整器１２〜１４
と、タイミング調整器１２の出力に基づいて第１のトラ
ンジスタ３のゲートに供給される第１のゲート信号Ｖｇ
１を生成するバッファ１５と、タイミング調整器１３の
出力に基づいて第２のトランジスタ５のゲートに供給さ
れる第２のゲート信号Ｖｇ２を生成するバッファ１６
と、タイミング調整器１４の出力に基づいて第３のトラ
ンジスタ６のゲートに供給される第３のゲート信号Ｖｇ
３を生成するインバータ１７とを備える。出力平滑部１
０の出力は駆動すべき負荷１８に接続されている。
型スイッチング電源装置は、直流入力電源１の正側端子
に１次巻線が接続されたトランス２と、直流入力電源１
の負側端子とトランス２の１次巻線との間に接続された
第１のトランジスタ３と、直流入力電源１の両端間に接
続された入力コンデンサ４と、第２のトランジスタ５及
び第３のトランジスタ６からなりトランス２の２次巻線
に現れる波形を整流する出力整流部７と、チョークコイ
ル８及び平滑コンデンサ９からなり出力整流部７の出力
を平滑する出力平滑部１０と、出力電圧Ｖｏに基づき制
御信号Ｃを生成する制御回路１１と、制御信号Ｃにそれ
ぞれ所定の遅延を与えるタイミング調整器１２〜１４
と、タイミング調整器１２の出力に基づいて第１のトラ
ンジスタ３のゲートに供給される第１のゲート信号Ｖｇ
１を生成するバッファ１５と、タイミング調整器１３の
出力に基づいて第２のトランジスタ５のゲートに供給さ
れる第２のゲート信号Ｖｇ２を生成するバッファ１６
と、タイミング調整器１４の出力に基づいて第３のトラ
ンジスタ６のゲートに供給される第３のゲート信号Ｖｇ
３を生成するインバータ１７とを備える。出力平滑部１
０の出力は駆動すべき負荷１８に接続されている。
【０００６】図２は、上述した同期整流型スイッチング
電源装置における従来の駆動方法を示すタイミングチャ
ートである。
電源装置における従来の駆動方法を示すタイミングチャ
ートである。
【０００７】この種の同期整流型スイッチング電源装置
においては、第１のトランジスタ３と第３のトランジス
タ６とが交互にオン／オフを繰り返し、第１のトランジ
スタ３がオンしている期間において第２のトランジスタ
５をオンさせるのが基本的な動作である。
においては、第１のトランジスタ３と第３のトランジス
タ６とが交互にオン／オフを繰り返し、第１のトランジ
スタ３がオンしている期間において第２のトランジスタ
５をオンさせるのが基本的な動作である。
【０００８】図２に示されるように、従来の駆動方法に
おいては、第１のトランジスタ３をオフからオンに変化
させ、第３のトランジスタ６をオンからオフに変化させ
る際には、まず、第３のゲート信号Ｖｇ３をローレベル
に変化させることによって第３のトランジスタ６をオフ
させ（時刻ｔ０）、次いで、第１のゲート信号Ｖｇ１を
ハイレベルに変化させることによって第１のトランジス
タ３をオンさせ（時刻ｔ１）、最後に、第２のゲート信
号Ｖｇ２をハイレベルに変化させることによって第２の
トランジスタ５をオンさせる（時刻ｔ２）。一方、第１
のトランジスタ３をオンからオフに変化させ、第３のト
ランジスタ６をオフからオンに変化させる際には、ま
ず、第２のゲート信号Ｖｇ２をローレベルに変化させる
ことによって第２のトランジスタ５をオフさせ（時刻ｔ
３）、次いで、第１のゲート信号Ｖｇ１をローレベルに
変化させることによって第１のトランジスタ３をオフさ
せ（時刻ｔ４）、最後に、第３のゲート信号Ｖｇ３をハ
イレベルに変化させることによって第３のトランジスタ
６をオンさせる（時刻ｔ５）。
おいては、第１のトランジスタ３をオフからオンに変化
させ、第３のトランジスタ６をオンからオフに変化させ
る際には、まず、第３のゲート信号Ｖｇ３をローレベル
に変化させることによって第３のトランジスタ６をオフ
させ（時刻ｔ０）、次いで、第１のゲート信号Ｖｇ１を
ハイレベルに変化させることによって第１のトランジス
タ３をオンさせ（時刻ｔ１）、最後に、第２のゲート信
号Ｖｇ２をハイレベルに変化させることによって第２の
トランジスタ５をオンさせる（時刻ｔ２）。一方、第１
のトランジスタ３をオンからオフに変化させ、第３のト
ランジスタ６をオフからオンに変化させる際には、ま
ず、第２のゲート信号Ｖｇ２をローレベルに変化させる
ことによって第２のトランジスタ５をオフさせ（時刻ｔ
３）、次いで、第１のゲート信号Ｖｇ１をローレベルに
変化させることによって第１のトランジスタ３をオフさ
せ（時刻ｔ４）、最後に、第３のゲート信号Ｖｇ３をハ
イレベルに変化させることによって第３のトランジスタ
６をオンさせる（時刻ｔ５）。
【０００９】すなわち、タイミング調整器１２〜１４
は、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３が上述した
タイミングとなるように、その遅延量が設定されてい
る。タイミング調整器１２〜１４の遅延量をこのように
設定し、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３を図２
に示されるタイミングで変化させることにより、第１の
トランジスタ３と第３のトランジスタ６が同時にオンし
て貫通電流が流れるのを防止することができる。
は、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３が上述した
タイミングとなるように、その遅延量が設定されてい
る。タイミング調整器１２〜１４の遅延量をこのように
設定し、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３を図２
に示されるタイミングで変化させることにより、第１の
トランジスタ３と第３のトランジスタ６が同時にオンし
て貫通電流が流れるのを防止することができる。
【００１０】
【発明が解決しようとする課題】しかし、負荷１８が軽
く出力電流Ｉｏが小さい場合、図２に示されるように、
チョーク電流ｉＬは第１のトランジスタ３がオフしてい
る期間（時刻ｔ５から次の時刻ｔ０まで）において反転
することがある。この場合、かかる反転電流は、オン状
態にある第３のトランジスタ６を介して流れることにな
るが、時刻ｔ０において第３のトランジスタ６がターン
オフするとその流れは遮断され、図２に示されるよう
に、第３のトランジスタ６両端間にフライバック電圧と
なって現れる。
く出力電流Ｉｏが小さい場合、図２に示されるように、
チョーク電流ｉＬは第１のトランジスタ３がオフしてい
る期間（時刻ｔ５から次の時刻ｔ０まで）において反転
することがある。この場合、かかる反転電流は、オン状
態にある第３のトランジスタ６を介して流れることにな
るが、時刻ｔ０において第３のトランジスタ６がターン
オフするとその流れは遮断され、図２に示されるよう
に、第３のトランジスタ６両端間にフライバック電圧と
なって現れる。
【００１１】かかるフライバック電圧は、チョークコイ
ル８に蓄えられたエネルギーに依存し、条件によっては
第３のトランジスタ６の耐電圧を超え、素子を破壊して
しまう場合があり、これを防止するために、従来は第３
のトランジスタ６として耐圧が十分に高いトランジスタ
を用いる必要があった。
ル８に蓄えられたエネルギーに依存し、条件によっては
第３のトランジスタ６の耐電圧を超え、素子を破壊して
しまう場合があり、これを防止するために、従来は第３
のトランジスタ６として耐圧が十分に高いトランジスタ
を用いる必要があった。
【００１２】尚、フライバック電圧の発生を防止する手
法として、特開平１１−２８９７６０号公報には、反転
電流の発生を検出又は予測することによって反転電流を
抑制する技術が記載されている。
法として、特開平１１−２８９７６０号公報には、反転
電流の発生を検出又は予測することによって反転電流を
抑制する技術が記載されている。
【００１３】しかしながら、使用する素子の精度や温度
特性等を考慮すると反転電流の発生を正確に検出するこ
とは困難であり、また、あらかじめ設定された値を用い
て予測する場合においても、使用する素子の精度や温度
特性等を考慮して十分なマージンを確保すれば、第２の
トランジスタ５と第３のトランジスタ６の両方がオフし
ている期間（デッドタイム）が増加し、損失を増大させ
てしまうおそれがあった。また、反転電流の発生を検出
又は予測するための回路が必要となり、素子数が増大す
るという問題も生じる。
特性等を考慮すると反転電流の発生を正確に検出するこ
とは困難であり、また、あらかじめ設定された値を用い
て予測する場合においても、使用する素子の精度や温度
特性等を考慮して十分なマージンを確保すれば、第２の
トランジスタ５と第３のトランジスタ６の両方がオフし
ている期間（デッドタイム）が増加し、損失を増大させ
てしまうおそれがあった。また、反転電流の発生を検出
又は予測するための回路が必要となり、素子数が増大す
るという問題も生じる。
【００１４】したがって、本発明の目的は、素子数を増
大させることなくフライバック電圧の発生を効果的に防
止することのできるスイッチング電源装置及びその駆動
方法を提供することである。
大させることなくフライバック電圧の発生を効果的に防
止することのできるスイッチング電源装置及びその駆動
方法を提供することである。
【００１５】
【課題を解決するための手段】本発明のかかる目的は、
少なくとも第１のスイッチ手段を含み直流入力を交流に
変換するスイッチ回路と、前記交流を変圧する変圧器
と、少なくとも前記変圧器に対して直列に接続された第
２のスイッチ手段及び前記変圧器に対して並列に接続さ
れた第３のスイッチ手段を含み前記変圧器の出力を整流
する出力整流部と、前記第１乃至第３のスイッチ手段の
オン／オフを制御する制御手段とを備え、前記制御手段
が、前記第３のスイッチ手段をターンオフし前記第１の
スイッチ手段をターンオンする際に、あらかじめ前記第
２のスイッチ手段をターンオンさせることを特徴とする
スイッチング電源装置によって達成される。
少なくとも第１のスイッチ手段を含み直流入力を交流に
変換するスイッチ回路と、前記交流を変圧する変圧器
と、少なくとも前記変圧器に対して直列に接続された第
２のスイッチ手段及び前記変圧器に対して並列に接続さ
れた第３のスイッチ手段を含み前記変圧器の出力を整流
する出力整流部と、前記第１乃至第３のスイッチ手段の
オン／オフを制御する制御手段とを備え、前記制御手段
が、前記第３のスイッチ手段をターンオフし前記第１の
スイッチ手段をターンオンする際に、あらかじめ前記第
２のスイッチ手段をターンオンさせることを特徴とする
スイッチング電源装置によって達成される。
【００１６】本発明の前記目的はまた、少なくとも第１
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部と、前記第１乃至第３のスイッチ手段のオン
／オフを制御する制御手段とを備え、前記制御手段が、
前記チョークコイルからの反転電流が前記第３のスイッ
チ手段に流れている状態において前記第２のスイッチ手
段をターンオンし、次いで、前記第３のスイッチ手段を
ターンオフさせることを特徴とするスイッチング電源装
置によって達成される。
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部と、前記第１乃至第３のスイッチ手段のオン
／オフを制御する制御手段とを備え、前記制御手段が、
前記チョークコイルからの反転電流が前記第３のスイッ
チ手段に流れている状態において前記第２のスイッチ手
段をターンオンし、次いで、前記第３のスイッチ手段を
ターンオフさせることを特徴とするスイッチング電源装
置によって達成される。
【００１７】本発明の好ましい実施態様においては、前
記制御回路が、電圧モード制御により前記第１乃至第３
のスイッチ手段のオン／オフを制御するものである。
記制御回路が、電圧モード制御により前記第１乃至第３
のスイッチ手段のオン／オフを制御するものである。
【００１８】本発明の前記目的はまた、少なくとも第１
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部と
を備えるスイッチング電源装置の駆動方法であって、前
記第２のスイッチ手段をターンオンさせ、次に前記第３
のスイッチ手段をターンオフさせ、次に前記第１のスイ
ッチ手段をターンオンさせることを特徴とするスイッチ
ング電源装置の駆動方法によって達成される。
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部と
を備えるスイッチング電源装置の駆動方法であって、前
記第２のスイッチ手段をターンオンさせ、次に前記第３
のスイッチ手段をターンオフさせ、次に前記第１のスイ
ッチ手段をターンオンさせることを特徴とするスイッチ
ング電源装置の駆動方法によって達成される。
【００１９】本発明の前記目的はまた、少なくとも第１
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部とを備えるスイッチング電源装置の駆動方法
であって、前記チョークコイルからの反転電流を前記変
圧器に流すことにより前記第１のスイッチ手段の両端間
の電圧を低下させた後、前記第１のスイッチ手段をター
ンオンさせることを特徴とするスイッチング電源装置の
駆動方法によって達成される。
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部とを備えるスイッチング電源装置の駆動方法
であって、前記チョークコイルからの反転電流を前記変
圧器に流すことにより前記第１のスイッチ手段の両端間
の電圧を低下させた後、前記第１のスイッチ手段をター
ンオンさせることを特徴とするスイッチング電源装置の
駆動方法によって達成される。
【００２０】以上説明した本発明にかかるスイッチング
電源装置及びその駆動方法によれば、第３のスイッチ素
子間にフライバック電圧が発生しないので、素子の破壊
を防止することができるとともに、第３のスイッチ手段
として高耐圧のスイッチ手段を用いる必要がなくなる。
さらに、第１のスイッチ手段がターンオンする際、その
両端間の電圧が低下していることから、第１のスイッチ
手段によるスイッチング損失を低減することができる。
電源装置及びその駆動方法によれば、第３のスイッチ素
子間にフライバック電圧が発生しないので、素子の破壊
を防止することができるとともに、第３のスイッチ手段
として高耐圧のスイッチ手段を用いる必要がなくなる。
さらに、第１のスイッチ手段がターンオンする際、その
両端間の電圧が低下していることから、第１のスイッチ
手段によるスイッチング損失を低減することができる。
【００２１】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
本発明の好ましい実施態様について詳細に説明する。
【００２２】本実施態様にかかるスイッチング電源装置
は、図１に示したスイッチング電源装置と同様の回路構
成を備えている。したがって、具体的な構成は上述した
とおりであり、重複する説明は省略する。但し、以下に
詳述するように、タイミング調整器１２〜１４が有する
遅延特性が従来とは異なっている。
は、図１に示したスイッチング電源装置と同様の回路構
成を備えている。したがって、具体的な構成は上述した
とおりであり、重複する説明は省略する。但し、以下に
詳述するように、タイミング調整器１２〜１４が有する
遅延特性が従来とは異なっている。
【００２３】図３は、本実施態様にかかるスイッチング
電源装置の駆動方法を示すタイミングチャートである。
電源装置の駆動方法を示すタイミングチャートである。
【００２４】図３に示されるように、本実施態様にかか
るスイッチング電源装置の駆動方法においては、第１の
トランジスタ３をオフからオンに変化させ、第３のトラ
ンジスタ６をオンからオフに変化させる際には、まず、
第２のゲート信号Ｖｇ２をハイレベルに変化させること
によって第２のトランジスタ５をオンさせ（時刻ｔ１
１）、次いで、第３のゲート信号Ｖｇ３をローレベルに
変化させることによって第３のトランジスタ６をオフさ
せ（時刻ｔ１２）、最後に、第１のゲート信号Ｖｇ１を
ハイレベルに変化させることによって第１のトランジス
タ３をオンさせる（時刻ｔ１３）。一方、第１のトラン
ジスタ３をオンからオフに変化させ、第３のトランジス
タ６をオフからオンに変化させる際には、まず、第２の
ゲート信号Ｖｇ２をローレベルに変化させることによっ
て第２のトランジスタ５をオフさせ（時刻ｔ１４）、次
いで、第１のゲート信号Ｖｇ１をローレベルに変化させ
ることによって第１のトランジスタ３をオフさせ（時刻
ｔ１５）、最後に、第３のゲート信号Ｖｇ３をハイレベ
ルに変化させることによって第３のトランジスタ６をオ
ンさせる（時刻ｔ１６）。
るスイッチング電源装置の駆動方法においては、第１の
トランジスタ３をオフからオンに変化させ、第３のトラ
ンジスタ６をオンからオフに変化させる際には、まず、
第２のゲート信号Ｖｇ２をハイレベルに変化させること
によって第２のトランジスタ５をオンさせ（時刻ｔ１
１）、次いで、第３のゲート信号Ｖｇ３をローレベルに
変化させることによって第３のトランジスタ６をオフさ
せ（時刻ｔ１２）、最後に、第１のゲート信号Ｖｇ１を
ハイレベルに変化させることによって第１のトランジス
タ３をオンさせる（時刻ｔ１３）。一方、第１のトラン
ジスタ３をオンからオフに変化させ、第３のトランジス
タ６をオフからオンに変化させる際には、まず、第２の
ゲート信号Ｖｇ２をローレベルに変化させることによっ
て第２のトランジスタ５をオフさせ（時刻ｔ１４）、次
いで、第１のゲート信号Ｖｇ１をローレベルに変化させ
ることによって第１のトランジスタ３をオフさせ（時刻
ｔ１５）、最後に、第３のゲート信号Ｖｇ３をハイレベ
ルに変化させることによって第３のトランジスタ６をオ
ンさせる（時刻ｔ１６）。
【００２５】すなわち、タイミング調整器１２〜１４
は、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３が上述した
タイミングとなるように、その遅延量が設定されてい
る。
は、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３が上述した
タイミングとなるように、その遅延量が設定されてい
る。
【００２６】図４は、タイミング調整器１２〜１４の内
部構成を具体的に示す回路図である。
部構成を具体的に示す回路図である。
【００２７】図４に示されるように、タイミング調整器
１２〜１４は、抵抗２１及び２２と、ダイオード２３及
び２４と、コンデンサ２５とを備える双方向の時定数回
路であり、抵抗２１及び２２の抵抗値を適切な値に設定
することによって、制御信号Ｃの立ち上がりエッジに対
する遅延量と、制御信号Ｃの立ち下がりエッジに対する
遅延量とをそれぞれ独立に設定することができる。
１２〜１４は、抵抗２１及び２２と、ダイオード２３及
び２４と、コンデンサ２５とを備える双方向の時定数回
路であり、抵抗２１及び２２の抵抗値を適切な値に設定
することによって、制御信号Ｃの立ち上がりエッジに対
する遅延量と、制御信号Ｃの立ち下がりエッジに対する
遅延量とをそれぞれ独立に設定することができる。
【００２８】一方、制御信号Ｃは、制御回路１１の内部
において、出力電圧Ｖｏとのこぎり状の基準波Ｓとの比
較に基づいて生成される。
において、出力電圧Ｖｏとのこぎり状の基準波Ｓとの比
較に基づいて生成される。
【００２９】図５は、制御信号Ｃの生成方法を示すタイ
ミング図である。
ミング図である。
【００３０】図５に示されるように、制御回路１１へ供
給された出力電圧Ｖｏは、制御回路１１の内部において
のこぎり状の基準波Ｓと比較され、これに応じて制御信
号Ｃのデューティが決定される。このように、出力電圧
Ｖｏと基準波Ｓとの比較に基づいて制御信号Ｃのデュー
ティを設定する方法は、一般に「電圧モード制御」と呼
ばれる。
給された出力電圧Ｖｏは、制御回路１１の内部において
のこぎり状の基準波Ｓと比較され、これに応じて制御信
号Ｃのデューティが決定される。このように、出力電圧
Ｖｏと基準波Ｓとの比較に基づいて制御信号Ｃのデュー
ティを設定する方法は、一般に「電圧モード制御」と呼
ばれる。
【００３１】次に、図３を参照しながら、本実施態様に
かかるスイッチング電源装置の各部分における電圧や電
流の変化について、詳細に説明する。
かかるスイッチング電源装置の各部分における電圧や電
流の変化について、詳細に説明する。
【００３２】まず、負荷１８が軽く出力電流Ｉｏが小さ
い場合、図３に示されるように、チョーク電流ｉＬは第
１のトランジスタ３がオフしている期間（時刻ｔ１５か
ら次の時刻ｔ１３まで）の所定のタイミング（時刻ｔ１
０）において反転する。この場合、かかる反転電流は、
オン状態にある第３のトランジスタ６を介して流れる。
い場合、図３に示されるように、チョーク電流ｉＬは第
１のトランジスタ３がオフしている期間（時刻ｔ１５か
ら次の時刻ｔ１３まで）の所定のタイミング（時刻ｔ１
０）において反転する。この場合、かかる反転電流は、
オン状態にある第３のトランジスタ６を介して流れる。
【００３３】次に、第３のトランジスタ６に反転電流が
流れている状態で、第２のトランジスタ５がターンオン
すると（時刻ｔ１１）、この時点では、トランス２は第
３のトランジスタ６で短絡されているので、トランス２
の２次巻線及び第２のトランジスタ５の経路には電流は
流れず、反転電流は全て第３のトランジスタ６を経由し
て流れる。
流れている状態で、第２のトランジスタ５がターンオン
すると（時刻ｔ１１）、この時点では、トランス２は第
３のトランジスタ６で短絡されているので、トランス２
の２次巻線及び第２のトランジスタ５の経路には電流は
流れず、反転電流は全て第３のトランジスタ６を経由し
て流れる。
【００３４】このような状態において、第３のトランジ
スタ６がターンオフすると（時刻ｔ１２）、反転電流は
トランス２の２次巻線及び第２のトランジスタ５からな
る電流経路を経由して流れはじめる。このため、ターン
オフした第３のトランジスタ６の両端間にはフライバッ
ク電圧は発生しない。このとき、トランス２の２次巻線
に流れる電流は、トランス２の１次側にも伝送され、こ
れにより、第１のトランジスタ３の寄生容量が放電され
る。
スタ６がターンオフすると（時刻ｔ１２）、反転電流は
トランス２の２次巻線及び第２のトランジスタ５からな
る電流経路を経由して流れはじめる。このため、ターン
オフした第３のトランジスタ６の両端間にはフライバッ
ク電圧は発生しない。このとき、トランス２の２次巻線
に流れる電流は、トランス２の１次側にも伝送され、こ
れにより、第１のトランジスタ３の寄生容量が放電され
る。
【００３５】図６は、第１のトランジスタ３に含まれる
寄生成分を示す等価回路図である。
寄生成分を示す等価回路図である。
【００３６】図６に示されるように、第１のトランジス
タ３は寄生容量２６〜２８及び寄生ダイオード２９を有
しており、上述のように、第１のトランジスタ３がター
ンオフすると、充電状態にある寄生容量２６及び２７が
放電されるとともに、寄生ダイオード２９を介して電流
が流れることになる。これにより、第１のトランジスタ
３の両端間の電圧ｖＦＥＴ１は、図３に示されるように
急速に低下し、実質的にゼロとなる。寄生容量２６及び
２７及び寄生ダイオード２９を流れる電流は、直流入力
電源１へ回生される。
タ３は寄生容量２６〜２８及び寄生ダイオード２９を有
しており、上述のように、第１のトランジスタ３がター
ンオフすると、充電状態にある寄生容量２６及び２７が
放電されるとともに、寄生ダイオード２９を介して電流
が流れることになる。これにより、第１のトランジスタ
３の両端間の電圧ｖＦＥＴ１は、図３に示されるように
急速に低下し、実質的にゼロとなる。寄生容量２６及び
２７及び寄生ダイオード２９を流れる電流は、直流入力
電源１へ回生される。
【００３７】そして最後に第１のトランジスタ３がター
ンオンすることにより（時刻ｔ１３）、トランス２の１
次巻線が励磁され、インダクタ電流ｉＬが増加しはじめ
る。このとき、上述のとおり、第１のトランジスタ３の
両端間の電圧ｖＦＥＴ１は実質的にゼロとなっているの
で、ＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ
ｉｎｇ）の条件が満たされており、スイッチング損失は
非常に小さい。一方、従来の駆動方法を示す図２を参照
すれば、時刻ｔ１において第１のトランジスタ３がハー
ドスイッチングしていることが確認できる。
ンオンすることにより（時刻ｔ１３）、トランス２の１
次巻線が励磁され、インダクタ電流ｉＬが増加しはじめ
る。このとき、上述のとおり、第１のトランジスタ３の
両端間の電圧ｖＦＥＴ１は実質的にゼロとなっているの
で、ＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ
ｉｎｇ）の条件が満たされており、スイッチング損失は
非常に小さい。一方、従来の駆動方法を示す図２を参照
すれば、時刻ｔ１において第１のトランジスタ３がハー
ドスイッチングしていることが確認できる。
【００３８】このように、本実施態様によれば、第３の
トランジスタ６にフライバック電圧が発生しないので、
素子の破壊を防止することができるとともに、第３のト
ランジスタ６として高耐圧のトランジスタを用いる必要
がなくなる。さらに、第１のトランジスタ３がターンオ
ンする際、ＺＶＳの条件が実質的に満たされるので、第
１のトランジスタ３によるスイッチング損失とスイッチ
ングノイズを低減することができる。
トランジスタ６にフライバック電圧が発生しないので、
素子の破壊を防止することができるとともに、第３のト
ランジスタ６として高耐圧のトランジスタを用いる必要
がなくなる。さらに、第１のトランジスタ３がターンオ
ンする際、ＺＶＳの条件が実質的に満たされるので、第
１のトランジスタ３によるスイッチング損失とスイッチ
ングノイズを低減することができる。
【００３９】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【００４０】例えば、上記実施態様においては、制御信
号Ｃをタイミング調整器１２〜１４に対して共通に供給
し、これらタイミング調整器１２〜１４が有する遅延特
性を用いて図３に示した第１〜第３のゲート信号Ｖｇ１
〜Ｖｇ３の波形を得ているが、このようなタイミング調
整器１２〜１４を用いることなく、制御回路１１によっ
て図３に示した波形を有する第１〜第３のゲート信号Ｖ
ｇ１〜Ｖｇ３を直接生成しても構わない。
号Ｃをタイミング調整器１２〜１４に対して共通に供給
し、これらタイミング調整器１２〜１４が有する遅延特
性を用いて図３に示した第１〜第３のゲート信号Ｖｇ１
〜Ｖｇ３の波形を得ているが、このようなタイミング調
整器１２〜１４を用いることなく、制御回路１１によっ
て図３に示した波形を有する第１〜第３のゲート信号Ｖ
ｇ１〜Ｖｇ３を直接生成しても構わない。
【００４１】また、上記実施態様においては、出力電圧
Ｖｏとのこぎり状の基準波Ｓとを比較することによって
制御信号Ｃを生成しているが、制御信号Ｃの生成方法と
しては特に限定されず、他の方法によってこれを生成し
ても構わない。
Ｖｏとのこぎり状の基準波Ｓとを比較することによって
制御信号Ｃを生成しているが、制御信号Ｃの生成方法と
しては特に限定されず、他の方法によってこれを生成し
ても構わない。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
素子数を増大させることなくフライバック電圧の発生を
効果的に防止することのできるスイッチング電源装置及
びその駆動方法が提供される。
素子数を増大させることなくフライバック電圧の発生を
効果的に防止することのできるスイッチング電源装置及
びその駆動方法が提供される。
【図１】一般的な同期整流型スイッチング電源装置を示
す回路図である。
す回路図である。
【図２】同期整流型スイッチング電源装置における従来
の駆動方法を示すタイミングチャートである。
の駆動方法を示すタイミングチャートである。
【図３】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の駆動方法を示すタイミングチャートであ
る。
グ電源装置の駆動方法を示すタイミングチャートであ
る。
【図４】タイミング調整器１２〜１４の内部構成を具体
的に示す回路図である。
的に示す回路図である。
【図５】制御信号Ｃの生成方法を示すタイミング図であ
る。
る。
【図６】第１のトランジスタ３に含まれる寄生成分を示
す等価回路図である。
す等価回路図である。
１ 直流入力電源 ２ トランス ３ 第１のトランジスタ ４ 入力コンデンサ ５ 第２のトランジスタ ６ 第３のトランジスタ ７ 出力整流部 ８ チョークコイル ９ 平滑コンデンサ １０ 出力平滑部 １１ 制御回路 １２〜１４ タイミング調整器 １５，１６ バッファ １７ インバータ １８ 負荷 ２１，２２ 抵抗 ２３，２４ ダイオード ２５ コンデンサ ２６〜２８ 寄生容量 ２９ 寄生ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 正人 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5H730 AA14 AA15 AA20 BB23 DD04 DD21 EE13 FD01 FG05 FG23 FV03
Claims (5)
- 【請求項１】 少なくとも第１のスイッチ手段を含み直
流入力を交流に変換するスイッチ回路と、前記交流を変
圧する変圧器と、少なくとも前記変圧器に対して直列に
接続された第２のスイッチ手段及び前記変圧器に対して
並列に接続された第３のスイッチ手段を含み前記変圧器
の出力を整流する出力整流部と、前記第１乃至第３のス
イッチ手段のオン／オフを制御する制御手段とを備え、
前記制御手段が、前記第３のスイッチ手段をターンオフ
し前記第１のスイッチ手段をターンオンする際に、あら
かじめ前記第２のスイッチ手段をターンオンさせること
を特徴とするスイッチング電源装置。 - 【請求項２】 少なくとも第１のスイッチ手段を含み直
流入力を交流に変換するスイッチ回路と、前記交流を変
圧する変圧器と、少なくとも前記変圧器に対して直列に
接続された第２のスイッチ手段及び前記変圧器に対して
並列に接続された第３のスイッチ手段を含み前記変圧器
の出力を整流する出力整流部と、少なくとも前記変圧器
に対して直列に接続されたチョークコイル及び前記変圧
器に対して並列に接続された平滑コンデンサを含み前記
出力整流部の出力を平滑する出力平滑部と、前記第１乃
至第３のスイッチ手段のオン／オフを制御する制御手段
とを備え、前記制御手段が、前記チョークコイルからの
反転電流が前記第３のスイッチ手段に流れている状態に
おいて前記第２のスイッチ手段をターンオンし、次い
で、前記第３のスイッチ手段をターンオフさせることを
特徴とするスイッチング電源装置。 - 【請求項３】 前記制御回路が、電圧モード制御により
前記第１乃至第３のスイッチ手段のオン／オフを制御す
ることを特徴とする請求項１または２に記載のスイッチ
ング電源装置。 - 【請求項４】 少なくとも第１のスイッチ手段を含み直
流入力を交流に変換するスイッチ回路と、前記交流を変
圧する変圧器と、少なくとも前記変圧器に対して直列に
接続された第２のスイッチ手段及び前記変圧器に対して
並列に接続された第３のスイッチ手段を含み前記変圧器
の出力を整流する出力整流部とを備えるスイッチング電
源装置の駆動方法であって、前記第２のスイッチ手段を
ターンオンさせ、次に前記第３のスイッチ手段をターン
オフさせ、次に前記第１のスイッチ手段をターンオンさ
せることを特徴とするスイッチング電源装置の駆動方
法。 - 【請求項５】 少なくとも第１のスイッチ手段を含み直
流入力を交流に変換するスイッチ回路と、前記交流を変
圧する変圧器と、少なくとも前記変圧器に対して直列に
接続された第２のスイッチ手段及び前記変圧器に対して
並列に接続された第３のスイッチ手段を含み前記変圧器
の出力を整流する出力整流部と、少なくとも前記変圧器
に対して直列に接続されたチョークコイル及び前記変圧
器に対して並列に接続された平滑コンデンサを含み前記
出力整流部の出力を平滑する出力平滑部とを備えるスイ
ッチング電源装置の駆動方法であって、前記チョークコ
イルからの反転電流を前記変圧器に流すことにより前記
第１のスイッチ手段の両端間の電圧を低下させた後、前
記第１のスイッチ手段をターンオンさせることを特徴と
するスイッチング電源装置の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045299A JP2002247848A (ja) | 2001-02-21 | 2001-02-21 | スイッチング電源装置及びその駆動方法 |
| US10/013,365 US6625043B2 (en) | 2001-02-21 | 2001-12-13 | Power supply unit and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045299A JP2002247848A (ja) | 2001-02-21 | 2001-02-21 | スイッチング電源装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002247848A true JP2002247848A (ja) | 2002-08-30 |
Family
ID=18907121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001045299A Pending JP2002247848A (ja) | 2001-02-21 | 2001-02-21 | スイッチング電源装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002247848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879499B2 (en) | 2002-11-07 | 2005-04-12 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| WO2013046530A1 (ja) * | 2011-09-30 | 2013-04-04 | パナソニック 株式会社 | Ｄｃ／ｄｃコンバータ、イオン発生装置及び静電霧化装置 |
-
2001
- 2001-02-21 JP JP2001045299A patent/JP2002247848A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879499B2 (en) | 2002-11-07 | 2005-04-12 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| WO2013046530A1 (ja) * | 2011-09-30 | 2013-04-04 | パナソニック 株式会社 | Ｄｃ／ｄｃコンバータ、イオン発生装置及び静電霧化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9356535B2 (en) | Control method for rectifier of switching converters | |
| JP5115317B2 (ja) | スイッチング電源装置 | |
| US8139380B2 (en) | Flyback system power source apparatus for controlling a synchronously rectifying element | |
| JP3116338B2 (ja) | スイッチング電源 | |
| WO2012153799A1 (ja) | スイッチング電源装置 | |
| US20160065065A1 (en) | Switching Converter Control | |
| US20060098464A1 (en) | Switching power supply | |
| JPH10164837A (ja) | 電源装置 | |
| JP4835087B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| US11411489B2 (en) | Resonant half-bridge flyback power converter and primary controller circuit and control method thereof | |
| US12136885B2 (en) | Resonant half-bridge flyback power converter with skipping cycles and control method thereof | |
| CN111726005A (zh) | 相移全桥转换器、操作相移全桥转换器的方法和ac/dc转换器 | |
| JP2004173480A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004364433A (ja) | 直流電圧変換回路 | |
| JP5217535B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001346379A (ja) | スイッチング電源装置 | |
| TW202008700A (zh) | 電源控制器與相關之控制方法 | |
| US11088626B2 (en) | Power supply apparatus and image forming apparatus | |
| US6625043B2 (en) | Power supply unit and driving method thereof | |
| JP4098494B2 (ja) | スイッチング電源装置 | |
| TWI824551B (zh) | 具有省略週期的諧振半橋返馳式轉換器及其控制方法 | |
| JP4172569B2 (ja) | スイッチング電源装置 | |
| JP2002247848A (ja) | スイッチング電源装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |