JP2000277404A - シリコンウェーハ - Google Patents

Abstract

(57)【要約】 【課題】 エピタキシャル層付きウェーハと同等の半導
体デバイスの高性能化、高歩留まり、及び特性の均一性
を達成し、かつゲッタリング能力も低下させない。 【解決手段】 ベーカンシー固まり及びインタースチシ
ャル固まりが存在しないシリコンウェーハであって、ウ
ェーハ表面に厚さ５〜２５ｎｍの酸化膜を形成し、この
酸化膜を介して１０ＭＶ／ｃｍの直流電圧を１００秒間
印加したときの酸化膜の欠陥密度が０．１個／ｃｍ²以
下であり、かつ上記ウェーハ表面にｐｎ接合部を形成
し、このｐｎ接合部の１ｍｍ²以上のｐｎ接合面積にお
けるｐｎ接合リーク電流の面内ばらつきが２０％以下で
あることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チョクラルスキー
法（以下、ＣＺ法という。）により育成されるシリコン
ウェーハに関する。更に詳しくは、ＬＳＩデバイスであ
るＤＲＡＭ（Dynamic Random Access Memory）、フラッ
シュメモリ、ＦＲＡＭ（Feroelectric Random Access M
emory）等のメモリデバイス、及びＣＣＤ（Charge Coup
led Device）等の画像デバイス、更にはマイクロプロセ
ッサを中心とした各種のロジックデバイスに用いられる
シリコンウェーハに関するものである。

【０００２】

【従来の技術】一般的に、各種のシリコンデバイスを作
成するために、ＣＺ法により石英るつぼ内のシリコン融
液からシリコン単結晶インゴットを引上げ、このインゴ
ットをスライスして作られたＣＺシリコンウェーハが広
く用いられている。このＣＺウェーハは石英るつぼから
溶出した過剰な酸素がシリコン単結晶インゴットの結晶
格子間に取込まれ、この格子間酸素濃度が高くなるとシ
リコンウェーハにおいて酸素析出が助長され、半導体集
積回路のゲート酸化膜が劣化したり、ｐｎ接合リーク電
流が増大したりする。このため、ＣＺウェーハの主面に
半導体集積回路を形成する場合には、基板の酸素濃度を
下げることによってウェーハ表面付近の酸素析出物を低
減させている。

【０００３】しかし、ＣＺウェーハには、原子空孔（va
cancy）の集合によって、結晶内部にボイド欠陥（Ｄ欠
陥）が発生し、また、この欠陥が表面に顕われることに
よってＣＯＰ（Crystal Originated Particle）と呼ば
れるピットが発生することが知られている。ＣＯＰと
は、ＲＣＡ洗浄法の中でＳＣ−１洗浄をした後にレーザ
パーティクルカウンタでパーティクルとしてカウントさ
れた結晶に起因した底の深いエッチピットである。この
ＣＯＰが存在するウェーハ表面に酸化膜を形成すると、
ウェーハ表面付近の酸素析出物が低くても、電気的特
性、例えば酸化膜の経時絶縁破壊特性（Time Dependent
dielectric Breakdown、ＴＤＤＢ）、酸化膜耐圧特性
（Time Zero Dielectric Breakdown、ＴＺＤＢ）、ゲー
ト酸化膜特性（Gate Oxide Integrity、以下、ＧＯＩと
いう。）等を劣化させる原因となる。またＣＯＰがウェ
ーハ表面に存在するとデバイスの配線工程において段差
を生じ、この段差は断線の原因となって、製品の歩留り
を低くする。更に、ＣＯＰが存在すると、表面のピット
がもとになった分離酸化膜の欠陥がデバイスのアイソレ
ーション不良を生じさせることも知られている。

【０００４】これらの点を改善するため、ＣＺウェーハ
の表面にエピタキシャル層を形成するエピタキシャルウ
ェーハが知られている。このエピタキシャル層はＣＺウ
ェーハのように成長過程で酸素が取込まれることがな
い。またＣＺウェーハに多数存在するグローイン欠陥も
少なく、上記ＣＯＰもエピタキシャル層で覆われ、エピ
タキシャル層表面からＣＯＰのようなピットをなくすこ
とができる。更にエピタキシャル層の表面を熱酸化して
得られるゲート酸化膜は、ＣＺウェーハの表面を熱酸化
して得られるゲート酸化膜よりも高品質で信頼性が高
く、ＧＯＩを向上させることができる。

【０００５】

【発明が解決しようとする課題】しかし、ＣＺウェーハ
上に形成されたエピタキシャル層自体は、グローイン欠
陥や酸素析出物が少ないが、エピタキシャル層特有の積
層欠陥やマウンドと呼ばれる突起が存在する場合があ
り、ＣＯＰ以上にデバイス特性を劣化させることも分か
ってきた。またＣＺウェーハ上にエピタキシャル層を形
成するときには、予めＣＺウェーハの表面の自然酸化膜
を除去する目的で９５０〜１１００℃、数十分程度の水
素アニール処理を行う必要があるが、この処理によりＣ
Ｚウェーハ中のグローイン欠陥が溶解・消失し、酸素析
出が抑制される結果、ＣＺウェーハ自体のゲッタリング
能力も低下してしまう欠点があった。

【０００６】一方、エピタキシャル層を形成しない場合
には、上述したＣＺウェーハ内部のボイド欠陥は、結晶
の引上げ条件に依存して通常見られるリング状の酸化誘
起積層欠陥（Oxidation Induced Stacking Fault、以
下、ＯＳＦという。）の発生領域の内部に特徴的に見ら
れるため、これらのボイド欠陥の発生領域のウェーハ全
体に対する割合を減らすために、ＯＳＦリングを絞り込
んだ結晶も近年広く使われるようになった。この方法を
用いて、引上げ速度を極めて低速にすることによって、
ボイド欠陥を消滅させた低速引上げ結晶も提案されてい
る。

【０００７】しかしながら、このようなＯＳＦリングを
絞り込んだウェーハのＧＯＩ特性、ｐｎ接合リーク特性
について詳しく調べたところ、ＧＯＩ特性は、ＯＳＦリ
ングの内側のみでなく、ＯＳＦリング上でも大きく劣化
し、またｐｎ接合リーク電流特性も、ＯＳＦリング上で
大きく劣化し、リングの内外でも均一な値を示さないこ
とが明らかになった。また、低速引き上げ結晶では、ボ
イド欠陥は消滅したものの、転位ループが発生し、これ
によってｐｎ接合リーク電流が著しく劣化することが明
らかになった。本発明の目的は、無欠陥のエピタキシャ
ル層付きウェーハと同等の半導体デバイスの高性能化、
高歩留まり、及び特性の均一性を達成し、かつゲッタリ
ング能力も低下させないシリコンウェーハを提供するこ
とにある。

【０００８】

【課題を解決するための手段】請求項１に係る発明は、
ベーカンシー固まり及びインタースチシャル固まりが存
在しないシリコンウェーハであって、このウェーハ表面
に厚さ５〜２５ｎｍの酸化膜を形成し、この酸化膜を介
して１０ＭＶ／ｃｍの直流電圧を１００秒間印加したと
きの酸化膜の欠陥密度が０．１個／ｃｍ²以下であり、
かつ上記ウェーハ表面にｐｎ接合部を形成し、このｐｎ
接合部の１ｍｍ²以上のｐｎ接合面積におけるｐｎ接合
リーク電流の面内ばらつきが２０％以下であることを特
徴とするシリコンウェーハである。請求項２に係る発明
は、ベーカンシー固まり及びインタースチシャル固まり
が存在しないシリコンウェーハであって、このウェーハ
表面に厚さ５〜２５ｎｍの酸化膜を形成し、この酸化膜
を介して１０ＭＶ／ｃｍの直流電圧を１００秒間印加し
たときの酸化膜の欠陥密度が０．１個／ｃｍ²以下であ
り、かつ上記ウェーハの光導電減衰法による再結合ライ
フタイム及びＭＯＳ（Metal Oxide Semiconductor）キ
ャパシタを形成してＭＯＳ Ｃ−ｔ法により測定した発
生ライフタイムの両方の面内ばらつきが２０％以下であ
ることを特徴とするシリコンウェーハである。

【０００９】シリコンデバイスの特性を決定する結晶要
因の基本特性は、ＧＯＩ特性とｐｎ接合リーク電流特性
の二つである。酸化膜の欠陥密度が０．１個／ｃｍ²を
超えたり、或いはｐｎ接合部の１ｍｍ²以上の接合面積
におけるｐｎ接合リーク電流の面内ばらつき、又は再結
合ライフタイム及び発生ライフタイムの両方の面内ばら
つきが２０％を超えると、これらの特性を満足すること
ができない。酸化膜の欠陥密度は、好ましくは０．０６
個／ｃｍ²以下であり、ｐｎ接合部の１ｍｍ²以上の接合
面積におけるｐｎ接合リーク電流の面内ばらつき、又は
再結合ライフタイム及び発生ライフタイムの両方の面内
ばらつきは、好ましくは１０％以下である。請求項１又
は２に係るシリコンウェーハはこれらの特性を満足する
ため、各種の半導体デバイスの特性を高い信頼性で保証
する。またエピタキシャル層を有しないため、ゲッタリ
ング能力の低下もない。

【００１０】

【発明の実施の形態】先ず初めに、べーカンシー固まり
（vacancy agglomerates）及びインタースチシャル固ま
り（interstitial agglomerates）について説明する。
ＣＺ法によりホットゾーン炉内のシリコン融液からシリ
コン単結晶のインゴットを引上げたときに、シリコン単
結晶における欠陥には一般的に点欠陥（point defect）
と固まり（agglomerates：三次元欠陥）がある。点欠陥
はべーカンシー点欠陥とインタースチシャル点欠陥とい
う二つの一般的な形態がある。べーカンシー点欠陥は一
つのシリコン原子がシリコン結晶格子で正常的な位置の
一つから離脱したものである。このようなべーカンシー
がべーカンシー点欠陥になる。一方、原子がシリコン結
晶の非格子地点（インタースチシャルサイト）で発見さ
れるとこれがインタースチシャル点欠陥になる。

【００１１】点欠陥は一般的にシリコン融液（溶融シリ
コン）とインゴット（固状シリコン）の間の接触面で形
成される。しかし、インゴットを継続的に引上げること
によって接触面であった部分は引上げとともに冷却し始
める。冷却の間、べーカンシー点欠陥又はインタースチ
シャル点欠陥のそれぞれ拡散が欠陥を互いに合併して、
べーカンシー固まり又はインタースチシャル固まりが形
成される。言い換えれば、固まりは点欠陥の合併に起因
して発生する三次元構造である。べーカンシー固まり
は、前述したＣＯＰの他に、ＬＳＴＤ（Laser Scatteri
ngTomograph Defects）又はＦＰＤ（Flow Pattern Defe
cts）と呼ばれる欠陥を含み、インタースチシャル固ま
りはＬ／Ｄ（Large/Dislocation）固まり又はディスロ
ケーション欠陥と呼ばれる欠陥を含む。ＬＳＴＤとは、
シリコン単結晶内に赤外線を照射したときにシリコンと
は異なる屈折率を有し散乱光を発生する源である。また
ＦＰＤとは、インゴットをスライスして作製されたシリ
コンウェーハを３０分間セコ（Secco）エッチング液で
化学エッチングしたときに現れる特異なフローパターン
を呈する痕跡の源である。

【００１２】本発明のシリコンウェーハは、ＣＺ法によ
りホットゾーン炉内のシリコン融液からインゴットをボ
ロンコフ（Voronkov）の理論に基づいた所定の引上げ速
度プロファイルで引上げ、このインゴットをスライスし
て作製される。この所定のインゴットの引上げ速度プロ
ファイルは、インタースチシャル固まりを防止すること
ができる程度に十分高くし、かつべーカンシー固まりを
防止することができる程度に十分低くする。このような
インゴットをスライスして作られたシリコンウェーハ
は、点欠陥は含むがべーカンシー固まり及びインタース
チシャル固まりがない無欠陥（pure）のシリコンウェー
ハになる。

【００１３】このボロンコフの理論は、欠陥の数が少な
い高純度インゴットを成長させるために、インゴットの
引上げ速度をＶ、ホットゾーン構造でインゴット−シリ
コン融液の接触面の温度勾配をＧとするときに、Ｖ／Ｇ
を制御することである。この理論では、図１に示すよう
に、Ｖ／Ｇは関数としてべーカンシー及びインタースチ
シャル濃度を図式的に表現し、ウェーハでべーカンシー
／インタースチシャル混合の発生がＶ／Ｇによって決定
されることを説明している。より詳しくは、Ｖ／Ｇ比が
臨界点以上ではべーカンシー豊富インゴットが形成され
る反面、Ｖ／Ｇ比が臨界点以下ではインタースチシャル
豊富インゴットが形成される。

【００１４】本発明のシリコンウェーハを得るための所
定の引上げ速度プロファイルは、インゴットがホットゾ
ーン炉内のシリコン溶融物から引上げられる時、温度勾
配に対する引上げ速度の比（Ｖ／Ｇ）がインタースチシ
ャル固まりを防止する第１臨界比（(Ｖ／Ｇ)₁）以上で
あって、べーカンシー固まりをインゴットの中央にある
べーカンシー豊富領域内に制限する第２臨界比（(Ｖ／
Ｇ)₂）以下に維持されるように決められる。

【００１５】この引上げ速度のプロファイルは、実験的
に基準インゴットを軸方向にスライスすることで、実験
的に基準インゴットをウェーハにスライスすることで、
またはこれらの技術を組合わせることで、シミュレーシ
ョンによって上記ボロンコフの理論に基づき決定され
る。即ち、この決定は、シミュレーションの後、インゴ
ットの軸方向スライス及びスライスされたウェーハの確
認を行い、更にシミュレーションを繰り返すことにより
なされる。シミュレーションのために複数種類の引上げ
速度が所定の範囲で決められ、複数個の基準インゴット
が成長される。図２に示すように、シミュレーションの
ための引上げ速度プロファイルは１．２ｍｍ／分のよう
な高い引上げ速度（a）から０．５ｍｍ／分の低い引上
げ速度（c）及び再び高い引上げ速度（d）に調整され
る。上記低い引上げ速度は０．４ｍｍ／分又はそれ以下
であることもあってもよく、引上げ速度（b）及び（d）
での変化は線形的なものが望ましい。

【００１６】異なった速度で引上げられ複数個の基準イ
ンゴットは各別に軸方向にスライスされる。最適のＶ／
Ｇが軸方向のスライス、ウェーハの確認及びシミュレー
ションの結果の相関関係から決定され、続いて最適な引
上げ速度プロファイルが決定され、そのプロファイルで
インゴットが製造される。実際の引上げ速度プロファイ
ルは所望のインゴットの直径、使用される特定のホット
ゾーン炉及びシリコン融液の品質等を含めてこれに限定
されない多くの変数に依存する。

【００１７】図３はシミュレーションと実験的な技術の
結合を利用して決定された１００ｃｍの長さと２００ｍ
ｍの直径を有するインゴットを成長させるための引上げ
速度のプロファイルを示す。ここでは三菱マテリアルシ
リコン（株）生野工場で製作されたモデル名Ｑ４１のＣ
Ｚ法に基づいたホットゾーン炉が使用された。

【００１８】引上げ速度を徐々に低下させてＶ／Ｇを連
続的に低下させ、再び引上げ速度を徐々に高めてＶ／Ｇ
を連続的に高めたときのインゴットの断面図を描いてみ
ると、図４に示される事実が分かる。図４には、インゴ
ット内でのべーカンシー豊富領域が［Ｖ］、インタース
チシャル豊富領域が［Ｉ］、及びベーカンシー固まり及
びインタースチシャル固まりが存在しないパーフェクト
領域が［Ｐ］としてそれぞれ示される。図４に示すよう
に、インゴットの軸方向位置Ｐ₁及びＰ₆は、中央にべー
カンシー豊富領域を含む。位置Ｐ₃及びＰ₄はインタース
チシャル豊富リング及び中央のパーフェクト領域を含
む。また位置Ｐ₂及びＰ₅は中央にべーカンシーがないし
縁部分にインタースチシャルもないので全てパーフェク
ト領域である。

【００１９】図４から明らかなように、複数個の位置Ｐ
₁及びＰ₆にそれぞれ対応したウェーハＷ₁及びＷ₆は、中
央にべーカンシー豊富領域を含む。ウェーハＷ₃及びＷ₄
はインタースチシャル豊富リング及び中央のパーフェク
ト領域を含む。またウェーハＷ₂及びＷ₅は中央にべーカ
ンシーがないし、縁部分にインタースチシャルもないの
で全てパーフェクト領域である。ウェーハＷ₂及びＷ
₅は、図５に示すように全てパーフェクト領域を作るよ
うに選定して決められた引上げ速度プロファイルで成長
したインゴットをスライスして作製される。図６はその
平面図である。参考までに、別の引上げ速度プロファイ
ルで成長したインゴットをスライスして作製されたウェ
ーハＷ₁及びＷ₆が図７に示される。図８はその平面図で
ある。図８に示すように、中央のべーカンシー豊富領域
と縁部分のパーフェクト領域との間にはＯＳＦリングが
形成される。本発明のシリコンウェーハは、上記ウェー
ハＷ₂又はＷ₅である。

【００２０】更に酸素濃度が制御され、全てパーフェク
ト領域からなる本発明のシリコンウェーハは、ラッピン
グされ、面取り加工を施された後、鏡面研磨して得られ
る。

【００２１】本発明の酸化膜の欠陥密度の測定方法は、
先ずシリコンウェーハをＲＣＡ洗浄でウェーハ表面の自
然酸化膜、パーティクル、金属不純物を除去した後、パ
イロジェニック酸化処理でウェーハの表面と裏面に厚さ
５〜２５ｎｍの酸化膜を形成する。ウェーハ表面全体を
パターン化して５０点以上に区画し、ウェーハ表面の酸
化膜上の各点に化学的気相堆積（ＣＶＤ）法によりポリ
シリコンからなる電極を形成した後、裏面酸化膜を除去
し、それぞれ電極とウェーハ裏面との間に１０ＭＶ／ｃ
ｍの直流電圧を１００秒間印加する。印加した後、再度
同様に電圧を印加し、電極に流れる電流量により、各点
の酸化膜の破壊の有無を調べ、全点に対する破壊した点
数から酸化膜の欠陥密度を算出する。また本発明のｐｎ
接合リーク電流の測定方法は、先ず酸化膜の欠陥密度の
測定方法と同様にｐ型のシリコンウェーハをＲＣＡ洗浄
で洗浄する。次いで図９に示すように、ウェット酸化す
ることによりウェーハ１０の表面にフィールド酸化膜１
１を形成した後、酸化膜１１をパターンニングして拡散
窓を作る。次にリンをを拡散してｎ⁺層１２を形成した
後、ｎ⁺層１２の領域にコンタクトホールをあける。更
にこの領域にスパッタリングでＡｌ（１％Ｓｉ）膜を成
膜することにより電極１３を形成し、同時に電極１３の
周囲にガードリング電極１５を形成し、最後に裏面酸化
膜を除去する。ｎ⁺層１２とウェーハ表面との間に逆バ
イアス電圧を０Ｖから２０Ｖまでそれぞれ印加し、同時
にガードリング電極１５に−２０Ｖのバイアス電圧を印
加する。そしてそのとき流れる電流を電流計１６で測定
する。図９では説明を簡単にするために、単一の電極１
３を示したが、実際にはウェーハ表面全体をパターン化
して５０点以上に区画し、各点に電極を形成し、各点の
リーク電流値を測定する。全点におけるリーク電流値を
求め、ウェーハ面内ばらつきを算出する。

【００２２】現在、実際のデバイスに用いられているｐ
ｎ接合は、ＬＯＣＯＳ（Local Oxidation of Silicon）
構造とボロン注入を用いた素子分離を行っているが、プ
ロセスの簡便さ、或いはイオン注入等の汚染を持ち込み
やすいプロセスを使わない点から、結晶評価の目的で、
ｐ型の表面反転を抑えるため、負のガードリングバイア
ス電圧を印加して測定を行うことが好ましい。

【００２３】また本発明の再結合ライフタイムの測定方
法は、通常の光導電減衰法（μ−ＰＣＤ：Photo Conduc
tive Decay）により、光によって注入された少数キャリ
アの再結合をマイクロ波の反射で測定した後、その減衰
の時定数から再結合ライフタイムを求める方法である。
更に本発明の発生ライフタイムの測定方法は、ＭＯＳキ
ャパシタを形成してそのキャパシタに電圧を印加した
後、その時間変化のＣ−ｔ特性をＺｅｒｂｓｔ（ゼルブ
スト）解析することにより発生ライフタイムを求める方
法である。

【００２４】

【実施例】次に本発明の実施例を比較例とともに説明す
る。 ＜実施例１＞図５に示されるインゴットからスライスさ
れ、図６に示される単結晶シリコンウェーハ（図４のウ
ェーハＷ₂）をラッピングし、面取り加工を施した後、
鏡面研磨することにより、ベーカンシー固まり及びイン
タースチシャル固まりが存在しないウェーハを２枚用意
した。これらの単結晶シリコンウェーハは、８インチ、
ボロンドープのｐ型で、（１００）の面方位であって、
酸素濃度が１．１５×１０¹⁸／ｃｍ³（Old ASTM換算）
未満の低い濃度のウェーハであった。

【００２５】＜比較例１＞比較のために、図７に示され
るインゴットからスライスされ、図８に示される単結晶
シリコンウェーハ（図４のウェーハＷ₁）をラッピング
し、面取り加工を施した後、鏡面研磨することにより、
ＯＳＦリングを有し、内にベーカンシー豊富領域を、縁
部分にパーフェクト領域を有するウェーハを２枚用意し
た。これらの単結晶シリコンウェーハも実施例１と同様
に、８インチ、ボロンドープのｐ型で、（１００）の面
方位であって、酸素濃度が１．１５×１０¹⁸／ｃｍ³未
満の低い濃度のウェーハであった。

【００２６】＜比較試験及び評価＞ (a) 酸化膜と電極の形成 先ず実施例１及び比較例１の上記単結晶シリコンウェー
ハのうちの１枚をＳＣ−１洗浄液（ＮＨ₄ＯＨ：Ｈ
₂Ｏ₂：Ｈ₂Ｏ＝１：１：５）で洗浄し、次いでＳＣ−２
洗浄液（ＨＣｌ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：５）で洗浄
した。次にこのウェーハの表面に酸化膜を次の標準条件
で形成した。即ち、洗浄した単結晶シリコンウェーハを
９００℃でパイロジェニック酸化処理し、ウェーハ表面
に厚さ９ｎｍの酸化膜を形成した。更にこの酸化膜上に
電極を次の標準条件で形成した。即ち、ＣＶＤ法により
シラン（ＳｉＨ₄）を６４０℃で７２分間熱分解し、酸
化膜上に厚さ約５００ｎｍのポリシリコン薄膜を成長さ
せた。このポリシリコン薄膜にオキシ塩化リンを堆積し
た後、湿潤酸素雰囲気下、１０００℃で６０分間熱拡散
した。その後フォトリソグラフィー工程によって面積が
２０ｍｍ²の電極パターンを形成した。

【００２７】(b) 酸化膜欠陥密度の測定 先ず酸化膜に１０ＭＶ／ｃｍの電圧ストレスを印加し、
その後でもう一度同一電圧を印加して、壊れているＭＯ
Ｓキャパシタの個数を調べた。酸化膜破壊は、電流密度
が１００μＡ／ｃｍ²になったものを絶縁破壊とみなし
た。この測定はウェーハ全面で１８１点を測定した。図
９（ａ）に実施例１の酸化膜欠陥の面内分布を、また図
９（ｂ）に比較例１の酸化膜欠陥の面内分布をそれぞれ
示す。黒く塗りつぶした箇所は絶縁破壊した箇所を示
す。

【００２８】(c) ｐｎ接合部の形成 先ず上記単結晶シリコンウェーハの残りの１枚をＳＣ−
１洗浄液（ＮＨ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：５）で
洗浄し、次いでＳＣ−２洗浄液（ＨＣｌ：Ｈ₂Ｏ₂：Ｈ₂
Ｏ＝１：１：５）で洗浄した。次にこのウェーハを１１
００℃で１１０分間、ウェット酸化することにより、ウ
ェーハ表面に厚さ６００ｎｍのフィールド酸化膜を形成
した。その後この酸化膜をフォトリソグラフィ技術によ
りパターニングして拡散窓を作り、そこにオキシ塩化リ
ン（ＰＯＣｌ₃）を用いた固層拡散でｎ⁺層を形成した。
ここでリン拡散の条件は、９００℃で２０分間、ＰＳＧ
（リンシリケートガラス）膜をエッチングにより除去し
た後、１０００℃、６０分の条件で熱拡散した。ｎ⁺層
の拡散深さは約２μｍでその濃度は１×１０¹⁹／ｃｍ³
である。コンタクトホールをあけた後、そこに１．５％
Ｓｉを含むＡｌをスパッタリングで５００ｎｍを堆積し
た。電極パターニングの後、Ｎ₂雰囲気下、４５０℃で
アニール処理を行い、最後に裏面酸化膜を除去した。接
合面積は１．８ｍｍ□の形状のパターンを用いた。

【００２９】(d) ｐｎ接合リーク電流の均一性の測定 ウェーハのｐｎ接合部に電圧を印加し、ＨＰ４１４０
（ｐＡ）メータで、接合のリーク電流を測定した。この
ときＨＰ４１４１Ｂ（カレントボルテージソース）でガ
ードリングにバイアスを印加することで、ｐ型の表面反
転を抑える工夫を行った。負のガードリングバイアスと
して、−２０Ｖを用いた。この測定はウェーハ全面で２
７２点を測定した。図１０（ａ）に実施例１のｐｎ接合
リーク電流の面内分布を、また図１０（ｂ）に比較例１
のｐｎ接合リーク電流の面内分布をそれぞれ示す。

【００３０】(e) 評価 図１０から明らかなように、比較例１のウェーハの酸化
膜耐圧の面内分布では、ＯＳＦリングの内側で酸化膜欠
陥（１８１点中２５点）が発生したのに対して、実施例
１のウェーハでは、酸化膜欠陥は全く見られなかった。
また図１１から明らかなように、ｐｎ接合リーク電流の
測定においては、比較例１のウェーハでは、ＯＳＦリン
グ上でリーク電流が高く、２７２点中、１０ｐＡ以上の
リーク（図の黒色部分）が３点、６〜７ｐＡのリーク
（図の灰色部分）が１点、５〜６ｐＡのリーク（図の×
印部分）が３４点、４〜５ｐＡのリーク（図の無印部
分）が２１８点あり、２〜３ｐＡのリーク（図の／印部
分）が１６点あった。その結果、５０％程度の面内ばら
つきが見られた。これに対して、実施例１のウェーハで
は、４〜５ｐＡのリーク（図の無印部分）がすべてであ
り、３％程度の面内ばらつきしかなく、良好な面内分布
が得られた。

【００３１】

【発明の効果】以上述べたように、本発明によれば、ウ
ェーハのＧＯＩ特性の完全性、ｐｎ接合リーク電流の均
一性が保証されているため、ＤＲＡＭにおいては、酸化
膜の信頼性に関わる不良、及びリフレッシュ不良に関わ
る不良を減少することができる。またＣＣＤ等の画像デ
バイスでは、白傷等の問題を解消することができる。そ
の結果、本発明のシリコンウェーハは、無欠陥のエピタ
キシャル層付きウェーハと同等の半導体デバイスの高性
能化、高歩留まり、及び特性の均一性を達成することが
できる。またエピタキシャル層付きウェーハのようなゲ
ッタリング能力の低下も生じない優れた効果を奏する。

【図面の簡単な説明】

【図１】ボロンコフの理論を基づいた、Ｖ／Ｇ比が臨界
点以上ではべーカンシー豊富インゴットが形成され、Ｖ
／Ｇ比が臨界点以下ではインタースチシャル豊富インゴ
ットが形成されることを示す図。

【図２】所望の引上げ速度プロファイルを決定するため
の引上げ速度の変化を示す特性図。

【図３】本発明によるベーカンシー豊富ウェーハ及びパ
ーフェクトウェーハをそれぞれ成長させるための引上げ
速度プロファイルを図式的に示した特性図。

【図４】本発明による基準インゴットのベーカンシー豊
富領域、インタースチシャル豊富領域及びパーフェクト
領域を示すＸ線トモグラフィの概略図。

【図５】本発明のベーカンシー固まり及びインタースチ
シャル固まりが存在しないインゴット及びウェーハの説
明図。

【図６】そのウェーハの平面図。

【図７】中央にベーカンシー豊富領域と、このベーカン
シー豊富領域とウェーハの縁部分の間の無欠陥領域を有
するインゴット及びウェーハの説明図。

【図８】そのウェーハの平面図。

【図９】ｐｎ接合リーク電流を測定するための構成図。

【図１０】（ａ） 実施例１の酸化膜欠陥の面内分布を
示す図。 （ｂ） 比較例１の酸化膜欠陥の面内分布を示す図。

【図１１】（ａ） 実施例１のｐｎ接合リーク電流の面
内分布を示す図。 （ｂ） 比較例１のｐｎ接合リーク電流の面内分布を示
す図。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ベーカンシー固まり及びインタースチシ
   ャル固まりが存在しないシリコンウェーハであって、 前記ウェーハ表面に厚さ５〜２５ｎｍの酸化膜を形成
   し、前記酸化膜を介して１０ＭＶ／ｃｍの直流電圧を１
   ００秒間印加したときの前記酸化膜の欠陥密度が０．１
   個／ｃｍ²以下であり、 かつ前記ウェーハ表面にｐｎ接合部を形成し、前記ｐｎ
   接合部の１ｍｍ²以上のｐｎ接合面積におけるｐｎ接合
   リーク電流の面内ばらつきが２０％以下であることを特
   徴とするシリコンウェーハ。
2. 【請求項２】 ベーカンシー固まり及びインタースチシ
   ャル固まりが存在しないシリコンウェーハであって、 前記ウェーハ表面に厚さ５〜２５ｎｍの酸化膜を形成
   し、前記酸化膜を介して１０ＭＶ／ｃｍの直流電圧を１
   ００秒間印加したときの前記酸化膜の欠陥密度が０．１
   個／ｃｍ²以下であり、 かつ前記ウェーハの光導電減衰法による再結合ライフタ
   イム及びＭＯＳキャパシタを形成してＭＯＳ Ｃ−ｔ法
   により測定した発生ライフタイムの両方の面内ばらつき
   が２０％以下であることを特徴とするシリコンウェー
   ハ。