JP2002134513A - シリコンウェーハの熱処理方法 - Google Patents
シリコンウェーハの熱処理方法Info
- Publication number
- JP2002134513A JP2002134513A JP2000328794A JP2000328794A JP2002134513A JP 2002134513 A JP2002134513 A JP 2002134513A JP 2000328794 A JP2000328794 A JP 2000328794A JP 2000328794 A JP2000328794 A JP 2000328794A JP 2002134513 A JP2002134513 A JP 2002134513A
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon
- heat treatment
- wafer
- point defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 点欠陥の凝集体が存在しないことに加えて、
高密度で微小な欠陥核を発現し、デバイス製造工程の熱
処理でＩＧ効果を発揮するウェーハを得る。 【解決手段】 格子間シリコン型点欠陥が支配的に存在
する領域［Ｉ］に隣接しかつ点欠陥の凝集体が存在しな
いパーフェクト領域［Ｐ］に属し侵入型転位を形成し得
る最低の格子間シリコン濃度未満の領域を［ＰI］と
し、空孔型点欠陥が支配的に存在する領域［Ｖ］に隣接
しかつ領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る
空孔濃度以下の領域を［ＰV］とするとき、［ＰV］と
［ＰI］の混合領域からなりかつ酸素濃度が０．９７×
１０18〜１．４×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴ
Ｍ）であるウェーハをシラン化合物と一酸化二窒素の混
合ガス雰囲気下、７００〜９００℃で３０〜１２０分間
保持するか、又はシラン化合物と酸素と窒素の混合ガス
雰囲気下、３５０〜４５０℃で５〜６０分間保持する。
高密度で微小な欠陥核を発現し、デバイス製造工程の熱
処理でＩＧ効果を発揮するウェーハを得る。 【解決手段】 格子間シリコン型点欠陥が支配的に存在
する領域［Ｉ］に隣接しかつ点欠陥の凝集体が存在しな
いパーフェクト領域［Ｐ］に属し侵入型転位を形成し得
る最低の格子間シリコン濃度未満の領域を［ＰI］と
し、空孔型点欠陥が支配的に存在する領域［Ｖ］に隣接
しかつ領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る
空孔濃度以下の領域を［ＰV］とするとき、［ＰV］と
［ＰI］の混合領域からなりかつ酸素濃度が０．９７×
１０18〜１．４×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴ
Ｍ）であるウェーハをシラン化合物と一酸化二窒素の混
合ガス雰囲気下、７００〜９００℃で３０〜１２０分間
保持するか、又はシラン化合物と酸素と窒素の混合ガス
雰囲気下、３５０〜４５０℃で５〜６０分間保持する。
Description
【０００１】
【発明の属する技術分野】本発明は、チョクラルスキー
法（以下、ＣＺ法という。）により作られた点欠陥の凝
集体が存在しないシリコンウェーハにイントリンシック
ゲッタリング（以下、ＩＧ）効果をもたらす熱処理方法
に関する。更に詳しくは、酸素析出核を十分に発現し、
デバイス製造工程の熱処理でＩＧ効果を発揮するシリコ
ンウェーハの熱処理方法に関するものである。
法（以下、ＣＺ法という。）により作られた点欠陥の凝
集体が存在しないシリコンウェーハにイントリンシック
ゲッタリング（以下、ＩＧ）効果をもたらす熱処理方法
に関する。更に詳しくは、酸素析出核を十分に発現し、
デバイス製造工程の熱処理でＩＧ効果を発揮するシリコ
ンウェーハの熱処理方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路を製造する工程に
おいて、歩留りを低下させる原因として酸化誘起積層欠
陥（Oxidation Induced Stacking Fault、以下、ＯＳＦ
という。）の核となる酸素析出物の微小欠陥や、結晶に
起因したパーティクル（Crystal Originated Particl
e、以下、ＣＯＰという。）や、或いは侵入型転位（Int
erstitial-type Large Dislocation、以下、Ｌ／Ｄとい
う。）の存在が挙げられている。ＯＳＦは、結晶成長時
にその核となる微小欠陥が導入され、半導体デバイスを
製造する際の熱酸化工程等で顕在化し、作製したデバイ
スのリーク電流の増加等の不良原因になる。またＣＯＰ
は、鏡面研磨後のシリコンウェーハをアンモニアと過酸
化水素の混合液で洗浄したときにウェーハ表面に出現す
る結晶に起因したピットである。このウェーハをパーテ
ィクルカウンタで測定すると、このピットも本来のパー
ティクルとともに光散乱欠陥として検出される。このＣ
ＯＰは電気的特性、例えば酸化膜の経時絶縁破壊特性
（Time Dependent dielectric Breakdown、ＴＤＤ
Ｂ）、酸化膜耐圧特性（Time Zero Dielectric Breakdo
wn、ＴＺＤＢ）等を劣化させる原因となる。またＣＯＰ
がウェーハ表面に存在するとデバイスの配線工程におい
て段差を生じ、断線の原因となり得る。そして素子分離
部分においてもリーク等の原因となり、製品の歩留りを
低くする。更にＬ／Ｄは、転位クラスタとも呼ばれた
り、或いはこの欠陥を生じたシリコンウェーハをフッ酸
を主成分とする選択エッチング液に浸漬するとピットを
生じることから転位ピットとも呼ばれる。このＬ／Ｄ
も、電気的特性、例えばリーク特性、アイソレーション
特性等を劣化させる原因となる。
おいて、歩留りを低下させる原因として酸化誘起積層欠
陥（Oxidation Induced Stacking Fault、以下、ＯＳＦ
という。）の核となる酸素析出物の微小欠陥や、結晶に
起因したパーティクル（Crystal Originated Particl
e、以下、ＣＯＰという。）や、或いは侵入型転位（Int
erstitial-type Large Dislocation、以下、Ｌ／Ｄとい
う。）の存在が挙げられている。ＯＳＦは、結晶成長時
にその核となる微小欠陥が導入され、半導体デバイスを
製造する際の熱酸化工程等で顕在化し、作製したデバイ
スのリーク電流の増加等の不良原因になる。またＣＯＰ
は、鏡面研磨後のシリコンウェーハをアンモニアと過酸
化水素の混合液で洗浄したときにウェーハ表面に出現す
る結晶に起因したピットである。このウェーハをパーテ
ィクルカウンタで測定すると、このピットも本来のパー
ティクルとともに光散乱欠陥として検出される。このＣ
ＯＰは電気的特性、例えば酸化膜の経時絶縁破壊特性
（Time Dependent dielectric Breakdown、ＴＤＤ
Ｂ）、酸化膜耐圧特性（Time Zero Dielectric Breakdo
wn、ＴＺＤＢ）等を劣化させる原因となる。またＣＯＰ
がウェーハ表面に存在するとデバイスの配線工程におい
て段差を生じ、断線の原因となり得る。そして素子分離
部分においてもリーク等の原因となり、製品の歩留りを
低くする。更にＬ／Ｄは、転位クラスタとも呼ばれた
り、或いはこの欠陥を生じたシリコンウェーハをフッ酸
を主成分とする選択エッチング液に浸漬するとピットを
生じることから転位ピットとも呼ばれる。このＬ／Ｄ
も、電気的特性、例えばリーク特性、アイソレーション
特性等を劣化させる原因となる。
【０００３】以上のことから、半導体集積回路を製造す
るために用いられるシリコンウェーハからＯＳＦ、ＣＯ
Ｐ及びＬ／Ｄを減少させることが必要となっている。こ
のＯＳＦ、ＣＯＰ及びＬ／Ｄを有しない無欠陥のシリコ
ンウェーハが特開平１１−１３９３号公報に開示されて
いる。この無欠陥のシリコンウェーハは、シリコン単結
晶インゴット内での空孔型点欠陥の凝集体及び格子間シ
リコン型点欠陥の凝集体がそれぞれ存在しないパーフェ
クト領域を［Ｐ］とするとき、パーフェクト領域［Ｐ］
からなるインゴットから切出されたシリコンウェーハで
ある。パーフェクト領域［Ｐ］は、格子間シリコン型点
欠陥が支配的に存在する領域［Ｉ］と、シリコン単結晶
インゴット内で空孔型点欠陥が支配的に存在する領域
［Ｖ］との間に介在する。このパーフェクト領域［Ｐ］
からなるシリコンウェーハは、インゴットの引上げ速度
をＶ（ｍｍ／分）とし、シリコン融液とインゴットとの
界面近傍におけるインゴット鉛直方向の温度勾配をＧ
（℃／ｍｍ）とするとき、熱酸化処理をした際にリング
状に発生するＯＳＦがウェーハ中心部で消滅するよう
に、Ｖ／Ｇ（ｍｍ2／分・℃）の値を決めて作られる。
一方、半導体デバイスメーカーの中には、ＯＳＦ、ＣＯ
Ｐ及びＬ／Ｄを有しない上に、デバイス工程で生じる金
属汚染をゲッタリングする能力を有するシリコンウェー
ハを求めるメーカーがある。ゲッタリング能力が十分に
備わっていないウェーハでは、デバイス工程で金属によ
り汚染されると、接合リークや、金属不純物によるトラ
ップ準位によるデバイスの動作不良等を生じ、これによ
り製品の歩留りが低下する。
るために用いられるシリコンウェーハからＯＳＦ、ＣＯ
Ｐ及びＬ／Ｄを減少させることが必要となっている。こ
のＯＳＦ、ＣＯＰ及びＬ／Ｄを有しない無欠陥のシリコ
ンウェーハが特開平１１−１３９３号公報に開示されて
いる。この無欠陥のシリコンウェーハは、シリコン単結
晶インゴット内での空孔型点欠陥の凝集体及び格子間シ
リコン型点欠陥の凝集体がそれぞれ存在しないパーフェ
クト領域を［Ｐ］とするとき、パーフェクト領域［Ｐ］
からなるインゴットから切出されたシリコンウェーハで
ある。パーフェクト領域［Ｐ］は、格子間シリコン型点
欠陥が支配的に存在する領域［Ｉ］と、シリコン単結晶
インゴット内で空孔型点欠陥が支配的に存在する領域
［Ｖ］との間に介在する。このパーフェクト領域［Ｐ］
からなるシリコンウェーハは、インゴットの引上げ速度
をＶ（ｍｍ／分）とし、シリコン融液とインゴットとの
界面近傍におけるインゴット鉛直方向の温度勾配をＧ
（℃／ｍｍ）とするとき、熱酸化処理をした際にリング
状に発生するＯＳＦがウェーハ中心部で消滅するよう
に、Ｖ／Ｇ（ｍｍ2／分・℃）の値を決めて作られる。
一方、半導体デバイスメーカーの中には、ＯＳＦ、ＣＯ
Ｐ及びＬ／Ｄを有しない上に、デバイス工程で生じる金
属汚染をゲッタリングする能力を有するシリコンウェー
ハを求めるメーカーがある。ゲッタリング能力が十分に
備わっていないウェーハでは、デバイス工程で金属によ
り汚染されると、接合リークや、金属不純物によるトラ
ップ準位によるデバイスの動作不良等を生じ、これによ
り製品の歩留りが低下する。
【０００４】
【発明が解決しようとする課題】しかし、上記パーフェ
クト領域［Ｐ］からなるインゴットから切出されたシリ
コンウェーハは、ＯＳＦ、ＣＯＰ及びＬ／Ｄを有しない
けれども、デバイス製造工程の熱処理において、必ずし
もウェーハ内部で酸素析出が起らず、これによりＩＧ効
果が十分に得られないおそれがある。本発明の目的は、
領域［ＰV］と領域［ＰI］の混合領域からなる酸素濃度
が０．９７×１０18〜１．４×１０18ａｔｏｍｓ／ｃｍ
3（旧ＡＳＴＭ）のインゴットから切出されたシリコン
ウェーハであっても、点欠陥の凝集体の存在しないこと
に加えて、高密度で微小な欠陥核を発現し、デバイス製
造工程の熱処理によって高いＩＧ効果を発揮するシリコ
ンウェーハの熱処理方法を提供することにある。本発明
の別の目的は、酸素ドナーキラー処理工程を不要とする
シリコンウェーハの熱処理方法を提供することにある。
クト領域［Ｐ］からなるインゴットから切出されたシリ
コンウェーハは、ＯＳＦ、ＣＯＰ及びＬ／Ｄを有しない
けれども、デバイス製造工程の熱処理において、必ずし
もウェーハ内部で酸素析出が起らず、これによりＩＧ効
果が十分に得られないおそれがある。本発明の目的は、
領域［ＰV］と領域［ＰI］の混合領域からなる酸素濃度
が０．９７×１０18〜１．４×１０18ａｔｏｍｓ／ｃｍ
3（旧ＡＳＴＭ）のインゴットから切出されたシリコン
ウェーハであっても、点欠陥の凝集体の存在しないこと
に加えて、高密度で微小な欠陥核を発現し、デバイス製
造工程の熱処理によって高いＩＧ効果を発揮するシリコ
ンウェーハの熱処理方法を提供することにある。本発明
の別の目的は、酸素ドナーキラー処理工程を不要とする
シリコンウェーハの熱処理方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１に係る発明は、
シリコン単結晶インゴット内での格子間シリコン型点欠
陥が支配的に存在する領域を［Ｉ］とし、空孔型点欠陥
が支配的に存在する領域を［Ｖ］とし、格子間シリコン
型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しな
いパーフェクト領域を［Ｐ］とするとき、パーフェクト
領域［Ｐ］からなるインゴットから切出された点欠陥の
凝集体が存在しないシリコンウェーハの熱処理方法であ
る。その特徴ある構成は、上記領域［Ｉ］に隣接しかつ
上記パーフェクト領域［Ｐ］に属し侵入型転位を形成し
得る最低の格子間シリコン濃度未満の領域を［ＰI］と
し、上記領域［Ｖ］に隣接しかつ上記パーフェクト領域
［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以
下の領域を［ＰV］とするとき、上記領域［ＰV］と領域
［ＰI］の混合領域からなりかつ酸素濃度が０．９７×
１０18〜１．４×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴ
Ｍ）であるシリコン単結晶インゴットを引上げ、このイ
ンゴットから切出されたシリコンウェーハをシラン化合
物と一酸化二窒素の混合ガス雰囲気下、７００〜９００
℃で３０〜１２０分間保持することにある。
シリコン単結晶インゴット内での格子間シリコン型点欠
陥が支配的に存在する領域を［Ｉ］とし、空孔型点欠陥
が支配的に存在する領域を［Ｖ］とし、格子間シリコン
型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しな
いパーフェクト領域を［Ｐ］とするとき、パーフェクト
領域［Ｐ］からなるインゴットから切出された点欠陥の
凝集体が存在しないシリコンウェーハの熱処理方法であ
る。その特徴ある構成は、上記領域［Ｉ］に隣接しかつ
上記パーフェクト領域［Ｐ］に属し侵入型転位を形成し
得る最低の格子間シリコン濃度未満の領域を［ＰI］と
し、上記領域［Ｖ］に隣接しかつ上記パーフェクト領域
［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以
下の領域を［ＰV］とするとき、上記領域［ＰV］と領域
［ＰI］の混合領域からなりかつ酸素濃度が０．９７×
１０18〜１．４×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴ
Ｍ）であるシリコン単結晶インゴットを引上げ、このイ
ンゴットから切出されたシリコンウェーハをシラン化合
物と一酸化二窒素の混合ガス雰囲気下、７００〜９００
℃で３０〜１２０分間保持することにある。
【０００６】請求項１に係る発明では、インゴットの酸
素濃度が０．９７×１０18〜１．４×１０18ａｔｏｍｓ
／ｃｍ3（旧ＡＳＴＭ）である場合であって、シリコン
ウェーハが領域［ＰV］と領域［ＰI］の混合領域からな
るときには、このインゴットから切出されたシリコンウ
ェーハを上記条件で熱処理すると、シラン化合物及び一
酸化二窒素が分解し、これによりウェーハに膜が形成さ
れる。この形成された膜により、膜との界面では格子間
シリコンが膜側に取込まれ、基板側の格子間シリコン濃
度が低下する。そのため、ウェーハへの空孔型点欠陥の
導入が容易になる。また、シリコン基板の格子間シリコ
ン濃度が低下することにより、結晶成長時に酸素析出核
が導入されない領域［ＰI］では結晶成長時に酸素析出
核が導入されている領域［ＰV］に近づき、領域［ＰV］
では、その酸素析出核の密度が高まるとともに、混合ガ
スより分解した酸素や窒素が空孔に導入され、これらは
潜在的な核となる。従って、上記熱処理を行ったウェー
ハを半導体デバイスメーカーのデバイス製造工程で熱処
理すると、上記酸素析出核が酸素析出物（Bulk Micro D
efect、以下、ＢＭＤという。）に成長し、領域［ＰV］
と領域［ＰI］の混合領域からなるウェーハであって
も、ウェーハ全面にわたってＩＧ効果を有するようにな
る。
素濃度が０．９７×１０18〜１．４×１０18ａｔｏｍｓ
／ｃｍ3（旧ＡＳＴＭ）である場合であって、シリコン
ウェーハが領域［ＰV］と領域［ＰI］の混合領域からな
るときには、このインゴットから切出されたシリコンウ
ェーハを上記条件で熱処理すると、シラン化合物及び一
酸化二窒素が分解し、これによりウェーハに膜が形成さ
れる。この形成された膜により、膜との界面では格子間
シリコンが膜側に取込まれ、基板側の格子間シリコン濃
度が低下する。そのため、ウェーハへの空孔型点欠陥の
導入が容易になる。また、シリコン基板の格子間シリコ
ン濃度が低下することにより、結晶成長時に酸素析出核
が導入されない領域［ＰI］では結晶成長時に酸素析出
核が導入されている領域［ＰV］に近づき、領域［ＰV］
では、その酸素析出核の密度が高まるとともに、混合ガ
スより分解した酸素や窒素が空孔に導入され、これらは
潜在的な核となる。従って、上記熱処理を行ったウェー
ハを半導体デバイスメーカーのデバイス製造工程で熱処
理すると、上記酸素析出核が酸素析出物（Bulk Micro D
efect、以下、ＢＭＤという。）に成長し、領域［ＰV］
と領域［ＰI］の混合領域からなるウェーハであって
も、ウェーハ全面にわたってＩＧ効果を有するようにな
る。
【０００７】請求項２に係る発明は、請求項１に係る発
明であって、混合ガスがシラン化合物１〜１０体積％と
一酸化二窒素９０〜９９体積％を混合したガスである熱
処理方法である。請求項２に係る発明では、混合ガスは
シラン化合物１〜１０体積％と一酸化二窒素９０〜９９
体積％を混合したガスである。好ましくはシラン化合物
３体積％と一酸化二窒素９７体積％を混合したガスであ
る。シラン化合物が１体積％未満、或いは一酸化二窒素
が９９体積％を越えるとウェーハ表面近傍のシラン濃度
が薄くなるため酸化膜成長レートが遅くなる。シラン化
合物が１０体積％を越える、或いは一酸化二窒素が９０
体積％未満では、酸化反応が十分に行われないため、Ｓ
ｉＯX膜（Ｘ＜２）が成長してしまう。
明であって、混合ガスがシラン化合物１〜１０体積％と
一酸化二窒素９０〜９９体積％を混合したガスである熱
処理方法である。請求項２に係る発明では、混合ガスは
シラン化合物１〜１０体積％と一酸化二窒素９０〜９９
体積％を混合したガスである。好ましくはシラン化合物
３体積％と一酸化二窒素９７体積％を混合したガスであ
る。シラン化合物が１体積％未満、或いは一酸化二窒素
が９９体積％を越えるとウェーハ表面近傍のシラン濃度
が薄くなるため酸化膜成長レートが遅くなる。シラン化
合物が１０体積％を越える、或いは一酸化二窒素が９０
体積％未満では、酸化反応が十分に行われないため、Ｓ
ｉＯX膜（Ｘ＜２）が成長してしまう。
【０００８】請求項３に係る発明は、請求項１に係る発
明であって、シラン化合物がモノシラン、ジシラン、ト
リシラン又はジクロルシランである熱処理方法である。
請求項３に係る発明では、シラン化合物は一酸化二窒素
との反応性が向上するモノシランが好ましい。
明であって、シラン化合物がモノシラン、ジシラン、ト
リシラン又はジクロルシランである熱処理方法である。
請求項３に係る発明では、シラン化合物は一酸化二窒素
との反応性が向上するモノシランが好ましい。
【０００９】請求項４に係る発明は、シリコン単結晶イ
ンゴット内での格子間シリコン型点欠陥が支配的に存在
する領域を［Ｉ］とし、空孔型点欠陥が支配的に存在す
る領域を［Ｖ］とし、格子間シリコン型点欠陥の凝集体
及び空孔型点欠陥の凝集体が存在しないパーフェクト領
域を［Ｐ］とするとき、パーフェクト領域［Ｐ］からな
るインゴットから切出された点欠陥の凝集体が存在しな
いシリコンウェーハの熱処理方法である。その特徴ある
構成は、上記領域［Ｉ］に隣接しかつ上記パーフェクト
領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間
シリコン濃度未満の領域を［ＰI］とし、上記領域
［Ｖ］に隣接しかつ上記パーフェクト領域［Ｐ］に属し
ＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域を
［ＰV］とするとき、上記領域［ＰV］と領域［ＰI］の
混合領域からなりかつ酸素濃度が０．９７×１０18〜
１．４×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であ
るシリコン単結晶インゴットを引上げ、このインゴット
から切出されたシリコンウェーハをシラン化合物と酸素
と窒素の混合ガス雰囲気下、３５０〜４５０℃で５〜６
０分間保持することにある。
ンゴット内での格子間シリコン型点欠陥が支配的に存在
する領域を［Ｉ］とし、空孔型点欠陥が支配的に存在す
る領域を［Ｖ］とし、格子間シリコン型点欠陥の凝集体
及び空孔型点欠陥の凝集体が存在しないパーフェクト領
域を［Ｐ］とするとき、パーフェクト領域［Ｐ］からな
るインゴットから切出された点欠陥の凝集体が存在しな
いシリコンウェーハの熱処理方法である。その特徴ある
構成は、上記領域［Ｉ］に隣接しかつ上記パーフェクト
領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間
シリコン濃度未満の領域を［ＰI］とし、上記領域
［Ｖ］に隣接しかつ上記パーフェクト領域［Ｐ］に属し
ＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域を
［ＰV］とするとき、上記領域［ＰV］と領域［ＰI］の
混合領域からなりかつ酸素濃度が０．９７×１０18〜
１．４×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であ
るシリコン単結晶インゴットを引上げ、このインゴット
から切出されたシリコンウェーハをシラン化合物と酸素
と窒素の混合ガス雰囲気下、３５０〜４５０℃で５〜６
０分間保持することにある。
【００１０】請求項５に係る発明は、請求項４に係る発
明であって、混合ガスがシラン化合物３０〜４０体積％
と酸素５０〜６０体積％と窒素５〜１０体積％を混合し
たガスである熱処理方法である。請求項５に係る発明で
は、混合ガスがシラン化合物３０〜４０体積％と酸素５
０〜６０体積％と窒素５〜１０体積％を混合したガスで
ある。好ましくはシラン化合物３０体積％と酸素６０体
積％と窒素１０体積％を混合したガスである。シラン化
合物が３０体積％未満、或いは酸素が６０体積％を越え
ると酸化反応が早いことからシラン濃度が薄まり、ウェ
ーハ表面に到達するシラン分子が少なくなる理由により
酸素が供給されているところで酸化反応してしまい、Ｓ
ｉＯ2の粉ができてしまう。シラン化合物が４０体積％
を越える、或いは酸素が５０体積％未満では、酸化反応
が十分に行われないため、ＳｉＯX膜（Ｘ＜２）が成長
してしまう。窒素が５体積％未満では、気相反応が起こ
りやすくなるため、パーティクルが発生し易くなる。窒
素が１０体積％を越えるとウェーハ表面近傍のシラン濃
度が薄くなるため酸化膜成長レートが遅くなる。
明であって、混合ガスがシラン化合物３０〜４０体積％
と酸素５０〜６０体積％と窒素５〜１０体積％を混合し
たガスである熱処理方法である。請求項５に係る発明で
は、混合ガスがシラン化合物３０〜４０体積％と酸素５
０〜６０体積％と窒素５〜１０体積％を混合したガスで
ある。好ましくはシラン化合物３０体積％と酸素６０体
積％と窒素１０体積％を混合したガスである。シラン化
合物が３０体積％未満、或いは酸素が６０体積％を越え
ると酸化反応が早いことからシラン濃度が薄まり、ウェ
ーハ表面に到達するシラン分子が少なくなる理由により
酸素が供給されているところで酸化反応してしまい、Ｓ
ｉＯ2の粉ができてしまう。シラン化合物が４０体積％
を越える、或いは酸素が５０体積％未満では、酸化反応
が十分に行われないため、ＳｉＯX膜（Ｘ＜２）が成長
してしまう。窒素が５体積％未満では、気相反応が起こ
りやすくなるため、パーティクルが発生し易くなる。窒
素が１０体積％を越えるとウェーハ表面近傍のシラン濃
度が薄くなるため酸化膜成長レートが遅くなる。
【００１１】請求項６に係る発明は、請求項４に係る発
明であって、シラン化合物がモノシラン、ジシラン又は
トリシランである熱処理方法である。請求項６に係る発
明では、シラン化合物は低温による反応性が優れるモノ
シランが好ましい。
明であって、シラン化合物がモノシラン、ジシラン又は
トリシランである熱処理方法である。請求項６に係る発
明では、シラン化合物は低温による反応性が優れるモノ
シランが好ましい。
【００１２】
【発明の実施の形態】本発明のシリコンウェーハは、Ｃ
Ｚ法によりホットゾーン炉内のシリコン融液からインゴ
ットをボロンコフ（Voronkov）の理論に基づいた所定の
引上げ速度プロファイルで引上げた後、このインゴット
をスライスして作製される。一般的に、ＣＺ法によりホ
ットゾーン炉内のシリコン融液からシリコン単結晶のイ
ンゴットを引上げたときには、シリコン単結晶における
欠陥として、点欠陥（point defect）と点欠陥の凝集体
（agglomerates：三次元欠陥）が発生する。点欠陥は空
孔型点欠陥と格子間シリコン型点欠陥という二つの一般
的な形態がある。空孔型点欠陥は一つのシリコン原子が
シリコン結晶格子で正常的な位置の一つから離脱したも
のである。このような空孔が空孔型点欠陥になる。一
方、原子がシリコン結晶の格子点以外の位置（インター
スチシャルサイト）で発見されるとこれが格子間シリコ
ン点欠陥になる。
Ｚ法によりホットゾーン炉内のシリコン融液からインゴ
ットをボロンコフ（Voronkov）の理論に基づいた所定の
引上げ速度プロファイルで引上げた後、このインゴット
をスライスして作製される。一般的に、ＣＺ法によりホ
ットゾーン炉内のシリコン融液からシリコン単結晶のイ
ンゴットを引上げたときには、シリコン単結晶における
欠陥として、点欠陥（point defect）と点欠陥の凝集体
（agglomerates：三次元欠陥）が発生する。点欠陥は空
孔型点欠陥と格子間シリコン型点欠陥という二つの一般
的な形態がある。空孔型点欠陥は一つのシリコン原子が
シリコン結晶格子で正常的な位置の一つから離脱したも
のである。このような空孔が空孔型点欠陥になる。一
方、原子がシリコン結晶の格子点以外の位置（インター
スチシャルサイト）で発見されるとこれが格子間シリコ
ン点欠陥になる。
【００１３】点欠陥は一般的にシリコン融液（溶融シリ
コン）とインゴット（固状シリコン）の間の接触面で形
成される。しかし、インゴットを継続的に引上げること
によって接触面であった部分は引上げとともに冷却し始
める。冷却の間、空孔型点欠陥又は格子間シリコン型点
欠陥は拡散により互いに合併して、空孔型点欠陥の凝集
体（vacancy agglomerates）又は格子間シリコン型点欠
陥の凝集体（interstitial agglomerates）が形成され
る。言い換えれば、凝集体は点欠陥の合併に起因して発
生する三次元構造である。空孔型点欠陥の凝集体は前述
したＣＯＰの他に、ＬＳＴＤ（Laser ScatteringTomogr
aph Defects）又はＦＰＤ（Flow Pattern Defects）と
呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体
は前述したＬ／Ｄと呼ばれる欠陥を含む。ＦＰＤとは、
インゴットをスライスして作製されたシリコンウェーハ
を３０分間セコエッチング（Secco etching、ＨＦ：Ｋ2
Ｃｒ2Ｏ7(0.15mol/l)＝２：１の混合液によるエッチン
グ）したときに現れる特異なフローパターンを呈する痕
跡の源であり、ＬＳＴＤとは、シリコン単結晶内に赤外
線を照射したときにシリコンとは異なる屈折率を有し散
乱光を発生する源である。
コン）とインゴット（固状シリコン）の間の接触面で形
成される。しかし、インゴットを継続的に引上げること
によって接触面であった部分は引上げとともに冷却し始
める。冷却の間、空孔型点欠陥又は格子間シリコン型点
欠陥は拡散により互いに合併して、空孔型点欠陥の凝集
体（vacancy agglomerates）又は格子間シリコン型点欠
陥の凝集体（interstitial agglomerates）が形成され
る。言い換えれば、凝集体は点欠陥の合併に起因して発
生する三次元構造である。空孔型点欠陥の凝集体は前述
したＣＯＰの他に、ＬＳＴＤ（Laser ScatteringTomogr
aph Defects）又はＦＰＤ（Flow Pattern Defects）と
呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体
は前述したＬ／Ｄと呼ばれる欠陥を含む。ＦＰＤとは、
インゴットをスライスして作製されたシリコンウェーハ
を３０分間セコエッチング（Secco etching、ＨＦ：Ｋ2
Ｃｒ2Ｏ7(0.15mol/l)＝２：１の混合液によるエッチン
グ）したときに現れる特異なフローパターンを呈する痕
跡の源であり、ＬＳＴＤとは、シリコン単結晶内に赤外
線を照射したときにシリコンとは異なる屈折率を有し散
乱光を発生する源である。
【００１４】ボロンコフの理論は、欠陥の数が少ない高
純度インゴットを成長させるために、インゴットの引上
げ速度をＶ（ｍｍ／分）、インゴットとシリコン融液の
界面近傍のインゴット中の温度勾配をＧ（℃／ｍｍ）と
するときに、Ｖ／Ｇ（ｍｍ2／分・℃）を制御すること
である。この理論では、図１に示すように、Ｖ／Ｇを横
軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥
濃度を同一の縦軸にとって、Ｖ／Ｇと点欠陥濃度との関
係を図式的に表現し、空孔領域と格子間シリコン領域の
境界がＶ／Ｇによって決定されることを説明している。
より詳しくは、Ｖ／Ｇ比が臨界点以上では空孔型点欠陥
濃度が優勢なインゴットが形成される反面、Ｖ／Ｇ比が
臨界点以下では格子間シリコン型点欠陥濃度が優勢なイ
ンゴットが形成される。図１において、［Ｉ］は格子間
シリコン型点欠陥が支配的であって、格子間シリコン型
点欠陥が存在する領域（(Ｖ／Ｇ)1以下）を示し、
［Ｖ］はインゴット内での空孔型点欠陥が支配的であっ
て、空孔型点欠陥の凝集体が存在する領域（(Ｖ／Ｇ)2
以上）を示し、［Ｐ］は空孔型点欠陥の凝集体及び格子
間シリコン型点欠陥の凝集体が存在しないパーフェクト
領域（(Ｖ／Ｇ)1〜(Ｖ／Ｇ)2）を示す。領域［Ｐ］に隣
接する領域［Ｖ］にはＯＳＦ核を形成する領域［ＯＳ
Ｆ］（(Ｖ／Ｇ)2〜(Ｖ／Ｇ)3）が存在する。
純度インゴットを成長させるために、インゴットの引上
げ速度をＶ（ｍｍ／分）、インゴットとシリコン融液の
界面近傍のインゴット中の温度勾配をＧ（℃／ｍｍ）と
するときに、Ｖ／Ｇ（ｍｍ2／分・℃）を制御すること
である。この理論では、図１に示すように、Ｖ／Ｇを横
軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥
濃度を同一の縦軸にとって、Ｖ／Ｇと点欠陥濃度との関
係を図式的に表現し、空孔領域と格子間シリコン領域の
境界がＶ／Ｇによって決定されることを説明している。
より詳しくは、Ｖ／Ｇ比が臨界点以上では空孔型点欠陥
濃度が優勢なインゴットが形成される反面、Ｖ／Ｇ比が
臨界点以下では格子間シリコン型点欠陥濃度が優勢なイ
ンゴットが形成される。図１において、［Ｉ］は格子間
シリコン型点欠陥が支配的であって、格子間シリコン型
点欠陥が存在する領域（(Ｖ／Ｇ)1以下）を示し、
［Ｖ］はインゴット内での空孔型点欠陥が支配的であっ
て、空孔型点欠陥の凝集体が存在する領域（(Ｖ／Ｇ)2
以上）を示し、［Ｐ］は空孔型点欠陥の凝集体及び格子
間シリコン型点欠陥の凝集体が存在しないパーフェクト
領域（(Ｖ／Ｇ)1〜(Ｖ／Ｇ)2）を示す。領域［Ｐ］に隣
接する領域［Ｖ］にはＯＳＦ核を形成する領域［ＯＳ
Ｆ］（(Ｖ／Ｇ)2〜(Ｖ／Ｇ)3）が存在する。
【００１５】このパーフェクト領域［Ｐ］は更に領域
［ＰI］と領域［ＰV］に分類される。［ＰI］はＶ／Ｇ
比が上記(Ｖ／Ｇ)1から臨界点までの領域であり、
［ＰV］はＶ／Ｇ比が臨界点から上記(Ｖ／Ｇ)2までの領
域である。即ち、［ＰI］は領域［Ｉ］に隣接し、かつ
侵入型転位を形成し得る最低の格子間シリコン型点欠陥
濃度未満の格子間シリコン型点欠陥濃度を有する領域で
あり、［ＰV］は領域［Ｖ］に隣接し、かつＯＳＦを形
成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃
度を有する領域である。本発明の所定の引上げ速度プロ
ファイルは、インゴットがホットゾーン炉内のシリコン
溶融物から引上げられる時、温度勾配に対する引上げ速
度の比（Ｖ／Ｇ）が格子間シリコン型点欠陥の凝集体の
発生を防止する第１臨界比（(Ｖ／Ｇ)1）以上であっ
て、空孔型点欠陥の凝集体をインゴットの中央にある空
孔型点欠陥が支配的に存在する領域内に制限する第２臨
界比（(Ｖ／Ｇ)2）以下に維持されるように決められ
る。
［ＰI］と領域［ＰV］に分類される。［ＰI］はＶ／Ｇ
比が上記(Ｖ／Ｇ)1から臨界点までの領域であり、
［ＰV］はＶ／Ｇ比が臨界点から上記(Ｖ／Ｇ)2までの領
域である。即ち、［ＰI］は領域［Ｉ］に隣接し、かつ
侵入型転位を形成し得る最低の格子間シリコン型点欠陥
濃度未満の格子間シリコン型点欠陥濃度を有する領域で
あり、［ＰV］は領域［Ｖ］に隣接し、かつＯＳＦを形
成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃
度を有する領域である。本発明の所定の引上げ速度プロ
ファイルは、インゴットがホットゾーン炉内のシリコン
溶融物から引上げられる時、温度勾配に対する引上げ速
度の比（Ｖ／Ｇ）が格子間シリコン型点欠陥の凝集体の
発生を防止する第１臨界比（(Ｖ／Ｇ)1）以上であっ
て、空孔型点欠陥の凝集体をインゴットの中央にある空
孔型点欠陥が支配的に存在する領域内に制限する第２臨
界比（(Ｖ／Ｇ)2）以下に維持されるように決められ
る。
【００１６】この引上げ速度のプロファイルは、実験的
に基準インゴットを軸方向にスライスすることで、又は
これらの技術を組合わせることで、シミュレーションに
よって上記ボロンコフの理論に基づき決定される。即
ち、この決定は、シミュレーションの後、軸方向にスラ
イスしたインゴットを横断方向にスライスしてウェーハ
状態で確認し、更にシミュレーションを繰り返すことに
よりなされる。シミュレーションのために複数種類の引
上げ速度が所定の範囲で決められ、複数個の基準インゴ
ットが成長される。図２に示すように、シミュレーショ
ンのための引上げ速度プロファイルは１．２ｍｍ／分の
ような高い引上げ速度（a）から０．５ｍｍ／分の低い
引上げ速度（c）及び再び高い引上げ速度（d）に調整さ
れる。上記低い引上げ速度は０．４ｍｍ／分又はそれ以
下であることもあってもよく、引上げ速度（b）及び
（d）での変化は線形的なものが望ましい。異なった速
度で引上げられた複数個の基準インゴットは各別に軸方
向にスライスされる。最適のＶ／Ｇが軸方向のスライ
ス、ウェーハの確認及びシミュレーションの結果の相関
関係から決定され、続いて最適な引上げ速度プロファイ
ルが決定され、そのプロファイルでインゴットが製造さ
れる。実際の引上げ速度プロファイルは所望のインゴッ
トの直径、使用される特定のホットゾーン炉及びシリコ
ン融液の品質等を含めてこれに限定されない多くの変数
に依存する。
に基準インゴットを軸方向にスライスすることで、又は
これらの技術を組合わせることで、シミュレーションに
よって上記ボロンコフの理論に基づき決定される。即
ち、この決定は、シミュレーションの後、軸方向にスラ
イスしたインゴットを横断方向にスライスしてウェーハ
状態で確認し、更にシミュレーションを繰り返すことに
よりなされる。シミュレーションのために複数種類の引
上げ速度が所定の範囲で決められ、複数個の基準インゴ
ットが成長される。図２に示すように、シミュレーショ
ンのための引上げ速度プロファイルは１．２ｍｍ／分の
ような高い引上げ速度（a）から０．５ｍｍ／分の低い
引上げ速度（c）及び再び高い引上げ速度（d）に調整さ
れる。上記低い引上げ速度は０．４ｍｍ／分又はそれ以
下であることもあってもよく、引上げ速度（b）及び
（d）での変化は線形的なものが望ましい。異なった速
度で引上げられた複数個の基準インゴットは各別に軸方
向にスライスされる。最適のＶ／Ｇが軸方向のスライ
ス、ウェーハの確認及びシミュレーションの結果の相関
関係から決定され、続いて最適な引上げ速度プロファイ
ルが決定され、そのプロファイルでインゴットが製造さ
れる。実際の引上げ速度プロファイルは所望のインゴッ
トの直径、使用される特定のホットゾーン炉及びシリコ
ン融液の品質等を含めてこれに限定されない多くの変数
に依存する。
【００１７】引上げ速度を徐々に低下させてＶ／Ｇを連
続的に低下させたときのインゴットの断面図を描いてみ
ると、図３に示される事実が分かる。図３には、インゴ
ット内での空孔型点欠陥が支配的に存在する領域が
［Ｖ］、格子間シリコン型点欠陥が支配的に存在する領
域が［Ｉ］、及び空孔型点欠陥の凝集体及び格子間シリ
コン型点欠陥の凝集体が存在しないパーフェクト領域が
［Ｐ］としてそれぞれ示される。前述したようにパーフ
ェクト領域［Ｐ］は更に領域［ＰI］と領域［ＰV］に分
類される。領域［ＰV］はパーフェクト領域［Ｐ］の中
でも凝集体にならない空孔型点欠陥が存在する領域であ
り、領域［ＰI］はパーフェクト領域［Ｐ］の中でも凝
集体にならない格子間シリコン型点欠陥が存在する領域
である。図３に示すように、インゴットの軸方向位置Ｐ
1は、中央に空孔型点欠陥が支配的に存在する領域を含
む。位置Ｐ3は格子間シリコン型点欠陥が支配的に存在
するリング領域及び中央のパーフェクト領域を含む。ま
た位置Ｐ2は、本発明に関連する中央に空孔型点欠陥の
凝集体もなく、縁部分に格子間シリコン型点欠陥の凝集
体もないので全てパーフェクト領域である。
続的に低下させたときのインゴットの断面図を描いてみ
ると、図３に示される事実が分かる。図３には、インゴ
ット内での空孔型点欠陥が支配的に存在する領域が
［Ｖ］、格子間シリコン型点欠陥が支配的に存在する領
域が［Ｉ］、及び空孔型点欠陥の凝集体及び格子間シリ
コン型点欠陥の凝集体が存在しないパーフェクト領域が
［Ｐ］としてそれぞれ示される。前述したようにパーフ
ェクト領域［Ｐ］は更に領域［ＰI］と領域［ＰV］に分
類される。領域［ＰV］はパーフェクト領域［Ｐ］の中
でも凝集体にならない空孔型点欠陥が存在する領域であ
り、領域［ＰI］はパーフェクト領域［Ｐ］の中でも凝
集体にならない格子間シリコン型点欠陥が存在する領域
である。図３に示すように、インゴットの軸方向位置Ｐ
1は、中央に空孔型点欠陥が支配的に存在する領域を含
む。位置Ｐ3は格子間シリコン型点欠陥が支配的に存在
するリング領域及び中央のパーフェクト領域を含む。ま
た位置Ｐ2は、本発明に関連する中央に空孔型点欠陥の
凝集体もなく、縁部分に格子間シリコン型点欠陥の凝集
体もないので全てパーフェクト領域である。
【００１８】図３から明らかなように、位置Ｐ1に対応
したウェーハＷ1は、中央に空孔型点欠陥が支配的に存
在する領域を含む。位置Ｐ3に対応したウェーハＷ3は、
格子間シリコン型点欠陥が支配的に存在するリング及び
中央のパーフェクト領域を含む。また位置Ｐ2に対応し
たウェーハＷ2は、本発明に係るウェーハであって、中
央に空孔型点欠陥の凝集体もないし、縁部分に格子間シ
リコン型点欠陥の凝集体もないので全てパーフェクト領
域であって、領域［ＰV］と領域［ＰI］とが混在する領
域である。この空孔型点欠陥が支配的に存在する領域の
パーフェクト領域に接する僅かな領域（図１の(Ｖ／Ｇ)
2〜(Ｖ／Ｇ)3）は、ウェーハ面内でＣＯＰもＬ／Ｄも発
生していない領域である。しかしこのシリコンウェーハ
Ｗ1に対して、従来のＯＳＦ顕在化熱処理に従った、酸
素雰囲気下、１０００℃±３０℃の温度で２〜５時間熱
処理し、引続き１１３０℃±３０℃の温度で１〜１６時
間熱処理すると、ＯＳＦを生じる。図４Ａに示すよう
に、ウェーハＷ1ではウェーハの半径の１／２付近にＯ
ＳＦリングが発生する。このＯＳＦリングで囲まれた空
孔型点欠陥が支配的に存在する領域はＣＯＰが出現する
傾向がある。
したウェーハＷ1は、中央に空孔型点欠陥が支配的に存
在する領域を含む。位置Ｐ3に対応したウェーハＷ3は、
格子間シリコン型点欠陥が支配的に存在するリング及び
中央のパーフェクト領域を含む。また位置Ｐ2に対応し
たウェーハＷ2は、本発明に係るウェーハであって、中
央に空孔型点欠陥の凝集体もないし、縁部分に格子間シ
リコン型点欠陥の凝集体もないので全てパーフェクト領
域であって、領域［ＰV］と領域［ＰI］とが混在する領
域である。この空孔型点欠陥が支配的に存在する領域の
パーフェクト領域に接する僅かな領域（図１の(Ｖ／Ｇ)
2〜(Ｖ／Ｇ)3）は、ウェーハ面内でＣＯＰもＬ／Ｄも発
生していない領域である。しかしこのシリコンウェーハ
Ｗ1に対して、従来のＯＳＦ顕在化熱処理に従った、酸
素雰囲気下、１０００℃±３０℃の温度で２〜５時間熱
処理し、引続き１１３０℃±３０℃の温度で１〜１６時
間熱処理すると、ＯＳＦを生じる。図４Ａに示すよう
に、ウェーハＷ1ではウェーハの半径の１／２付近にＯ
ＳＦリングが発生する。このＯＳＦリングで囲まれた空
孔型点欠陥が支配的に存在する領域はＣＯＰが出現する
傾向がある。
【００１９】なお、ＣＯＰやＬ／Ｄなどの点欠陥の凝集
体は検出方法によって検出感度、検出下限値が異なる値
を示すことがある。そのため、本明細書において、「点
欠陥の凝集体が存在しない」の意味は、鏡面加工された
シリコン単結晶を無攪拌セコエッチングを施した後に光
学顕微鏡により、観察面積とエッチング取り代との積を
検査体積として観察した際に、フローパターン（空孔型
欠陥）及び転位クラスタ（格子間シリコン型点欠陥）の
各凝集体が１×１０-3ｃｍ3の検査体積に対して１個欠
陥が検出された場合を検出下限値（１×１０3個／ｃ
ｍ3）とするとき、点欠陥の凝集体の数が上記検出下限
値以下であることをいう。
体は検出方法によって検出感度、検出下限値が異なる値
を示すことがある。そのため、本明細書において、「点
欠陥の凝集体が存在しない」の意味は、鏡面加工された
シリコン単結晶を無攪拌セコエッチングを施した後に光
学顕微鏡により、観察面積とエッチング取り代との積を
検査体積として観察した際に、フローパターン（空孔型
欠陥）及び転位クラスタ（格子間シリコン型点欠陥）の
各凝集体が１×１０-3ｃｍ3の検査体積に対して１個欠
陥が検出された場合を検出下限値（１×１０3個／ｃ
ｍ3）とするとき、点欠陥の凝集体の数が上記検出下限
値以下であることをいう。
【００２０】本発明のシリコンウェーハは上述したウェ
ーハＷ2であって、その平面図は図４Ｂに示される。ウ
ェーハＷ2は本発明の熱処理によりこのウェーハＷ2に所
望の密度以上の酸素析出核を発生させるために、その酸
素濃度が０．９７×１０18〜１．４×１０18ａｔｏｍｓ
／ｃｍ3（旧ＡＳＴＭ）であることが必要である。
ーハＷ2であって、その平面図は図４Ｂに示される。ウ
ェーハＷ2は本発明の熱処理によりこのウェーハＷ2に所
望の密度以上の酸素析出核を発生させるために、その酸
素濃度が０．９７×１０18〜１．４×１０18ａｔｏｍｓ
／ｃｍ3（旧ＡＳＴＭ）であることが必要である。
【００２１】次に上記シリコンウェーハＷ2の熱処理に
ついて説明する。本発明の第１の熱処理方法はウェーハ
Ｗ2をシラン化合物と一酸化二窒素の混合ガス雰囲気
下、７００〜９００℃で３０〜１２０分間保持すること
を特徴とする。本発明の第１の熱処理方法は、ウェーハ
の表面をＨＴＯ（High Temperature Oxide）処理すると
きの熱処理条件（保持温度７００〜９００℃、保持時間
３０〜１２０分）に含まれる。なお、ＨＴＯは中温熱Ｃ
ＶＤ酸化膜である。このＨＴＯは一般にエピタキシャル
プロセスに用いられ、加工の際の保護膜として形成され
る。また、Ａｌ配線以下のポリシリコン状の層間絶縁膜
などにも使用されている。このＨＴＯ処理によるウェー
ハへの酸化膜の形成を請求項１に係る熱処理条件に従っ
て行えば、酸化膜の形成によって、本発明の目的を達成
することができる。このときの酸化膜の厚さは５００Å
〜５０００Åである。なお、このウェーハの形態は、酸
化膜をそのまま残存させて次工程でのポリッシング工程
で除去してもよいし、或いはフッ酸を水で希釈した酸エ
ッチング液により酸化膜を除去してもよい。更に上記熱
処理を行うことにより、ウェーハプロセスのうちの酸素
ドナーキラー処理が不要となる。
ついて説明する。本発明の第１の熱処理方法はウェーハ
Ｗ2をシラン化合物と一酸化二窒素の混合ガス雰囲気
下、７００〜９００℃で３０〜１２０分間保持すること
を特徴とする。本発明の第１の熱処理方法は、ウェーハ
の表面をＨＴＯ（High Temperature Oxide）処理すると
きの熱処理条件（保持温度７００〜９００℃、保持時間
３０〜１２０分）に含まれる。なお、ＨＴＯは中温熱Ｃ
ＶＤ酸化膜である。このＨＴＯは一般にエピタキシャル
プロセスに用いられ、加工の際の保護膜として形成され
る。また、Ａｌ配線以下のポリシリコン状の層間絶縁膜
などにも使用されている。このＨＴＯ処理によるウェー
ハへの酸化膜の形成を請求項１に係る熱処理条件に従っ
て行えば、酸化膜の形成によって、本発明の目的を達成
することができる。このときの酸化膜の厚さは５００Å
〜５０００Åである。なお、このウェーハの形態は、酸
化膜をそのまま残存させて次工程でのポリッシング工程
で除去してもよいし、或いはフッ酸を水で希釈した酸エ
ッチング液により酸化膜を除去してもよい。更に上記熱
処理を行うことにより、ウェーハプロセスのうちの酸素
ドナーキラー処理が不要となる。
【００２２】保持温度が７００℃未満の場合には、一酸
化二窒素が十分に分解せず酸化膜が形成されない。従っ
て、酸素析出核が十分に増加せず、半導体デバイスメー
カーのデバイス製造工程で熱処理を行ったときに、ＩＧ
効果を奏するのに必要なＢＭＤ密度が得られない。保持
温度の上限が９００℃であるのは、現在一般的に使われ
ているＣＶＤ装置の最高限界温度が９００℃であるため
である。また、保持時間が３０分未満では、シリコン基
板中に微小欠陥核が十分に形成されない。保持時間が１
２０分以上では生産性が低下する。
化二窒素が十分に分解せず酸化膜が形成されない。従っ
て、酸素析出核が十分に増加せず、半導体デバイスメー
カーのデバイス製造工程で熱処理を行ったときに、ＩＧ
効果を奏するのに必要なＢＭＤ密度が得られない。保持
温度の上限が９００℃であるのは、現在一般的に使われ
ているＣＶＤ装置の最高限界温度が９００℃であるため
である。また、保持時間が３０分未満では、シリコン基
板中に微小欠陥核が十分に形成されない。保持時間が１
２０分以上では生産性が低下する。
【００２３】本発明の第１の熱処理方法は具体的には、
図５に示すように、先ずシリコンウェーハをＣＶＤ装置
のチャンバに入れ、７００〜９００℃、好ましくは７５
０〜８５０℃の範囲で所定スピード５〜３０ｃｍ／分、
好ましくは１０ｃｍ／分のスピードでロードした後にそ
の所定温度で３０〜９０分保持して不活性ガスによりチ
ャンバ内をパージする。パージガスは通常Ｎ2ガスが用
いられる。シリコンウェーハを７００〜９００℃の範囲
で所定スピード１０ｃｍ／分でロードしたのは、スルー
プット（単位時間当りに処理できる数量）を少しでも多
くするためである。次いでこのシリコンウェーハを７０
０〜９００℃、好ましくは７５０〜８５０℃の範囲の所
定温度で３０〜１２０分間保持した状態でシラン化合物
と一酸化二窒素の混合ガスをチャンバ内に注入し、ウェ
ーハの表面に中温熱ＣＶＤ酸化膜を形成する。ここで３
０〜１２０分間保持するのは、シリコンウェーハ中に微
小欠陥核を十分に形成させるためである。次に所定温度
で３０分保持して混合ガスの立ち下げ処理を行う。更に
上記中温熱ＣＶＤ酸化膜を形成したウェーハをチャンバ
から取出して常温まで自然冷却する。中温熱ＣＶＤ酸化
膜形成後にウェーハを所定スピード１０ｃｍ／分でアン
ロードしたのは少しでもスループットを多くするためで
ある。
図５に示すように、先ずシリコンウェーハをＣＶＤ装置
のチャンバに入れ、７００〜９００℃、好ましくは７５
０〜８５０℃の範囲で所定スピード５〜３０ｃｍ／分、
好ましくは１０ｃｍ／分のスピードでロードした後にそ
の所定温度で３０〜９０分保持して不活性ガスによりチ
ャンバ内をパージする。パージガスは通常Ｎ2ガスが用
いられる。シリコンウェーハを７００〜９００℃の範囲
で所定スピード１０ｃｍ／分でロードしたのは、スルー
プット（単位時間当りに処理できる数量）を少しでも多
くするためである。次いでこのシリコンウェーハを７０
０〜９００℃、好ましくは７５０〜８５０℃の範囲の所
定温度で３０〜１２０分間保持した状態でシラン化合物
と一酸化二窒素の混合ガスをチャンバ内に注入し、ウェ
ーハの表面に中温熱ＣＶＤ酸化膜を形成する。ここで３
０〜１２０分間保持するのは、シリコンウェーハ中に微
小欠陥核を十分に形成させるためである。次に所定温度
で３０分保持して混合ガスの立ち下げ処理を行う。更に
上記中温熱ＣＶＤ酸化膜を形成したウェーハをチャンバ
から取出して常温まで自然冷却する。中温熱ＣＶＤ酸化
膜形成後にウェーハを所定スピード１０ｃｍ／分でアン
ロードしたのは少しでもスループットを多くするためで
ある。
【００２４】本発明の第２の熱処理方法はウェーハＷ2
をシラン化合物と酸素と窒素の混合ガス雰囲気下、３５
０〜４５０℃で５〜６０分間保持することを特徴とす
る。本発明の第２の熱処理方法は、ウェーハの表面をＬ
ＴＯ（Low Temperature Oxide）処理するときの熱処理
条件（保持温度３５０〜４５０℃、保持時間５〜６０
分）に含まれる。なお、ＬＴＯは低温熱ＣＶＤ酸化膜で
ある。このＬＴＯ処理は一般に形成温度が低いことから
Ａｌ配線以降の層間絶縁膜に用いられる。このＬＴＯ処
理によるウェーハへの酸化膜の形成を請求項４に係る熱
処理条件に従って行えば、酸化膜の形成によって、本発
明の目的を達成することができる。このときの酸化膜の
厚さは５００Å〜５０００Åである。なお、このウェー
ハの形態は、酸化膜をそのまま残存させて次工程でのポ
リッシング工程で除去してもよいし、或いはフッ酸を水
で希釈した酸エッチング液により酸化膜を除去してもよ
い。
をシラン化合物と酸素と窒素の混合ガス雰囲気下、３５
０〜４５０℃で５〜６０分間保持することを特徴とす
る。本発明の第２の熱処理方法は、ウェーハの表面をＬ
ＴＯ（Low Temperature Oxide）処理するときの熱処理
条件（保持温度３５０〜４５０℃、保持時間５〜６０
分）に含まれる。なお、ＬＴＯは低温熱ＣＶＤ酸化膜で
ある。このＬＴＯ処理は一般に形成温度が低いことから
Ａｌ配線以降の層間絶縁膜に用いられる。このＬＴＯ処
理によるウェーハへの酸化膜の形成を請求項４に係る熱
処理条件に従って行えば、酸化膜の形成によって、本発
明の目的を達成することができる。このときの酸化膜の
厚さは５００Å〜５０００Åである。なお、このウェー
ハの形態は、酸化膜をそのまま残存させて次工程でのポ
リッシング工程で除去してもよいし、或いはフッ酸を水
で希釈した酸エッチング液により酸化膜を除去してもよ
い。
【００２５】
【実施例】次に本発明の実施例を比較例とともに説明す
る。 ＜実施例１＞シリコン単結晶引上げ装置を用いて直径８
インチのボロン（Ｂ）がドープされたｐ型のシリコンイ
ンゴットを引上げた。このインゴットは直胴部の長さが
１２００ｍｍ、結晶方位が（１００）、抵抗率が約１０
Ωｃｍ、酸素濃度が１．０×１０18ａｔｏｍｓ／ｃｍ3
（旧ＡＳＴＭ）であった。インゴットは、引上げ時のＶ
／Ｇを０．１４ｍｍ2／分・℃から０．２２ｍｍ2／分・
℃まで連続的に減少させながら、同一条件で２本育成し
た。そのうちの１本のインゴットは図３に示すように引
上げ方向にインゴット中心を切断し、各領域の位置を調
べ、別の１本から図３のＰ2に対応する位置のシリコン
ウェーハＷ2を切出し、試料とした。この例では試料と
なるウェーハは、中心部に領域［ＰV］を有し、その周
囲に領域［ＰI］を有し、更にその周囲に領域［ＰV］を
有する図４Ｂに示すウェーハＷ2である。インゴットか
ら切出し鏡面研磨したこのウェーハＷ2を３体積％のモ
ノシランと９７体積％の一酸化二窒素を混合したガスの
雰囲気下で、８００℃で６０分間保持する熱処理を行っ
た。
る。 ＜実施例１＞シリコン単結晶引上げ装置を用いて直径８
インチのボロン（Ｂ）がドープされたｐ型のシリコンイ
ンゴットを引上げた。このインゴットは直胴部の長さが
１２００ｍｍ、結晶方位が（１００）、抵抗率が約１０
Ωｃｍ、酸素濃度が１．０×１０18ａｔｏｍｓ／ｃｍ3
（旧ＡＳＴＭ）であった。インゴットは、引上げ時のＶ
／Ｇを０．１４ｍｍ2／分・℃から０．２２ｍｍ2／分・
℃まで連続的に減少させながら、同一条件で２本育成し
た。そのうちの１本のインゴットは図３に示すように引
上げ方向にインゴット中心を切断し、各領域の位置を調
べ、別の１本から図３のＰ2に対応する位置のシリコン
ウェーハＷ2を切出し、試料とした。この例では試料と
なるウェーハは、中心部に領域［ＰV］を有し、その周
囲に領域［ＰI］を有し、更にその周囲に領域［ＰV］を
有する図４Ｂに示すウェーハＷ2である。インゴットか
ら切出し鏡面研磨したこのウェーハＷ2を３体積％のモ
ノシランと９７体積％の一酸化二窒素を混合したガスの
雰囲気下で、８００℃で６０分間保持する熱処理を行っ
た。
【００２６】＜比較例１＞実施例１と同じインゴットか
ら切出し鏡面研磨したウェーハＷ2の熱処理を行わなか
った。 ＜比較評価１＞半導体デバイスメーカーのデバイス製造
工程における熱処理に模して、実施例１及び比較例１の
ウェーハＷ2をそれぞれ窒素及び酸素の混合ガス雰囲気
下、８００℃で４時間保持した後、窒素及び酸素の混合
ガス雰囲気下、１０００℃で１６時間保持する熱処理を
行った。熱処理後、酸化膜除去を行い、ヨウ素パッシベ
ーションにより、ライフタイムを測定した。図６に実施
例１及び比較例１のライフタイムのウェーハ径方向分布
図を示す。図６より明らかなように、比較例１では［Ｐ
I］の領域は析出が抑制されてしまうため、ライフタイ
ムが高くなっている。これに対して実施例１では中心か
ら端部までの全面にライフタイムが抑制されていること
が判る。バルク中に何らかの微小欠陥核が存在し、それ
によってライフタイムが低下したと考えられる。
ら切出し鏡面研磨したウェーハＷ2の熱処理を行わなか
った。 ＜比較評価１＞半導体デバイスメーカーのデバイス製造
工程における熱処理に模して、実施例１及び比較例１の
ウェーハＷ2をそれぞれ窒素及び酸素の混合ガス雰囲気
下、８００℃で４時間保持した後、窒素及び酸素の混合
ガス雰囲気下、１０００℃で１６時間保持する熱処理を
行った。熱処理後、酸化膜除去を行い、ヨウ素パッシベ
ーションにより、ライフタイムを測定した。図６に実施
例１及び比較例１のライフタイムのウェーハ径方向分布
図を示す。図６より明らかなように、比較例１では［Ｐ
I］の領域は析出が抑制されてしまうため、ライフタイ
ムが高くなっている。これに対して実施例１では中心か
ら端部までの全面にライフタイムが抑制されていること
が判る。バルク中に何らかの微小欠陥核が存在し、それ
によってライフタイムが低下したと考えられる。
【００２７】＜比較評価２＞比較評価１での微小欠陥核
を確認するため、実施例１及び比較例１のウェーハＷ2
を用意し、これらウェーハＷ2の表面に濃度が８×１０
12ａｔｏｍｓ／ｃｍ3のＦｅを含む溶液を滴下し、スピ
ンコートすることにより、ウェーハ表面をＦｅで強制的
に汚染した。汚染したウェーハＷ2を８００℃で４時間
熱処理した後、１０００℃で１６時間熱処理して、Ｆｅ
元素をウェーハのバルク中に拡散させた。汚染したＦｅ
のＩＧ効果を確かめるため、これらのウェーハをＤＬＴ
Ｓ（DeepLevel Transient Spectroscopy）法によりウェ
ーハ表面のＦｅ濃度を測定した。実施例１及び比較例１
のＦｅ濃度のウェーハ径方向分布図を図７に示す。図７
より明らかなように、比較例１では汚染した濃度である
８×１０12ａｔｏｍｓ／ｃｍ3のＦｅが検出された。こ
れに対して、本発明の熱処理方法を施した実施例１では
Ｆｅ濃度がほぼ径方向に均一に２×１０12ａｔｏｍｓ／
ｃｍ3まで低下していることが判る。
を確認するため、実施例１及び比較例１のウェーハＷ2
を用意し、これらウェーハＷ2の表面に濃度が８×１０
12ａｔｏｍｓ／ｃｍ3のＦｅを含む溶液を滴下し、スピ
ンコートすることにより、ウェーハ表面をＦｅで強制的
に汚染した。汚染したウェーハＷ2を８００℃で４時間
熱処理した後、１０００℃で１６時間熱処理して、Ｆｅ
元素をウェーハのバルク中に拡散させた。汚染したＦｅ
のＩＧ効果を確かめるため、これらのウェーハをＤＬＴ
Ｓ（DeepLevel Transient Spectroscopy）法によりウェ
ーハ表面のＦｅ濃度を測定した。実施例１及び比較例１
のＦｅ濃度のウェーハ径方向分布図を図７に示す。図７
より明らかなように、比較例１では汚染した濃度である
８×１０12ａｔｏｍｓ／ｃｍ3のＦｅが検出された。こ
れに対して、本発明の熱処理方法を施した実施例１では
Ｆｅ濃度がほぼ径方向に均一に２×１０12ａｔｏｍｓ／
ｃｍ3まで低下していることが判る。
【００２８】
【発明の効果】以上述べたように、本発明の熱処理方法
によれば、領域［ＰV］と領域［ＰI］の混合領域からな
りかつ酸素濃度が０．９７×１０18〜１．４×１０18ａ
ｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であるシリコンウェー
ハをシラン化合物と一酸化二窒素の混合ガス雰囲気下、
７００〜９００℃で３０〜１２０分間保持するか、又は
シリコンウェーハをシラン化合物と酸素と窒素の混合ガ
ス雰囲気下、３５０〜４５０℃で５〜６０分間保持する
ことにより、点欠陥の凝集体が存在しないことに加え
て、領域［ＰI］にも所望の密度以上の微小欠陥核が形
成される。この熱処理を終了したウェーハは半導体デバ
イスメーカーのデバイス製造工程の熱処理を行うことに
よってＩＧ効果を発揮することができる。更に本発明の
熱処理を行うことにより、従来行われていた酸素ドナー
キラー処理が不要となる利点もある。
によれば、領域［ＰV］と領域［ＰI］の混合領域からな
りかつ酸素濃度が０．９７×１０18〜１．４×１０18ａ
ｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であるシリコンウェー
ハをシラン化合物と一酸化二窒素の混合ガス雰囲気下、
７００〜９００℃で３０〜１２０分間保持するか、又は
シリコンウェーハをシラン化合物と酸素と窒素の混合ガ
ス雰囲気下、３５０〜４５０℃で５〜６０分間保持する
ことにより、点欠陥の凝集体が存在しないことに加え
て、領域［ＰI］にも所望の密度以上の微小欠陥核が形
成される。この熱処理を終了したウェーハは半導体デバ
イスメーカーのデバイス製造工程の熱処理を行うことに
よってＩＧ効果を発揮することができる。更に本発明の
熱処理を行うことにより、従来行われていた酸素ドナー
キラー処理が不要となる利点もある。
【図１】ボロンコフの理論を基づいた、Ｖ／Ｇ比が臨界
点以上では空孔豊富インゴットが形成され、Ｖ／Ｇ比が
臨界点以下では格子間シリコン豊富インゴットが形成さ
れることを示す図。
点以上では空孔豊富インゴットが形成され、Ｖ／Ｇ比が
臨界点以下では格子間シリコン豊富インゴットが形成さ
れることを示す図。
【図２】所望の引上げ速度プロファイルを決定するため
の引上げ速度の変化を示す特性図。
の引上げ速度の変化を示す特性図。
【図３】本発明による基準インゴットの空孔が支配的に
存在する領域、格子間シリコンが支配的に存在する領域
及びパーフェクト領域を示すＸ線トポグラフィの概略
図。
存在する領域、格子間シリコンが支配的に存在する領域
及びパーフェクト領域を示すＸ線トポグラフィの概略
図。
【図４】Ａ 図３の位置Ｐ1に対応するシリコンウェー
ハＷ1にＯＳＦリングが出現する状況を示すウェーハＷ1
の平面図。Ｂ 図３の位置Ｐ2に対応するシリコンウェ
ーハＷ2の平面図。
ハＷ1にＯＳＦリングが出現する状況を示すウェーハＷ1
の平面図。Ｂ 図３の位置Ｐ2に対応するシリコンウェ
ーハＷ2の平面図。
【図５】ウェーハにＨＴＯを形成する前後の熱処理温度
の時間に対する変化を示す図。
の時間に対する変化を示す図。
【図６】実施例１及び比較例１のライフタイムのウェー
ハ径方向分布図。
ハ径方向分布図。
【図７】比較評価２における実施例１及び比較例１のＦ
ｅ濃度のウェーハ径方向分布図。
ｅ濃度のウェーハ径方向分布図。
Claims (6)
- 【請求項１】 シリコン単結晶インゴット内での格子間
シリコン型点欠陥が支配的に存在する領域を［Ｉ］と
し、空孔型点欠陥が支配的に存在する領域を［Ｖ］と
し、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥
の凝集体が存在しないパーフェクト領域を［Ｐ］とする
とき、 前記パーフェクト領域［Ｐ］からなるインゴットから切
出された点欠陥の凝集体が存在しないシリコンウェーハ
の熱処理方法であって、 前記領域［Ｉ］に隣接しかつ前記パーフェクト領域
［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリ
コン濃度未満の領域を［ＰI］とし、前記領域［Ｖ］に
隣接しかつ前記パーフェクト領域［Ｐ］に属しＣＯＰ又
はＦＰＤを形成し得る空孔濃度以下の領域を［ＰV］と
するとき、 前記領域［ＰV］と領域［ＰI］の混合領域からなりかつ
酸素濃度が０．９７×１０18〜１．４×１０18ａｔｏｍ
ｓ／ｃｍ3（旧ＡＳＴＭ）であるシリコン単結晶インゴ
ットを引上げ、 前記インゴットから切出されたシリコンウェーハをシラ
ン化合物と一酸化二窒素の混合ガス雰囲気下、７００〜
９００℃で３０〜１２０分間保持することを特徴とする
シリコンウェーハの熱処理方法。 - 【請求項２】 混合ガスがシラン化合物１〜１０体積％
と一酸化二窒素９０〜９９体積％を混合したガスである
請求項１記載の熱処理方法。 - 【請求項３】 シラン化合物がモノシラン、ジシラン、
トリシラン又はジクロルシランである請求項１記載の熱
処理方法。 - 【請求項４】 シリコン単結晶インゴット内での格子間
シリコン型点欠陥が支配的に存在する領域を［Ｉ］と
し、空孔型点欠陥が支配的に存在する領域を［Ｖ］と
し、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥
の凝集体が存在しないパーフェクト領域を［Ｐ］とする
とき、 前記パーフェクト領域［Ｐ］からなるインゴットから切
出された点欠陥の凝集体が存在しないシリコンウェーハ
の熱処理方法であって、 前記領域［Ｉ］に隣接しかつ前記パーフェクト領域
［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリ
コン濃度未満の領域を［ＰI］とし、前記領域［Ｖ］に
隣接しかつ前記パーフェクト領域［Ｐ］に属しＣＯＰ又
はＦＰＤを形成し得る空孔濃度以下の領域を［ＰV］と
するとき、 前記領域［ＰV］と領域［ＰI］の混合領域からなりかつ
酸素濃度が０．９７×１０18〜１．４×１０18ａｔｏｍ
ｓ／ｃｍ3（旧ＡＳＴＭ）であるシリコン単結晶インゴ
ットを引上げ、 前記インゴットから切出されたシリコンウェーハをシラ
ン化合物と酸素と窒素の混合ガス雰囲気下、３５０〜４
５０℃で５〜６０分間保持することを特徴とするシリコ
ンウェーハの熱処理方法。 - 【請求項５】 混合ガスがシラン化合物３０〜４０体積
％と酸素５０〜６０体積％と窒素５〜１０体積％を混合
したガスである請求項４記載の熱処理方法。 - 【請求項６】 シラン化合物がモノシラン、ジシラン又
はトリシランである請求項４記載の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328794A JP2002134513A (ja) | 2000-10-27 | 2000-10-27 | シリコンウェーハの熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328794A JP2002134513A (ja) | 2000-10-27 | 2000-10-27 | シリコンウェーハの熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134513A true JP2002134513A (ja) | 2002-05-10 |
Family
ID=18805595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000328794A Pending JP2002134513A (ja) | 2000-10-27 | 2000-10-27 | シリコンウェーハの熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476149B2 (en) | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127432A (ja) * | 1990-09-18 | 1992-04-28 | Kyushu Electron Metal Co Ltd | 常圧ｃｖｄ装置 |
| JPH07335876A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | ゲート絶縁膜の形成方法 |
| JPH0855995A (ja) * | 1994-08-11 | 1996-02-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH08330316A (ja) * | 1995-05-31 | 1996-12-13 | Sumitomo Sitix Corp | シリコン単結晶ウェーハおよびその製造方法 |
| JPH1079386A (ja) * | 1996-09-04 | 1998-03-24 | Kokusai Electric Co Ltd | 二酸化珪素膜の形成方法 |
| JPH11214322A (ja) * | 1998-01-29 | 1999-08-06 | Sumitomo Metal Ind Ltd | シリコン半導体基板の製造方法 |
| JP2000277404A (ja) * | 1999-03-26 | 2000-10-06 | Mitsubishi Materials Silicon Corp | シリコンウェーハ |
-
2000
- 2000-10-27 JP JP2000328794A patent/JP2002134513A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127432A (ja) * | 1990-09-18 | 1992-04-28 | Kyushu Electron Metal Co Ltd | 常圧ｃｖｄ装置 |
| JPH07335876A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | ゲート絶縁膜の形成方法 |
| JPH0855995A (ja) * | 1994-08-11 | 1996-02-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH08330316A (ja) * | 1995-05-31 | 1996-12-13 | Sumitomo Sitix Corp | シリコン単結晶ウェーハおよびその製造方法 |
| JPH1079386A (ja) * | 1996-09-04 | 1998-03-24 | Kokusai Electric Co Ltd | 二酸化珪素膜の形成方法 |
| JPH11214322A (ja) * | 1998-01-29 | 1999-08-06 | Sumitomo Metal Ind Ltd | シリコン半導体基板の製造方法 |
| JP2000277404A (ja) * | 1999-03-26 | 2000-10-06 | Mitsubishi Materials Silicon Corp | シリコンウェーハ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476149B2 (en) | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581047B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| KR100369760B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| US8231852B2 (en) | Silicon wafer and method for producing the same | |
| US8529695B2 (en) | Method for manufacturing a silicon wafer | |
| TWI471940B (zh) | Silicon substrate manufacturing method and silicon substrate | |
| KR101822479B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP2001217251A (ja) | シリコンウェーハの熱処理方法 | |
| JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
| JP3731417B2 (ja) | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 | |
| JP4131077B2 (ja) | シリコンウェーハの製造方法 | |
| JP2004043256A (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| JPH11322491A (ja) | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ | |
| JP4107628B2 (ja) | シリコンウェーハにｉｇ効果を付与するための前熱処理方法 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| US7014704B2 (en) | Method for growing silicon single crystal | |
| JP4182640B2 (ja) | シリコン単結晶の育成方法 | |
| JP2001102385A (ja) | 点欠陥の凝集体が存在しないシリコンウェーハ | |
| JP3855531B2 (ja) | ポリシリコン層付きシリコンウェーハ及びその製造方法 | |
| JP2002134513A (ja) | シリコンウェーハの熱処理方法 | |
| JP2002134517A (ja) | シリコンウェーハの熱処理方法 | |
| JP3855527B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP4748178B2 (ja) | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 | |
| JP4259708B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US7122082B2 (en) | Silicon wafer and manufacturing method thereof | |
| KR100369767B1 (ko) | 실리콘 웨이퍼의 열처리 방법 및 이 방법에 사용되는 웨이퍼 및 이 방법으로 열처리한 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070306 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |
|
| A521 | Written amendment |
Effective date: 20070926 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071102 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071122 |