JP4510997B2 - シリコン半導体基板およびその製造方法 - Google Patents
シリコン半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP4510997B2 JP4510997B2 JP2000210597A JP2000210597A JP4510997B2 JP 4510997 B2 JP4510997 B2 JP 4510997B2 JP 2000210597 A JP2000210597 A JP 2000210597A JP 2000210597 A JP2000210597 A JP 2000210597A JP 4510997 B2 JP4510997 B2 JP 4510997B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- atoms
- silicon single
- ωcm
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体基板及びその製造方法に関するもので、特に、ゲッタリング特性に優れ、かつ表面欠陥が少なくＴＤＤＢ特性に優れた品質のシリコン半導体基板、及びその製造方法に関するものである。
【０００２】
【従来の技術】
高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー法により製造されるシリコン半導体基板には結晶製造中に混入した酸素が過飽和に存在しており、それが後のデバイスプロセス中に析出してウエハ内部に酸素析出物が形成される。この酸素析出物がウエハ内部に十分な量存在した場合、デバイスプロセス中に混入してくる重金属はウエハ内部に吸収され、デバイス活性層であるウエハ表面は清浄に保たれる。このような技術をイントリンシックゲッタリングと呼び、重金属汚染によるデバイス特性劣化を防止する効果があるため、シリコン単結晶基板にはデバイスプロセス中に適度の酸素析出が起こることが求められている。
【０００３】
近年、高品質デバイス用の基板として、シリコン単結晶ウエハの上に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積させた、シリコン半導体基板（所謂エピウエハ）が用いられてきている。しかし、エピウエハは、その製造プロセス上で１１００℃以上の高温熱処理を経るため、デバイスプロセス中の酸素析出が起こらなくなり、ゲッタリング特性がシリコン単結晶ウエハに比べて劣ることが分かってきた。この原因は、エピ層堆積プロセスの高温熱処理中に、その後のデバイスプロセスにおいて酸素析出の核となる酸素析出核が消滅するためと考えられる。
【０００４】
このようなエピ層堆積による酸素析出不足を補うため、例えば特開平８-２５０５０６号公報には、ウエハ内部に酸素析出物を形成する熱処理工程と、酸素析出物密度を制御するための温度保持工程を施した後、ウエハ表面にエピ層を成長させたエピウエハが提案されている。また、特開平９-１９９５０７号公報では、特定の熱処理により、表面よりほぼ均一にＳｉＯ2析出物を所定量含有させた後に、エピ層成長させたエピウエハが提案されている。これらの結晶では、エピ層堆積の高温熱処理中でも消えないような酸素析出核が作り込まれているため、エピウエハになった後もデバイスプロセス中で酸素析出が十分起こり、ゲッタリング特性に優れている。しかし、上記方法では、エピ層堆積プロセス中でも消えないような酸素析出物を作り込むためのウエハの熱処理工程が複雑なものとなるため、生産性を損なうとともにウエハコストを増大させるという問題点があった。
【０００５】
これとは別に、不純物元素を添加して析出を促進させる手法も提案されている。特に、窒素を添加した場合、酸素析出の核が安定となりエピ層堆積後も酸素析出が起こることが分かってきた。例えば、特開平１１-１８９４９３号公報には、窒素を１×１０13／ｃｍ3以上添加したシリコンウエハにエピ層を堆積することで、その後のプロセス熱処理で十分な析出が起こり、ゲッタリング特性に優れたエピウエハを製造することが提案されている。本方法は、ＯＳＦ領域がシリコン単結晶ウエハ内に存在するような窒素添加シリコン単結晶ウエハを使うことを特徴としている。しかし、そのような窒素添加シリコン単結晶ウエハにエピ層を堆積した場合、シリコン単結晶ウエハのＯＳＦ領域に当たる部分に堆積されたエピ層の中に結晶欠陥が発生し、ＴＤＤＢ（Time Dependent Dielectric Breakdown：経時絶縁破壊）特性などのデバイス特性を低下させてしまう。そのため、この方法では、エピウエハとして実用的ではない。
【０００６】
【発明が解決しようとする課題】
窒素添加されたシリコン単結晶ウエハにエピ層を堆積した時に発生する結晶欠陥は、エピ層堆積する前のシリコン単結晶ウエハの品質に起因していることがわかってきた。よって、窒素添加シリコン単結晶ウエハをエピウエハの基板として使用する場合は、従来の酸素析出という品質の他に、エピ層に欠陥が発生しないような品質の窒素添加シリコン単結晶ウエハを作り込む必要がある。
【０００７】
本発明は、窒素添加シリコン単結晶ウエハの結晶品質を改善することにより、エピ層に欠陥がなく、更にデバイスプロセス中の酸素析出能に優れ、重金属のゲッタリング能力も良好であるようなシリコン半導体基板、及びそのようなシリコン半導体基板の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
本発明者らは、シリコン融液中に窒素を添加し、種々の育成条件でシリコン単結晶を製造し、その結晶から切り出したシリコン単結晶ウエハにエピ層堆積を行って、エピ層に生成する結晶欠陥を調査した。同時に、エピ層堆積前の状態でのシリコン単結晶ウエハの品質も詳細に調査した。その結果、エピ層には、後に述べる二種類の結晶欠陥が発生し、これら結晶欠陥は、エピ層堆積前の窒素添加シリコン単結晶ウエハに存在している微小欠陥の内、シリコン単結晶ウエハ表面に露出していたものが、エピ層に転写されて形成されたものであることがわかった。詳細な検討の結果、エピ層結晶欠陥の発生を防止するためには、
（ａ） 結晶製造条件の最適化により窒素添加シリコン単結晶ウエハの微小欠陥をなくす、
（ｂ） エピ層堆積前の前処理で窒素添加シリコン単結晶ウエハの微小欠陥を消滅させる、
と言う二つの方法が有効であることが判明し、これらの知見を以て、本発明を完成した。
【０００９】
すなわち、本発明は、
（１） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、前記シリコン単結晶ウエハの窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、前記シリコン半導体基板の全面に渡って、｛１１１｝面上の格子間原子型積層欠陥（リング状分布積層欠陥）が、エピ層中に０．５個／ｃｍ2以下であることを特徴とするシリコン半導体基板、
（２） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、前記シリコン単結晶ウエハの窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、前記シリコン半導体基板の全面に渡って、選択エッチング後に観察される転位（転位ピット欠陥）が、エピ層中に０．５個／ｃｍ2以下であることを特徴とするシリコン半導体基板、
（３） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ該ウエハ全面に渡って、サイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上５×１０7／ｃｍ3以下であるシリコン単結晶ウエハの表面に、エピタキシャル法によりエピ層を堆積してなることを特徴とするシリコン半導体基板、
（４） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ該ウエハ全面に渡って、直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下であるシリコン単結晶ウエハの表面に、エピタキシャル法によりエピ層を堆積してなることを特徴とするシリコン半導体基板、
（５） 前記シリコン単結晶ウエハの炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下である（１）〜（４）の何れか１項に記載のシリコン半導体基板、
（６） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２である条件で、シリコン単結晶を成長させた後に、該単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（７） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により製造されたシリコン単結晶から切り出したシリコン単結晶ウエハを、非酸化性雰囲気あるいは水素雰囲気で１１００℃以上で６０秒以上熱処理した後に、該ウエハ表面にエピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（８） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６である条件で、成長させたシリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（９） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０である条件で、成長させたシリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（１０） 前記シリコン融液に、さらに炭素を１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下含有する（６）〜（９）の何れか１項に記載のシリコン半導体基板の製造方法、
である。
【００１０】
【発明の実施の形態】
エピ層堆積後の酸素析出とゲッタリング能力を確保するためには、ある一定値以上の窒素を添加する必要がある。窒素濃度としては、１×１０13ａｔｏｍｓ／ｃｍ3以上、より望ましくは２×１０13ａｔｏｍｓ／ｃｍ3以上が適当である。窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満の場合、エピ層堆積後の酸素析出物密度が１０8／ｃｍ3未満となるため、ゲッタリング能力が不足してしまう。窒素濃度が高くなると多結晶化しやすくなるため、窒素濃度上限は１×１０16ａｔｏｍｓ／ｃｍ3以下が適当である。窒素添加のみでもゲッタリング能としては十分であるが、ユーザーの要望として、より高密度の酸素析出物が求められることもある。その場合は、窒素と同時に炭素を添加することが効果的である。炭素は、８００℃以下の低温熱処理における析出促進に効果があるのに対し、窒素は、９００℃以上の高温熱処理における析出促進に効果があるため、両者を添加することで、デバイスプロセス中の低温・高温両方で酸素析出が起こり、析出物密度を増やすことが出来る。炭素濃度としては、１×１０16ａｔｏｍｓ／ｃｍ3以上、より好ましくは３×１０16ａｔｏｍｓ／ｃｍ3以上が適当である。炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満の場合は、特に１１００℃以下の熱処理で構成される低温ＣＭＯＳプロセスの場合に１０9／ｃｍ3未満の析出物密度となるため、添加効果が認められない恐れがある。また、炭素濃度が高くなると多結晶化しやすくなるため、炭素濃度上限は１×１０19ａｔｏｍｓ／ｃｍ3以下が適当である。
【００１１】
窒素添加したＣＺ-Ｓｉ結晶には、図１に示すような３種類の欠陥領域（ボイド領域、ＯＳＦ領域、Ｉ領域）が存在する。これらの欠陥領域の分布は、炭素添加の有無に関わらず、Ｖ／Ｇ（結晶成長速度／固液界面の結晶軸方向温度勾配）と窒素濃度、基板抵抗率のパラメーターで一義的に決定される。ボイド領域とは、結晶育成中に過剰の原子空孔が導入される領域であり、それらの原子空孔が凝集してできたボイド欠陥が存在する。ＯＳＦ領域は、シリコン単結晶ウエハを酸化熱処理したときに、酸化誘起積層欠陥（Oxidation induced Stacking Fault：以後ＯＳＦと呼ぶ）が発生する領域である。Ｉ領域とは、結晶育成中に過剰の格子間原子が導入される領域である。Ｖ／Ｇが大きくなると、ボイド領域がウエハ全面に渡って広がり、Ｖ／Ｇが小さくなると、ボイド領域がウエハ中心に収縮し、Ｉ領域がウエハ全面に広がるようになる。ＯＳＦ領域は、ボイド領域とＩ領域の境界に位置する。
【００１２】
このような欠陥領域を含む窒素添加ＣＺ-Ｓｉ結晶から切り出したシリコン単結晶ウエハにエピ層を堆積した場合、基板となるシリコン単結晶ウエハとは別に、エピ層のみに形成される特有な結晶欠陥として、リング状分布積層欠陥と転位ピット欠陥の２種類が発生することが明らかになった。
【００１３】
リング状分布積層欠陥は、図２に示すように、シリコン単結晶ウエハとエピ層界面からエピ層表面へ伸びる｛１１１｝面上の格子間原子型積層欠陥であり、（１００）ウエハにエピ堆積を行った場合、エピ膜厚をＴ［μｍ］としたときに、辺長がほぼＴ×√２［μｍ］となる正三角形の構造を取る。このリング状分布積層欠陥は、表面異物計で見たときに、ウエハ上の異物と同じような散乱像として見えることから、エピ層堆積後のウエハを表面異物計で測ることにより、その個数を評価することが出来る。
【００１４】
転位ピット欠陥は、図３に示すように、エピ層界面からエピ層表面へ伸びる一本あるいは数本の転位である。この転位ピット欠陥は、エピ層堆積後のウエハをそのまま表面異物計等で測っても検出されず、エピ層堆積後のウエハ表面をライトエッチ・セコエッチ等の選択エッチングを行うことでできるピットを数えることによって、その個数を評価することが出来る。なお、その際、選択エッチングのエッチング量［μｍ］は、エピ層膜厚Ｔ［μｍ］より少なくする。
【００１５】
リング状分布積層欠陥が０．５個／ｃｍ2超、あるいは転位ピット欠陥が０．５個／ｃｍ2超存在した場合、例えば電極面積２０ｍｍ2のデバイスにおいて、これらの欠陥によって破壊が引き起こされる確率が１０％を越える。これらの欠陥が多数存在する電極は、ＴＤＤＢ特性などの電気特性が劣化するため、このような欠陥を多数内在するウエハは、高品質デバイス用のシリコン半導体基板として使うことができない。
【００１６】
上記エピ層特有の欠陥のウエハ面内の発生位置を詳細に調査した結果、図４に示すように、エピ層堆積前のシリコン単結晶ウエハの欠陥状態と対応していることがわかった。
【００１７】
リング状分布積層欠陥が発生する領域は、エピ層堆積前のシリコン単結晶ウエハにおいて、ＯＳＦ領域の内側（すなわちボイド領域寄り）であることがわかった。この領域では、サイズ５０ｎｍ以上になりきれなかった原子空孔集合体が微小酸素析出物となり、自らの体積膨張で吐き出した格子間原子が周囲に凝集して、微小な格子間原子型積層欠陥を形成していると考えられる。そのような格子間原子型積層欠陥の上にエピ層を堆積することにより、格子間原子型積層欠陥がエピ層に転写して、リング状分布積層欠陥が形成されると推察される。種々の結晶でシリコン単結晶ウエハの欠陥分布とリング状分布積層欠陥分布との位置関係を詳細に調査した結果、ウエハ全面でサイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上になっているようなウエハ、もしくは、ボイド領域がウエハ中心に収縮し消滅してしまっているウエハにおいては、エピ層堆積後のリング状分布積層欠陥が０．５個／ｃｍ2以下に抑えられることが明らかとなった。なお、前者のような、ウエハ全面でサイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上になっているウエハはＯＳＦ領域がウエハ外側に完全に除外されたものである。サイズ５０ｎｍのボイド密度が０／ｃｍ3以上５×１０5／ｃｍ3未満であるような領域には、リング状分布積層欠陥が０．５個／ｃｍ2超発生することもわかった。そのような領域では、上述したような微小な格子間原子型積層欠陥が存在しているものと考えられる。必要以上にボイドが多くなると、エピ層へのボイドの転写が起こり、エピ層のＴＤＤＢ特性が劣化するので、ボイド密度は５×１０7／ｃｍ3以下に抑えておくことが望ましい。
【００１８】
転位ピット欠陥が発生する領域は、エピ層堆積前のシリコン単結晶ウエハにおいてＯＳＦ領域であり、かつ前記リング状分布積層欠陥が発生する領域の外側であることがわかった。また、エピ層堆積前のシリコン単結晶ウエハの前記領域には、直径が１μｍ以上の転位ループが存在することが明らかとなった。この領域では、原子空孔集合体から形成された微小酸素析出物の個数がリング状分布積層欠陥領域より多いため、吐き出される格子間原子の濃度が増加した結果、析出物周囲の積層欠陥がアンフォールトして前述のような転位ループとなったと考えられる。なお、この転位ループとは従来より発見されているＩ領域の転位クラスター（H. Takeno et al. Mat. Res. Soc. Symp. Proc. vol. 262, 1992）とは発生原因が異なる別の欠陥である。すなわち、Ｉ領域の転位クラスターは過剰に導入されたＩそのものが自然に集合してできたものであるのに対して、ここで述べている転位ループは微小酸素析出物が発生原因であり、転位ループの中心付近に酸素析出物が存在していることが特徴である。そのような転位ループは、エピ堆積したときに消滅することなしにエピ層に転写されてしまうため、転位ピット欠陥が形成されると推察される。種々の結晶で転位ループと転位ピット欠陥の関係を詳細に調査した結果、直径１μｍ以上の転位ループが１×１０4／ｃｍ3超存在する領域では、転位ループが０．５個／ｃｍ2超になることがわかった。このことは、エピ層堆積前のシリコン単結晶ウエハにおいて、ウエハミラー面から０．５μｍより浅い領域に存在する転位ループが、エピ層堆積前のシリコン単結晶ウエハ表面に顔を出し、エピ層堆積後、エピ層に転写されるためと考えられる。
【００１９】
このように、エピ層欠陥は、窒素添加シリコン単結晶ウエハのＯＳＦ領域に存在するｇｒｏｗｎ-ｉｎ結晶欠陥がエピ層に転写して発生することがわかった。そのため、エピ層堆積前にｇｒｏｗｎ-ｉｎ結晶欠陥を低減する、あるいは消去する方策を取ることがエピ層欠陥低減に有効である。
【００２０】
エピ膜厚については特に規定しないが、一般的に膜厚の制御性から０．５μｍ以上が望ましい。０．５μｍ未満のエピ膜厚では面内の膜厚均一性を達成するのが困難になる。またスループットから２０μｍ以下が望ましい。２０μｍ超のエピ膜厚ではエピ堆積工程が３０分以上となるため生産性が落ちて実用的ではない。
【００２１】
次に、上記エピ層欠陥が発生しない窒素添加シリコン半導体基板、及び窒素・炭素添加シリコン半導体基板の製造方法について、以下に説明する。
【００２２】
窒素を１×１０13ａｔｏｍｓ／ｃｍ3以上含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に１×１０16ａｔｏｍｓ／ｃｍ3以上の窒素を添加する必要がある。シリコン融液中に窒素が１．５×１０19ａｔｏｍｓ／ｃｍ3超添加された場合、窒素濃度が高くなって、多結晶化が起こりやすくなるため、実用には不適当である。
【００２３】
炭素を１×１０16ａｔｏｍｓ／ｃｍ3以上含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に３×１０17ａｔｏｍｓ／ｃｍ3以上の炭素を添加する必要がある。シリコン融液中に炭素が１×１０19ａｔｏｍｓ／ｃｍ3超添加された場合、炭素濃度が高くなって、多結晶化が起こりやすくなるため、実用には不適当である。
【００２４】
窒素添加シリコン単結晶ウエハ、及び窒素・炭素添加シリコン単結晶ウエハを用い、かつリング状分布積層欠陥が０．５個／ｃｍ2以下になるエピウエハの製造方法として、例えば以下の方法がある。
【００２５】
（Ａ） 結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００２６】
（Ｂ） 結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００２７】
結晶育成時のＶ／Ｇが、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時に０．１３＜Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＜０．１５であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時に０．３２＜Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＜０．３６である場合は、リング状分布積層欠陥の発生原因となる欠陥がシリコン単結晶ウエハに形成されてしまうため、エピ層堆積後にリング状分布積層欠陥が０．５個／ｃｍ2超発生してしまう。Ｖ／Ｇの上限及び下限は特に規定しないが、生産性の問題から、下限は０．０５［ｍｍ2／℃ｍｉｎ］以上、上限は結晶引上装置の冷却能力から０．４０［ｍｍ2／℃ｍｉｎ］以下が、現実的である。なお、（Ｂ）の方法で製造したシリコン単結晶ウエハは、ウエハ全面に渡ってサイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上になっており、ＯＳＦ領域がウエハ外側に完全に除外されている。
【００２８】
窒素添加シリコン単結晶ウエハ、及び窒素・炭素添加シリコン単結晶ウエハを用い、かつ転位ピット欠陥が０．５個／ｃｍ2以下になるようなエピウエハの製造方法として、例えば以下の方法がある。
【００２９】
（Ｃ） エピ層堆積前に、非酸化性雰囲気あるいは水素雰囲気で、１１００℃以上で６０秒以上熱処理したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００３０】
（Ｄ） 結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００３１】
（Ｃ）のような熱処理は、エピ層堆積前のシリコン単結晶ウエハ表層に存在していた転位ピット欠陥の発生原因となる転位ループを消滅させるものと考えられる。非酸化性雰囲気としては、不純物が５ｐｐｍ以下であり、熱処理後の酸化膜厚が２ｎｍ以下に押さえられていればよく、ガスとしては、例えばＡｒなどの希ガスが有効である。熱処理後の酸化膜厚が２ｎｍ超となる酸化雰囲気中では、微小転位ループが消滅せず、それに加えてＯＳＦも形成されるため好ましくない。１１００℃未満、６０秒未満では、エピ層堆積後の転位ピット欠陥が０．５個／ｃｍ2にならない。原因として、１１００℃未満では、点欠陥反応が活性化せず、転位ループ消滅現象が起こらなかったため、また、６０秒未満では、転位ループ消滅に要する時間として不十分だったためと考えられる。結晶育成時のＶ／Ｇが、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＞０．１０であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＞０．３０である場合は、転位ピット欠陥の発生原因となる転位ループがシリコン単結晶ウエハに形成されてしまうため、エピ層堆積後に転位ピット欠陥が０．５個／ｃｍ2超発生してしまう。なお、（Ｄ）の方法で製造したシリコン単結晶ウエハは、ウエハ全面に渡って直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下になっている。
【００３２】
エピ堆積方法については特に規定はしないが、市販されているジクロルシラン、トリクロルシランを原料ガスとする枚葉エピ堆積装置・バッチ式エピ堆積装置を使った方法で、いわゆるエピ後の輝点の原因となるようなシリコン単結晶ウエハ上の異物がエピ堆積前の洗浄で十分排除されているようなプロセスであれば問題はない。
【００３３】
【実施例】
以下に、実施例を挙げて本発明を説明するが、本発明はこれらの実施例の記載によって制限されるものではない。
【００３４】
実施例１
本実施例に用いられるシリコン単結晶製造装置は、通常のＣＺ法によるシリコン単結晶製造に用いられるものであれば、特に制限されるものではない。この装置を利用して育成されたシリコン単結晶は、伝導型：ｐ型（ボロンドープ）、結晶径：８インチ（２００ｍｍ）、抵抗率：０．００４〜１０．５Ωｃｍ、酸素濃度６．０〜８．０×１０17ａｔｏｍｓ／ｃｍ3（日本電子工業振興協会による酸素濃度換算係数を用いて算出）である。窒素添加は、シリコン融液中に窒化膜付きウエハを投入することによって行った。シリコン融液中の窒素濃度は、投入した窒化膜付きウエハについていた窒素の総量とシリコン融液の量から算出した。引上速度Ｖ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配Ｇ［℃／ｍｍ］としたときのＶ／Ｇを変化させるため、結晶成長速度あるいはシリコン単結晶製造装置の内部構造を変えた複数の結晶育成条件にて、シリコン単結晶を育成した。この結晶から切り出して作成したシリコン単結晶ウエハに、エピタキシャル法により５μｍのシリコン単結晶層（エピ層）を堆積して、シリコン半導体基板（エピウエハ）を作成した。
【００３５】
窒素濃度は、エピ層堆積後のシリコン半導体基板からサンプルを採取し、表面のエピ層を除去するために２０μｍのポリッシュを行った後、二次イオン質量分析装置（ＳＩＭＳ）を用いて測定した。
【００３６】
エピ層のリング状分布積層欠陥は、以下の手順で評価した。先ず、エピウエハをそのまま、Ｔｅｎｃｏｒ社製表面異物計ＳＰ１を用い、測定条件として０．１μｍ以上の異物を評価するモードにて、異物の個数と分布を調査した。その後、エピウエハをＳＣ１洗浄にかけて異物を除去し、再び表面異物計にて異物を測定し、洗浄前後で残っている異物をリング状分布積層欠陥と判定して、その個数をカウントした。密度を算出するためにウエハ全体を覆うように１ｃｍ2の正方形状格子を作って、各格子に含まれるリング状分布積層欠陥の個数から、各格子におけるリング状分布積層欠陥の面積密度を算出し、面積密度の最大値を求めた。
【００３７】
エピ層堆積後の酸素析出挙動を評価するために、エピウエハに対して表１に示す４段のデバイスプロセスを模した熱処理を施し、エピ表面から１００μｍの深さの酸素析出物を赤外干渉法で測定した。市販されている赤外干渉法による欠陥評価装置として、ＨＹＴ社のＯＰＰ（Optical Precipitate Profiler）を用いた。
【００３８】
また、エピ層堆積後のゲッタリング挙動を評価するため、表１に示す４段のデバイスプロセスを模した熱処理を施した後に、スピンコート法にてＮｉをウエハ表面に１０14ａｔｏｍｓ／ｃｍ2塗布し、ＭＯＳダイオードを実装した。ゲート酸化の条件は１０００℃、３０分、dry Ｏ2で、酸化膜厚は３００ｎｍとした。その後、ＭＯＳ-Ｃ-ｔ法による発生ライフタイム測定を行った。
【００３９】
【表１】
【００４０】
ＴＤＤＢを評価するため、電極面積２０ｍｍ2のポリシリＭＯＳをエピウエハ上に作成した。酸化膜厚は２５ｎｍとした。連続ストレス電流密度を−５ｍＡ／ｃｍ2とし、破壊判定電界を１０ＭＶ／ｃｍとした時のＱbdが１０Ｃ／ｃｍ2以上であるような歩留まりを調査した。
【００４１】
評価結果を比較例も含めて表２に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上でライフタイムが２０ｍｓｅｃ以上とゲッタリング特性に優れていた。また、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２である場合は、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上とエピ層品質が良好であった。
【００４２】
【表２】
【００４３】
実施例２
シリコン単結晶の引き上げ及び窒素の添加法は、実施例１と同様である。この結晶から切り出して作成したシリコン単結晶ウエハに、実施例１と同様に５μｍのエピ層を堆積した。但し、実施例１とは異なり、エピ層堆積前の熱処理として、エピ層堆積装置チャンバー内での熱処理、あるいはＲＴＡによる熱処理、あるいはバッチ式縦型炉による熱処理を行った。
【００４４】
エピ層の転位ピット欠陥を評価した。評価は、ライトエッチ液にてエピ層表面３μｍをエッチングし、１μｍ以上のサイズを持つ菱形もしくは流線型状のピットの個数を、光学顕微鏡観察にてカウントした。エピ層堆積後の析出挙動、ゲッタリング挙動、ＴＤＤＢ評価は、実施例１と同様である。
【００４５】
評価結果を比較例も含めて表３に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、１００％Ｈ2、あるいは１００％Ａｒで、１１００℃、６０秒以上の熱処理を行ったものは、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００４６】
【表３】
【００４７】
実施例３
シリコン単結晶の引き上げ及び窒素の添加法は、実施例１と同様である。
【００４８】
シリコン単結晶から切り出したシリコン単結晶ウエハのボイド欠陥評価はＯＰＰを用い、両面を鏡面化したシリコン単結晶ウエハにおいて、ウエハ表層から３００μｍの位置に焦点を合わせて、対角長が５０ｎｍ以上のボイド総数を測定し、密度を算出した。エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価は、実施例１と同様である。
【００４９】
評価結果を比較例も含めて表４に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６である場合は、サイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上となり、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５０】
【表４】
【００５１】
実施例４
シリコン単結晶の引き上げ及び窒素の添加法は実施例１と同様である。
【００５２】
シリコン単結晶から切り出したシリコン単結晶ウエハの転位ループ密度評価はＯＰＰを用い、両面を鏡面化したシリコン単結晶ウエハにおいて、ウエハ表層から３００μｍの位置に焦点を合わせて、直径１μｍ以上の転位ループを測定し、密度を算出した。エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価は、実施例２と同様である。
【００５３】
評価結果を比較例も含めて表５に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０である場合は、直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下となり、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５４】
【表５】
【００５５】
実施例５
シリコン単結晶の引き上げ及び窒素の添加法は実施例１と同様である。炭素添加は、シリコン融液中に炭素粉を投入することで行った。融液中の炭素濃度は、投入した炭素の総量とシリコン融液の量から算出した。シリコン単結晶ウエハ中のエピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため、表６に示す５段の低温デバイスプロセスを模した熱処理を行った。熱処理以外の評価項目（エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例１と同様である。シリコン半導体基板の炭素濃度は、エピ層堆積後のウエハをＦＴＩＲにて測定し、日本電子工業振興協会による濃度換算係数を用いて算出した。抵抗値が０．５Ωｃｍ以下のシリコン半導体基板は、２０μｍのポリッシュを行って、表面のエピ層を除去した後ＳＩＭＳを用いて測定した。
【００５６】
【表６】
【００５７】
評価結果を比較例も含めて表７に示す。融液炭素濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上であるものは、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上になった。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものよりは優れているが、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２である場合は、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５８】
【表７】
【００５９】
実施例６
シリコン単結晶の引き上げ及び窒素・炭素の添加法は、実施例５と同様である。エピ層堆積前の熱処理として、エピ層堆積装置チャンバー内での熱処理、あるいはＲＴＡによる熱処理、あるいはバッチ式縦型炉による熱処理を行った。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例２と同様である。
【００６０】
評価結果を比較例も含めて表８に示す。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であり、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べて多少劣った。また、１００％Ｈ2、あるいは１００％Ａｒで、１１００℃、６０秒以上の熱処理を行ったものは、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６１】
【表８】
【００６２】
実施例７
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例５と同様である。エピ層堆積前の欠陥評価は、実施例５と同様である。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した、低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積前後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例３と同様である。
【００６３】
評価結果を比較例も含めて表９に示す。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものよりは優れているが、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６である場合は、サイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上となり、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６４】
【表９】
【００６５】
実施例８
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例５と同様である。エピ層堆積前の欠陥評価は、実施例５と同様である。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積前後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は実施例４と同様である。
【００６６】
評価結果を比較例も含めて表１０に示す。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものよりは優れているが、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０である場合は、直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下となり、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６７】
【表１０】
【００６８】
【発明の効果】
本発明のシリコン半導体基板は、エピ層があるにも係らず、デバイスプロセス後の酸素析出が十分起こり、重金属のゲッタリング能力に優れている。そして、基板表面の結晶欠陥がなく、ＴＤＤＢなどのデバイス特性に優れているため、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウエハを製造するのに最適なシリコン半導体基板である。
【００６９】
また、本発明のシリコン半導体基板の製造方法は、従来のシリコン単結晶引上炉やエピ層堆積装置の改造をすることなく、品質の優れた上記シリコン半導体基板を歩留り良く製造することができるため、経済的にも工業的にも、その効果は大きい。
【図面の簡単な説明】
【図１】 窒素添加シリコン単結晶ウエハの欠陥領域分布模式図である。
【図２】 リング状分布積層欠陥の構造の模式図である。
【図３】 転位ピット欠陥の構造の模式図である。
【図４】 窒素添加シリコン単結晶ウエハの欠陥領域とエピ層を堆積したシリコン半導体基板のエピ層欠陥分布との関連を示す模式図である。
【発明の属する技術分野】
本発明は、シリコン半導体基板及びその製造方法に関するもので、特に、ゲッタリング特性に優れ、かつ表面欠陥が少なくＴＤＤＢ特性に優れた品質のシリコン半導体基板、及びその製造方法に関するものである。
【０００２】
【従来の技術】
高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー法により製造されるシリコン半導体基板には結晶製造中に混入した酸素が過飽和に存在しており、それが後のデバイスプロセス中に析出してウエハ内部に酸素析出物が形成される。この酸素析出物がウエハ内部に十分な量存在した場合、デバイスプロセス中に混入してくる重金属はウエハ内部に吸収され、デバイス活性層であるウエハ表面は清浄に保たれる。このような技術をイントリンシックゲッタリングと呼び、重金属汚染によるデバイス特性劣化を防止する効果があるため、シリコン単結晶基板にはデバイスプロセス中に適度の酸素析出が起こることが求められている。
【０００３】
近年、高品質デバイス用の基板として、シリコン単結晶ウエハの上に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積させた、シリコン半導体基板（所謂エピウエハ）が用いられてきている。しかし、エピウエハは、その製造プロセス上で１１００℃以上の高温熱処理を経るため、デバイスプロセス中の酸素析出が起こらなくなり、ゲッタリング特性がシリコン単結晶ウエハに比べて劣ることが分かってきた。この原因は、エピ層堆積プロセスの高温熱処理中に、その後のデバイスプロセスにおいて酸素析出の核となる酸素析出核が消滅するためと考えられる。
【０００４】
このようなエピ層堆積による酸素析出不足を補うため、例えば特開平８-２５０５０６号公報には、ウエハ内部に酸素析出物を形成する熱処理工程と、酸素析出物密度を制御するための温度保持工程を施した後、ウエハ表面にエピ層を成長させたエピウエハが提案されている。また、特開平９-１９９５０７号公報では、特定の熱処理により、表面よりほぼ均一にＳｉＯ2析出物を所定量含有させた後に、エピ層成長させたエピウエハが提案されている。これらの結晶では、エピ層堆積の高温熱処理中でも消えないような酸素析出核が作り込まれているため、エピウエハになった後もデバイスプロセス中で酸素析出が十分起こり、ゲッタリング特性に優れている。しかし、上記方法では、エピ層堆積プロセス中でも消えないような酸素析出物を作り込むためのウエハの熱処理工程が複雑なものとなるため、生産性を損なうとともにウエハコストを増大させるという問題点があった。
【０００５】
これとは別に、不純物元素を添加して析出を促進させる手法も提案されている。特に、窒素を添加した場合、酸素析出の核が安定となりエピ層堆積後も酸素析出が起こることが分かってきた。例えば、特開平１１-１８９４９３号公報には、窒素を１×１０13／ｃｍ3以上添加したシリコンウエハにエピ層を堆積することで、その後のプロセス熱処理で十分な析出が起こり、ゲッタリング特性に優れたエピウエハを製造することが提案されている。本方法は、ＯＳＦ領域がシリコン単結晶ウエハ内に存在するような窒素添加シリコン単結晶ウエハを使うことを特徴としている。しかし、そのような窒素添加シリコン単結晶ウエハにエピ層を堆積した場合、シリコン単結晶ウエハのＯＳＦ領域に当たる部分に堆積されたエピ層の中に結晶欠陥が発生し、ＴＤＤＢ（Time Dependent Dielectric Breakdown：経時絶縁破壊）特性などのデバイス特性を低下させてしまう。そのため、この方法では、エピウエハとして実用的ではない。
【０００６】
【発明が解決しようとする課題】
窒素添加されたシリコン単結晶ウエハにエピ層を堆積した時に発生する結晶欠陥は、エピ層堆積する前のシリコン単結晶ウエハの品質に起因していることがわかってきた。よって、窒素添加シリコン単結晶ウエハをエピウエハの基板として使用する場合は、従来の酸素析出という品質の他に、エピ層に欠陥が発生しないような品質の窒素添加シリコン単結晶ウエハを作り込む必要がある。
【０００７】
本発明は、窒素添加シリコン単結晶ウエハの結晶品質を改善することにより、エピ層に欠陥がなく、更にデバイスプロセス中の酸素析出能に優れ、重金属のゲッタリング能力も良好であるようなシリコン半導体基板、及びそのようなシリコン半導体基板の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
本発明者らは、シリコン融液中に窒素を添加し、種々の育成条件でシリコン単結晶を製造し、その結晶から切り出したシリコン単結晶ウエハにエピ層堆積を行って、エピ層に生成する結晶欠陥を調査した。同時に、エピ層堆積前の状態でのシリコン単結晶ウエハの品質も詳細に調査した。その結果、エピ層には、後に述べる二種類の結晶欠陥が発生し、これら結晶欠陥は、エピ層堆積前の窒素添加シリコン単結晶ウエハに存在している微小欠陥の内、シリコン単結晶ウエハ表面に露出していたものが、エピ層に転写されて形成されたものであることがわかった。詳細な検討の結果、エピ層結晶欠陥の発生を防止するためには、
（ａ） 結晶製造条件の最適化により窒素添加シリコン単結晶ウエハの微小欠陥をなくす、
（ｂ） エピ層堆積前の前処理で窒素添加シリコン単結晶ウエハの微小欠陥を消滅させる、
と言う二つの方法が有効であることが判明し、これらの知見を以て、本発明を完成した。
【０００９】
すなわち、本発明は、
（１） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、前記シリコン単結晶ウエハの窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、前記シリコン半導体基板の全面に渡って、｛１１１｝面上の格子間原子型積層欠陥（リング状分布積層欠陥）が、エピ層中に０．５個／ｃｍ2以下であることを特徴とするシリコン半導体基板、
（２） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、前記シリコン単結晶ウエハの窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、前記シリコン半導体基板の全面に渡って、選択エッチング後に観察される転位（転位ピット欠陥）が、エピ層中に０．５個／ｃｍ2以下であることを特徴とするシリコン半導体基板、
（３） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ該ウエハ全面に渡って、サイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上５×１０7／ｃｍ3以下であるシリコン単結晶ウエハの表面に、エピタキシャル法によりエピ層を堆積してなることを特徴とするシリコン半導体基板、
（４） チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ該ウエハ全面に渡って、直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下であるシリコン単結晶ウエハの表面に、エピタキシャル法によりエピ層を堆積してなることを特徴とするシリコン半導体基板、
（５） 前記シリコン単結晶ウエハの炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下である（１）〜（４）の何れか１項に記載のシリコン半導体基板、
（６） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２である条件で、シリコン単結晶を成長させた後に、該単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（７） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により製造されたシリコン単結晶から切り出したシリコン単結晶ウエハを、非酸化性雰囲気あるいは水素雰囲気で１１００℃以上で６０秒以上熱処理した後に、該ウエハ表面にエピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（８） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６である条件で、成長させたシリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（９） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０である条件で、成長させたシリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（１０） 前記シリコン融液に、さらに炭素を１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下含有する（６）〜（９）の何れか１項に記載のシリコン半導体基板の製造方法、
である。
【００１０】
【発明の実施の形態】
エピ層堆積後の酸素析出とゲッタリング能力を確保するためには、ある一定値以上の窒素を添加する必要がある。窒素濃度としては、１×１０13ａｔｏｍｓ／ｃｍ3以上、より望ましくは２×１０13ａｔｏｍｓ／ｃｍ3以上が適当である。窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満の場合、エピ層堆積後の酸素析出物密度が１０8／ｃｍ3未満となるため、ゲッタリング能力が不足してしまう。窒素濃度が高くなると多結晶化しやすくなるため、窒素濃度上限は１×１０16ａｔｏｍｓ／ｃｍ3以下が適当である。窒素添加のみでもゲッタリング能としては十分であるが、ユーザーの要望として、より高密度の酸素析出物が求められることもある。その場合は、窒素と同時に炭素を添加することが効果的である。炭素は、８００℃以下の低温熱処理における析出促進に効果があるのに対し、窒素は、９００℃以上の高温熱処理における析出促進に効果があるため、両者を添加することで、デバイスプロセス中の低温・高温両方で酸素析出が起こり、析出物密度を増やすことが出来る。炭素濃度としては、１×１０16ａｔｏｍｓ／ｃｍ3以上、より好ましくは３×１０16ａｔｏｍｓ／ｃｍ3以上が適当である。炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満の場合は、特に１１００℃以下の熱処理で構成される低温ＣＭＯＳプロセスの場合に１０9／ｃｍ3未満の析出物密度となるため、添加効果が認められない恐れがある。また、炭素濃度が高くなると多結晶化しやすくなるため、炭素濃度上限は１×１０19ａｔｏｍｓ／ｃｍ3以下が適当である。
【００１１】
窒素添加したＣＺ-Ｓｉ結晶には、図１に示すような３種類の欠陥領域（ボイド領域、ＯＳＦ領域、Ｉ領域）が存在する。これらの欠陥領域の分布は、炭素添加の有無に関わらず、Ｖ／Ｇ（結晶成長速度／固液界面の結晶軸方向温度勾配）と窒素濃度、基板抵抗率のパラメーターで一義的に決定される。ボイド領域とは、結晶育成中に過剰の原子空孔が導入される領域であり、それらの原子空孔が凝集してできたボイド欠陥が存在する。ＯＳＦ領域は、シリコン単結晶ウエハを酸化熱処理したときに、酸化誘起積層欠陥（Oxidation induced Stacking Fault：以後ＯＳＦと呼ぶ）が発生する領域である。Ｉ領域とは、結晶育成中に過剰の格子間原子が導入される領域である。Ｖ／Ｇが大きくなると、ボイド領域がウエハ全面に渡って広がり、Ｖ／Ｇが小さくなると、ボイド領域がウエハ中心に収縮し、Ｉ領域がウエハ全面に広がるようになる。ＯＳＦ領域は、ボイド領域とＩ領域の境界に位置する。
【００１２】
このような欠陥領域を含む窒素添加ＣＺ-Ｓｉ結晶から切り出したシリコン単結晶ウエハにエピ層を堆積した場合、基板となるシリコン単結晶ウエハとは別に、エピ層のみに形成される特有な結晶欠陥として、リング状分布積層欠陥と転位ピット欠陥の２種類が発生することが明らかになった。
【００１３】
リング状分布積層欠陥は、図２に示すように、シリコン単結晶ウエハとエピ層界面からエピ層表面へ伸びる｛１１１｝面上の格子間原子型積層欠陥であり、（１００）ウエハにエピ堆積を行った場合、エピ膜厚をＴ［μｍ］としたときに、辺長がほぼＴ×√２［μｍ］となる正三角形の構造を取る。このリング状分布積層欠陥は、表面異物計で見たときに、ウエハ上の異物と同じような散乱像として見えることから、エピ層堆積後のウエハを表面異物計で測ることにより、その個数を評価することが出来る。
【００１４】
転位ピット欠陥は、図３に示すように、エピ層界面からエピ層表面へ伸びる一本あるいは数本の転位である。この転位ピット欠陥は、エピ層堆積後のウエハをそのまま表面異物計等で測っても検出されず、エピ層堆積後のウエハ表面をライトエッチ・セコエッチ等の選択エッチングを行うことでできるピットを数えることによって、その個数を評価することが出来る。なお、その際、選択エッチングのエッチング量［μｍ］は、エピ層膜厚Ｔ［μｍ］より少なくする。
【００１５】
リング状分布積層欠陥が０．５個／ｃｍ2超、あるいは転位ピット欠陥が０．５個／ｃｍ2超存在した場合、例えば電極面積２０ｍｍ2のデバイスにおいて、これらの欠陥によって破壊が引き起こされる確率が１０％を越える。これらの欠陥が多数存在する電極は、ＴＤＤＢ特性などの電気特性が劣化するため、このような欠陥を多数内在するウエハは、高品質デバイス用のシリコン半導体基板として使うことができない。
【００１６】
上記エピ層特有の欠陥のウエハ面内の発生位置を詳細に調査した結果、図４に示すように、エピ層堆積前のシリコン単結晶ウエハの欠陥状態と対応していることがわかった。
【００１７】
リング状分布積層欠陥が発生する領域は、エピ層堆積前のシリコン単結晶ウエハにおいて、ＯＳＦ領域の内側（すなわちボイド領域寄り）であることがわかった。この領域では、サイズ５０ｎｍ以上になりきれなかった原子空孔集合体が微小酸素析出物となり、自らの体積膨張で吐き出した格子間原子が周囲に凝集して、微小な格子間原子型積層欠陥を形成していると考えられる。そのような格子間原子型積層欠陥の上にエピ層を堆積することにより、格子間原子型積層欠陥がエピ層に転写して、リング状分布積層欠陥が形成されると推察される。種々の結晶でシリコン単結晶ウエハの欠陥分布とリング状分布積層欠陥分布との位置関係を詳細に調査した結果、ウエハ全面でサイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上になっているようなウエハ、もしくは、ボイド領域がウエハ中心に収縮し消滅してしまっているウエハにおいては、エピ層堆積後のリング状分布積層欠陥が０．５個／ｃｍ2以下に抑えられることが明らかとなった。なお、前者のような、ウエハ全面でサイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上になっているウエハはＯＳＦ領域がウエハ外側に完全に除外されたものである。サイズ５０ｎｍのボイド密度が０／ｃｍ3以上５×１０5／ｃｍ3未満であるような領域には、リング状分布積層欠陥が０．５個／ｃｍ2超発生することもわかった。そのような領域では、上述したような微小な格子間原子型積層欠陥が存在しているものと考えられる。必要以上にボイドが多くなると、エピ層へのボイドの転写が起こり、エピ層のＴＤＤＢ特性が劣化するので、ボイド密度は５×１０7／ｃｍ3以下に抑えておくことが望ましい。
【００１８】
転位ピット欠陥が発生する領域は、エピ層堆積前のシリコン単結晶ウエハにおいてＯＳＦ領域であり、かつ前記リング状分布積層欠陥が発生する領域の外側であることがわかった。また、エピ層堆積前のシリコン単結晶ウエハの前記領域には、直径が１μｍ以上の転位ループが存在することが明らかとなった。この領域では、原子空孔集合体から形成された微小酸素析出物の個数がリング状分布積層欠陥領域より多いため、吐き出される格子間原子の濃度が増加した結果、析出物周囲の積層欠陥がアンフォールトして前述のような転位ループとなったと考えられる。なお、この転位ループとは従来より発見されているＩ領域の転位クラスター（H. Takeno et al. Mat. Res. Soc. Symp. Proc. vol. 262, 1992）とは発生原因が異なる別の欠陥である。すなわち、Ｉ領域の転位クラスターは過剰に導入されたＩそのものが自然に集合してできたものであるのに対して、ここで述べている転位ループは微小酸素析出物が発生原因であり、転位ループの中心付近に酸素析出物が存在していることが特徴である。そのような転位ループは、エピ堆積したときに消滅することなしにエピ層に転写されてしまうため、転位ピット欠陥が形成されると推察される。種々の結晶で転位ループと転位ピット欠陥の関係を詳細に調査した結果、直径１μｍ以上の転位ループが１×１０4／ｃｍ3超存在する領域では、転位ループが０．５個／ｃｍ2超になることがわかった。このことは、エピ層堆積前のシリコン単結晶ウエハにおいて、ウエハミラー面から０．５μｍより浅い領域に存在する転位ループが、エピ層堆積前のシリコン単結晶ウエハ表面に顔を出し、エピ層堆積後、エピ層に転写されるためと考えられる。
【００１９】
このように、エピ層欠陥は、窒素添加シリコン単結晶ウエハのＯＳＦ領域に存在するｇｒｏｗｎ-ｉｎ結晶欠陥がエピ層に転写して発生することがわかった。そのため、エピ層堆積前にｇｒｏｗｎ-ｉｎ結晶欠陥を低減する、あるいは消去する方策を取ることがエピ層欠陥低減に有効である。
【００２０】
エピ膜厚については特に規定しないが、一般的に膜厚の制御性から０．５μｍ以上が望ましい。０．５μｍ未満のエピ膜厚では面内の膜厚均一性を達成するのが困難になる。またスループットから２０μｍ以下が望ましい。２０μｍ超のエピ膜厚ではエピ堆積工程が３０分以上となるため生産性が落ちて実用的ではない。
【００２１】
次に、上記エピ層欠陥が発生しない窒素添加シリコン半導体基板、及び窒素・炭素添加シリコン半導体基板の製造方法について、以下に説明する。
【００２２】
窒素を１×１０13ａｔｏｍｓ／ｃｍ3以上含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に１×１０16ａｔｏｍｓ／ｃｍ3以上の窒素を添加する必要がある。シリコン融液中に窒素が１．５×１０19ａｔｏｍｓ／ｃｍ3超添加された場合、窒素濃度が高くなって、多結晶化が起こりやすくなるため、実用には不適当である。
【００２３】
炭素を１×１０16ａｔｏｍｓ／ｃｍ3以上含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に３×１０17ａｔｏｍｓ／ｃｍ3以上の炭素を添加する必要がある。シリコン融液中に炭素が１×１０19ａｔｏｍｓ／ｃｍ3超添加された場合、炭素濃度が高くなって、多結晶化が起こりやすくなるため、実用には不適当である。
【００２４】
窒素添加シリコン単結晶ウエハ、及び窒素・炭素添加シリコン単結晶ウエハを用い、かつリング状分布積層欠陥が０．５個／ｃｍ2以下になるエピウエハの製造方法として、例えば以下の方法がある。
【００２５】
（Ａ） 結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００２６】
（Ｂ） 結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００２７】
結晶育成時のＶ／Ｇが、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時に０．１３＜Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＜０．１５であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時に０．３２＜Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＜０．３６である場合は、リング状分布積層欠陥の発生原因となる欠陥がシリコン単結晶ウエハに形成されてしまうため、エピ層堆積後にリング状分布積層欠陥が０．５個／ｃｍ2超発生してしまう。Ｖ／Ｇの上限及び下限は特に規定しないが、生産性の問題から、下限は０．０５［ｍｍ2／℃ｍｉｎ］以上、上限は結晶引上装置の冷却能力から０．４０［ｍｍ2／℃ｍｉｎ］以下が、現実的である。なお、（Ｂ）の方法で製造したシリコン単結晶ウエハは、ウエハ全面に渡ってサイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上になっており、ＯＳＦ領域がウエハ外側に完全に除外されている。
【００２８】
窒素添加シリコン単結晶ウエハ、及び窒素・炭素添加シリコン単結晶ウエハを用い、かつ転位ピット欠陥が０．５個／ｃｍ2以下になるようなエピウエハの製造方法として、例えば以下の方法がある。
【００２９】
（Ｃ） エピ層堆積前に、非酸化性雰囲気あるいは水素雰囲気で、１１００℃以上で６０秒以上熱処理したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００３０】
（Ｄ） 結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００３１】
（Ｃ）のような熱処理は、エピ層堆積前のシリコン単結晶ウエハ表層に存在していた転位ピット欠陥の発生原因となる転位ループを消滅させるものと考えられる。非酸化性雰囲気としては、不純物が５ｐｐｍ以下であり、熱処理後の酸化膜厚が２ｎｍ以下に押さえられていればよく、ガスとしては、例えばＡｒなどの希ガスが有効である。熱処理後の酸化膜厚が２ｎｍ超となる酸化雰囲気中では、微小転位ループが消滅せず、それに加えてＯＳＦも形成されるため好ましくない。１１００℃未満、６０秒未満では、エピ層堆積後の転位ピット欠陥が０．５個／ｃｍ2にならない。原因として、１１００℃未満では、点欠陥反応が活性化せず、転位ループ消滅現象が起こらなかったため、また、６０秒未満では、転位ループ消滅に要する時間として不十分だったためと考えられる。結晶育成時のＶ／Ｇが、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＞０．１０であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］＞０．３０である場合は、転位ピット欠陥の発生原因となる転位ループがシリコン単結晶ウエハに形成されてしまうため、エピ層堆積後に転位ピット欠陥が０．５個／ｃｍ2超発生してしまう。なお、（Ｄ）の方法で製造したシリコン単結晶ウエハは、ウエハ全面に渡って直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下になっている。
【００３２】
エピ堆積方法については特に規定はしないが、市販されているジクロルシラン、トリクロルシランを原料ガスとする枚葉エピ堆積装置・バッチ式エピ堆積装置を使った方法で、いわゆるエピ後の輝点の原因となるようなシリコン単結晶ウエハ上の異物がエピ堆積前の洗浄で十分排除されているようなプロセスであれば問題はない。
【００３３】
【実施例】
以下に、実施例を挙げて本発明を説明するが、本発明はこれらの実施例の記載によって制限されるものではない。
【００３４】
実施例１
本実施例に用いられるシリコン単結晶製造装置は、通常のＣＺ法によるシリコン単結晶製造に用いられるものであれば、特に制限されるものではない。この装置を利用して育成されたシリコン単結晶は、伝導型：ｐ型（ボロンドープ）、結晶径：８インチ（２００ｍｍ）、抵抗率：０．００４〜１０．５Ωｃｍ、酸素濃度６．０〜８．０×１０17ａｔｏｍｓ／ｃｍ3（日本電子工業振興協会による酸素濃度換算係数を用いて算出）である。窒素添加は、シリコン融液中に窒化膜付きウエハを投入することによって行った。シリコン融液中の窒素濃度は、投入した窒化膜付きウエハについていた窒素の総量とシリコン融液の量から算出した。引上速度Ｖ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配Ｇ［℃／ｍｍ］としたときのＶ／Ｇを変化させるため、結晶成長速度あるいはシリコン単結晶製造装置の内部構造を変えた複数の結晶育成条件にて、シリコン単結晶を育成した。この結晶から切り出して作成したシリコン単結晶ウエハに、エピタキシャル法により５μｍのシリコン単結晶層（エピ層）を堆積して、シリコン半導体基板（エピウエハ）を作成した。
【００３５】
窒素濃度は、エピ層堆積後のシリコン半導体基板からサンプルを採取し、表面のエピ層を除去するために２０μｍのポリッシュを行った後、二次イオン質量分析装置（ＳＩＭＳ）を用いて測定した。
【００３６】
エピ層のリング状分布積層欠陥は、以下の手順で評価した。先ず、エピウエハをそのまま、Ｔｅｎｃｏｒ社製表面異物計ＳＰ１を用い、測定条件として０．１μｍ以上の異物を評価するモードにて、異物の個数と分布を調査した。その後、エピウエハをＳＣ１洗浄にかけて異物を除去し、再び表面異物計にて異物を測定し、洗浄前後で残っている異物をリング状分布積層欠陥と判定して、その個数をカウントした。密度を算出するためにウエハ全体を覆うように１ｃｍ2の正方形状格子を作って、各格子に含まれるリング状分布積層欠陥の個数から、各格子におけるリング状分布積層欠陥の面積密度を算出し、面積密度の最大値を求めた。
【００３７】
エピ層堆積後の酸素析出挙動を評価するために、エピウエハに対して表１に示す４段のデバイスプロセスを模した熱処理を施し、エピ表面から１００μｍの深さの酸素析出物を赤外干渉法で測定した。市販されている赤外干渉法による欠陥評価装置として、ＨＹＴ社のＯＰＰ（Optical Precipitate Profiler）を用いた。
【００３８】
また、エピ層堆積後のゲッタリング挙動を評価するため、表１に示す４段のデバイスプロセスを模した熱処理を施した後に、スピンコート法にてＮｉをウエハ表面に１０14ａｔｏｍｓ／ｃｍ2塗布し、ＭＯＳダイオードを実装した。ゲート酸化の条件は１０００℃、３０分、dry Ｏ2で、酸化膜厚は３００ｎｍとした。その後、ＭＯＳ-Ｃ-ｔ法による発生ライフタイム測定を行った。
【００３９】
【表１】
ＴＤＤＢを評価するため、電極面積２０ｍｍ2のポリシリＭＯＳをエピウエハ上に作成した。酸化膜厚は２５ｎｍとした。連続ストレス電流密度を−５ｍＡ／ｃｍ2とし、破壊判定電界を１０ＭＶ／ｃｍとした時のＱbdが１０Ｃ／ｃｍ2以上であるような歩留まりを調査した。
【００４１】
評価結果を比較例も含めて表２に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上でライフタイムが２０ｍｓｅｃ以上とゲッタリング特性に優れていた。また、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２である場合は、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上とエピ層品質が良好であった。
【００４２】
【表２】
実施例２
シリコン単結晶の引き上げ及び窒素の添加法は、実施例１と同様である。この結晶から切り出して作成したシリコン単結晶ウエハに、実施例１と同様に５μｍのエピ層を堆積した。但し、実施例１とは異なり、エピ層堆積前の熱処理として、エピ層堆積装置チャンバー内での熱処理、あるいはＲＴＡによる熱処理、あるいはバッチ式縦型炉による熱処理を行った。
【００４４】
エピ層の転位ピット欠陥を評価した。評価は、ライトエッチ液にてエピ層表面３μｍをエッチングし、１μｍ以上のサイズを持つ菱形もしくは流線型状のピットの個数を、光学顕微鏡観察にてカウントした。エピ層堆積後の析出挙動、ゲッタリング挙動、ＴＤＤＢ評価は、実施例１と同様である。
【００４５】
評価結果を比較例も含めて表３に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、１００％Ｈ2、あるいは１００％Ａｒで、１１００℃、６０秒以上の熱処理を行ったものは、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００４６】
【表３】
実施例３
シリコン単結晶の引き上げ及び窒素の添加法は、実施例１と同様である。
【００４８】
シリコン単結晶から切り出したシリコン単結晶ウエハのボイド欠陥評価はＯＰＰを用い、両面を鏡面化したシリコン単結晶ウエハにおいて、ウエハ表層から３００μｍの位置に焦点を合わせて、対角長が５０ｎｍ以上のボイド総数を測定し、密度を算出した。エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価は、実施例１と同様である。
【００４９】
評価結果を比較例も含めて表４に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６である場合は、サイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上となり、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５０】
【表４】
実施例４
シリコン単結晶の引き上げ及び窒素の添加法は実施例１と同様である。
【００５２】
シリコン単結晶から切り出したシリコン単結晶ウエハの転位ループ密度評価はＯＰＰを用い、両面を鏡面化したシリコン単結晶ウエハにおいて、ウエハ表層から３００μｍの位置に焦点を合わせて、直径１μｍ以上の転位ループを測定し、密度を算出した。エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価は、実施例２と同様である。
【００５３】
評価結果を比較例も含めて表５に示す。融液窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上になり、熱処理後の析出物密度が１０8／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０である場合は、直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下となり、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５４】
【表５】
実施例５
シリコン単結晶の引き上げ及び窒素の添加法は実施例１と同様である。炭素添加は、シリコン融液中に炭素粉を投入することで行った。融液中の炭素濃度は、投入した炭素の総量とシリコン融液の量から算出した。シリコン単結晶ウエハ中のエピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため、表６に示す５段の低温デバイスプロセスを模した熱処理を行った。熱処理以外の評価項目（エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例１と同様である。シリコン半導体基板の炭素濃度は、エピ層堆積後のウエハをＦＴＩＲにて測定し、日本電子工業振興協会による濃度換算係数を用いて算出した。抵抗値が０．５Ωｃｍ以下のシリコン半導体基板は、２０μｍのポリッシュを行って、表面のエピ層を除去した後ＳＩＭＳを用いて測定した。
【００５６】
【表６】
評価結果を比較例も含めて表７に示す。融液炭素濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上であるものは、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上になった。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものよりは優れているが、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３２である場合は、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５８】
【表７】
実施例６
シリコン単結晶の引き上げ及び窒素・炭素の添加法は、実施例５と同様である。エピ層堆積前の熱処理として、エピ層堆積装置チャンバー内での熱処理、あるいはＲＴＡによる熱処理、あるいはバッチ式縦型炉による熱処理を行った。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例２と同様である。
【００６０】
評価結果を比較例も含めて表８に示す。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であり、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べて多少劣った。また、１００％Ｈ2、あるいは１００％Ａｒで、１１００℃、６０秒以上の熱処理を行ったものは、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６１】
【表８】
実施例７
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例５と同様である。エピ層堆積前の欠陥評価は、実施例５と同様である。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した、低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積前後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例３と同様である。
【００６３】
評価結果を比較例も含めて表９に示す。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものよりは優れているが、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．１５であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≧０．３６である場合は、サイズ５０ｎｍ以上のボイド密度が５×１０5／ｃｍ3以上となり、エピ層のリング状分布積層欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６４】
【表９】
実施例８
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例５と同様である。エピ層堆積前の欠陥評価は、実施例５と同様である。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積前後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は実施例４と同様である。
【００６６】
評価結果を比較例も含めて表１０に示す。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものは、熱処理後の析出物密度が１０9／ｃｍ3以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満のものは、熱処理後の析出物密度が１０8／ｃｍ3以上１０9／ｃｍ3未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満のものよりは優れているが、基板窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ、基板炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ2／℃ｍｉｎ］≦０．３０である場合は、直径１μｍ以上の転位ループが１×１０4／ｃｍ3以下となり、エピ層の転位ピット欠陥が０．５個／ｃｍ2以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６７】
【表１０】
【発明の効果】
本発明のシリコン半導体基板は、エピ層があるにも係らず、デバイスプロセス後の酸素析出が十分起こり、重金属のゲッタリング能力に優れている。そして、基板表面の結晶欠陥がなく、ＴＤＤＢなどのデバイス特性に優れているため、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウエハを製造するのに最適なシリコン半導体基板である。
【００６９】
また、本発明のシリコン半導体基板の製造方法は、従来のシリコン単結晶引上炉やエピ層堆積装置の改造をすることなく、品質の優れた上記シリコン半導体基板を歩留り良く製造することができるため、経済的にも工業的にも、その効果は大きい。
【図面の簡単な説明】
【図１】 窒素添加シリコン単結晶ウエハの欠陥領域分布模式図である。
【図２】 リング状分布積層欠陥の構造の模式図である。
【図３】 転位ピット欠陥の構造の模式図である。
【図４】 窒素添加シリコン単結晶ウエハの欠陥領域とエピ層を堆積したシリコン半導体基板のエピ層欠陥分布との関連を示す模式図である。
Claims (4)
- 窒素を１×１０１６ａｔｏｍｓ／ｃｍ３以上１．５×１０１９ａｔｏｍｓ／ｃｍ３以下含有するシリコン融液を用いて、チョクラルスキー法により、引き上げ速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、
基板抵抗率ρ［Ωｃｍ］が１．９Ωｃｍ≦ρ≦１０Ωｃｍの場合、Ｖ／Ｇ［ｍｍ２／℃ｍｉｎ］≧０．１５であり、
基板抵抗率ρ［Ωｃｍ］が０．００６Ωｃｍ≦ρ≦０．３８５Ωｃｍの場合、Ｖ／Ｇ［ｍｍ２／℃ｍｉｎ］≧０．３６である条件で、シリコン単結晶（伝導型：ｐ型（ボロンドープ）を成長させた後に、
該単結晶から切り出したシリコン単結晶ウェハの表面に、エピタキシャル法によりシリコン単結晶層を堆積させたことを特徴とするシリコン半導体基板製造方法。 - 請求項１の融液にさらに炭素を１×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下含有させるシリコン半導体基板製造方法。
- チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウェハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、
窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、かつ前記シリコン半導体基板の全面に渡って、｛１１１｝面上の格子間原子型積層欠陥（リング状分布積層欠陥）が、エピ層中に０．５個／ｃｍ２以下であることを特徴とする請求項１または２で製造されたシリコン半導体基板。 - 前記シリコン単結晶ウエハの炭素濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下である請求項３記載のシリコン半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000210597A JP4510997B2 (ja) | 2000-01-18 | 2000-07-11 | シリコン半導体基板およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009535 | 2000-01-18 | ||
| JP2000-9535 | 2000-01-18 | ||
| JP2000210597A JP4510997B2 (ja) | 2000-01-18 | 2000-07-11 | シリコン半導体基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274167A JP2001274167A (ja) | 2001-10-05 |
| JP4510997B2 true JP4510997B2 (ja) | 2010-07-28 |
Family
ID=26583726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000210597A Expired - Lifetime JP4510997B2 (ja) | 2000-01-18 | 2000-07-11 | シリコン半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4510997B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4055340B2 (ja) * | 2000-08-31 | 2008-03-05 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| JP4599724B2 (ja) * | 2001-02-15 | 2010-12-15 | 信越半導体株式会社 | エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ |
| JP4647211B2 (ja) | 2001-11-30 | 2011-03-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP4465141B2 (ja) | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP4196602B2 (ja) | 2002-07-12 | 2008-12-17 | 信越半導体株式会社 | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
| JP4743010B2 (ja) | 2005-08-26 | 2011-08-10 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの表面欠陥評価方法 |
| JP5275585B2 (ja) | 2007-06-18 | 2013-08-28 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルシリコンウェハの製造方法 |
| JP6610056B2 (ja) * | 2015-07-28 | 2019-11-27 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハの製造方法 |
-
2000
- 2000-07-11 JP JP2000210597A patent/JP4510997B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274167A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| KR100788988B1 (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP5121139B2 (ja) | アニールウエハの製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP4196602B2 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| JP4549589B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP4276764B2 (ja) | シリコン単結晶基板及びその製造方法 | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4750916B2 (ja) | シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ | |
| JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
| JP4615785B2 (ja) | 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法 | |
| JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JP2002064102A (ja) | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 | |
| JP4683171B2 (ja) | 半導体ウェーハの評価方法 | |
| JP2023167343A (ja) | シリコンウェーハ及びエピタキシャルシリコンウェーハ | |
| KR20250017270A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 | |
| KR100386230B1 (ko) | 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4510997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |