JP2000131389A - Ｉｃチップ内モジュールテスト制御方式 - Google Patents
Ｉｃチップ内モジュールテスト制御方式Info
- Publication number
- JP2000131389A JP2000131389A JP10306673A JP30667398A JP2000131389A JP 2000131389 A JP2000131389 A JP 2000131389A JP 10306673 A JP10306673 A JP 10306673A JP 30667398 A JP30667398 A JP 30667398A JP 2000131389 A JP2000131389 A JP 2000131389A
- Authority
- JP
- Japan
- Prior art keywords
- module
- chip
- input
- selector
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】ＡＳＩＣが基板上に実装された後に、何らかの
理由にてデバッグが必要となった際に、ＣＰＵが動作不
能となるケースでの、ＡＳＩＣ内のレジスタ値，ＲＯ
Ｍ，ＲＡＭの情報またＡＳＩＣ内部の主要信号の観測が
出来ない点で、デバッグ解析に問題が有った。 【解決手段】バウンダリスキャンの機能を利用し、複数
モジュールのうち一つを選択し保持する機能を設け、選
択された１モジュールをバウンダリスキャンのINTEST機
能でテストする方式を採用。
理由にてデバッグが必要となった際に、ＣＰＵが動作不
能となるケースでの、ＡＳＩＣ内のレジスタ値，ＲＯ
Ｍ，ＲＡＭの情報またＡＳＩＣ内部の主要信号の観測が
出来ない点で、デバッグ解析に問題が有った。 【解決手段】バウンダリスキャンの機能を利用し、複数
モジュールのうち一つを選択し保持する機能を設け、選
択された１モジュールをバウンダリスキャンのINTEST機
能でテストする方式を採用。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＳＩＣが基板上
に実装された後に、何らかの理由にてデバッグが必要と
なった際に、基板上に組み込まれたもしくは組み込むこ
との出来るソフトメンテナンスツール、またはモニタツ
ールが無くとも、ＡＳＩＣ内のレジスタ値，ＲＯＭ，Ｒ
ＡＭの情報を知ることが出来るテスト制御手法に関す
る。
に実装された後に、何らかの理由にてデバッグが必要と
なった際に、基板上に組み込まれたもしくは組み込むこ
との出来るソフトメンテナンスツール、またはモニタツ
ールが無くとも、ＡＳＩＣ内のレジスタ値，ＲＯＭ，Ｒ
ＡＭの情報を知ることが出来るテスト制御手法に関す
る。
【０００２】
【従来の技術】装置の構成の流れとして、車に代表され
る様に分散制御が進み、機能はＬＳＩ内に出来るだけ入
れてしまう要求が高まり、システムオンチップ化が進ん
できている。更にＬＳＩ内に搭載する回路も、再利用を
目的としてモジュール化が進み、そのモジュールの変更
を行うことをせずに利用し、ＬＳＩの開発を行うことが
主流となりつつある。
る様に分散制御が進み、機能はＬＳＩ内に出来るだけ入
れてしまう要求が高まり、システムオンチップ化が進ん
できている。更にＬＳＩ内に搭載する回路も、再利用を
目的としてモジュール化が進み、そのモジュールの変更
を行うことをせずに利用し、ＬＳＩの開発を行うことが
主流となりつつある。
【０００３】このような状況にて、ひとたび不具合が起
こったら、主要なところは全てLSIチップの中にあるこ
ととなり、かつＣＰＵが止まってしまったらＬＳＩ内部
の状態は読み出すことが出来なくなり解析は大変難しく
なってしまう。
こったら、主要なところは全てLSIチップの中にあるこ
ととなり、かつＣＰＵが止まってしまったらＬＳＩ内部
の状態は読み出すことが出来なくなり解析は大変難しく
なってしまう。
【０００４】ＬＳＩの中にＬＳＩ内部を読み出す機能
を、ユーザ側にて埋め込もうとすることも可能ではある
が、ＬＳＩの中の機能，回路規模が大きくなってくると
非常に開発工数が発生し、今後ますます大規模化してい
く流れの中で、実質難しくなってくると考えられる。
を、ユーザ側にて埋め込もうとすることも可能ではある
が、ＬＳＩの中の機能，回路規模が大きくなってくると
非常に開発工数が発生し、今後ますます大規模化してい
く流れの中で、実質難しくなってくると考えられる。
【０００５】近年、ＡＳＩＣを初めとしてＬＳＩの高密
度化，小型化の要求が強くなり、ＬＳＩのパッケージに
ついても高密度化，小型化が進んできている。この実現
策としてＢＧＡ（ボールクリッドアレイ）方式や、ＱＦ
Ｐタイプのパッケージでもピンのピッチが狭くなってき
ている。これらのＬＳＩを基板上に実装すると、確かに
実装されたかのテストにおいて電気的なテスト以外に方
法は無くなってきている。電気的なテストも基板事体の
機能を用いて、各個別のＬＳＩの全ピンが確実に基板に
付いているかを確かめることは難しくなっており、また
インサーキットテスタを利用してもＬＳＩ自体の機能も
複雑かつ深いものとなりテストが出来ない状態が考えら
れる。
度化，小型化の要求が強くなり、ＬＳＩのパッケージに
ついても高密度化，小型化が進んできている。この実現
策としてＢＧＡ（ボールクリッドアレイ）方式や、ＱＦ
Ｐタイプのパッケージでもピンのピッチが狭くなってき
ている。これらのＬＳＩを基板上に実装すると、確かに
実装されたかのテストにおいて電気的なテスト以外に方
法は無くなってきている。電気的なテストも基板事体の
機能を用いて、各個別のＬＳＩの全ピンが確実に基板に
付いているかを確かめることは難しくなっており、また
インサーキットテスタを利用してもＬＳＩ自体の機能も
複雑かつ深いものとなりテストが出来ない状態が考えら
れる。
【０００６】そこで、ＩＥＥＥにて規定されている、バ
ウンダリスキャンの手法が利用されるようになってき
た。しかしこの手法のみでは大規模なＬＳＩの内部情報
を、チップの制御のみで引き出すのは難しい。とくにＣ
ＰＵとＲＡＭ，ＲＯＭを内蔵しているシステムオンチッ
プの場合、ＲＡＭ，ＲＯＭはＣＰＵからのアクセスは可
能であるが、ひとたびＣＰＵが動作可能となったら、外
ピンからのアクセスは出来なくなる構成が一般的であ
る。
ウンダリスキャンの手法が利用されるようになってき
た。しかしこの手法のみでは大規模なＬＳＩの内部情報
を、チップの制御のみで引き出すのは難しい。とくにＣ
ＰＵとＲＡＭ，ＲＯＭを内蔵しているシステムオンチッ
プの場合、ＲＡＭ，ＲＯＭはＣＰＵからのアクセスは可
能であるが、ひとたびＣＰＵが動作可能となったら、外
ピンからのアクセスは出来なくなる構成が一般的であ
る。
【０００７】
【発明が解決しようとする課題】従来技術では難しい、
ＬＳＩに実装した状態でＣＰＵによって動作するモニタ
ソフトを利用できない状況でも、ＬＳＩ内部の情報を引
き出すことが出来ることを、単にその機能を多大な設計
工数を発生させること無く実現することである。
ＬＳＩに実装した状態でＣＰＵによって動作するモニタ
ソフトを利用できない状況でも、ＬＳＩ内部の情報を引
き出すことが出来ることを、単にその機能を多大な設計
工数を発生させること無く実現することである。
【０００８】
【課題を解決するための手段】そのため本発明では、近
年実用化されてきたバウンダリスキャンに代表されるシ
リアルデータ信号にて、チップの端子の状態に関わらず
チップ内部にて、あたかもチップの外から制御できる手
法と、ＣＢＩＣ（セルベースＩＣ）にて使用される例の
ある、モジュール単体の端子をモジュール毎にチップの
端子に引き出すことを利用してモジュールの診断を行う
ことを組み合わせ、かつそのモジュール単体の端子をモ
ジュール毎にチップの端子に引き出した状態をユーザ側
にて制御可能とすること、言い換えると基板に実装した
状態にて制御可能とすることで実現する。これによっ
て、ＣＰＵの有り無し，ＣＰＵの動作に関わらず、切り
離してＬＳＩ内の個別のモジュールの情報を引き出すこ
とが出来る。
年実用化されてきたバウンダリスキャンに代表されるシ
リアルデータ信号にて、チップの端子の状態に関わらず
チップ内部にて、あたかもチップの外から制御できる手
法と、ＣＢＩＣ（セルベースＩＣ）にて使用される例の
ある、モジュール単体の端子をモジュール毎にチップの
端子に引き出すことを利用してモジュールの診断を行う
ことを組み合わせ、かつそのモジュール単体の端子をモ
ジュール毎にチップの端子に引き出した状態をユーザ側
にて制御可能とすること、言い換えると基板に実装した
状態にて制御可能とすることで実現する。これによっ
て、ＣＰＵの有り無し，ＣＰＵの動作に関わらず、切り
離してＬＳＩ内の個別のモジュールの情報を引き出すこ
とが出来る。
【０００９】
【発明の実施の形態】（実施例１）図１は本発明を実施
するモジュールテスト制御機能を持つＬＳＩの構成図で
ある。まずＡＳＩＣチップ１は、複数のモジュールから
機能を実現する構成で、その各モジュールは更に、複数
の論理ブロックから構成されている。モジュールにはい
くつかの種類がある。ＡＳＩＣ内にユーザオリジナルの
機能を実現させる為のユーザ回路モジュール３、通常は
ＡＳＩＣベンダから供給されるＲＡＭ，ROMモジュール
４、更にこれも通常はＡＳＩＣベンダから供給される、
ベンダにてサポートしている例えばＣＰＵコアモジュー
ル，通信用のモジュール，ＤＭＡＣモジュール等のまと
まった機能単位のマクロモジュール５などがある。
するモジュールテスト制御機能を持つＬＳＩの構成図で
ある。まずＡＳＩＣチップ１は、複数のモジュールから
機能を実現する構成で、その各モジュールは更に、複数
の論理ブロックから構成されている。モジュールにはい
くつかの種類がある。ＡＳＩＣ内にユーザオリジナルの
機能を実現させる為のユーザ回路モジュール３、通常は
ＡＳＩＣベンダから供給されるＲＡＭ，ROMモジュール
４、更にこれも通常はＡＳＩＣベンダから供給される、
ベンダにてサポートしている例えばＣＰＵコアモジュー
ル，通信用のモジュール，ＤＭＡＣモジュール等のまと
まった機能単位のマクロモジュール５などがある。
【００１０】ＲＡＭ，ＲＯＭモジュール４，マクロモジ
ュール５は通常ベンダ側で機能，性能の保証を行うた
め、ユーザ側の機能実現のために、論理，性能スペック
等に修正変更を行うことが出来ないことが多い。つまり
供給されるモジュールをそのまま使用する形が一般的で
ある。
ュール５は通常ベンダ側で機能，性能の保証を行うた
め、ユーザ側の機能実現のために、論理，性能スペック
等に修正変更を行うことが出来ないことが多い。つまり
供給されるモジュールをそのまま使用する形が一般的で
ある。
【００１１】上記モジュールの端子は一部チップ端子Ｐ
ＡＤ２と接続される構成となるが、その際に、従来の技
術にて記述のバウンダリスキャン機能を搭載すると、チ
ップ端子ＰＡＤ２とモジュール端子間に、バウンダリス
キャン用セル１０を挿入する構成となる。このバウンダ
リスキャン用セル１０は、チップ端子ＰＡＤ２に対して
１つ対応して挿入され、各バウンダリスキャン用セル１
０間は図１のようにシリアルにつながり、更にＴＡＰ
（テストアクセスポート）コントロール１１とも接続さ
れる。
ＡＤ２と接続される構成となるが、その際に、従来の技
術にて記述のバウンダリスキャン機能を搭載すると、チ
ップ端子ＰＡＤ２とモジュール端子間に、バウンダリス
キャン用セル１０を挿入する構成となる。このバウンダ
リスキャン用セル１０は、チップ端子ＰＡＤ２に対して
１つ対応して挿入され、各バウンダリスキャン用セル１
０間は図１のようにシリアルにつながり、更にＴＡＰ
（テストアクセスポート）コントロール１１とも接続さ
れる。
【００１２】ＴＡＰコントローラ１１は、バウンダリス
キャンのスキャンモードの設定の他、このバウンダリス
キャン機能の制御を行う。またバウンダリスキャンはシ
リアルデータ信号入力１２とシリアルデータ信号出力１
３をそれぞれ１本ずつ必要とし、ＡＳＩＣチップ１のチ
ップ端子ＰＡＤ２から、各チップ端子ＰＡＤ２の値を設
定，読み出しを可能としている。
キャンのスキャンモードの設定の他、このバウンダリス
キャン機能の制御を行う。またバウンダリスキャンはシ
リアルデータ信号入力１２とシリアルデータ信号出力１
３をそれぞれ１本ずつ必要とし、ＡＳＩＣチップ１のチ
ップ端子ＰＡＤ２から、各チップ端子ＰＡＤ２の値を設
定，読み出しを可能としている。
【００１３】更に図１では各モジュールの端子をセレク
トしチップ端子ＰＡＤ２に割り当てるためのモジュール
テスト用セレクタ２０と、その制御を行うセレクタ制御
回路２１を備え、各モジュールを、セレクタ制御回路２
１によって選択された情報によってモジュールテスト用
セレクタ２０がセレクトし、１つのモジュールの端子を
チップ端子ＰＡＤ２からアクセスできる構成とする。
トしチップ端子ＰＡＤ２に割り当てるためのモジュール
テスト用セレクタ２０と、その制御を行うセレクタ制御
回路２１を備え、各モジュールを、セレクタ制御回路２
１によって選択された情報によってモジュールテスト用
セレクタ２０がセレクトし、１つのモジュールの端子を
チップ端子ＰＡＤ２からアクセスできる構成とする。
【００１４】図２に上記セレクタ制御回路２１の構成図
を示す。ここでは上記ＴＡＰコントローラ１１に、バウ
ンダリスキャン機能を利用してシリアルデータ信号入力
１２から、セレクタ制御回路２１内のセレクタ設定レジ
スタ２２に対して、どのモジュールを選択するかの情報
を設定する。そしてこのセレクタ設定レジスタ２２の設
定情報を、セレクタ設定デコーダ２３にてデコードし、
モジュールテスト用セレクタ２０に対してどのモジュー
ルの端子信号を選択するかを決めるしくみとする。
を示す。ここでは上記ＴＡＰコントローラ１１に、バウ
ンダリスキャン機能を利用してシリアルデータ信号入力
１２から、セレクタ制御回路２１内のセレクタ設定レジ
スタ２２に対して、どのモジュールを選択するかの情報
を設定する。そしてこのセレクタ設定レジスタ２２の設
定情報を、セレクタ設定デコーダ２３にてデコードし、
モジュールテスト用セレクタ２０に対してどのモジュー
ルの端子信号を選択するかを決めるしくみとする。
【００１５】以上の構成にて、下記動作の説明を記す。
【００１６】まず、基板に実装された状態のＡＳＩＣチ
ップ１を通常状態から、バウンダリスキャンの状態に遷
移させる。これはＩＥＥＥにて規定されている手順に従
う。バウンダリスキャンの状態になったら、セレクタ制
御回路２１内セレクタ設定レジスタ２２に、どのモジュ
ールを選択するかの情報を、シリアルデータ信号入力１
２から入力してＴＡＰコントローラ１１を経由して設定
する。セレクタ設定レジスタ２２に設定された情報をセ
レクタ設定デコーダ２３にてデコードしモジュールテス
ト用セレクタ２０にて、該当モジュールの端子の選択を
行い、該当モジュール端子がチップ端子ＰＡＤ２に接続
されている状態とする。
ップ１を通常状態から、バウンダリスキャンの状態に遷
移させる。これはＩＥＥＥにて規定されている手順に従
う。バウンダリスキャンの状態になったら、セレクタ制
御回路２１内セレクタ設定レジスタ２２に、どのモジュ
ールを選択するかの情報を、シリアルデータ信号入力１
２から入力してＴＡＰコントローラ１１を経由して設定
する。セレクタ設定レジスタ２２に設定された情報をセ
レクタ設定デコーダ２３にてデコードしモジュールテス
ト用セレクタ２０にて、該当モジュールの端子の選択を
行い、該当モジュール端子がチップ端子ＰＡＤ２に接続
されている状態とする。
【００１７】この状態にてバウンダリスキャンの機能の
INTEST（チップ内部に対して入力信号の設定と、出力信
号の読み出しを行うテストモード）で、その該当モジュ
ールの内部状態を制御し、情報を読み出す。たとえば、
ＲＯＭモジュールであれば値を読み出し、ＲＡＭまたは
レジスタ等であれば、その時点の状態を読み出したり、
書き込みが出来るかテストしたりが可能となり、あたか
もＣＰＵ動作させモニタソフトにてテストを行うのと同
等のことが可能である。また更に、モニタソフトにてで
きないモジュール端子の信号がHighかLow かをみること
も可能となる。 （実施例２）図３は本発明を実施するモジュールテスト
制御機能を持つＬＳＩのもう一つの構成図である。まず
ＡＳＩＣチップ１の構成は実施例１と同様で、複数のモ
ジュールから機能を実現する構成で、各モジュールの端
子は一部チップ端子ＰＡＤ２と接続される構成となる
が、バウンダリスキャン機能を、チップ端子ＰＡＤ２と
モジュール端子間に、バウンダリスキャン用セル１０を
挿入する構成であるが、実施例１ではこのバウンダリス
キャン用セル１０は、チップ端子ＰＡＤ２に対して１つ
対応して挿入され、各バウンダリスキャン用セル１０間
は図１のようにシリアルにつながり更にＴＡＰ（テスト
アクセスポート）コントローラ１１とも接続されるのに
対し、本実施例ではセレクタ設定レジスタ２２をバウン
ダリスキャン用セル１０と接続し直接、モジュールの選
択情報を設定する構成である。この方式では、ＴＡＰコ
ントローラ１１に対して特に特別な機能を埋め込まなく
て良いという利点がある。
INTEST（チップ内部に対して入力信号の設定と、出力信
号の読み出しを行うテストモード）で、その該当モジュ
ールの内部状態を制御し、情報を読み出す。たとえば、
ＲＯＭモジュールであれば値を読み出し、ＲＡＭまたは
レジスタ等であれば、その時点の状態を読み出したり、
書き込みが出来るかテストしたりが可能となり、あたか
もＣＰＵ動作させモニタソフトにてテストを行うのと同
等のことが可能である。また更に、モニタソフトにてで
きないモジュール端子の信号がHighかLow かをみること
も可能となる。 （実施例２）図３は本発明を実施するモジュールテスト
制御機能を持つＬＳＩのもう一つの構成図である。まず
ＡＳＩＣチップ１の構成は実施例１と同様で、複数のモ
ジュールから機能を実現する構成で、各モジュールの端
子は一部チップ端子ＰＡＤ２と接続される構成となる
が、バウンダリスキャン機能を、チップ端子ＰＡＤ２と
モジュール端子間に、バウンダリスキャン用セル１０を
挿入する構成であるが、実施例１ではこのバウンダリス
キャン用セル１０は、チップ端子ＰＡＤ２に対して１つ
対応して挿入され、各バウンダリスキャン用セル１０間
は図１のようにシリアルにつながり更にＴＡＰ（テスト
アクセスポート）コントローラ１１とも接続されるのに
対し、本実施例ではセレクタ設定レジスタ２２をバウン
ダリスキャン用セル１０と接続し直接、モジュールの選
択情報を設定する構成である。この方式では、ＴＡＰコ
ントローラ１１に対して特に特別な機能を埋め込まなく
て良いという利点がある。
【００１８】その代わりにセレクタ設定レジスタ２２に
対して、バウンダリスキャン用セル１０から直接書き込
みが出来るようにセレクタ設定レジスタ２２に設定でき
る構成をとらなければならない。バウンダリスキャンの
INTESTを使用すれば、セレクタ設定レジスタ２２をユー
ザ論理の一部とみなせるので、この構成をとることは容
易である。
対して、バウンダリスキャン用セル１０から直接書き込
みが出来るようにセレクタ設定レジスタ２２に設定でき
る構成をとらなければならない。バウンダリスキャンの
INTESTを使用すれば、セレクタ設定レジスタ２２をユー
ザ論理の一部とみなせるので、この構成をとることは容
易である。
【００１９】図４は本実施例での上記セレクタ制御回路
２１の構成図である。ＴＡＰコントローラ１１は関与せ
ずに、バウンダリスキャンの機能を利用してシリアルデ
ータ信号入力１２から、セレクタ制御回路２１内のセレ
クタ設定レジスタ２２に対して、どのモジュールを選択
するかの情報を複数のバウンダリスキャン用セル１０を
用いて設定する。そしてこのセレクタ設定レジスタ２２
の設定情報を、セレクタ設定デコーダ２３にてデコード
し、モジュールテスト用セレクタ２０に対して、どのモ
ジュールの端子信号を選択するかを決めるしくみであ
る。
２１の構成図である。ＴＡＰコントローラ１１は関与せ
ずに、バウンダリスキャンの機能を利用してシリアルデ
ータ信号入力１２から、セレクタ制御回路２１内のセレ
クタ設定レジスタ２２に対して、どのモジュールを選択
するかの情報を複数のバウンダリスキャン用セル１０を
用いて設定する。そしてこのセレクタ設定レジスタ２２
の設定情報を、セレクタ設定デコーダ２３にてデコード
し、モジュールテスト用セレクタ２０に対して、どのモ
ジュールの端子信号を選択するかを決めるしくみであ
る。
【００２０】以上の構成での、動作の説明を記す。
【００２１】まず、基板に実装された状態のＡＳＩＣチ
ップ１を通常状態から、バウンダリスキャンの状態に遷
移させる。バウンダリスキャンの状態になったら、セレ
クタ制御回路２１内セレクタ設定レジスタ２２に、どの
モジュールを選択するかの情報を、シリアルデータ信号
入力１２から入力してＴＡＰコントローラ１１を経由せ
ず直接設定する。セレクタ設定レジスタ２２に設定され
た情報をセレクタ設定デコーダ２３にてデコードしモジ
ュールテスト用セレクタ２０にて、該当モジュールの端
子の選択を行い、該当モジュール端子がチップ端子ＰＡ
Ｄ２に接続されている状態とする。これ以降の動作は実
施例１と同じである。
ップ１を通常状態から、バウンダリスキャンの状態に遷
移させる。バウンダリスキャンの状態になったら、セレ
クタ制御回路２１内セレクタ設定レジスタ２２に、どの
モジュールを選択するかの情報を、シリアルデータ信号
入力１２から入力してＴＡＰコントローラ１１を経由せ
ず直接設定する。セレクタ設定レジスタ２２に設定され
た情報をセレクタ設定デコーダ２３にてデコードしモジ
ュールテスト用セレクタ２０にて、該当モジュールの端
子の選択を行い、該当モジュール端子がチップ端子ＰＡ
Ｄ２に接続されている状態とする。これ以降の動作は実
施例１と同じである。
【００２２】更に図２ではこのセレクタ設定レジスタ２
２設定用のバウンダリスキャン用セル１０は、チップ端
子ＰＡＤ２と対応させる必要が無いので、チップ端子PA
D2を省いた構成である。すなわちチップ端子ＰＡＤ２数
制限が厳しくとも、採用可能な方法である。
２設定用のバウンダリスキャン用セル１０は、チップ端
子ＰＡＤ２と対応させる必要が無いので、チップ端子PA
D2を省いた構成である。すなわちチップ端子ＰＡＤ２数
制限が厳しくとも、採用可能な方法である。
【００２３】
【発明の効果】本発明の実施により、次の効果が期待で
きる。
きる。
【００２４】(1).ＲＡＭ，ＲＯＭモジュール単体のデー
タを、ＣＰＵの有り無し，ＣＰＵの動作に関わらず、切
り離して引き出すことが出来る。
タを、ＣＰＵの有り無し，ＣＰＵの動作に関わらず、切
り離して引き出すことが出来る。
【００２５】(2).モジュール単体の動作を、ＣＰＵの有
り無し，ＣＰＵの動作に関わらず、切り離して制御しモ
ジュール端子の出力状態を観測することが出来る。特に
今後システムオンチップのような、主要な機能が１チッ
プ化しかつ基板に実装してしまった後のＬＳＩ内のデバ
ッグ，調査に有効。
り無し，ＣＰＵの動作に関わらず、切り離して制御しモ
ジュール端子の出力状態を観測することが出来る。特に
今後システムオンチップのような、主要な機能が１チッ
プ化しかつ基板に実装してしまった後のＬＳＩ内のデバ
ッグ，調査に有効。
【００２６】(3).本構成は従来バウンダリスキャン回路
付加単体，モジュールテスト用セレクタ回路付加単体で
は自動にて行えている例があるため本実施例の回路付加
の自動化は上記の組み合わせをベースに比較的容易に実
現可能。
付加単体，モジュールテスト用セレクタ回路付加単体で
は自動にて行えている例があるため本実施例の回路付加
の自動化は上記の組み合わせをベースに比較的容易に実
現可能。
【００２７】(4).本発明は従来よりあるバウンダリスキ
ャンの機能に対して機能追加した形と捕らえることが出
来、基本的にＬＳＩのピン数、基板上の付加回路を必要
としないため、更に基板上のモニタ機能も場合により代
用可能でコスト的メリットも発する。
ャンの機能に対して機能追加した形と捕らえることが出
来、基本的にＬＳＩのピン数、基板上の付加回路を必要
としないため、更に基板上のモニタ機能も場合により代
用可能でコスト的メリットも発する。
【図１】本発明の第１の実施例であるモジュールテスト
制御機能持つＬＳＩの構成図。
制御機能持つＬＳＩの構成図。
【図２】セレクタ制御回路の構成図。
【図３】第２の実施例であるモジュールテスト制御機能
持つＬＳＩの構成図。
持つＬＳＩの構成図。
【図４】セレクタ制御回路の構成図。
１…ＡＳＩＣチップ、２…チップ端子ＰＡＤ、３…ユー
ザ回路モジュール、４…ＲＡＭ，ＲＯＭモジュール、５
…マクロモジュール、１０…バウンダリスキャン用セ
ル、１１…ＴＡＰコントロール、１２…シリアルデータ
信号入力、１３…シリアルデータ信号出力、２０…モジ
ュールテスト用セレクタ、２１…セレクタ制御回路、２
２…セレクタ設定レジスタ、２３…セレクタ設定デコー
ダ。
ザ回路モジュール、４…ＲＡＭ，ＲＯＭモジュール、５
…マクロモジュール、１０…バウンダリスキャン用セ
ル、１１…ＴＡＰコントロール、１２…シリアルデータ
信号入力、１３…シリアルデータ信号出力、２０…モジ
ュールテスト用セレクタ、２１…セレクタ制御回路、２
２…セレクタ設定レジスタ、２３…セレクタ設定デコー
ダ。
Claims (4)
- 【請求項１】ＩＣの中の回路がモジュール単位にて分割
され、モジュール内が更に論理ブロック単位にて構成さ
れているＩＣチップに於いて、ＩＣチップ内の入出力ピ
ンに対して、値を設定または入出力ピンの値を読み出す
ことがシリアルデータ信号にて可能なスキャン機能と、
チップ内モジュールの端子信号をモジュール毎にセレク
トし、モジュール単体をチップの入出力ピンに接続する
回路構成と、そのセレクタを制御，保持するセレクタ制
御機能とを具備し、モジュール毎の制御を、他のモジュ
ールまたはスキャン機能制御ピンを除くチップの入出力
ピンの影響を受けること無く、上記スキャン機能のシリ
アル信号にて行うことで、モジュール内の情報を引き出
すことが可能であることを特徴とするＩＣチップ内モジ
ュールテスト制御方式。 - 【請求項２】請求項１のセレクタを制御，保持するセレ
クタ制御機能の構成として、ＩＣチップ内の入出力ピン
に対して、値を設定または入出力ピンの値を読み出すこ
とがシリアルデータ信号にて可能なスキャン機能によっ
て、ＩＣチップ内の入出力ピンにモジュールのセレクト
信号をわりあて、そのセレクト信号を直接またはデコー
ドする構成を具備し、モジュール毎の制御を、他のモジ
ュールまたはスキャン機能制御ピンを除くチップの入出
力ピンの影響を受けること無く、上記スキャン機能のシ
リアル信号にて行うことで、モジュール内の情報を引き
出すことが可能であることを特徴とするＩＣチップ内モ
ジュールテスト制御方式。 - 【請求項３】請求項１のセレクタを制御，保持するセレ
クタ制御機能の構成として、ＩＣチップ内の入出力ピン
に対して、値を設定または入出力ピンの値を読み出すこ
とがシリアルデータ信号にて可能なスキャン機能に、入
出力ピンの値を読み出すこと以外に、チップ内のセレク
タ制御機能の中に、モジュールのセレクト情報を設定
し、その設定情報から、モジュール毎のセレクト信号を
デコードする構成を具備し、モジュール毎の制御を、他
のモジュールまたはスキャン機能制御ピンを除くチップ
の入出力ピンの影響を受けること無く、上記スキャン機
能のシリアル信号にて行うことで、モジュール内の情報
を引き出すことが可能であることを特徴とするＩＣチッ
プ内モジュールテスト制御方式。 - 【請求項４】上記請求項１から３のいずれか１項記載に
おいて、ＩＣチップ内の入出力ピンに対して、値を設定
または入出力ピンの値を読み出すことがシリアルデータ
信号にて可能なスキャン機能と、チップ内モジュールの
端子信号をモジュール毎にセレクトし、モジュール単体
をチップの入出力ピンに接続する回路構成と、そのセレ
クタを制御，保持するセレクタ制御機能とを複数具備
し、モジュール毎の制御を、他のモジュールまたはスキ
ャン機能制御ピンを除くチップの入出力ピンの影響を受
けること無く、上記スキャン機能のシリアル信号にて行
うことを同時並列に行い、高速にモジュール内の情報を
引き出すことが可能であることを特徴とするＩＣチップ
内モジュールテスト制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306673A JP2000131389A (ja) | 1998-10-28 | 1998-10-28 | Ｉｃチップ内モジュールテスト制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306673A JP2000131389A (ja) | 1998-10-28 | 1998-10-28 | Ｉｃチップ内モジュールテスト制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000131389A true JP2000131389A (ja) | 2000-05-12 |
Family
ID=17959951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10306673A Pending JP2000131389A (ja) | 1998-10-28 | 1998-10-28 | Ｉｃチップ内モジュールテスト制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000131389A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013214A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 内部信号観測回路及び内部信号観測方法 |
| WO2002057921A1 (en) * | 2001-01-19 | 2002-07-25 | Hitachi,Ltd | Electronic circuit device |
| JP2002323540A (ja) * | 2001-04-26 | 2002-11-08 | Nec Corp | スキャンテスト用回路 |
| JP2003014822A (ja) * | 2001-07-03 | 2003-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法 |
| JP2005257366A (ja) * | 2004-03-10 | 2005-09-22 | Nec Electronics Corp | 半導体回路装置及び半導体回路に関するスキャンテスト方法 |
| JP2011527746A (ja) * | 2008-07-11 | 2011-11-04 | 株式会社アドバンテスト | 試験装置および半導体デバイス |
| US9465073B2 (en) | 2013-09-02 | 2016-10-11 | Samsung Electronics Co., Ltd. | Integrated circuit (IC) for reconstructing values of flip-flops connected in a scan-chain by using a joint test action group (JTAG) interface, a method of operating the IC, and devices having the IC |
| CN112782551A (zh) * | 2019-11-04 | 2021-05-11 | 珠海零边界集成电路有限公司 | 一种芯片及芯片的测试系统 |
-
1998
- 1998-10-28 JP JP10306673A patent/JP2000131389A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489870B2 (ja) * | 1999-06-28 | 2010-06-23 | 三菱電機株式会社 | 内部信号観測方法 |
| JP2001013214A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 内部信号観測回路及び内部信号観測方法 |
| WO2002057921A1 (en) * | 2001-01-19 | 2002-07-25 | Hitachi,Ltd | Electronic circuit device |
| US7091598B2 (en) | 2001-01-19 | 2006-08-15 | Renesas Technology Corporation | Electronic circuit device |
| US7323771B2 (en) | 2001-01-19 | 2008-01-29 | Renesas Technology Corporation | Electronic circuit device |
| US7371687B2 (en) | 2001-01-19 | 2008-05-13 | Renesas Technology Corporation | Electronic circuit device |
| JP2002323540A (ja) * | 2001-04-26 | 2002-11-08 | Nec Corp | スキャンテスト用回路 |
| JP4627118B2 (ja) * | 2001-04-26 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | スキャンテスト用回路 |
| JP2003014822A (ja) * | 2001-07-03 | 2003-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法 |
| JP4549701B2 (ja) * | 2004-03-10 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体回路装置及び半導体回路に関するスキャンテスト方法 |
| JP2005257366A (ja) * | 2004-03-10 | 2005-09-22 | Nec Electronics Corp | 半導体回路装置及び半導体回路に関するスキャンテスト方法 |
| JP2011527746A (ja) * | 2008-07-11 | 2011-11-04 | 株式会社アドバンテスト | 試験装置および半導体デバイス |
| US9465073B2 (en) | 2013-09-02 | 2016-10-11 | Samsung Electronics Co., Ltd. | Integrated circuit (IC) for reconstructing values of flip-flops connected in a scan-chain by using a joint test action group (JTAG) interface, a method of operating the IC, and devices having the IC |
| CN112782551A (zh) * | 2019-11-04 | 2021-05-11 | 珠海零边界集成电路有限公司 | 一种芯片及芯片的测试系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353905B1 (en) | Semiconductor integrated circuit and recording medium | |
| US7558984B2 (en) | Apparatus and method for test and debug of a processor/core having advanced power management | |
| EP2024833B1 (en) | Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores | |
| US7627797B2 (en) | Test access port | |
| US7478299B2 (en) | Processor fault isolation | |
| US8977918B2 (en) | IC with connections between linking module and test access ports | |
| US6826100B2 (en) | Push button mode automatic pattern switching for interconnect built-in self test | |
| US7941781B1 (en) | On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits | |
| US7047458B2 (en) | Testing methodology and apparatus for interconnects | |
| US7844867B1 (en) | Combined processor access and built in self test in hierarchical memory systems | |
| US20060117233A1 (en) | System, Method and storage medium for testing a memory module | |
| US7676698B2 (en) | Apparatus and method for coupling a plurality of test access ports to external test and debug facility | |
| US20040068675A1 (en) | Circuit board having boundary scan self-testing function | |
| US20020152439A1 (en) | Method of outputting internal information through test pin of semiconductor memory and output circuit thereof | |
| JP2000131389A (ja) | Ｉｃチップ内モジュールテスト制御方式 | |
| EP0953988A2 (en) | Integrated circuit having memory built-in self test (BIST) with programmable characteristics and method of operation | |
| US6060897A (en) | Testability method for modularized integrated circuits | |
| JP2008522148A (ja) | 集積回路のセルフテストアーキテクチャ | |
| US8176370B2 (en) | Method and system for direct access memory testing of an integrated circuit | |
| JP2007188931A (ja) | 半導体装置 | |
| US7313745B1 (en) | Decoder for pin-based scan test | |
| Andrews | Roadmap for extending IEEE 1149.1 for hierarchical control of locally-stored, standardized command set, test programs | |
| US20010003051A1 (en) | Semiconductor integrated circuit, semiconductor integrated circuit manufacturing method and semiconductor integrated circuit test method | |
| JPH11174122A (ja) | バウンダリスキャンテスト方法 | |
| JPH05180903A (ja) | 半導体集積回路装置のテスト方法及びテスト回路 |