[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR2744836A1 - Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf - Google Patents

Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf Download PDF

Info

Publication number
FR2744836A1
FR2744836A1 FR9700467A FR9700467A FR2744836A1 FR 2744836 A1 FR2744836 A1 FR 2744836A1 FR 9700467 A FR9700467 A FR 9700467A FR 9700467 A FR9700467 A FR 9700467A FR 2744836 A1 FR2744836 A1 FR 2744836A1
Authority
FR
France
Prior art keywords
epitaxial layer
region
micrometers
thickness
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9700467A
Other languages
English (en)
Other versions
FR2744836B1 (fr
Inventor
Niraj Ranjan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of FR2744836A1 publication Critical patent/FR2744836A1/fr
Application granted granted Critical
Publication of FR2744836B1 publication Critical patent/FR2744836B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Le substrat épitaxial d'un dispositif à puce à semi-conducteurs a une diffusion de resurf dans au moins un de ses puits isolés dans la surface de la puce du dispositif. Les puits sont séparés par des diffusions de jonction. L'épaisseur de la couche épitaxiale 10 est réduite en plaçant un pourcentage accru de sa charge totale pour une tension de claquage donnée (tension de perforation) dans la partie inférieure 40 de la couche.

Description

SUBSTRAT EPITAXIAL A CONCENTRATION PROGRESSIVE
POUR DISPOSITIF A SEMI-CONDUCTEURS A DIFFUSION
PAR RESURF
La présente invention concerne des dispositifs à semi-conducteurs, et concerne plus spécialement un nouveau substrat épitaxial destiné à recevoir les jonctions d'un semi-conducteur à haute tension utilisant la technique du double resurf. Les dispositifs à semi-conducteurs à haute tension emploient couramment une région de resurf qui est une région à faible concentration entre des zones à différence de potentiel élevée. La région de resurf s'appauvrit au fur et à mesure que la différence de tension augmente et est totalement épuisée avant que la différence de tension maximale ne soit appliquée. Dans la technique du double resurf il existe deux régions de resurf de polarités opposées, qui toutes deux s'appauvrissent au fur et à mesure que la différence de potentiel appliqué augmente. Un tel dispositif et les avantages découlant de l'utilisation de la
technique du double resurf sont détaillés dans le brevet américain 4 866 495.
Dans les dispositifs à haute tension employant la technique du double resurf, la région de resurf d'une polarité est créée par l'implantation et la diffusion de dopants appropriés dans une couche à croissance épitaxiale de polarité opposée. La région épitaxiale enserrée par les régions de resurf diffusées fait office de seconde région de resurf. Une tension de claquage élevée 2 0 est obtenue lorsque la charge dans la couche de resurf (diffusée) supérieure est réglée à environ lxl012 cm2 et la charge dans la région de resurf (épitaxiale enserrée) inférieure est réglée à environ 1,5 à 2x1012 cm2. Le résultat d'une telle configuration est que, étant donné que la profondeur de la couche de resurf diffusée varie légèrement, la charge dans la région épitaxiale enserrée varie dans 2 5 une proportion importante, ce qui fait que l'on n'a plus la maîtrise de la tension de claquage. Cet effet doit être compensé par l'utilisation d'une couche épitaxiale plus épaisse. La couche épitaxiale plus épaisse présente plusieurs inconvénients: 1. Des diffusions d'isolement plus profondes sont nécessaires pour isoler électriquement différentes parties du circuit dans un circuit intégré l'une de l'autre, nécessitant des temps de diffusion plus longs à des températures de, ou supérieures à, 1200 C, ce qui se traduit par une capacité de traitement
relativement réduite.
2. Des temps de diffusion très long à 1200 C ou plus entraînent
davantage de défauts, ce qui se traduit par des rendements relativement réduits.
3. Les longs temps de diffusion à 1200 C ou plus se traduisent également par une diffusion d'isolement relativement large, due à une diffusion
latérale plus importante, réduisant ainsi l'étendue de la zone utile sur une puce.
BREVE DESCRIPTION DE L'INVENTION
L'invention remédie aux inconvénients précités en proposant un dispositif à semi-conducteurs comprenant un substrat de silicium plat comportant une couche épitaxiale de silicium monocristallin déposée sur celui-ci ayant une concentration de charge totale donnée en elle; ladite couche épitaxiale ayant une épaisseur globalement uniforme et une concentration progressive, par laquelle au moins environ 75% de la charge totale dans ladite couche épitaxiale se trouve à l'intérieur de la partie inférieure du reste de l'épaisseur de ladite
couche épitaxiale; ladite couche épitaxiale comportant des jonctions de type P-
N formées dans la surface supérieure de celle-ci; une desdites jonctions comprenant une jonction de resurf ayant une profondeur sensiblement inférieure à environ 75% de l'épaisseur de ladite couche épitaxiale, ce qui fait que 1'enserrement épitaxial sous ladite jonction de resurf se trouve dans une région de plus faible concentration de telle sorte qu'une légère variation de la profondeur de ladite jonction de resurf exerce une incidence relativement
réduite sur le fonctionnement dudit dispositif.
Avantageusement, ledit dispositif a une tension nominale supérieure à
3 0 600 volts, et ladite couche épitaxiale a une épaisseur d'environ 10 micromètres.
Avantageusement, lesdits 75% au moins de la charge totale de ladite couche épitaxiale se trouvent dans moins qu'environ les 1 à 4 micromètres
inférieurs de ladite couche épitaxiale.
Avantageusement, lesdits 1 à 4 micromètres inférieurs de ladite couche épitaxiale ont une résistance de feuille supérieure à environ 3000 ohms par carré, et dans lequel la résistance de feuille des huit micromètres supérieurs de
ladite couche épitaxiale est supérieure à environ 4000 ohms par carré.
Avantageusement, ledit dispositif a une tension nominale supérieure à 600 volts, et dans lequel ladite couche épitaxiale a une épaisseur d'environ 10
micromètres.
L'invention concerne aussi un procédé de préparation d'une tranche de silicium dans laquelle une pluralité de puces à semi-conducteurs espacées latéralement doivent être disposées, et o chacune desdites puces est destinée à un dispositif à haute tension comportant au moins une première et une seconde is surfaces isolées de jonction; ledit procédé comprenant les étapes consistant à sélectionner un substrat de tranche de silicium d'une concentration choisie pour une tension nominale inverse donnée; à former une première région d'une épaisseur de moins de 2 micromètres environ, qui a une première concentration d'un atome de dopage donné; à former une couche épitaxiale au-dessus de ladite première région, qui a une épaisseur supérieure à environ 7 micromètres et ayant une seconde concentration d'un atome de dopage donné qui est de la même polarité que ledit atome de dopage de ladite première région, mais qui a une concentration sensiblement inférieure à celle de ladite première région, ce qui fait qu'au moins 75 % environ de la charge totale dans ladite première région
2 5 et ladite couche épitaxiale sont disposés dans ladite première région.
Selon la présente invention, l'épaisseur de la couche épitaxiale est sensiblement réduite, mais la distribution de la charge est modifiée. Ainsi, la majorité (supérieure à environ 75% et de préférence supérieure à 80%) de la charge de resurf inférieure (région épitaxiale enserrée) est contenue dans les 1 à 4 micromètres inférieurs de la couche épitaxiale ou dans environ les 25%, de préférence les 20%, inférieurs de la couche épitaxiale. La partie supérieure de la couche épitaxiale est beaucoup plus légèrement dopée et renferme une très
faible proportion de la charge de resurf inférieure.
La charge plus forte dans la région épitaxiale inférieure peut être introduite au début du processus de fabrication des tranches par l'un ou l'autre de deux moyens: 1. Par l'implantation de dopants appropriés dans les tranches de substrat, suivie d'une diffusion avant la croissance épitaxiale de la région légèrement dopée. 2. Par le processus de croissance épitaxiale, dans lequel il y a tout d'abord croissance d'une mince couche épitaxiale fortement dopée, suivie par la
croissance d'une couche épitaxiale légèrement dopée plus épaisse.
Dans la configuration résultante, une variation de la profondeur de la région de resurf (diffusée) supérieure exercera une incidence beaucoup plus réduite sur la charge contenue dans la région enserrée en dessous d'elle. Ceci se traduit par une meilleure maîtrise de la tension de claquage, avec une couche épitaxiale beaucoup plus mince pour une tension de claquage donnée. La couche épitaxiale plus mince, à son tour, réduit le temps de traitement par diffusion nécessaire pour former les diffusions d'isolement, et les diffusions d'isolement
2 0 ont une étendue latérale plus réduite et prennent moins d'espace sur la puce.
En tant qu'autre caractéristique de l'invention, les caractéristiques de polarisation inverse à haute température d'un dispositif fini sont sensiblement améliorées par l'utilisation d'anneaux de polysilicium latéralement espacés dans l'oxyde d'isolement sur la surface du dispositif et par l'utilisation d'une métallisation sur l'oxyde recouvrant l'électrode de gâchette pour empêcher que des ions de contamination en provenance du boîtier en plastique ne soient
entraînés dans la région des canaux.
La robustesse du dispositif fini est améliorée par l'utilisation de barres de court-circuitage qui court-circuitent partiellement un dispositif semi-conducteur 3 0 à oxyde métallique à canal N dans un dispositif de décalage de niveau à canal N.
BREVE DESCRIPTION DES DESSINS
La figure 1 représente une vue en coupe latérale d'une portion d'une puce contenant une diode à haute tension dans un puits isolé dans une couche
épitaxiale selon la technique antérieure classique.
La figure 2 illustre la manière selon laquelle la présente invention redistribue la charge dans la couche épitaxiale représentée sur la figure 1, permettant l'utilisation d'une couche épitaxiale plus mince et une meilleure
maîtrise de la tension de claquage.
La figure 3 montre l'utilisation de l'invention pour un MOSFET à conduction latérale à canal de type N, qui peut se trouver dans un autre puits de
la puce représentée sur la figure 2.
La figure 4 montre la manière selon laquelle l'invention peut être mise
en pratique dans un MOSFET à canal de type P à haute tension.
La figure 5 montre une configuration à anneaux de polysilicium, dont certains anneaux sont flottants, pour terminer les régions à haute tension du dispositif représenté sur la figure 3 et montre les courts- circuits périodiques du
NMOSFET.
La figure 5a est une vue en plan de la figure 5.
La figure 6 est une vue en coupe transversale d'une transition de contact 2 0 de source destinée à empêcher des contaminants ioniques d'atteindre la zone des canaux.
DESCRIPTION DETAHIE DES DESSINS
La figure 1, à laquelle on se reporte tout d'abord, montre une diode à conduction horizontale selon la technique antérieure, dont les jonctions sont formées dans un puits de type N- 10 d'une couche épitaxiale de type N- de silicium monocristallin, déposée au-dessus d'un substrat de type P 11. Une diffusion de type N+ fournit un contact à faible résistance à l'électrode formant anode 12 ayant la terminaison "A". L'électrode de forme annulaire 13 est la
cathode du dispositif "K".
La couche épitaxiale 10 (appelée parfois "couche épi") est divisée en une pluralité de puits 20, 21 et 22 comme par une ou plusieurs diffusions d'isolement de type P, telles que la diffusion 23 dont la topologie peut être annulaire, mais qui peut avoir n'importe quelle autre topologie désirée. Le contact de cathode 13 est déposé au- dessus de la région de type P+ 23. La diffusion 23 doit être suffisamment profonde pour intercepter la limite P/N
entre les régions 10 et 11 de manière à isoler les régions ou puits 20, 21 et 22.
Les puits 21 et 22 peuvent comporter tout type de jonction désiré, formant des diodes, des dispositifs à gâchette à semi-conducteurs à oxyde métallique et/ou des dispositifs bipolaires dans toutes les configurations de composants non
intégrés ou de circuits intégrés désirés.
Lorsque le dispositif représenté sur la figure 1 est un dispositif à haute tension, par exemple supérieure à 600 volts, une région de resurf de type P- de forme annulaire 30 peut être prévue, qui a une charge totale d'environ lx1012 atomes et qui a tendance à s'épuiser complètement lorsque la tension inverse maximale est appliquée entre les électrodes 12 et 13 de la diode. Pour empêcher qu'un claquage avec perforation ne se produise sous une polarisation inverse, la couche épitaxiale 10, selon la technique antérieure, pour une application à haute tension, par exemple 600 volts ou plus, était réalisée à une épaisseur d'environ 20 à 25 micromètres et avait une résistivité de type N- uniforme mesurée à sa
surface d'environ 3 ohm cm.
Par suite de la couche épitaxiale 10 relativement épaisse, la diffusion d'isolement de type P 23 devient également relativement large en raison de la diffusion latérale. Ceci amène la diffusion 23 à occuper une partie relativement importante de la surface totale de la puce, réduisant la surface utile des différents puits contenant les jonctions. En outre, la couche épitaxiale 10 plus épaisse augmente le coût de la tranche à partir de laquelle les différentes puces (ou dés) sont formés, augmente le temps de traitement et entraîne une détérioration supplémentaire en raison de la nécessité d'un temps de traitement à
3 0 haute température plus long.
La région 30 a en règle générale une profondeur d'environ 5 micromètres. Etant donné que cette profondeur change en fonction de la variance de fabrication, la couche épitaxiale enserrée sous la région 30 exercera une action très importante sur la charge sous-jacente, à moins que cette concentration de charge ne soit réduite, comme en utilisant un volume de
couche épitaxiale important sous la région 30.
Selon la présente invention et comme il est indiqué sur la figure 2, sur laquelle les mêmes numéros repères que sur la figure 1 désignent les mêmes éléments, la même concentration totale de porteuses de type N dans la couche 10 sur la figure 1 est employée sur la figure 2, mais elle est redistribuée en plaçant un pourcentage important de la concentration totale dans une partie de faible épaisseur 40 à la partie inférieure de la couche épitaxiale 10. Par exemple, la région 40 peut avoir une épaisseur allant de 10 à 40% de l'épaisseur totale de la couche 10, mais aura de deux à quatre fois la concentration de la couche 10. Cependant, la combinaison de l'épaisseur et de la concentration de la région 40 doit se traduire par une charge totale de 1,2 à 1,5 x 1012 cm2 dans cette région. Dans le mode de réalisation préféré de l'invention, la région 40 a une épaisseur de 2 micromètres et a une concentration de dopage de l'ordre de 7
x 1015 cm3.
En redistribuant la charge totale dans la région 10 ainsi qu'il est décrit ci-dessus, l'épaisseur de la couche ou de la région épitaxiale 10 est sensiblement réduite, par exemple de 20 micromètres à 10 micromètres pour une tension de claquage de 600 V. Ceci réduit alors sensiblement la profondeur nécessaire pour la diffusion d'isolement 23 et ainsi sa surface latérale. En conséquence, une plus grande surface est conservée sur la puce pour les circuits ou les composants actifs. En outre, le temps nécessaire pour réaliser la diffusion 23 est sensiblement réduit, par exemple de 24 heures pour une couche épitaxiale de 20 micromètres d'épaisseur à 6 heures pour une couche épitaxiale de 10
micromètres d'épaisseur.
Enfin, étant donné que seule une faible partie de la charge totale dans la région épitaxiale enserrée sous la région de resurf 30 provient de la partie supérieure de la couche épitaxiale (région 10), la variation de la profondeur de la région 30 exercera une incidence plus réduite sur la charge dans la région épitaxiale enserrée. Le substrat 11 peut être n'importe quel substrat de type P classique et peut avoir une épaisseur allant de 5 à 25 mils (0,12 à 0,60 mm). La résistivité du substrat est choisie sur la base de l'exigence imposée en matière de tension de claquage. Par exemple, pour une tension de claquage de 600 V, la résistivité du substrat 11 est d'environ 60 ohm cm et pour 1200 V sa résistivité est
approximativement de 150 ohm cm.
La partie 40 de la couche épitaxiale pour un dispositif de 600 volts est constituée pour commencer avec une résistivité relativement faible, par exemple 0,5 à 1 ohm cm et une épaisseur de 1 à 4 micromètres. La combinaison de l'épaisseur et de la résistivité pour la région 40 est choisie de telle façon que la charge totale dans cette couche soit de 1,2 à 1,5 x 1012 cm_2, ce qui donne une
résistance de feuille épitaxiale de 3000 à 4000 ohms par carré.
La région 40 relativement fortement dopée (comparativement à la région ) peut également être créée en implantant des ions de phosphore ou d'arsenic directement dans le substrat de type P 11, suivi d'une diffusion pour faire migrer les dopants d'une profondeur de 1 à 2 micromètres. La dose d'implantation et les conditions de la diffusion de migration sont choisies pour obtenir une résistance de feuille de 3000 à 4000 ohms par carré. La couche
épitaxiale 10 est ensuite constituée au-dessus de la diffusion 40.
L'épaisseur de la couche épitaxiale supérieure (région 10) est choisie en fonction de la profondeur de la région de resurf de type P 30 et de l'espèce du dopant dans la région fortement dopée 40. Par exemple, une épaisseur d'environ 8 micromètres est choisie pour la région 10, si la région de resurf de type P- 30 a approximativement une profondeur de 5 micromètres et si un dopant à base 3 o d'arsenic est utilisé dans la région 40. Il est possible de réduire encore l'épaisseur de la couche épitaxiale supérieure (région 10) en réduisant
l'épaisseur de la région de resurf de type P- 30.
La résistivité de la région 10 peut aller de 2 à 4 ohm cm, en fonction des exigences imposées par d'autres parties du circuit intégré. Plus la résistivité de la région 10 sera fiable, plus il sera difficile de régler la charge dans la région de resurf de type P- 30. Le choix de l'épaisseur et de la résistivité de la région épitaxiale inférieure 40 et de la région épitaxiale supérieure 10 doit permettre d'obtenir une charge de couche épitaxiale enserrée (sous la région de resurf de type P- 30) de 1,5 à 2,0 x 1012 cm-2 ou une résistance de feuille de couche épitaxiale enserrée de 2800 à 3500 ohms par carré à la fin de toutes les étapes
de traitement.
La région 10 et sa sous-région 40 peut être dopées soit au phosphore soit à l'arsenic. L'arsenic est préféré lorsque des régions plus minces sont désirées, parce que l'arsenic a un coefficient de diffusion plus réduit que le phosphore et en conséquence a moins d'auto-dopage depuis la région fortement dopée 40 vers
la région légèrement dopée 10.
La figure 3 montre comment la présente invention peut être utilisée lorsqu'un MOSFET à conduction latérale est formé dans le puits 21 sur la figure 2. Les mêmes numéros que ceux indiqués sur la figure 2 désignent des parties 2 0 semblables. Sur la figure 3, la configuration de jonction comprend une diffusion de drain de commande 50 entouré par une diffusion de resurf de forme annulaire 51. Une base de type P de forme annulaire 55 contenant un anneau de source 56 est diffusée dans la surface supérieure de la région 10. Un oxyde de gâchette 60 approprié est formé sous l'anneau de gâchette de polysilicium 61 et
toute la surface du puits 10 est recouverte par un oxyde de passivation 62.
L'électrode de source 65, qui a une forme annulaire, est raccordée à la source 56 et à la base 55 et l'électrode de drain 66 est raccordée à la région de drain
50. Une électrode de gâchette 57 est raccordée à la gâchette de polysilicium 61.
En fonctionnement, la configuration illustrée sur la figure 3 résistera à 3 0 une tension inverse élevée entre l'électrode de source 65 et l'électrode de drain 66, par exemple 600 V et plus. Pour amorcer le dispositif, une tension est appliquée à la gâchette 61, qui provoque l'inversion de la région du canal à l'intérieur de la base 55. Le courant électronique peut alors s'écouler de l'électrode de source 65, en passant par le canal inversé, sous la diffusion de resurf 51, vers le drain 66. Il est à noter que la configuration de jonction illustrée sur la figure 3 pourrait être toute autre configuration de jonction désirée et connue, et pourrait
être cellulaire, interdigitalisée ou une autre du même genre.
Dans un mode de réalisation de 600 volts, la distance latérale entre le bord extérieur de l'anneau de gâchette 61 et le bord de la diffusion d'isolement 23 est d'environ 25 micromètres. L'anneau de gâchette 61 a une largeur d'environ 10 micromètres. La distance latérale entre le bord intérieur de l'anneau 61 et le bord extérieur de la jonction 50 est d'environ 70 micromètres pour un dispositif de 600 volts et d'environ 140 micromètres pour un dispositif
de 1200 volts.
Le substrat 11 est une structure dopée au bore de 60 ohms centimètre, dont l'épaisseur est comprise entre 5 et 25 mils (0,12 à 0,60 mm).La couche épitaxiale 10 (mesurée de la surface supérieure à la partie supérieure de la région 40) a une épaisseur de 8 micromètres et a une résistivité d'environ 3 ohms cm plus ou moins environ 10%. La région 40 a une épaisseur d'environ 2 micromètres et une résistance de feuille de 3000 à 4000 ohms par carré. Les régions 10 et 40 peuvent être dopées soit au phosphore soit à l'arsenic. La région de resurf de type P 51 peut avoir une profondeur d'environ 5 micromètres. A noter que les variations de fabrication en ce qui concerne la profondeur de 5 micromètres auront une incidence réduite sur "'Tenserrement de couche épitaxiale" sous la région 51 étant donné que seulement un pourcentage
relativement faible de la charge totale se trouve dans la région enserrée.
Dans le cas du dispositif à 1200 volts, les dimensions précédentes peuvent être conservées. Cependant, la résistivité du substrat passe alors de 60 à
l50 ohmcm.
La figure 4 illustre la mise en application de l'invention avec un semi-
conducteur à oxyde métallique à canal de type P à haute tension. Sur la figure 4, les composants qui sont les mêmes que sur les figures 2 et 3 sont identifiés par les mêmes repères numériques. Ainsi, les configurations représentées sur les figures 2 et 3 sont combinées et la gâchette 61 se trouve au-dessus du canal
inversible entre la région de type P+ 100 et une région centrale de type P 101.
Une région de contact de type P+ centrale 102 est prévue pour assurer le contact avec le contact de drain 66. Une région de contact de type N+ 103 est également prévue, en contact avec le bord de la région 100. Le contact de masse
13 est raccordé à la région de type P+ 23.
Une région d'isolement de passivation 62a peut comporter des plaques de polysilicium espacées qui aident à boucler le champ électrique latéral sur la largeur de la surface de silicium sous-jacente. La figure 5 représente la moitié gauche de la figure 3, conjointement à la caractéristique supplémentaire consistant en un recouvrement d'anneaux de polysilicium accouplés de manière capacitive, qui font fonction de moyens pour boucler la haute tension entre les
électrodes de source et de drain 65 et 66.
Ainsi, comme il est indiqué sur la figure 5, on savait antérieurement utiliser des anneaux de polysilicium (poly) 200 à 206 accouplés de manière capacitive (un nombre quelconque désiré d'anneaux peut être utilisé). Les trois anneaux repérés 201, 203 et 205 sont déposés sur le premier niveau de polysilicium et les quatre autres anneaux repérés 200, 202, 204 et 206 sont configurés sur le second niveau de polysilicium. Les deux couches de polysilicium sont dopées de manière à les rendre conductrices. Une couche diélectrique 62a d'environ 500 nanomètres est intercalée entre les deux couches de polysilicium pour les isoler électriquement l'une de l'autre. Chaque anneau successif du second niveau de polysilicium recouvre les anneaux les plus proches du premier niveau de polysilicium dans la proportion de deux à cinq micromètres, comme il est indiqué sur la figure 5, accouplant ainsi de manière capacitive les anneaux l'un avec l'autre. La couche diélectrique 62a peut être créée par oxydation thermique de la première couche de polysilicium, ou elle peut être réalisée par dépôt d'oxyde de silicium ou de toute autre matière diélectrique telle que du nitrure de silicium. Ce diélectrique doit être capable de résister à environ 100 volts par lacune unitaire. Pour terminer la configuration toute entière est recouverte d'un oxyde de passivation 62. Le premier anneau 200 est raccordé à la source 65, ou potentiel le plus bas sur la largeur du dispositif et le dernier anneau 206 qui est raccordé au potentiel le plus élevé du dispositif, ou drain 66. La série d'anneaux de polysilicium accouplés de manière capacitive divise la chute de potentiel sur la largeur du dispositif en valeurs discontinues plus petites, réduisant ainsi la tendance à la concentration du champ électrique près de la surface du dispositif à haute tension. Ceci améliore la tension de claquage du dispositif. De plus, la configuration proposée protège la surface du dispositif à haute tension contre les charges électrostatiques parasites courantes dans les circuits intégrés, provoquées par les contaminants ioniques provenant du boîtier en plastique de recouvrement (non représenté) en contact avec la surface supérieure du dispositif représenté sur la figure 5. Les anneaux 200 à 206 améliorent de façon remarquable la fiabilité du dispositif à haute tension, notamment lorsqu'il est
essayé dans des conditions de polarisation sous haute tension (HTB).
La configuration en anneaux multiples peut être utilisée dans les dispositifs à haute tension à conduction latérale ou verticale, tels que les diodes, les MOSFET, IGBT, BJT et autres composants du même genre et à la fois dans les dispositifs de type classique et à resurf. Les anneaux de polysilicium peuvent
être remplacés par d'autres conducteurs tels que des métaux ou des siliciures.
Selon une autre caractéristique de la présente invention, et comme il est indiqué sur la figure 5, la configuration de bouclage par anneaux flottants est utilisée en combinaison avec un dispositif à double resurf du type illustré sur les
figures 3 et 4.
La figure 5 comporte également une configuration nouvelle destinée à rendre plus " rugueux" et "robuste" un circuit à décalage de niveau, qui peut être utilisée dans la puce. Plus particulièrement, un anneau de corps de type P 255 est diffusé de manière concentrique avec le corps de type P 55 et il vient en contact d'extrémité avec la région de resurf de type P51. Ceci forme un NMOSFET sous la gâchette 61. Une pluralité de courts-circuits de corps de type P 256 court-circuitent alors de manière périodique le corps de type P 55 et le
corps de type P 255, comme il est indiqué sur la figure 5a.
Les régions 256 court-circuitent le DMOSFET à canal de type N, ce qui réduit sa largeur de canal totale. Ceci réduit le courant de saturation du dispositif et peut augmenter de manière sensible la rugosité et la robustesse du
dispositif.
La figure 6 illustre une autre caractéristique de l'invention, destinée à fournir une protection améliorée contre les contaminants ioniques au niveau du chapeau du boîtier en plastique 300. La figure 6 montre également une petite partie de la figure 5, mais ajoute à celle-ci un métal de source nouveau 65 qui est déposé de manière continue sur la largeur de la partie supérieure de l'oxyde à basse température 62 qui se trouve au-dessus de la gâchette 61. Plus spécialement, dans les dispositifs à conduction latérale de la technique antérieure, le métal de la source était découpé ou séparé, ainsi qu'il est indiqué sur la figure 5 et ne s'étendait pas sur la partie supérieure de l'oxyde à basse 2 0 température 62 au-dessus de la gâchette 61. La région du canal entre le corps de type P 55 et la source 56 est très sensible aux contaminants ioniques. Selon une caractéristique de l'invention, le métal de la source62 s'étend sur la largeur de la région du canal sensible, assurant ainsi une protection physique par un métal (aluminium) contre la migration de contamninants ioniques qui se forment au niveau du boîtier en plastique 300, notamment à haute température. Ainsi, la protection métallique nouvelle représentée sur la figure 6 améliore sensiblement les caractéristiques du dispositif en présence d'une polarisation inverse à haute
température (HTB).
Bien que la présente invention ait été décrite en rapport avec des modes de réalisation particuliers de celle-ci, de nombreuses autres variantes ou modifications et autres utilisations seront évidentes pour les spécialistes de la technique. Il est préféré, en conséquence, que la présente invention soit limitée non pas par les présentations particulières effectuées dans la présente
description, mais uniquement par les revendications ci-annexées.

Claims (6)

REVENDICATIONS
1. Dispositif à semi-conducteurs comprenant un substrat de silicium plat comportant une couche épitaxiale (10) de silicium monocristallin déposée sur celui-ci ayant une concentration de charge totale donnée en elle; ladite couche épitaxiale (10) ayant une épaisseur globalement uniforme et une concentration progressive, par laquelle au moins environ 75% de la charge totale dans ladite couche épitaxiale (10) se trouve à l'intérieur de la partie inférieure du reste de l'épaisseur de ladite couche épitaxiale; ladite couche épitaxiale (10) comportant des jonctions de type P-N formées dans la surface supérieure de celle-ci; une desdites jonctions comprenant une jonction de resurf ayant une profondeur sensiblement inférieure à environ 75% de l'épaisseur de ladite couche épitaxiale (10), ce qui fait que l'enserrement épitaxial sous ladite jonction de resurf se trouve dans une région de plus faible concentration de telle sorte qu'une légère variation de la profondeur de ladite jonction de resurf exerce une incidence
relativement réduite sur le fonctionnement dudit dispositif.
2. Dispositif selon la revendication 1, dans lequel ledit dispositif a une tension nominale supérieure à 600 volts, et dans lequel ladite couche épitaxiale
(10) a une épaisseur d'environ 10 micromètres.
3. Dispositif selon la revendication 2, dans lequel lesdits 75% au moins de la charge totale de ladite couche épitaxiale (10) se trouvent dans moins
2 0 qu'environ les 1 à 4 micromètres inférieurs de ladite couche épitaxiale.
4. Dispositif selon la revendication 3, dans lequel lesdits 1 à 4 micromètres inférieurs de ladite couche épitaxiale (10) ont une résistance de feuille supérieure à environ 3000 ohms par carré, et dans lequel la résistance de feuille des huit micromètres supérieurs de ladite couche épitaxiale (10) est
supérieure à environ 4000 ohms par carré.
5. Dispositif selon les revendications qui précèdent, dans lequel ledit
dispositif a une tension nominale supérieure à 600 volts, et dans lequel ladite
couche épitaxiale (10) a une épaisseur d'environ 10 micromètres.
6. Procédé de préparation d'une tranche de silicium dans laquelle une pluralité de puces à semi-conducteurs espacées latéralement doivent être disposées, et o chacune desdites puces est destinée à un dispositif à haute tension comportant au moins une première et une seconde surfaces isolées de jonction; ledit procédé comprenant les étapes consistant à sélectionner un substrat de tranche de silicium d'une concentration choisie pour une tension nominale inverse donnée; à former une première région d'une épaisseur de moins de 2 micromètres environ, qui a une première concentration d'un atome de dopage donné; à former une couche épitaxiale au-dessus de ladite première région, qui a une épaisseur supérieure à environ 7 micromètres et ayant une seconde concentration d'un atome de dopage donné qui est de la même polarité que ledit atome de dopage de ladite première région, mais qui a une concentration sensiblement inférieure à celle de ladite première région, ce qui fait qu'au moins 75% environ de la charge totale dans ladite première région et
ladite couche épitaxiale sont disposés dans ladite première région.
FR9700467A 1996-01-18 1997-01-17 Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf Expired - Fee Related FR2744836B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1016296P 1996-01-18 1996-01-18

Publications (2)

Publication Number Publication Date
FR2744836A1 true FR2744836A1 (fr) 1997-08-14
FR2744836B1 FR2744836B1 (fr) 1999-03-19

Family

ID=21744241

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9700467A Expired - Fee Related FR2744836B1 (fr) 1996-01-18 1997-01-17 Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf

Country Status (7)

Country Link
US (2) US5861657A (fr)
JP (1) JP2968222B2 (fr)
DE (1) DE19701189B4 (fr)
FR (1) FR2744836B1 (fr)
GB (1) GB2309589B (fr)
IT (1) IT1289920B1 (fr)
SG (1) SG55267A1 (fr)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19811604B4 (de) * 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
US6274918B1 (en) * 1998-02-19 2001-08-14 Texas Instruments Incorporated Integrated circuit diode, and method for fabricating same
JP3591301B2 (ja) * 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP2000031301A (ja) * 1998-07-13 2000-01-28 Mitsubishi Electric Corp 半導体装置
DE19857673C1 (de) * 1998-12-14 2000-05-04 Siemens Ag Leistungshalbleiterbauelement mit Randabschluß
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6593594B1 (en) * 1999-12-21 2003-07-15 Koninklijke Philips Electonics N.V. Silicon carbide n-channel power LMOSFET
US6236100B1 (en) * 2000-01-28 2001-05-22 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
US6825543B2 (en) 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
US6797992B2 (en) * 2001-08-07 2004-09-28 Fabtech, Inc. Apparatus and method for fabricating a high reverse voltage semiconductor device
EP1482560A4 (fr) * 2002-03-01 2008-02-27 Sanken Electric Co Ltd Dispositif semi-conducteur
JPWO2003092078A1 (ja) 2002-04-25 2005-09-02 サンケン電気株式会社 半導体素子及びその製造方法
JP4272854B2 (ja) 2002-07-10 2009-06-03 キヤノン株式会社 半導体装置及びそれを用いた液体吐出装置
JP4298414B2 (ja) * 2002-07-10 2009-07-22 キヤノン株式会社 液体吐出ヘッドの製造方法
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
AU2003264478A1 (en) * 2003-09-18 2005-04-11 Shindengen Electric Manufacturing Co., Ltd. Lateral short-channel dmos, method for manufacturing same and semiconductor device
US7067883B2 (en) * 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
US7307319B1 (en) 2004-04-30 2007-12-11 Lattice Semiconductor Corporation High-voltage protection device and process
US7180152B2 (en) * 2004-07-08 2007-02-20 International Rectifier Corporation Process for resurf diffusion for high voltage MOSFET
US7439584B2 (en) * 2005-05-19 2008-10-21 Freescale Semiconductor, Inc. Structure and method for RESURF LDMOSFET with a current diverter
US7466006B2 (en) * 2005-05-19 2008-12-16 Freescale Semiconductor, Inc. Structure and method for RESURF diodes with a current diverter
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
JP6028402B2 (ja) * 2012-06-07 2016-11-16 富士電機株式会社 半導体装置およびその製造方法
JP6740831B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置
RU2650814C1 (ru) * 2016-12-29 2018-04-17 Акционерное общество "Научно-производственное предприятие "Пульсар" Структура кристалла высоковольтного полупроводникового прибора, высоковольтной интегральной микросхемы (варианты)
CN107342286B (zh) * 2017-06-23 2020-05-12 电子科技大学 一种具有表面双栅控制的横向rc-igbt器件
WO2020051285A1 (fr) * 2018-09-05 2020-03-12 The University Of Texas At Austin Dispositif à semi-conducteur latéral et son procédé de fabrication
RU204806U1 (ru) * 2021-03-30 2021-06-11 Акционерное общество "Московский завод "САПФИР" Стойкий к коротковолновому облучению одно- или многоплощадочный планарный фотодиодный кристалл из антимонида индия

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2083700A (en) * 1980-09-08 1982-03-24 Philips Nv Semiconductor device having a reduced surface field strength
EP0069429A2 (fr) * 1981-07-06 1983-01-12 Koninklijke Philips Electronics N.V. Transistor à effet de champ à électrode de porte isolée
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518494A (en) * 1964-06-29 1970-06-30 Signetics Corp Radiation resistant semiconductor device and method
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
JPH06163907A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2083700A (en) * 1980-09-08 1982-03-24 Philips Nv Semiconductor device having a reduced surface field strength
EP0069429A2 (fr) * 1981-07-06 1983-01-12 Koninklijke Philips Electronics N.V. Transistor à effet de champ à électrode de porte isolée
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
AMATO M ET AL: "POWER INTEGRATED CIRCUITS", PHILIPS TECHNICAL REVIEW, vol. 44, no. 8 - 10, 1 May 1989 (1989-05-01), pages 310 - 320, XP000124904 *
MARTIN R A ET AL: "CONSIDERATIONS FOR PRODUCT RELIABILITY OF HIGH VOLTAGE INTEGRATED CIRCUITS", ELECTRO, 23 April 1985 (1985-04-23), pages 1 - 5, XP000023295 *
WAI TUNG NG ET AL: "A CMOS-COMPATIBLE COMPLEMENTARY SINFET HVIC PROCESS", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 38, no. 8, 1 August 1991 (1991-08-01), pages 1935 - 1942, XP000217084 *
YONG Q LI ET AL: "SUBMICRON BICMOS COMPATIBLE HIGH VOLTAGE MOS TRANSISTORS", PROCEEDINGS OF THE INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES (ISPSD), DAVOS, CH, MAY 31 - JUNE 2, 1994, no. SYMP. 6, 31 May 1994 (1994-05-31), FICHTNER W (ED ), pages 355 - 358, XP000505837 *
ZHOU M J ET AL: "BREAKDOWN WALKOUT AND ITS REDUCTION IN HIGH-VOLTAGE PLDMOS TRANSISTORS ON THIN EPITAXIAL LAYER", ELECTRONICS LETTERS, vol. 28, no. 16, 30 July 1992 (1992-07-30), pages 1537 - 1538, XP000319474 *

Also Published As

Publication number Publication date
JP2968222B2 (ja) 1999-10-25
JPH09307110A (ja) 1997-11-28
DE19701189B4 (de) 2005-06-30
SG55267A1 (en) 1998-12-21
DE19701189A1 (de) 1997-10-30
GB2309589B (en) 2001-01-03
FR2744836B1 (fr) 1999-03-19
ITMI970094A1 (it) 1998-07-17
US5801431A (en) 1998-09-01
US5861657A (en) 1999-01-19
GB9701069D0 (en) 1997-03-12
IT1289920B1 (it) 1998-10-19
GB2309589A (en) 1997-07-30

Similar Documents

Publication Publication Date Title
FR2744836A1 (fr) Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
FR2484707A1 (fr) Transistor lateral a effet de cham
FR2740907A1 (fr) Dispositif a semiconducteur utilisant le carbure de silicium
FR2662025A1 (fr) Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde.
FR2572220A1 (fr) Dispositif semi-conducteur a effet de champ
EP2325890A1 (fr) Interrupteur de puissance bidirectionnel commandable à la fermeture et à l'ouverture
EP0581625B1 (fr) Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant
EP0624943B1 (fr) Composant limiteur de courant série
FR2974447A1 (fr) Structure d'amorcage et composant de protection comprenant une telle structure d'amorcage
FR2953062A1 (fr) Diode de protection bidirectionnelle basse tension
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
EP1111684A1 (fr) Procédé de fabrication de composants de puissance verticaux
EP1142023A1 (fr) Structure peripherique pour dispositif monolithique de puissance
FR2960342A1 (fr) Commutateur bidirectionnel a commande hf
FR2526587A1 (fr) Dispositif a transistor a effet de champ a metal oxyde-silicium de puissance, bidirectionnel
WO2005057660A1 (fr) Composant semiconducteur actif a surface reduite
EP0110777A1 (fr) Structure de thyristor à allumage intrinsèque et son application à la réalisation d'un dispositif bidirectionnel
EP1517377A1 (fr) Transistor bipolaire
FR2556882A1 (fr) Composant semiconducteur rapide, notamment diode pin haute tension
EP0109331B1 (fr) Thyristor asymétrique à forte tenue en tension inverse
EP0164292B1 (fr) Thyristor blocable à gachette d'anode
EP0015835B1 (fr) Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication
FR3100927A1 (fr) Dispositif electronique de puissance a super-jonction

Legal Events

Date Code Title Description
ST Notification of lapse