[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR2458907A1 - Transistor a effet de champ a tension de seuil ajustable - Google Patents

Transistor a effet de champ a tension de seuil ajustable Download PDF

Info

Publication number
FR2458907A1
FR2458907A1 FR7914991A FR7914991A FR2458907A1 FR 2458907 A1 FR2458907 A1 FR 2458907A1 FR 7914991 A FR7914991 A FR 7914991A FR 7914991 A FR7914991 A FR 7914991A FR 2458907 A1 FR2458907 A1 FR 2458907A1
Authority
FR
France
Prior art keywords
intermediate layer
field effect
source
layer
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR7914991A
Other languages
English (en)
Other versions
FR2458907B1 (fr
Inventor
Bernard Descamps
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR7914991A priority Critical patent/FR2458907A1/fr
Publication of FR2458907A1 publication Critical patent/FR2458907A1/fr
Application granted granted Critical
Publication of FR2458907B1 publication Critical patent/FR2458907B1/fr
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

LA PRESENTE INVENTION CONCERNE UN TRANSISTOR A EFFET DE CHAMP A TENSION DE SEUIL AJUSTABLE. DANS CE TRANSISTOR A EFFET DE CHAMP COMPRENANT UNE SOURCE S, UNE GRILLE G ET UN DRAIN D, UNE IMPLANTATION D'IONS EST EFFECTUEE DANS UNE ZONE 18 RECOUVRANT LA ZONE DE CANAL 17 DE LA COUCHE INTERMEDIAIRE 15 COMPRISE ENTRE LA COUCHE DE SOURCE 13 ET LA COUCHE DE DRAIN 14. APPLICATION AUX CIRCUITS INTEGRES.

Description

La présente invention concerne un transistor à effet de champ diffusé à grille isolée de tension de seuil ajustable.
Un transistor à effet de champ diffusé à grille isolée (DMOS) est un dispositif semiconducteur à trois électrodes comprenant essentiellement des régions ou couches de source et de drain de même type de conductivité et une région intermédiaire du type de conductivité opposé séparant ces régions de source et de drain. Une portion de la couche intermédiaire est placée sous une électrode de grille mais en est séparée par une couche isolante. Quand une polarisation convenable est appliquée à l'électrode de grille, le type de conductivité de la portion de couche intermédiaire placée sous cette grille s'inverse. Il y a alors continuité de type de conductivité entre la source et le drain et, si une différence de potentiel appropriée est appliquée entre source et drain, un courant peut circuler de l'un à l'autre.
On va exposer ci-après en relation avec les figures 1 et 2, illustrant des transistors à effet de champ de l'art antérieur dans lesquels la couche intermédiaire est obtenue par diffusion, la façon dont l'existence d'un transistor bipolaire parasite nuit au bon fonctionnement de tels transistors à effet de champ.
La figure 1 représente un transistor de type MOS à canal latéral diffusé classique, couramment appelé transistor
DMOS. Un tel transistor comprend un substrat 11 de type N+.
Sur ce substrat est formé par épitaxie une couche 12 de type N dans laquelle se trouvent deux régions diffusées de type N+13 et 14. La couche 13 est emboîtée dans une couche diffusée 15 de type P. Sur la surface supérieure de la couche 14 ou couche de drain est déposée une métallisation de drain D. Sur la surface supérieure de la couche 13 ou couche de source est déposée une métallisation de source S. La région 15 de type P dans laquelle est insérée la région de source 13 sera appelée région ou couche intermédiaire. Au-dessus d'une partie 17 de la région intermédiaire 15 est déposée une métallisation de grille G.
Cette métallisation est isolée de la plaquette semiconductrice sous-jacente par une couche d'isolement 16, généralement une couche de silice. Ainsi, quand une polarisation est appliquée à la grille, il se forme dans la partie 17 de la couche intermédiaire sous-jacente une zone de canal à type de conductivité inversé par rapport à la conductivité initiale de la couche 15 et il n'existe donc plus de jonction bloquante entre les électrodes de source et de drain.
On notera tout particulièrement dans la figure 1 que la métallisation de source S est en contact à la fois avec la partie supérieure de la couche de la source 13 et avec une partie supérieure de la couche intermédiaire 15, dans une région de cette couche éloignée de la zone de canal 17. Ce contact entre la métallisation de source et la couche intermédiaire 15 est destiné à assurer une polarisation facilitant le fonctionnement du transistor à effet de champ.
La figure 2 représente une autre configuration de transistor à effet de champ diffusé, connue usuellement sous l'appelation VMOS . Dans cette figure, les couches et zones ayant même fonction que les couches correspondantes de la figure 1 sont désignées par des nombres de référence dont le chiffre des unités est identique mais dont le chiffre des dizaines est de 2 au lieu d'être 1. Cette structure ne sera pas décrite en détail étant donné qu'elle est actuellement bien connue. Le drain est connecté à la face inférieure de la pastille désignée par la double référence 21-24 et le canal 27 se forme dans la partie de la couche intermédiaire 25 voisine d'une vallée ou tranchée 20 formée à partir de la face supérieure et dont l'arête se trouve dans la couche 22 de la façon représentée.On notera à nouveau dans cette figure que la métallisation de source S recouvre à la fois la couche de source 23 et une partie de la couche intermédiaire 25 dans une région éloignée de la zone de canal 27.
Ense référant maintenant de façon générale aux figures 1 et 2, on notera que le dopage des couches de source 13 et 23 est généralement choisi à une valeur élevée de l'ordre de 1018 à 1020 at/cm3 et qu'ensuite, le dopage de la couche intermédiaire 15 est choisi pour que, dans la région de canal 17, on puisse obtenir la conduction du transistor MOS pour un seuil déterminé. Par exemple si, comme celà est usuel, on souhaite obtenir une tension de seuil relativement faible, de l'ordre du volt, il faudra choisir un dopage de l'ordre de 1016 à 1017 atomes/cm3 pour la couche intermédiaire 15. D'autre part, en ce qui concerne les structures des figures 1 et 2, les couches de source, intermédiaire, et de drain, forment également un transistor bipolaire parasite.
Une fois que le claquage drain-source du transistor à effet de champ est amorcé, étant donné que la métallisation de source est connectée à une partie de la couche intermédiaire éloignée de la zone du canal, il se produit une conduction à l'intérieur de la couche intermédiaire à partir de cette métallisation. La couche intermédiaire 25 ayant un niveau de dopage relativement faible et donc une résistivité relativement élevée, cette circulation de courant correspond à une variation de potentiel non négligeable par rapport à la chute de potentiel qui se produit par circulation de courant à l'intérieur de la couche de source-qui est, elle, à niveau de dopage très élevé et donc à faible résistivité. Ainsi, il pourra se produire une polarisation de la base (15, 25) du transistor bipolaire parasite par rapport à l'émetteur (13, 23) de ce transistor bipolaire parasite.Si le niveau de polarisation atteint sensiblement 0,7 volt, il se produira une conduction de la jonction émetteur-base de ce transistor bipolaire parasite et le transistor bipolaire parasite s'amorcera et provoquera une augmentation brutale du courant entre ses couches d'émetteur (13, 23) et de collecteur (14, 24? qui correspondent aux couches de source et de drain du transistor à effet de champ. Il en résulte un mauvais fonctionnement du transistor à effet de champ et même éventuellement une destruction du composant.
Un objet de la présente invention est de prévoir un transistor à effet de champ dans lequel l'influence du transistor bipolaire parasite est minimisée.
Un autre objet de la présente invention est de prévoir un tel transistor à effet de champ dont la tension de seuil est ajustable.
Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit un transistor à effet de champ comprenant des couches de drain et de source du même type de conductivité et une couche intermédiaire du type de conductivité opposé dans une partie de laquelle peut se former, par suite de la polarisation de la grille et en-dessous de celle-ci, une zone de canal, dans lequel le niveau de dopage de la zone de canal est plus faible que celui du reste de la couche intermédiaire. Ainsi, le dopage de la couche intermédiaire peut être choisi à une valeur suffisamment élevée pour que sa résistivite soit suffisamment faible pour éviter le déclenchement du transistor bipolaire parasite alors que le dopage de la région de canal de cette couche intermédiaire est choisi pour déterminer le seuil désiré de déclenchement du transistor MOS.
De préférence la couche intermédiaire est formée par diffusion et la modification du niveau de conductivité du canal est déterminée par une implantation d'impuretés du type de conductivité opposé à celles initialement diffuséesdans la couche intermédiaire. Ainsi, pour la couche intermédiaire, on pourra 18 3 choisir un dopage de l'ordre de 1017 à 1018 atomes/cm alors que ce dopage sera ramené à une valeur de l'ordre de 1016 à 1017 atomes/cm3 dans la région de canal.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
- la figure 1 représente un transistor de type DMOS de l'art antérieur
- la figure 2 représente un transistor de type VMOS de l'art antérieur ;
- la figure 3 représente un transistor de type DMOS selon la présente invention ; et
- la figure 4 représente un transistor VMOS selon la présente invention.
De façon générale, on notera que ces figures sont fortement schématiques et que, notamment en ce qui concerne l'épaisseur et les dimensions des diverses couches, elles ne correspondent pas à un tracé à l'échelle. Elles sont uniquement destinées à illustrer la présente invention. Notamment, la région de canal a été représentée élargie en figure 3 par rapport à la figure 1, ceci est uniquement destiné à mieux représenter la zone dans laquelle se situent les modifications de caractéristiques effectuées selon l'invention.
La figure 3 représente un transistor à effet de champ de type Dr4os dans lequel de mêmes références désignent des éléments et des couches analogues à ceux désignés de façon identique en figure 1. On notera que la figure 3 comprend une zone 18, recouvrant notamment la zone de canal 17, dans laquelle on a procédé à une implantation d'ions. Le niveau de dopage de la couche intermédiaire 15 est choisi à une 17 16 3 valeur plus élevée, par exemple de 10 à 10 atomes/cm3, que dans le cas de la figure 1 où ce niveau de dopage était de l'ordre de 1016 a 1017 atomes/cm3.Ainsi, la circulation de courant dans la couche intermédiaire 15 à partir de la métallisation S vers la zone de canal qui a maintenant lieu dans une zone moins résistive entraînera une plus faible chute de tension par rapport à la couche de la source 13. Le transistor bipolaire parasite vertical sera donc peu susceptible d'être amorcé.L'implantation ionique 18 est effectuée à partir d'ions fournissant un type de conductivité N, c'est-àdire que le dopage résultant dans la zone 17 restera de type
P mais à plus faible niveau de dopage, par exemple de l'ordre de 1016 à 1017 atomes/cm3, ce niveau étant choisi pour optimiser le seuil d'ouverture de canal du transistor DM08. Bien que celà ne soit pas représenté dans la figure, on notera que l'étendue de la zone implantée 18 peut correspondre sensiblement à celle de la grille, c'est-à-dire que, lors des étapes de fabrication du composant, on pourra se servir des ouvertures ménagées pour former la grille pour servir de masque d'implantation.
La figure 4 représente un transistor de type VMOS analogue à celui de la figure 2, dans lequel de mêmes références désignent des éléments et couches identiques à ceux désignés de la même façon en figure 2. On notera l'implantation ionique 28 réalisée notamment dans les zones de canal 27 de la couche intermédiaire 25. De la même façon que dans le cas de la figure 3 celà permet de choisir le niveau de dopage de l'ensemble de la couche intermédiaire 25 pour minimiser l'influence du transistor bipolaire vertical, tout en optimisant le niveau de dopage dans la zone de canal 27 de cette couche intermédiaire. On peut donc ajuster la tension de seuil du transistor à effet de champ sans être géné par les contraintes imposées par le transistor bipolaire parasite.
On a décrit précédemment des transistors MOS dans lesquels le drain et la source étaient de type N, c'est-àdire des transistors MOS à canal N. Bien entendu tous les types de conductivité peuvent être inversés pour former des transistors MOS à canal P.
En outre, on a donné des exemples de transistors MOS de type à eprichissement, c'est-à-dire dans lesquels le canal est non conducteur en l'absence de polarisation de grille. La présente invention s'applique également à des transistors MOS du type à appauvrissement, c'est-à-dire dans lesquels la zone de canal est conductrice en l'absence de champ appliqué sur la grille et devient non conductrice quand on applique une polarisation de grille.
Le transistor à effet de champ selon la présente invention peut être utilisé comme composant discret ou bien faire partie d'un circuit intégré monolithique.
La présente invention n'est pas limitée aux modes de réalisation explicitement décrits mais en engloge les diverses variantes et généralisations contenues dans les revendications ci-après.
Dans les revendications ci-apres, on entend par "couche de drain" l'ensemble des couches de même type de con ductivité reliées à la métallisatioii de drain, c'est à dire les couches 12 et 14 des figures 1 et 3 et les couches 22 et 24 des figures 2 et 4.

Claims (5)

REVENDICATIONS
1. Transistor à effet de champ à grille isolée comprenant des couches de drain et de source du même type de conductivité et une couche intermédiaire,de type de conductivité opposé et entourant la couche de source, dans une partie de laquelle peut se former par suite de la polarisation de la grile une zone de canal, cette couche intermédiaire étant elle même entourée par la couche de drain, une métallisation de source établissant un court-circuit entre la couche de source et une partie de la couche intermédiaire éloignée de la zone de canal, caractérisé en ce que le niveau de dopage de la zone du canal est plus faible que celui du reste de la couche intermédiaire, le niveau de dopage de la couche intermédiaire étant choisi pour réduire l'influence d'un transistor bipolaire parasite et celui de la zone de canal pour optimiser la tension de seuil dudit transistor à effet de champ.
2. Transistor à effet de champ selon la revendication 1, caractérisé en ce que le niveau de dopage de la couche intermédiaire est de l'ordre de 1017 à 1018 atomes/cm3 alors que le niveau de dopage de la région de canal de cette couche inter 16 17 3 médiaire est de l'ordre de 1016 à 1017 atomes/cm
3. Transistor à effet de champ selon l'une des revendications 1 ou 2, caractérisé en ce que la modification de niveau de dopage de la zone de canal est obtenue par implantation d'ions.
4. Transistor à effet de champ selon l'une quelconque des revendications 1 à 3 caractérisé en ce qu'il est du type GIMOS .
5. Circuit intégré monolithique comprenant un transistor à effet de champ selon l'une quelconque des revendications 1 à 4.
FR7914991A 1979-06-12 1979-06-12 Transistor a effet de champ a tension de seuil ajustable Granted FR2458907A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR7914991A FR2458907A1 (fr) 1979-06-12 1979-06-12 Transistor a effet de champ a tension de seuil ajustable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7914991A FR2458907A1 (fr) 1979-06-12 1979-06-12 Transistor a effet de champ a tension de seuil ajustable

Publications (2)

Publication Number Publication Date
FR2458907A1 true FR2458907A1 (fr) 1981-01-02
FR2458907B1 FR2458907B1 (fr) 1982-11-26

Family

ID=9226477

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7914991A Granted FR2458907A1 (fr) 1979-06-12 1979-06-12 Transistor a effet de champ a tension de seuil ajustable

Country Status (1)

Country Link
FR (1) FR2458907A1 (fr)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2487583A1 (fr) * 1980-07-25 1982-01-29 Thomson Csf Procede de fabrication d'un transistor a effet de champ a rainure
EP0066081A2 (fr) * 1981-05-22 1982-12-08 International Business Machines Corporation Transistor à effet de champ vertical à grande densité et procédé pour sa fabrication
FR2511194A1 (fr) * 1981-08-04 1983-02-11 Siliconix Inc Transistor a effet de champ et procede de fabrication
EP0081269A2 (fr) * 1981-12-07 1983-06-15 Philips Electronics Uk Limited Transistor à effet de champ à porte isolée
FR2518816A1 (fr) * 1981-12-18 1983-06-24 Nissan Motor Transistor a effet de champ metal-oxyde-semi-conducteur de puissance
EP0114435A1 (fr) * 1982-12-21 1984-08-01 Koninklijke Philips Electronics N.V. Dispositifs de transistor latéral de type DMOS apte aux applications de source suiveuse
EP0115098A1 (fr) * 1982-12-27 1984-08-08 Koninklijke Philips Electronics N.V. Dispositif transistor latéral de type DMOS comportant une région d'injection
EP0407011A2 (fr) * 1989-07-03 1991-01-09 Harris Corporation Dispositif semi-conducteur à grille isolée
CN105336785A (zh) * 2014-08-15 2016-02-17 北大方正集团有限公司 一种耗尽型vdmos器件及其制作方法
CN105448733A (zh) * 2014-09-02 2016-03-30 北大方正集团有限公司 一种耗尽型vdmos器件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990399A (zh) * 2015-01-27 2016-10-05 北大方正集团有限公司 一种耗尽型mos管的制造方法及器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2136509A1 (de) * 1970-07-24 1972-11-23 Hitachi Ltd., Tokio Halbleitervorrichtung
GB1328874A (en) * 1969-09-30 1973-09-05 Sprague Electric Co Semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1328874A (en) * 1969-09-30 1973-09-05 Sprague Electric Co Semiconductor devices
DE2136509A1 (de) * 1970-07-24 1972-11-23 Hitachi Ltd., Tokio Halbleitervorrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXBK/78 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2487583A1 (fr) * 1980-07-25 1982-01-29 Thomson Csf Procede de fabrication d'un transistor a effet de champ a rainure
EP0066081A2 (fr) * 1981-05-22 1982-12-08 International Business Machines Corporation Transistor à effet de champ vertical à grande densité et procédé pour sa fabrication
EP0066081A3 (en) * 1981-05-22 1985-09-11 International Business Machines Corporation Dense vertical fet and method of making
FR2511194A1 (fr) * 1981-08-04 1983-02-11 Siliconix Inc Transistor a effet de champ et procede de fabrication
EP0081269A3 (en) * 1981-12-07 1984-12-27 Philips Electronic And Associated Industries Limited Insulated-gate field-effect transistors
EP0081269A2 (fr) * 1981-12-07 1983-06-15 Philips Electronics Uk Limited Transistor à effet de champ à porte isolée
US4697201A (en) * 1981-12-18 1987-09-29 Nissan Motor Company, Limited Power MOS FET with decreased resistance in the conducting state
FR2518816A1 (fr) * 1981-12-18 1983-06-24 Nissan Motor Transistor a effet de champ metal-oxyde-semi-conducteur de puissance
EP0114435A1 (fr) * 1982-12-21 1984-08-01 Koninklijke Philips Electronics N.V. Dispositifs de transistor latéral de type DMOS apte aux applications de source suiveuse
EP0115098A1 (fr) * 1982-12-27 1984-08-08 Koninklijke Philips Electronics N.V. Dispositif transistor latéral de type DMOS comportant une région d'injection
EP0407011A2 (fr) * 1989-07-03 1991-01-09 Harris Corporation Dispositif semi-conducteur à grille isolée
EP0407011A3 (fr) * 1989-07-03 1991-03-13 Harris Corporation Dispositif semi-conducteur à grille isolée
CN105336785A (zh) * 2014-08-15 2016-02-17 北大方正集团有限公司 一种耗尽型vdmos器件及其制作方法
CN105336785B (zh) * 2014-08-15 2019-03-29 北大方正集团有限公司 一种耗尽型vdmos器件及其制作方法
CN105448733A (zh) * 2014-09-02 2016-03-30 北大方正集团有限公司 一种耗尽型vdmos器件及其制造方法

Also Published As

Publication number Publication date
FR2458907B1 (fr) 1982-11-26

Similar Documents

Publication Publication Date Title
US7061057B2 (en) Laterally diffused MOS transistor having N+ source contact to N-doped substrate
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
JPS6276645A (ja) 複合半導体結晶体構造
JPH0656888B2 (ja) 半導体装置
FR2812970A1 (fr) Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication
EP1073110A1 (fr) Procédé de fabrication de composants unipolaires
US20020048841A1 (en) Disposable spacer for symmetric and asymmetric schottky contact to SOI mosfet
FR2953995A1 (fr) Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture
FR3004583A1 (fr) Transistor mos a drain etendu en couche mince sur isolant
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
US5026656A (en) MOS transistor with improved radiation hardness
JPH05136436A (ja) 高耐圧半導体素子
JPH05315620A (ja) 半導体装置およびその製造法
US7420207B2 (en) Photo-detecting device and related method of formation
FR2981503A1 (fr) Transistor mos non sujet a l'effet hump
JP4194778B2 (ja) 半導体デバイス、及びエンハンスメントモード半導体デバイスを製造する方法
EP0246139B1 (fr) Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS
JPS59151472A (ja) ラテラルdmosトランジスタ
EP0462029B1 (fr) Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses
EP0055644B1 (fr) Transistor MOS à fonctionnement bipolaire en saturation
FR2490405A1 (fr) Dispositif a circuit integre semi-conducteur
FR2784801A1 (fr) Composant de puissance portant des interconnexions
EP0162737B1 (fr) Point-mémoire électriquement effaçable et reprogrammable, comportant une grille flottante au-dessus d'une grille de commande
FR2488046A1 (fr) Dispositif de puissance a commande par transistor dmos
FR2969825A1 (fr) Composant vertical bidirectionnel a double sillonnage

Legal Events

Date Code Title Description
ST Notification of lapse