[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69528515T2 - Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst - Google Patents

Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst

Info

Publication number
DE69528515T2
DE69528515T2 DE69528515T DE69528515T DE69528515T2 DE 69528515 T2 DE69528515 T2 DE 69528515T2 DE 69528515 T DE69528515 T DE 69528515T DE 69528515 T DE69528515 T DE 69528515T DE 69528515 T2 DE69528515 T2 DE 69528515T2
Authority
DE
Germany
Prior art keywords
semiconductor
disk
semiconductor elements
layer
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69528515T
Other languages
English (en)
Other versions
DE69528515D1 (de
Inventor
Ronald Dekker
Godefridus Maas
Pieter Versleijen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69528515D1 publication Critical patent/DE69528515D1/de
Application granted granted Critical
Publication of DE69528515T2 publication Critical patent/DE69528515T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung zur Oberflächenmontage, bei dem:
  • a) - eine Scheibe aus einem Halbleitermaterial, die eine erste flache Seite und eine gegenüber liegende, zweite flache Seite hat, an ihrer ersten Seite mit Halbleiterelementen versehen wird,
  • b) - die erste Seite der Scheibe mit einer Isolierschicht versehen wird,
  • c) - Leiterbahnen auf der Isolierschicht gebildet werden, die mit den Halbleiterelementen verbunden werden,
  • d) - die erste Seite der Scheibe mit einer Beschichtung versehen wird,
  • e) - mit den Leiterbahnen verbundene Gehäuseanschlüsse zum Montieren der Anordnung auf einer Oberfläche gebildet werden und
  • f) - die Scheibe in einzelne Anordnungen unterteilt wird.
  • Ein derartiges Verfahren ist aus US 3.543.106 bekannt, bei welchem Verfahren auf der ersten Seite der Scheibe außer den Halbleiterelementen die Gehäuseanschlüsse gebildet werden; jeder dieser Anschlüsse, Anschlussflecke genannt, umfasst eine Aluminiumschicht, die mit einer plattierten Nickelschicht und einer Lötperle bedeckt ist. Die erste Seite ist keine flache Oberfläche, der Abschnitt, wo die Halbleiterelemente gebildet worden sind, hat eine Oberfläche, die weiter von der Scheibenoberfläche entfernt liegt als die Oberfläche des Abschnittes, auf dem die Anschlussflecke gebildet worden sind. Die Anordnung kann nicht auf einer flachen Oberfläche montiert werden.
  • Der Erfindung liegt als Aufgabe zugrunde, ein Verfahren zu verschaffen, mit dem sehr kleine Halbleiteranordnungen zur Oberflächenmontage in verhältnismäßig preiswerter Weise hergestellt werden können und diese Anordnungen auf einer flachen Oberfläche montiert werden können.
  • Erfindungsgemäß ist das Verfahren daher dadurch gekennzeichnet, dass die genannten beiden Gehäuseanschlüsse dadurch gebildet werden, dass:
  • - in Schritt a) Anschlussgebiete in der ersten Seite der Scheibe gebildet werden,
  • - in Schritt c) Leiterbahnen gebildet werden, die Halbleiterelemente (6) mit den Anschlussgebieten verbinden und
  • - nach Schritt d) Halbleitermaterial zwischen den Halbleiterelementen und den Anschlussgebieten von der zweiten Seite der Scheibe entfernt wird, bis die Isolierschicht örtlich freigelegt ist, wodurch die Gehäuseanschlüsse aus Halbleitermaterial gebildet werden, welche Gehäuseanschlüsse je einen Abschnitt der Scheibe umfassen, der an der zweiten Seite mit einer Metallisierung versehen ist, wodurch in dem Abschnitt der Scheibe, der zu einem ersten der genannten Gehäuseanschlüsse gehört, eines der Anschlussgebiete vorhanden ist, während in dem zu einem zweiten der genannten Gehäuseanschlüsse gehörenden Abschnitt der Scheibe eines der Halbleiterelemente vorhanden ist.
  • Gemäß diesem Verfahren können Halbleiteranordnungen zu Oberflächenmontage in einfacher Weise hergestellt werden, wobei die Gehäuseanschlüsse alle in ein und derselben Ebene liegen, sodass die Anordnung leicht auf einer flachen Oberfläche montiert werden kann.
  • Bei einer bevorzugten Ausführungsform der Erfindung umfassen mindestens zwei Abschnitte der Scheibe eines der Anschlussgebiete und nach dem Entfernen des Halbleitermaterials zwischen den Halbleiterelementen und den Anschlussgebieten wird das Halbleitermaterial an den Stellen der Halbleiterelemente weiter rückgeätzt. Beim Montieren der Anordnung auf einer flachen Oberfläche werden die mit den Anschlussgebieten verbundenen Anschlüsse mit der Oberfläche in Kontakt stehen; die Gehäuseanschlüsse unter den Halbleiterelementen werden frei von der Oberfläche liegen. Somit können die Halbleiterelemente integrierte Schaltungen sein.
  • Ein zusätzlicher Vorteil wird erhalten, wenn die erste Seite mit einer Isolierschicht versehen wird, auf der die Leiterbahnen vorgesehen sind, woraufhin die Beschichtung aufgebracht wird und anschließend die Scheibe über die gesamte Fläche ihrer zweiten Seite einer bulk-reduzierenden Behandlung unterzogen wird, und die Anschlussgebiete von den Halbleiterelementen getrennt werden, indem von der zweiten Seite aus selektiv Material von der Scheibe entfernt wird, wobei die Isolierschicht hierbei als Stoppschicht verwendet wird. Die Scheibe wird durch die bulk-reduzierende Behandlung von der zweiten Seite her dünner gemacht, beispielsweise indem die Scheibe in bekannter Weise dünn geschliffen wird oder geätzt, vorzugsweise bis zu einer Dicke hinab, die zwischen einigen Zehntel eines Mikrometers und einigen Mikrometern liegt. Solch eine dünne Scheibe sorgt für verhältnismäßig niedrige Kapazitätswerte in dem Halbleiterelement zwischen Abschnitten des Halbleiterelementes und dem Bulk der Scheibe, sodass das Halbleiterelement für hohe Frequenzen geeignet ist. Außerdem ist der Serienwiderstand in den Gehäuseanschlüssen von der ersten bis zur zweiten Seite in einer dünnen Scheibe verhältnismäßig klein. Die Beschichtung sorgt dafür, dass die dünner gemachte Scheibe trotzdem mechanisch verhältnismäßig stark ist, sodass sie bequem hantiert werden kann. In einer dünner gemachten Scheibe kann auch verhältnismäßig einfach eine Trennung zwischen Anschlussgebieten und Halbleiterelementen angebracht werden. Das selektive Entfernen von Material kann beispielsweise durch Wegätzen mit Hilfe einer Ätzmaske oder durch selektives Verdampfen mit Hilfe eines Lasers erreicht werden. Das Material der Isolierschicht wird in Abhängigkeit von dem Halbleitermaterial so gewählt, dass das Halbleitermaterial entfernt wird, die Isolierschicht dagegen nicht. Derartige Kombinationen aus Halbleitermaterial und Isolierschicht sind bekannt; beispielsweise können die folgenden Materialkombinationen verwendet werden: GaAs und Siliciumnitrid; Silicium und Siliciumoxid oder Siliciumnitrid. Vorzugsweise wird Silicium als Halbleitermaterial verwendet. Die Isolierschicht kann dann beispielsweise eine Nitrid- oder Oxynitridschicht sein. Vorzugsweise wird eine Siliciumoxidschicht als Isolierschicht vorgesehen. Der Herstellungsprozess der Halbleiteranordnung kann dann in einfacher Weise in vorhandene Herstellungsprozesse aufgenommen werden, ohne dass zusätzliche Schritte zum Aufbringen der Isolierschicht notwendig sind.
  • Vorzugsweise wird an der zweiten Seite eine Maske vorgesehen, um das Halbleitermaterial zwischen den Halbleiterelementen und den Anschlussgebieten zu entfernen. Diese Maske kann beispielsweise eine Legierung wie z. B. Titan/Wolfram umfassen. Eine Gold enthaltende Schicht wird bei dem Verfahren vorzugsweise auf der zweiten Seite der Scheibe aufgebracht, welche Schicht mit Hilfe von Photolithographietechniken strukturiert wird, woraufhin die Anschlussgebiete und die Halbleitergebiete durch Wegätzen von Halbleitermaterial getrennt werden, wobei die strukturierte, Gold enthaltende Schicht als Ätzmaske verwendet wird. Die Photolithographiemaske wird beispielsweise dadurch justiert, dass Infrarotlicht zum Betrachten durch die Maske, Scheibe und Beschichtung hindurch verwendet wird.
  • Die Gold enthaltende Schicht ist sehr geeignet als Ätzmaske, weil sie die Verwendung langdauernder, verhältnismäßig stark ätzender Bearbeitungen erlaubt. Die strukturierte, Gold enthaltende Schicht kann außerdem direkt als Metallisierung des Gehäuseanschlusses dienen, sodass der Gehäuseanschluss beispielsweise direkt an eine Printplatte gelötet werden kann.
  • Vorzugsweise umfasst das Halbleitermaterial Silicium, und das Anschlussgebiet wird durch Ätzen der Scheibe in KOH von dem Halbleiterelement getrennt. Ätzen mit KOH führt zu wohldefinierten Kanten der Anschluss- und Kontaktgebiete, d. h. Kanten mit einer Neigung von ungefähr 55º zur zweiten Seite.
  • Die Beschichtung kann verhältnismäßig dick und mechanisch starr gewählt werden, um die Halbleiteranordnung mechanisch genügend stabil zu machen. Es ist vorteilhaft, wenn die Beschichtung eine verhältnismäßig starre Abdeckplatte umfasst. Beispielsweise kann eine Siliciumscheibe oder eine Keramikplatte für eine solche Abdeckplatte genommen werden. Die Abdeckplatte wird beispielsweise durch Waferbonden oder Kleben angebracht. Es ist vorteilhaft, einen in Wärme aushärtenden Klebstoff zu nehmen, sodass die Verbindung zwischen der Halbleiterscheibe und der Abdeckplatte auch bei höheren Temperaturen stabil ist. Vorzugsweise umfasst die Beschichtung eine isolierende Abdeckplatte. Eine solche Abdeckplatte hat den Vorteil, dass die Hochfrequenzeigenschaften der Halbleiteranordnung günstig beeinflusst werden, weil es keine kapazitive Kopplung zwischen Leiterbahnen und der Abdeckplatte gibt. Vorzugsweise ist das erfindungsgemäße Verfahren dadurch gekennzeichnet, dass als Beschichtung ein UV-aushärtender Klebstoff (UV: ultraviolette Strahlung) mit darauf einer Glasplatte als isolierende Abdeckplatte angebracht wird, woraufhin der Klebstoff durch die Glasplatte hindurch mit UV-Strahlung ausgehärtet wird. Ein UV-aushärtender Klebstoff kann in sehr kurzer Zeit bei Raumtemperatur ausgehärtet werden. Der Klebstoff hat den Vorteil, dass darin keine Lösungsmittel vorliegen, sodass in der Klebstoffschicht zwischen der Glasplatte und der Halbleiterscheibe keine Hohlräume gebildet werden. Die Glasplatte wird gleichzeitig mit der Scheibe aufgeteilt, sodass jede Halbleiteranordnung an ihrer ersten Seite mit einem Teil der Glasplatte versehen ist. Die Verwendung einer Glasplatte hat viele Vorteile. Glas ist preiswert, starr, reichlich verfügbar, schützt die Halbleiteranordnung gegen äußere Einflüsse und hat eine glatte Oberfläche. Infolge des Anbringens der Glasplatte ist die Halbleiteranordnung beim Entfernen von Halbleitermaterial von der zweiten Seite der Scheibe und nach dem Beenden der Herstellung viel robuster, sodass bei den Bearbeitungen weniger Ausschuss auftritt. Da der UV-aushärtende Klebstoff auch transparent ist, bleiben die Halbleiterelemente durch die Glasplatte und die Klebstoffschicht sichtbar, sodass Handlungen, wie z. B. das Ausrichten für die Trennung der Halbleiterelemente und Anschlussgebiete und für das Aufteilen der Scheibe in einzelne Anordnungen einfach sind.
  • Ein zusätzlicher Vorteil wird erhalten, wenn die Halbleiterelemente und/oder die Anschlussgebiete mit Kontaktgebieten versehen sind, die an die erste Seite grenzen und eine Menge Dotierstoffatome von mehr als 10¹&sup9;/cm³ umfassen, bevor die Leiterbahnen angebracht werden. Zwischen einer Leiterbahn und einem solchen verhältnismäßig stark dotierten Kontaktgebiet kann ein niederohmiger Kontakt hergestellt werden. Vorzugsweise werden die Anschlussgebiete, die von der ersten zur zweiten Seite verlaufen, mit einer Menge Dotierstoffatome von mehr als 10¹&sup9;/cm³ versehen. Die Gehäuseanschlüsse sind dann verhältnismäßig niederohmig, sodass eine gute elektrische Verbindung zwischen den Leiterbahnen an der ersten Seite und der zweiten Seite der Scheibe erzeugt wird. Die Halbleiteranordnung wird mit dieser zweiten Seite auf einer Printplatte montiert. Es gibt dann eine gute elektrische Verbindung zwischen dem Halbleiterelement und der Printplatte. Es ist nicht immer notwendig, ein stark dotiertes Kontaktgebiet zu verwenden, beispielsweise, wenn das Halbleiterelement zwischen der Leiterbahn an der ersten Seite und dem Halbleitermaterial der Scheibe mit einer Schottky-Diode versehen ist.
  • Die Erfindung bezieht sich auch auf eine Halbleiteranordnung zur Oberflächenmontage. Gemäß der Erfindung umfasst die Halbleiteranordnung eine Abdeckplatte, auf der ein Körper eines Halbleitermaterials und von diesem Körper isolierte und aus dem Halbleitermaterial hergestellte Gehäuseanschlüsse je mit einer ersten ihrer beiden Seiten angebracht sind, wobei der Körper an der ersten Seite mit einem Halbleiterelement versehen ist, das über Leiterbahnen mit der ersten Seite der Gehäuseanschlüsse verbunden ist, und wobei die zweiten, den ersten gegenüber liegenden Seiten der Gehäuseanschlüsse in ein und derselben Ebene liegen. Die erfindungsgemäße Halbleiteranordnung kann mit dem oben offenbarten Verfahren mit sehr kleinen Abmessungen hergestellt werden. Zudem können Halbleiteranordnungen, die mit integrierten Schaltungen mit sehr vielen Gehäuseanschlüssen versehen sind, in einfacher Weise hergestellt werden, ohne dass zusätzliche Schritte notwendig sind, wie z. B. das Anbringen vieler Bonddrähte. Die erfindungsgemäße Halbleiteranordnung ist daher verhältnismäßig preiswert.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • Fig. 1 bis 6 im Querschnitt eine mit dem erfindungsgemäßen Verfahren hergestellte Diodenhalbleiteranordnung in verschiedenen Stadien der Herstellung.
  • Fig. 7 bis 9 eine erfindungsgemäß hergestellte Transistorhalbleiteranordnung, wobei Fig. 7 eine Draufsicht der ersten Seite, Fig. 8 eine Unteransicht der zweiten Seite und Fig. 9 ein Querschnitt ist.
  • Fig. 10 und 11 eine erfindungsgemäß hergestellte Halbleiteranordnung, die mit einer integrierten Schaltung mit vielen Gehäuseanschlüssen versehen ist, wobei Fig. 10 ein Querschnitt und Fig. 11 eine Draufsicht der ersten Seite ist.
  • Die Zeichnung ist rein schematisch und nicht maßstabsgetreu. Gleiche Teile haben in der Zeichnung im allgemeinen gleiche Bezugszeichen.
  • Fig. 6 zeigt eine Halbleiteranordnung 1 mit Gehäuseanschlüssen 2, 12 aus Halbleitermaterial. Fig. 1 bis 6 zeigen, wie eine solche Halbleiteranordnung 1 hergestellt wird. Hierzu wird eine Scheibe 3 des Halbleitermaterials an einer ersten Seite 4 ihrer zwei Seiten 4, 5 (siehe Fig. 1) mit einem Halbleiterelement 6 versehen. Es werden zwei Halbleiterelemente 6 gezeigt. In der Praxis werden in der Scheibe 3 viele Halbleiterelemente 6 angebracht. In diesem Beispiel ist die Scheibe 3 eine Siliciumscheibe mit einem n&spplus;-Substrat (Dotierung 10¹&sup9;/cm³), die mit einer epitaktisch aufgebrachten n&supmin;-Schicht versehen ist (Dicke 3 um, Dotierung 10¹&sup5;/cm³). Ein Diodenhalbleiterelement 6 wird in der Scheibe 3 in bekannter Weise vorgesehen, indem ein p&spplus;-Gebiet 17 (Dotierung 10²&sup0;/cm³) durch Diffusion angebracht wird, wobei ein pn-Übergang zwischen dem p&spplus;-Gebiet 17 und der n&supmin;-Epitaxieschicht gebildet wird.
  • Das Anschlussgebiet 8 wird mit einem Kontaktgebiet 19 mit einer Menge Dotierstoffatome von mehr als 10¹&sup9;/cm³ versehen (siehe Fig. 1). Zwischen einer später anzubringenden Leiterbahn 7 und einem solchen verhältnismäßig stark dotierten Kontaktgebiet 19 kann dann ein verhältnismäßig niederohmiger Kontakt hergestellt werden. Das p&spplus;- Gebiet 17 wirkt in diesem Beispiel gleichzeitig als Kontaktgebiet für das Halbleiterelement 6. Vorzugsweise wird das von der ersten Seite 4 zur zweiten Seite 5 verlaufende Anschlussgebiet 8 mit einer Menge Dotierstoffatome von mehr als 10¹&sup9;/cm³ versehen. In diesem Beispiel wird das Anschlussgebiet 8 durch das n&spplus;-Gebiet 19 und das n&spplus;-Substrat der Scheibe 3 gebildet. Das Anschlussgebiet 8 ist dann verhältnismäßig niederohmig, sodass eine gute elektrische Verbindung zwischen der ersten Seite 4 und der zweiten Seite 5 der Scheibe erzeugt wird.
  • Die erste Seite 4 wird mit einer Isolierschicht 10 versehen. Bei Verwendung von Silicium als Halbleitermaterial kann beispielsweise Siliciumnitrid oder Siliciumoxynitrid für die Isolierschicht 10 verwendet werden. In diesem Beispiel wird eine Siliciumoxidschicht als Isolierschicht 10 aufgebracht. Der Herstellungsprozess der Halbleiteranordnung 1 kann dann in einfacher Weise in vorhandene Herstellungsprozesse aufgenommen werden, ohne dass zusätzliche Schritte zum Aufbringen der Isolierschicht 10 notwendig sind. Die Siliciumschicht 10 ist in diesem Beispiel vom sogenannten LOCOS-Typ. Um eine solche Isolierschicht 10 aufzubringen, wird das Silicium der Scheibe 3 in bekannter Weise durch eine Siliciumnitridmaske hindurch oxidiert, indem die Scheibe 3 fünf Stunden lang bei 1000ºC feuchtem Sauerstoff ausgesetzt wird. Dadurch wird eine 1 um dicke Schicht aus Siliciumoxid 10 erzeugt.
  • Zwischen dem Halbleiterelement 6 und einem Anschlussgebiet 8 wird auf der Isolierschicht 10 eine Leiterbahn 7 angebracht (siehe Fig. 2). Die Leiterbahn 7 stellt einen elektrischen Kontakt mit dem Halbleiterelement 6 und mit dem Anschlussgebiet 8 über Kontaktlöcher in der Isolierschicht 10 her. Die Leiterbahn 7 umfasst Gold. Auf der Oberfläche 4 werden in einem Sputterprozess eine 0,1 um dicke Ti-Schicht, eine 0,1 um dicke Pt-Schicht und eine 1,0 um dicke Au-Schicht aufgebracht. Diese Schichten werden anschließend in bekannter Weise mit Hilfe von Photolithographietechniken strukturiert. Eine Kratzschutzschicht 20 aus Siliciumnitrid wird in bekannter Weise über den Leiterbahnen 7 angebracht. Die erste Seite 4 der Scheibe wird dann mit einer Beschichtung 9 versehen (siehe Fig. 3). Um die Halbleiteranordnung 1 mechanisch genügend stabil zu machen, wird die Beschichtung 9 verhältnismäßig dick oder mechanisch verhältnismäßig starr gewählt, beispielsweise durch Verwendung einer dicken Schicht aus Kunststoff oder einer verhältnismäßig dünnen Schicht aus Kunststoff, die mit einem Keramikmaterial wie z. B. Glaskügelchen gefüllt ist. Es ist vorteilhaft, wenn die Beschichtung 9 eine verhältnismäßig starre Abdeckplatte 13 umfasst. Für eine solche Abdeckplatte 13 kann beispielsweise eine Siliciumscheibe oder eine Keramikplatte genommen werden. Die Abdeckplatte wird beispielsweise mittels Waferbonden oder mit Hilfe einer Klebstoffschicht 11 angebracht. Eine isolierende Abdeckplatte 13 hat den Vorteil, dass die Hochfrequenzeigenschaften der Halbleiteranordnung günstig beeinflusst werden, weil es keine kapazitive Kopplung zwischen Leiterbahnen und der Abdeckplatte gibt. Es ist vorteilhaft, einen in Wärme aushärtenden Klebstoff für die Klebstoffschicht 11 zu nehmen. Ein solcher Klebstoff erweicht bei höherer Temperatur nicht oder nahezu nicht, sodass die Verbindung auch bei höherer Temperatur stabil ist. Vorzugsweise wird bei dem erfindungsgemäßen Verfahren als Beschichtung 9 ein UV-aushärtender Klebstoff mit darauf einer Glasplatte 13 angebracht, wobei der Klebstoff 11 durch die Glasplatte 13 hindurch mit UV-Strahlung ausgehärtet wird. Hierdurch wird erreicht, dass die Halbleiteranordnung 1 beim Entfernen von Halbleitermaterial von der zweiten Seite 5 der Scheibe 3 und nach der Fertigstellung viel stabiler ist, sodass während der Bearbeitungen weniger Ausfall auftritt. Ein UV-aushärtender Klebstoff kann in sehr kurzer Zeit bei Raumtemperatur ausgehärtet werden. Der Klebstoff hat den Vorteil, dass darin keine Lösungsmittel vorliegen, sodass in der Klebstoffschicht zwischen der Glasplatte 13 und der Halbleiterscheibe 4 keine Hohlräume infolge von Verdampfung von Lösungsmitteln gebildet werden. Außerdem wird dieser Klebstoff nur aushärten, wenn kein Sauerstoff vorhanden ist. Das bedeutet, dass Klebstoff, der während der Herstellung an anderen Stellen vorkommt als zwischen der Glasplatte 13 und der Scheibe 3, in einfacher Weise entfernt werden kann, weil dieser Klebstoff wegen des Vorhandenseins von Sauerstoff in Luft nicht aushärtet. Ein Kunstharzklebstoff wie z. B. ein Epoxid- oder Acrylatklebstoff kann als UV-aushärtender Klebstoff verwendet werden. Im vorliegenden Beispiel wird Hexandioldiacrylat 1,6 verwendet.
  • Als Glasplatte wird in diesem Beispiel eine Pyrexplatte mit einer Dicke von 1 mm verwendet. Auch kann beispielsweise eine Keramikplatte als Abdeckplatte 13 verwendet werden. Es genügt, wenn die Abdeckplatte eine verhältnismäßig niedrige Durchlässigkeit für UV-Strahlung hat. Der UV-aushärtende Klebstoff 11 kann mit nur einer kleinen Menge UV-Strahlung ausgehärtet werden. Es ist auch möglich, den UV-aushärtenden Klebstoff in einer Behandlung bei höherer Temperatur auszuhärten. Aushärten mit UV- Strahlung ist jedoch einfacher als Aushärten bei höherer Temperatur. Die Abdeckplatte darf einen Ausdehnungskoeffizienten haben, der sich von dem des Halbleitermaterials der Scheibe 3 unterscheidet. In den nachfolgenden Prozesschritten werden keine großen Temperaturänderungen verwendet, sodass die Unterschiede bei der Ausdehnung zwischen Abdeckplatte 13 und Scheibe 3 klein sind und durch die Klebstoffschicht 11 ausgeglichen werden.
  • In der Praxis wird die Scheibe aus Halbleitermaterial 3 nach dem Anbringen der Beschichtung 9 dünn gemacht, indem Material von der zweiten Seite 5 der Scheibe 3 entfernt wird. In diesem Beispiel wird die Dicke der Scheibe 3 durch Schleifen von der zweiten Seite 5 her auf ungefähr 10 um verringert.
  • Fig. 4, 5 und 6 zeigen, wie anschließend das Anschlussgebiet 8 vom Halbleiterelement 6 getrennt wird, indem Material an der zweiten Seite 5 selektiv von der Scheibe 3 entfernt wird, wobei die Isolierschicht 10 erfindungsgemäß als Stoppschicht verwendet wird. Die dünner gemachte Scheibe 3 wird hierzu an der zweiten Seite 5 mit einer leitenden Schicht versehen, die mit einer Maske strukturiert wird. Die Maske wird dadurch justiert, dass Infrarotlicht zum Betrachten durch die Maske, Scheibe und Abdeckplatte hindurch verwendet wird. Fig. 4, 5 zeigen, wie die strukturierte Metallschicht 15 anschließend als Maske zum Trennen des Anschlussgebietes 8 und des Halbleiterelementes 6 verwendet wird. Die Metallschicht 15 ist als Maske viel geeigneter als eine übliche mit Photolithographie erhaltene Maske. Sie erlaubt die Verwendung stark ätzender Bearbeitungen, eventuell bei einer verhältnismäßig hohen Temperatur, während gleichzeitig diese Metallschicht als Metallisierung an der zweiten Seite S dient.
  • Ein zusätzlicher Vorteil wird bei der Trennung des Halbleiterelementes 6 und des Anschlussgebietes 8 an der zweiten Seite 5 erhalten, wenn die strukturierte leitende Schicht 15 Gold umfasst. Im vorliegenden Beispiel werden eine 0,1 um dicke Ti-Schicht, eine 0,1 um dicke Pt-Schicht und eine 1,0 um dicke Au-Schicht auf der zweiten Seite in einem Sputterprozess aufgebracht. Diese Schichten werden dann in bekannter Weise mit Hilfe von Photolithographietechniken strukturiert. Das Anschlussgebiet 8 wird anschließend durch Ätzen der Scheibe in KOH von dem Halbleiterelement 6 getrennt. Das Gold der strukturierten leitende Schicht 15 ist äußerst beständig gegen KOH. Ätzen mit KOH führt zu wohldefinierten Kanten der Anschluss- und Kontaktgebiete, d. h. Kanten, die zu der zweiten Seite 5 eine Neigung 16 von 54,75º haben (siehe Fig. 5 und 6). Das Ätzen stoppt automatisch, sobald die Isolierschicht 10 erreicht ist. Die Gehäuseanschlüsse können somit sehr genau definiert werden.
  • Die mit der Beschichtung 9 versehene Halbleiterscheibe 3 wird dann in einzelne Halbleiteranordnungen 1 mit Gehäuseanschlüssen 2, 12 aufgeteilt, die von Abschnitten 2 der Scheibe 3 gebildet werden, in denen sich das Halbleiterelement 6 befindet, und Abschnitten 12 der Scheibe 3, in denen sich das Anschlussgebiet 8 befindet (siehe Fig. 6). Die Abdeckplatte 13 wird gleichzeitig mit der Scheibe 3 aufgeteilt, sodass jede Halbleiteranordnung 1 an ihrer ersten Seite 4 mit einem Abschnitt der Abdeckplatte 13 versehen ist.
  • Ein derartiges Verfahren ist besonders zur Herstellung von Halbleiteranordnungen zur Oberflächenmontage geeignet, sogenannte oberflächenmontierte Anordnungen oder SMDs (SMD: surface mounted device). Die Abmessungen einer solchen Halbleiteranordnung können an Standardabmessungen für SMDs angepasst werden. Die Höhe der Halbleiteranordnung kann somit angepasst werden, indem für die Abdeckplatte 13 eine andere Dicke genommen wird. Die Halbleiteranordnung wird in dem vorliegenden Beispiel in einem Standardmaß 0402 für SMDs hergestellt (Abmessungen 0,04 · 0,02 · 0,02 Zoll, 1 · 0,5 · 0,5 mm). Die Halbleiteranordnung 1 wird bei Oberflächenmontage mit ihrer zweiten Seite 5, d. h. mit der Goldschicht 15, auf einer Printplatte montiert. Dadurch wird eine zufriedenstellende Verbindung zwischen dem Halbleiterelement 6 und der Printplatte erhalten.
  • Fig. 7 bis 9 zeigen als zweite Ausführungsform eine Halbleiteranordnung mit einem Transistor als Halbleiterelement. Dieser Transistor wird in analoger Weise wie die Diode in der ersten Ausführungsform von Fig. 1 bis 6 hergestellt. Fig. 7 ist eine Draufsicht der ersten Seite 4, Fig. 8 eine Unteransicht der zweiten Seite 5 und Fig. 9 eine Seitenansicht dieses Transistors. Ein solcher Transistor wird aus einer Siliciumscheibe 3 hergestellt, die ein mit einer n&supmin;-Epitaxieschicht versehenes n&spplus;-Substrat umfasst. Diese Scheibe 3 wird in bekannter Weise mit einer Siliciumoxidschicht versehen, die mittels eines Photolithographieverfahrens mit einer verhältnismäßig groben Maske mit Kontaktlöchern für die Anschlussgebiete 28 und 38 versehen wird. Dann werden die Gebiete 28 und 38 in bekannter Weise durch diese Kontaktlöcher hindurch mittels Diffusion von n-Dotierstoffatomen gebildet. Hierbei werden n&spplus;-Gebiete gebildet, die von der Seite 4 zur Seite 5 durchlaufen. In einem folgenden Schritt werden die LOCOS-Gebiete 10, das p-Basisgebiet 25, das p&spplus;-Basiskontaktgebiet 24 und die n&spplus;-Emittergebiete 26 mit bekannten Standardfertigungstechniken gebildet, wie z. B. Oxidation, Implantation und Diffusion. Anschließend wird eine Ti/Pt/Au-Schicht auf die erste Seite 4 gesputtert, wie in dem ersten Beispiel. Diese Schicht wird strukturiert, wobei die Leiterbahnen 27 und 37 gebildet werden. Die Bahn 27 verbindet die Basiskontaktgebiete 24 mit dem Anschlussgebiet 28, und die Bahn 37 verbindet die Emittergebiete 26 mit dem Anschlussgebiet 38. Über diesen Leiterbahnen 27, 37 wird eine Kratzschutzschicht 20 aus Siliciumnitrid angebracht. Dann wird ein UV-aushärtender Klebstoff 11, in diesem Fall Hexandioldiacrylat 1.6, und eine Abdeckplatte 13 aus Pyrexglas mit einer Dicke von 1 mm auf der ersten Seite 4 angebracht. Der Klebstoff 11 wird durch die Glasplatte 13 hindurch mit UV bestrahlt. Dann wird die Scheibe 3 von der zweiten Seite 5 aus bis zu einer Dicke von ungefähr 100 um in einem Schleifprozess dünner gemacht. Die Pyrexglasplatte 13 sorgt dafür, dass die Scheibe 3 während des Schleifens nicht bricht. Auf die zweite Seite 5 wird dann, wie im ersten Beispiel, eine Ti/Pt/Au- Schicht aufgesputtert. Diese Schicht wird mit Hilfe einer Maske strukturiert, wobei für jedes Halbleiterelement drei Gebiete 15 erzeugt werden (siehe Fig. 8 und 9). Die Scheibe 3 wird dann einer Ätzbehandlung mit KOH unterworfen. Die Glasplatte 13 schirmt dabei die erste Seite 4 der Halbleiteranordnung ab. Dabei entstehen einzelne Gehäuseanschlüsse 22, 32, 42, nämlich ein Anschluss 22 für die Basis, ein Anschluss 32 für den Emitter und ein weiterer Anschluss 42 für den Kollektor für jedes Halbleiterelement. Dann werden mittels Drahtsägen der Scheibe 3 die einzelnen Halbleiteranordnungen, wie in Fig. 7 bis 9 gezeigt, gebildet. Die Ausrichtung für den Sägeprozess ist sehr einfach, weil die Halbleiterelemente durch die Glasplatte 13 und den Klebstoff 11 sichtbar sind. Die gebildeten Halbleiteranordnungen können mit ihren zweiten Seiten direkt auf eine Printplatte, eine Folie oder Ähnliches montiert werden.
  • Als dritte Ausführungsform wird eine mit einer erfindungsgemäßen integrierten Schaltung versehene Halbleiteranordnung gezeigt. Fig. 10 zeigt eine Halbleiteranordnung zur Oberflächenmontage, die eine Abdeckplatte 13 umfasst, auf der ein Körper 42 aus einem Halbleitermaterial und aus dem Halbleitermaterial hergestellte Gehäuseanschlüsse 12 mit einer ersten Seite 4 ihrer zwei Seiten 4, 5 angebracht sind, wobei der Körper 42 an seiner ersten Seite 4 mit einem Halbleiterelement 6 versehen ist, das Kontaktgebiete 50 hat, die über Leiterbahnen 7 mit der ersten Seite 4 der Gehäuseanschlüsse 12 verbunden sind, während die zweiten Seiten 5 der Gehäuseanschlüsse in ein und derselben Ebene 60 liegen. In diesem Beispiel umfasst das Halbleiterelement 6 eine integrierte Schaltung (IC, in Fig. 10, 11 nicht abgebildet). Die Gehäuseanschlüsse 12 sind mit einer n&spplus;- Dotierung versehen und aus der gleichen Halbleiterscheibe hergestellt wie der Körper 42 mit der integrierten Schaltung 6. Die Anordnung und Herstellung der Halbleiteranordnung dieser dritten Ausführungsform der Erfindung sind analog denen der ersten beiden Ausführungsformen. In dem vorliegenden Beispiel ist der Körper 42 an seiner zweiten Seite 5 weiter rückgeätzt als die Gehäuseanschlüsse 12. Die Halbleiteranordnung wird mit ihrer zweiten Seite 5 auf einer Printplatte montiert, beispielsweise indem ein Tropfen leitender Klebstoff auf die zweite Seite 5 der Gehäuseanschlüsse 12 aufgebracht wird und die Halbleiteranordnung dann auf einer Printplatte platziert wird. Die Gehäuseanschlüsse 12 liegen in ein und derselben Ebene 60, sodass die Halbleiteranordnung mit all ihren Gehäuseanschlüssen 12 mit Leiterbahnen auf der Printplatte Kontakt machen kann. Der Abschnitt 42 der Scheibe 3, in dem sich das Halbleiterelement 6 befindet, macht nach dessen Montage darauf keinen Wärme- oder elektrischen Kontakt mit der Printplatte.
  • Obwohl in den vorhergehenden Ausführungsformen bestimmte Techniken verwendet worden sind, wird deutlich sein, dass auch alternative Techniken verwendet werden können, ohne die Erfindung zu schmälern. So kann das Einbringen von Dotierstoffatomen durch Diffusion aus einer dotierten Schicht oder durch Implantation erfolgen, der eine Nachbehandlung folgt. Das Ätzen von Halbleitermaterial mittels eines nasschemischen Verfahrens kann durch Ätzen in einem Plasma ersetzt werden. Als Alternative zum Sägen der Scheibe 3 kann auch Ritzen und Brechen verwendet werden. Für mehr Einzelheiten zu den bekannten Techniken wird der Leser auf Handbücher verwiesen, wie z. B. S. M. Sze: "VLSI Technology", Mc-Graw-Hill Book Company, und S. Wolf "Silicium Processing for the VLSI Era", Bd. 1, 2, Lattice Press.
  • In den Beispielen sind die Halbleiteranordnungen mit Dioden oder Transistoren oder integrierten Schaltungen (ICs) versehen. Es ist auch möglich, andere Halbleiterelemente herzustellen, wie z. B. Thyristoren usw. Pro Halbleiteranordnung können zusätzlich zu den mit einem Anschlussgebiet versehenen Gehäuseanschlüssen eventuell mehrere weitere mit einem Halbleiterelement versehene Gehäuseanschlüsse vorhanden sein oder hergestellt werden.
  • Die Anschlussgebiete können eventuell teilweise von der zweiten Seite 5 aus angebracht werden. So kann beispielsweise erst ein an die erste Seite 4 grenzendes stark dotiertes Kontaktgebiet 19 gebildet werden, und später kann ein stark dotiertes Gebiet, das an die zweite Seite 5 grenzt und das Kontaktgebiet 19 überlappt, von der zweiten Seite her durch Diffusion oder Implantation angebracht werden, nachdem die Leiterbahn und die Beschichtung angebracht worden sind und die Scheibe dünner geschliffen worden ist. Es ist auch möglich, dass mehrere Reihen von Gehäuseanschlüssen nebeneinander angebracht werden. So können komplexe integrierte Schaltungen mit sehr vielen Gehäuseanschlüssen versehen werden. Die Leiterbahnen 7 können auch als Mehrlagenverdrahtung ausgeführt werden, sodass kreuzende Bahnen möglich sind. Die Glasplatte 13 kann mit einer lichtundurchlässigen Schicht versehen werden, sodass auch Halbleiterelemente, die lichtempfindlich sind, mit dem erfindungsgemäßen Verfahren gefertigt werden können.
  • Die erfindungsgemäßen Halbleiteranordnungen können mit Hilfe von Oberflächenmontage auf vielen Substrattypen montiert werden, beispielsweise auf Printplatten, Folien, Keramiksubstraten usw.
  • Es ist auch möglich, die Halbleiteranordnungen mit zusätzlichen Isolierschichten zu versehen. So kann beispielsweise nach dem Trennen der Halbleiterelemente und Anschlussgebiete die Halbleiteroberfläche durch das Anbringen von Epoxid oder Glas in den geätzten Hohlräumen zwischen Halbleiterelementen und Anschlussgebieten passiviert werden.

Claims (8)

1. Verfahren zum Herstellen von Halbleiteranordnungen zur Oberflächenmontage, bei dem:
a) eine Scheibe (3) aus einem Halbleitermaterial, die eine erste flache Seite (4) und eine gegenüber liegende, zweite flache Seite (5) hat, an ihrer ersten Seite (4) mit Halbleiterelementen (6) versehen wird,
b) die erste Seite (4) der Scheibe (3) mit einer Isolierschicht (10) versehen wird,
c) Leiterbahnen (7) auf der Isolierschicht (10) gebildet werden, die mit den Halbleiterelementen (6) verbunden werden,
d) die erste Seite (4) der Scheibe (3) mit einer Beschichtung (9) versehen wird,
e) mit den Leiterbahnen (7) verbundene Gehäuseanschlüsse (2, 12) zum Montieren der Anordnungen auf einer Oberfläche gebildet werden und
t) die Scheibe (3) in einzelne Anordnungen unterteilt wird, die je zwei Gehäuseanschlüsse (2, 12) umfassen, dadurch gekennzeichnet, dass die genannten beiden Gehäuseanschlüsse (2, 12) dadurch gebildet werden, dass:
- in Schritt a) Anschlussgebiete (8) in der ersten Seite (4) der Scheibe (3) gebildet werden,
- in Schritt c) Leiterbahnen (7) gebildet werden, die Halbleiterelemente (6) mit den Anschlussgebieten (8) verbinden und
- nach Schritt d) Halbleitermaterial zwischen den Halbleiterelementen (6) und den Anschlussgebieten (8) von der zweiten Seite (5) der Scheibe entfernt wird, bis die Isolierschicht (10) örtlich freigelegt ist, wodurch die Gehäuseanschlüsse (2, 12) aus Halbleitermaterial gebildet werden, welche Gehäuseanschlüsse (2, 12) je einen Abschnitt der Scheibe (3) umfassen, der an der zweiten Seite (5) mit einer Metallisierung (15) versehen ist, wobei in dem Abschnitt der Scheibe (3), der zu einem ersten der genannten Gehäuseanschlüsse (12) gehört, eines der Anschlussgebiete (8) vorhanden ist, während in dem zu einem zweiten der genannten Gehäuseanschlüsse (2) gehörenden Abschnitt der Scheibe eines der Halbleiterelemente vorhanden ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mindestens zwei Gehäuseanschlüsse (2, 12) je eines der Anschlussgebiete (8) innerhalb des jeweiligen Abschnitts der Scheibe (3) umfassen und dass nach dem Entfernen des Halbleitermaterials zwischen den Halbleiterelementen (6) und den Anschlussgebieten (8) das Halbleitermaterial an den Stellen der Halbleiterelemente (6) weiter rückgeätzt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Scheibe (3) über die gesamte Oberfläche ihrer zweiten Seite (5) einer bulk-reduzierenden Behandlung unterzogen wird, bevor das Halbleitermaterial zwischen den Halbleiterelementen (6) und den Anschlussgebieten (8) von der zweiten Seite (5) entfernt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Halbleitermaterial aus Silicium hergestellt wird und dass die Isolierschicht (10) aus Siliciumoxid hergestellt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach der bulk- reduzierenden Behandlung eine Gold enthaltende Schicht (15) auf der zweiten Seite (5) der Scheibe (3) aufgebracht wird, welche Schicht (15) dann mit Hilfe von Photolithographietechniken strukturiert wird, und dass nachfolgend die Anschlussgebiete (8) und die Halbleiterelemente (6) durch Wegätzen von Silicium getrennt werden, wobei die strukturierte, Gold enthaltende Schicht (15) als Maske (15) verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Ätzen von Silicium in einem KOH-haltigen Bad erfolgt.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Beschichtung (9) eine isolierende Platte (13) umfasst.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass als Beschichtung (9) ein UV-aushärtender Klebstoff (11) mit darauf einer Glasplatte (13) als isolierende Abdeckplatte (13) angebracht wird, woraufhin der Klebstoff (11) durch die Glasplatte (13) hindurch mit UV-Strahlung ausgehärtet wird.
DE69528515T 1994-07-26 1995-07-05 Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst Expired - Lifetime DE69528515T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94202182 1994-07-26
PCT/IB1995/000539 WO1996003772A2 (en) 1994-07-26 1995-07-05 Method of manufacturing a semiconductor device for surface mounting, and semiconductor device for surface mounting

Publications (2)

Publication Number Publication Date
DE69528515D1 DE69528515D1 (de) 2002-11-14
DE69528515T2 true DE69528515T2 (de) 2003-04-24

Family

ID=8217069

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69528515T Expired - Lifetime DE69528515T2 (de) 1994-07-26 1995-07-05 Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst
DE69535361T Expired - Lifetime DE69535361T2 (de) 1994-07-26 1995-07-05 Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69535361T Expired - Lifetime DE69535361T2 (de) 1994-07-26 1995-07-05 Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US5753537A (de)
EP (2) EP0721661B1 (de)
KR (1) KR100380701B1 (de)
AT (2) ATE350765T1 (de)
DE (2) DE69528515T2 (de)
TW (1) TW345728B (de)
WO (1) WO1996003772A2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69615792T2 (de) * 1995-05-10 2002-05-23 Koninklijke Philips Electronics N.V., Eindhoven Miniatur-halbleiteranordnung für oberflächenmontage
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
KR100390897B1 (ko) * 1997-12-29 2003-08-19 주식회사 하이닉스반도체 칩 크기 패키지의 제조방법
DE19818036B4 (de) * 1998-04-22 2005-05-19 Siemens Ag Verfahren zur Herstellung eines elektrotechnischen Bauteils mit einer kunststoffpassivierten Oberfläche, derartiges Bauteil und Anwendung dieses Bauteils
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
US6429036B1 (en) * 1999-01-14 2002-08-06 Micron Technology, Inc. Backside illumination of CMOS image sensor
EP1116277A1 (de) 1999-06-03 2001-07-18 Koninklijke Philips Electronics N.V. Anschlussanordnung für eine halbleiteranordnung und verfahren zur herstellung
WO2001004956A1 (en) * 1999-07-10 2001-01-18 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
US6538328B1 (en) * 1999-11-10 2003-03-25 Em Microelectronic Metal film protection of the surface of a structure formed on a semiconductor substrate during etching of the substrate by a KOH etchant
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
WO2001075974A1 (en) * 2000-03-30 2001-10-11 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
CN100555589C (zh) * 2005-06-29 2009-10-28 皇家飞利浦电子股份有限公司 制造半导体组件的方法
WO2009117815A1 (en) * 2008-03-25 2009-10-01 Glen Sheldon Gerald Collard Apparatus for sanitizing oral appliances
TW201025522A (en) * 2008-12-18 2010-07-01 Memchip Technology Co Ltd MEMS packaging structure and manufacturing method thereof
KR102652261B1 (ko) * 2016-12-07 2024-03-27 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1058296A (en) * 1963-06-28 1967-02-08 Rca Corp Composite insulator-semiconductor wafer and method of making same
US3475664A (en) * 1965-06-30 1969-10-28 Texas Instruments Inc Ambient atmosphere isolated semiconductor devices
US3493820A (en) * 1966-12-01 1970-02-03 Raytheon Co Airgap isolated semiconductor device
NL153947B (nl) * 1967-02-25 1977-07-15 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze.
US3521128A (en) * 1967-08-02 1970-07-21 Rca Corp Microminiature electrical component having integral indexing means
US3616348A (en) * 1968-06-10 1971-10-26 Rca Corp Process for isolating semiconductor elements
DE1927876C3 (de) * 1969-05-31 1979-09-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung
US3623219A (en) * 1969-10-22 1971-11-30 Rca Corp Method for isolating semiconductor devices from a wafer of semiconducting material
US3823469A (en) * 1971-04-28 1974-07-16 Rca Corp High heat dissipation solder-reflow flip chip transistor
US4070230A (en) * 1974-07-04 1978-01-24 Siemens Aktiengesellschaft Semiconductor component with dielectric carrier and its manufacture
JPS5252582A (en) * 1975-10-25 1977-04-27 Toshiba Corp Device and production for semiconductor
GB1542084A (en) * 1976-08-31 1979-03-14 Standard Telephones Cables Ltd Thin silicon semiconductor devices
US4612408A (en) * 1984-10-22 1986-09-16 Sera Solar Corporation Electrically isolated semiconductor integrated photodiode circuits and method
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US4892842A (en) * 1987-10-29 1990-01-09 Tektronix, Inc. Method of treating an integrated circuit
US4918505A (en) * 1988-07-19 1990-04-17 Tektronix, Inc. Method of treating an integrated circuit to provide a temperature sensor that is integral therewith
US5117279A (en) * 1990-03-23 1992-05-26 Motorola, Inc. Semiconductor device having a low temperature uv-cured epoxy seal
CA2038117A1 (en) * 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
US5162251A (en) * 1991-03-18 1992-11-10 Hughes Danbury Optical Systems, Inc. Method for making thinned charge-coupled devices
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
JPH05129320A (ja) * 1991-10-30 1993-05-25 Rohm Co Ltd 半導体装置及びその製造方法
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating

Also Published As

Publication number Publication date
EP1251557A3 (de) 2003-04-09
EP1251557B1 (de) 2007-01-03
DE69535361D1 (de) 2007-02-15
ATE225985T1 (de) 2002-10-15
KR960705353A (ko) 1996-10-09
US5753537A (en) 1998-05-19
DE69528515D1 (de) 2002-11-14
WO1996003772A2 (en) 1996-02-08
EP0721661B1 (de) 2002-10-09
ATE350765T1 (de) 2007-01-15
TW345728B (en) 1998-11-21
EP1251557A2 (de) 2002-10-23
KR100380701B1 (ko) 2003-07-22
WO1996003772A3 (en) 1996-04-18
DE69535361T2 (de) 2007-10-04
EP0721661A1 (de) 1996-07-17

Similar Documents

Publication Publication Date Title
DE69528515T2 (de) Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
EP0769209B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE2825433C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE19900364A1 (de) Halbleiterwafer mit einer Schutzschicht an seiner Unterseite
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE4008624A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102005003477A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Elektroden an Haupt- und Rückseiten eines Halbleiterchips
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE2340142C3 (de) Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
EP1597755A2 (de) Direkt auf ungehäusten bauelementen erzeugte freitragende kontaktierstrukturen
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE3786693T2 (de) Programmierbarer Kontaktfleck.
DE3331631A1 (de) Halbleiter-bauelement
DE2835132A1 (de) Festkoerper-mikrowellen-bauelement und seine herstellung
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
DE1439529B2 (de) : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN