DE69523242T2

DE69523242T2 - Phasenvergleichsschaltung und Phasenregelschleife

Info

Publication number: DE69523242T2
Application number: DE69523242T
Authority: DE
Inventors: Seiji Higurashi; Yoiti Zenno
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1994-07-28
Filing date: 1995-07-26
Publication date: 2002-06-27
Anticipated expiration: 2015-07-27
Also published as: EP0698969B1; KR0184337B1; TW281830B; CN1050476C; KR960005555A; EP0698969A1; US5577079A; CN1118955A; DE69523242D1

Description

ALLGEMEINER STAND DER TECHNIK

Gebiet der Erfindung

Diese Erfindung betrifft eine Phasenvergleichsschaltung und eine Phasenregelschleife.

Beschreibung des Standes der Technik

Einige elektronische Geräte, wie VTR (Videobandrecorder), Plattenspieler und Kommunikationseinrichtungen enthalten eine Einrichtung zum Erzeugen eines Taktsignals aus einem wiedergegebenen oder empfangenen Informationssignal. Das erzeugte Taktsignal wird zur zeitlichen Steuerung bezüglich der Feststellung von Daten im Informationssignal verwendet. Es ist allgemein bekannt, eine PLL-Schaltung (Phasenregelschleife) in einer solchen Taktsignal-Erzeugungseinrichtung zu verwenden. Beispielsweise offenbart das Dokument EP-A-0 530 776 eine derartige Phasenregelschleife, das den Oberbegriff des Patentanspruchs 1 bildet.
Die Wiedergabeseite eines PCM-VTR, der zur Partial Response Class 4 paßt, enthält einen Wellenformentzerrer, der Zwischensymbol-Interferenzkomponenten aus einem wiedergegebenen Informationssignal beseitigt. Der Wellenformentzerrer verarbeitet das wiedergegebene Informationssignal in ein 3- pegeliges Informationssignal, das im wesentlichen frei von Zwischensymbolinterferenz ist. Dem Wellenformentzerrer folgt ein Partialansprechdetektor und eine Taktsignal-Erzeugungsschaltung, die einander parallel geschaltet sind. Der Partialansprechdetektor setzt das 3-pegelige Informationssignal in ein 2-pegeliges Informationssignal um (ein binäres Informationssignal oder ein digitales Informationssignal). Die Taktsignal-Erzeugungsschaltung stellt ein Taktsignal wieder her oder erzeugt es aus dem 3-pegeligen Informationssignal. Ein D-Flipflop, das dem Partialansprechdetektor und der Taktsignal- Erzeugungsschaltung folgt, tastet das 2-pegelige Informationssignal zu einer Zeit ab und hält es, die das erzeugte Taktsignal bestimmt. Der Abtast- und Halteprozeß führt zum Auslesen und Wiederherstellen von Originaldaten (Informationen) aus dem 2-pegeligen Informationssignal.
Auf der Wiedergabeseite im zuvor aufgezeigten PCM-VTR gibt es zwei unterschiedliche Signalübertragungswege zwischen dem Wellenformentzerrer und dem D-Flipflop. Einer der Signalübertragungswege enthält den Partialansprechdetektor, während der andere Signalübertragungsweg die Taktsignal- Erzeugungschaltung enthält. Da sich die Signalübertragungswege voneinander unterscheiden, gibt es eine Differenz zwischen den Phasen der Signale, die an den Ausgangsanschlüssen der Signalübertragungswege auftreten. Um eine derartige Phasendifferenz zu kompensieren, wird eine Signalverzögerungseinrichtung in einen der Signalübertragungswege geschaltet.
Während eines Wiedergabeprozesses verursacht eine Variation der Wiedergabegeschwindigkeit eine Änderung der Datenrate (die Datenübertragungsrate) bezogen auf das wiedergegebene Informationssignal. Auf der Wiedergabeseite vom zuvor aufgezeigten PCM-VTR gibt es die Neigung dazu, daß es schwierig ist, die passende Kompensation für die Phasendifferenz beizubehalten, wenn sich die auf das wiedergegebene Informationssignal bezogene Datenrate ändert.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe diese Erfindung, eine verbesserte Phasenregelschleife zu schaffen.
Es ist eine weitere Aufgabe dieser Erfindung, eine verbesserte Phasenvergleichsschaltung zu schaffen, die in einer Phasenregelschleife verwendbar ist.
Diese Aufgaben können gelöst werden durch eine Schaltung, wie sie in den anliegenden Patentansprüchen angegeben ist.

KURZE BESCHREIBUNG DER ZEICHNUNG

Fig. 1 ist ein Blockdiagramm eines Informationswiedergabegerätes, das über eine Phasenregelschleife und einen Phasenvergleicher verfügt, nach einem ersten Ausführungsbeispiel dieser Erfindung.
Fig. 2 ist ein Zeitdomänendiagramm von Signalen des Gerätes gemäß Fig. 1.
Fig. 3 ist ein Blockdiagramm eines Phasenvergleichers im Gerät von Fig. 1.
Fig. 4 ist ein Zeitdomänendiagramm von Signalen im Phasenvergleicher von Fig. 3.
Fig. 5 ist ein Diagramm einer Ladungspumpschaltung des Gerätes von Fig. 1.
Fig. 6 ist ein Zeitdomänendiagramm von Signalen des Gerätes von Fig. 1.
Fig. 7 ist ein Zeitdomänendiagramm von Signalen des Gerätes von Fig. 1.
Fig. 8 ist ein Blockdiagramm eines Abschnitts eines Informationswiedergabegerätes nach einem zweiten Ausführungsbeispiel dieser Erfindung.
Fig. 9 ist ein Blockdiagramm eines Phasenvergleichers nach einem sechsten Ausführungsbeispiel dieser Erfindung.
Fig. 10 ist ein Zeitdomänendiagramm von Signalen im Phasenvergleicher von Fig. 9.
Fig. 11 ist ein Blockdiagramm eines Phasenvergleichers nach einem siebenten Ausführungsbeispiel dieser Erfindung.
Fig. 12 ist ein Zeitdomänendiagramm von Signalen im Phasenvergleicher von Fig. 11.
Fig. 13 ist ein Blockdiagramm eines Phasenvergleichers nach einem achten Ausführungsbeispiel dieser Erfindung.
Fig. 14 ist ein Zeitdomänendiagramm von Signalen im Phasenvergleicher von Fig. 13.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Erstes Ausführungsbeispiel

Fig. 1 ist ein Gerät nach einem ersten Ausführungsbeispiel dieser Erfindung. Unter Bezug auf Fig. 1 kann ein Informationssignal, das zur Partial Response Class 4 (PR 4) paßt, aus einem Magnetband 10 durch einen Wiedergabekopf 12 gelesen werden. Dem Wiedergabekopf 12 folgt ein Wiedergabeverstärker 14 und ein Wellenformentzerrer 16. Die Ausgangsseite des Wellenformentzerrers 16 ist mit dem Eingangsanschluß einer Verzögerungsleitung (eine Verzögerungseinrichtung) 18 verbunden. Die Ausgangsseite des Wellenformentzerrers 16 ist auch mit einem ersten Eingang eines analogen Addierers 20 verbunden. Der Ausgangsanschluß der Verzögerungsleitung 18 führt zu einem zweiten Eingangsanschluß des analogen Addierers 20. Der Ausgangsanschluß des analogen Addierers 20 ist mit dem Eingangsanschluß von Signaldetektoren 22 und 24 verbunden, denen eine Phasenregelschleife 26 und eine Signalwiedergabeschaltung 28 folgt.
Die Phasenregelschleife 26 enthält Phasenvergleicher 30 und 32, eine Ladungspumpschaltung 40, ein Schleifenfilter 42 und einen VCO (ein spannungsgesteuerter Oszillator) 44. Die Ladungspumpschaltung 40 hat ein OR-Glied 34, ein NOR-Glied 36 und einen Integrierer (ein analoger Addierer) 38. Erste Eingangsanschlüsse der Phasenvergleicher 30 und 32 sind mit den Ausgangsanschlüssen von Signaldetektoren 22 beziehungsweise 24 verbunden. Zweite Eingangsanschlüsse der Phasenvergleicher 30 und 32 sind gemeinsam mit dem Ausgangsanschluß vom VCO 44 verbunden. Der Phasenvergleicher 30 hat einen Ausgangsanschluß für ein Ladesignal C1, das mit einem ersten Eingangsanschluß des OR-Gliedes 34 verbunden ist. Auch hat der Phasenvergleicher 30 einen Ausgangsanschluß für ein Entladesignal D1, welches verbunden ist mit einem Eingangsanschluß vom NOR-Glied 36. Der Phasenvergleicher 32 hat einen Ausgangsanschluß für ein Ladesignal C2, der mit einem zweiten Eingangsanschluß vom OR-Glied 34 verbunden ist. Auch hat der Phasenvergleicher 32 einen Ausgangsanschluß für ein Entladesignal D2, der mit einem zweiten Eingangsanschluß des NOR-Gliedes 36 verbunden ist. Der Ausgangsanschluß vom OR-Glied 34 führt zu einem ersten Eingangsanschluß vom Integrierer 38. Der Ausgangsanschluß vom NOR-Glied 36 führt zu einem zweiten Eingangsanschluß vom Integrierer 38. Der Ausgangsanschluß des Integrierers 38 ist mit dem Eingangsanschluß vom Schleifenfilter 42 verbunden. Der Ausgangsanschluß vom Schleifenfilter 42 führt zum Steueranschluß eines VCO 44. Der Ausgangsanschluß vom VCO 44 ist mit einem Takteingangsanschluß von der Signalwiedergabeschaltung 28 verbunden. Wie später erläutert wird, gibt der VCO 44 ein wiedergegebenes Taktsignal aus.
Der Wiedergabeverstärker 14 gibt ein wiedergegebenes Informationssignal aus, das über den Wellenformentzerrer 16 und die Verzögerungsleitung 18 zum analogen Addierer 20 gesandt wurde. Die Verzögerungsleitung 18 dient der Verzögerung des Ausgangssignals vom Wellenformentzerrer 16 um eine Zeit, die einer Taktperiode T gleicht (die Periode eines Taktsignals). Der analoge Addierer 20 summiert oder addiert die Ausgangssignale vom Wellenformentzerrer 16 und von der Verzögerungsleitung 18. Das durch Addition resultierende Signal, das heißt, das Ausgangssignal vom analogen Addierer 20, nimmt einen von drei unterschiedlichen Pegeln bei jedem Informationsübertragungs- Zeitpunkt an. Somit ist das Ausgangssignal vom analogen Addierer 20 veränderbar unter den drei unterschiedlichen Pegeln.
Es wird nun angenommen, daß das Ausgangssignal vom Wellenformentzerrer 16 eine Wellenform hat, wie sie im Abschnitt (A) von Fig. 2 gezeigt ist. In diesem Falle bildet das Ausgangssignal vom analogen Addierer 20 ein 3-Pegel-Signal, wie es im Abschnitt (B) von Fig. 2 gezeigt ist. Insbesondere kann das Ausgangssignal vom analogen Addierer 20 drei unterschiedlichen Pegel "+A", "0" und "-A" annehmen. Eine Aufzeichnungsseite (nicht dargestellt) führt eine Vorcodierung eines Informationssignals aus, das auf das Magnetband 10 aufzuzeichnen ist. Das Vorcodieren ist so ausgelegt, daß die Pegel "+A" und "-A" vom Ausgangssignal des analogen Addierers 20 den logischen Wert von "H" in einem binären digitalen Signal entsprechen, während der Pegel "0" einem logischen Wert von "L" im binären digitalen Signal entspricht. Angemerkt sei, daß die logischen Werte von "H" und "L" mit den logischen Zuständen von "1" beziehungsweise "0" übereinstimmen.
Die Signaldetektoren 22 und 24 empfangen das Ausgangssignal vom analogen Addierer 20. Der Signaldetektor 22 dient dem Erkennen des Pegels "+A" vom Ausgangssignal des analogen Addierers 20. Der Signaldetektor 24 dient der Feststellung des Pegels "-A" vom Ausgangssignal des analogen Addierers 20. Insbesondere enthält der Signaldetektor 22 einen Vergleicher, der das Ausgangssignal vom analogen Addierer 20 mit einem vorbestimmten Schnittpegel gemäß dem Pegel "+A" (siehe Abschnitt (B) von Fig. 2) vergleicht. Der Vergleicher im Signaldetektor 22 gibt obere Daten ab, die eine Wellenform haben, wie sie im Abschnitt (C) von Fig. 2 gezeigt ist. Der Signaldetektor 24 enthält einen Vergleicher, der das Ausgangssignal vom analogen Addierer 20 mit einem vorbestimmten Schnittpegel gemäß dem Pegel "-A" vergleicht (siehe Abschnitt (B) von Fig. 2). Der Vergleicher im Signaldetektor 24 gibt untere Daten ab, die eine Wellenform haben, wie sie im Abschnitt (D) von Fig. 2 gezeigt ist.
Die Phasenvergleicher 30 und 32 in der Phasenregelschleife 26 sind einander gleich. Die Phasenvergleicher 30 und 32 empfangen die oberen Daten und die unteren Daten aus den Signaldetektoren 22 beziehungsweise 24.
Wie in Fig. 3 gezeigt, enthält der Phasenvergleicher 30 (oder der Phasenvergleicher 32) D-Flipflops 50, 56 und 62, AND- Glieder 52, 54, 58, 60 und 64, ein OR-Glied 66 und einen Puffer 68. Die oberen Daten, ausgegeben vom Signaldetektor 22 (oder die unteren Daten, ausgegeben vom Signaldetektor 24), werden angelegt an den D-Eingangsanschluß vom D-Flipflop 50 und an die ersten Eingangsanschlüsse von den AND-Gliedern 52 und 54. Der nichtinvertierende Ausgangsanschluß Q vom D-Flipflop 50 ist verbunden mit einem zweiten Eingangsanschluß des AND-Gliedes 52, dem D-Eingangsanschluß vom D-Flipflop 56 und einem ersten Eingangsanschluß des AND-Gliedes 58. Der invertierende Ausgangsanschluß QN vom D-Flipflop 50 ist verbunden mit einem zweiten Eingangsanschluß vom AND-Glied 54. Der Ausgangsanschluß vom AND-Glied 52 führt zu einem ersten Eingangsanschluß eines AND-Gliedes 60. Der Ausgangsanschluß vom AND-Glied 54 führt zu einem ersten Eingangsanschluß des OR-Gliedes 66. Der nichtinvertierende Ausgangsanschluß Q vom D-Flipflop 56 ist verbunden mit einem zweiten Eingangsanschluß vom AND-Glied 58. Der invertierende Ausgangsanschluß QN vom D-Flipflop 56 ist verbunden mit einem zweiten Eingangsanschluß des AND-Gliedes 60. Das AND-Glied 60 gibt das Entladesignal D1 (oder D2) ab. Der Ausgangsanschluß vom AND-Glied 58 ist verbunden mit dem D- Eingangsanschluß vom D-Flipflop 62 und einem ersten Eingangsanschluß vom AND-Glied 64. Der invertierende Ausgangsanschluß QN vom D-Flipflop 62 ist verbunden mit einem zweiten Eingangsanschluß vom AND-Glied 64. Der Ausgangsanschluß vom AND-Glied 64 führt zu einem zweiten Eingangsanschluß vom OR- Glied 66. Das OR-Glied 66 gibt das Ladesignal C1 (oder C2) ab. Der Eingangsanschluß des Puffers 68 empfängt das wiedergegebene Taktsignal vom VCO 44. Der nichtinvertierende Ausgangsanschluß vom Puffer 68 ist verbunden mit den Takteingangsanschlüssen der D-Flipflops 50 und 56. Das wiedergegebene Taktsignal wird übertragen zu den D-Flipflops 50 und 56 über den Puffer 68. Der invertierende Ausgangsanschluß vom Puffer 68 ist verbunden mit dem Takteingangsanschluß vom D-Flipflop 62. Eine Inversion des wiedergegebenen Taktsignals wird dem D-Flipflop 62 vom Puffer 68 zugeführt.
Die Phasenvergleicher 30 und 32 arbeiten in derselben Weise. Folglich wird nur die Arbeitsweise des Phasenvergleichers 30 beschrieben. Das wiedergegebene Taktsignal, das am Puffer 68 anliegt, hat eine Wellenform, wie sie im Abschnitt (A) von Fig. 4 gezeigt ist. Die oberen Daten, zugeführt vom Signaldetektor 22 zum D-Flipflop 50 und den AND-Gliedern 52 und 54, haben eine Wellenform, so wie sie im Abschnitt (B) von Fig. 4 gezeigt ist. Die oberen Daten werden vom D-Flipflop 50 bei jedem Aktivierungspunkt des wiedergegebenen Taktsignals zwischengespeichert (das heißt, bei jedem Moment des Auftritts eines Anstiegs oder einer ansteigenden Flanke im wiedergegebenen Taktsignal) Somit hat ein Ausgangssignal vom D-Flipflop 50, das am nichtinvertierenden Ausgangsanschluß Q auftritt, eine Wellenform, wie sie im Abschnitt (C) von Fig. 4 gezeigt ist. Das Q-Ausgangssignal vom D-Flipflop 50 (siehe Abschnitt (C) von Fig. 4) wird vom D-Flipflop 56 bei jedem Auftastpunkt vom wiedergegebenen Taktsignal (das heißt, bei jedem Moment des Auftritts eines Anstiegs oder einer ansteigenden Flanke im wiedergegebenen Taktsignal) zwischengespeichert. Somit hat ein Ausgangssignal vom D-Flipflop 56, das am nichtinvertierenden Ausgangsanschluß Q auftritt, eine Wellenform, wie sie im Abschnitt (D) von Fig. 4 gezeigt ist.
Das AND-Glied 52 führt eine AND-Verknüpfung zwischen den oberen Daten (siehe Abschnitt (B) von Fig. 4) und dem Q- Ausgangsanschluß vom D-Flipflop 50 aus (siehe den Abschnitt (C) von Fig. 4), wodurch ein Signal erzeugt und ausgegeben wird, welches eine Wellenform hat, wie sie im Abschnitt (E) von Fig. 4 gezeigt ist. Ein Ausgangssignal vom D-Flipflop 50, das am invertierenden Ausgangsanschluß QN auftritt, wird an das AND- Glied 54 angelegt. Das AND-Glied 54 führt eine AND-Verknüpfung zwischen den oberen Daten (siehe Abschnitt (B) von Fig. 4) und dem QN-Ausgangssignal vom D-Flipflop 50 aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (F) von Fig. 4 gezeigt ist. Das AND-Glied 58 führt eine AND-Verknüpfung zwischen dem Q-Ausgangssignal vom D- Flipflop 50 (siehe Abschnitt (C) von Fig. 4) und dem Q- Ausgangssignal vom D-Flipflop 56 (siehe Abschnitt (D) von Fig. 4) aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (G) von Fig. 4 gezeigt ist. Ein Ausgangssignal vom D-Flipflop 56, das am invertierenden Ausgangsanschluß QN auftritt, wird an das AND-Glied 60 angelegt. Das AND-Glied 60 führt eine AND-Verknüpfung zwischen dem QN- Ausgangssignal vom D-Flipflop 56 und dem Ausgangssignal vom AND- Glied 52 (siehe Abschnitt (E) von Fig. 4) aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (K) von Fig. 4 gezeigt ist. Das Ausgangssignal vom AND-Glied 60 (siehe Abschnitt (K) von Fig. 4) bildet das Entladesignal D1.
Das Ausgangssignal vom AND-Glied 58 (siehe Abschnitt (G) von Fig. 4) wird vom D-Flipflop 62 bei jedem Auftastpunkt der Inversion vom wiedergegebenen Taktsignal zwischengespeichert (das heißt, bei jedem Moment des Auftritts eines Abfalls oder einer abfallenden Flanke im wiedergegebenen Taktsignal). Somit hat ein Ausgangssignal vom D-Flipflop 62, das am nichtinvertierenden Ausgangsanschluß Q auftritt, eine Wellenform, wie sie im Abschnitt (H) von Fig. 4 gezeigt ist. Andererseits stimmt ein Ausgangssignal vom D-Flipflop 62, das am invertierenden Ausgangsanschluß QN auftritt, mit einer Inversion vom Q-Ausgangssignal überein. Das AND-Glied 64 führt eine AND- Verknüpfung zwischen dem QN-Ausgangssignal vom D-Flipflop 62 und dem Ausgangssignal vom AND-Glied 58 aus (siehe Abschnitt (G) von Fig. 4), wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (I) von Fig. 4 dargestellt ist. Das OR-Glied 66 führt eine OR-Verknüpfung zwischen dem Ausgangssignal des AND-Gliedes 54 (siehe Abschnitt (F) von Fig. 4) und dem Ausgangssignal des AND-Gliedes 64 (siehe Abschnitt (I) von Fig. 4) aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (J) von Fig. 4 gezeigt ist. Das Ausgangssignal vom OR-Glied 66 (siehe Abschnitt (J) von Fig. 4) bildet das Ladesignal C1.
Der Phasenvergleicher 32 empfängt untere Daten aus dem Signaldetektor 24. Der Phasenvergleicher 32 verarbeitet die unteren Daten als Reaktion auf das wiedergegebene Taktsignal in gleicher Weise wie bei der Verarbeitung der oberen Daten durch den Phasenvergleicher 30. Dadurch erzeugt der Phasenvergleicher 32 das Ladesignal C1 und das Entladesignal D2 und gibt sie als Reaktion auf die unteren Daten ab.
Die Ladepumpschaltung 40 wird nun in mehr Einzelheiten beschrieben. Wie in Fig. 5 gezeigt, enthält das OR-Glied 34 in der Ladepumpschaltung 40 ein OR-Element 34A und einen Puffer 34B. Erste und zweite Eingangsanschlüsse vom OR-Element 34A empfangen die Ladesignale C1 und C2 aus den Phasenvergleichers 30 beziehungsweise 32. Der Ausgangsanschluß vom OR-Element 34 führt zu einem Eingangsanschluß vom Puffer 34B. Der Ausgangsanschluß vom Puffer 34B ist über einen Widerstand R1 mit dem invertierenden Eingangsanschluß eines Operationsverstärkers 38A in der Ladepumpschaltung 40 verbunden. Das NOR-Glied 36 in der Ladepumpschaltung 40 enthält ein OR-Element 36A und einen Inverter 36B. Erste und zweite Eingangsanschlüsse vom OR-Element 36A empfangen die Entladesignale D1 und D2 aus den Phasenvergleichern 30 beziehungsweise 32. Der Ausgangsanschluß vor OR-Element 36A führt zum Eingangsanschluß des Inverters 36B. Der Ausgangsanschluß vom Inverter 36B ist über einen Widerstand R2 mit dem invertierenden Eingangsanschluß vom Operationsverstärker 38A verbunden.
Wie in. Fig. 5 gezeigt, enthält die Ladepumpschaltung 40 einen Puffer 38C und einen Inverter 38D, die dem Puffer 34B beziehungsweise dem Inverter 36B äquivalent sind. Die Eingangsanschlüsse der Puffer 38C und des Inverters 38D sind mit Masse verbunden. Der Ausgangsanschluß vom Puffer 38C ist mit dem nichtinvertierenden Eingangsanschluß vom Operationsverstärker 38A über einen Widerstand R3 verbunden, der dem Widerstand R2 äquivalent ist. Der Ausgangsanschluß vom Inverter 38D ist mit dem nichtinvertierenden Eingangsanschluß vom Operationsverstärker 38 über einen Widerstand R4 verbunden, der dem Widerstand R2 äquivalent ist. Ein Kondensator 38B ist zwischen dem Ausgangsanschluß des Operationsverstärkers 38A und dem invertierenden Eingangsanschluß des Operationsverstärker 38A geschaltet. Folglich bilden der Operationsverstärker 38A und der Kondensator 38B einen Integrierer gemäß dem Integrierer 38 in der Ladepumpschaltung 40. Der Ausgangsanschluß vom Operationsverstärker 38A, das heißt, der Ausgangsanschluß vom Integrierer 38, ist mit dem Eingangsanschluß des Schleifenfilters 42 verbunden (siehe Fig. 1).
Die Ladesignale C1 und C2 werden zum Operationsverstärker 38A über das OR-Element 34A, den Puffer 34B und den Widerstand R2 gesandt. Die Entladesignale D1 und D2 werden über das OR- Element 36A, den Inverter 36B und den Widerstand R2 zum Operationsverstärker 38A gesendet. Die Ladesignale C1 und C2 und die Inversion der Entladesignale D1 und D2 werden in ein zusammengesetztes Lade-/Entladesignal durch einen analogen Addierprozeß am Übergang zwischen den Widerständen R1 und R2 kombiniert, und dann erreicht das zusammengesetzte Lade- /Entladesignal den invertierenden Eingangsanschluß des Operationsverstärkers 38A. Die Spannung vom Ausgangssignal des Operationsverstärkers 38A (das heißt, die Spannung vom Integrierer 38) erhöht sich als Reaktion auf jeden wirksamen Impuls des Ladesignals C1 oder C2. Die Spannung des Ausgangssignals vom Operationsverstärker 38A (das heißt, die Spannung vom Integrierer 38) verringert sich als Reaktion auf jeden wirksamen Impuls im Entladesignal D1 oder D2. Im Falle, bei dem ein Ladesignal und ein Entladesignal in der in den Abschnitten (J) und (K) von Fig. 4 gezeigter Weise variieren, liegt das zusammengesetzte Lade-/Entladesignal am Operationsverstärker 38A an und hat eine Wellenform, wie sie im Abschnitt (L) von Fig. 4 gezeigt ist. Der Operationsverstärker 38A führt einen Prozeß des Ladens und Entladens vom Kondensator 38B als Reaktion auf das zusammengesetzte Lade-/Entladesignal aus. Das Ausgangssignal vom Operationsverstärker 38A (das heißt, das Ausgangssignal vom Integrierer 38) bildet das Ausgangssignal der Ladepumpschaltung 40, das an das Schleifenfilter 42 geliefert wird (siehe Fig. 1).
Unter Rückbezug auf Fig. 1 empfängt die Signalwiedergabeschaltung 28 die oberen Daten und die unteren Daten aus den Signaldetektoren 22 beziehungsweise 24. Die Signalwiedergabeschaltung 28 empfängt das wiedergegebene Taktsignal aus dem VCO 44 in der Phasenregelschleife 26. Die Signalwiedergabeschaltung 28 enthält ein OR-Glied, das eine OR- Verknüpfung zwischen den oberen Daten und den unteren Daten ausführt. Die Signalwiedergabeschaltung 28 enthält auch eine Einrichtung (beispielsweise einen D-Flipflop) zum Zwischenspeichern des Ausgangssignals vom OR-Glied als Reaktion auf das wiedergegebene Taktsignal und setzt dadurch das Ausgangssignal vom OR-Glied um in ein 2-pegeliges digitales Signal.
Die Gesamtarbeitsweise des in Fig. 1 gezeigten Gerätes ist nachstehend beschrieben. Ein Informationssignal gemäß Partial Response dass 4 (PR 4) wird aus dem Magnetband 10 vom Wiedergabekopf 12 gelesen. Das ausgelesene Informationssignal (das wiedergegebene Informationssignal) wird ausgegeben vom Wiedergabekopf 12 an einen Wiedergabeverstärker 14, das durch den Wiedergabeverstärker 14 verstärkt wird. Das resultierende verstärkte Informationssignal wird vom Wiedergabeverstärker 14 an den Wellenformentzerrer 16 angelegt. Das resultierende verstärkte Informationssignal wird vom Wellenformentzerrer 16 verarbeitet. Insbesondere beseitigt der Wellenformentzerrer 16 Zwischensymbol-Interferenzkomponenten aus dem resultierenden verstärkten Informationssignal. Das Informationssignal, das vom Wellenformentzerrer 16 abgegeben wird, wird direkt an den analogen Addierer 20 als ein nichtverzögertes Informationssignal angelegt. Das Informationssignal, das der Wellenformentzerrer 16 abgibt, wird übertragen durch die Verzögerungsleitung 18, wobei eine Verzögerung um eine Taktperiode T erfolgt. Das verzögerte Informationssignal wird angelegt von der Verzögerungsleitung 18 an den analogen Addierer 20 als ein verzögertes Informationssignal. Das nichtverzögerte Informationssignal und das verzögerte Informationssignal werden vom analogen Addierer 20 addiert. Das addierte Informationssignal wird vom analogen Addierer 20 an die Signaldetektoren 22 und 24 geliefert. Wie schon zuvor beschrieben, wird das addierte Informationssignal von den Signaldetektoren 22 und 24 in obere Daten beziehungsweise in untere Daten umgesetzt. Die oberen Daten und die unteren Daten werden von den Signaldetektoren 22 und 24 jeweils an die Phasenvergleicher 30 und 32 in der PLL-Schaltung 26 geliefert. Der Phasenvergleicher 30 erzeugt das Ladesignal C1 und das Entladesignal D1 und gibt diese Signale als Reaktion auf die oberen Daten und das wiedergegebene Taktsignal durch Vergleichen der Phasen der oberen Daten mit denen des wiedergegebenen Taktsignals ab. Der Phasenvergleicher 32 erzeugt das Ladesignal C2 und das Entladesignal D2 und gibt diese Signale ab als Reaktion auf die unteren Daten und das wiedergegebene Taktsignal durch Vergleichen der Phasen der unteren Daten mit denen des wiedergegebenen Taktsignals.
Nun wird den Zuständen Aufmerksamkeit gezollt, bei denen wirksame Impulse der oberen Daten und der unteren Daten relativ kurz sind, so daß die Dauer eines jeden wirksamen Impulses nur einen Auftastpunkt des wiedergegebenen Taktsignals enthält. Unter diesen Bedingungen hat das Ausgangssignal vom analogen Addierer 20 eine Wellenform, wie sie im Abschnitt (A) von Fig. 6 gezeigt ist. Darüber hinaus haben die oberen Daten, ausgegeben vom Signaldetektor 22, eine Wellenform, wie sie im Abschnitt (B) von Fig. 6 gezeigt ist, während die unteren Daten, die vom Signaldetektor 24 ausgegeben werden, eine Wellenform haben, wie sie im Abschnitt (C) von Fig. 6 gezeigt ist. Es wird nun angenommen, daß das wiedergegebene Taktsignal eine Wellenform hat, wie sie im Abschnitt (D) von Fig. 6 gezeigt ist. Unter diesen Bedingungen hat die Kombination der Ladesignale C1 und C2, die bereitgestellt werden vom OR-Glied 34, eine Wellenform, wie sie im Abschnitt (E) von Fig. 6 gezeigt ist. Andererseits hat die Inversion der Kombination der Entladesignale D1 und D2, die bereitgestellt werden vom NOR-Glied 36, eine Wellenform, wie sie im Abschnitt (F) von Fig. 6 gezeigt ist.
Unter den Bedingungen in Fig. 6 wird die vordere Flanke eines ersten wirksamen Impulses CA in Verbindung mit den Ladesignalen C1 und C2 (siehe Abschnitt (E) von Fig. 6) durch eine erste ansteigende Flanke EA1 in den oberen Daten (siehe Abschnitt ('B) von Fig. 6) verursacht. Die hintere Flanke des ersten wirksamen Ladeimpulses CA (siehe Abschnitt (E) von Fig. 6) wird von einem Auftastpunkt SPA vom wiedergegebenen Taktsignal verursacht (siehe Abschnitt (D) von Fig. 6), das unmittelbar dem Moment des Auftritts der ersten Anstiegsflanke EA1 in den oberen Daten folgt (siehe Abschnitt (B) von Fig. 6). Gleichermaßen werden die vordere Flanke und die hintere Flanke des zweiten wirksamen Impulses oder späteren wirksamen Impulses in Verbindung mit den Ladesignalen C1 und C2 (siehe Abschnitt (E) von Fig. 6) bestimmt durch eine ansteigende Flanke in den oberen Daten (oder in den unteren Daten) und durch einen Auftastpunkt des wiedergegebenen Taktsignals.
Unter den Bedingungen in Fig. 6 wird die vordere Flanke eines ersten wirksamen Impulses DA in der Inversion der Kombination von den Entladesignalen D1 und D2 (siehe Abschnitt (F) von Fig. 6) durch den Auftastpunkt SPA im wiedergegebenen Taktsignal (siehe Abschnitt (D) von Fig. 6) verursacht. Die hintere Flanke des ersten wirksamen Entladeimpulses DA (siehe Abschnitt (F) von Fig. 6) wird von einer ersten abfallenden Flanke EA2 in den oberen Daten verursacht (siehe Abschnitt (B) von Fig. 6), der unmittelbar dem Auftastpunkt SPA des wiedergegebenen Taktsignals folgt (siehe Abschnitt (D) von Fig. 6). Gleichermaßen werden die Anstiegsflanke und die Abfallflanke des zweiten wirksamen Impulses oder eines späteren wirksamen Impulses in der Inversion der Kombination der Entladesignale D1 und D2 (siehe Abschnitt (F) von Fig. 6) von einem Auftastpunkt des wiedergegebenen Taktsignals und einer abfallenden Flanke in den oberen Daten bestimmt (oder den unteren Daten).
Die Kombination der Ladesignale C1 und C2 wird von dem OR- Glied 34 an den Integrierer 38 geliefert. Die Inversion der Kombination der Entladesignale D1 und D2 wird geliefert vom NOR- Glied 36 an den Integrierer 38. Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer von (dem Zeitdomänenbereich, belegt von) jedem wirksamen Impuls in Kombination der Ladesignale C1 und C2 und der Dauer von (dem Zeitdomänenbereich, belegt von) jedem wirksamen Impuls in der Inversion der Kombination der Entladesignale D1 und D2 vorhanden. Der Integrierer 38 stellt eine derartige Differenz fest und gibt ein Signal ab, das die festgestellte Differenz darstellt. Das differenzdarstellende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO stellt die Phase oder die Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Signal und dem wiedergegebenen Taktsignal zu Null zu machen.
Unter diesen Umständen in Fig. 6 werden der wirksame Impuls CA in Verbindung mit den Ladesignalen C1 und C2 und dem wirksamen Impuls DA in der Inversion der Kombination der Entladesignale D1 und D2 vom Integrierer 38 addiert, so daß ein Signal, das eine Differenz in der Dauer (Impulsbreite) zwischen den wirksamen Impulsen CA und DA darstellt, vom Integrierer 38 abgegeben wird. Das differenzdarstellende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 72 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen. Unter diesen Bedingungen in Fig. 6 bewegt sich die Phaseneinstellung des wiedergegebenen Taktsignals von der VCO 44 einen Zeitpunkt in einer Richtung FA, wie im Abschnitt (D) von Fig. 6 gezeigt. Im Ergebnis bleibt das wiedergegebene Taktsignal in einer guten synchronisierten Beziehung oder in einer guten Zeitbeziehung mit dem wiedergegebenen Informationssignal.
Hiernach folgt eine Beschreibung von Zuständen, bei denen wirksame Impulse in den oberen Daten und in den unteren Daten relativ lang sind, so daß die Dauer eines jeden wirksamen Impulses zwei oder mehr Auftastpunkte des wiedergegebenen Taktsignals enthält. Unter diesen Umständen hat das Ausgangsignal vom analogen Addierer 20 eine Wellenform, wie sie im Abschnitt. (A) von Fig. 7 gezeigt ist. Darüber hinaus haben die oberen Daten, die vom Signaldetektor 22 abgegeben werden, eine Wellenform, wie sie im Abschnitt (B) von Fig. 7 gezeigt ist, während die unteren Daten, die der Signaldetektor 24 ausgegeben hat, eine Wellenform haben, wie sie im Abschnitt (C) von Fig. 7 gezeigt ist. Es wird nun angenommen, daß das wiedergegebene Taktsignal eine Wellenform hat, wie sie im Abschnitt (D) von Fig. 7 gezeigt ist. Unter diesen Umständen hat die Kombination der Ladesignale C1 und C2, die vom OR-Glied 34 bereitgestellt werden, eine Wellenform, wie sie im Abschnitt (E) von Fig. 7 gezeigt ist. Andererseits hat die Inversion der Kombination der Entladesignale D1 und D2, die vom NOR-Glied 36 bereitgestellt werden, eine Wellenform, wie sie im Abschnitt (F) von Fig. 7 gezeigt ist.
Unter den Bedingungen in Fig. 7 wird die ansteigende Flanke eines ersten wirksamen Impulses CB1 in der Kombination der Ladesignale C1 und C2 (siehe den Abschnitt (E) von Fig. 7) verursacht von der ersten ansteigenden Flanke EB1 in den oberen Daten (siehe den Abschnitt (B) von Fig. 7). Die abfallende Flanke des ersten wirksamen Ladeimpulses CB1 (siehe den Abschnitt (E) von Fig. 7) wird verursacht durch einen Auftastpunkt SPB1 vom wiedergegebenen Taktsignal (siehe den Abschnitt (D) von Fig. 7), der unmittelbar dem Moment des Auftritts der ersten ansteigenden Flanke EB1 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 7). Andererseits wird die Vorderflanke eines ersten wirksamen Impulses DB1 in der Inversion der Kombination von den Entladesignalen D1 und D2 (siehe den Abschnitt (F) von Fig. 7) verursacht durch den Auftastpunkt SPB1 vom wiedergegebenen Taktsignal (siehe den Abschnitt (D) von Fig. 7). Die Hinterflanke des ersten wirksamen Entladeimpulses DB1 (siehe den Abschnitt (F) von Fig. 7) wird verursacht von einem nachfolgenden Auftastpunkt SPB2 des wiedergegebenen Taktsignals (siehe den Abschnitt (D) von Fig. 7). Die Vorderflanke des zweiten wirksamen Impulses CB2 in der Kombination der Ladesignale C1 und C2 (siehe den Abschnitt (E) von Fig. 7) stimmt überein mit der Hinterflanke des ersten wirksamen Entladeimpulses DB1 (siehe den Abschnitt (F) von Fig. 7). Die Dauer des zweiten wirksamen Ladeimpulses CB2 (siehe den Abschnitt (E) von Fig. 7) ist gleich einer Hälfte der Periode des wiedergegebenen Taktsignals (siehe den Abschnitt (D) von Fig. 7). Gleichermaßen werden dritte und spätere wirksame Impulse CC1 und CC2 in der Kombination der Ladesignale C1 und C2 erzeugt (siehe den Abschnitt (E) von Fig. 7), während ein zweiter wirksamer Impuls DC1 in der Inversion der Kombination von Entladeimpulsen D1 und D2 erzeugt wird (siehe den Abschnitt (F) von Fig. 7).
Die Kombination der Ladesignale C1 und C2 wird aus dem OR- Glied 34 zum Integrierer 38 geliefert. Die Inversion der Kombination von den Entladesignalen D1 und D2 wird vom NOR-Glied 36 an den Integrierer 38 geliefert. Unter den Bedingungen in Fig. 7 dient der Integrierer 38 dem Subtrahieren der Dauer des wirksamen Entladeimpulses DB1 (siehe den Abschnitt (F) von Fig. 7) von der Summe der Dauer der wirksamen Ladeimpulse CB1 und CB2 (siehe den Abschnitt (E) von Fig. 7). Da die Dauer des wirksamen Entladeimpulses DB1 gleich der Periode des wiedergegebenen Taktsignals ist, während die Dauer des wirksamen Ladeimpulses CB2 eine halbe Periode des wiedergegebenen Taktsignals ist, wird eine Hälfte der Dauer des wirksamen Entladeimpulses DB1 abgesetzt durch die Dauer des wirksamen Ladeimpulses CB2 während der Subtraktion durch den Integrierer 38. Der Integrierer 38 stellt folglich eine Differenz zwischen der Dauer des wirksamen Ladeimpulses CB1 und einer Hälfte der Dauer des wirksamen Entladeimpulses DB1 fest. Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer des wirksamen Ladeimpulses CB1 und einer Hälfte der Dauer des wirksamen Entladeimpulses DB1 präsent. Der Integrierer 38 stellt eine derartige Differenz fest und gibt ein Signal ab, das die festgestellte Differenz darstellt. Das differenzdarstellende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen.
Während einer späteren Stufe in den Zuständen in Fig. 7 werden die wirksamen Ladeimpulse CC1 und CC2 und der wirksame Entladeimpuls DC1 vom Integrierer 38 addiert, so daß ein Signal, das eine Differenz zwischen der Dauer des wirksamen Entladeimpulses DC1 und der Summe wirksamen Ladeimpulse CC1 und CC2 darstellt, vom Integrierer 38 abgegeben wird. Das differenzdarstellende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz vom wiedergegebenen Taktsignal als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen. Unter diesen Bedingungen in Fig. 7 verschiebt die Phaseneinstellung des wiedergegebenen Taktsignals vom VCO 44 eine Zeitvorgabe eines Auftastpunktes in einer Richtung FB, wie im Abschnitt (D) von Fig. 7 gezeigt. Im Ergebnis bleibt das wiedergegebene Taktsignal in guter synchronisierter Beziehung oder guter Zeitbeziehung mit dem wiedergegebenen Informationssignal.

Zweites Ausführungsbeispiel

Fig. 8 zeigt einen Abschnitt eines zweiten Ausführungsbeispiels dieser Erfindung, das dem Ausführungsbeispiel von Fig. 1 gleicht, mit der Ausnahme folgender nachstehend aufgeführter Änderungen.
Das Ausführungsbeispiel von Fig. 8 ist ausgelegt zum Handhaben eines n-pegeligen Informationssignals, das nicht zu Partial Response Class 4 (PR 4) paßt, wobei "n" eine vorbestimmte natürliche Zahl bedeutet, die sich von drei unterscheidet.
Das Ausführungsbeispiel von Fig. 8 enthält Signaldetektoren SD1, SD2, SD3, ... und SDn-1 gemäß den Signaldetektoren 22 und 24 von Fig. 1. Die Signaldetektoren SD1, SD2, SD3, ... und SDn-1 folgen einem analogen Addierer 20 (siehe Fig. 1). Die Signaldetektoren SD1, SD2, SD3, ... und SDn-1 sind ausgelegt zum Abtasten unterschiedlicher Pegel des Ausgangssignals vom jeweiligen analogen Addierer 20.
Das Ausführungsbeispiel von Fig. 8 enthält Phasenvergleicher PC1, PC2, PC3, ... und PCn-1 gemäß den Vergleichern 30 und 32 von Fig. 1. Die Phasenvergleicher PC1, PC2, PC3, ... und PCn-1 folgen den Detektoren SD1, SD2, SD3, ... beziehungsweise SDn-1. Jeder dieser Phasenvergleicher PC1, PC2, PC3, ... und PCn-l gibt ein Ladesignal und ein Entladesignal an eine Ladepumpschaltung 84 als Reaktion auf das Ausgangssignal vom jeweiligen Phasenvergleicher ab. Die Ladepumpschaltung 84 entspricht der Ladepumpschaltung 40 von Fig. 1. Die Ladesignale und die Entladesignale, die die Phasenvergleicher PC1, PC2, PC3, ... und PCn-1 abgeben, werden von der Ladepumpschaltung 84 addiert oder integriert. Das resultierende Ausgangssignal der Ladepumpschaltung 84 wird an ein Schleifenfilter 42 (siehe Fig. 1) geliefert.

Drittes Ausführungsbeispiel

Ein drittes Ausführungsbeispiel dieser Erfindung gleicht dem Ausführungsbeispiel von Fig. 1, mit der Ausnahme folgender nachstehender Änderungen.
Das dritte Ausführungsbeispiel ist ausgelegt, ein Informationssignal zu handhaben, das zu PR(1) oder zu PR(1, -1) paßt, wobei PR Partial Response bedeutet. Einer der Signaldetekaoren 22 und 24 (siehe Fig. 1) und einer der Phasenvergleicher 30 und 32 (siehe Fig. 1) können fortgelassen werden aus dem ersten Ausführungsbeispiel (das dritte Ausführungsbeispiel).

Viertes Ausführungsbeispiel

Ein viertes Ausführungsbeispiel dieser Erfindung gleicht dem Ausführungsbeispiel von Fig. 1, mit der Ausnahme, daß das vierte Ausführungsbeispiel ausgelegt ist als ein Plattengerät oder ein digitales Sendegerät.

Fünftes Ausführungsbeispiel

Ein fünftes Ausführungsbeispiel dieser Erfindung gleicht dem Ausführungsbeispiel von Fig. 1, mit Ausnahme einer zusätzlichen Anordnung, die nachstehend beschrieben ist.
Das fünfte Ausführungsbeispiel enthält eine Frequenzfeststellschaltung, die der Ladepumpschaltung 40 von Fig. 5 hinzugekommen ist. Die Frequenzfeststellschaltung erkennt die Frequenz eines wiedergegebenen Taktsignals und vergleicht die Frequenz des wiedergegebenen Taktsignals mit einem vorgegebenen Frequenzbereich. Wenn die Frequenz des wiedergegebenen Taktsignals höher ist als die obere Grenze des vorgegebenen Frequenzbereichs, stellt die Frequenzfeststellschaltung eine Entladeausgangsseite auf einen H-Pegel. Wenn die Frequenz des wiedergegebenen Taktsignals niedriger als die untere Grenze des vorgegebenen Frequenzbereichs ist, stellt die Frequenzfeststellschaltung eine Ladeeingabeseite auf einen H-Pegel.
Im fünften Ausführungsbeispiel ermöglicht die Frequenzfeststellschaltung einen weiteren Einrastbereich und eine kürzere Einrastzeit bezüglich der Phasenregelschleife.

Sechstes Ausführungsbeispiel

Ein sechstes Ausführungsbeispiel nach der Erfindung gleicht dem Ausführungsbeispiel von Fig. 1, mit der Ausnahme einiger Änderungen, die nachstehend beschrieben sind. Das sechste Ausführungsbeispiel enthält Phasenvergleicher 130 und 132 anstelle der Phasenvergleicher 30 beziehungsweise 32 von Fig. 1.
Die Phasenvergleicher 130 und 132 gleichen einander. Die Phasenvergleicher 130 und 132 empfangen obere Daten und untere Daten aus Signaldetektoren 22 beziehungsweise 24 (siehe Fig. 1).
Wie in Fig. 9 gezeigt, enthält der Phasenvergleicher 130 (oder der Phasenvergleicher 132) einen Puffer 150, D-Flipflops 152 und 158, AND-Glieder 154, 156, 160 und 162 und ein OR-Glied 164. Der Eingangsanschluß vom Puffer 15o empfängt die oberen Daten aus dem Signaldetektor 22 (oder die unteren Daten aus dem Signaldetektor 24). Der nichtinvertierende Ausgangsanschluß des Puffers 150 ist mit dem D-Eingangsanschluß vom D-Flipflop 152 und ersten Eingangsanschlüssen von den AND-Gliedern 154 und 156 verbunden. Der invertierende Ausgangsanschluß vom Puffer 150 ist mit einem ersten Eingangsanschluß vom AND-Glied 160 verbunden. Der nichtinvertierende Ausgangsanschluß Q vom D-Flipflop 152 ist mit dem zweiten Eingangsanschluß der AND-Glieder 154 und 160 und dem D-Eingangsanschluß vom D-Flipflop 158 verbunden. Der invertierende Ausgangsanschluß QN vom D-Flipflop 152 ist mit einem zweiten Eingangsanschluß vom AND-Glied 156 verbunden. Der Ausgangsanschluß vom AND-Glied 154 führt zu einem ersten Eingangsanschluß vom AND-Glied 162. Der Ausgangsanschluß vom AND-Glied 156 führt zu einem ersten Eingangsanschluß vom OR- Glied 164. Der nichtinvertierende Ausgangsanschluß Q vom D-Flipflop 158 ist mit einem dritten Eingangsanschluß vom AND- Glied 160 verbunden. Der invertierende Ausgangsanschluß QN vom D-Flipflop 158 ist mit einem zweiten Eingangsanschluß vom AND- Glied 162 verbunden. Das AND-Glied 162 gibt ein Entladesignal D1 oder D2 an ein NOR-Glied 36 ab (siehe Fig. 1) in einer Ladepumpschaltung 40. Der Ausgangsanschluß vom AND-Glied 160 führt zu einem zweiten Eingangsanschluß des OR-Gliedes 164. Das OR-Glied 164 gibt ein Ladesignal C1 oder C2 an ein OR-Glied 34 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Takteingangsanschlüsse vom D-Flipflop 152 und 158 empfangen ein wiedergegebenes Taktsignal vom VCO 44 (siehe Fig. 1).
Die Phasenvergleicher 130 und 132 haben eine gleiche Arbeitsweise. Folglich wird nur die Arbeitsweise des Phasenvergleichers 130 beschrieben. Das wiedergegebene Taktsignal, das an den D-Flipflops 152 und 158 anliegt, hat eine Wellenform, wie sie im Abschnitt (A) von Fig. 10 gezeigt ist. Die oberen Daten aus dem Signaldetektor 22 (siehe Fig. 1), abgegeben an den Puffer 150, haben eine Wellenform, wie sie im Abschnitt (EL) von Fig. 10 gezeigt ist. Die oberen Daten durchlaufen den Puffer 150 und erreichen dann den D-Flipflop 152. Die oberen Daten werden vom D-Flipflop 152 bei jedem Auftastpunkt vom wiedergegebenen Taktsignal zwischengespeichert (das heißt, zu jedem Moment des Auftritts eines Anstiegs oder einer ansteigenden Flanke im wiedergegebenen Taktsignal). Somit hat ein Ausgangssignal aus dem D-Flipflop 152, das am nichtinvertierenden Ausgangsanschluß Q auftritt, eine Wellenform, wie sie im Abschnitt (C) von Fig. 10 gezeigt ist. Das Q-Ausgangssignal vom D-Flipflop 152 (siehe Abschnitt (C) von Fig. 10) wird vom D-Flipflop 158 bei jedem Auftastpunkt des wiedergegebenen Taktsignals zwischengespeichert (das heißt, bei jedem Moment des Auftritts eines Anstiegs oder einer Anstiegsflanke im wiedergegebenen Taktsignal). Somit hat ein Ausgangssignal vom D-Flipflop 158, das am nichtinvertierenden Ausgangsanschluß Q auftritt, eine Wellenform, wie sie im Abschnitt (D) von Fig. 10 gezeigt ist.
Die oberen Daten (siehe den Abschnitt (B) von Fig. 10) erreichen die AND-Glieder 154 und 156, nachdem sie den Puffer 150 durchlaufen haben. Das Q-Ausgangssignal vom D-Flipflop 152 (siehe Abschnitt (C) von Fig. 10) wird an das AND-Glied 154 angelegt. Das AND-Glied 154 führt eine AND-Verknüpfung zwischen den oberen Daten (siehe Abschnitt (B) von Fig. 10) und dem Q-Ausgangssignal vom D-Flipflop 152 aus (siehe Abschnitt (C) von Fig. 10). Das Ausgangssignal vom AND-Glied 154 wird an das AND- Glied 162 angelegt. Ein Ausgangssignal vom D-Flipflop 158, das am invertierenden Ausgangsanschluß QN auftritt, wird an das AND- Glied 162 angelegt. Das AND-Glied 162 führt eine AND-Verknüpfung zwischen dem Ausgangssignal vom AND-Glied 154 und dem QN- Ausgangssignal vom D-Flipflop 158 aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (F) von Fig. 10 gezeigt ist. Das Ausgangssignal vom AND-Glied 162 bildet das Entladesignal D1.
48A Ein Ausgangssignal vom D-Flipflop 152, das am invertierenden Ausgangsanschluß QN auftritt, wird an das AND-Glied 156 angelegt. Das AND-Glied 156 führt eine AND-Verknüpfung zwischen den oberen Daten (siehe den Abschnitt (B) von Fig. 10) und dem QN-Ausgangssignal vom D-Flipflop 152 aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (G) von Fig. 10 gezeigt ist. Das Ausgangssignal vom AND-Glied 156 wird an das OR-Glied 164 angelegt.
Der Puffer 150 gibt die Inversion der oberen Daten an das AND-Glied 160 ab. Die Q-Ausgangssignale von den D-Flipflops 152 und 158 werden an das AND-Glied 160 geliefert. Das AND-Glied 160 führt eine AND-Verknüpfung unter der Inversion der oberen Daten und den Q-Ausgangssignalen von den D-Flipflops 152 und 158 aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (E) von Fig. 10 gezeigt ist. Das Ausgangssignal vom AND-Glied 164 wird an das OR-Glied 164 angelegt. Das OR-Glied 164 führt eine OR-Verknüpfung zwischen dem Ausgangssignal des AND-Gliedes 156 (siehe Abschnitt (G) von Fig. 10) und dem Ausgangssignal vom AND-Glied 160 aus (siehe den Abschnitt (E) von Fig. 10), wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (H) von Fig. 10 gezeigt ist. Das Ausgangssignal vom OR-Glied 164 bildet das Ladesignal C1.
Der Phasenvergleicher 132 empfängt die unteren Daten aus dem Signaldetektor 24 (siehe Fig. 1). Der Phasenvergleicher 132 verarbeitet die unteren Daten als Reaktion auf das wiedergegebene Taktsignal in einer Weise, die der Art der Verarbeitung der oberen Daten durch den Phasenvergleicher 130 gleicht. Der Phasenvergleicher 132 erzeugt dadurch ein Signal C2 und gibt dieses aus, sowie ein Entladesignal D2 als Reaktion auf die unteren Daten.
Im Falle, daß ein Entladesignal und ein Ladesignal variieren, wie in den Abschnitten (F) beziehungsweise (H) von Fig. 10 gezeigt, hat ein an einen Operationsverstärker 28A (siehe Fig. 5) angelegtes zusammengesetztes Lade-/Entladesignal eine Wellenform, wie sie im Abschnitt (I) von Fig. 10 gezeigt ist.
Es folgt nun eine Betrachtung der Zustände, bei denen wirksame Impulse in den oberen Daten und in den unteren Daten relativ kurz sind, so daß die Dauer jedes wirksamen Impulses nur einen Auftastpunkt vom wiedergegebenen Taktsignal enthält. Ein Beispiel dieser Zustände tritt in einem Intervall T1 in Fig. 10 auf. Während des Intervalls T1 in Fig. 10 wird die ansteigende Flanke des wirksamen Impulses CA1 im Ladesignal C1 (siehe Abschnitt (II) von Fig. 10) verursacht durch die erste ansteigende Flanke EA1 in den oberen Daten (siehe Abschnitt (B) von Fig. 10). Die hintere Flanke des wirksamen Ladeimpulses CA1 (siehe Abschnitt (H) von Fig. 10) wird durch einen Auftastpunkt SPA1 vom wiedergegebenen Taktsignal hervorgerufen (siehe Abschnitt (A) von Fig. 10), der unmittelbar dem Moment des Auftritts von der ersten ansteigenden Flanke EA1 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 10). Die ansteigende Flanke eines wirksamen Impulses DA1 im Entladesignal D1 (siehe Abschnitt (F) von Fig. 10) wird verursacht durch eine erste abfallende Flanke EA2 in den oberen Daten (siehe Abschnitt (B) von Fig. 10), der unmittelbar dem Auftastpunkt SPA vom wiedergegebenen Taktsignal folgt (siehe Abschnitt (A) von Fig. 10).
Gleichermaßen werden wirksame Impulse im Ladesignal C1 und dem Entladesignal D2 als Reaktion auf die unteren Daten und das wiedergegebene Taktsignal erzeugt.
Die Phasenvergleicher 130 und 132 geben Ladesignale C1 und C2 an ein OR-Glied 34 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Kombination der Ladesignale C1 und C2 ist vorgesehen durch das OR-Glied 34. Die Phasenvergleicher 130 und 132 geben die Entladesignale D1 und D2 an ein NOR-Glied 36 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Inversion der Kombination von den Ladesignalen D1 und D2 wird vom NOR-Glied 36 bereitgestellt.
Die Kombination der Ladesignale C1 und C2 werden vom OR- Glied 34 an einen Integrierer 38 (siehe Fig. 1) in der Ladepumpschaltung 40 geliefert. Die Inversion der Kombination von den Entladesignalen D1 und D2 wird vom NOR-Glied 36 an den Integrierer 38 geliefert. Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer (der belegte Zeitdomänenbereich) jedes wirksamen Impulses in der Kombination der Ladesignale C1 und C2, und die Dauer (der belegte Zeitdomänenbereich) jedes wirksamen Impulses in der Inversion der Kombination der Entladesignale D1 und D2 vorhanden. Der Integrierer 38 stellt eine Differenz fest und gibt ein Signal aus, das die festgestellte Differenz darstellt. Das differenzdarstellende Signal wird vom Integrierer 38 an den VCO 44 über ein Schleifenfilter 42 (siehe Fig. 1) als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu bringen.
Während des Intervalls T1 in Fig. 10 werden der wirksame Ladeimpuls CA1 (siehe Abschnitt (H) von Fig. 10) und die Inversion des wirksamen Entladeimpulses DA1 (siehe den Abschnitt (F) von Fig. 10) vom Integrierer 38 addiert, so daß ein Signal, das eine Differenz in der Dauer (Impulsbreite) zwischen den wirksamen Impulsen CA1 und DA1 darstellt, vom Integrierer 38 ausgegeben wird. Das differenzdarstellende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal auf Null zu bringen. Während des Intervalls T1 in Fig. 1 verschiebt die Phaseneinstellung des wiedergegebenen Taktsignals durch den VCO 44 eine Zeitvorgabe eines Auftastpunktes in Richtung FA1, wie im Abschnitt (A) von Fig. 10 gezeigt. Im Ergebnis bleibt das wiedergegebene Taktsignal in gut synchronisierter Beziehung oder einer guten Zeitbeziehung zu dem wiedergegebenen Informationssignal.
Nun folgt eine Betrachtung von Zuständen, bei denen wirksame Impulse in den oberen Daten und den unteren Daten relativ lang sind, so daß die Dauer eines jeden wirksamen Impulses zwei oder mehr Auftastpunkte des wiedergegebenen Taktsignals enthält. Ein Beispiel dieser Bedingungen tritt während eines Intervalls T2 in Fig. 10 auf. Während des Intervalls T2 in Fig. 10 wird die ansteigende Flanke eines wirksamen Impulses CA2 im Ladesignal C1 (siehe den Abschnitt (H) von Fig. 10) verursacht durch eine Anstiegsflanke EA3 in den oberen Daten (siehe Abschnitt (B) von Fig. 10). Die hintere Flanke des wirksamen Ladeimpulses CA2 (siehe den Abschnitt (H) von Fig. 10) wird verursacht durch einen Auftastpunkt SPA2 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 10), der unmittelbar dem Moment des Auftretens von der ansteigenden Flanke EA3 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 10). Die vordere Flanke eines wirksamen Impulses DA2 im Entladesignal D1 (siehe den Abschnitt (F) von Fig. 10) wird andererseits verursacht durch den Auftastpunkt SPA2 des wiedergegebenen Taktsignals (siehe den Abschnitt (A) von Fig. 10). Die hintere Flanke des wirksamen Entladeimpulses DA2 (siehe den Abschnitt (F) von Fig. 10) wird verursacht durch einen nachfolgenden Auftastpunkt des wiedergegelbenen Taktsignals (siehe den Abschnitt (A) von Fig. 10). Die vordere Flanke des nachfolgenden wirksamen Impulses CA3 im Ladesignal C1 (siehe Abschnitt (H) von Fig. 10) wird verursacht durch eine abfallende Flanke EA4 in den oberen Daten (siehe den Abschnitt (B) von Fig. 10). Die hintere Flanke des wirksamen Ladeimpulses CA3 wird verursacht durch einen Auftastpunkt SPA3 des wiedergegebenen Taktsignals (siehe den Abschnitt (A) von Fig. 10), der unmittelbar dem Moment des Auftretens der abfallenden Flanke EA4 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 10).
Gleichermaßen werden Impulse im Ladesignal C2 und im Entladesignal D2 als Reaktion auf die unteren Daten und das wiedergegebene Taktsignal erzeugt.
Die Phasenvergleicher 130 und 132 geben die Ladesignale C1 und C2 an das OR-Glied 34 in der Ladepumpschaltung 40 ab. Die Kombination der Ladesignale C1 und C2 wird bereitgestellt durch das OR-Glied 34. Die Phasenvergleicher 130 und 132 geben die Entladesignale D1 und D2 an das NOR-Glied 36 in der Ladepumpschaltung 40 ab. Die Inversion der Kombination von den Entladesignalen D1 und D2 wird bereitgestellt vom NOR-Glied 36.
Die Kombination der Ladesignale C1 und C2 wird vom OR-Glied 34 an den Integrierer 38 in der Ladepumpschaltung 40 geliefert. Die Inversion der Kombination der Entladesignale D1 und D2 wird vom NOR-Glied 36 an den Integrierer 38 geliefert. Während des Intervalls T2 in Fig. 10 dient der Integrierer 38 dem Subtrahieren der Dauer des wirksamen Entladeimpulses DA2 (siehe den Abschnitt (F) von Fig. 10) aus der Summe der jeweiligen Dauer der wirksamen Ladeimpulse CA2 und CA3 (siehe den Abschnitt (H) von Fig. 10). Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer des wirksamen Entladeimpulses DA2 und der Summe der jeweiligen Dauer der wirksamen Ladeimpulse CA2 und CA3 präsent. Der Integrierer 38 stellt eine derartige Differenz fest und gibt ein Signal ab, das die festgestellte Differenz darstellt. Das differenzdarstellende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz des wiedergegelbenen Taktsignals als Reaktion auf das Steuersignal ein, um den oben aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen. Während des Intervalls T2 von Fig. 10 verschiebt die Phaseneinstellung vom wiedergegebenen Taktsignal durch den VCO 44 eine Zeitvorgabe eines Auftastpunktes in einer Richtung FA2, wie im Abschnitt (A) von Fig. 10 gezeigt. Im Ergebnis bleibt das wiedergegebene Taktsignal in einer guten synchronisierten Beziehung oder in einer guten Zeitbeziehung zu dem wiedergegebenen Informationssignal.

Siebentes Ausführungsbeispiel

Ein siebentes Ausführungsbeispiel dieser Erfindung gleicht dem Ausführungsbeispiel von Fig. 1, mit Ausnahme einiger Änderungen, die nachstehend beschrieben sind. Das siebente Ausführungsbeispiel enthält Phasenvergleicher 230 und 232 anstelle der Phasenvergleicher 30 beziehungsweise 32 von Fig. 1.
Die Phasenvergleicher 230 und 232 gleichen einander. Die Phasenvergleicher 230 und 232 empfangen obere Daten und untere Daten aus Signaldetektoren 22 beziehungsweise 23 (siehe Fig. 1).
Wie in Fig. 11 gezeigt, enthält der Phasenvergleicher 230 (oder der Phasenvergleicher 232) einen Puffer 200, D-Flipflops 202 und 206, AND-Glieder 204, 208 und 210 und ein OR-Glied 212. Der Eingangsanschluß vom Puffer 200 empfängt die oberen Daten aus dem Signaldetektor 22 (oder die unteren Daten aus dem Signaldetektor 24). Der nichtinvertierende Ausgangsanschluß vom Puffer 200 ist mit dem D-Eingangsanschluß vom D-Flipflop 202 und einem ersten Eingangsanschluß vom AND-Glied 204 verbunden. Der invertierende Ausgangsanschluß vom Puffer 200 ist mit einem ersten Eingangsanschluß des AND-Gliedes 210 verbunden. Der nichtinvertierende Ausgangsanschluß Q vom D-Flipflop 202 ist mit einem zweiten Eingangsanschluß des AND-Gliedes 210 verbunden, dem D-Eingangsanschluß vom D-Flipflop 206 und einem ersten Eingangsanschluß vom AND-Glied 208. Der invertierende Ausgangsanschluß QN vom D-Flipflop 202 ist mit einem zweiten Eingangsanschluß vom AND-Glied 204 verbunden. Der Ausgangsanschluß vom AND-Glied 204 führt zu einem ersten Eingangsanschluß vom OR-Glied 212. Der Ausgangsanschluß vom AND- Glied 210 führt zu einem zweiten Eingangsanschluß des OR-Gliedes 212. Das OR-Glied 212 gibt ein Ladesignal C1 oder C2 an ein OR- Glied 34 ab (siehe Fig. 1) in einer Ladepumpschaltung 40. Der invertierende Ausgangsanschluß QN des D-Flipflop 206 ist verbunden mit einem zweiten Eingangsanschluß vom AND-Glied 208. Das AND-Glied 208 gibt ein Entladesignal D1 oder D2 an ein NOR- Glied 36 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Der Takteingangsanschluß vom D-Flipflop 202 und 206 empfängt ein wiedergegebenes Taktsignal aus einem VCO 44 (siehe Fig. 1).
Die Phasenvergleicher 230 und 232 sind in ihrer Arbeitsweise gleich. Folglich wird nur die Arbeitsweise des Phasenvergleichers 230 beschrieben. Das wiedergegebene Taktsignal, das an den D-Flipflops 202 und 206 anliegt, hat eine Wellenform, wie sie im Abschnitt (A) von Fig. 12 gezeigt ist. Die oberen Daten, die vom Signaldetektor 22 (siehe Fig. 1) an den Puffer 200 geliefert werden, haben eine Wellenform, wie sie im Abschnitt (B) von Fig. 12 gezeigt ist. Die oberen Daten durchlaufen den Puffer 200 und erreichen dann den D-Flipflop 202. Die vom D-Flipflop 202 zwischengespeicherten oberen Daten bei jedem Auftastpunkt des wiedergegebenen Taktsignals (das heißt, bei jedem Moment des Auftritts eines Anstiegs oder einer ansteigenden Flanke im wiedergegebenen Taktsignal). Ein Ausgangssignal des D-Flipflop 202, das am nichtinvertierenden Ausgangsanschluß Q auftritt, hat somit eine Wellenform, wie sie im Abschnitt (C) von Fig. 12 gezeigt ist. Das Q-Ausgangssignal vom D-Flipflop 202 (siehe den Abschnitt (C) von Fig. 12) wird vom D-Flipflop 206 bei jedem Auftastpunkt des wiedergegebenen Taktsignals zwischengespeichert (das heißt, bei jedem Moment des Auftritts eines Anstiegs oder einer ansteigenden Flanke im wiedergegebenen Taktsignal). Ein Ausgangssignal vom D-Flipflop 206, das am nichtinvertierenden Ausgangsanschluß Q auftritt, hat somit eine Wellenform, wie sie im Abschnitt (D) von Fig. 12 gezeigt ist.
Die oberen Daten (siehe Abschnitt (B) von Fig. 12) erreichen das AND-Glied 204, nachdem sie den Puffer 200 durchlaufen haben. Ein Ausgangssignal vom D-Flipflop 202, das am invertierenden Ausgangsanschluß QN auftritt, wird an das AND-Giied 204 geliefert. Das AND-Glied 204 führt eine AND-Verknüpfung zwischen den oberen Daten (siehe den Abschnitt (B) von Fig. 12) und dem QN-Ausgangssignal vom D-Flipflop 202 aus, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (E) von Fig. 12 gezeigt ist. Der Puffer 200 gibt die Inversion der oberen Daten an das AND-Glied 210 ab. Das Q-Ausgangssignal vom D-Flipflop 210 (siehe den Abschnitt (C) von Fig. 12) wird an das AND-Glied 210 angelegt. Das AND-Glied 210 führt eine AND-Verknüpfung zwischen der Inversion der oberen Daten und im Q-Ausgangssignal vom D-Flipflop 202 aus (siehe den Abschnitt (C) von Fig. 12), wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (F) von Fig. 12 gezeigt ist. Das Ausgangssignal vom AND-Glied 204 (siehe den Abschnitt (E) von Fig. 12) wird an das OR-Glied 212 angelegt. Das Ausgangssignal vom AND-Glied 210 (siehe den Abschnitt (F) von Fig. 12) wird an das OR-Glied 212 angelegt. Das OR-Glied 212 führt eine OR-Verknüpfung zwischen dem Ausgangssignal des AND-Gliedes 204 (siehe den Abschnitt (E) von Fig. 12) und dem Ausgangssignal vom AND-Glied 210 aus (siehe den Abschnitt (F) von Fig. 12). Das Ausgangssignal vom OR-Glied 212 bildet das Ladesignal C1. Das Q-Ausgangssignal vom D-Flipflop 202 (siehe den Abschnitt (C) von Fig. 12) liegt am AND-Glied 208 an. Ein Ausgangssignal vom D-Flipflop 206, das am invertierenden Ausgangsanschluß QN auftritt, wird an das AND-Glied 208 angelegt. Das AND-Glied 208 führt eine AND-Verknüpfung zwischen dem Q-Ausgangssignal vom D-Flipflop 202 aus (siehe Abschnitt (C) von Fig. 12) und dem QN-Ausgangssignal vom D-Flipflop 206, wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie in dem Abschnitt (G) von Fig. 12 gezeigt ist. Das Ausgangssignal vom AND-Glied 208 bildet das Entladesignal D1.
Der Phasenvergleicher 232 empfängt die unteren Daten aus dem Signaldetektor 24 (siehe Fig. 1). Der Phasenvergleicher 232 verarbeitet die unteren Daten als Reaktion auf das wiedergegebene Taktsignal in einer Weise, die der Art der Verarbeitung der oberen Daten durch den Phasenvergleicher 230 gleicht. Der Phasenvergleicher 232 erzeugt dadurch das Ladesignal C2 und das Entladesignal D2 als Reaktion auf die unteren Daten und gibt es ab.
Im Falle, bei dem ein Entladesignal und ein Ladesignal in der in den Abschnitten (E), (F) und (G) von Fig. 12 gezeigten Weise variieren, hat ein zusammengesetztes Lade/Entladesignal, das am Operationsverstärker 38A anliegt (siehe Fig. 5), eine Wellenform, wie sie im Abschnitt (H) von Fig. 12 gezeigt ist.
Es folgt nun eine Betrachtung bezüglich der Bedingungen, bei denen wirksame Impulse der oberen Daten und der unteren Daten relativ kurz sind, so daß die Dauer eines jeden wirksamen Impulses nur einen Auftastpunkt des wiedergegebenen Taktsignals enthält. Ein Beispiel dieser Bedingungen treten während eines Intervalls T1 in Fig. 12 auf. Während des Intervalls T1 in Fig. 12 wird die ansteigende Flanke des wirksamen Impulses CB1 im Ladesignal C1 (siehe den Abschnitt (E) von Fig. 12) verursacht durch eine erste ansteigende Flanke EB1 in den oberen Daten (siehe den Abschnitt (B) von Fig. 12). Die hintere Flanke des wirksamen Ladeimpulses CB1 (siehe den Abschnitt (E) von Fig. 12) wird verursacht durch einen Auftastpunkt SPB1 vom wiedergegebenen Taktsignal (siehe Abschnitt (A) von Fig. 12), der unmittelbar den Moment des Auftritts von der ersten ansteigenden Flanke EB1 in den oberen Daten folgt (siehe Abschnitt (B) von Fig. 12). Die ansteigende Flanke eines wirksamen Impulses DB1 im Entladesignal D1 (siehe Abschnitt (G) von Fig. 12) wird andererseits verursacht durch den Auftastpunkt SPB1 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 12). Die hintere Flanke des wirksamen Entladeimpulses DB1 (siehe den Abschnitt (G) von Fig. 12) wird verursacht durch einen nachfolgenden Auftastpunkt SPB2 im wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 12). Die vordere Flanke des nächsten wirksamen Impulses CB2 im Ladesignal C1 (siehe den Abschnitt (F) von Fig. 12) wird verursacht von der ersten abfallenden Flanke EB2 in den oberen Daten (siehe den Abschnitt (B) von Fig. 12), der unmittelbar dem Auftastpunkt SPB1 im wiedergegebenen Taktsignal folgt (siehe den Abschnitt (A) von Fig. 12). Die hintere Flanke des wirksamen Ladeimpulses CB2 (siehe den Abschnitt (F) von Fig. 12) wird verursacht durch den Auftastpunkt SPB2 des wiedergegebenen Taktsignals (siehe den Abschnitt (A) von Fig. 12).
Wirksame Impulse im Ladesignal C2 und im Entladesignal D2 werden in gleicher Weise als Reaktion auf die unteren Daten und das wiedergegebene Taktsignal erzeugt.
Die Phasenvergleicher 230 und 232 geben Ladesignale C1 und C2 an ein OR-Glied 34 (siehe Fig. 1) in der Ladepumpschaltung 40 ab. Die Kombination der Ladesignale C1 und C2 wird bereitgestellt durch das OR-Glied 34. Die Phasenvergleicher 230 und 232 geben Entladesignale D1 und D2 an ein NOR-Glied 36 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Inversion der Kombination der Entladesignale D1 und D2 wird vom NOR-Glied 36 bereitgestelt.
Die Kombination der Ladesignale C1 und C2 wird vom OR-Glied 34 an den Integrierer 38 in der Ladepumpschaltung 40 geliefert. Die Inversion der Kombination der Entladesignale D1 und D2 wird vom NOR-Glied 36 an den Integrierer 38 geliefert. Während des Intervalls T1 von Fig. 12 dient der Integrierer 38 dem Subtrahieren der Dauer des wirksamen Entladeimpulses DB 1 (siehe den Abschnitt (G) von Fig. 12) von der Summe der Dauern der wirksamen Ladeimpulse CB1 und CB2 (siehe die Abschnitte (E) und (F) von Fig. 12). Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer des wirksamen Entladeimpulses DB1 und der Summe der jeweiligen Dauer der wirksamen Ladeimpulse CB1 und CB2 präsent. Der Integrierer 38 stellt eine derartige Differenz fest und gibt ein Signal ab, das die festgestellte Differenz repräsentiert. Das differenzrepräsentierende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den oben aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen. Während des Intervalls T1 von Fig. 12 verschiebt die Phaseneinstellung vom wiedergegebenen Taktsignal durch den VCO 44 eine Zeit eines Auftastpunktes in eine Richtung FB1, wie im Abschnitt (A) von Fig. 12 gezeigt. Im Ergebnis bleibt das wiedergegebene Taktsignal in einer guten synchronisierten Beziehung oder einer guten Zeitbeziehung mit dem wiedergegebenen Informationssignal.
Es folgt nun eine Betrachtung der Bedingungen, bei denen wirksame Impulse in den oberen Daten und in den unteren Daten relativ lang sind, so daß die Dauer eines jeden wirksamen Impulses zwei oder mehr Auftastpunkte im wiedergegebenen Taktsignal enthält. Ein Beispiel dieser Zustände tritt während eines Intervalls T2 in Fig. 12 auf. Während des Intervalls T2 in Fig. 12 wird die ansteigende Flanke des wirksamen Impulses CB1 im Ladesignal C1 (siehe den Abschnitt (E) von Fig. 12) verursacht von einer ansteigenden Flanke EB3 in den oberen Daten (siehe den Abschnitt (B) von Fig. 12). Die hintere Flanke des wirksamen Ladeimpulses CB3 (siehe den Abschnitt (E) von Fig. 12) wird verursacht durch einen Auftastpunkt SPB3 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 12), das unmittelbar den Moment des Auftretens von der ansteigenden Flanke EB3 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 12). Andererseits wird die vordere Flanke eines wirksamen Impulses DB2 im Entladesignal D1 (siehe den Abschnitt (G) von Fig. 12) verursacht durch den Auftastpunkt SPB3 des wiedergegebenen Taktsignals (siehe den Abschnitt (A) von Fig. 12). Die hintere Flanke des wirksamen Entladeimpulses DB1 (siehe den Abschnitt (G) von Fig. 12) wird verursacht durch einen nachfolgenden Auftastpunkt SPB4 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 12). Die vordere Flanke eines nächsten wirksamen Impulses CB4 im Ladesignal C1 (siehe den Abschnitt (F) von Fig. 12) wird verursacht durch eine abfallende Flanke EB4 in den oberen Daten (siehe den Abschnitt (B) von Fig. 12), die dem Auftastpunkt SPB4 des wiedergegebenen Taktsignals folgen (siehe den Abschnitt (A) von Fig. 12). Die hintere Flanke des wirksamen Ladeimpulses CB4 (siehe den Abschnitt (F) von Fig. 12) wird verursacht durch einen Auftastpunkt SPB5 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 12), welches unmittelbar dem Moment des Auftritts der abfallenden Flanke EB4 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 12).
Wirksame Impulse im Ladesignal C2 und im Entladesignal D2 werden in gleicher Weise als Reaktion auf die unteren Daten und das wiedergegebene Taktsignal erzeugt.
Die Phasenvergleicher 230 und 232 geben Ladesignale C1 und C2 an ein OR-Glied 34 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Kombination der Ladesignale C1 und C2 wird bereitgestellt vom OR-Glied 34. Die Phasenvergleicher 230 und 232 geben die Entladesignale D1 und D2 an ein NOR-Glied 36 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Inversion der Kombination der Entladesignale D1 und D2 stellt das NOR-Glied 36 bereit.
Die Kombination der Ladesignale C1 und C2 wird vom OR-Glied 34 an den Integrierer 38 in der Ladepumpschaltung 40 geliefert. Die Inversion der Kombination der Entladesignale D1 und D2 wird vom NOR-Glied 36 an den Integrierer 38 geliefert. Während des Intervalls T2 in Fig. 12 dient der Integrierer 38 dem Subtrahieren der Dauer des wirksamen Entladeimpulses DB2 (siehe den Abschnitt (G) in Fig. 12) von der Summe der jeweiligen Dauer der wirksamen Ladeimpulse CB3 und CB4 (siehe die Abschnitte (E) und (F) von Fig. 12). Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer des wirksamen Entladeimpulses DB2 und der Summe der jeweiligen Dauer der wirksamen Ladeimpulse CB3 und CB4 präsent. Eier Integrierer 38 stellt eine derartige Differenz fest und gibt ein Signal ab, das die festgestellt Differenz repräsentiert. Das differenzrepräsentierende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen. Während des Intervalls T2 in Fig. 12 verschiebt die Phaseneinstellung vom wiedergegebenen Taktsignal durch den VCO 44 eine Zeitvorgabe eines Auftastpunktes in einer Richtung des Abfalls der oben aufgezeigten Differenz. Im Ergebnis bleibt das wiedergegebene Taktsignal in einer guten synchronisierten Beziehung und in einer guten Zeitbeziehung mit dem wiedergegebenen Informationssignal.

Achtes Ausführungsbeispiel

Nachstehend beschrieben ist ein achtes Ausführungsbeispiel nach dieser Erfindung, das dem Ausführungsbeispiel von Fig. 1 gleicht, mit der Ausnahme von Änderungen, die nachstehend zu beschreiben sind. Das achte Ausführungsbeispiel enthält Phasenvergleicher 330 und 332 anstelle der Phasenvergleicher 30 bzw. 32 von Fig. 1.
Die Phasenvergleicher 330 und 332 sind einander gleich. Die Phasenvergleicher 330 und 332 empfangen obere Daten und untere Daten aus Signaldetektoren 22 bzw. 24 (siehe Fig. 1).
Wie in Fig. 13 gezeigt, enthält der Phasenvergleicher 330 (oder der Phasenvergleicher 332) einen Puffer 300, D-Flipflops 302 und 306, AND-Glieder 304, 308 und 310 und ein OR-Glied 312. Der Eingangsanschluß vom Puffer 300 empfängt die oberen Daten aus dem Signaldetektor 22 (oder die unteren Daten aus dem Signaldetektor 24). Der nichtinvertierende Ausgangsanschluß vom Puffer 300 ist mit dem D-Eingangsanschluß vom D-Flipflop 302 und einem ersten Eingangsanschluß des AND-Gliedes 304 verbunden. Der invertierende Ausgangsanschluß vom Puffer 300 ist mit einem ersten Eingangsanschluß des AND-Gliedes 310 verbunden. Der nichtinvertierende Ausgangsanschluß Q vom D-Flipflop 302 ist mit einem zweiten Eingangsanschluß vom AND-Glied 310 und dem D-Eingangsanschluß vom D-Flipflop 306 verbunden. Der invertierende Ausgangsanschluß QN vom D-Flipflop 302 ist mit einem zweiten Eingangsanschluß des AND-Gliedes 304 und mit einem ersten Eingangsanschluß des AND-Gliedes 308 verbunden. Der Ausgangsanschluß vom AND-Glied 304 führt zu einem ersten Eingangsanschluß vom OR-Glied 312. Der Ausgangsanschluß vom AND- Glied 310 führt zu einem zweiten Eingangsanschluß vom OR-Glied -312. Das OR-Glied 312 gibt ein Ladesignal C1 oder C2 an ein OR- Glied 34 ab (siehe Fig. 1) in einer Ladepumpschaltung 40. Der nichtinvertierende Ausgangsanschluß Q vom D-Flipflop 306 ist mit einem zweiten Eingangsanschluß vom AND-Glied 308 verbunden. Das AND-Glied 308 gibt ein Entladesignal D1 oder D2 an ein NOR-Glied 36 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Der Takteingangsanschluß vom D-Flipflop 302 und 306 empfängt ein wiedergegebenes Taktsignal von einem VCO 44 (siehe Fig. 1).
Die Phasenvergleicher 330 und 332 arbeiten in derselben Weise. Folglich wird nur die Arbeitsweise des Phasenvergleichers 330 beschrieben. Das wiedergegebene Taktsignal, das an den D-Flipflops 301 und 306 anliegt, hat eine Wellenform, wie sie im Abschnitt (A) von Fig. 14 gezeigt ist. Die oberen Daten, die vom Signaldetektor 22 geliefert werden (siehe Fig. 1) an den Puffer 300 haben eine Wellenform, wie sie im Abschnitt (B) von Fig. 14 gezeigt ist. Die oberen Daten durchlaufen den Puffer 300 und erreichen dann den D-Flipflop 302. Die oberen Daten werden zeitweilig vom D-Flipflop 302 bei jedem Auftastpunkt des wiedergegebenen Taktsignals gespeichert (das heißt, bei jedem Moment des Auftretens eines Anstiegs oder einer ansteigenden Flanke im wiedergegebenen Taktsignal). Ein Ausgangssignal vom D-Flipflop 302, das am nichtinvertierenden Ausgangsanschluß Q auftritt, hat somit eine Wellenform, wie sie im Abschnitt (C) von Fig. 14 gezeigt ist. Das Q-Ausgangssignal vom D-Flipflop 302 (siehe den Abschnitt (C) von Fig. 14) wird zeitweilig vom D-Flipflop 306 bei jedem Auftastpunkt des wiedergegebenen Taktsignals gespeichert (das heißt, bei jedem Moment des Auftretens eines Anstiegs oder einer ansteigenden Flanke im wiedergegebenen Taktsignal). Das Ausgangssignal vom D-Flipflop 306, das am nichtinvertierenden Ausgangsanschluß Q auftritt, hat somit eine Wellenform, wie sie im Abschnitt (D) von Fig. 14 gezeigt ist.
Die oberen Daten (siehe den Abschnitt (B) von Fig. 14) erreichen das AND-Glied 304, nachdem sie den Puffer 200 durchlaufen haben. Ein Ausgangssignal vom D-Flipflop 302, das am invertierenclen Ausgangsanschluß QN auftritt, wird an das AND- Glied 304 angelegt. Das AND-Glied 304 führt eine AND-Verknüpfung zwischen den oberen Daten (siehe den Abschnitt (B) von Fig. 14) und dem QN-Ausgangssignal vom D-Flipflop 302 aus, so daß ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (E) von Fig. 14 gezeigt ist. Der Puffer 300 gibt die Inversion der oberen Daten an das AND-Glied 310 ab. Das Q-Ausgangssignal vom D-Flipflop 302 (siehe Abschnitt (C) von Fig. 14) liegt am AND-Glied 310 an. Das AND-Glied 310 führt eine AND-Verknüpfung zwischen der Inversion der oberen Daten und dem Q-Ausgangssignal vom D-Flipflop 302 aus (siehe den Abschnitt (C) von Fig. 14), wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (F) von Fig. 14 gezeigt ist. Das Ausgangssignal vom AND-Glied 304 (siehe den Abschnitt (E) von Fig. 14) wird an das OR-Glied 312 angelegt. Das Ausgangssignal vom AND-Glied 310 (siehe den Abschnitt (F) von Fig. 14) wird an das OR-Glied 312 angelegt. Das OR-Glied 312 führt eine OR-Verknüpfung zwischen dem Ausgangssignal und dem AND-Glied 304 aus (siehe den Abschnitt (E) von Fig. 14) und dem Ausgangssignal vom AND-Glied 310 (siehe den Abschnitt (F) von Fig. 14). Das Ausgangssignal vom OR-Glied 312 bildet das Ladesignal C1. Das QN-Ausgangssignal vom D-Flipflop 302 wird an das AND-Glied 308 angelegt. Das Q-Ausgangssignal vom D-Flipflop 306 (siehe den Abschnitt (D) von Fig. 14) wird an das AND-Glied 308 angelegt. Das AND-Glied 308 führt eine AND-Verknüpfung zwischen dem QN-Ausgangssignal vom D-Flipflop 302 und dem Q-Ausgangssignal vom D-Flipflop 306 aus (siehe den Abschnitt (D) von Fig. 14), wodurch ein Signal erzeugt und abgegeben wird, das eine Wellenform hat, wie sie im Abschnitt (G) von Fig. 14 gezeigt ist. Das Ausgangssignal vom AND-Glied 308 bildet das Entladesignal D1.
Der Phasenvergleicher 332 empfängt die unteren Daten aus dem Signaldetektor 24 (siehe Fig. 1). Der Phasenvergleicher 332 verarbeitet die unteren Daten als Reaktion auf das wiedergegebene Taktsignal in gleicher Weise wie die Verarbeitung der oberen Daten durch den Phasenvergleicher 330. Dadurch erzeugt der Phasenvergleicher 332 ein Ladesignal C2 und das Entladesignal D2 und gibt dieses als Reaktion auf die unteren Daten ab.
Im Falle, bei dem ein Entladesignal und ein Ladesignal in der in den Abschnitten (E), (F) und (G) von Fig. 14 gezeigten Weise variieren, hat ein zusammengesetztes Lade/Entladesignal, das an einem Operationsverstärker 38A anliegt (siehe Fig. 5) eine Wellenform, wie sie im Abschnitt (H) von Fig. 14 gezeigt ist.
Eine Betrachtung folgt nun bezüglich der Zustände, bei denen wirksame Impulse in den oberen Daten und den unteren Daten relativ kurz sind, so daß die Dauer eines jeden wirksamen Impulses nur einen Auftastpunkt vom wiedergegebenen Taktsignal enthält. Ein Beispiel dieser Zustände tritt während eines Intervalls T1 in Fig. 14 auf. Während des Intervalls in Fig. 14 wird die vordere Flanke des wirksamen Impulses CC1 im Ladesignal C1 (siehe den Abschnitt (E) von Fig. 14) verursacht durch eine erste ansteigende Flanke EC1 in den oberen Daten (siehe den Abschnitt (B) von Fig. 14). Die hintere Flanke des wirksamen Ladeimpulses CC1 (siehe den Abschnitt (E) von Fig. 14) wird verursacht durch einen Auftastpunkt SPC1 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 14), der unmittelbar dem Moment des Auftritts von der ersten ansteigenden Flanke EC1 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 14). Die vordere Flanke eines nachfolgenden wirksamen Impulses CC2 im Ladesignal C1 (siehe den Abschnitt (F) von Fig. 14) wird verursacht durch eine erste abfallende Flanke EC2 in den oberen Daten (siehe den Abschnitt (B) von Fig. 14), der dem Auftastpunkt SPC1 vom wiedergegebenen Taktsignal folgt (siehe den Abschnitt (A) von Fig. 14. Die hintere Flanke des wirksamen Ladeimpulses CC2 wird verursacht von einem Auftastpunkt SPC2 des wiedergegebenen Taktsignals (siehe den Abschnitt (A) von Fig. 14), der unmittelbar dem Moment des Auftritts der abfallenden Flanke EC2 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 14). Andererseits wird die vordere Flanke eines wirksamen Impulses DC1 im Entladesignal D1 (siehe den Abschnitt (G) von Fig. 14) verursacht vom Auftastpunkt SPC2 des wiedergegebenen Taktsignals (siehe den Abschnitt (A) von Fig. 14). Die hintere Flanke des wirksamen Entladeimpulses DC1 (siehe den Abschnitt (G) von Fig. 14) wird verursacht durch einen nächsten Auftastpunkt SPC3 des wiedergegebenen Taktsignals (siehe den Abschnitt (A) von Fig. 14).
Wirksame Impulse im Ladesignal C2 und im Entladesignal D1 werden in gleicher Weise als Reaktion auf die unteren Daten und das wiedergegebene Taktsignal erzeugt.
Die Phasenvergleicher 330 und 332 geben die Ladesignale C1 und C2 an ein OR-Glied 34 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Kombination der Ladesignale C1 und C2 wird bereitgestellt vom OR-Glied 34. Die Phasenvergleicher 230 und 232 geben die Entladesignale D1 und D2 an ein NOR-Glied 36 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Inversion der Kombination der Entladesignale D1 und D2 stellt das NOR-Glied 36 bereit.
Die Kombination der Ladesignale C1 und C2 wird vom OR-Glied 34 an den Integrierer 38 in der Ladepumpschaltung 40 geliefert. Die Inversion der Kombination von den Ladesignalen D1 und D2 wird vom NCR-Glied 36 an den Integrierer 38 geliefert. Während des Intervalls T1 in Fig. 14 dient der Integrierer 38 dem Subtrahieren der Dauer des wirksamen Entladeimpulses DC1 (siehe den Abschnitt (G) von Fig. 14 von der Summe der jeweiligen Dauer der wirksamen Entladeimpulse CC1 und CC2 (siehe die Abschnitte (E) und (F) von Fig. 14. Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer des wirksamen Entladeimpulses DC1 und der Summe der jeweiligen Dauer der wirksamen Ladeimpulse CC1 und CC2 präsent. Der Integrierer 38 stellt eine derartige Differenz fest und gibt ein Signal aus, das die festgestellte Differenz repräsentiert. Das differenzrepräsentierende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder die Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen. Während des Intervalls T1 von Fig. 14 verschiebt die Phaseneinstellung vom wiedergegebenen Taktsignal durch den VCO 44 eine Zeitvorgabe eines Auftastpunktes in einer Richtung des Abfalls der zuvor aufgezeigten Differenz. Im Ergebnis bleibt das wiedergegebene Taktsignal in einer gut synchronisierten Beziehung oder einer guten Zeitbeziehung mit dem wiedergegebenen Informationssignal.
Nachstehend folgt eine Betrachtung bezüglich der Bedingungen, bei denen wirksame Impulse in den oberen Daten und in den unteren Daten relativ lang sind, so daß die Dauer eines jeden wirksamen Impulses zwei oder mehr Auftastpunkte vom wiedergegebenen Taktsignal enthält. Ein Beispiel dieser Bedingungen tritt während eines Intervalls T2 in Fig. 14 auf. Während des Intervalls T2 in Fig. 14 wird die vordere Flanke eines wirksamen Impulses CC3 im Ladesignal C1 (siehe den Abschnitt (E) von Fig. 14) verursacht von einer ansteigenden Flanke EC3 in den oberen Daten (siehe den Abschnitt (B) von Fig. 14. Die hintere Flanke des wirksamen Ladeimpulses CC3 (siehe den Abschnitt (E) von Fig. 14) wird verursacht durch einen Auftastpunkt SPC4 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 14), der unmittelbar dem Moment des Auftritts der ansteigenden Flanke EC3 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 14. Die vordere Flanke eines nachfolgenden wirksamen Impulses CC4 im Ladesignal C1 (siehe den Abschnitt (F) von Fig. 14) wird verursacht durch eine abfallende Flanke EC4 in den oberen Daten (siehe den Abschnitt (B) von Fig. 14), der dem Auftastpunkt SPC4 folgt. Die hintere Flanke des wirksamen Ladeimpulses CC4 (siehe den Abschnitt (F) von Fig. 14) wird verursacht von einem Auftastpunkt SPC5 von den oberen Daten (siehe den Abschnitt (B) von Fig. 14), der unmittelbar dem Moment des Auftritts der abfallenden Flanke EC4 in den oberen Daten folgt (siehe den Abschnitt (B) von Fig. 14).
Andererseits wird die vordere Flanke eines wirksamen Impulses DC2 im Entladesignal D1 (siehe den Abschnitt (G) von Fig. 14) verursacht durch den Auftastpunkt SPC5 im wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 14). Die vordere Flanke des wirksamen Impulses DC2 (siehe den Abschnitt (G) von Fig. 14) wird verursacht durch einen nachfolgenden Auftastpunkt SPC6 vom wiedergegebenen Taktsignal (siehe den Abschnitt (A) von Fig. 14).
Wirksame Impulse im Ladesignal C2 und dem Entladesignal D2 werden in gleicher Weise als Reaktion auf die unteren Daten und das wiedergegebene Taktsignal erzeugt.
Die Phasenvergleicher 330 und 332 geben die Ladesignale C1 und C2 an ein OR-Glied 34 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Kombination der Ladesignale C1 und C2 wird bereitgestellt vom OR-Glied 34. Die Phasenvergleicher 330 und 332 geben die Entladesignale D1 und D2 an ein NOR-Glied 36 ab (siehe Fig. 1) in der Ladepumpschaltung 40. Die Inversion der Kombination der Entladesignale D1 und D2 wird vom NOR-Glied 36 bereitgestellt.
Die Kombination der Ladesignale C1 und C2 wird vom OR-Glied 34 an den Integrierer 38 in der Ladepumpschaltung 40 geliefert. Die Inversion der Kombination der Entladesignale D1 und D2 wird vom NOR-Glied 36 zum Integrierer 38 geliefert. Während des Intervalls T2 in Fig. 14 dient der Integrierer 38 dem Subtrahieren der Dauer des wirksamen Entladeimpulses DC2 (siehe den Abschnitt (G) von Fig. 14) von der Summe der jeweiligen Dauer der effektiven Ladeimpulse CC3 und CC4 (siehe die Abschnitt(E) und (F) von Fig. 14). Im Falle, bei dem ein Phasenfehler oder ein Frequenzfehler zwischen dem wiedergegebenen Informationssignal (den oberen Daten und den unteren Daten) und dem wiedergegebenen Taktsignal auftritt, ist eine Differenz zwischen der Dauer des wirksamen Entladeimpulses DC2 und der Summe der jeweiligen Dauer der wirksamen Ladeimpulse CC3 und CC4 präsent. Der Integrierer 38 stellt eine derartige Differenz fest und gibt ein Signal ab, das die festgestellte Differenz repräsentiert. Das differenzrepräsentierende Signal wird vom Integrierer 38 an den VCO 44 über das Schleifenfilter 42 als ein Steuersignal für den VCO 44 geliefert. Der VCO 44 stellt die Phase oder Frequenz des wiedergegebenen Taktsignals als Reaktion auf das Steuersignal ein, um den zuvor aufgezeigten Phasenfehler zwischen dem wiedergegebenen Informationssignal und dem wiedergegebenen Taktsignal zu Null zu machen. Während des Intervalls T2 in Fig. 14 verschiebt die Phaseneinstellung vom wiedergegebenen Taktsignal durch den VCO 44 eine Zeitvorgabe eines Auftastpunktes in einer Richtung, in der die oben aufgezeigte Differenz abfällt. Im Ergebnis bleibt das wiedergegebene Taktsignal in einer gut synchronisierten Beziehung oder einer guten Zeitbeziehung mit dem wiedergegebenen Informationssignal.

Claims

1. Phasenvergleichsschaltung, mit:

einem Feststellsignal-Ausgabemittel (22, 24) zum Erzeugen eines Feststellsignals eines logischen Wertes aus einer n-wertigen Signalwellenform, die einen änderbaren Wert unter n unterschiedlichen Werten eines digitalen Codes gemäß einem aus unterschiedlichen Signalpegeln aufzeigt, wobei "n" eine vorbestimmte natürliche Zahl bedeutet, die gleich oder größer 2 ist;

gekennzeichnet durch

n-1 Steuersignal-Ausgabemittel (30, 32)

zur Ausgabe eines ersten Steuersignals als Reaktion auf das vom Feststellsignal-Ausgabemittel erzeugte Feststellsignal und eines Taktsignals, wobei das erste Steuersignal ein Zeitintervall zwischen einer ersten Flanke eines Impulses im Feststellsignal und einem ersten Aktivierungspunkt des unmittelbar der ersten Flanke des Impulses im Feststellsignal folgenden Taktsignals darstellt;

zur Ausgabe eines zweiten Steuersignals im Falle, bei dem eine zweite Flanke des Feststellsignals während eines Zeitintervalls vom ersten Aktivierungspunkt des Taktsignals zum zweiten Aktivierungspunkt desselben auftritt, der unmittelbar dem ersten Aktivierungspunkt folgt, wobei das zweite Steuersignal ein Zeitintervall zwischen dem ersten Aktivierungspunkt des Taktsignals und der zweiten Flanke des Feststellsignals darstellt, und

zur Ausgabe eines dritten Steuersignals im Falle, daß eine zweite Flanke des Feststellsignals im Zeitintervall vom ersten Aktivierungspunkt des Taktsignals zu einem zweiten Aktivierungspunkt desselben nicht vorhanden ist, der unmittelbar dem ersten Aktivierungspunkt folgt, wobei das dritte Steuersignal ein Zeitintervall darstellt, das einer Periode des Taktsignals gleicht, die mit dem ersten Aktivierungspunkt des Taktsignals beginnt und auch ein viertes Steuersignal ausgibt, das ein Zeitintervall darstellt, das einer halben Periode des Taktsignals gleicht, die an einem Endpunkt des dritten Steuersignals beginnt, und durch

ein Phasenfehler-Feststellmittel (40)

zum Erzeugen eines Phasenfehlersignals basierend auf einer Differenz zwischen dem ersten Steuersignal und dem zweiten Steuersignal oder einer Differenz zwischen dem dritten Steuersignal und einer Summe aus dem ersten und vierten Steuersignal; und

zum Feststellen eines Phasenfehlers zwischen einem Aktivierungaspunkt des Taktsignals und einer optimalen Logikwert- Auslesezeitvorgabe, zu der ein logischer Wert des digitalen Codes aus der n-wertigen Signalwellenform gemäß dem Phasenfehlersignal zu entscheiden ist.

2. Phasenvergleichsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das n-1-Steuersignal- Ausgabemittel über wenigstens ein D-Flipflop (50, 56, 62), ein AND-Glied (52, 54, 58, 60, 64), ein OR-Glied (66) und einen Puffer (68) verfügt.

3. Phasenvergleichsschaltung nach Anspruch 2,

dadurch gekennzeichnet, daß

ein vom Feststellsignal-Ausgabemittel (22, 24) erzeugtes Feststellsignal an den D-Eingangsanschluß (D) eines ersten D-Flipflops (50) und an den ersten Eingangsanschluß vom ersten und zweiten AND-Glied (52, 54) angelegt wird;

der nichtinvertierende Eingangsanschluß (Q) vom ersten D-Flipflop (50) mit einem zweiten Eingangsanschluß des ersten AND-Gliedes(52), dem D-Eingangsanschluß (D) eines zweiten D-Flipflops (56) und mit einem ersten Eingangsanschluß eines dritten AND-Gliedes (58) verbunden ist;

der invertierende Ausgangsanschluß (QN) vom ersten D-Flipflop (50) mit einem zweiten Eingangsanschluß des zweiten AND-Gliedes (54) verbunden ist;

der Ausgangsanschluß des ersten AND-Gliedes (52) zu einem ersten Eingangsanschluß eines vierten AND-Gliedes (60) führt;

der Ausgangsanschluß des zweiten AND-Gliedes (54) zu einem ersten Eingangsanschluß eines ersten OR-Gliedes (66) führt;

der nichtinvertierende Eingangsanschluß (Q) des zweiten D-Flipflops (56) verbunden ist mit einem zweiten Eingangsanschluß des dritten AND-Gliedes (58);

der invertierende Ausgangsanschluß (QN) des dritten D-Flipflops (56) verbunden ist mit einem zweiten Eingangsanschluß vom vierten AND-Glied (60);

der Ausgangsanschluß des dritten AND-Gliedes (58) mit dem D-Eingang anschluß (D) eines dritten D-Flipflops (62) und mit einem ersten Eingangsanschluß eines fünften AND-Gliedes (64) verbunden ist;

der invertierende Ausgangsanschluß (QN) vom dritten D-Flipflop (62) verbunden ist mit einem zweiten Eingangsanschluß vom fünften AND-Glied (64);

der Ausgangsanschluß vom fünften AND-Glied (64) zum zweiten Eingangsanschluß vom OR-Glied (66) führt;

das Taktsignal vom Eingangsanschluß des ersten Puffers (68) empfangen wird;

der nichtinvertierende Ausgangsanschluß des ersten Puffers (68) verbunden ist mit den Takteingangsanschlüssen vom ersten und zweiten D-Flipflop (50, 56);

der invertierende Ausgangsanschluß vom ersten Puffer (68) verbunden ist mit Takteingangsanschluß vom dritten D-Flipflop (65); und daß

die Steuersignale Ausgangssignale vom vierten AND-Glied (60) und vom OR-Glied(66)sind.

4. Phasenvergleichsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Feststellsignal- Ausgabemittel über eine Vielzahl von Signaldetektoren verfügt, die Signale erzeugen, die jeweils einen der logischen Werte gemäß dem einen der unterschiedlichen Signalpegel von der n-wertigen. Signalwellenform darstellen; und daß das n-1- Steuersignal-Ausgabemittel über eine entsprechende Vielzahl von Phasenvergleichsabschnitten verfügt.

5. Phasenvergleichsschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Phasenfehler- Feststellmittel über eine Ladungspumpschaltung verfügt.

6. PLL-Schaltung, gekennzeichnet durch die Phasenvergleichsschaltung nach einem der vorstehenden Ansprüche.