DE69321427T2

DE69321427T2 - Empfangsanordnung zum Empfang eines digitalen Signals von einem Übertragungsmedium mit variablen Entzerrungsmitteln

Info

Publication number: DE69321427T2
Application number: DE69321427T
Authority: DE
Inventors: Josephus Arnoldus Henricus Maria Nl-5656 Aa Eindhoven Kahlman; Albert Maria Arnold Nl-5656 Aa Eindhoven Rijckaert
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1992-08-06
Filing date: 1993-07-29
Publication date: 1999-05-12
Anticipated expiration: 2013-07-30
Also published as: ATE172052T1; US5469462A; JPH06203476A; US5586144A; DE69321427D1; JP3366389B2

Description

Die Erfindung bezieht sich auf eine Anordnung zum Empfangen eines digitalen Signals von einem Übertragungsmedium, wobei die Anordnung folgendes umfaßt:
- Eingangsmittel zum Empfangen eines Signals vom Übertragungsmedium,
- variable Entzerrungsmittel mit einem Eingang, der mit einem Ausgang der Eingangsmittel verbunden ist, einem Steuersignaleingang zum Empfangen eines Steuersignals und einem Ausgang zum Liefern eines entzerrten Ausgangssignals,
- Signaldetektormittel mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, und einem Ausgang zum Liefern eines ersten digitalen Signals,
- Entzerrer-Steuersignal-Generatormittel mit einem Ausgang zum Liefern eines Entzerrer-Steuersignals, wobei dieser Ausgang mit dem Steuersignaleingang der Entzerrungsmittel verbunden ist,
- einen Ausgangsanschluß zum Liefern des digitalen Signals. Eine derartige Anordnung ist aus der Patentschrift EP 387.813 A2 bekannt.
In der bekannten Anordnung wird die Entzerrung erreicht, indem die Entzerrfilter-Parameter in Reaktion auf das dem Steuersignaleingang zugeführte Steuersignal variiert werden. Das Steuersignal erhält man durch Messen der Bitfehlerrate in dem digitalen Signal, das man nach der Detektion erhält. Das erhaltene Steuersignal steht mit dem Maß der im digitalen Signal vorhandenen Bitfehlerrate in Zusammenhang und ist derart beschaffen, daß eine Entzerrung erreicht wird, um die genannte Bitfehlerrate zu minimieren.
Die bekannte Anordnung hat den Nachteil, daß es manchmal zu einer fehlerhaften Entzerrung kommt, was zu einem verzerrten Ausgangssignal führt.
Außerdem wird in der Patentschrift EP-A 322.079 eine Anordnung zum Empfangen eines digitalen Signals von einem Übertragungsmedium beschrieben, wobei die Anordnung folgendes umfaßt:
- Eingangsmittel zum Empfangen eines Signals vom Übertragungsmedium,
- variable Entzerrungsmittel mit einem Eingang, der mit einem Ausgang der Eingangsmittel verbunden ist, einem Steuersignaleingang zum Empfangen eines Steuersignals und einem Ausgang zum Liefern eines entzerrten Ausgangssignals,
- Signaldetektormittel mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, und einem Ausgang zum Liefern eines ersten digitalen Signals,
- Entzerrer-Steuersignal-Generatormittel mit einem Ausgang zum Liefern eines Entzerrer-Steuersignals, wobei dieser Ausgang mit dem Steuersignaleingang der Entzerrungsmittel verbunden ist,
- einen Ausgangsanschluß zum Liefern des digitalen Signals,
- Bitgruppierungs-Auswahlmittel mit einem Eingang, der mit dem Ausgang der Signaldetektormittel verbunden ist, und mit einem Ausgang zum Liefern eines ersten Auswahlsignals auf die Erkennung von mindestens einer spezifizierten Bitgruppierung hin, die in dem Signal enthalten ist, welches ihrem Eingang zugeführt wird.
Die Erfindung hat zur Aufgabe, eine Anordnung zu schaffen, die eine stabilere Entzerrung liefert.
Die Anordnung ist dadurch gekennzeichnet, daß die Auswahlmittel einen weiteren Ausgang besitzen, um auf die Erkennung von mindestens einer weiteren spezifizierten Bitgruppierung hin, die in dem Signal enthalten ist, welches ihrem Eingang zugeführt wird, ein zweites Auswahlsignal zu liefern, wobei die Bitgruppierungs-Auswahlmittel so ausgelegt sind, daß Bitgruppierungen gewählt werden, die Signalabschnitten in der Signalkurve am Ausgang des variablen Entzerrers entsprechen, um auf diese Weise Signalabschnitte zu wählen, die geeignet sind, um hiervon ein erstes und ein zweites Steuersignal für die variablen Entzerrungsmittel abzuleiten, -Abtast-und-Halte-Mittel mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, einem Steuersignaleingang, der mit dem Ausgang der Bitgruppierungs-Auswahlmittel verbunden ist, und einem Ausgang, der mit einem Eingang der Entzerrer-Steuersignal-Generatormittel verbunden ist, wobei die Abtast-und-Halte-Mittel vorgesehen sind, um das ihrem Eingang unter dem Einfluß des ersten Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise zumindest einen ersten Abtastwert zu erhalten; um das ihrem Eingang unter dem Einfluß des zweiten Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise zumindest einen zweiten Abtastwert zu erhalten; und um den ersten und den zweiten Abtastwert an ihren Ausgang weiterzuleiten, wobei die Entzerrer-Steuersignal-Generatormittel vorgesehen sind, um das erste und das zweite Steuersignal auf den Empfang des ersten und des zweiten Abtastwertes hin zu erzeugen, wobei sich das erste Steuersignal auf eine erste arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht und das zweite Steuersignal sich auf eine zweite arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht, wobei die erste und die zweite Kombination sich voneinander unterscheiden, indem eine von der ersten und der zweiten arithmetischen Kombination eine Addition des ersten Abtastwertes und des zweiten Abtastwertes umfaßt und die andere von der ersten und der zweiten arithmetischen Kombination den Schritt der Differenzermittlung zwischen dem ersten und dem zweiten Abtastwert umfaßt.
Als eine Alternative beinhaltet die Anordnung zum Empfangen eines digitalen Signals von einem Übertragungsmedium:
- Eingangsmittel zum Empfangen eines Signals vom Übertragungsmedium,
- variable Entzerrungsmittel mit einem Eingang, der mit einem Ausgang der Eingangsmittel verbunden ist, einem Steuersignaleingang zum Empfangen eines Steuersignals und einem Ausgang zum Liefern eines entzerrten Ausgangssignals,
- Signaldetektormittel mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, und einem Ausgang zum Liefern eines ersten digitalen Signals,
- Entzerrer-Steuersignal-Generatormittel mit einem Ausgang zum Liefern eines Entzerrer-Steuersignals, wobei dieser Ausgang mit dem Steuersignaleingang der Entzerrungsmittel verbunden ist,
- einen Ausgangsanschluß zum Liefern des digitalen Signals,
- Bitgruppierungs-Auswahlmittel mit einem Eingang, der mit dem Ausgang der Signaldetektormittel verbunden ist, und mit einem Ausgang, um auf die Erkennung einer spezifizierten Bitgruppierung hin, die in dem Signal enthalten ist, welches seinem Eingang zugeführt wird, ein Auswahlsignal zu liefern, wobei die Bitgruppierungs-Auswahlmittel (14a) so ausgelegt sind, daß Bitgruppierungen gewählt werden, um einen Signal abschnitt in der Signalkurve am Ausgang des variablen Entzerrers zu wählen, der einem Signalabschnitt entspricht, der geeignet ist, um hiervon ein erstes und ein zweites Steuersignal für die variablen Entzerrungsmittel abzuleiten,
- Abtast-und-Halte-Mittel mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, einem Steuersignaleingang, der mit dem Ausgang der Bitgruppierungs-Auswahlmittel verbunden ist, und einem Ausgang, der mit einem Eingang der Entzerrer-Steuersignal-Generatormittel verbunden ist, wobei die Abtast-und-Halte-Mittel vorgesehen sind, um das ihrem Eingang zugeführte Signal unter dem Einfluß des Auswahlsignals abzutasten und zu halten, um auf diese Weise zumindest einen ersten Abtastwert und zumindest einen zweiten Abtastwert zu erhalten; und um den ersten und den zweiten Abtastwert an ihren Ausgang weiterzuleiten, wobei der erste und der zweite Abtastwert nicht zeitlich zusammenfallen, wobei die Entzerrer-Steuersignal-Generatormittel vorgesehen sind, um das erste und das zweite Steuersignal auf den Empfang des ersten und des zweiten Abtastwertes hin zu erzeugen, wobei sich das erste Steuersignal auf eine erste arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht und das zweite Steuersignal sich auf eine zweite arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht, wobei die erste und die zweite Kombination sich voneinander unterscheiden, indem eine von der ersten und der zweiten arithmetischen Kombination eine Addition des ersten Abtastwertes und des zweiten Abtastwertes umfaßt und die andere von der ersten und der zweiten arithmetischen Kombination den Schritt der Differenzermittlung zwischen dem ersten und dem zweiten Abtastwert umfaßt.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine Wiedergabeanordnung zur Durchführung einer Nyquist-1- Detektion;
Fig. 2 eine Nyquist-1-Detektion eines isolierten positiven Stufenübergangs im Schreibstrom auf dem Band;
Fig. 3 eine Tabelle, die das Verhalten des in Reaktion auf einen Stufenübergang des Schreibstroms auf dem Band ausgelesenen Signals als Funktion von ver schiedenen Entzerrer-Einstellungen ausgelesenen Signals erläutert;
Fig. 4 den Einfluß einer fehlerhaften Entzerrer-Einstellung auf das in Reaktion auf zwei Stufenübergänge in einem Abstand von 2T ausgelesene Signal;
Fig. 5 eine weitere beispielhafte Ausführungsform einer Wiedergabeanordnung zur Durchführung einer Nyquist-1-Detektion;
Fig. 6A eine Ausführungsform des Steuersignalgenerators, und Fig. 6B eine Ausführungsform des variablen Entzerrers in der Anordnung aus Fig. 5;
die Fig. 7, 8, 9 und 10 die variable Entzerrungsfunktion ausgeführt für eine Anzahl von Signalverläufen;
Fig. 11A eine weitere Ausführungsform einer Wiedergabeanordnung zur Durchführung einer Nyquist-1-Detektion, und Figur Z1B eine Ausführungsform des Steuersignalgenerators in der Anordnung aus Fig. 11A;
Fig. 12 eine PR4-Detektion (partial response class 4) eines isolierten positiven Stufenübergangs im Schreibstrom auf dem Band;
Fig. 13 den Einfluß einer fehlerhaften Entzerrer-Einstellung auf das in Reaktion auf die beiden Stufenübergänge in einem Abstand von 2r ausgelesene Signal;
Fig. 14 eine Ausführungsform einer Wiedergabeanordnung zur Durchführung einer PR4-Detektion;
die Fig. 15 und Fig. 16 die variable Entzerrungsfunktion, ausgeführt für eine Anzahl von Signalverläufen;
Fig. 17 eine zweite Ausführungsform zur Durchführung einer PR4-Detektion;
die Fig. 18 und 19 eine Full-Response-Detektion eines isolierten positiven Stufenübergangs im Schreibstrom;
Fig. 20 den Einfluß einer fehlerhaften Entzerrer-Einstellung auf das in Reaktion auf die beiden Stufenübergänge in einem Abstand von 2τ ausgelesene Signal;
Fig. 21 eine Ausführungsform einer Wiedergabeanordnung zur Durchführung einer Full-Response-Detektion;
Fig. 22 eine zweite Ausführungsform einer Wiedergabeanordnung zur Durchführung einer Full-Response-Detektion;
Fig. 23 einige beispielhafte Darstellungen von Signalen, die in einem Full-Response-Detektionssystem auftreten;
Fig. 24 eine dritte Ausführungsform für eine Full-Response-Detektion;
die Fig. 25 und 26 weitere erläuternde Darstellungen von isolierten Impulsen, und
Fig. 27 eine erläuternde Darstellung eines isolierten Stufenübergangs.
Um die Grundlage der Erfindung zu erläutern, wird Bezug auf die Nyquist-1- oder PR1-(partial response class 1) Erkennung eines positiven Stufenübergangs im Schreibstrom eines Aufzeichnungsträgers genommen.
Fig. 1 zeigt eine Anordnung zum Lesen eines digitalen Signals von einem magnetischen Aufzeichnungsträger in Übereinstimmung mit dem Prinzip der Nyquist-1-Detektion. Signale, die mit Hilfe des Lesekopfes 1 vom Aufzeichnungsträger gelesen werden, werden im Vorverstärker 3 verstärkt und in einem Vorentzerrer 4 vorentzerrt. Der Vorentzerrer 4 führt eine solche HF-Anhebung durch, daß das ausgelesene Signal in Abhängigkeit von der Frequenz geformt wird und eine Nyquist-1-Erkennung des Signals im Detektor 10 möglich wird. Der Vorentzerrer 4 kompensiert die Verluste, die im Aufzeichnungskanal auftreten. Diese Verluste sind unter anderem auf die Eigenschaften des verwendeten Bandes und die Qualität des Kontaktes zwischen Band und Kopf zurückzuführen.
Infolge der Erkennung im Bit-Detektor 10 erscheint eine Gruppierung von erkannten Bits am Ausgangsanschluß 12.
Fig. 2a zeigt den positiven Übergang im Schreibstrom als Funktion der Zeit.
Der Übergang in Fig. 2a wird auf dem Aufzeichnungsträger aufgezeichnet, durch den Differenzierkopf 1 ausgelesen und im Vorentzerrer 4 in Größe und Phase entsprechend dem Nyquist-1-Kriterium geformt, was im Idealfall zu dem in den Fig. 2b und 2c dargestellten Signalverlauf führt. Bei dem in Fig. 2b dargestellten Signal handelt es sich in der Tat um den idealen analogen Signalverlauf am Ausgang des Vorentzerrers 4. Das in Fig. 2c dargestellte Signal ist ein abgetastetes Signal, das im Detektor 10 von dem Signal aus Fig. 2b abgeleitet wurde, indem zu den Abtastzeitpunkten.., -3τ, -2τ, -τ, 0, τ, 2τ, 3τ, ... Abtastwerte von dem Signal aus Fig. 2b genommen wurden. Das erhaltene abgetastete Signal hat die Form eines isolierten Impulses zum Zeitpunkt t = 0. Die Abtastwerte zu den anderen Zeitpunkten haben eine Amplitude von Null. Dieses abgetastete Signal führt zu einem digitalen Signal am Ausgang des Detektors 10, das durch die folgende Bitgruppierung ausgedrückt werden kann: (..., 0, 0, 1, 0, 0, ...).
Die Abtastzeitpunkte werden mit Hilfe einer PLL-Schaltung auf eine solche Weise abgeleitet, daß hauptsächlich zum Zeitpunkt des Auftretens der maximalen Amplitude in dem Signalverlauf aus Fig. 2b ein einzelner Abtastzeitpunkt vorliegt.
Eine ungeeignete Entzerrung während des Auslesens verändert die Impulsbreite des Signals aus Fig. 2b, was zu Abtastpunkten in der Nähe des isolierten Impulses führt, die von Null abweichen. In den Fig. 2d und 2e ist diese Auswirkung dargestellt, wenn die niedrig(er)en Frequenzen im Ausgangssignal des Vorentzerrers 4 im Vergleich zu den hohen (höheren) Frequenzen im genannten Ausgangssignal zu stark angehoben werden. Der isolierte Nyquist-1-förmige Impuls ist zu breit, was zu einer Intersymbolstörung mit positivem Betrag zu den Zeitpunkten t = -τ und t = τ führt. Das abgetastete Signal kann jetzt ausgedrückt werden als (..., ~0, δ, 1 - 2δ, δ, ~0, ...).
Fig. 2f zeigt eine Situation, in der die Übertragung im Übertragungspfad bis zum Ausgang des Vorentzerrers 4 so beschaffen ist, daß hohe (höhere) Frequenzen in dem übertragenen Signal im Vergleich zu den niedrig(er)en Frequenzen zu stark angehoben werden. In diesem Fall liegt eine Intersymbolstörung mit negativem Betrag für die Abtastpunkte zu den Zeitpunkten t = -τ und t = τ vor, und diese haben eine negative Amplitude. Das abgetastete Signal kann jetzt ausgedrückt werden als (..., ~0, -δ, 1 + 2δ, -δ, ~0, ...).
Fig. 2g zeigt die Auswirkung auf das ausgelesene Signal, wenn die Übertragung im Übertragungspfad bis zum Ausgang des Vorentzerrers 4 eine Verzögerung aufweist, die bei hohen (höheren) Frequenzen größer ist als bei niedrig(er)en Frequenzen. Das Ergebnis ist ein asymmetrischer Verlauf, wobei der Neigungswinkel der Kurve für Zeiten größer als Null größer ist als für Zeiten kleiner als Null. Fig. 2h zeigt das entsprechende abgetastete Signal. Wie aus dieser Figur klar hervorgeht, liegt zum Zeitpunkt t = -τ ein Abtastpunkt mit positiver Amplitude vor und zum Zeitpunkt t = τ ein Abtastpunkt mit negativer Amplitude. Das abgetastete Signal kann jetzt ausgedrückt werden als (..., ~0, δ, 1, -δ, ~0, ...).
Fig. 21 zeigt die Auswirkung auf das ausgelesene Signal, wenn die Übertragung im Übertragungspfad bis zum Ausgang des Vorentzerrers eine Verzögerung aufweist, die bei hohen (höheren) Frequenzen kleiner ist als bei niedrig(er)en Frequenzen. Das Ergebnis ist wiederum ein asymmetrischer Verlauf, wobei der Neigungswinkel der Kurve für Zeiten kleiner als Null größer ist als für Zeiten größer als Null. Fig. 2j zeigt das entsprechende abgetastete Signal. Wie aus dieser Figur klar hervorgeht, liegt zum Zeitpunkt t = -τ ein Abtastpunkt mit negativer Amplitude vor und zum Zeitpunkt t = τ ein Abtastpunkt mit positiver Amplitude. Das abgetastete Signal kann jetzt ausgedrückt werden als (..., ~0, -δ, 1, δ, ~0, ...).
Der Zusammenhang zwischen der Verzögerung D(f) und der Phasendifferenz φ(f) wird im folgenden erläutert.
Die Phasendifferenz φ(f) ist die Differenz der Phase zwischen den Frequenzanteilen des tatsächlichen Signalverlaufs, wie dem Signal aus Fig. 2g oder 2i, und des erforderlichen Signalverlaufs, wie in Fig. 2b. Die Kurve der Phasendifferenz φ(f) als Funktion der Frequenz kann konstant sein, zum Beispiel φ&sub0;. Allgemeiner ist die Phasendifferenz φ(f) gleich φ&sub0; - ωTc, wobei Tc eine Verzögerung ist, die für alle Frequenzen konstant ist, und ω = 2πf.
Die Verzögerung D(ω&sub0;) für ein niederfrequentes Signal mit einer Frequenz ω&sub0; ist definiert als
D(ω&sub0;) = -φ/ω&sub0;.
Diese Verzögerung entspricht also -φ&sub0;/ω&sub0; + Tc.
Die Verzögerung D(ω&sub1;) für ein hochfrequentes Signal mit einer Frequenz ω&sub1; entspricht also -φ&sub0;/ω&sub1; + Tc. Die Differenz in der Verzögerung entspricht also - φ&sub0;/ω&sub0; + φω&sub0;/ω&sub1; . Die allgemeine Verzögerung von Tc ist verschwunden und spielt daher keine relevante Rolle.
Im Fall eines positiven φ&sub0; bedeutet dies, daß die Verzögerung Dh für hohe (höhere) Frequenzen größer ist als die Verzögerung D&sub1; für niedrig(er)e Frequenzen.
Im Fall eines negativen Wertes für φ&sub0; bedeutet dies, daß die Verzögerung Dh für hohe (höhere) Frequenzen geringer ist als die Verzögerung D&sub1; für niedrig(er)e Frequenzen.
Aus der obigen Beschreibung wird klar, daß bei einem isolierten Stufenübergang im Schreibstrom die Amplituden der Abtastwerte zu den Zeitpunkten t = -τ und t = τ während des Auslesens einen Hinweis auf die Abweichung des am Ausgang des Vorentzerrers 4 vorliegenden stufenförmigen Signalverlaufs von dem idealen stufenförmigen Signalverlauf gemäß der Kurve aus Fig. 2b geben. Sie können also benutzt werden, um eine zusätzliche Entzerrung im variablen Entzerrer 5 durchzuführen, so daß man den Signalverlauf aus Fig. 2b am Ausgang des variablen Entzerrers 5 erhält. In Tabelle von Fig. 3 sind alle möglichen Situation aufgeführt, die für die Abtastwerte a(t = -τ) und a(t = τ) auftreten können, welche unmittelbar neben dem isolierten Impuls bei t = 0 liegen, und die Schlußfolgerungen angegeben, die aus diesen Situationen abgeleitet werden können.
Wenn die HF-Entzerrung korrekt ist, bedeutet dies, daß keine weitere Entzerrung bezüglich der Größe durch den Entzerrer 5 vorgenommen zu werden braucht.
Ist die HF-Entzerrung zu gering, bedeutet dies, daß eine weitere Entzerrung bezüglich der Größe durch den Entzerrer 5 erforderlich ist, so daß die Signale in einer Region niedrig(er)er Frequenzen des Betriebsfrequenzbereiches im Vergleich zu den Signalen in einer hoch- bzw. höherfrequenten Region des Betriebsfrequenzbereiches abgeschwächt werden, oder daß die Signale in der höherfrequenten Region im Vergleich zu den Signalen in der Region niedrig(er)er Frequenzen verstärkt werden.
Ist die HF-Entzerrung zu hoch, bedeutet dies, daß eine weitere Entzerrung bezüglich der Größe durch den Entzerrer 5 erforderlich ist, so daß die Signale in der Region niedrig(er)er Frequenzen im Vergleich zu den Signalen in der hoch- bzw. höherfrequenten Region verstärkt werden, oder daß die Signale in der hoch- bzw. höherfrequenten Region im Vergleich zu den Signalen in der Region niedrig(er)er Frequenzen abgeschwächt werden.
Wenn die Differenz in der Verzögerung Null beträgt, bedeutet dies, daß φ&sub0; gleich null ist. Das bedeutet, daß keine weitere Entzerrung bezüglich der Phase vorgenommen werden muß.
Wenn φ&sub0; nicht gleich Null ist, bedeutet dies, daß eine Entzerrung bezüg lich der Phase durch das variable Entzerrungsmittel durchgeführt werden muß, so daß das variable Entzerrungsmittel einen Phasenverlauf φ realisiert, der -φ&sub0; entspricht.
Eine ausführlichere Beschreibung der Funktion des variablen Entzerrungsmittels 13, das den variablen Entzerrer 5 und das Entzerrer-Steuersignal-Generatormittel 13.1 umfaßt, wird an späterer Stelle unter Bezugnahme auf die Fig. 5 bis 11 folgen.
Es ist zu beachten, daß der Vorentzerrer 4 und der variable Entzerrer 5 in einem einzelnen variablen Entzerrungsabschnitt kombiniert werden können, der sowohl die Vorentzerrer-Eigenschaften als auch die Eigenschaften des variablen Entzerrers realisiert.
Es ist weiterhin zu beachten, daß die Schlußfolgerungen in der Tabelle aus Fig. 3 nur für Situationen gelten, in denen nachfolgende Übergänge im Schreibstrom zeitlich gesehen nicht zu dicht aufeinander erfolgen. Dies kann unter Bezugnahme auf Fig. 4 erläutert werden. Fig. 4a zeigt eine Situation, in der ein positiver Übergang im Zeitintervall 2τ vor dem Auftreten eines negativen Übergangs auftritt. Fig. 4b zeigt das in Reaktion auf den positiven Übergang ausgelesene Signal, und Fig. 4c zeigt das in Reaktion auf den negativen Übergang ausgelesene Signal. Wie aus diesen Figuren ersichtlich ist, ist die HF-Entzerrung zu gering. Die Gesamtreaktion auf beide Übergänge ist als abgetastetes Signal in Fig. 4d dargestellt, wobei davon ausgegangen wird, daß für den Aufzeichnungskanal das Überlagerungsprinzip gilt. Das Signal in Fig. 4d ist die Summe der Signale aus den Fig. 4b und 4c, abgetastet zu den Zeitpunkten ..., -τ, 0, τ, 2τ, 3τ, ... Wie aus Fig. 4d ersichtlich, ist die Signalamplitude bei t = τ Null, da die positive Signalamplitude bei t = τ in Fig. 4b die negative Amplitude bei t = τ in Fig. 4c aufhebt. Die Detektion der Signalamplitude bei t = τ könnte zu der Schlußfolgerung führen, daß keine Intersymbolstörung vorhanden ist, was in der Tat nicht der Fall ist, wie die Fig. 4b und 4c zeigen. Die Situation aus Fig. 4a, wo der digitale Schreibstrom in Form von (..., -1, 1, 1, -1, ...) vorliegt, ist daher für die Bestimmung einer fehlerhaften Entzerrung weniger geeignet.
Aus den Fig. 2e und 2h ist klar, daß davon ausgegangen wird, daß eine fehlerhafte Entzerrung während des Auslesens eines positiven oder negativen Übergangs einen wesentlichen Einfluß auf die Signalwerte in direkter Nachbarschaft der Zeitpunkte t = ±τ oder des Zeitpunktes t = 0 hat, und daß dieser Einfluß für Zeit punkte, die weiter von dem Zeitpunkt t = 0 entfernt liegen, vernachlässigt werden kann. Dies wird in den obigen Fig. 2e, 2f, 2h und 2j veranschaulicht, indem die Amplitude des abgetasteten Signals für die Zeitpunkte 2τ und -2τ und weiter von t = 0 entfernt gleich Null gesetzt wird. Das bedeutet, daß die Wechselwirkung zwischen zwei aufeinanderfolgenden Übergängen, wie sie in bezug auf Fig. 4 beschrieben wird, als vernachlässigbar zu betrachten ist, sobald zwei aufeinanderfolgende Übergänge mindestens τ zeitlich auseinander liegen. Da dies auch der Fall für einen unmittelbar vorhergehenden Übergang sein sollte, kann daher gefolgert werden, daß ein positiver Übergang benutzt werden kann, um das Maß der Entzerrung zu bestimmen, wenn das digitale Schreibsignal in der Form (..., -1, -1, -1, 1, 1, 1, ...) vorliegt oder im Idealfall das abgetastete Signal (..., 0, 0, 1, 0, 0, ...) entspricht. Auf die gleiche Weise kann ein negativer Übergang im Schreibstrom benutzt werden, wenn das digitale Schreibsignal (.., 1, 1, 1, -1, -1, -1) ist, was im Idealfall zu einem abgetasteten Signal in der Form der Gruppierung von Abtastwerten (..., 0, 0, -1, 0, 0, ...) führt. Nach der Gleichrichtung im Detektor 10 führen beide abgetasteten Signale zu einem erkannten Bitsignal in Form von (.., 0, 0, 1, 0, 0, ...) am Ausgang 12. Die beiden Null-Abtastwerte zu den Zeitpunkten ±τ, die dem isolierten Impuls zum Zeitpunkt t = 0 unmittelbar benachbart sind, dienen zur Bestimmung der korrekten Entzerrung. Das bedeutet, daß jedesmal eine Bitgruppierung (0, 0, 1, 0, 0) im digitalen Auslesesignal am Ausgang 12 erkannt werden sollte.
Die Wahrscheinlichkeit des Auftretens einer solchen Bitgruppierung ist recht gering, nämlich 2&supmin;&sup5;, wenn man davon ausgeht, daß die Bitmuster zufällig sind. Um die Anzahl der Situationen zu steigern, die zur Bestimmung der korrekten Entzerrung benutzt werden können, könnte man die Situationen detektieren, in denen das digitale Auslesesignal die folgenden Gruppierungen von drei Bits (0, 0, 1) und (1, 0, 0) getrennt enthält. Die Wahrscheinlichkeit des Auftretens dieser Bitgruppierungen ist höher, nämlich 2&supmin;³ für jede Gruppierung. Der mittlere Abtastwert in der Gruppierung von drei Abtastwerten des abgetasteten Signals, die einer der beiden obigen Gruppierungen von drei Bits in dem digitalen Ausgangssignal entspricht, sollte jetzt zur Bestimmung der korrekten Entzerrung benutzt werden. Der Wert des mittleren Abtastpunktes in der Gruppierung von drei Abtastpunkten, die der Bitgruppierung (0, 0, 1) entspricht, und der Wert des mittleren Abtastpunktes in der Gruppierung von Abtastpunkten, die der Bitgruppierung (1, 0, 0) entspricht, können als Abtastwerte a(t = -τ) bzw. a(t = τ) in der Tabelle aus Fig. 3 verwendet werden.
Es ist hier zu beachten, daß die Sequenz mit den beiden Nullen vor und nach dem Bit "1" eine optimale Sequenz ist. Längere Sequenzen mit mehr als zwei "0"- Bits vor oder nach dem "1"-Bit können auch als Erkennungskriterium verwendet werden. Die Wahrscheinlichkeit des Auftretens von solchen Sequenzen ist jedoch geringer, je länger die Sequenzen sind, so daß es länger dauert, bevor die korrekte Einstellung des variablen Entzerrers erreicht wird. Kürzere Sequenzen, zum Beispiel die Sequenzen (0, 1), (0, -1), (1, 0) und (-1, 0) könnten unter manchen Umständen ebenfalls als Auswahlkriterium dienen, weil sie die oben angegebenen längeren Sequenzen enthalten.
Eine Reihe von weiteren Ausführungsformen der Anordnung aus Fig. 1 zur Realisierung einer Nyquist-1-Auslesung wird weiter unten unter Bezugnahme auf die Fig. 5 bis 11 beschrieben.
Fig. 5 zeigt eine Ausführungsform der Anordnung aus Fig. 1 zur Wiedergabe eines digitalen Signals von einer Spur auf einem Aufzeichnungsträger, die eine weitere Ausgestaltung des Entzerrer-Steuerabschnitts 13 darstellt. Die Ausführungsform umfaßt ein Lesemittel mit einem Lesekopf 1, bei dem es sich um einen stationären Kopf handeln kann oder um einen Kopf, der auf einer rotierenden Trommel angebracht ist. Ein Ausgang 2 des Lesemittels ist über den Vorverstärker 3 und den Vorentzerrer 4 mit einem Eingang des variablen Entzerrers 5 verbunden. Der Entzerrer 5 ist ausgelegt, um das seinem Eingang zugeführte Signal hinsichtlich Größe und Phase (oder Verzögerung) in Abhängigkeit von der Frequenz zu entzerren, und zwar in Reaktion auf die den Steuereingängen 6 und 7 zugeführten Steuersignale. Das entzerrte Signal wird dem Ausgang 8 zugeführt. Das Ausgangssignal des Entzerrers 5, bei dem es sich um ein analoges Signal handelt, wird einem Eingang 9 der Detektormittel 10 zugeführt. Die Detektormittel 10 können in Form eines Viterbi-Detektors vorliegen. Die Detektormittel 10 umfassen zwei Abschnitte, Abschnitt 10a und Abschnitt 10b. In dem Detektorabschnitt 10a wird ein Abtastfrequenzsignal mit Hilfe einer im Detektorabschnitt 10a enthaltenen PLL-Schaltung (nicht abgebildet) abgeleitet, wobei die PLL-Schaltung zu diesem Zweck zum Beispiel das Ausgangssignal des variablen Entzerrers 5 erhält. Das dem Eingang 9 des Detektorabschnitts 10a zugeführte analoge Signal wird mit der genannten Abtastfrequenz abgetastet, um abgetastete Werte zu erhalten. Die genannten abgetasteten Werte werden in einem Komparator (nicht abgebildet) mit einem positiven und einem negativen Schwellwert verglichen. Abtastwerte, die den positiven Schwellwert überschreiten, sind die "1"-Bits, Abtastwerte, die den negativen Schwellwert unterschreiten, sind die "-1"-Bits, und Abtastwerte, die beide Schwellwerte nicht über- bzw. unterschreiten, sind die "0"-Bits. Dies führt zu einem dreiwertigen Bitstrom mit Bits, die an den Abtastzeitpunkten..., -3τ, -2τ, -τ, 0, τ, 2τ, 3τ, ... auftreten. Der Detektorabschnitt 10b umfaßt einen Gleichrichter (nicht abgebildet), um die "-1"-Bits gleichzurichten, wodurch man im Bitstrom "1"-Bits erhält. Der auf diese Weise erhaltene Bitstrom wird dem Ausgangsanschluß 12 der Anordnung zugeführt.
Der Ausgang des Detektorabschnitts 10a ist mit einem Eingang einer Auswahlschaltung 14a zur Auswahl der Bitgruppierungen (0, 0, 1, 0, 0) und (0, 0, -1, 0, 0) in dem nicht-gleichgerichteten Ausgangssignal des Detektors 10a verbunden. Die Auswahlschaltung 14a enthält zu diesem Zweck die Auswahlstufen 15c und 15d zur Auswahl der jeweiligen Bitsequenzen (0, 0, 1, 0, 0) und (0, 0, -1, 0, 0). Die Ausgänge der Stufen 15c und 15d sind mit einem ODER-Gatter 17 verbunden. Ein Ausgang des ODER-Gatters 17 ist mit den Ausgängen 18 und 20 der Gruppierungs-Auswahlschaltung 14a verbunden. Die Bitgruppierungs-Auswahlschaltung 14a erzeugt Auswahlsignale an den Ausgängen 18 und 20, wenn die Auswahlstufen 15c bzw. 15d entweder eine Bitsequenz (0, 0, 1, 0, 0) oder eine Bitsequenz (0, 0, -1, 0, 0) erkannt haben. Wenn ein Auswahlsignal auftritt, wird das Analogsignal, das zu der Bitsequenz (0, 0, 1, 0, 0) oder (0, 0, -1, 0, 0) in dem nicht-gleichgerichteten Bitstrom am Ausgang des Detektors 10a geführt hat, zu genau dem Zeitpunkt abgetastet, der mit dem Zeitpunkt des Auftretens des (Null-)Bits direkt neben dem "1"- oder "-1"-Bit an seiner linken und seiner rechten Seite in der Bitsequenz (0, 0, 1, 0, 0) bzw. (0, 0, -1, 0, 0) übereinstimmt.
Der Ausgang 8 des variablen Entzerrers 5 ist über eine erste Verzögerungseinheit 30 mit einem Signaleingang 34 der Abtast-und-Halte-Einheit 26 verbunden und über eine zweite Verzögerungseinheit 32 mit einem Signaleingang 36 der Abtast- und-Halte-Einheit 28. Die Ausgänge 38 und 40 der Abtast-und-Halte-Einheiten 26 und sind mit den Eingängen 42 bzw. 44 eines Entzerrer-Steuersignal-Generators 45 ver bunden. Der Ausgang 18 der Auswahlschaltung 14a ist mit einem Steuereingang der Abtast-und-Halte-Einheit 26 verbunden. Der Ausgang 20 der Auswahlschaltung 14a ist mit einem Steuereingang der Abtast-und-Halte-Einheit 28 verbunden.
Nach Empfang eines Auswahlsignals von der Auswahlschaltung 14a, das einer Abtast-und-Halte-Einheit zugeführt wird, tastet diese Einheit das ihrem Signaleingang zugeführte Analogsignal ab und hält den abgetasteten Wert während eines bestimmten Zeitintervalls fest, um diesen Wert einem der Eingänge des Entzerrer-Steuersignal-Generators 45 zuzuführen.
Die Verzögerungseinheiten 30 und 32 verzögern die ihren Eingängen zugeführten Signale um eine Zeitdauer von T&sub1; bzw. T&sub2;. Das Verzögerungsintervall T&sub1; wurde so gewählt, daß - bei Auftreten eines Auswahlsignals am Ausgang 18 der Auswahlschaltung 14a - das Analogsignal, welches zu der Bitsequenz (0, 0, 1, 0, 0) oder (0, 0, -1, 0, 0) in dem nicht-gleichgerichteten Bitstrom am Ausgang 11 der Detektorstufe 10a geführt hat, zu genau dem Zeitpunkt abgetastet wird, der dem Zeitpunkt des Auftretens des zweiten Bits in der Bitsequenz (0, 0, 1, 0, 0) oder (0, 0, -1, 0, 0) entspricht.
Wenn der Entzerrer 5 so einstellt wird, daß die Intersymbolstörung gleich Null ist, und wenn die Abtastzeitpunkte zeitlich so gelegen sind, daß ein einzelner Abtastzeitpunkt genau mit dem Zeitpunkt übereinstimmt, an dem der maximale Wert des Signalverlaufs aus Fig. 2b vorliegt, kann aus der Erläuterung in bezug auf Fig. 2 geschlossen werden, daß der Abtastwert des genannten Abtastpunktes des Analogsignals, der durch die Abtast-und-Halte-Einheit 26 abgetastet wird, eine Amplitude von Null hat. Bei einer fehlerhaften Einstellung des Entzerrers wird dieser Wert von Null abweichen.
Das Verzögerungsintervall T&sub2; wurde so gewählt, daß - bei Auftreten eines Auswahlsignals am Ausgang 20 der Auswahlschaltung 14a - das Analogsignal, welches zu der Bitsequenz (0, 0, 1, 0, 0) oder (0, 0, -1, 0, 0) in dem nicht-gleichgerichteten Bitstrom am Ausgang der Detektorstufe 10a geführt hat, zu genau dem Zeitpunkt abgetastet wird, der dem Zeitpunkt des Auftretens des vierten Bits in der Bitsequenz (0, 0, 1, 0, 0) oder (0, 0, -1, 0, 0) entspricht.
Wiederum kann aus der Erläuterung in bezug auf Fig. 2 geschlossen werden, daß bei einer korrekten Einstellung des Entzerrers 5 der Abtastwert des Ab tastpunktes des Analogsignals, der in der Abtast-und-Halte-Einheit 28 gewonnen wird, eine Amplitude von Null hat. Bei einer fehlerhaften Einstellung des Entzerrers 5 wird dieser Wert von Null abweichen.
Es ist jedoch zu beachten, daß es bei manchen Anwendungen erforderlich sein kann, das Analogsignal zu Zeitpunkten abzutasten, die etwas weiter als eine einzige Bitzeit T von dem Zeitpunkt des Auftretens der maximalen Amplitude im Impulsverlauf entfernt liegen.
Die Abtastwerte s&sub1; und s&sub2;, die in den Abtast-und-Halte-Schaltungen 26 und 28 abgeleitet werden, entsprechen in der Tat den Abtastwerten a(t = -τ) bzw. a(t = τ) in der Tabelle aus Fig. 3. Die Abtastwerte werden dem Entzerrer-Steuersignal-Generator 45 zugeführt. Dieser Generator 45 erzeugt ein erstes Steuersignal, das mit der Summe der Abtastwerte s&sub1; und s&sub2; in Beziehung steht, und dieses erste Steuersignal c&sub1; wird dem Ausgang 46 zugeführt. Genauer kann gesagt werden, daß sich das erste Steuersignal proportional zu der Summe beider Abtastwerte verhält. Der Generator 45 erzeugt weiterhin ein zweites Steuersignal c&sub2;, das in Beziehung zu der Differenz - zum Beispiel s&sub1; - s&sub2; - zwischen den beiden Abtastwerten steht. Genauer gesagt verhält sich dieses zweite Steuersignal proportional zu der Differenz zwischen beiden Abtastwerten.
Um zwischen den positiven Signalübergängen und den negativen Übergängen unterscheiden zu können, ist der Ausgang der Auswahlstufe 15c mit einem Eingang 39a des Generators 45 verbunden. Außerdem ist der Ausgang der Auswahlstufe 15d mit einem Eingang 39b des Generators 45 verbunden. Nach Erkennung eines positiven Übergangs wird dem Eingang 39a des Generators 45 ein Signal zugeführt, so daß der Generator 45 ein erstes und ein zweites Steuersignal erzeugt, welche die Bedingung c&sub1; = s&sub1; + s&sub2; bzw. c&sub2; = s&sub1; - s&sub2; erfüllen. Nach Erkennung eines negativen Übergangs wird dem Eingang 39b ein Signal zugeführt, so daß der Generator 45 ein erstes und ein zweites Steuersignal erzeugt, welche die Bedingung c&sub1; = -(s&sub1; + s&sub2;) bzw. c&sub2; = -(s&sub1; - s&sub2;) erfüllen.
Die auf diese Weise erhaltenen ersten und zweiten Steuersignale werden den Steuereingängen 6 bzw. 7 des variablen Entzerrers zugeführt, und zwar über die integrierenden Elemente I&sub1; und I&sub2;. Unter dem Einfluß des Ausgangssignals des integrierenden Elementes I&sub1;, das dem Eingang 6 zugeführt wird, wird der Entzerrer in Hinblick auf die Größe des Signalverlaufs als Funktion der Frequenz so gesteuert, daß das erste Steuersignal im wesentlichen gleich Null wird. Das bedeutet, daß bei einem positiven ersten Steuersignal die Hochfrequenzanhebung gesteigert wird (das bedeutet: die Größe der Entzerrer-Kennlinie in dem Bereich hoher (höherer) Frequenzen wird erhöht oder die Größe der Entzerrer-Kennlinie in dem Bereich niedriger (niedrigerer) Frequenzen wird verringert), und daß bei einem negativen ersten Steuersignal die Hochfrequenzanhebung verringert wird (das bedeutet, die Größe der Entzerrer-Kennlinie in dem Bereich hoher (höherer) Frequenzen wird verringert oder die Größe der Entzerrer-Kennlinie in dem Bereich niedriger (niedrigerer) Frequenzen wird erhöht).
Unter dem Einfluß des Ausgangssignals des integrierenden Elementes 12, das dem Eingang 7 zugeführt wird, wird der Entzerrer in Hinblick auf den Phasengang (Verzögerung) als Funktion der Frequenz so gesteuert, daß das zweite Steuersignal im wesentlichen gleich Null wird. Das bedeutet, daß bei einem positiven zweiten Steuersignal (das heißt: Dh - D&sub1; ist positiv) die Verzögerung im Bereich der hohen (höhreren) Frequenzen verringert wird oder die Verzögerung im Bereich niedriger (niedrigerer) Frequenzen gesteigert wird, und daß bei einem negativen zweiten Steuersignal (das heißt: Dh - D&sub1; ist negativ) die Verzögerung im Bereich hoher (höherer) Frequenzen gesteigert wird oder die Verzögerung im Bereich niedriger (niedrigerer) Frequenzen verringert wird.
Fig. 6A zeigt eine Ausführungsform des Steuersignal-Generators 45 aus Fig. 5. Der Generator 45 umfaßt zwei invertierende Elemente 155 und 156, zwei Schalter 151 und 152, zwei Signalkombinationseinheiten 153 und 154 sowie einen Schaltsignal-Generator 150. Die Signalkombinationseinheit 153 funktioniert als Addierer und die Kombinationseinheit 154 als Subtraktor. Wenn ein Auswahlsignal an den Eingang 39a angelegt wird, erzeugt der Schaltsignal-Generator 150 ein solches Signal, daß sich die Schalter 151 und 152 wie abgebildet in ihren oberen Positionen befinden. An den Ausgängen 46 bzw. 48 stehen die Ausgangssignale c&sub1; und c&sub2; an, die s&sub1; + s&sub2; bzw. s&sub1; - s&sub2; entsprechen. Wenn dem Eingang 39b ein Auswahlsignal zugeführt wird, erzeugt der Schaltsignal-Generator 150 ein solches Signal an seinem Ausgang, daß sich die Schalter 151 und 152 in ihren unteren Positionen befinden. Die nun den Ausgängen 46 bzw. 48 zugeführten Ausgangssignale c&sub1; und c&sub2; entsprechen -(s&sub1; + s&sub2;) bzw. -(s&sub1; - s&sub2;).
Eine Ausführungsform des Entzerrers 5, die in der Lage ist, eine solche Steuerung unter dem Einfluß der Ausgangssignale der integrierenden Elemente I&sub1; und I&sub2; auszuführen, wird im folgenden näher beschrieben.
Fig. 6B zeigt eine Ausführungsform des variablen Entzerrers 5 mit einem ersten Entzerrerabschnitt 5a zur Realisierung einer Entzerrung bezüglich der Größe und mit einem zweiten Abschnitt 5b zur Realisierung einer Entzerrung bezüglich der Phase. Der Abschnitt 5a empfängt über den Steuersignaleingang 6 das Ausgangssignal von dem integrierenden Element I&sub1;. Der Abschnitt 5b erhält über den Steuersignaleingang 7 das Ausgangssignal von dem integrierenden Element I&sub2;. Der Abschnitt 5a umfaßt eine Reihenanordnung von Verzögerungsleitungen 100 und 102, eine Signalkombinationseinheit 106 in Form eines Signaladdierers, eine Multiplikationseinheit 104 und eine Signalkombinationseinheit 108 in Form eines Signaladdierers. Die Verzögerungseinheiten 100 und 102 verzögern das ihren Eingängen zugeführte Signal um das Zeitintervall τ. Der Eingang 4 ist mit einem zweiten Eingang des Signaladdierers 106 verbunden und der Ausgang der Verzögerungsleitung 100 ist mit einem zweiten Eingang des Addierers 108 verbunden. Die Multiplikationseinheit 104 multipliziert das Ausgangssignal des Addierers 106 mit einem Faktor p. Der Steuersignaleingang 6 ist mit einem Steuereingang der Multiplikationseinheit 104 verbunden, um den Multiplikationsfaktor p in Reaktion auf das Ausgangssignal des integrierenden Elementes I&sub1; zu steuern.
In Fig. 7 ist die Funktionsweise des Abschnitts 5a in bezug auf den analogen Signalverlauf aus Fig. 2d dargestellt. Dieser Signalverlauf ist auch in Fig. 7a abgebildet und zeigt den zu breiten Nyquist-1-förmigen Impuls. Dieser führt zu Signalamplituden ungleich Null, das heißt zu positiven Signalamplituden an den Zeitpunkten t = -τ und t = τ von δ, und zu einer Amplitude von 1-2δ zum Zeitpunkt t = 0. Das Signal in Fig. 7a ist das Ausgangssignal der ersten Verzögerungsleitung 100, das dem zweiten Eingang des Addierers 108 zugeführt wird. Das Signal von Fig. 7b stellt den Signalverlauf von Fig. 7a dar, wie er ein Zeitintervall τ früher am Eingang 4 empfangen wurde. Dieses Signal wird dem zweiten Eingang des Addierers 106 zugeführt. Das Signal von Fig. 7c stellt den Signalverlauf aus Fig. 7a am Ausgang der Verzögerungsleitung 102 - verzögert um ein Zeitintervall τ - dar; dieses Signal wird dem ersten Eingang des Addierers 106 zugeführt. Fig. 7d zeigt das Ausgangssignal des Addierers 106. Das Signal aus Fig. 7d hat die Signalwerte von δ, 1 - 2δ, 2δ, 1 - 2δ und δ zu den Zeitpunkten (t =) -2τ, -τ, 0, τ bzw. 2τ. In Reaktion auf das Ausgangssignal des integrierenden Elementes 11 multipliziert der Multiplizierer 104 das Signal aus Fig. 7d mit dem Faktor -2δ/(1 - 2δ), was zu den Signalwerten -δ²/(1 - 2δ), -δ, -2δ²/(1 - 2δ), -δ und - δ²/(1 - 2δ) zu den Zeitpunkten (t =) -2τ, -τ, 0, τ bzw. 2τ führt. Die Signalwerte mit dem Faktor δ² werden wieder ausgesondert, da δ als klein im Vergleich zu dem Wert 1 betrachtet wird. Fig. 7f zeigt das Ausgangssignal des Addierers 108. Wie aus Fig. 7f ersichtlich ist, sind die Signalwerte zu den Zeitpunkten (t = ) -2τ, -τ, 0, τ und 2τ gleich ~0, 0, ~(1 - 2δ), 0 bzw. 0. Das Ergebnis ist ein symmetrischer Verlauf mit Signalwerten von Null bei den Zeitpunkten t = -τ und t = τ.
Fig. 8 zeigt, wie der Abschnitt 5a einen Signalverlauf wie in Fig. 8a dargestellt verarbeitet, was der Situation entspricht, die in bezug auf Fig. 2f geschildert wurde. Die Impulsbreite ist zu klein, so daß zu den Zeitpunkten t = -τ und t = τ negative Amplituden vorliegen. Die Fig. 8b und 8c zeigen die an den beiden Eingängen des Addierers 106 anliegenden Signale. Fig. 8d zeigt das entsprechende Ausgangssignal des Addierers 106. Unter dem Einfluß des Ausgangssignals des integrierenden Elementes I&sub1; führt der Multiplizierer jetzt eine Multiplikation mit dem Faktor δ/(1 + 2δ) durch, so daß das Signal aus Fig. 8e an seinem Ausgang erscheint. Dieses Signal hat Amplituden von -δ²/(1 + 2δ), δ, -2δ²/(1 + 2δ), δ und -δ²(1 + 2δ) zu den Zeitpunkten (t = ) -2τ, -τ, 0, 7 bzw. 27. Die Signalwerte mit dem Faktor δ² werden wieder vernachlässigt, weil 6 als klein im Vergleich zum Wert 1 betrachtet wird. Fig. 8f zeigt das Ausgangssignal des Addierers 108. Wie aus Fig. 8f ersichtlich ist, sind die Signalwerte zu den Zeitpunkten (t =) -2τ, -τ, 0, τ und 2τ gleich ~ 0, 0, ~ (1 + 2δ), 0 bzw. ~0. Das Ergebnis ist ein symmetrischer Verlauf mit Signalwerten von Null bei den Zeitpunkten t = -τ und t = τ.
Der zweite Abschnitt 5b in Fig. 6, der für die Entzerrung bezüglich der Phase sorgt, erhält das Ausgangssignal des integrierenden Elementes 12 über den Steuersignaleingang 7. Der Abschnitt 5b umfaßt eine Reihenanordnung der Verzögerungsleitungen 110 und 112, eine Signalkombinationseinheit 116 in Form eines Signalsubtraktors, eine Multiplikationseinheit 114 und eine Signalkombinationseinheit 118 in Form eines Signaladdierers. Die Verzögerungseinheiten 110 und 112 verzögern das ihren Eingängen zugeführte Signal um das Zeitintervall τ. Der Ausgang von Abschnitt 5a, der den Eingang 109 des Abschnitts 5b bildet, ist mit einem zweiten Eingang des Signalsubtraktors 116 verbunden, und der Ausgang der Verzögerungsleitung 110 ist mit einem zweiten Eingang des Addierers 118 verbunden. Die Multiplikationseinheit 114 multipliziert das Ausgangssignal des Subtraktors 116 mit einem Faktor q. Der Steuersignaleingang 7 ist mit einem Steuereingang der Multiplikationseinheit 114 verbunden, um den Multiplikationsfaktor q in Reaktion auf das Ausgangssignal des integrierenden Elementes I&sub2; zu steuern.
Fig. 9 zeigt die Funktionsweise des Abschnitts 5b in bezug auf den analogen Signalverlauf aus Fig. 9a. Dieses Signal entspricht der in bezug auf Fig. 2g beschriebenen Situation und zeigt einen asymmetrischen Nyquist-1-förmigen Impuls. Dieser führt zu Signalamplituden ungleich Null zu den Zeitpunkten t = -τ und t = τ von δ bzw. -δ, und zu einer Amplitude von 1 zum Zeitpunkt t = 0. Das Signal in Fig. 9a ist das Ausgangssignal der ersten Verzögerungsleitung 110, das dem zweiten Eingang des Addierers 118 zugeführt wird. Das Signal von Fig. 9b stellt den Signalverlauf von Fig. 9a dar, wie er ein Zeitintervall τ früher am Eingang 109 empfangen wurde. Dieses Signal wird dem zweiten Eingang des Subtraktors 116 zugeführt. Das Signal von Fig. 9c stellt den Signalverlauf aus Fig. 9a am Ausgang der Verzögerungsleitung 112 - verzögert um ein Zeitintervall τ - dar; dieses Signal wird dem ersten Eingang des Subtraktors 116 zugeführt. Fig. 9d zeigt das Ausgangssignal des Subtraktors 116. Das Signal aus Fig. 9d hat die Signalwerte von δ, 1, 0, -1 und 6 zu den Zeitpunkten (t =) - 2τ, -τ, 0, τ bzw. 2τ. In Reaktion auf das Ausgangssignal des integrierenden Elementes 12 multipliziert der Multiplizierer 114 das Signal aus Fig. 9d mit dem Faktor -δ, was zu den Signalwerten -δ², -δ, 0, +δ und -δ² zu den Zeitpunkten (t =) -2τ, -τ, 0, τ bzw. 2τ führt. Die Signalwerte mit dem Faktor δ² werden wieder ausgesondert, da δ als klein im Vergleich zu dem Wert 1 betrachtet wird. Fig. 9f zeigt das Ausgangssignal des Addierers 118. Wie aus Fig. 9f ersichtlich ist, sind die Signalwerte zu den Zeitpunkten (t =) -2τ, -τ, 0, τ und 2τ gleich ~0, 0, 1, 0 bzw. ~0. Das Ergebnis ist ein symmetrischer Verlauf mit Signalwerten von Null bei den Zeitpunkten t = -τ und t = τ.
Fig. 10 zeigt, wie der Abschnitt 5b einen Signalverlauf, wie er in Fig. 8b dargestellt ist, verarbeitet; dieses Signal entspricht der in bezug auf Fig. 21 be schriebenen Situation und weist einen asymmetrischen Verlauf auf, so daß zu den Zeitpunkten t = -τ und t = -τ Amplituden von -δ und δ ungleich Null vorliegen. Von einer ausführlichen Beschreibung dieser Signalverarbeitung wird abgesehen, da diese Signalverarbeitung analog zu der Signalverarbeitung gemäß Fig. 9 erfolgt. Der Unterschied besteht darin, daß in diesem Fall das Ausgangssignal des integrierenden Elementes I&sub2; einen Verstärkungsfaktor q realisiert, der δ im Multiplizierer 114 entspricht. Als Ergebnis erhält man einen symmetrischen Verlauf mit Signalwerten von Null zu den Zeitpunkten t = -τ und t = τ am Ausgang 8.
Das oben beschriebene Verfahren zur Entzerrer-Anpassung hat die Form eines Rückkopplungssystems und verfügt über eine Regelschleife, um die Reaktion des Entzerrers zu regeln. Das Verfahren bietet eine Reihe von Vorteilen.
1. Schwankungen in der Amplitude des dem Detektorabschnitt 10a zugeführten Signals haben keinen Einfluß auf die Nulldurchgänge in diesem Signal. Aus diesem Grunde bleiben die dem variablen Entzerrer 5 zugeführten Steuersignale konstant.
2. Es sind keine Lernsequenzen erforderlich, da nützliche Datenmuster aus regulären erkannten Daten ausgewählt werden.
3. Die Erkennung und Auswahl der erforderlichen Datenmuster ist bereits möglich, wenn mit einer erheblichen Fehljustierung des variablen Entzerrers 5 begonnen wird. Dies ist auf die Tatsache zurückzuführen, daß ausgewählte Übergänge im Datenfluß nicht durch benachbarte Übergänge beeinflußt werden. Eine geeignete Auswahl verträgt also eine große Abweichung von dem angestrebten Verlauf, nämlich einem Verlauf ohne Zwischensymbolstörung.
4. Das integrierende Verhalten der Regelschleife ermöglicht eine Summierung der Ergebnisse, die man bei der Erkennung nachfolgender Gruppierungen von (0, 0, 1, 0, 0) und (0, 0, -1, 0, 0) erhält, was zu einer Unterdrückung des Einflusses einer DC-Komponente oder von niederfrequenten Anteilen führt, wenn diese in dem Signal vorhanden sind, welches dem Detektorabschnitt 10a zugeführt wird.
Es ist zu beachten, daß die Erfindung hier für Situationen beschrieben wurde, in denen die Reaktion auf einen Übergang im Schreibstrom entweder durch eine zu geringe (oder eine zu hohe) HF-Anhebung beeinflußt wurde oder durch eine nicht konstante Verzögerung als Funktion der Frequenz. Es wird hier vorausgesetzt, da beide Phänomene, das heißt das Auftreten einer fehlerhaften HF-Anhebung und das Auftreten einer nicht konstanten Verzögerung in Abhängigkeit von der Frequenz, einen Impulsverlauf gleichzeitig beeinflussen können. Die Abtastwerte a(t = -τ) und a(t = τ) setzen sich jetzt aus zwei Anteilen zusammen, nämlich einem von der fehlerhaften Anhebung und einem von der fehlerhaften Verzögerung.
In Fig. 11A ist eine etwas abweichende Ausführung der Anordnung aus Fig. 5 dargestellt; die hier gezeigte Anordnung umfaßt eine Bitgruppierungs-Auswahlschaltung 14 zum Auswählen von Bitgruppierungen (0, 0, -1), (0, 0, 1), (1, 0, 0) und (- 1, 0, 0). Dieses Auswahlkriterium hat den Vorteil, daß die verschiedenen Bitgruppierungen mit höherer Wahrscheinlichkeit auftreten.
Der Ausgang 11 des Detektorabschnitts 10a ist mit Eingängen einer ersten Bitgruppierungs-Auswahlschaltung 14 und einer zweiten Bitgruppierungs-Auswahlschaltung 16 verbunden. Die Bitgruppierungs-Auswahlschaltung 14 liefert ein erstes Auswahlsignal an einen Ausgang 18, wenn eine Bitgruppierung (0, 0, -1) oder eine Bitgruppierung (0, 0, 1) in dem nicht-gleichgerichteten Bitstrom an Ausgang 11 gewählt wird. Zu diesem Zweck umfaßt die Auswahlschaltung 14 die Auswahlstufen 15a und 15b zum Auswählen der Gruppierung (0, 0, -1) bzw. (0, 0, 1). Die Ausgänge der Stufen 15a und 15b sind über ein ODER-Gatter 17 mit dem Ausgang 18 verbunden. Die Bitgruppierungs-Auswahlschaltung 16 liefert ein zweites Auswahlsignal an den Ausgang 20, wenn eine Bitgruppierung (1, 0, 0) oder eine Bitgruppierung (-1, 0, 0) in dem nicht-gleichgerichteten Bitstrom an Ausgang 11 gewählt wird. Zu diesem Zweck umfaßt die Auswahlschaltung 16 die Auswahlstufen 19a und 19b zum Auswählen der Gruppierung (1, 0, 0) bzw. (-1, 0, 0). Die Ausgänge der Stufen 19a und 19b sind über ein ODER-Gatter 21 mit dem Ausgang 20 verbunden. Das erste und das zweite Auswahlsignal werden den Steuereingängen 22 bzw. 24 der Abtast-und-Halte-Einheiten 26 bzw. 28 zugeführt.
Nach Empfang eines einer Abtast-und-Halte-Einheit zugeführten Auswahlsignals tastet diese Einheit das ihrem Signaleingang zugeführte Analogsignal ab und hält den abgetasteten Wert während eines bestimmten Zeitintervalls fest, um diesen Wert einem der Eingänge des Entzerrer-Steuersignal-Generators 45 zuzuführen.
Die Verzögerungseinheiten 30 und 32 verzögern die ihren Eingängen zugeführten Signale um eine Zeitdauer von T&sub1; bzw. T&sub2;. Das Verzögerungsintervall T&sub1; wurde so gewählt, daß - bei Auftreten eines Auswahlsignals am Ausgang 18 der Auswahlschaltung 14 - das Analogsignal, welches zu der Bitsequenz (0, 0, 1) oder (0, 0, - 1) in dem nicht-gleichgerichteten Bitstrom am Ausgang 11 der Detektorstufe 10a geführt hat, zu genau dem Zeitpunkt abgetastet wird, der dem Zeitpunkt des Auftretens des mittleren Bits (Null) in der Bitsequenz (0, 0, 1) oder (0, 0, -1) entspricht.
Wenn der Entzerrer 5 so einstellt wird, daß die Intersymbolstörung gleich Null ist, und wenn die Abtastzeitpunkte zeitlich so gelegen sind, daß ein einzelner Abtastzeitpunkt genau mit dem Zeitpunkt übereinstimmt, an dem der maximale Wert des Signalverlaufs aus Fig. 2b vorliegt, kann aus der Erläuterung in bezug auf Fig. 2 geschlossen werden, daß der Abtastwert des genannten Abtastpunktes des Analogsignals eine Amplitude von Null hat. Bei einer fehlerhaften Einstellung des Entzerrers 5 wird dieser Wert von Null abweichen.
Das Verzögerungsintervall T&sub2; wurde so gewählt, daß - bei Auftreten eines Auswahlsignals am Ausgang 20 der Auswahlschaltung 16 - das Analogsignal, welches zu der Bitsequenz (1, 0, 0) oder (-1, 0, 0) in dem nicht-gleichgerichteten Bitstrom am Ausgang der Detektorstufe 10a geführt hat, zu genau dem Zeitpunkt abgetastet wird, der dem Zeitpunkt des Auftretens des mittleren Bits (Null) in der Bitsequenz (1, 0, 0) oder (-1, 0, 0) entspricht.
Wiederum kann aus der Erläuterung in bezug auf Fig. 2 geschlossen werden, daß bei einer korrekten Einstellung des Entzerrers 5 der Abtastwert des Analogsignals, der in der Abtast-und-Halte-Einheit 28 gewonnen wird, eine Amplitude von Null hat. Bei einer fehlerhaften Einstellung des Entzerrers 5 wird dieser Wert von Null abweichen.
Wenn die Auswahlverfahren in den Auswahlschaltungen 15a, 15b, 19a und 19b gleich sind, kann gefolgert werden, daß die Verzögerungen T&sub1; und T&sub2; in den Verzögerungsschaltungen 26 und 32 gleich sind. Das bedeutet, daß die Verzögerungsschaltungen durch eine einzige Verzögerungsschaltung mit einer Verzögerung T&sub1; ersetzt werden können, die in den gemeinsamen Teil der elektrischen Verbindung vom Ausgang des Entzerrer-Mittels 5 zu den beiden Abtast-und-Halte-Schaltungen 26 und 28 geschaltet wird.
Die Abtastwerte s&sub1; und s&sub2;, die in den Abtast-und-Halte-Schaltungen 26 und 28 abgeleitet werden, entsprechen in der Tat den Abtastwerten a(t = -τ) bzw. a(t = τ) in der Tabelle aus Fig. 3. Die Abtastwerte werden dem Entzerrer-Steuersignal-Generator 45 zugeführt. Dieser Generator 45 erzeugt das erste und das zweite Steuersignal auf folgende Weise.
Um zwischen den positiven Signalübergängen und den negativen Signalübergängen unterscheiden zu können, sind die Ausgänge der Auswahlstufen 15a und 15b mit den Eingängen 39a bzw. 39b des Generators 45' verbunden. Auf die gleiche Weise sind die Ausgänge der Auswahlstufen 19a und 19b mit den Eingängen 39c und 39d des Generators 45' verbunden. Angenommen, die Auswahlstufen 15b und 19a erkennen zwei aufeinanderfolgende Sequenzen (0, 0, 1) und (1, 0, 0). Die Erkennung der Sequenz (0, 0, 1) führt dazu, daß ein Signal an den Eingang 39b des Generators 45' angelegt wird. Die Erkennung der Sequenz (1, 0, 0) führt dazu, daß ein Signal an den Eingang 39c des Generators 45' angelegt wird. In Reaktion auf diese Signale erzeugt der Generator ein erstes und ein zweites Steuersignal c&sub1; und c&sub2;, die zum Beispiel gleich (s&sub1; + s&sub2;) bzw. (s&sub1; - s&sub2;) sind.
Nehmen wir nun an, daß zwei aufeinanderfolgende Sequenzen (0, 0, -1) und (-1, 0, 0) durch die Auswahlstufen 15a und 19b ausgewählt werden. Die Signale werden jetzt den Eingängen 39a bzw. 39d des Generators 45' zugeführt. In Reaktion auf diese Signale erzeugt der Generator ein erstes und ein zweites Steuersignal c&sub1; und c&sub2;, die in diesem Fall gleich -(s&sub1; + s&sub2;) bzw. -(s&sub1; - s&sub2;) sind.
Es ist jedoch zu beachten, daß einer Bitgruppierung (0, 0, 1) nicht unbedingt eine Bitgruppierung (1, 0, 0) folgen muß. Es ist möglich, daß ihr eine beliebige der Gruppierungen (0, 0, 1), (1, 0, 0), (0, 0, -1) oder (-1, 0, 0) folgt. Dies führt dazu, daß der Generator 45' anders aufgebaut wird als der Generator 45 aus Fig. 6a.
Abb. 11B zeigt, daß der Steuersignal-Generator 45' einen Schaltsignal-Generator 150 enthält, dessen Eingänge mit den Eingängen 39a und 39b des Generators 45' verbunden sind, und einen Schaltsignal-Generator 158, dessen Eingänge mit den Eingängen 39c und 39d des Generators 45' verbunden sind. Die Ausgänge der Schaltsignal-Generatoren 150 und 158 steuern jetzt die Position der Schalter 151 bzw. 152. Das Auftreten eines Signals am Eingang 39a bringt den Schalter 151 wie abgebildet in die "untere" Position. Das Auftreten eines Signals am Eingang 39b steuert den Schalter in die "obere" Position.
Das Auftreten eines Signals am Eingang 39c steuert den Schalter 152 wie abgebildet die "obere" Position. Das Auftreten eines Signals am Eingang 39d bringt den Schalter in seine "untere" Position.
Die Ausführungsform aus Fig. 11A und 11B hat den Vorteil, daß einzelne Bitgruppierungen von drei Bits, zum Beispiel die Bitgruppierungen (0, 0, 1) und (1, 0, 0), ausgewählt werden können, ohne daß sie zusammen in einer Bitgruppierung (0, 0, 1, 0, 0) auftreten müssen. Die Wahrscheinlichkeit des Auftretens solcher Bitgruppierungen ist größer als die Wahrscheinlichkeit der Bitgruppierung (0, 0, 1, 0, 0). Außerdem können nach jeder 3-Bit-Bitgruppierung, die durch eine der Auswahlschaltungen 15a, 15b, 19a und 19b ausgewählt wurde, die Steuersignale c&sub1; und c&sub2; erneut berechnet werden, und dadurch die Steuersignale, die den Eingängen 6 und 7 des variablen Entzerrers zugeführt werden, erneut justiert werden.
Fig. 12 erläutert die Funktion der Erfindung für eine PR4-Detektion (Partial Response Class 4) während des Auslesens eines positiven Übergangs im Schreibstrom. In Fig. 12a ist der positive Übergang im Schreibstrom als Funktion der Zeit dargestellt. Der Schreibstrom-Übergang aus Fig. 12a, der auf dem Aufzeichnungsträger aufgezeichnet wird, wird durch einen Differenzierkopf ausgelesen, entsprechend dem oben in bezug auf Fig. 1 beschriebenen Nyquist-1-Kriterium geformt, und einem Kosinusfilter zugeführt. Die Formung entsprechend dem Nyquist-1-Kriterium entspricht der weiter oben unter Bezugnahme auf die Fig. 1 und 2 beschriebenen Formung. Die Kombination der Nyquist-1-Formung und der Filterung mit Hilfe eines Kosinusfilters führt zu einem PR4-Verlauf am Eingang des Detektorabschnitts 10a. Den Vorentzerrer 4 aus Fig. 1 kann man sich jetzt als mit dem Kosinusfilter versehen vorstellen, um eine PR4-Detektion zu ermöglichen.
Die PR4-Erkennung ergibt im Idealfall einen analogen Signalverlauf am Ausgang des Vorentzerrers 4, der in Fig. 12b dargestellt ist. Das Signal aus Fig. 12c ist die abgetastete Version des analogen Signalverlaufs, die man erhält, wenn man die Signalwerte des analogen Signalverlaufs zu den Abtastzeitpunkten..., -τ, 0, τ, 2τ, ... erfaßt. Im Idealfall umfaßt das abgetastete Signal zwei Impulse gleicher Amplitude zu den Zeitpunkten t = 0 und t = τ. Die Abtastpunkte zu den anderen Zeitpunkten haben eine Amplitude von Null. Unter der Annahme, daß die Amplituden zu den Zeitpunkten t = 0 und t = τ gleich eins sind, kann das abgetastete Signal von Fig. 12c also beschrieben werden mit (..., 0, 0, 1, 1, 0, 0, ...).
Eine unzureichende Entzerrung während des Auslesens ändert die Impulsbreite des Signals aus Fig. 12b, was dazu führt, daß Abtastpunkte in der Nähe der beiden Impulse von Null abweichen. Fig. 12d zeigt diesen Effekt, wenn die niedrigen (niedrigeren) Frequenzen im Ausgangssignal des Vorentzerrers 4 im Vergleich zu den hohen (höheren) Frequenzen im genannten Ausgangssignal zu stark angehoben werden. Das Ergebnis ist ein positiver Betrag der an Intersymbolstörung zu den Zeitpunkten t = -τ und t = 2τ. Das abgetastete Signal kann jetzt ausgedrückt werden als (..., ~ 0, δ, 1- δ, 1 - δ, δ ~,...).
Fig. 12e zeigt eine Situation, in der die hohen (höheren) Frequenzen im Ausgangssignal des Vorentzerrers 4 im Vergleich zu den niedrigen (niedrigeren) Frequenzen zu stark angehoben werden. In diesem Fall ist ein negativer Betrag an Intersymbolstörung an den Abtastpunkten vorhanden, die zu den Zeitpunkten t = -τ und t = 2τ auftreten und die eine negative Amplitude haben. Das abgetastete Signal kann jetzt ausgedrückt werden als (..., ~0, -δ, 1 + δ, 1 + δ, -δ, ~ 0, ...).
Fig. 12f zeigt die Auswirkung auf das ausgelesene Signal, wenn die Übertragung auf dem Übertragungspfad bis zum Ausgang des Vorentzerrers 4 eine Verzögerung für hohe (höhere) Frequenzen aufweist, die größer ist als für niedrige (niedrigere) Frequenzen. Das Ergebnis ist ein asymmetrischer Signalverlauf. Wie aus dieser Figur ersichtlich, erscheint ein Abtastwert mit positiver Amplitude zum Zeitpunkt t = -τ und ein Abtastwert mit negativer Amplitude zum Zeitpunkt t = 2τ. Das abgetastete Signal kann jetzt ausgedrückt werden als (..., ~0, δ, 1 + δ, 1 - δ, ~δ,~ 0, ...). Es wird klar sein, daß ein Abtastwert mit negativer Amplitude zum Zeitpunkt t = -τ und ein Abtastwert mit positiver Amplitude zum Zeitpunkt t = 2τ erscheint, falls die Verzögerung für hohe (höhere) Frequenzen geringer ist als für niedrige (niedrigere) Frequenzen. Das abgetastete Signal kann dann ausgedrückt werden als (..., ~0, -δ, 1 - δ, 1 + δ, δ, ~0, ...), siehe Fig. 12g.
Aus der obigen Beschreibung wird klar geworden sein, daß bei Auftreten eines isolierten Stufenübergangs im Schreibstrom die Amplituden der Abtastwerte zu den Zeitpunkten t = -τ und t = 2τ während des Auslesens einen Hinweis auf die durchgeführte Entzerrung geben. Die Tabelle in Fig. 3 kann hier ebenfalls genutzt werden, da sie alle möglichen Situationen zeigt, die für die Abtastwerte a(t = -τ) und a(t = 2τ) auftreten können, welche den beiden Impulsen bei t = 0 und t = τ benachbart sind. Für a(t = τ) in der Tabelle muß dann a(t = 2τ) gelesen werden. Die Schlußfolgerungen, die aus diesen Situationen abgeleitet werden können, sind die gleichen wie für die PR4- Detektion, wie in bezug auf Fig. 12 beschrieben.
Wie oben unter Bezugnahme auf Fig. 4 für das Nyquist-1-Detektionsverfahren geschildert, ist auch für den Fall einer PR4-Detektion zu beachten, daß die obigen Schlußfolgerungen nur für Situationen gelten, in denen nachfolgende Übergänge im Schreibstrom zeitlich nicht zu dicht nebeneinander auftreten. Dies kann unter Bezugnahme auf Fig. 13 erläutert werden.
Fig. 13a zeigt eine Situation, in der ein positiver Übergang und ein negativer Übergang im Schreibstrom in einem Abstand von 3T aufeinander folgen. Fig. 13b zeigt das in Reaktion auf den positiven Übergang ausgelesene Signal und Fig. 13c das in Reaktion auf den negativen Übergang ausgelesene Signal. Wie aus diesen Figuren hervorgeht, ist die HF-Entzerrung zu gering. Die Gesamtreaktion auf beide Übergänge ist als das abgetastete Signal in Fig. 13d dargestellt. Das Signal in Fig. 13d ist die Summe der Signale aus den Fig. 13b und 13c. Wie aus Fig. 13d ersichtlich, ist die Signalamplitude zum Zeitpunkt t = 2τ gleich Null, da die positive Signalamplitude zum Zeitpunkt t = 2τ in Fig. 13b die negative Amplitude zum Zeitpunkt t = 2τ in Fig. 13c aufhebt. Die Detektion der Signalamplitude zum Zeitpunkt t = 2τ könnte zu dem Schluß führen, daß keine Intersymbolstörung vorhanden ist, was allerdings nicht der Fall ist, wie die Fig. 13b und 13c zeigen. Die Situation aus Fig. 13a, wo der digitale Schreibstrom in der Form (.., -1, 1, 1, 1, -1, ..) vorliegt, ist daher weniger geeignet für die Ermittlung einer fehlerhaften Entzerrung.
Aus den Fig. 12d bis 12g ist klar geworden, daß von der Annahme ausgegangen wurde, daß eine fehlerhafte Entzerrung während des Auslesens eines positiven oder negativen Übergangs einen größeren Einfluß auf die Signalwerte zu den Zeitpunkten t = -τ bis t = 2τ hat, und daß dieser Einfluß für die Zeitpunkte vernachlässigt werden kann, die weiter von dem Zeitpunkt t = 0 entfernt liegen. Dies wurde in den Fig. 12d bis 12g deutlich gemacht, indem die Amplitude des abgetasteten Signals für die Zeitpunkte -2τ und 3τ gleich Null gesetzt wurde. Das bedeutet, daß die Wechselwirkung zwischen zwei aufeinanderfolgenden Übergängen, wie sie in bezug auf Fig. 13 beschrieben wurde, als vernachlässigbar betrachtet wird, sobald zwei aufeinanderfolgende Übergänge in einem zeitlichen Abstand von mindestens 4-τ auftreten. Da dies auch für einen unmittelbar vorhergehenden Übergang der Fall sein sollte, kann gefolgert werden, daß ein positiver Übergang zum Bestimmen des Ausmaßes der Entzerrung benutzt werden kann, wenn der Schreibstrom die Form (..., -1, -1, -1, -1, 1, 1, 1, 1, ...) hat oder wenn das abgetastete Signal im Idealfall (.. 0, 0, 1, 1, 0, 0) entspricht. Auf die gleiche Weise kann ein negativer Übergang im Schreibstrom benutzt werden, wenn das digitale Schreibsignal (..., 1, 1, 1, 1, -1, -1, -1, -1, ...) entspricht, wodurch im Idealfall ein abgetastetes Signal in der Form der Abtastwert-Gruppierung (..., 0, 0, -1, -1, 0, 0) entsteht. Die beiden Abtastwerte gleich Null zu den Zeitpunkten -τ und 2τ, die den Abtastwerten zu den Zeitpunkten t = 0 und t = τ direkt benachbart sind (siehe Fig. 12c), werden zum Bestimmen der korrekten Entzerrung herangezogen. Das bedeutet, daß Bitgruppierungen (0, 0, 1, 1, 0, 0) und (0, 0, -1, -1, 0, 0) im Ausgangssignal des Detektorabschnitts 10a erkannt werden müssen.
Die Wahrscheinlichkeit des Auftretens solcher Bitgruppierungen ist relativ gering, nämlich 2&supmin;&sup8; für jede Gruppierung, wobei davon ausgegangen wird, daß die Bitmuster zufällig sind. Das bedeutet, daß die Wahrscheinlichkeit, daß die eine oder die andere Bitgruppierung auftritt, gleich 2&supmin;&sup7; ist. Um die Anzahl der Situationen zu vergrößern, die für die Bestimmung der korrekten Entzerrung herangezogen werden können, könnte man die Situationen detektieren, in denen das Ausgangssignal des Detektorabschnitts 10a die folgenden Gruppierungen von vier Bits getrennt enthält: (0, 0, 1, 1), (0, 0, -1, -1), (-1, -1, 0, 0) und (1, 1, 0, 0). Die Wahrscheinlichkeit des Auftretens dieser Gruppierung von Abtastwerten ist höher, nämlich 2&supmin;&sup6; für jede Gruppierung. Die Wahrscheinlichkeit, daß eine der vier Bitgruppierung auftritt, beträgt also 2&supmin;&sup4;. Jetzt müssen der zweite Abtastwert von links in der Gruppierung der vier Abtastwerte des abgetasteten Signals, welche der Bitgruppierung (0, 0, 1, 1) oder der Bitgruppierung (0, 0, -1, -1) in dem digitalen Ausgangssignal entspricht, und der dritte Abtastwert von links in der Gruppierung der vier Abtastwerte des abgetasteten Signals, welche der Bitgruppierung (-1, -1, 0, 0) oder der Bitgruppierung (1, 1, 0, 0) in dem digitalen Ausgangssignal entspricht, benutzt werden, um festzustellen, ob die Entzerrung korrekt ist oder nicht. Der Wert des zweiten Abtastwertes in der Gruppierung der Abtastwerte, die der Bitgruppierung (0, 0, -1, -1) oder der Bitgruppierung (0, 0, 1, 1) entspricht, kann als der Abtastwert a(t = -τ) in der Tabelle von Fig. 3 verwendet werden, und der Wert des dritten Abtastwertes in der Gruppierung der Abtastwerte, die der Bitgruppierung (-1, -1, 0, 0) oder der Bitgruppierung (1, 1, 0, 0) entspricht, kann als der Abtastwert a(t = τ) in der Tabelle von Fig. 3 benutzt werden.
Bei den Gruppierungen von vier aufeinanderfolgenden Abtastwerten, die oben aufgeführt sind, handelt es sich um die Gruppierungen, die man nach der Gleichrichtung des ausgelesenen Signals erhält. Das bedeutet, daß Auswahlmittel vorhanden sein müssen, um die folgenden Gruppierungen von Abtastwerten in dem nicht-gleichgerichteten ausgelesenen Signal auszuwählen: (0, 0, 1, 1), (0, 0, -1, -1), (1, 1, 0, 0) oder (-1, -1, 0, 0). Wenn eine genauere Auswahl erforderlich ist, können die folgenden Gruppierungen von (fünf aufeinanderfolgenden) Abtastwerten gewählt werden: (-1, 0, 0, 1, 1), (1, 0, 0, -1, -1), (1, 1, 0, 0, -1) oder (-1, -1, 0, 0, 1). Dieses Auswahlkriterium ist besonders nützlich in dem Fall, in dem das Detektormittel 10a einen Viterbi-Detektor enthält. Wenn entweder die Gruppierung (-1, 0, 0, 1, 1) oder die Gruppierung (1, 0, 0, - 1, -1) gewählt wurde, kann der Abtastwert in dem abgetasteten Signal, der dem mittleren Bit in den beiden Gruppierungen entspricht, als der Wert a(t = -τ) in der Tabelle aus Fig. 3 benutzt werden. Außerdem kann der Abtastwert in dem abgetasteten Signal, der dem zweiten Bit in den beiden Gruppierungen entspricht, als der Wert a(t = τ) in der Tabelle aus Fig. 3 benutzt werden. Der Grund hierfür besteht darin, daß bei Erkennung der Gruppierung (-1, 0, 0, 1, 1) dasjenige Bit, welches dem "-1"-Bit in dieser Gruppierung unmittelbar vorausgeht, ebenfalls ein "-1"-Bit ist. Auf die gleiche Weise ist bei Erkennung der Gruppierung (1, 0, 0, -1, -1) das Bit unmittelbar vor dem "1"-Bit in dieser Gruppierung ebenfalls ein "1"-Bit.
Die gleiche Argumentation gilt für die Gruppierungen (1, 1, 0, 0, -1) und (-1, -1, 0, 0, 1). Der Abtastwert in dem abgetasteten Signal, der dem mittleren Bit in den beiden Gruppierungen entspricht, kann als der Wert a(t = τ) in der Tabelle aus Fig. 3 benutzt werden. Der Abtastwert in dem abgetasteten Signal, der dem vierten Bit in den beiden Gruppierungen entspricht, kann als der Wert a(t = -τ) in der Tabelle aus Fig. 3 benutzt werden.
Fig. 14 zeigt ein Ausführungsbeispiel, in dem eine PR4-Detektion für das ausgelesene Signal durchgeführt wird. Die Anordnung ähnelt weitgehend der Anordnung aus Fig. 5, jedoch mit der Ausnahme, daß der Vorentzerrer 4a eine unterschiedliche Übertragungskennlinie besitzt, da die Kosinusfilter-Kennlinie jetzt in dem Vorentzerrer 4a enthalten ist, und daß die Auswahleinheit 14c jetzt eine Bitsequenz (0, 0, 1, 1, 0, 0) oder (0, 0, -1, -1, 0, 0) in dem nicht-gleichgerichteten Ausgangssignal der Detektorstufe 10a auswählt. Zu diesem Zweck umfaßt die Auswahleinheit 14c die Auswahlstufen 15g und 15h zum Auswählen einer Bitsequenz (0, 0, 1, 1, 0, 0) bzw. (0, 0- 1, -1, 0, 0), und ein ODER-Gatter 17.
Wenn ein Auswahlsignal am Ausgang 18 der Auswahleinheit 14c auftritt, wird das Analogsignal am Ausgang des variablen Entzerrers 5, das zu der Bitsequenz (0, 0, 1, 1, 0, 0) oder (0, 0, -1, -1, 0, 0) in dem nicht-gleichgerichteten Bitstrom am Ausgang des Detektors 10a führt, genau zu dem Zeitpunkt abgetastet, der dem Zeitpunkt des Auftretens des zweiten (Null-) Bits in der Bitsequenz (0, 0, 1, 1, 0, 0) oder (0, 0, -1, -1, 0, 0) entspricht. Wenn das Auswahlsignal am Ausgang 20 der Auswahleinheit 14c auftritt, wird das Analogsignal am Ausgang des Entzerrers 5, das zu der Bitsequenz (0, 0, 1, 1, 0, 0) oder (0, 0, -1, -1, 0, 0) in dem nicht-gleichgerichteten Bitstrom am Ausgang 11 des Detektors 10a führt, genau zu dem Zeitpunkt abgetastet, der dem Zeitpunkt des Auftretens des fünften Bits (das ist das dritte Null-Bit) in der Bitsequenz (0, 0, 1, 1, 0, 0) oder (0, 0, -1, -1, 0, 0) entspricht. Die Steuersignale c&sub1; und c&sub2; werden auf die gleiche Weise erzeugt wie bei der Ausführungsform aus Fig. 5, in dem Sinn, daß erneut die Ausgänge der Stufen 15g und 15h mit den Eingängen 39a bis 39d des Generators 45 verbunden sind, um abhängig vom Auftreten eines positiven oder negativen Übergangs in dem Schreibstrom das erste und das zweite Steuersignal mit dem korrekten Vorzeichen zu erhalten.
Der variable Entzerrer 5 kann ebenso aufgebaut sein wie der variable Entzerrer 5 aus Fig. 11; der Aufbau ist in Fig. 6B dargestellt.
Fig. 15 zeigt die Korrektur eines zu breiten Signalverlaufs, der in Fig. 15a dargestellt ist. Von Null abweichende Abtastwerte mit einer Amplitude δ treten zu den Zeitpunkten t = -τ und t = 2τ auf und Abtastwerte mit einer Amplitude von 1-6 treten zu den Zeitpunkten t = 0 und t = τ auf. Das Signal in Fig. 15a ist das Ausgangssignal der ersten Verzögerungsleitung 100 in Abschnitt 5a, das dem zweiten Eingang des Addierers 108 zugeführt wird. Fig. 15b zeigt den Signalverlauf aus Fig. 15a, wie er ein Zeitintervall τ eher am Eingang 4 empfangen wurde. Dieses Signal wird dem zweiten Eingang des Addierers 106 zugeführt. Fig. 15c zeigt das Signal aus Fig. 15a, verzögert um ein Zeitintervall τ, am Ausgang der Verzögerungsleitung 102, und dieses Signal wird dem ersten Eingang des Addierers 106 zugeführt. Fig. 15d zeigt das Ausgangssignal des Addierers 106. Das Signal aus Fig. 15d hat die Signalwerte δ, 1 - δ, 1, 1, 1 - δ und δ zu den Zeitpunkten (t =) -2τ, -τ, 0, τ, 2τ bzw. 3τ. In Reaktion auf das Ausgangssignal des integrierenden Elementes 11 multipliziert der Multiplizierer 104 das Signal aus Fig. 15d mit dem Faktor -δ/(1 - δ), was zu Signalwerten von im wesentlichen Null zu den Zeitpunkten t = -27 und t = 3τ, von -δ zu den Zeitpunkten t = -τ und t = 2τ und von -δ/(1 - δ) zu den Zeitpunkten t = 0 und t = τ führt. δ wird wiederum als klein im Vergleich zu dem Wert 1 betrachtet. Fig. 15f zeigt das Ausgangssignal des Addierers 108. Wie in Fig. 15f zu sehen, sind die Signalwerte zu den Zeitpunkten (t = ) -2τ, -τ, 0, τ, 27 und 3τ gleich ~0, 0, ~(1 - 2δ), ~(1 - 2δ), 0 bzw. ~0. Das Ergebnis ist ein symmetrischer Signalverlauf mit Signalwerten von Null zu den Zeitpunkten t = -τ und t = 2τ.
Bei der Korrektur einer zu schmalen Kurve - was bedeutet, daß die Signalwerte zu den Zeitpunkten t = -τ und t = 2τ negativ und gleich -δ sind, siehe Fig. 12e - mit Hilfe von Abschnitt 5a, steuert das Ausgangssignal des integrierenden Elementes I&sub1; den Multiplizierer so, daß das seinem Eingang zugeführte Signal mit einem Faktor δ/(1 + δ) multipliziert wird. Das Ergebnis ist wieder eine symmetrische Kurve mit Signalwerten mit einer Amplitude gleich Null zu den Zeitpunkten (t =) -2τ, -τ, 2τ und 3τ, und mit Amplituden von 1 bei t = 0 und t = τ.
Fig. 16 zeigt die Funktion von Abschnitt 5b in Fig. 6B für den analogen Signalverlauf aus Fig. 16a. Dieser Signalverlauf entspricht der Situation, die unter Bezugnahme auf Fig. 12f beschrieben wurde, und weist einen asymmetrischen Impuls auf. Dies führt zu Signalamplituden ungleich Null zu den Zeitpunkten t = -τ und t = 2τ von δ bzw. -δ, und zu Amplituden von 1 + δ zum Zeitpunkt t = 0 und von 1 - δ zum Zeitpunkt t = τ. Das Signal in Fig. 16a ist das Ausgangssignal der ersten Verzögerungsleitung 110 in Abschnitt 5b, das dem zweiten Eingang des Addierers 118 zugeführt wird. Fig. 16b zeigt den Signalverlauf von Fig. 16a, wie er ein Zeitintervall τ eher am Eingang 109 empfangen wurde. Dieses Signal wird dem zweiten Eingang des Subtraktors 116 zugeführt. Fig. 16c zeigt das Signal aus Fig. 16a, verzögert um ein Zeitintervall τ, am Ausgang der Verzögerungsleitung 112, und dieses Signal wird dem ersten Eingang des Subtraktors 116 zugeführt. Fig. 16d zeigt das Ausgangssignal des Subtraktors 116. Das Signal aus Fig. 16d hat Signalwerte von δ, 1 + δ, 1 - 2δ, -1 - 2δ, - 1 + δ und δ zu den Zeitpunkten (t =) -2τ, -τ, 0, τ, 2τ bzw. 3τ. In Reaktion auf das Ausgangssignal des integrierenden Elementes I&sub2; multipliziert der Multiplizierer 114 das Signal aus Fig. 16d mit einem Faktor von etwa -5, was zu Signalwerten von ~ ,~ -δ, ~ -δ, ~ +δ, ~ +δ und ~0 zu den Zeitpunkten (t =) -2τ, -τ, 0, τ, 2τ bzw. 37 führt. δ wird wiederum als klein im Vergleich zu dem Wert 1 betrachtet. Fig. 16f zeigt das Ausgangssignal des Addierers 118. Wie sich aus Fig. 16f erkennen läßt, sind die Signalwerte zu den Zeitpunkten (t =) -2τ, -τ, 0, τ, 2τ und 3τ gleich ~0, ~0, ~1, ~1, ~0 bzw. ~0. Das Ergebnis ist eine symmetrische Kurve mit Signalwerten von etwa Null zu den Zeitpunkten t = -τ und t = 2τ.
Bei der Korrektur einer Kurve wie in Fig. 12g - was bedeutet, daß die Signalwerte zu den Zeitpunkten t = -τ und t = 2τ gleich -δ bzw. δ sind - mit Hilfe von Abschnitt 5b, steuert das Ausgangssignal des integrierenden Elementes 12 den Multiplizierer so, daß das seinem Eingang zugeführte Signal mit einem Faktor δ multipliziert wird. Das Ergebnis ist wieder eine symmetrische Kurve mit Signalwerten von einer Amplitude etwa gleich Null zu den Zeitpunkten (t =) -2τ, -τ, 2τ und 3τ, und mit Amplituden von ~1 bei t = 0 und t = τ.
Fig. 17 zeigt ein Ausführungsbeispiel, in dem eine PR4-Detektion für das ausgelesene Signal durchgeführt wird. Die Anordnung ähnelt weitgehend der Anordnung aus Fig. 11a, jedoch mit der Ausnahme, daß der Vorentzerrer 4a eine unterschiedliche Übertragungskennlinie besitzt, da die Kosinusfilter-Kennlinie jetzt in dem Vorentzerrer 4a enthalten ist, und daß die Auswahleinheit 14b jetzt eine Bitsequenz (0, 0, 1, 1) oder (0, 0, -1, -1) auswählt und die Auswahleinheit 16b jetzt eine Bitsequenz (1, 1, 0, 0) oder (-1, -1, 0, 0) in dem nicht-gleichgerichteten Ausgangssignal der Detek torstufe 10a auswählt. Zu diesem Zweck umfaßt die Auswahleinheit 14b die Auswahlstufen 15e und 15f zum Auswählen einer Bitsequenz (0, 0, -1, -1) bzw. (0, 0, 1, 1), und ein ODER-Gatter 17. Die Auswahleinheit 16b umfaßt die Auswahlstufen 19e und 19f zum Auswählen einer Bitsequenz (1, 1, 0, 0) bzw. (-1, -1, 0, 0), und ein ODER- Gatter 21.
Wenn ein Auswahlsignal am Ausgang 18 der Auswahleinheit 14b auftritt, wird das Analogsignal am Ausgang des variablen Entzerrers 5, das zu der Bitsequenz (0, 0, 1, 1) oder (0, 0, -1, -1) in dem nicht-gleichgerichteten Bitstrom am Ausgang des Detektors 10a führt, genau zu dem Zeitpunkt abgetastet, der dem Zeitpunkt des Auftretens des zweiten (Null-) Bits in der Bitsequenz (0, 0, 1, 1) oder (0, 0, -1, -1) entspricht. Wenn das Auswahlsignal am Ausgang 20 der Auswahleinheit 16b auftritt, wird das Analogsignal am Ausgang des Entzerrers 5, das zu der Bitsequenz (1, 1, 0, 0) oder (-1, -1, 0, 0) in dem nicht-gleichgerichteten Bitstrom am Ausgang 11 des Detektors 10a führt, genau zu dem Zeitpunkt abgetastet, der dem Zeitpunkt des Auftretens des dritten Bits (das ist das erste Null-Bit) in der Bitsequenz (1, 1, 0, 0) oder (-1, -1, 0, 0) entspricht. Die Steuersignale c&sub1; und c&sub2; werden auf die gleiche Weise erzeugt wie bei der Ausführungsform aus Fig. 11a, in dem Sinn, daß erneut die Ausgänge der Stufen 15e, 15f, 19e und 19f mit den Eingängen 39a bis 39d des Generators 45' verbunden sind, um abhängig vom Auftreten eines positiven oder negativen Übergangs in dem Schreibstrom das erste und das zweite Steuersignal mit dem korrekten Vorzeichen zu erhalten.
Wie oben beschrieben, ist die Ausführungsform aus Fig. 14 weniger nützlich, weil die Wahrscheinlichkeit des Auftretens der gewählten Bitgruppierungen wesentlich geringer ist als bei der Ausführungsform aus Fig. 17.
Die Erfindung läßt sich gleichermaßen gut auf ein Full-Response-Detektionssystem anwenden. Fig. 18 zeigt, wie ein positiver Stufenübergang im Schreibstrom erkannt wird. Fig. 18a zeigt den positiven Stufenübergang. Die Detektion erfolgt durch Abtastung des analogen ausgelesenen Signals. Dies führt im Idealfall zu dem abgetasteten Signal, das in Fig. 18b dargestellt ist. Negative Abtastwerte treten zu den Zeitpunkten vor t = 0 auf und positive Abtastwerte zu den Zeitpunkten t = 0, τ, 2τ... Fig. 18b zeigt auch das digitale Signal, das der Bitsequenz..., 0, 0, 1, 1, 1, ... zu den Abtastzeitpunkten t = ..., -2τ, -τ, 0, τ, 2τ, ... entspricht, die man nach der Detektion in einem Bit-Detektor erhält.
Führt man eine (1-D)-Operation für das ausgelesene Signal aus, so bedeutet dies, daß das ausgelesene Signal um t = τ verzögert wird und das verzögerte Signal von dem nicht-verzögerten Signal subtrahiert wird. Die (1-D)-Operation führt zu einem Signal, das man erhalten würde, wenn das auf dem Aufzeichnungsträger aufgezeichnete Signal mit Hilfe des Nyquist-1-Detektionsverfahren ausgelesen wird. Dies wird unter Bezugnahme auf die Fig. 18b, 18c und 18d beschrieben. Fig. 18c zeigt zu diesem Zweck das Signal aus Fig. 18b verzögert um t = τ, und Fig. 18d zeigt das Ergebnis der Subtraktion des Signals in Fig. 18c von dem Signal in Fig. 18b. Das Signal in Fig. 18d entspricht dem Signal in Fig. 2c, das den Verlauf darstellt, welchen man mit einem Nyquist-1-Detektionssystem erhält.
Eine unangemessene Entzerrung während des Auslesens verändert den Stufenübergang in dem Sinne, daß bei einer zu starken Anhebung der niedrigen Frequenzen der Übergang allmählicher erfolgt. Dies ist in Fig. 18e schematisch dargestellt, die das Analogsignal zeigt, wie es ausgelesen wird, und die Werte des genannten Signals zu den Abtastzeitpunkten. Die Signalwerte zu den Zeitpunkten t = -τ und t = 0 sind jetzt gleich δ bzw. 1 - δ. Fig. 18f zeigt das Signal aus Fig. 18e verzögert um τ, und Fig. 18g zeigt das Ergebnis der Subtraktion beider Signale. Das in Fig. 18g erhaltene Signal entspricht dem Signal von Fig. 2e. Von Null abweichende Abtastwerte von 8 liegen zu den Zeitpunkten τ und -τ vor, und der Signalwert zum Zeitpunkt t = 0 entspricht 2 - 2δ.
Fig. 18h zeigt die Situation, in der die hohen Frequenzen zu stark angehoben werden. Der Übergang ist jetzt stärker betont, da Signalwerte von -δ und 1 + δ zu den Zeitpunkten t = -τ bzw. t = 0 auftreten. Fig. 18i zeigt das Signal aus Fig. 18h verzögert um τ, und Fig. 18j zeigt das Ergebnis der Subtraktion beider Signale. Das in Fig. 18j erhaltene Signal entspricht dem Signal aus Fig. 2f. Von Null abweichende Abtastwerte von -δ liegen zu den Zeitpunkten τ und -τ vor, und der Signalwert zum Zeitpunkt t = 0 entspricht 2 + 2δ.
Unnötig zu sagen, daß ein ähnliches Verhalten im Fall des Auftretens eines negativen Übergangs im Schreibstrom vorliegt. Der Unterschied besteht darin, daß bei beiden oben beschriebenen Fällen, d. h. bei zu stark angehobenen niedrigen Fre quenzen und bei zu stark angehobenen hohen Frequenzen, die Signale, wie sie in Fig. 18g und 18j dargestellt sind, eine umgekehrte Polarität aufweisen.
Fig. 19 zeigt die Situation, in der die hohen (höheren) Frequenzen im Betriebsfrequenzbereich des Übertragungskanals nicht die gleiche Verzögerung aufweisen wie die niedrigen (niedrigeren) Frequenzen. Insbesondere zeigt Fig. 19b die Situation, in der die hohen (höheren) Frequenzen relativ mehr verzögert werden als die niedrigen (niedrigeren) Frequenzen. Dies führt zu einem allmählicheren Beginn des Übergangs. Die Abtastwerte zu den Abtastzeitpunkten t = -τ und t = 0 entsprechen jetzt -1 + δ bzw. 1 + δ. Das Verzögern dieses Signals - siehe Fig. 19c - und Subtrahieren beider Signale führt zu dem Signal aus Fig. 19d. Dieses Signal entspricht dem Signal aus Fig. 2h. Null-Abtastwerte treten bei Zeitpunkten kleiner als t = -τ und größer als t = τ auf. Abtastwerte von +δ und -δ liegen bei t = -τ bzw. t = τ vor und ein Abtastwert von 2 liegt bei t = 0 vor.
Fig. 19e zeigt die Situation, in der die niedrigen (niedrigeren) Frequenzen relativ mehr verzögert werden als die hohen (höheren) Frequenzen. Dies führt zu einem allmählicheren Ende des Übergangs. Die Abtastwerte zu den Abtastzeitpunkten t = -τ und t = 0 entsprechen jetzt -1 - δ bzw. 1 - δ. Das Verzögern dieses Signals - siehe Fig. 19f - und Subtrahieren beider Signale führt zu dem Signal aus Fig. 19g. Dieses Signal entspricht dem Signal aus Fig. 2j. Null-Abtastwerte treten bei Zeitpunkten kleiner als t = -τ und größer als t = τ auf. Abtastwerte von -δ und +δ liegen bei t = - τ bzw. t = τ vor und ein Abtastwert von 2 liegt bei t = 0 vor.
Wiederum ist es unnötig zu sagen, daß ein ähnliches Verhalten im Fall des Auftretens eines negativen Übergangs im Schreibstrom vorliegt. Der Unterschied besteht darin, daß bei beiden oben beschriebenen Fällen, d. h. bei relativ mehr oder relativ weniger als die hohen Frequenzen verzögerten niedrigen Frequenzen, die Signale, wie sie in Fig. 19d und 19g dargestellt sind, eine umgekehrte Polarität aufweisen.
Die Schlußfolgerung sollte sein, daß bei der Anwendung der (1-D)-Operation auf das ausgelesene Signal das in der (1-D)-Operation erhaltene Signal in der Weise benutzt werden kann, wie weiter oben unter Bezugnahme auf das Nyquist-1-Detektionsverfahren beschrieben, um die ausgeführte Entzerrung zu erkennen und die Entzerrung zu steuern.
Nachfolgende Übergänge im Schreibstrom sollten erneut nicht zu dicht nebeneinander auftreten. Fig. 20 zeigt in Fig. 20a zwei Übergänge in einem Abstand von 2τ. Dieses Signal führt zu dem digitalen Ausgangssignal..., 0, 0, 1, 1, 0, 0, ... am Ausgangsanschluß 12. Fig. 20b zeigt das Signal am Eingang von Detektor 10 in Reaktion auf das Signal aus Fig. 20a, welches auf Band aufgezeichnet und von dort gelesen wird. Hier ist zu beachten, daß die Entzerrung nicht korrekt ist, da die niedrigen Frequenzen zu stark angehoben werden. Dies führt zu Werten für das dem Detektor zugeführten Analogsignal von δ, 1 - δ, 1 - δ und δ für die Zeitpunkte t = -2τ, -τ, 0 bzw. τ. Fig. 20c zeigt das Signal aus Fig. 20b verzögert um das Zeitintervall τ, und Fig. 20d das Signal aus Fig. 20b nach Ausführung der (1-D)-Operation für das Signal aus Fig. 20b. Aus Fig. 20d wird deutlich, daß ein Abtastwert von Null bei t = 0 vorliegt. Dieser Abtastwert kann also nicht benutzt werden, um festzustellen, ob eine korrekte Entzerrung durchgeführt wurde oder nicht.
Die Schlußfolgerung sollte sein, daß der Abstand zwischen zwei aufeinanderfolgenden Stufenübergängen mindestens 3τ betragen sollte.
Um den Abtastwert bei t = -τ in den Fig. 18 und 19 als Wert a(t = -τ) in der Tabelle aus Fig. 3 zu benutzen, müssen Bitgruppierungen von (0, 0, 0, 1) oder (1, 1, 1, 0) erkannt werden. Um den Abtastwert bei t = τ in den Fig. 18 und 19 als Wert a(t = τ) in der Tabelle aus Fig. 3 zu benutzen, müssen Bitgruppierungen von (0, 1, 1, 1) oder (1, 0, 0, 0) erkannt werden.
Fig. 21 zeigt eine Ausführungsform, bei der eine Full-Response-Detektion für das von der Spur gelesene Signal durchgeführt wird. Der Full-Response-Wiedergabekanal wird durch die Elemente 1, 3, 4c, 5 und 10 gebildet.
Das Auslesen des Stufenübergangs aus Fig. 18a führt also zu dem Bitstrom (..., 0, 0, 1, 1, 1, ...) am Ausgangsanschluß 12, wie in Fig. 18b dargestellt. Wie zuvor erwähnt, führt eine (1-D)-Operation am (analogen) ausgelesenen Signal, das dem Signal entspricht, welches am Ausgang des variablen Entzerrers 5 zur Verfügung steht, zu einem Signal, das man erhalten würde, wenn eine Nyquist-1-Detektion für das auf Band aufgezeichnete Signal ausgeführt wird. Daher umfaßt die Anordnung einen (1- D)-Operator 55, der mit dem Ausgang 8 des variablen Entzerrers 5 verbunden ist. Da das am Ausgang des Operators 55 vorhandene Signal dem Signal entspricht, daß man bei der Ausführung einer Nyquist-1-Detektion erhält, kann die Schaltung 13a, die für die Erzeugung der beiden Steuersignale c&sub1; und c&sub2; benötigt wird, mit dem Ausgang des Operators 55 gekoppelt werden. Diese Schaltung 13a kann eine Kopie eines Teils der Schaltung 13 aus Fig. 11a sein, die diese Funktion realisiert. Zu diesem Zweck ist der Ausgang des Operators 55 mit dem Eingang des Detektors 10a und mit den Eingängen der Verzögerungseinheiten 30 und 32 verbunden. Die Funktion der Elemente in Schaltung 13a wurde ausführlich in bezug auf Fig. 11a beschrieben.
Es ist klar, daß anstelle der Auswahleinheiten 14 und 16 und des Generators 45' in Fig. 21 die Auswahleinheit 14a und der Generator 45 in Fig. 5 verwendet werden könnten, um die erforderlichen Bitsequenzen zu erkennen und die Steuersignale c&sub1; und c&sub2; zu erhalten.
Fig. 22 zeigt eine weitere Ausführungsform, in der eine Full-Response- Detektion für das vom Band ausgelesene Signal durchgeführt wird. Die Auswahl der erforderlichen Bitsequenzen erfolgt mit Hilfe des digitalen Signals am Ausgangsanschluß 12. Zu diesem Zweck wurde die Schaltung 13b in Fig. 22 mit Auswahlstufen 15i, 15j, 19i und 19j zum Auswählen der Bitsequenzen (1, 1, 1, 0), (0, 0, 0, 1), (0, 1, 1, 1) bzw. (1, 0, 0, 0) versehen.
Nach der Wahl der Bitsequenz (0, 0, 0, 1) erzeugt die Auswahlstufe 15j ein Auswahlsignal, das der Abtast-und-Halte-Schaltung 26 über das ODER-Gatter 17 zugeführt wird. Die Auswahl der Bitsequenz (0, 0, 0, 1) bedeutet, daß ein positiver Stufenübergang wie in Fig. 18a erkannt wurde. Nach Empfang des Auswahlsignals tastet die Abtast-und-Halte-Schaltung 26 das ihrem Eingang zugeführte Signal zum Zeitpunkt t = -τ in Fig. 18d ab.
Nach der Wahl der Bitsequenz (1, 1, 1, 0) erzeugt die Auswahlstufe 151 ein Auswahlsignal, das der Abtast-und-Halte-Schaltung 26 über das ODER-Gatter 17 zugeführt wird. Die Auswahl der Bitsequenz (1, 1, 1, 0) bedeutet, daß ein negativer Stufenübergang erkannt wurde. Nach Empfang des Auswahlsignals tastet die Abtast- und-Halte-Schaltung 26 das ihrem Eingang zugeführte Signal zum Zeitpunkt t = -τ in Fig. 18d ab, davon ausgehend, daß der Übergang in Fig. 18a ein negativer Übergang gewesen wäre.
Nach der Wahl der Bitsequenz (0, 1, 1, 1) erzeugt die Auswahlstufe 19i ein Auswahlsignal, das der Abtast-und-Halte-Schaltung 28 über das ODER-Gatter 21 zugeführt wird. Die Auswahl der Bitsequenz (0, 1, 1, 1) bedeutet, daß ein positiver Stufenübergang wie in Fig. 18a erkannt wurde. Nach Empfang des Auswahlsignals tastet die Abtast-und-Halte-Schaltung 28 das ihrem Eingang zugeführte Signal zum Zeitpunkt t = τ in Fig. 18d ab.
Nach der Wahl der Bitsequenz (1, 1, 1, 0) erzeugt die Auswahlstufe 19j ein Auswahlsignal, das der Abtast-und-Halte-Schaltung 28 über das ODER-Gatter 21 zugeführt wird. Die Auswahl der Bitsequenz (1, 1, 1, 0) bedeutet, daß ein negativer Stufenübergang erkannt wurde. Nach Empfang des Auswahlsignals tastet die Abtast- und-Halte-Schaltung 28 das ihrem Eingang zugeführte Signal zum Zeitpunkt t = τ in Fig. 18d ab.
Auf die gleiche Weise, wie für Fig. 11a beschrieben, erzeugt der Steuersignalgenerator 45' das erste und das zweite Steuersignal c&sub1; und c&sub2; in Reaktion auf die den Eingängen 42 und 44 zugeführten Abtastwerte und in Reaktion auf die den Eingängen 39a bis 39d zugeführten Auswahlsignale.
Eine weitere Ausführungsform eines Full-Response-Detektionssystems wird unter Bezugnahme auf Fig. 23 beschrieben. Fig. 23a zeigt einen Übergang im Schreibstrom nach dem Auslesen. Die vier aufeinanderfolgenden Signal-Abtastwerte im Auslesesignal, die dem Übergang benachbart sind, sind mit a&sub1; bis a&sub4; bezeichnet. Der bisher erörterte Abtastwert s&sub1; entspricht tatsächlich a&sub2; - a&sub1;, und der bisher erörterte Abtastwert s&sub2; entspricht tatsächlich a&sub4; - a&sub3;.
Daher entspricht das erste Steuersignal c&sub1;(a&sub2; - a&sub1;) + (a&sub4; - a&sub3;) und das zweite Steuersignal c&sub2; entspricht (a&sub2; - a&sub1;) - (a&sub4; - a&sub3;). Im Fall eines negativen Übergangs müssen die Vorzeichen der Werte für c&sub1; und c&sub2;, die man mit den obigen Formeln erhält, umgekehrt sein.
Es hat sich gezeigt, daß man den Wert für c&sub2; auf eine andere Weise erhalten kann, nämlich mit Hilfe der Formel c&sub2; = a&sub2; + a&sub3;. Diese Formel läßt sich leicht aus der zuvor genannten Formel für c&sub2; ableiten, indem man die Terme a&sub1; und a&sub4; wegläßt, was akzeptierbar ist, weil die Werte für diese Abtastwerte als gleich in der Amplitude betrachtet werden können. Fig. 23b, die die Situation von Fig. 18e zeigt, und Fig. 23c, die die Situation von Fig. 19b zeigt, machen klar, daß beide Formeln für c&sub2; zu dem gleichen Ergebnis führen.
Fig. 24 zeigt eine Ausführungsform, die auf dem obigen Wissen beruht. Der mit dem Ausgang des variablen Entzerrers 5 gekoppelte Abtaster 8 tastet das Analogsignal ab, um die Abtastwerte..., a&sub1;, a&sub2;, a&sub3;, a&sub4;, ... zu erhalten. Die Abtastfrequenz wird durch den Abtastfrequenzgenerator 81 geliefert. Die Abtastwerte werden einem Schieberegister mit vier Speicherstufen 82.1 bis 82.4 zugeführt und in das Schieberegister mit der gleichen Abtastfrequenz geschoben; die durch den Frequenzgenerator 81 geliefert wird. Der Ausgang der Speicherstufe 82.1 ist über eine Signalinverter-Einheit 83 mit einem ersten Eingang einer Addierschaltung 85 verbunden. Der Ausgang der Speicherstufe 82.2 ist mit einem zweiten Eingang der Addierschaltung 85 und mit einem ersten Eingang einer Addierschaltung 87 verbunden. Der Ausgang der Speicherstufe 82.3 ist mit einem zweiten Eingang der Addierschaltung 87 und über eine Inverterstufe 84 mit einem dritten Eingang der Addierschaltung 85 verbunden. Der Ausgang der Speicherstufe 82.4 ist mit einem vierten Eingang der Addierschaltung 85 verbunden.
Die Auswahlschaltungen 15k und 15l sind vorgesehen, um die Bitgruppierungen (0, 0, 0, 1, 1, 1) bzw. (1, 1, 1, 0, 0, 0) im Ausgangssignal des Detektors 10 auszuwählen. Die Ausgänge der Auswahlschaltungen 15k und 15l sind mit den Eingängen 39a bzw. 39b des Schaltsignal-Generators 150 verbunden, der in bezug auf Fig. 6a ausführlich beschrieben wurde. Außerdem sind die Ausgänge der Auswahlschaltungen 15k und 15l mit einem ODER-Gatter 86 verbunden, dessen Ausgang mit den Steuereingängen 88 und 89 der Addierschaltungen 85 bzw. 87 verbunden ist.
Sobald die Bitgruppierung (0, 0, 0, 1, 1, 1) durch die Auswahlschaltung 15k gewählt wurde, was bedeutet, daß die in Fig. 23a darstellte Situation vorliegt, wird am Ausgang der Auswahlschaltung 15k ein Auswahlsignal erzeugt. Es wird angenommen, daß die Verzögerung 30 so beschaffen ist, daß das Schieberegister 82 die Abtastwerte a&sub1; bis a&sub4; von Fig. 23a in den entsprechenden Speicherstufen 82.1 bis 82.4 gespeichert hat. Dieses Auswahlsignal wird den Addierschaltungen 85 und 87 über das ODER-Gatter 86 zugeführt, so daß ein Addierschritt in den beiden Addierschaltungen aktiviert wird. Unter dem Einfluß des Auswahlsignals, welches dem Steuereingang 88 zugeführt wird, berechnet die Addierschaltung 85 c&sub1; entsprechend der in Fig. 23a angegebenen Formel. Unter dem Einfluß des Auswahlsignals, welches dem Steuerein gang 89 zugeführt wird, berechnet die Addierschaltung 87 c&sub2; entsprechend der in Fig. 23a angegebenen vereinfachten Formel. Unter dem Einfluß des Auswahisignals, welches dem Eingang 39a zugeführt wird, steuert die Umschaltsteuerschaltung 150 die Schalter in die Positionen, die in Fig. 24 dargestellt sind.
Im Fall eines isolierten negativen Übergangs erzeugt die Auswahlschaltung 151 ein Auswahlsignal, das dazu führt, daß die Schalter 151 und 152 in ihre "untere" Stellung gebracht werden.
Eine weitere Formel zum Ableiten des Steuersignals c&sub2; lautet: a&sub1; + a&sub2; + a&sub3; + a&sub4;. Dies folgt mehr oder weniger direkt aus Fig. 23d. Die obere Kurve in Fig. 23d ist die Impulskurve, die untere Kurve in Fig. 23d der entsprechende Stufenverlauf bei einem Full-Response-Detektionsverfahren. Das Kopieren des Verfahrens wie zuvor für die Impulskurve beschrieben bedeutet, daß die Abweichung des erkannten Stufenverlaufs von einem idealen Stufenverlauf zu Zeitpunkten bestimmt werden muß, die auf der Hälfte zwischen den Abtastzeitpunkten im Full-Response-Detektionsverfahren liegen. Diese Abweichung wird als ISIlead und ISIlag bezeichnet. ISIlead entspricht A + (a&sub1; +a&sub2;)/2, und ISIlag entspricht A - (a&sub3; + a&sub4;)/2, so daß c&sub2; gleich ISIlead - ISIlag, was proportional zu der Summe aller vier Abtastwerte a&sub1; bis a&sub4; ist.
Es ist natürlich möglich, das Signal zu den Zeitpunkten abzutasten, die in Fig. 23d mit t&sub1; und t&sub2; bezeichnet sind, um c&sub1; und/oder c&sub2; zu erhalten.
Aus der obigen Beschreibung ist klar geworden, daß die Erfindung auf der Bestimmung der Differenz zwischen dem tatsächlichen Verlauf des empfangenen Signals und dem entsprechenden Idealverlauf beruht. Diese Differenz ist ein Maß für den nicht- idealen Charakter des Übertragungskanals und kann benutzt werden, um die beiden Steuersignale zur Steuerung eines variablen Entzerrers abzuleiten.
Die Erfindung weist - soweit sie bisher beschrieben wurde - eine nullerzwingende Entzerrung auf, bei der die Abtastwerte zu Zeitpunkten in Nachbarschaft zu den Zeitpunkten des Auftretens der Spitzenamplitude(n) - siehe Fig. 7f, 8f, 9f und 10f für die Nyquist-1-Situation und Fig. 15f und 16f für die PR4-Situation - in eine Null-Amplitude gesteuert werden. Das bedeutet, daß die Intersymbolstörung (Intersymbol Interference, ISI) zu diesen Zeitpunkten Null wird.
In manchen Fällen kann es jedoch hilfreich sein, ein bestimmtes Maß an Intersymbolstörung zu akzeptieren, da sich die Erkennungsfehlerrate in dem erkannten digitalen Signal für dieses Maß an Intersymbolstörung als am niedrigsten erweist, und nicht für eine Intersymbolstörung gleich Null.
Der oben beschriebene Entzerrungsmechanismus kann benutzt werden, um eine adaptive Entzerrung zu realisieren, die zu einer kontrollierten Intersymbolstörung zu den fraglichen Zeitpunkten führt, so daß die Intersymbolstörung unabhängig von der Amplitude des benachbarten Peak ist.
Es werden mehrere Beispiele aufgeführt, um zu zeigen, wie man die beiden Steuersignale für die Frequenzkorrektur bzw. die Phasenkorrektur erhalten kann.
Fig. 25 zeigt einen isolierten Impuls, erhalten durch ein Nyquist-1-Detektionssystem. Jetzt werden nicht nur die Signalwerte ISIlead und ISIlag zu den Zeitpunkten t = -τ und t = τ erfaßt, sondern auch der Signalwert A bei t = 0. Das Fehlersignal für die Frequenzsteuerung ist jetzt folgendes:
HF-Fehler = (ISIlead + ISIlag) - b.A,
wobei b ein Wert der zulässigen Intersymbolstörung in bezug auf die Amplitude des Impulses ist. Auf diese Weise bleibt ein gewisses Maß an Intersymbolstörung nach der Entzerrung bestehen, und zwar infolge einer zu geringen HF-Entzerrung. Wenn eine weitere HF-Entzerrung für die verbleibende Intersymbolstörung erforderlich ist, muß für b ein negativer Wert gewählt werden.
Außerdem ist das Fehlersignal für die Phasensteuerung jetzt:
Phasenfehler = (ISIlead - ISIlag) - b.A.
Auf diese Weise bleibt ein gewisses Maß an Intersymbolstörung nach der Entzerrung bestehen, und zwar infolge einer verbleibenden Phasenverschiebung.
Beide Fehlersignale werden den Integratoren I&sub1; und I&sub2; zugeführt, um die Steuersignale für den variablen Entzerrer zu erhalten. Außerdem können, wie oben erläutert, ISIlead und ISIlag aus einzelnen Gruppierungen (0, 0, 1) und (0, 0, -1) bzw. (1, 0, 0) und (-1, 0, 0) bestimmt werden.
Fig. 26 zeigt einen isolierten Impuls, erhalten durch ein PR4-Detektions- System. Hier werden nicht nur die Signalwerte ISlead und ISlag zu den Zeitpunkten t = -τ und t = 2τ erfaßt, sondern auch die Signalwerte A&sub1; zum Zeitpunkt t = 0 und A&sub2; zum Zeitpunkt t = τ. Das Fehlersignal für die Frequenzsteuerung ist jetzt:
HF-Fehler = (ISIlead - b.A&sub1;) + (ISIlag - b.A&sub2;),
Phasenfehler = (ISIlead - b.A&sub1;) - (ISIlag - b.A&sub2;).
Beide Fehlersignale werden den Integratoren I&sub1; und I&sub2; zugeführt, um die Steuersignale für den variablen Entzerrer zu erhalten.
Fig. 27 zeigt einen Stufenübergang bei der Full-Response-Situation. Ausgehend von den Werten a&sub1; bis a&sub4; können die Fehlersignale folgendermaßen abgeleitet werden:
HF-Fehler = (a&sub2; - a&sub1;) + (a&sub4; - a&sub3;) -b.(a&sub3; - a&sub2;),
Phasenfehler = (a&sub1; + a&sub2;) + (a&sub3; + a&sub4;) -b.(a&sub3; - a&sub2;).
Der Amplitudenterm a&sub3; - a&sub2; kann vorzugsweise ersetzt werden durch a&sub4; - a&sub1;, um eine bessere Annäherung für den Amplitudenterm zu erhalten.
Außerdem werden die Fehlersignale vorzugsweise normalisiert, indem die obengenannten Fehlersignale durch den Amplitudenwert geteilt werden.

Claims

1. Anordnung zum Empfangen eines digitalen Signals von einem Übertragungsmedium, wobei die Anordnung folgendes umfaßt:

- Eingangsmittel (3) zum Empfangen eines Signals vom Übertragungsmedium,

- variable Entzerrungsmittel (5) mit einem Eingang, der mit einem Ausgang der Eingangsmittel verbunden ist, einem Steuersignaleingang zum Empfangen eines Steuersignals und einem Ausgang zum Liefern eines entzerrten Ausgangssignals,

- Signaldetektormittel (10a) mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, und einem Ausgang zum Liefern eines ersten digitalen Signals,

- Entzerrer-Steuersignal-Generatormittel (13.1) mit einem Ausgang zum Liefern eines Entzerrer-Steuersignals, wobei dieser Ausgang mit dem Steuersignaleingang der Entzerrungsmittel verbunden ist,

einen Ausgangsanschluß (12) zum Liefern des digitalen Signals,

- Bitgruppierungs-Auswahlmittel (14, 16) mit einem Eingang, der mit dem Ausgang der Signaldetektormittel (10a) verbunden ist, und mit einem Ausgang zum Liefern eines ersten Auswahlsignals auf die Erkennung von mindestens einer spezifizierten Bitgruppierung hin, die in dem Signal enthalten ist, welches ihrem Eingang zugeführt wird, dadurch gekennzeichnet, daß die Auswahlmittel einen weiteren Ausgang besitzen, um auf die Erkennung von mindestens einer weiteren spezifizierten Bitgruppierung hin, die in dem Signal enthalten ist, welches ihrem Eingang zugeführt wird, ein zweites Auswahlsignal zu liefern, wobei die Bitgruppierungs-Auswahlmittel (14, 16) so ausgelegt sind, daß Bitgruppierungen gewählt werden, die Signalabschnitten in der Signalkurve am Ausgang des variablen Entzerrers entsprechen, um auf diese Weise Signalabschnitte zu wählen, die geeignet sind, um hiervon ein erstes und ein zweites Steuersignal für die variablen Entzerrungsmittel abzuleiten,

- Abtast-und-Halte-Mittel (26, 28) mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, einem Steuersignaleingang (22, 24), der mit dem Ausgang der Bitgruppierungs-Auswahlmittel verbunden ist, und einem Ausgang, der mit einem Eingang der Entzerrer-Steuersignal-Generatormittel (45') verbunden ist, wobei die Abtast-und-Halte-Mittel vorgesehen sind, um das ihrem Eingang unter dem Einfluß des ersten Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise zumindest einen ersten Abtastwert zu erhalten; um das ihrem Eingang unter dem Einfluß des zweiten Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise zumindest einen zweiten Abtastwert zu erhalten; und um den ersten und den zweiten Abtastwert an ihren Ausgang weiterzuleiten, wobei die Entzerrer-Steuersignal-Generatormittel vorgesehen sind, um das erste und das zweite Steuersignal auf den Empfang des ersten und des zweiten Abtastwertes hin zu erzeugen, wobei sich das erste Steuersignal auf eine erste arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht und das zweite Steuersignal sich auf eine zweite arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht, wobei die erste und die zweite Kombination sich voneinander unterscheiden, indem eine von der ersten und der zweiten arithmetischen Kombination eine Addition des ersten Abtastwertes und des zweiten Abtastwertes umfaßt und die andere von der ersten und der zweiten arithmetischen Kombination den Schritt der Differenzermittlung zwischen dem ersten und dem zweiten Abtastwert umfaßt. (Fig. 11A, 17, 21, 22)

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der mindestens eine erste Abtastwert von einem führenden Teil eines Signalabschnitts erfaßt wird.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der mindestens eine zweite Abtastwert von einem nachhängenden Teil eines Signalabschnitts erfaßt wird.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste arithmetische Kombination so beschaffen ist, daß das erste Steuersignal proportional zu der Summe des mindestens einen ersten Abtastwertes und des mindestens einen zweiten Abtastwertes ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Abtast- und-Halte-Mittel (26, 28) vorgesehen sind, um das ihrem Eingang unter dem Einfluß des ersten Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise einen ersten Abtastwert zu erhalten; um das ihrem Eingang unter dem Einfluß des zweiten Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise einen zweiten Abtastwert zu erhalten; und um den ersten und den zweiten Abtastwert an ihren Ausgang weiterzuleiten.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die zweite arithmetische Kombination so beschaffen ist, daß das zweite Steuersignal proportional zu der Differenz zwischen dem ersten und dem zweiten Abtastwert ist.

7. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste digitale Signal ein Digitalsignal mit drei Werten ist, und daß die Bitgruppierungs-Auswahlmittel (14) vorgesehen sind, um Bitgruppierungen beginnend mit mindestens einem "0"-Bit und endend mit mindestens einem "1"-Bit oder "-1"-Bit auszuwählen (Fig. 11A).

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (15a, 15b) vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (0, 0, 1) und (0, 0, -1), um das erste Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 11A).

9. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (15e, 15f) außerdem vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (0, 0, 1, 1) und (0, 0, -1, -1), um das erste Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 17).

10. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das erste digitale Signal ein Digitalsignal mit drei Werten ist, und daß die Bitgruppierungs-Auswahlmittel (16) vorgesehen sind, um Bitgruppierungen beginnend mit mindestens einem "1"-Bit oder "-1"-Bit und endend mit mindestens einem "0"-Bit auszuwählen (Fig. 11A).

11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (19a, 19b) vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (1, 0, 0) und (-1, 0, 0), um das zweite Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 11A).

12. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (19e, 19f) außerdem vorgesehen sind, um die folgenden Bit gruppierungen auszuwählen: (1, 1, 0, 0) und (-1, -1, 0, 0), um das zweite Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 17).

13. Anordnung nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem Zeitpunkt abzutasten, der dem Zeitpunkt des Auftretens des "0"-Bits direkt neben dem "1"-Bit oder dem "-1"-Bit in der gewählten Bitgruppierung entspricht, um den genannten mindestens einen ersten Abtastwert zu erhalten.

14. Anordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem Zeitpunkt abzutasten, der einem Zeitpunkt entspricht, welcher zwischen den beiden Zeitpunkten des Auftretens der beiden benachbarten "0"-Bits direkt neben dem "1"-Bit oder dem "-1"-Bit in der gewählten Bitgruppierung liegt, um den genannten mindestens einen ersten Abtastwert zu erhalten.

15. Anordnung nach Anspruch 10, 11 oder 12, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem Zeitpunkt abzutasten, der dem Zeitpunkt des Auftretens des "0"-Bits direkt neben dem "1"-Bit oder dem "-1"-Bit in der gewählten Bitgruppierung entspricht, um den genannten mindestens einen zweiten Abtastwert zu erhalten.

16. Anordnung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem Zeitpunkt abzutasten, der einem Zeitpunkt entspricht, welcher zwischen den beiden Zeitpunkten des Auftretens der beiden benachbarten "0"-Bits direkt neben dem "1"-Bit oder dem "-1"-Bit in der gewählten Bitgruppierung liegt, um den genannten mindestens einen zweiten Abtastwert zu erhalten.

17. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das erste digitale Signal ein Digitalsignal mit zwei Werten ist, und daß die Bitgruppierungs-Auswahlmittel vorgesehen sind, um Bitgruppierungen beginnend mit mindestens zwei "0"-Bits und endend mit mindestens einem "1"-Bit oder Bitgruppierungen beginnend mit mindestens zwei "1"-Bits und endend mit mindestens einem "0"-Bit auszuwählen (Fig. 22).

18. Anordnung nach Anspruch 17, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (15i, 15j) vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (1, 1, 1, 0) und (0, 0, 0, 1), um das erste Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 22).

19. Anordnung nach Anspruch 17, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (19i, 19j) vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (1, 0, 0, 0) und (0, 1, 1, 1), um das zweite Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 22).

20. Anordnung nach Anspruch 18, dadurch gekennzeichnet, daß die Abtast- und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, um einen ersten und einen zweiten ersten Abtastwert zu erhalten, wobei der erste Zeitpunkt dem Zeitpunkt des Auftretens des dritten Bits von rechts in der im ersten digitalen Signal erkannten Bitgruppierung entspricht und der zweite Zeitpunkt dem Zeitpunkt des Auftretens des zweiten Bits von rechts in der erkannten Bitgruppierung entspricht.

21. Anordnung nach Anspruch 18, dadurch gekennzeichnet, daß die Abtast- und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, um einen ersten und einen zweiten ersten Abtastwert zu erhalten, wobei der erste Zeitpunkt einem Zeitpunkt entspricht, welcher zwischen den Zeitpunkten des Auftretens des vierten und des dritten Bits von rechts in der im ersten digitalen Signal ausgewählten Bitgruppierung liegt, und wobei der zweite Zeitpunkt einem Zeitpunkt entspricht, welcher zwischen den Zeitpunkten des Auftretens des dritten und des zweiten Bits von rechts in der gewählten Bitgruppierung liegt.

22. Anordnung nach Anspruch 19, soweit abhängig von Anspruch 1, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, um einen ersten und einen zweiten Abtastwert zu erhalten, wobei der erste Zeitpunkt dem Zeitpunkt des Auftretens des zweiten Bits von links in der im ersten digitalen Signal ausgewählten Bitgruppierung entspricht, und wobei der zweite Zeitpunkt dem Zeitpunkt des Auftretens des dritten Bits von links in der gewählten Bitgruppierung entspricht.

23. Anordnung nach Anspruch 19, soweit abhängig von Anspruch 1, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, um einen ersten und einen zweiten zweiten Abtastwert zu erhalten, wobei der erste Zeitpunkt einem Zeitpunkt entspricht, welcher zwischen den Zeitpunkten des Auftretens des zweiten und des dritten Bits von links in der im ersten digitalen Signal ausgewählten Bitgruppierung liegt, und wobei der zweite Zeitpunkt einem Zeitpunkt entspricht, welcher zwischen den Zeitpunkten des Auftretens des dritten und des vierten Bits von links in der gewählten Bitgruppierung liegt.

24. Anordnung nach den Ansprüchen 20 und 22 oder nach den Ansprüchen 21 und 23, dadurch gekennzeichnet, daß das zweite Steuersignal proportional zu der Summe des zweiten ersten Abtastwertes und des ersten zweiten Abtastwertes im Fall der Auswahl der folgenden beiden aufeinanderfolgenden Bitgruppierungen ist: (0, 0, 0, 1) und (0, 1, 1, 1), und daß das zweite Steuersignal proportional zu minus der Summe des zweiten ersten Abtastwertes und des ersten zweiten Abtastwertes im Fall der Auswahl der folgenden beiden aufeinanderfolgenden Bitgruppierungen ist: (1, 1, 1, 0) und (1, 0, 0, 0).

25. Anordnung nach den Ansprüchen 20 und 22 oder nach den Ansprüchen 21 und 23, dadurch gekennzeichnet, daß das zweite Steuersignal proportional zu der Summe der beiden ersten Abtastwerte und der beiden zweiten Abtastwerte im Fall der Auswahl der folgenden beiden aufeinanderfolgenden Bitgruppierungen ist: (0, 0, 0, 1) und (0, 1, 1, 1), und daß das zweite Steuersignal proportional zu minus der Summe der beiden ersten Abtastwerte und der beiden zweiten Abtastwerte im Fall der Auswahl der folgenden beiden aufeinanderfolgenden Bitgruppierungen ist: (1, 1, 1, 0) und (1, 0, 0, 0).

26. Anordnung nach den Ansprüchen 20 und 22 oder nach den Ansprüchen 21 und 23, dadurch gekennzeichnet, daß das erste Steuersignal proportional zu der Summe des zweiten ersten Abtastwertes und des zweiten zweiten Abtastwertes minus der Summe des ersten ersten Abtastwertes und des ersten zweiten Abtastwertes im Fall der Auswahl der folgenden beiden aufeinanderfolgenden Bitgruppierungen ist: (0, 0, 0, 1) und (0, 1, 1, 1), und daß das erste Steuersignal proportional zu der Summe des ersten ersten Abtastwertes und des ersten zweiten Abtastwertes minus der Summe des zweiten ersten Abtastwertes und des zweiten zweiten Abtastwertes im Fall der Auswahl der folgenden beiden aufeinanderfolgenden Bitgruppierungen ist: (1, 1, 1, 0) und (1, 0, 0, 0).

27. Anordnung zum Empfangen eines digitalen Signals von einem Übertragungsmedium, wobei die Anordnung folgendes umfaßt:

- Eingangsmittel (3) zum Empfangen eines Signals vom Übertragungsmedium,

- Entzerrer-Steuersignal-Generatormittel (45) mit einem Ausgang zum Liefern eines Entzerrer-Steuersignals, wobei dieser Ausgang mit dem Steuersignaleingang der Entzerrungsmittel verbunden ist,

- einen Ausgangsanschluß (12) zum Liefern des digitalen Signals,

- Bitgruppierungs-Auswahlmittel (14a) mit einem Eingang, der mit dem Ausgang der Signaldetektormittel (10a) verbunden ist, und mit einem Ausgang zum Liefern eines ersten Auswahlsignals auf die Erkennung einer spezifizierten Bitgruppierung hin, die in dem Signal enthalten ist, welches ihrem Eingang zugeführt wird, wobei die Bitgruppierungs-Auswahlmittel (14a) vorgesehen sind, um Bitgruppierungen zu wählen, um auf diese Weise einen Signalabschnitt in Reaktion auf das Ausgangssignal der variablen Entzerrungsmittel zu wählen, welcher einem Signalabschnitt entspricht, der geeignet ist, um hiervon ein erstes und ein zweites Steuersignal für die variablen Entzerrungsmittel abzuleiten,

- Abtast-und-Halte-Mittel (26, 28) mit einem Eingang, der mit dem Ausgang der Entzerrungsmittel verbunden ist, einem Steuersignaleingang (22, 24), der mit dem Ausgang der Bitgruppierungs-Auswahlmittel verbunden ist, und einem Ausgang, der mit einem Eingang der Entzerrer-Steuersignal-Generatormittel verbunden ist, wobei die Abtast- und-Halte-Mittel vorgesehen sind, um das ihrem Eingang unter dem Einfluß des Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise zumindest einen ersten Abtastwert und zumindest einen zweiten Abtastwert zu erhalten; und um den ersten und den zweiten Abtastwert an ihren Ausgang weiterzuleiten, wobei der erste und der zweite Abtastwert zeitlich nicht miteinander übereinstimmen, wobei die Entzerrer-Steuersignal-Generatormittel vorgesehen sind, um das erste und das zweite Steuersignal auf den Empfang des ersten und des zweiten Abtastwertes hin zu erzeugen, wobei sich das erste Steuersignal auf eine erste arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht und das zweite Steuersignal sich auf eine zweite arithmetische Kombination des ersten und des zweiten Abtastwertes bezieht, wobei die erste und die zweite Kombination sich voneinander unterscheiden, indem eine von der ersten und der zweiten arithmetischen Kombination eine Addition des ersten Abtastwertes und des zweiten Abtastwertes umfaßt und die andere von der ersten und der zweiten arithmetischen Kombination den Schritt der Differenzermittlung zwischen dem ersten und dem zweiten Abtastwert umfaßt. (Fig. 5, 14, 24)

28. Anordnung nach Anspruch 27, dadurch gekennzeichnet, daß der mindestens eine erste Abtastwert von einem führenden Teil eines Signalabschnitts erfaßt wird.

29. Anordnung nach Anspruch 27, dadurch gekennzeichnet, daß der mindestens eine zweite Abtastwert von einem nachhängenden Teil eines Signalabschnitts erfaßt wird.

30. Anordnung nach Anspruch 27, dadurch gekennzeichnet, daß die erste arithmetische Kombination so beschaffen ist, daß das erste Steuersignal proportional zu der Summe des mindestens einen ersten Abtastwertes und des mindestens einen zweiten Abtastwertes ist.

31. Anordnung nach Anspruch 27, dadurch gekennzeichnet, daß die Abtast- und-Halte-Mittel (26, 28) vorgesehen sind, um das ihrem Eingang unter dem Einfluß des Auswahlsignals zugeführte Signal abzutasten und zu halten, um auf diese Weise einen ersten Abtastwert und einen zweiten Abtastwert zu erhalten; und um den ersten und den zweiten Abtastwert an ihren Ausgang weiterzuleiten.

32. Anordnung nach Anspruch 31, dadurch gekennzeichnet, daß die zweite arithmetische Kombination so beschaffen ist, daß das zweite Steuersignal proportional zu der Differenz zwischen dem ersten und dem zweiten Abtastwert ist.

33. Anordnung nach einem der Ansprüche 27 bis 32, dadurch gekennzeichnet, daß das erste digitale Signal ein Digitalsignal mit drei Werten ist, und daß die Bitgruppierungs-Auswahlmittel (14a) vorgesehen sind, um Bitgruppierungen beginnend mit mindestens einem "0"-Bit, gefolgt von mindestens einem "1"-Bit oder "-1"-Bit und endend mit mindestens einem "0"-Bit auszuwählen (Fig. 5).

34. Anordnung nach Anspruch 33, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (14a) vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (0, 0, 1, 0, 0) und (0, 0, -1, 0, 0), um das Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 5).

35. Anordnung nach Anspruch 33, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (14c) vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (0, 0, 1, 1, 0, 0) und (0, 0, -1, -1, 0, 0), um das Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 14).

36. Anordnung nach Anspruch 33, 34 oder 35, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, um den genannten mindestens einen ersten und den genannten mindestens einen zweiten Abtastwert zu erhalten, wobei der erste und der zweite Zeitpunkt den Zeitpunkten entsprechen, an denen die beiden "0"-Bits auftreten, die dem (den) "1"-Bit(s) oder dem (den) "-1"-Bit(s) an beiden Seiten in der gewählten Bitgruppierung direkt benachbart sind.

37. Anordnung nach Anspruch 34 oder 35, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, um den genannten mindestens einen ersten und den genannten mindestens einen zweiten Abtastwert zu erhalten, wobei der erste Zeitpunkt einem Zeitpunkt entspricht, der zwischen den beiden Zeitpunkten des Auftretens der beiden benachbarten "0"-Bits direkt neben dem (den) "1"-Bit(s) oder dem (den) "-1"-Bit(s) auf der linken Seite in der gewählten Bitgruppierung liegt, und wobei der zweite Zeitpunkt einem Zeitpunkt entspricht, der zwischen den beiden Zeitpunkten des Auftretens der beiden benachbarten "0"-Bits direkt neben dem (den) "1"-Bit(s) oder dem (den) "-1"-Bit(s) in der gewählten Gruppierung liegt.

38. Anordnung nach einem der Ansprüche 27 bis 32, dadurch gekennzeichnet, daß das erste digitale Signal ein Digitalsignal mit zwei Werten ist, und daß die Bitgruppierungs-Auswahlmittel (15k, 15l) vorgesehen sind, um Bitgruppierungen beginnend mit mindestens zwei "0"-Bits und endend mit mindestens zwei "1"-Bits, oder Bitgruppierungen beginnend mit mindestens zwei "1"-Bits und endend mit mindestens zwei "0"-Bits auszuwählen (Fig. 24).

39. Anordnung nach Anspruch 38, dadurch gekennzeichnet, daß die Bitgruppierungs-Auswahlmittel (15k, 15l) vorgesehen sind, um die folgenden Bitgruppierungen auszuwählen: (0, 0, 0, 1, 1, 1) und (1, 1; 1, 0, 0, 0), um das Auswahlsignal in Reaktion auf die Auswahl von einer der genannten Gruppierungen zu erzeugen (Fig. 24).

40. Anordnung nach Anspruch 38 oder 39, dadurch gekennzeichnet, daß die die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, wobei der erste und der zweite Zeitpunkt den Zeitpunkten des Auftretens des "0"-Bits und "1"- Bits direkt nebeneinander in der im ersten digitalen Signal gewählten Bitgruppierung entsprechen, um den genannten mindestens einen ersten Abtastwert und den genannten mindestens einen zweiten Abtastwert zu erhalten.

41. Anordnung nach Anspruch 38 oder 39, wenn abhängig von Anspruch 27, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel (26, 28) vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, wobei der erste Zeitpunkt einem Zeitpunkt entspricht, der zwischen den beiden Zeitpunkten des Auftretens der beiden benachbarten "0"-Bits direkt neben dem "1"-Bit in der gewählten Bitgruppierung liegt, um den genannten mindestens einen ersten Abtastwert zu erhalten, und wobei der zweite Abtastzeitpunkt einem Zeitpunkt entspricht, der zwischen den beiden Zeitpunkten des Auftretens der beiden benachbarten "1"-Bits direkt neben dem "0"-Bit in der im ersten digitalen Signal gewählten Bitgruppierung liegt, um den genannten mindestens einen zweiten Abtastwert zu erhalten.

42. Anordnung nach Anspruch 40 oder 41, dadurch gekennzeichnet, daß das zweite Steuersignal proportional zu der Summe des ersten und des zweiten Abtastwertes ist.

43. Anordnung nach Anspruch 38 oder 39, dadurch gekennzeichnet, daß die Abtast-und-Halte-Mittel vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, wobei der erste und der zweite Zeitpunkt den Zeitpunkten des Auftretens der beiden benachbarten "0"- Bits direkt neben dem "1"-Bit in der im ersten digitalen Signal gewählten Bitgruppierung entsprechen, um einen ersten und einen zweiten ersten Abtastwert zu erhalten; wobei die Abtast-und-Halte-Mittel weiterhin vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem dritten und einem vierten Zeitpunkt abzutasten, wobei der dritte und der vierte Zeitpunkt den Zeitpunkten des Auftretens der beiden benachbarten "1"-Bits direkt neben dem "0"-Bit in der im ersten digitalen Signal gewählten Bitgruppierung entsprechen, um einen ersten und einen zweiten zweiten Abtastwert zu erhalten.

44. Anordnung nach Anspruch 39, dadurch gekennzeichnet, daß die Abtast- und-Halte-Mittel vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem ersten und einem zweiten Zeitpunkt abzutasten, wobei der erste Zeitpunkt einem Zeitpunkt entspricht, der zwischen den Zeitpunkten des Auftretens der beiden benachbarten "0"-Bits direkt neben den benachbarten "0"- und "1"-Bits in der im ersten digitalen Signal gewählten Bitgruppierung liegt, um einen ersten ersten Abtastwert zu erhalten, und wobei der zweite Zeitpunkt einem Zeitpunkt entspricht, der zwischen den Zeitpunkten des Auftretens der beiden benachbarten "0"-Bits direkt neben dem "1"-Bit in der im ersten digitalen Signal gewählten Bitgruppierung liegt, um einen zweiten ersten Abtastwert zu erhalten; wobei die Abtast-und-Halte-Mittel weiterhin vorgesehen sind, um das Ausgangssignal der variablen Entzerrungsmittel zu einem dritten und einem vierten Zeitpunkt abzutasten, wobei der dritte Zeitpunkt einem Zeitpunkt entspricht, der zwischen den Zeitpunkten des Auftretens der beiden benachbarten "1"-Bits direkt neben dem "0"-Bit in der im ersten digitalen Signal gewählten Bitgruppierung liegt, um einen ersten zweiten Abtastwert zu erhalten, und wobei der vierte Zeitpunkt einem Zeitpunkt entspricht, der zwischen den Zeitpunkten des Auftretens der beiden benachbarten "1"-Bits direkt neben den benachbarten "0"- und "1"-Bits in der im ersten digitalen Signal gewählten Bitgruppierung liegt, um einen zweiten zweiten Abtastwert zu erhalten.

45. Anordnung nach Anspruch 43 oder 44, dadurch gekennzeichnet, daß das zweite Steuersignal proportional zu der Summe des ersten und des zweiten ersten Abtastwertes und des ersten und des zweiten zweiten Abtastwertes ist.

46. Anordnung nach Anspruch 43 oder 44, dadurch gekennzeichnet, daß das erste Steuersignal proportional zu der Summe des zweiten ersten Abtastwertes und des zweiten zweiten Abtastwertes minus der Summe des ersten ersten Abtastwertes und des ersten zweiten Abtastwertes ist.

47. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die variablen Entzerrungsmittel vorgesehen sind, um den Größenverlauf als eine Funktion der Frequenz in Reaktion auf das erste Steuersignal zu variieren, und um den Phasenverlauf als eine Funktion der Frequenz in Reaktion auf das zweite Steuersignal zu variieren.

48. Anordnung nach Anspruch 47, wenn abhängig von Anspruch 5, 6, 31 oder 32, dadurch gekennzeichnet, daß die variablen Entzerrungsmittel vorgesehen sind, um den Größenverlauf in einer Region hoher Frequenzen des Betriebsfrequenzbereiches im Vergleich zu dem Größenverlauf in einer Region niedriger Frequenzen in dem genannten Betriebsfrequenzbereich in Reaktion auf das erste Steuersignal so zu variieren, daß die Summe des ersten und des zweiten Abtastwertes im wesentlichen gleich Null wird; und daß sie vorgesehen sind, um den Phasenverlauf in der genannten Region hoher Frequenzen im Vergleich zu dem Phasenverlauf in der genannten Region niedriger Frequenzen in Reaktion auf das zweite Steuersignal so zu variieren, daß die Differenz zwischen dem ersten und dem zweiten Abtastwert im wesentlichen gleich Null wird.

49. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste und das zweite Steuersignal dem Steuersignaleingang der variablen Entzerrungsmittel über integrierende Elemente (I&sub1;, I&sub2;) zugeführt werden.