DE19603858A1

DE19603858A1 - Detektor für asymmetrische Signale und Signal-Regeneriervorrichtung, die denselben Detektor verwendet

Info

Publication number: DE19603858A1
Application number: DE19603858A
Authority: DE
Inventors: Takao Sugawara; Takenori Ohshima
Original assignee: Fujitsu Ltd
Current assignee: Toshiba Storage Device Corp
Priority date: 1995-03-13
Filing date: 1996-02-03
Publication date: 1996-09-19
Anticipated expiration: 2016-02-04
Also published as: KR100219790B1; JPH08249606A; US5790335A; KR960035582A; US6052245A; DE19603858B4; JP3499034B2

Description

Hintergrund der Erfindung Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen Detektor für asymmetrische Signale, der zur magnetischen Aufzeichnung und Kommunikation verwendet wird, um eine asymmetrische Größe eines asymmetrischen Signals zu detektieren, und eine Si gnal-Regeneriervorrichtung, die diesen Detektor verwendet.

Beschreibung der verwandten Technik

Auf den Gebieten der magnetischen Aufzeichnung und Kom munikation gibt es einen Fall, in dem ein Eingangssignal asymmetrisch bezüglich positiven und negativen Seiten ist. Zum Beispiel neigt auf dem Gebiet einer magnetischen Auf zeichnungsvorrichtung eine Lesesignal-Wellenform dazu, asym metrisch bezüglich den positiven/negativen Seiten zu sein, da ein MR-(Magnetowiderstands-)Kopf ausgewählt wird. Es ist daher erforderlich, einen Amplitudenwert jeder der posi tiven/negativen Komponenten sowie einen Amplitudenfehlerwert zwischen positiven/negativen Signalkomponenten und eine Ab weichungs- oder Offset-Größe zu detektieren und ferner ein asymmetrisches Signal zu kompensieren.

Die Fig. 24A und 24B sind unterstützende Diagramme beim Erklären einer Operation des MR-Kopfes. Die Fig. 25 ist ein Blockdiagramm, das den Stand der Technik zeigt. Die Fig. 26 ist ein erklärendes Diagramm, das eine Abweichung oder einen Offset zeigt.

Die Fig. 24A stellt eine Operationskurve des MR- (Magnetowiderstands-)Kopfes dar, der für eine Magnetplat tenvorrichtung, etc. verwendet wird. Aufzeichnungsdaten wer den gelesen durch Ausnutzen der Tatsache, daß sich eine Wi derstandsrate ρ eines MR-Elements bezüglich eines Eingangs magnetfeldes H von einem magnetischen Aufzeichnungsmedium ändert. Allgemein ist der Kopf auf ein Vorpolungs-Magnetfeld Hb vorgepolt. Entsprechend wird ein Ausgangssignal OUT bipo lar (+1, 0, -1).

Ferner wird idealerweise ein linearer Bereich (ein Be reich mit einer geraden Linie) dieser Operationskurve ver wendet. Daher hat, wenn ein Eingangssignal IN (Magnetfeld aufgezeichnet) symmetrisch bezüglich den positiven und nega tiven Seiten ist, das Ausgangssignal OUT ebenfalls eine sym metrische Signalamplitude bezüglich den positiven und nega tiven Seiten.

Die Fig. 24B zeigt einen Fall, in dem ein nichtlinearer Bereich auf der Operationskurve verwendet wird, da der Vor polungspunkt Hb abweicht. Unter diesen Umständen wird das Ausgangssignal OUT ein Signal, das bezüglich den positiven und negativen Seiten asymmetrisch ist.

Die Fig. 25 stellt eine Konstruktion eines Signalverar beitungssystems bei einer herkömmlichen magnetischen Auf zeichnungs-/Wiedergabevorrichtung dar. Wie in der Fig. 25 gezeigt ist, ist ein magnetisches Aufzeichnungs-/Wiedergabe system 1 aus einem magnetischen Aufzeichnungsmedium und ei nem Magnetkopf aufgebaut. Ein Signal, das von dem Magnetkopf gelesen wird, wird einem Equalizer 3 über eine AC-Kopplungs einheit 2 eingegeben, die aus einem Verstärker und einem Filter besteht. Der Equalizer 3 formt eine Wellenform des eingegebenen Signals. Anschließend detektiert ein Datende tektor 4 Teile von Daten [0], [1] von Signalen mit ausgegli chenen Wellenformen. Somit ist das magnetische Aufzeich nungs-/Wiedergabesystem 1 über die AC-Kopplungseinheit mit dem Equalizer 3 verbunden.

Unter Bezugnahme auf die Fig. 26 bezeichnen die Symbole IN1, IN2 Signal-Wellenformen vor einer AC-Kopplung. Das Sym bol IN1 bezeichnet die Wellenform, die symmetrisch bezüglich den positiven und negativen Seiten ist, während IN2 eine asymmetrische Wellenform bezüglich der positiven und negati ven Seiten bezeichnet. Ferner geben die Symbole OUT1, OUT2 Signal-Wellenformen nach der AC-Kopplung wieder. Das Symbol OUT1 bezeichnet eine symmetrische Wellenform bezüglich den positiven und negativen Seiten, während OUT2 eine asymmetri sche Wellenform bezüglich den positiven und negativen Seiten bezeichnet.

Wie in der Fig. 26 dargestellt ist, fluktuiert, im Fal le einer Symmetrie bezüglich den positiven und negativen Seiten, ein 0-Pegel des Signals nie. Wohingegen, im Falle einer Asymmetrie bezüglich den positiven und negativen Sei ten, jedoch der 0-Pegel um V0 fluktuiert. Das heißt, daß ein Offset oder eine Abweichung erzeugt wird.

Gewöhnlich wird ein Equalizer linearer Art eingesetzt. Aus diesem Grund entsteht, wenn das Eingangssignal eine Zwi schen-Positiv-Negativ-Asymmetriesignalamplitude hat, und wenn der Offset verursacht wird, ein Problem, bei dem der Equalizer sie schwerlich in eine gewünschte Wellenform aus gleichen wird.

Ferner besteht ein Problem darin, daß eine Abweichung (Ausgleichsfehler) von der gewünschten Wellenform eine Zu nahme hinsichtlich einer Möglichkeit, eine nachfolgende Fehlbeurteilung von [0], [1] seitens des Detektors auszufüh ren, verursacht.

Überdies existiert ein Problem, wobei selbst ein Detek tieren des Amplitudenwertes eines derartigen asymmetrischen Signals aufgrund des sekundär erzeugten Offsets schwierig wird.

Überblick über die Erfindung

Es ist eine Hauptaufgabe der vorliegenden Erfindung, einen Detektor für asymmetrische Signale zum Detektieren ei ner Offset-Größe eines asymmetrischen Signals und ferner ei ne Signal-Regeneriervorrichtung zu schaffen, die diesen De tektor verwendet.

Es ist ein weiteres Ziel der vorliegenden Erfindung, einen Detektor für asymmetrische Signale zum Detektieren ei ner Zwischen-Positiv-und-Negativ-Amplitudenfehlergröße des asymmetrischen Signals und eine Signal-Regeneriervorrichtung zu schaffen, die diesen Detektor verwendet.

Es ist noch ein weiteres Ziel der vorliegenden Erfin dung, einen Detektor für asymmetrische Signale zum Detektie ren jeder der positiven/negativen Amplitudengrößen des asym metrischen Signals und eine Signal-Regeneriervorrichtung zu schaffen, die diesen Detektor verwendet.

Es ist ein weiteres Ziel der vorliegenden Erfindung, eine Signal-Regeneriervorrichtung zum Regenerieren eines Sig nals durch Kompensieren des asymmetrischen Signals zu schaffen.

Diese Ziele werden durch die jeweils in den unabhängi gen Ansprüchen angegebenen Gegenstände erreicht. Vorteilhaf te und bevorzugte Weiterbildungen dieser Gegenstände sind entsprechend in den jeweiligen abhängigen Ansprüchen im ein zelnen und in deren Kombinationen angegeben.

Zum Erreichen der obigen Ziele gemäß einem ersten Modus eines Detektors für asymmetrische Signale der vorliegenden Erfindung enthält ein Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die aufgrund einer Asymmetrie eines Eingangssignals erzeugt wird, ein erstes Verzögerungs element zum Verzögern des Eingangssignals, ein erstes Sub trahierelement zum Subtrahieren einer Ausgabe des ersten Verzögerungselements vom Eingangssignal, ein zweites Verzö gerungselement zum Verzögern einer Ausgabe des ersten Sub trahierelements und ein Addierelement zum Addieren einer Ausgabe des zweiten Verzögerungselements zu einer Ausgabe des ersten Subtrahierelements. Der Detektor für asymmetri sche Signale enthält ferner ein Gate-Signal-Erzeugungsele ment zum erzeugen eines Gate-Signals durch Vergleichen einer Ausgabe des Addierelements mit einem vorgegebenen Grenzwert, ein zweites Subtrahierelement zum Subtrahieren der Ausgabe des Subtrahierelements vom Eingangssignal und ein Auswahl element zum Auswählen einer Ausgabe des zweiten Subtrahier elements gemäß dem Gate-Signal.

Gemäß dem ersten Modus des Detektors für asymmetrische Signale der vorliegenden Erfindung wird, wenn die Ausgabe des ersten Verzögerungselements vom Eingangssignal subtra hiert wird, ein Signal erhalten, von dem der Offset entfernt ist. Ein Signal, das durch Verzögern dieses Signals mit dem zweiten Verzögerungselement erhalten wird, wird zu dem Si gnal addiert, bei dem der Offset eliminiert ist, wodurch das Gate-Signal erzeugt wird. Ferner wird, wenn das Signal, von dem der Offset entfernt ist, von dem Eingangssignal subtra hiert wird, ein Signal erhalten, das die Offset-Komponente enthält. Dieses Signal wird durch ein Gate-Signal gesperrt oder gegated, wodurch eine Offset-Größe detektiert werden kann.

Somit wird das Signal, von dem der Offset entfernt ist, erzeugt, und die Offset-Größe wird detektiert basierend auf diesem Signal. Folglich kann die Offset-Größe von dem Ein gangssignal genau detektiert werden.

Gemäß einem zweiten Modus des Detektors für asymmetri sche Signale der vorliegenden Erfindung enthält ein Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die aufgrund einer Asymmetrie eines Eingangssignals erzeugt wird, ein erstes Verzögerungselement zum Verzögern des Ein gangssignals, ein erstes Subtrahierelement zum Subtrahieren einer Ausgabe des ersten Verzögerungselements von dem Ein gangssignal und ein zweites Verzögerungselement zum Verzö gern einer Ausgabe des ersten Subtrahierelements. Der Detek tor für asymmetrische Signale enthält ferner ein Addierele ment zum Addieren einer Ausgabe des zweiten Verzögerungsele ments zu einer Ausgabe des ersten Subtrahierelements, ein Gate-Signal-Erzeugungselement zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe des Addierelements mit einem vorgegebenen Grenzwert, ein drittes Subtrahierele ment zum Subtrahieren einer Ausgabe des zweiten Verzögerung selements von einer Ausgabe des ersten Subtrahierelements und ein Auswahlelement zum Auswählen einer Ausgabe des drit ten Subtrahierelements gemäß dem Gate-Signal.

Gemäß dem zweiten Modus des Detektors für asymmetrische Signale der vorliegenden Erfindung wird die Ausgabe des er sten Verzögerungselements vom Eingangssignal subtrahiert, wodurch das Signal erhalten wird, von dem der Offset ent fernt ist. Das Signal, das durch Verzögern dieses Signals mit dem zweiten Verzögerungselement erhalten wird, wird zu dem Signal addiert, von dem der Offset entfernt ist, wodurch das Gate-Signal erzeugt wird. Ferner wird, wenn das Signal, das von dem zweiten Verzögerungselement verzögert wurde, von dem Signal subtrahiert wird, von dem der Offset entfernt ist, ein Signal, das eine Zwischen-Positiv-Negativ-Amplitu denfehlergröße enthält, erhalten. Dieses Signal wird durch das Gate-Signal gesperrt, wodurch die Zwischen-Positiv-Nega tiv-Amplitudenfehlergröße erhalten wird.

Somit wird das Signal, von dem der Offset entfernt ist, erzeugt, und die Zwischen-Positiv-Negativ-Amplitudenfehler größe wird basierend auf diesem Signal detektiert. Folglich ist es möglich, die Zwischen-Positiv-Negativ-Amplitudenfeh lergröße von dem Eingangssignal genau zu detektieren.

Gemäß einem dritten Modus des Detektors für asymmetri sche Signale enthält ein Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die aufgrund einer Asym metrie eines Eingangssignals erzeugt wird, ein erstes Verzö gerungselement zum Verzögern des Eingangssignals, ein erstes Subtrahierelement zum Subtrahieren einer Ausgabe des ersten Verzögerungselements von dem Eingangssignal, ein zweites Verzögerungselement zum Verzögern einer Ausgabe des ersten Subtrahierelements, ein Addierelement zum Addieren einer Ausgabe des zweiten Verzögerungselements zu einer Ausgabe des ersten Subtrahierelements, ein Gate-Signal-Erzeugungs element zum Erzeugen eines Gate-Signals durch Vergleichen einer Ausgabe des Addierelements mit einem vorgegebenen Grenzwert und ein Auswahlelement zum Auswählen einer Ausgabe des ersten Subtrahierelements gemäß dem Gate-Signal.

Gemäß dem dritten Modus des Detektors für asymmetrische Signale der vorliegenden Erfindung wird die Ausgabe des er sten Verzögerungselements von dem Eingangssignal subtra hiert, wodurch das Signal erhalten wird, von dem der Offset entfernt ist. Das Signal, das durch Verzögern dieses Signals mit dem zweiten Verzögerungselement erhalten wird, wird zu dem Signal addiert, von dem der Offset entfernt ist, wodurch das Gate-Signal erzeugt wird. Ferner wird das Signal, von dem der Offset entfernt ist, durch das Gate-Signal gesperrt oder gegated, wodurch jeder der positiven/negativen Amplitu denwerte erhalten wird.

Somit wird das Signal, von dem der Offset entfernt ist, erzeugt, und jeder der positiven/negativen Amplitudenwerte wird basierend auf diesem Signal detektiert. Es ist daher möglich, jeden der positiven/negativen Amplitudenwerte von dem Eingangssignal genau zu detektieren.

Gemäß einem ersten Modus einer Signal-Regeneriervor richtung der vorliegenden Erfindung enthält eine Signal-Re generiervorrichtung zum Regenerieren eines Lesesignals, das von einem MR-Kopf gelesen wird, eine Detektionsschaltung für asymmetrische Signale zum Detektieren eines Amplitudenfeh lersignals zwischen einer positiven Signalkomponente und ei ner negativen Signalkomponente des gelesenen Signals von ei nem Trainingssignal des Lesesignals, eine Stromsteuerschal tung zum Steuern eines Taststroms des MR-Kopfes gemäß dem detektierten Amplitudenfehlersignal, eine Ausgleichs- oder Equalisierschaltung zum Ausgleichen des Lesesignals und eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.

Gemäß dem ersten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung wird ein Taststrom des MR-Kopfes basierend auf der Zwischen-Positiv-und-Negativ-Amplituden fehlergröße gesteuert, und folglich kann die Leseausgabe des MR-Kopfes in eine Wellenform eingestellt werden, die eine Symmetrie bezüglich den positiven und negativen Seiten zeigt. Ferner wird die Amplitudenfehlergröße, die als eine Steuergröße definiert ist, vom Eingangssignal detektiert, wodurch die Amplitudenfehlergröße detektiert werden kann, bevor die Wellenformoperation der Ausgleichsschaltung ausge führt wird. Daher kann die Amplitudenfehlergröße genau de tektiert werden. Außerdem wird die Amplitudenfehlergröße vom Trainingssignal erhalten. Ein Erfordernis zum genauen Detek tieren der Amplitudenfehlergröße besteht darin, daß es keine Interferenz zwischen den positiven und negativen Signalen gibt. Ein Signalmuster des Trainingssignals kann anders als das Datensignal frei eingestellt werden, und es ist folglich daher möglich, ein Signal zum Detektieren des Amplitudenfeh lers ohne Interferenz in dem Trainingssignal einzustellen. Die Amplitudenfehlergröße kann daher genau detektiert wer den.

Gemäß einem zweiten Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung enthält eine Signal-Regene riervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, eine Detekti onsschaltung für asymmetrische Signale zum Detektieren einer Offset-Größe des Eingangssignals von dem Trainingssignal, eine Subtrahierschaltung zum Subtrahieren der detektieren Offset-Größe von dem Datensignal, eine Ausgleichs- oder Equalisierschaltung zum Ausgleichen eines Ausgangssignals der Subtrahierschaltung und eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichs schaltung.

Gemäß dem zweiten Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung wird eine Signal-Offset- Größe detektiert und von dem Datensignal subtrahiert. Daher kann eine Ausgleichsoperation von dem Signal ohne Offset- Größe ausgeführt werden, und der Ausgleich oder die Equali sierung des Signals wird genau. Ferner wird die Offset-Größe von dem Trainingssignal erhalten. Ein Erfordernis zum genau en Detektieren der Offset-Größe besteht darin, daß es keine Interferenz zwischen den positiven und negativen Signalen gibt. Das Signalmuster des Trainingssignals kann anders als das Datensignal frei eingestellt werden, und folglich kann das Signal zum Detektieren der Offset-Größe ohne Interferenz in dem Trainingssignal eingestellt werden. Die Offset-Größe kann daher genau detektiert werden.

Gemäß einem dritten Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung enthält eine Signal-Regene riervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, einen Analog- /Digital-Konverter zum Umwandeln des Eingangssignals in ei nen Digitalwert, eine Detektionsschaltung für asymmetrische Signale zum Detektieren eines Amplitudenfehlersignals und einer Signal-Offset-Größe von dem Trainingssignal, eine Sub trahierschaltung zum Subtrahieren der detektierten Offset- Größe von dem Datensignal, eine Schaltung zum Steuern eines Mittelpunkts-Referenzpegels des Analog-/Digital-Konverters auf der Basis des Amplitudenfehlersignals, eine Ausgleichs schaltung zum Ausgleichen oder Equalisieren eines Ausgangs signals des Analog-/Digital-Konverters und eine Datendetek tionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.

Gemäß dem dritten Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung werden die Offset-Größe und die Amplitudenfehlergröße des Signals detektiert, wodurch eine Charakteristik des Analog-/Digital-Konverters geändert wird. Daher kann die Ausgleichsoperation basierend auf der Amplitudenfehlergröße und dem Signal ohne Offset-Größe aus geführt werden, und die Signalverarbeitung wird genauer. Ferner werden die Amplitudenfehlergröße und die Offset-Größe von den Trainingssignalen erhalten. Das Erfordernis zum ge nauen Detektieren der Amplitudenfehlergröße und der Offset- Größe besteht darin, daß es keine Interferenz zwischen den positiven und negativen Signalen gibt. Das Signalmuster des Trainingssignals kann anders als das Datensignal frei einge stellt werden, und folglich kann das Signal zum Detektieren der Offset-Größe und der Amplitudenfehlergröße ohne Interfe renz in dem Trainingssignal detektiert werden. Die Offset- Größe kann daher genau detektiert werden.

Gemäß einem vierten Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung enthält eine Signal-Regene riervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, eine Aus gleichsschaltung zum Ausgleichen des Eingangssignals, eine Detektionsschaltung für asymmetrische Signale zum Detektie ren jeweiliger positiver/negativer Amplitudenwerte von Sig nalen von den Trainingssignalen, einer Schaltung zum Halten jeweiliger positiver/negativer Quotienten durch Dividieren eines idealen Amplitudenwertes durch den detektierten Ampli tudenwert und eine Bestimmungsschaltung zum Bestimmen posi tiver/negativer Polaritäten des Eingangssignals. Die Signal- Regeneriervorrichtung enthält ferner eine Auswahlschaltung zum Auswählen der gehaltenen positiven/negativen Quotienten gemäß einem Ergebnis der Bestimmung, eine Multiplizierschal tung zum Multiplizieren des ausgewählten Quotienten mit ei ner Ausgabe der Ausgleichsschaltung und eine Datendetekti onsschaltung zum Detektieren von Daten von einer Ausgabe der Multiplizierschaltung.

Gemäß dem vierten Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung werden die jeweiligen posi tiven/negativen Amplitudenwerte detektiert. Dann wird der ideale Amplitudenwert durch die positiven/negativen Amplitu denwerte dividiert, wodurch die Steuergröße erhalten wird. Die Ausgleichsausgabe wird basierend auf dieser Steuergröße kompensiert, wodurch die positiven/negativen Amplitudenwerte des Datensignals auf den idealen Amplitudenwert eingestellt werden können, und die Daten können ferner ohne jeglichen Fehler detektiert werden. Ferner werden die positiven und negativen Amplitudenwerte detektiert von den Trainingssigna len ohne Signalinterferenz, und folglich sind die positiven und negativen Amplitudenwerte exakt detektierbar.

Gemäß einem fünften Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung enthält eine Signal-Regene riervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, eine Aus gleichs- oder Equalisierschaltung zum Ausgleichen des Ein gangssignals, eine Detektionsschaltung für asymmetrische Si gnale zum Detektieren jeweiliger Amplitudenwerte von positi ven und negativen Signalen der Trainingssignale von den Trainingssignalen und eine Schaltung zum Subtrahieren des detektieren Amplitudenwertes von einem idealen Amplituden wert und Halten jedes der positiven/negativen Differenzsig nale. Die Signal-Regeneriervorrichtung enthält ferner eine Bestimmungsschaltung zum Bestimmen positiver/negativer Pola ritäten des Eingangssignals, eine Auswahlschaltung zum Aus wählen des gehaltenen positiven oder negativen Differenzsi gnals gemäß einem Ergebnis der Bestimmung, eine Multipli zierschaltung zum Multiplizieren des ausgewählten Diffe renzsignals mit einer Ausgabe der Ausgleichsschaltung und eine Datendetekionsschaltung zum Detektieren von Daten von einer Ausgabe der Multiplizierschaltung.

Gemäß dem fünften Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung werben die jeweiligen posi tiven/negativen Amplitudenwerte detektiert. Dann wird jeder der positiven/negativen Amplitudenwerte von dem idealen Amplitudenwert subtrahiert, wodurch die Steuergröße erhalten wird. Die Ausgleichs- oder Equalisierausgabe wird kompen siert basierend auf dieser Steuergröße, wodurch die positi ven/negativen Amplitudenwerte des Datensignal auf den idea len Amplitudenwert eingestellt werden können, und die Daten können ferner ohne jeglichen Fehler detektiert werden. Fer ner werden die positiven und negativen Amplitudenwerte von den Trainingssignalen ohne Signalinterferenz detektiert, und folglich sind die positiven und negativen Amplitudenwerte exakt detektierbar.

Gemäß einem sechsten Modus der Signal-Regeneriervor richtung der vorliegenden Erfindung enthält eine Signal- Regeneriervorrichtung zum Regenerieren eines Eingangs signals, das ein Trainingssignal und ein Datensignal hat, eine Ausgleichsschaltung zum Ausgleichen oder Equalisieren des Eingangssignals, eine Detektionsschaltung für asymmetri sche Signale zum Detektieren jeweiliger positiver/negativer Signalamplitudenwerte der Trainingssignale von den Trai ningssignalen und eine Viterbi-Detektionsschaltung für eine Maximalwahrscheinlichkeitsdecodierung einer Ausgabe der Aus gleichsschaltung durch Verwendung jedes der positiven/nega tiven Amplitudenwerte als ein hypothetischer Wert.

Gemäß dem sechsten Modus der Signal-Regeneriervorrich tung der vorliegenden Erfindung werden die positiven und ne gativen Amplitudenwerte als hypothetische Werte des Viterbi- Detektors verwendet, und daher kann in dem Viterbi-Detek tierschritt die asymmetrische Charakteristik kompensiert werden. Ferner können, da die positiven und negativen Ampli tudenwerte von den Trainingssignalen ohne Signalinterferenz detektiert werden, die positiven und negativen Amplituden werte genau detektiert werden.

Weitere Merkmale und Vorteile der vorliegenden Erfin dung werden ohne weiteres anhand der folgenden Beschreibung, die im Zusammenhang mit den begleitenden Zeichnungen heran gezogen wird, deutlich.

Kurze Beschreibung der Zeichnungen

Die begleitenden Zeichnungen, die eingebunden sind in und einen Teil bilden der Beschreibung, stellen gegenwärtig bevorzugte Ausführungen der Erfindung dar und dienen zusam men mit der oben angegebenen allgemeinen Beschreibung und der unten angegebenen genauen Beschreibung der bevorzugten Ausführungen zum Erklären des Prinzips der Erfindung, wobei:

Fig. 1 ein Blockdiagramm ist, das eine Ausführung eines Detektors für asymmetrische Signale gemäß der vorliegenden Erfindung darstellt,

Fig. 2 ein unterstützendes Diagramm zum Erklären, wie ein Offset in der Fig. 1 entfernt wird, ist,

Fig. 3 ein Diagramm ist, das eine Wellenform zeigt, wenn in der Fig. 1 α < 1,

Fig. 4 ein Diagramm ist, das eine Wellenform zeigt, wenn in der Fig. 1 α < 1,

Fig. 5 ein Diagramm ist, das eine Konstruktion einer ersten Ausführung einer Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,

Fig. 6A und 6B charakteristische Diagramme sind, die eine Asymmetrie in der Konstruktion von Fig. 5 zeigen,

Fig. 7 ein Diagramm ist, das eine Konstruktion einer weiteren Ausführung des Detektors für asymmetrische Signale darstellt,

Fig. 8 ein Diagramm ist, das eine Wellenform bei der Konstruktion von Fig. 7 zeigt,

Fig. 9 ein Diagramm ist, das eine Konstruktion einer zweiten Ausführung der Signal-Regeneriervorrichtung der vor liegenden Erfindung zeigt,

Fig. 10 ein Diagramm ist, das eine Konstruktion einer dritten Ausführung der Signal-Regeneriervorrichtung der vor liegenden Erfindung zeigt,

Fig. 11 ein Diagramm ist, das eine Konfiguration eines Schleifenfilters in der Konstruktion von Fig. 10 darstellt,

Fig. 12 ein Diagramm ist, das eine Konstruktion einer vierten Ausführung der Signal-Regeneriervorrichtung der vor liegenden Erfindung darstellt,

Fig. 13 ein erklärendes Diagramm einer Beziehung einer Magnetisierungsinversionsdichte gegen einen Offset ist, wo bei jedoch eine modifizierte Ausführung von Fig. 12 gezeigt ist,

Fig. 14 ein Statistikdiagramm von Daten ist, wenn eine 8/9-Konversion verwendet wird, wobei jedoch die modifizierte Ausführung von Fig. 12 gezeigt ist,

Fig. 15 ein Statistikdiagramm der Daten ist, wenn ein Vorcodierer verwendet wird, wobei aber eine weitere modifi zierte Ausführung von Fig. 12 gezeigt ist,

Fig. 16 ein Diagramm ist, das eine Konstruktion einer fünften Ausführung der Signal-Regeneriervorrichtung der vor liegenden Erfindung darstellt,

Fig. 17A und 17B erklärende Diagramme sind, von denen jedes eine Operation bei der Konstruktion von Fig. 16 zeigt,

Fig. 18 ein Diagramm ist, das eine Konstruktion einer sechsten Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,

Fig. 19 ein Diagramm ist, das eine Konstruktion einer siebten Ausführung der Signal-Regeneriervorrichtung der vor liegenden Erfindung darstellt,

Fig. 20 ein erklärendes Diagramm einer Viterbi-Detek tieroperation ist, wobei aber eine achte Ausführung der vor liegenden Erfindung gezeigt ist,

Fig. 21 ein Diagramm ist, das eine achte Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung dar stellt,

Fig. 22 ein Diagramm ist, das eine Konfiguration des Viterbi-Detektors bei der Konstruktion von Fig. 21 zeigt,

Fig. 23 ein Diagramm ist, das ein weiteres Beispiel ei ner Konfiguration einer ACS-Schaltung bei der Konstruktion von Fig. 22 zeigt,

Fig. 24A und 24B Diagramme eines Operationsprinzips ei nes MR-Kopfes sind, wobei aber der Stand der Technik gezeigt ist,

Fig. 25 ein Diagramm ist, das eine Konstruktion des Standes der Technik darstellt, und

Fig. 26 ein erklärendes Diagramm ist, das einen Offset beim Stand der Technik zeigt.

Genaue Beschreibung der bevorzugten Ausführungen

Die Fig. 1 ist ein Blockdiagramm, das eine Ausführung eines Detektors für asymmetrische Signale gemäß der vorlie genden Erfindung darstellt. Die Fig. 2 ist ein unterstützen des Diagramm zum Erklären, wie ein Offset eliminiert wird. Die Fig. 3 und 4 sind Diagramme, die Wellenformen jeweiliger Abschnitte zeigen.

Ein Detektor für asymmetrische Signale, der in der Fig. 1 gezeigt ist, ist eine Schaltung zum Detektieren einer Grö ße eines Amplitudenfehlers zwischen einem positiven Signal und einem negativen Signal bezüglich asymmetrischen Signa len. Wie in der Fig. 1 dargestellt ist, enthält ein magneti sches Aufzeichnungs-/Wiedergabesystem 1 einen Magnetkopf und eine Magnetplatte. Der Magnetkopf dieses magnetischen Auf zeichnungs-/Wiedergabesystems 1 liest geschriebene Daten auf der Magnetplatte. Ein Lesesignal davon wird einer AC-Kopp lungseinheit 2 eingegeben. Die AC-Kopplungseinheit 2 ist aus einem Verstärker und einem Filter aufgebaut. Ein Signal von der AC-Kopplungseinheit 2 wird einer Detektionsschaltung 5 für asymmetrische Signale eingegeben.

Die Detektionsschaltung 5 für asymmetrische Signale enthält eine erste Verzögerungsschaltung 10 zum Verzögern eines Eingangssignals S1 von der AC-Kopplungseinheit 2 um T1/2 und eine erste Subtrahierschaltung 11 zum Subtrahieren einer Ausgabe der ersten Verzögerungsschaltung 10 vom Ein gangssignal S1. Eine Ausgabe S2 der ersten Subtrahierschal tung 11 gibt ein Signal aus, bei dem ein Offset eliminiert ist. Zu beachten ist, daß T1 ein Intervall zwischen einem positiven Signal und einem negativen Signal bezüglich den Eingangssignalen bezeichnet.

Die Detektionsschaltung 5 für asymmetrische Signale enthält ferner eine zweite Verzögerungsschaltung 12 zum Ver zögern der Ausgabe S2 der ersten Subtrahierschaltung 11 um T1/2, eine Addierschaltung 13 zum Addieren der Ausgabe S2 der ersten Subtrahierschaltung 11 zu einer Ausgabe der zwei ten Verzögerungsschaltung 12 und eine Bestimmungsschaltung 14 zum Vergleichen einer Ausgabe S3 der Addierschaltung 13 mit einem vorgegebenen Grenzwert und Erzeugen eines Gate- Signals S4.

Die Detektionsschaltung 5 für asymmetrische Signale enthält weiterhin eine dritte Subtrahierschaltung 15 zum Subtrahieren der Ausgabe der zweiten Verzögerungsschaltung 12 von der Ausgabe S2 der ersten Subtrahierschaltung 11 und eine Auswahlschaltung 16 zum Auswählen einer Ausgabe S5 der dritten Subtrahierschaltung 15 durch ein Gate-Signal S4. Ei ne Ausgabe S6 dieser Auswahlschaltung 16 ist ein Amplituden fehlersignal, das eine Größe eines Amplitudenfehlers zwi schen den positiven und negativen Signalen angibt.

Zuerst wird eine Operation, den Offset zu eliminieren, erklärt. Wie in der Fig. 2 dargestellt ist, wird ein regene ratives Signal, das durch eine einzelne Magnetisierungsin version erzeugt wurde, als eine Zeitfunktion h(t) einge stellt. Dann ist, wenn ein maximaler Amplitudenwert eines Pluspols 1 ist, ein maximaler Amplitudenwert eines Minuspols α-mal so groß wie der vorherige Wert. Außerdem sind korre spondierende Spitzen davon durch die obige Zeit T1 voneinan der beabstandet. Ferner wird ein Offset V0 aufgrund einer asymmetrischen Signalamplitude zwischen den positiven und negativen Signalen erzeugt.

Entsprechend wird ein Eingangssignal, das durch fa(t) angegeben ist, durch die folgende Formel ausgedrückt:

fa(t) = h(t)-αh(t-T1) + V0(t) (1)

Als nächstes wird ein Signal fb(t) herangezogen, das durch Subtrahieren eines Signals, das um Td von dem Ein gangssignal verzögert wurde, erhalten wurde. Dieses Signal fb(t) wird durch die folgende Formel ausgedrückt:

fb(t) = fa(t)-fa(t-Td) (2)

Die Formel (2) wird entwickelt in:

fb(t) = h(t)-h(t-Td)-α{h(t-T1)-h(t-T1-Td)} + V0(t)-V0(t-Td) (3)

Hierin kann angenommen werden, daß, wenn eine Zeitkon stante der AC-Kopplungseinheit viel größer als die Zeit T1 ist, die Offset-Größe im wesentlichen unabhängig von der Zeit fest ist. Das heißt, die folgende Formel (4) ist einzu führen:

V0(t) = V0(t-Td) (4)

Wenn diese Formel in die Formel (3) substituiert wird, wird die folgende Formel (5) erhalten.

fb(t) = h(t)-h(t-Td)-α{h(t-T1)-h(t-T1-Td)} (5)

Das heißt, daß das Signal fb(t) erhalten wird, in dem der Offset eliminiert ist.

Somit wird das Signal mit dem eliminierten Offset er zeugt, wodurch es ermöglicht wird, die positive/negative Amplitudenfehlergröße, die Offset-Größe und die positi ven/negativen Amplitudengrößen zu detektieren.

Als nächstes wird die positive/negative Amplituden fehlergröße unter Bezugnahme auf die Fig. 3 und 4 beschrie ben. Wie in der Fig. 3 dargestellt ist, wird, wenn die erste Subtrahierschaltung 11 ein Signal, das durch Verzögern des Eingangssignals S1 um die Zeit T1/2 erhalten wurde, von dem Eingangssignal S1 subtrahiert, ein Signal S2 erhalten, von dem der Offset entfernt ist.

Als nächstes erzeugt die zweite Verzögerungsschaltung 12 ein Signal, wobei das Signal S2 weiter um die Zeit T1/2 verzögert ist. Die Addierschaltung 13 addiert dieses Signal zu dem Signal S2, wodurch ein Signal S3 erhalten wird. Die Bestimmungsschaltung 14 schneidet das Signal S3 mit Grenz werten Vth und -Vth, und ein Gate-Signal S4 wird erhalten.

Andererseits subtrahiert die dritte Subtrahierschaltung ein Ausgangssignal der zweiten Verzögerungsschaltung 12 von dem Signal S2, wodurch ein Signal S5 erhalten wird. Wenn die Auswahlschaltung 16 dieses Signal S5 mit dem Gate-Signal S4 auswählt, wird ein Zwischen-Positiv-und-Negativ-Amplitu denfehlersignal S6 erhalten.

Bei diesem konstruktiven Beispiel erscheint, wie in der Fig. 3 gezeigt ist, wenn α < 1 (wenn das Negativseitensignal groß ist), das Fehlersignal S6 auf der positiven Seite. Wo hingegen, wie in der Fig. 4 gezeigt ist, wenn α < 1 (wenn das Positivseitensignal groß ist), das Fehlersignal S6 auf der negativen Seite erscheint. Dieses Fehlersignal wechselt in Übereinstimmung mit einer positiven/negativen asymmetri schen Differenz.

Auf diese Weise wird eine positive/negative Amplituden fehlergröße des asymmetrischen Signals erhalten. Ferner wird das Signal mit dem eliminierten Offset erzeugt, und die po sitive/negative Amplitudenfehlergröße wird basierend auf diesem Signal erhalten. Daher wird eine genaue Amplituden fehlergröße erlangt.

Als nächstes wird eine Kompensiervorrichtung für Asym metrie beschrieben, die diese Amplitudenfehler-Detektions schaltung 5 verwendet. Die Fig. 5 ist ein Blockdiagramm, das ein erstes Beispiel einer Signal-Regeneriervorrichtung gemäß der vorliegenden Erfindung zeigt. Die Fig. 6A und 6B sind charakteristische Diagramme der Asymmetrie. Die Fig. 5 stellt die Signal-Regeneriervorrichtung zum Kompensieren der Asymmetrie eines MR-Kopfes dar.

Ein elektrischer Strom fließt über den MR-Kopf, um eine Variationsrate eines Widerstands, der einer Aufzeichnungsma gnetisierung entspricht, in ein elektrisches Signal umzuwan deln. Dies ist als ein Taststrom bekannt. Eine Vorpolarisie rung oder ein Bias, die bzw. der in den Fig. 24A und 24B ge zeigt ist, wird durch Verwendung dieses Stroms bewirkt. Ent sprechend ändert sich, wie in der Fig. 6A gezeigt ist, ge wöhnlich die positive/negative Asymmetrie in Abhängigkeit von einem Wert des Taststroms. Wie in der Fig. 6A veran schaulicht ist, ist, wenn ein Taststromwert Is I0 ist, α = 1, und die positive/negative Symmetrie wird erhalten.

Folglich ist es möglich, die Asymmetrie durch Regulie ren des Taststroms einzustellen. Es gibt eine Streuung in der Charakteristik davon in Abhängigkeit vom Kopf, jedoch ist die Einstellung für jeden Kopf erforderlich.

Wie in der Fig. 5 dargestellt ist, wird ein Lesesignal des MR-Kopfes 20 einer AC-Kopplungseinheit 2 eingegeben. Ein Signal der AC-Kopplungseinheit 2 wird einem Wellenform- Equalizer 3 eingegeben, worin die Wellenformen ausgeglichen oder equalisiert werden. Der Wellenform-Equalizer 3 ist auf gebaut aus z. B. einem Transversal-Equalizer. Eine Ausgabe des Wellenform-Equalizers 3 wird einem Datendetektor 4 ein gegeben. Der Datendetektor 4 detektiert Teile von Daten [1], [0] von den Ausgaben des Wellenform-Equalizers 3. Dieser Da tendetektor 4 ist aufgebaut aus z. B. einem Maximalwahr scheinlichkeitsdetektor (Viterbi-Detektor).

Die Amplitudenfehler-Detektionsschaltung 5, die in der Fig. 1 dargestellt ist, gibt das Amplitudenfehlersignal S6 (ΔV) von dem Signal S1 der AC-Kopplungseinheit 2 aus. Wie in der Fig. 6B gezeigt ist, ist eine Beziehung der Asymmetrie größe gegen den Amplitudenfehler ΔV linear. Entsprechend wird, wenn das Signal symmetrisch ist, der Amplitudenfehler ΔV Null.

Dann wird ein Taststromwert einer Taststromquelle 21 des MR-Kopfes 20 basierend auf dem Amplitudenfehler ΔV ge steuert. Das heißt, daß der Taststromwert automatisch unge fähr auf einen optimalen Wert IO gebracht wird, so daß die Asymmetriegröße Null wird.

Hierbei ist ein Schleifenfilter 22-1 vorgesehen zum Ausführen einer glatten oder stetigen Einstellung. Dieser Schleifenfilter 22-1 schließt die Verwendung eines Tiefpaß filters ein, der aus einem Widerstand und einem Kondensator aufgebaut ist.

Ein Register 22-2 zum Halten einer Ausgabe des Schlei fenfilters 22-1 ist für einen nachfolgenden Grund vorgese hen. Das heißt, daß es zum Erhalten der Amplitudenfehlergrö ße durch Eliminieren des in den Fig. 2 und 3 erklärten Offsets erforderlich ist, daß keine Interferenz zwischen den positiven und negativen Signalen existiert. Derartige Signa le können nicht von den Datensignalen erhalten werden. Dann werden die positiven und negativen Signale ohne Interferenz in ein Trainingssignal eingesetzt, das dem Datensignal vor angehend vorgesehen ist.

Entsprechend wirkt während einer Trainingsperiode, wäh rend der das Trainingssignal gelesen wird, ein Steuersignal, um das Register 22-2 zu veranlassen, eine Steuergröße ent sprechend der Amplitudenfehlergröße zu halten. Nachfolgend wird während einer Datenperiode des Datensignals der Tast stromwert des MR-Kopfes 20 basierend auf der somit gehalte nen Steuergröße gesteuert.

Das heißt, daß die Eingangssignale, die das Trainings signal und das Datensignal enthalten, verwendet werden. Dann wir die Amplitudenfehlergröße detektiert durch das Trai ningssignal, und die Steuergröße wird gehalten. Mit Bezug auf das Datensignal wird der Taststromwert des MR-Kopfes 20 durch die gehaltene Steuergröße eingestellt.

Somit ist es möglich, das Signal zu regenerieren, bei dem die asymmetrische Charakteristik des MR-Kopfes 20 kom pensiert ist. Ferner wird die Steuergröße von dem Eingangs signal detektiert, das als eine Eingabe der Ausgleichsschal tung definiert ist, aber keiner Wellenformsteuerung unter liegt, und daher kann die Steuergröße exakt erhalten werden.

Die Fig. 7 ist ein Blockdiagramm, das ein weiteres Bei spiel des Detektors für asymmetrische Signale der vorliegen den Erfindung zeigt. Die Fig. 8 ist ein Diagramm, das Wel lenformen der jeweiligen Abschnitte zeigt. Die Fig. 7 zeigt das Beispiel einer Anwendung auf eine diskrete Signalverar beitung durch einen A/D-Konverter. Die Fig. 7 zeigt auch eine Abtastung, die mit einem (1 + D)-Ausgleich bei einer Teilantwort rechnet, die für eine moderne Magnetplattenvor richtung, etc. verwendet wird. Zu beachten ist, daß das Symbol D ein Verzögerungselement darstellt.

Unter Bezugnahme auf die Fig. 7 sind dieselben Kompo nenten wie jene, die in der Fig. 1 gezeigt sind, mit densel ben Symbolen markiert. Wie in der Fig. 7 dargestellt ist, enthält die Detektionsschaltung 7 für asymmetrische Signale die erste Verzögerungsschaltung 10, die erste Subtrahier schaltung 11, die zweite Verzögerungsschaltung 12, die Ad dierschaltung 13, die Bestimmungsschaltung 14, die dritte Subtrahierschaltung 15 und die erste Auswahlschaltung 16. Dann wird bei dieser Konstruktion, wie in der Fig. 1 be schrieben ist, das Amplitudenfehlersignal S6 ausgegeben.

Diese Detektionsschaltung 7 für asymmetrische Signale hat eine zweite Auswahlschaltung 17 zum Auswählen des Aus gangssignals S2 der ersten Subtrahierschaltung 11 unter Ver wendung des Gate-Signals S4. Ein Ausgangssignal S8 der zwei ten Auswahlschaltung 17 gibt jeden der positiven/negativen Amplitudenwerte an.

Ferner hat die Detektionsschaltung 7 für asymmetrische Signale eine zweite Subtrahierschaltung 18 zum Subtrahieren des Ausgangssignals S2 der ersten Subtrahierschaltung 11 vom Eingangssignal S1 und eine dritte Auswahlschaltung 19 zum Auswählen eines Ausgangssignals S9 der zweiten Subtrahier schaltung 18 unter Verwendung des Gate-Signal S4. Ein Aus gangssignal S10 der dritten Auswahlschaltung 19 gibt eine Offset-Größe an.

Zu beachten ist, daß die Nummer 8 einen Ausgleichsfil ter zum Filtern der Ausgabe der AC-Kopplungseinheit 2 be zeichnet. Ferner repräsentiert die Nummer 9 einen A/D-Kon verter zum Umwandeln einer analogen Ausgabe des Ausgleichs filters 8 in einen Digitalwert.

Die Operation davon wird unter Bezugnahme auf die Fig. 8 erklärt. Wie in der Fig. 1 erklärt ist, wählt die erste Auswahlschaltung 16 das Ausgangssignals S5 der dritten Sub trahierschaltung 15 durch Verwendung des Gate-Signals S4 aus, wodurch das Amplitudenfehlersignal S6 zwischen positi ven und negativen Spitzen erhalten wird.

Ferner wählt die zweite Auswahlschaltung 17 das Gate- Signal S4 durch Verwendung des Ausgangssignals S2 der ersten Subtrahierschaltung 11 aus, wodurch jedes der positiven/ne gativen Signalamplitudenwert-Signale S8 erhalten wird.

Weiter wählt die dritte Auswahlschaltung 19 das Aus gangssignal S9 der zweiten Subtrahierschaltung 18 durch Ver wendung des Gate-Signals S4 aus, wodurch das Signal-Offset- Größen-Signal S10 erhalten wird.

Bei dieser Ausführung wird ebenfalls das Signal, bei dem der Offset eliminiert ist, erzeugt, und der positive/ne gative Amplitudenwert und die Offset-Größe werden basierend auf diesem Signal erhalten. Somit werden der Amplitudenwert und die Offset-Größe genau erlangt.

Die Fig. 9 ist ein Blockdiagramm, das eine zweite Aus führung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt. Gemäß dieser Ausführung wird der Signal- Offset durch eine Durchflußschleife eliminiert.

Unter Bezugnahme auf die Fig. 9 sind dieselben Kompo nenten wie jene, die in den Fig. 5 und 7 gezeigt sind, mit denselben Symbolen markiert. Wie in der Fig. 9 dargestellt ist, wird das Ausgangssignal S1 des A/D-Konverters 9 einer Offset-Detektionsschaltung 7-1 eingegeben. Die Offset-Detek tionsschaltung 7-1 ist eine Detektionsschaltung für asymme trische Signale, die in der Fig. 7 gezeigt ist. Zu beachten ist, daß die Offset-Detektionsschaltung 7-1 nur zum Detek tieren der Offset-Größe erforderlich ist, und folglich die dritte Subtrahierschaltung 15 und die Auswahlschaltungen 16, 17 unter jenen konstruktiven Elementen, die in der Fig. 7 dargestellt sind, weggelassen sind.

Die Offset-Detektionsschaltung 7-1 gibt, wie oben ange geben wurde, das Offset-Größen-Signal S10 von dem Eingangs signal S1 aus. Dieses Signal S10 und das Gate-Signal S4 wer den einer Mittelwertbildungsschaltung 21 eingegeben. Die Mittelwertbildungsschaltung 21 ist eine Schaltung zum Ent fernen von Rauschen oder Störungen, die ein regeneratives Kopfsignal überlappen.

Diese Mittelwertbildungsschaltung 21 enthält eine Ad dierschaltung zum Akkumulieren oder Aufsummieren der Offset- Größen-Signale S10, einen Zähler zum Zählen der Gate-Signale S4, eine Divisionsschaltung zum Dividieren eines addierten Wertes der Addierschaltung durch einen gezählten Wert (Pro benwert) des Zählers und ein Register zum Halten einer Aus gabe der Divisionsschaltung.

Eine Subtrahiererschaltung 22 subtrahiert dieses gemit telte Offset-Signal S12 von der Ausgabe S1 des A/D-Konver ters 9.

Somit wird die Offset-Größe detektiert, und die Offset- Größe wird von dem Datensignal subtrahiert, wodurch der Offset kompensiert werden kann.

Es ist zu beachten, daß das Steuersignal dazu dient, das Register der Mittelwertbildungsschaltung 21 zu veranlas sen, den Offset-Mittelwert zu halten. Daraus ergibt sich, daß, wie oben erörtert wurde, keine Interferenz zwischen den positiven und negativen Signalen zu existieren braucht, um die Offset-Größe, die in den Fig. 2 und 3 erklärt ist, zu erhalten. Derartige Signale können nicht von den Datensigna len erhalten werden. Dann werden die positiven und negativen Signale ohne Interferenz in das Trainingssignal eingesetzt, das dem Datensignal vorangehend bereitgestellt ist.

Entsprechend wirkt das Steuersignal während der Trai ningsperiode, um das Register zu veranlassen, die Steuergrö ße entsprechend der Offset-Größe zu halten. Nachfolgend wird während der Datenperiode des Datensignals die Ausgabe des A/D-Konverters 9 basierend auf der somit gehaltenen Steuer größe kompensiert.

Das heißt, daß die Eingangssignale, die das Trainings signal und das Datensignal enthalten, verwendet werden. Dann wird die Offset-Größe durch das Trainingssignal detektiert, und die Steuergröße wird gehalten. Bezüglich des Datensig nals wird die Ausgabe des A/D-Konverters durch die somit gehaltene Steuergröße kompensiert.

Die Fig. 10 ist ein Blockdiagramm, das eine dritte Aus führung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt. Die Fig. 11 ist ein Blockdiagramm eines Schleifenfilters, der in der Fig. 10 gezeigt ist. Gemäß die ser Ausführung wird der Signal-Offset durch eine Rückkopp lungsschleife eliminiert.

Unter Bezugnahme auf die Fig. 10 sind dieselben Kompo nenten wie jene, die in der Fig. 9 gezeigt sind, mit densel ben Symbolen markiert. Wie in der Fig. 10 dargestellt ist, wird das Ausgangssignal S1 des A/D-Konverters 9 der Offset- Detektionsschaltung 7-1 eingegeben. Die Offset-Detektions schaltung 7-1 ist die Detektionsschaltung für asymmetrische Signale, die in der Fig. 7 gezeigt ist. Zu beachten ist, daß diese Offset-Detektionsschaltung 7-1 nur zum Detektieren der Offset-Größe erforderlich ist, und folglich die dritte Sub trahierschaltung 15 und die Auswahlschaltungen 16, 17 unter jenen konstruktiven Elementen, die in der Fig. 7 dargestellt sind, weggelassen sind.

Die Offset-Detektionsschaltung 7-1 gibt, wie oben ange geben wurde, das Offset-Größen-Signal S10 von dem Eingangs signal S1 aus. Dieses Signal S10 wird einem Schleifenfilter 23 eingegeben. Der Schleifenfilter 23 ist ein bekannter di gitaler Lag- oder Nacheilungsfilter.

Wie in der Fig. 11 dargestellt ist, ist der Schleifen filter 23 aus einer Addierschaltung 23-1, einer Verzöge rungsschaltung 23-2 zum Verzögerung einer Ausgabe der Ad dierschaltung 23-1, einer ersten Multiplizierschaltung 23-3 zum Multiplizieren einer Ausgabe der Verzögerungsschaltung 23-2 mit einer Verstärkung Kτ, einer zweiten Multiplizier schaltung 23-4 zum Multiplizieren einer Ausgabe der Addier schaltung 23-1 mit einer Verstärkung Kg und einem nicht dar gestellten Register zum Halten einer Ausgabe der zweiten Multiplizierschaltung 23-4 aufgebaut.

Die Verstärkung Kτ der ersten Multiplizierschaltung 23-3 ist auf einen Wert eingestellt, der [1] nicht über steigt, wodurch dieselbe Operation ausgeführt wird, wie jene des analogen Schleifenfilters, der in der Fig. 5 gezeigt ist. Entsprechend hat der Schleifenfilter dieselbe Funktion wie jene, die in der Fig. 5 gezeigt ist. Zu beachten ist, daß die Verstärkung Kg der zweiten Multiplizierschaltung 23-4 zum Einstellen der Gesamtverstärkung dient.

Die Subtraktionsschaltung 24 subtrahiert eine Ausgabe des Schleifenfilters 23 von der Ausgabe des A/D-Konverters 9. Das Signal, bei dem der Offset eliminiert ist, wird da durch erhalten.

Es ist zu beachten, daß das Steuersignal dazu dient, das Register des Schleifenfilters 23 zu veranlassen, den Offset-Wert zu halten. Daraus ergibt sich, wie oben disku tiert wurde, daß keine Interferenz zwischen den positiven und negativen Signalen zu existieren braucht, um die Offset- Größe zu erhalten, die in den Fig. 2 und 3 erklärt ist. Der artige Signale können nicht von den Datensignalen erhalten werden. Dann werden die positiven und negativen Signale ohne Interferenz in das Trainingssignal eingesetzt, das dem Da tensignal vorangehend bereitgestellt ist.

Die Fig. 12 ist ein Blockdiagramm, das eine vierte Aus führung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt. Die Fig. 13 ist ein Diagramm, das eine Beziehung einer Magnetisierungsinversionsdichte gegen einen Offset zeigt.

Die Fig. 13 zeigt einen Fall, in dem ein Paar von posi tiven/negativen Signalen, d. h. zwei Magnetisierungsinversio nen, in einem Bereich eines Zeitintervalls τ existieren. Es sei Va die Offset-Größe zu diesem Zeitpunkt. Innerhalb die ses Zeitintervalls τ besteht die folgende Formel (6):

Hierin wird angenommen, daß die Offset-Größe fest ist, und die Formel (6) wird in die folgende Formel (7) umge schrieben:

Andererseits wird, wie im unteren Teil der Fig. 13 ge zeigt ist, angenommen, daß zwei Paare von positiven/negati ven Signalen (vier Magnetisierungsinversionen) in dem Zei tintervall τ existieren.

Es sei Vb die Offset-Größe zu diesem Zeitpunkt, und die folgende Formel (8) wird eingeführt:

Hierin ist das Signal ein repetitives oder wiederholtes Signal, und es wird daher angenommen, daß eine Interferenz größe von innerhalb des Signalbereichs der Zeit T nach au ßerhalb des Signalbereichs dieselbe wie eine Interferenzgrö ße von außerhalb des Signalbereichs nach innerhalb des Sig nalbereichs ist. Entsprechend kann ein Integralwert eines Signals innerhalb der Zeit τ in der folgenden Formel (9) ge geben werden:

Wenn diese Formel (9) in die Formel (8) substituiert wird, wird die Formel (10) erhalten:

Vb = 2(H-αH)/τ = 2Va (10)

Anhand des obigen ist zu beachten, daß die Offset-Größe proportional zur Anzahl der positiven/negativen Signale (die Anzahl der Magnetisierungsinversionen) fluktuiert. Dann stellt die Fig. 12 eine Schaltung zum Kompensieren des Offsets während dem Vorhersagen oder Berechnen dessen Fluk tuationen dar.

Unter Bezugnahme auf die Fig. 12 sind dieselben Kompo nenten wie jene, die in der Fig. 9 gezeigt sind, mit densel ben Symbolen markiert. Wie in der Fig. 12 veranschaulicht ist, werden die Detektionsdaten vom Datendetektor 4 einem Schleifenfilter 25 eingegeben. Daten [1] werden aufgezeich net entsprechend der Magnetisierungsinversion. Daher gibt der Schleifenfilter 25 die Anzahl von Daten [1] innerhalb des Zeitintervalls τ entsprechend einer Zeitkonstanten davon aus, d. h. einen Wert proportional zur Anzahl (Dichte) der Magnetisierungsinversionen.

Die Fig. 11 stellt eine Konfiguration dieses Schleifen filters dar. Wenn eine Datenfolge dieselbe Anzahl (Dichte) von Daten [1] wie jene der Trainingsmuster hat, ist es er forderlich, daß die Verstärkung und die Zeitkonstante des Schleifenfilters 25 so eingestellt werden, daß der Ausgangs wert des Schleifenfilters 25 1 wird.

Die Multiplizierschaltung 26 multipliziert die Ausgabe des Schleifenfilters 25 mit einem Offset-Mittelwert von der Mittelwertbildungsschaltung 21. Die Subtrahiererschaltung 22 subtrahiert eine Ausgabe der Multiplizierschaltung 26 von der Ausgabe des A/D-Konverters 9. Mit diesem Prozeß wird ein Signal erhalten, bei dem die Offset-Größe, die sich in Ab hängigkeit von der Datenfolge ändert, eliminiert ist.

Ferner wird bei dieser Ausführung während der Trai ningsperiode die Steuergröße, die der Offset-Größe ent spricht, durch die Mittelwertbildungsschaltung 21 gehalten. Dann wird während der Datenperiode des Datensignals die so mit gehaltene Steuergröße gemäß der Anzahl von Daten [1] in der Datenfolge geändert, wodurch die Steuergröße bereitge stellt wird. Die Ausgabe des A/D-Konverters 9 wird kompen siert basierend auf der Steuergröße gemäß der Anzahl der Da ten [1].

Das heißt, daß die Eingangssignale verwendet werden, die das Trainingssignal und das Datensignal enthalten. Dann wird die Offset-Größe durch das Trainingssignal detektiert, und die Steuergröße wird gehalten. Bezüglich des Datensi gnals wird die Ausgabe des A/D-Konverters kompensiert durch die somit gehaltene Steuergröße und die Anzahl der Daten [1] in der Datenfolge.

Die Fig. 14 ist ein unterstützendes statistisches Dia gramm, das Daten zeigt, wenn eine 8/9-Konversion verwendet wird, zum Erklären einer Modifikation der Ausführung von Fig. 9.

Die Magnetplattenvorrichtung in den letzten Jahren ver wendete ein Verfahren eines Pseudo-Randomisierens der Auf zeichnungsdaten bezüglich M-Serien oder ähnlichem. Entspre chend wird, wenn eine Grenzfrequenz der AC-Kopplung niedrig ist (wenn die Zeitkonstante groß ist), angenommen, daß eine Variation hinsichtlich der Anzahl der Daten [1] in den Auf zeichnungsdaten innerhalb der Zeitkonstante davon klein ist.

Dann wird in der Magnetspeichervorrichtung eine Rate (Wahrscheinlichkeit) der Daten [1] (Magnetisierungsinver sionen) von generativen Codes statistisch erhalten, wenn die Eingabe zufällig in gewöhnlich eingesetzten RLL-(lauflän genbegrenzt; engl.: Run Length Limited) Codes eingestellt wird. Nachfolgend wird eine Rate der Daten [1] in den Trai ningssignalen auf die vorige Rate eingestellt. Mit dieser Verarbeitung kann die Offset-Fluktuation in Abhängigkeit von einer Frequenz der Daten [1] in der Datenfolge passend kom pensiert werden.

Die Fig. 14 ist ein Statistikdiagramm, das einen Fall zeigt, in dem die Aufzeichnungsdaten empfangen werden, so daß sie zufällig sind, und die 8/9-(0, 4, 4)-Codierung wird für das Eingangssignal verwendet. Das heißt, daß die Auf zeichnungsdaten (Datenfolge) in der Einheit von 100 Proben in Segmente geteilt sind, und die Anzahl der Daten [1] darin wird erhalten.

Bei der gegenwärtigen Speichervorrichtung erstreckt sich die Grenzfrequenz der AC-Kopplung auf einige hundert kHz bis einige hundert MHz, während eine Bit-Frequenz (inverse Zahl der Bit-Periode) sich von einigen zehn MHz bis einige hundert MHz erstreckt. Folglich ist die Bit-Frequenz mehr als 100 mal so groß wie die Grenzfrequenz, und es ist angemessen, daß die Aufzeichnungsdaten in der Einheit von 100 Proben in Segmente geteilt sind.

Übrigens kann für mehr Informationen über die 8/9-(0, 4, 4)-Codierung auf das US-Patent 4,707,681 Bezug genommen werden.

Wie in der Fig. 14 dargestellt ist, fällt die Anzahl der Daten [1] innerhalb eines Bereichs von 60+10 unter 100 Datenstücken. Entsprechend gibt es in einem Signalmuster, nachdem es auf dem Magnetaufzeichnungsmedium codiert wurde, ein derartiges Trainingsmuster, das eine Probenanzahl n ins gesamt und eine Datenanzahl [1] m in einer Beziehung wie m/n = 0,6 sind. Der Offset wird dadurch detektiert und dann kom pensiert. Bei dieser Verarbeitung fällt auch in einem zufäl ligen Datenmuster ein Offset-Kompensationsfehler aufgrund der Datenfluktuationen innerhalb eines ± 10%-Bereichs.

Die Fig. 15 ist ein unterstützendes statistisches Dia gramm, das die Daten zeigt, wenn ein Vorcodierer verwendet wird, zum Erklären einer anderen Modifikation der Ausführung von Fig. 9.

Die Fig. 15 zeigt eine Ausführung, bei der sich die Ra te der Daten [1] der Trainingssignale ändert, wie es in der Fig. 14 erfolgt. Die Fig. 15 ist ein statistisches Diagramm, das einen Fall zeigt, in dem nach der Ausführung der 8/9-(0, 4, 4)-Codierung ein 1/(1+D)-Vorcodierer enthalten ist, und das Aufzeichnen wird ausgeführt. Zu beachten ist, daß das Symbol [D] ein Verzögerungselement darstellt.

Wie in der Fig. 15 gezeigt ist, fällt die Anzahl der Daten [1] innerhalb eines Bereichs von 50 ± 10 unter 100 Da tenstücken. Entsprechend gibt es in dem Signalmuster, nach dem es auf dem Magnetaufzeichnungsmedium codiert ist, ein derartiges Trainingsmuster, daß die Probenanzahl n insgesamt und die Datenanzahl [1] m in einer Beziehung wie m/n = 0,5 sind. Der Offset wird dadurch detektiert und dann kompen siert. Bei dieser Verarbeitung fällt auch in einem zufälli gen Datenmuster ein Offset-Kompensationsfehler aufgrund der Datenfluktuationen innerhalb eines ± 10%-Bereichs.

Die Fig. 16 ist ein Blockdiagramm, das eine fünfte Aus führung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt. Die Fig. 17A und 17B sind unterstützen de Diagramme zum Erklären der Operation der Konstruktion von Fig. 16.

In der Fig. 16 sind dieselben Komponenten wie jene, die in der Fig. 9 gezeigt sind, mit denselben Symbolen markiert. Wie in der Fig. 16 dargestellt ist, ist der A/D-Konverter 9 aus einem Flash- oder Überlagerungstyp-Konverter aufgebaut. Das heißt, daß die Konstruktion so ist, daß eine Referenz spannung an drei Punkten, Vp auf der positiven Seite, Vn auf der negativen Seite und Vr am Mittelpunkt, gegeben ist. Dann besteht der A/D-Konverter 9 aus einem Widerstand 90, Subtra hierern 91 bis 94 und einem Codierer 95.

Ein Offset-/Amplitudenfehlerdetektor 7-2 detektiert ei nen Offset-Wert und einen Amplitudenfehler von der Ausgabe des A/D-Konverters 9. Eine Konstruktion dieses Offset- /Amplitudenfehlerdetektors 7-2 ist dieselbe, die in der Fig. 7 gezeigt ist. Jedoch wird der Amplitudenwert nicht als eine Ausgabe benötigt, und daher wird die Auswahlschaltung 17 weggelassen.

Eine Invertierschaltung 27 invertiert den detektierten Amplitudenfehlerwert. Ein D/A-Konverter 28 konvertiert ein invertiertes Amplitudenfehlergröße in eine analoge Größe. Ein Schleifenfilter 29 arbeitet, um die Störungen oder das Rauschen in der Amplitudenfehlergröße zu entfernen. Dieser Schleifenfilter 29 ist aus einem primären Tiefpaßfilter auf gebaut, enthält aber ein Register zum Halten eines Wertes unter Verwendung des Steuersignals. Eine Ausgabe dieses Tiefpaßfilters 29 entspricht der Mittelpunktsspannung Vr des A/D-Konverters 9.

Ein D/A-Konverter 30 konvertiert den digitalen Offset- Wert in die analoge Größe. Ein Schleifenfilter 31 entfernt die Störungen in der analogen Offset-Größe. Dieser Schlei fenfilter 31 ist aus dem primären Tiefpaßfilter aufgebaut, enthält aber das Register zum Halten des Wertes unter Ver wendung des Steuersignals. Eine Subtrahiererschaltung 32 subtrahiert eine Ausgabe des Schleifenfilters 31 aus der Ausgabe des Ausgleichsfilters 8 heraus.

Die Operation davon wird erklärt. Eine unterbrochene Linie in der Fig. 17A zeigt einen Fall, in dem die Mittel punktsspannung Vr zwischen der Positivseitenspannung Vp und der Negativseitenspannung Vn in einer Beziehung der Ausgabe gegen die Eingabe des A/D-Konverters 9 in der Mitte liegt. In diesem Fall bringt das positive/negative asymmetrische Eingangssignal ein Ausgangssignal hervor, das durch die un terbrochene Linie in der Figur veranschaulicht wird. Bezüg lich des asymmetrischen Signals, bei dem die negative Seite größer als die positive Seite ist, wird das Amplitudenfeh lersignal S6 ein Signal mit negativer Polarität, wie in der Fig. 8 dargestellt ist.

Entsprechend wird die Mittelpunktsspannung Vr des A/D- Konverters 9 durch ein Kompensationssignal kompensiert, des sen Polarität durch die Invertierschaltung 27 invertiert ist. Durch diese Verarbeitung verschiebt sich die Mittel punktsspannung Vr zur positiven Seite hin. Daher ist die Charakteristik des A/D-Konverters 9 so, daß, wie durch eine durchgezogene Linie in der Fig. 17A gezeigt ist, eine Posi tivseitenneigung (Verstärkung) zunimmt, während eine Nega tivseitenneigung (Verstärkung) abnimmt. Als ein Ergebnis wird eine A/D-Ausgabe so, wie durch die durchgezogene Linie gezeigt ist, und die Asymmetrie ist kompensiert.

Jedoch wird ein neuer Offset V0 hinzugefügt. Daher wird der Offset detektiert, und die Subtrahiererschaltung 32 führt die Subtraktion aus. Durch diesen Prozeß wird, wie in der Fig. 17B dargestellt ist, ein Ausgangssignal erhalten, bei dem sowohl die Asymmetrie als auch der Offset kompen siert sind. Bei dieser Ausführung eliminiert die Subtrahie rerschaltung 32 den Offset, der aufgrund der positiven/nega tiven Asymmetrie verursacht wurde.

Bei dieser Ausführung wirkt das Steuersignal ferner, um die Register der Schleifenfilter 29 und 31 zu veranlassen, die Amplitudenfehlergröße und den Offset-Wert zu halten. Das heißt, daß während der Trainingsperiode das Steuersignal wirkt, um das Register zu veranlassen, die Steuergröße ent sprechend der Amplitudenfehlergröße sowie der Offset-Größe zu halten. Dann werden während der Datenperiode des Datensig nals die Mittelpunktsspannung und die Eingabe des A/D-Kon verters 9 kompensiert basierend auf der somit gehaltenen Steuergröße. Das heißt, daß die Eingangssignale verwendet werden, die das Trainingssignal und das Datensignal enthal ten.

Die Fig. 18 ist ein Blockdiagramm, das eine sechste Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt. In der Fig. 18 sind dieselben Komponenten wie jene, die in der Fig. 9 gezeigt sind, mit denselben Sym bolen markiert.

Wie in der Fig. 18 dargestellt ist, kompensiert eine Offset-Kompensierschaltung 7-3 einen Offset der Ausgabe des A/D-Konverters 9, wie in der Fig. 9 gezeigt ist. Das heißt, daß die Offset-Kompensierschaltung 7-3 aus der Offset-Detek tionsschaltung 7-1, die in der Fig. 9 gezeigt ist, einer Mittelwertbildungsschaltung 28 und einer Subtrahiererschal tung 22 aufgebaut ist.

Eine Codebestimmungsschaltung 32 bestimmt positive/ne gative Codes von Ausgaben der Ausgleichsschaltung 3. Zum Beispiel schneidet die Codebestimmungsschaltung 32 die Aus gabe der Ausgleichs- oder Equalisierschaltung 3 auf einem Nullpegel und bestimmt das Positive und das Negative des Codes.

Eine Amplitudenwert-Detektionsschaltung 7-4 ist eine Detektionsschaltung für asymmetrische Signale, die in der Fig. 7 gezeigt ist. Zu beachten ist, daß diese Amplituden wert-Detektionsschaltung 7-4 nur zum Detektieren des Ampli tudenwertes erforderlich ist, und somit die zweite Subtra hiererschaltung 18, die dritte Subtrahiererschaltung 15 und die Auswahlschaltungen 16, 19 unter jenen konstruktiven Ele menten, die in der Fig. 7 gezeigt sind, weggelassen sind.

Diese Amplitudenwert-Detektionsschaltung 7-4 gibt die Amplitudenwerte aus, während sie in einen positiven Wert (S8) und einen negativen Wert (-S8) separiert werden, in Ab hängigkeit von Bestimmungsergebnissen durch die Codebestim mungsschaltung 32, und enthält daher einen Schalter.

Eine erste Mittelwertbildungsschaltung 33 mittelt den Positivseiten-Amplitudenwert S8. Eine zweite Mittelwertbil dungsschaltung 34 mittelt den Negativseiten-Amplitudenwert -S8. Die zwei Mittelwertbildungsschaltungen 33, 34 haben dieselbe Konstruktion wie jene, die in der Fig. 9 darge stellt ist.

Eine Dividierschaltung 35 berechnet ein Verhältnis ei ner Ausgabe jeder der Mittelwertbildungsschaltungen 33, 34 zu einem idealen Amplitudenwert Vd. Genauer führt die Divi dierschaltung 35 Berechnungen, wie Vd/-S8 und Vd/S8, durch Dividieren des idealen Amplitudenwertes Vd durch die Ausga ben der Mittelwertbildungsschaltungen 33, 34 aus.

Ein Register 36 hält das obige Verhältnis, das während der Trainingsperiode berechnet wurde. Ein Selektor 37 wählt ein Positivseitenverhältnis oder ein Negativseitenverhältnis aus einer Ausgabe der Bestimmung aus, die durch die Codebe stimmungsschaltung 32 durchgeführt wurde. Eine Multiplizier schaltung 38 multipliziert eine Ausgabe der Ausgleichsschal tung 3 durch eine Ausgabe des Selektors 37.

Gemäß dieser Ausführung detektiert die Amplitudenwert- Detektionsschaltung 7-4 die positiven/negativen Amplituden werte. Störungs- oder Rauschkomponenten in den jeweiligen Amplitudenwerten werden durch die einzelnen Mittelwertbil dungsschaltungen 33, 34 entfernt. Ferner berechnet die Divi dierschaltung 35 das Verhältnis zum idealen Amplitudenwert Vd. Dieses Verhältnis wird vom Register 36 gehalten. Dann wird die Ausgabe der Ausgleichsschaltung 3 mit dem obigen Verhältnis multipliziert. Diesen Multiplikator kann man sich als eine Verstärkung vorstellen. Diese Verstärkung wird um geschaltet in Abhängigkeit von den Polaritäten (positiv und negativ) der Ausgaben der Ausgleichs- oder Equalisierschal tung 3. Die positive/negative Asymmetrie kann dadurch kom pensiert werden.

Ferner wirkt das Steuersignal, um das Register zu ver anlassen, den Multiplikator zu halten. Daraus ergibt sich, daß, wie oben diskutiert wurde, das Steuersignal das Regi ster veranlaßt, die Steuergröße während der Trainingsperiode zu halten. Dann wird während der Datenperiode des Datensig nals die Ausgabe der Ausgleichsschaltung 3 kompensiert ba sierend auf der somit gehaltenen Steuergröße. Entsprechend werden die Eingangssignale, die das Trainingssignal und das Datensignal enthalten, verwendet.

Die Fig. 19 ist ein Blockdiagramm, das eine siebte Aus führung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt. Die Ausführung der Fig. 18 befaßte sich mit der Vorwärts- oder Durchflußkompensation, jedoch wird die Ausführung der Fig. 19 ein Rückführungsbeispiel vorstel len. Unter Bezugnahme auf die Fig. 19 sind dieselben Kompo nenten wie jenen, die in den Fig. 9 und 18 gezeigt sind, mit denselben Symbolen markiert.

Eine Addiererschaltung 39 addiert den Negativseiten- Amplitudenwert -S8 zum idealen Amplitudenwert Vd. Eine Sub trahiererschaltung 40 subtrahiert den Positivseiten-Ampli tudenwert S8 von dem idealen Amplitudenwert Vd. Ein Schlei fenfilter 41 entfernt das Rauschen oder die Störungen in den Ausgaben der Addiererschaltung 39. Ein Schleifenfilter 42 entfernt die Störungen der Ausgaben der Addiererschaltung 40. Die Konfiguration jedes der Schleifenfilter 41, 42 ist dieselbe wie jene, die in der Fig. 10 dargestellt ist.

Gemäß dieser Ausführung detektiert die Amplitudenwert- Detektionsschaltung 7-4 die positiven/negativen Amplituden werte. Die Addiererschaltung 39 und die Subtrahiererschal tung 40 berechnen Unterschiede zwischen den jeweiligen Amplitudenwerten und dem idealen Amplitudenwert Vd. Störun gen davon werden durch die Schleifenfilter 41, 42 entfernt, und das Ergebnis davon wird gehalten. Dann wird die Ausgabe der Ausgleichsschaltung 3 mit der obigen Differenz multipli ziert. Dieser Multiplikator kann als eine Verstärkung ange nommen werden. Diese Verstärkung wird umgeschaltet in Abhän gigkeit von den Polaritäten (positiv und negativ) der Ausga ben der Ausgleichsschaltung 3. Die positive/negative Asym metrie kann dadurch kompensiert werden.

Ferner wirkt das Steuersignal, um jedes der Register der Schleifenfilter 41, 42 zu veranlassen, den Multiplikator zu halten. Daraus ergibt sich, daß, wie oben erörtert wurde, das Steuersignal das Register veranlaßt, die Steuergröße während der Trainingsperiode zu halten. Dann wird während der Datenperiode des Datensignals die Ausgabe der Aus gleichsschaltung 3 kompensiert basierend auf der somit ge haltenen Steuergröße. Entsprechend werden die Eingangssigna le, die das Trainingssignal und das Datensignal enthalten, verwendet.

Die Fig. 20 ist ein unterstützendes Diagramm zum Erklä ren einer Viterbi-Detektionsoperation. Die Fig. 21 ist ein Blockdiagramm, das eine achte Ausführung der Signal-Regene riervorrichtung der vorliegenden Erfindung darstellt. Die Fig. 22 ist ein Blockdiagramm, das einen Viterbi-Detektor in der Konstruktion der Fig. 21 zeigt.

Diese Ausführung strebt eine Kompensation der positi ven/negativen Asymmetrie durch den Viterbi-Detektor an. Zu Beginn wird die Viterbi-Detektieroperation unter Bezugnahme auf die Fig. 20 beschrieben.

Die Magnetplattenvorrichtung in den letzten Jahren schließt die Verwendung einer Kombination der Teilantwort mit einer Maximalwahrscheinlichkeits-Detektiermethode (Viterbi-Detektionsverfahren) ein. Diese Verfahren werden erörtert in den Artikeln, wie z. B. "Optimal Reception for Binary Partial Response Channels", geschrieben von M. J. Ferguson, Bell Syst. Tech. J., Vol. 51, Feb. 1972 und "Viterbi Detection of Class IV Partial Response on Magnetic Recording Channels", geschrieben von R. W. Wood, IEEE Trans. Magn., Vol. Com-34, Nr. 5, Mai 1986.

Die Fig. 20 veranschaulicht einen Teil eines Trellis diagramms bei dem Viterbi-Detektionsverfahren. Darin sind vier Möglichkeiten eines Zustandes (0) und eines Zustandes (1) zu einem Zeitpunkt (i-2) bis zu einem Zustand (0) und einem Zustand (1) zu einem Zeitpunkt i gezeigt. Erwartete Werte (hypothetische Werte) an individuellen Übergängen sind jeweils 0, Va, -Vb, 0.

Ein metrischer Wert M(0)_i im Zustand (0) zum Zeitpunkt i ist durch die folgende Formel (11) gegeben:

M(0)_i = MIN {M(0)_i-2 + (x-0)², M(1)_i-2 + (x-Va)²} (11)

Beim Transformieren dieser Formel wird die folgende Formel (12) erhalten.

M(0)_i = MIN {M0)_i-2, M(1)_i-2-2Va·x + Va²} + x² (12)

Ferner ist der metrische Wert M(1)_i im Zustand (1) zum Zeitpunkt i durch die folgende Formel (13) gegeben.

M(1)_i = MIN {M(0)_i-2 + (x-(-Vb))², M(1)_i-2 + (x-0)²} (13)

Beim Transformieren dieser Formel wird die folgende Formel (14) erhalten.

M(1)_i = MIN {M(0)_i-2 + 2Vb·x + Vb², M(1)_i-2} + x² (14)

wobei x die Eingabe zum Viterbi-Detektor ist. Ferner kann die Funktion MIN ein Algorithmus zum Selektieren des kleineren des vorhergehenden Terms und des nachfolgenden Terms in der Formel sein.

Auf diese Weise erhält der Viterbi-Detektor bei jedem Übergang ein Ergebnis, einen quadratischen Fehler zwischen dem vorliegenden Eingangssignal und dem erwarteten Wert zu dem letzten metrischen Wert hinzuzuaddieren. Dann wird eine Operation eines Vergleichs jener Ergebnisse und ein Selek tieren des kleineren davon ausgeführt. Gleichzeitig ist der Übergang auszuwählen.

Bei dem herkömmlichen Viterbi-Detektor werden die hypo thetischen Werte Va, -Vb nur durch die Charakteristik der Ausgleichs- oder Equalisierschaltung bestimmt. Aus diesem Grund werden die Charakteristik des MR-Kopfes und die posi tive/negative Signalasymmetrie nicht in Betracht gezogen.

Die Fig. 21 zeigt eine Ausführung, bei der der erwarte te Wert des Viterbi-Detektors mit der Signalasymmetrie rech net. Unter Bezugnahme auf die Fig. 21 sind dieselben Kompo nenten wie jene, die in der Fig. 18 gezeigt sind, mit den selben Symbolen markiert. Ein Viterbi-Detektor 4-1 nimmt quadratische Fehler zwischen einem Eingangssignal x von der Ausgleichsschaltung 3 und den erwarteten Werten Va, -Vb und wählt den Übergang oder die Zustandsänderung aus. Der Viter bi-Detektor 4-1 wird später unter Bezugnahme auf die Fig. 22 angeführt.

Die Codebestimmungsschaltung 32 bestimmt einen Code der Ausgabe der Ausgleichsschaltung 3. Der Amplitudenwertdetek tor 7-4 detektiert positive/negative Amplitudenwerte der Ausgleichsschaltung 3. Ferner gibt der Amplitudenwertdetek tor 7-4 die detektierten Amplitudenwerte aus, während sie in einen positiven Amplitudenwert +S8 und einen negativen Amplitudenwert -S8 separiert werden, in Abhängigkeit von den Ausgaben der Codebestimmungsschaltung 32.

Eine Mittelwertbildungsschaltung 46 mittelt den positi ven Amplitudenwert und hält ihn gemäß dem Steuersignal. Eine Mittelwertbildungsschaltung 47 mittelt den negativen Ampli tudenwert und hält ihn gemäß dem Steuersignal. Ausgaben die ser Mittelwertbildungsschaltungen 46, 47 werden dem Viterbi- Detektor 4-1 in der Form von erwarteten Werte (hypotheti schen Werten) Va, -Vb des Viterbi-Detektors 4-1 eingegeben.

Somit werden die positiven/negativen Amplitudenwerte detektiert, und die gemittelten Werte davon werden als hypo thetische Werte eingestellt. Folglich ist es möglich, die Viterbi-Detektion gemäß den positiven/negativen Amplituden werten des asymmetrischen Signals auszuführen. Entsprechend kann in dem Viterbi-Detektor die positive/negative Signal asymmetrie kompensiert werden.

Bei dieser Ausführung werden ebenfalls die Eingangs signale, die das Trainingssignal und das Datensignal enthal ten, eingesetzt. Dann wird der Amplitudenwert durch Verwen dung des Trainingssignals detektiert, und der Mittelwert da von wird gehalten. Der hypothetische Wert des Viterbi-Detek tors wird basierend auf diesem gehaltenen Wert eingestellt. Dann wird bezüglich des Datensignals die Viterbi-Detektier operation ausgeführt unter Verwendung deren hypothetischen Wertes.

Der Viterbi-Detektor 4-1 von Fig. 21 wird unter Bezug nahme auf die Fig. 22 erklärt.

Wie in der Fig. 22 dargestellt ist, hat der Viterbi- Detektor 4-1 eine ACS- (Addierer/Vergleich/Auswahl) Schal tung ACS und einen Pfadspeicher 71. Der Pfadspeicher 71 hält den ausgewählten Übergang. Die ACS-Schaltung ACS berechnet den obigen metrischen Wert und wählt dessen Übergang aus.

Die ACS-Schaltung ACS ist aus vier Subtrahierern 50, 53, 60, 63, vier quadratischen Schaltungen 51, 54, 61, 64, vier Addierern 52, 55, 62, 65, zwei Komparatoren 56, 66, zwei Auswahlschaltungen 57, 67 und vier Verzögerungsschal tungen 58, 68, 69, 70 aufgebaut.

Der Subtrahierer 50 subtrahiert 0 vom Eingangssignal x. Dann quadriert die quadratische Schaltung 51 eine Ausgabe des Subtrahierers 50. Ferner addiert der Addierer 52 eine Ausgabe der quadratischen Schaltung 51 zum vorigen metri schen Wert M(0)_i-2. Entsprechend bringt eine Ausgabe des Ad dierers 52 ein arithmetisches Ergebnis des linken Terms der Formel (11) , die oben angegeben wurde, hervor.

Ferner subtrahiert der Subtrahierer 53 Va vom Eingangs signal x. Dann quadriert die quadratische Schaltung 54 eine Ausgabe des Subtrahierers 53. Ferner addiert der Addierer 55 eine Ausgabe der quadratischen Schaltung 54 zum vorherigen metrischen Wert M(1)_i-2. Entsprechend bringt eine Ausgabe des Addierers 55 ein arithmetisches Ergebnis des rechten Terms der Formel (11), die oben angegeben wurde, hervor.

Der Komparator 56 vergleicht die Ausgaben der zwei Ad dierer 52, 55 miteinander. Dann, wenn die Ausgabe des Addie rers 52 kleiner als die Ausgabe des Addierers 55 ist, wird ein Übergang [0] ausgegeben. Wohingegen, wenn die Ausgabe des Addierers 55 kleiner als die Ausgabe des Addierers 52 ist, ein Übergang [1] ausgegeben wird. Dieser Übergang oder diese Zustandsänderung wird von dem Pfadspeicher 71 gehal ten.

Die Auswahlschaltung 57, selektiert, wenn die Ausgabe des Komparators 56 [0] ist, die Ausgabe des Addierers 52 als einen metrischen Wert. Umgekehrt selektiert die Auswahl schaltung 57, wenn die Ausgabe des Komparators 56 [1] ist, die Ausgabe des Addierers 55 als einen metrischen Wert. Die ser metrische Wert M(0)_i wird von den Verzögerungsschaltun gen 58, 69 verzögert und bringt den vorigen metrischen Wert für die nächste Berechnung hervor.

Ähnlich subtrahiert der Subtrahierer 60 -Vb aus dem Eingangssignal x heraus. Dann quadriert die quadratische Schaltung 61 eine Ausgabe des Subtrahierers 60. Ferner ad diert der Addierer 62 eine Ausgabe der quadratischen Schal tung oder Quadrierschaltung 61 zu dem vorigen metrischen Wert M(0)_i-2. Entsprechend bringt eine Ausgabe des Addierers 62 ein arithmetisches Ergebnis des linken Terms der Formel (13), die oben angegeben wurde, hervor.

Der Subtrahierer 63 subtrahiert 0 vom Eingangssignal x. Dann quadriert die quadratische Schaltung 64 eine Ausgabe des Subtrahierers 63. Ferner addiert der Addierer 65 eine Ausgabe der quadratischen oder Quadrierschaltung 64 zum vo rigen metrischen Wert M(1)_i-2. Entsprechend bringt die Ausga be des Addierers 65 ein arithmetisches Ergebnis des rechten Terms der Formel (13), die oben angegeben wurde, hervor.

Der Komparator 66 vergleicht die Ausgaben der zwei Ad dierer 62, 65 miteinander. Dann, wenn die Ausgabe des Addie rers 62 kleiner als die Ausgabe des Addierers 65 ist, wird der Übergang oder die Zustandsänderung [0] ausgegeben. Wo hingegen, wenn die Ausgabe des Addierers 65 kleiner als die Ausgabe des Addierers 62 ist, der Übergang [1] ausgegeben wird. Dieser Übergang wird durch den Pfadspeicher 71 gehal ten.

Die Auswahl- oder Selektionsschaltung 67 selektiert, wenn die Ausgabe des Komparators 66 [0] ist, die Ausgabe des Addierers 62 als einen metrischen Wert. Umgekehrt wählt die Auswahlschaltung 08438 00070 552 001000280000000200012000285910832700040 0002019603858 00004 08319 67, wenn die Ausgabe des Komparators 66 [1] ist, die Ausgabe des Addierers 65 als einen metrischen Wert. Dieser metrische Wert M(1)_i wird durch die Verzögerungs schaltungen 68, 70 verzögert und bringt den vorherigen me trischen Wert für die nächste Berechnung hervor.

Die Fig. 23 ist ein Blockdiagramm, das ein weiteres Beispiel der ACS-Schaltung in der Fig. 22 zeigt.

Ein Unterschied zwischen den metrischen Werten wird durch die folgende Formel (15) definiert:

ΔM_i = M(0)_i-M(1)_i (15)

Wenn die obigen Formeln (12) und (14) in diese Formel (15) substituiert werden, wird die Formel (16) erlangt.

ΔM_i = MIN {M(0)_i-2, M(1)_i-2-2Va·x + Va²}-MIN {M(0)_i-2 + 2Vb·x + Vb², M(1)_i-2} (16)

Von der Formel (12) ist die Bedingung für den Übergang vom Zustand (0) zum Zustand (0) gegeben durch:

M(0)_i-2 M(1)_i-2-2Va·x + Va²

Folglich wird, wenn dies umgeordnet wird, die folgende Formel (17) erhalten:

M(0)_i-2-M(1)_i-2 2Va·x + Va² (17)

Ähnlich zur Formel (12) ist die Bedingung, daß der Übergang vom Zustand (1) zum Zustand (0) ausgewählt ist, durch die folgende Formel (18) gegeben:

M(0)_i-2-M(1)_i-2 < 2Va·x + Va² (18)

Ferner ist von der Formel (14) die Bedingung für den Übergang vom Zustand (0) zum Zustand (0) gegeben durch:

M(0)_i-2 + 2Vb·x + Vb² < M(1)_i-2

Folglich wird, wenn dies umgeordnet wird, die folgende Formel (19) erhalten:

M(0)_i-2-M(1)_i-2 < 2Vb·x + -Vb² (19)

Ähnlich zur Formel (14) ist die Bedingung, daß der Übergang vom Zustand (1) zum Zustand (1) ausgewählt ist, durch die folgende Formel (20) gegeben:

M(0)_i-2-M(1)_i-2 < -2Vb·x -Vb² (20)

Hierin wird unter Beachtung des Eingangswertes x die Formel (18) des Übergangs vom Zustand (1) zum Zustand (0) in die Formel (21) umgewandelt:

-(ΔM_i-2/2Va) + (Va/2) < x (21)

Ähnlich wird die Formel (19) des Übergangs vom Zustand (0) zum Zustand (1) in die Formel (22) umgeformt:

-(ΔM_i-2/2Vb)-(Vb/2) < x (22)

Hierin wird zum Limitieren einer Größenbeziehung auf den linken Seiten zwischen den Formeln (21) und (22) ange nommen, daß die folgenden Formeln (23) und (24) eingeführt sind.

ΔM_i-2(Va-Vb) + Va·Vb(Va + Vb) 0 (23)

(ΔM_i-2/Vb) + Vb (ΔM_i-2/Va)-Va (24)

Unter Annahme des obigen sind die Bedingung für die Übergänge vom Zustand (0) zum Zustand (0) und vom Zustand (1) zum Zustand (I) durch Umformen der Formeln (17) und (20) in die folgende Formel (25) gegeben:

(ΔM_i-2/2Vb)-Vb/2 x (-ΔM_i-2/2Va) + Va/2 (25)

Unter Zusammenfassung des obigen kommt, wenn die fol gende Formel (26) eingeführt wird, der Übergang vom Zustand (1) zum Zustand (0), und der metrische Wert wird durch die Formel (27) aktualisiert, die sich anschließt:

Va(Va-2x) < ΔM_i-2 (26)

ΔMi = M(1)_i-2-2Va·x + Va²-M(1)_i-2 = Va²-2Va·x = Va (Va-2x) (27)

Ähnlich gibt es, wenn die folgende Formel (28) einge führt wird, einen Übergang vom Zustand (0) zum Zustand (1). Dann wird der metrische Wert aktualisiert, wie in der fol genden Formel (29):

-Vb (Vb + 2x) < ΔM_i-2 (28)

ΔMi = M(0)_i-2-M(0)_i-2-2Vb·x-Vb² = -Vb²-2Vb·x = -Vb (Vb + 2x) (29)

Ferner wird, wenn die Formeln (26) und (28) nicht ein geführt werden, die folgende Formel (30) eingeführt, und es kommt ein Übergang vom Zustand (0) zum Zustand (0) oder vom Zustand (1) zum Zustand (1). Dann wird der metrische Wert, wie in der folgenden Formel (31) angegeben ist, der vorheri ge Wert.

Va (Va-2x) ΔM_i-2 -Vb (Vb + 2x) (30)

ΔM_i = M(0)_i-2-M(1)_i-2 = ΔM_i-2 (31)

Die Fig. 23 zeigt eine Ausführung, bei der diese For meln auf der Schaltung aktualisiert werden.

Das heißt, daß ein Subtrahierer 80 den Eingangswert x (= 2x), der um ein Bit verschoben ist, aus dem hypotheti schen Wert Va subtrahiert. Eine Multipliziereinheit 81 mul tipliziert eine Ausgabe des Subtrahierers 80 mit dem hypo thetischen Wert Va. Ein linker Term der Formel (26) wird da durch erhalten. Ein Komparator 82 vergleicht eine Differenz ΔM_i-2 des metrischen Wertes, der als eine Ausgabe einer Ver zögerungsschaltung 84 erlangt wurde, mit einer Ausgabe der Multipliziereinheit 81.

Durch diese Verarbeitung bringt, wenn die Formel (26) eingeführt ist, der Übergang den einen vom Zustand (1) zum Zustand (0) hervor, und der Übergang [1] wird vom Komparator 82 ausgegeben. In einem umgekehrten Fall ist die Formel (30) eingeführt, und folglich wird der Übergang [0] vom Kompara tor 82 ausgegeben.

Ähnlich subtrahiert der Subtrahierer 83 den hypotheti schen Wert Vb vom Eingangswert x (= 2x), der um ein Bit ver schoben ist. Die Multipliziereinheit 84 multipliziert die Ausgabe des Subtrahierers 83 mit dem hypothetischen Wert -Vb. Der linke Term der Formel (28) wird dadurch erhalten.

Der Komparator 85 vergleicht eine Differenz ΔM_i-2 in dem me trischen Wert, der als eine Ausgabe der Verzögerungsschal tung 87 erhalten wird, mit einer Ausgabe der Multiplizier einheit 84.

Dieser Prozeß führt zu einer Einführung der Formel (28) und es kommt zum Übergang vom Zustand (0) zum Zustand (1), und der Übergang [1] wird vom Komparator 85 ausgegeben. Ein umgekehrter Fall führt zu einer Einführung der Formel (30), und daher wird der Übergang [0] vom Komparator 85 ausgege ben.

Dann wählt ein Selektor 86 die Ausgaben der Multipli ziereinheiten 81, 84 von den Ausgaben der zwei Komparatoren 82, 85 aus, wodurch der metrische Wert ΔM_i erhalten wird.

Beim Vorgehen in dieser Weise können, verglichen mit dem Beispiel der Fig. 22, die zwei Multiplizierschaltungen genügen. Folglich kann eine einfachere Konfiguration ver wirklicht werden.

Die oben erörterten Ausführungen befaßten sich mit der magnetischen oder Magnetaufzeichnungsvorrichtung, jedoch ist die vorliegende Erfindung auf asymmetrische Signale auf dem Kommunikationsgebiet anwendbar.

Die vorliegende Erfindung kann, obwohl sie oben mittels der Ausführungen erörtert wurde, in einer Vielzahl von For men innerhalb des Umfangs des Wesentlichen der vorliegenden Erfindung modifiziert werden, und jene Modifikationen sind nicht vom Umfang der vorliegenden Erfindung ausgeschlossen.

Wie oben erörtert wurde, wird gemäß der vorliegenden Erfindung die Offset-Größe des MR-Kopfes von innerhalb des Trainingsmusters detektiert und aus dem Amplitudenwert des Datenmusters subtrahiert. Es ist daher möglich, den Datende tektionsfehler aufgrund der Wellenformasymmetrie zu verrin gern, die dem MR-Kopf eigen ist. Ferner ist das Ganze aus den Logikschaltungen aufgebaut, und dies ist für eine Umfor mung in LSI geeignet.

Claims

1. Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die auf Grund einer Asymmetrie eines Ein gangssignals erzeugt wird, enthaltend:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert,
zweite Subtrahiermittel zum Subtrahieren der Ausgabe der Subtrahiermittel vom Eingangssignal und
Auswahlmittel zum Auswählen einer Ausgabe der zweiten Subtrahiermittel gemäß dem Gate-Signal.

2. Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die auf Grund einer Asymmetrie eines Ein gangssignals erzeugt wird, enthaltend:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert,
dritte Subtrahiermittel zum Subtrahieren einer Ausgabe der zweiten Verzögerungsmittel von einer Ausgabe der ersten Subtrahiermittel und
Auswahlmittel zum Auswählen einer Ausgabe der dritten Subtrahiermittel gemäß dem Gate-Signal.

3. Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die auf Grund einer Asymmetrie eines Ein gangssignals erzeugt wird, enthaltend:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert und
Auswahlmittel zum Auswählen einer Ausgabe der ersten Subtrahiermittel gemäß dem Gate-Signal.

4. Signal-Regeneriervorrichtung zum Regenerieren ei nes Lesesignals, das von einem MR-Kopf gelesen wurde, ent haltend:
eine Detektionsschaltung für asymmetrische Signale zum Detektieren eines Amplitudenfehlersignals zwischen einer po sitiven Signalkomponente und einer negativen Signalkomponen te des Lesesignals von einem Trainingssignal des Lesesi gnals,
eine Stromsteuerschaltung zum Steuern eines Taststroms des MR-Kopfes gemäß dem detektierten Amplitudenfehlersignal,
eine Ausgleichsschaltung zum Ausgleichen des Lesesi gnals und
eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.

5. Signal-Regeneriervorrichtung nach Anspruch 4, da durch gekennzeichnet, daß die Detektionsschaltung für asym metrische Signale enthält:
erste Verzögerungsmittel zum Verzögern des Lesesignals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Lesesignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert,
dritte Subtrahiermittel zum Subtrahieren einer Ausgabe der zweiten Verzögerungsmittel von einer Ausgabe der ersten Subtrahiermittel und
Auswahlmittel zum Auswählen einer Ausgabe der dritten Subtrahiermittel gemäß dem Gate-Signal.

6. Signal-Regeneriervorrichtung zum Regenerieren ei nes Eingangssignals, das ein Trainingssignal und ein Daten signal hat, enthaltend:
eine Detektionsschaltung für asymmetrische Signale zum Detektieren einer Offset-Größe des Eingangssignals von dem Trainingssignal,
eine Subtrahierschaltung zum Subtrahieren der detek tierten Offset-Größe von dem Datensignal,
eine Ausgleichsschaltung zum Ausgleichen eines Aus gangssignals der Subtrahierschaltung und
eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.

7. Signal-Regeneriervorrichtung nach Anspruch 6, da durch gekennzeichnet, daß die Detektionsschaltung für asym metrische Signale enthält:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert,
zweite Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Subtrahiermittel vom Eingangssignal, und
Auswahlmittel zum Auswählen einer Ausgabe der zweiten Subtrahiermittel gemäß dem Gate-Signal.

8. Signal-Regeneriervorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß ferner enthalten ist:
eine Multiplizierschaltung zum Multiplizieren einer Größe, die der Anzahl der Daten [1] der Datendetektions schaltung entspricht, mit einer Offset-Größe der Detektions schaltung für asymmetrische Signale und Ausgeben des Multi plikationsergebnisses an die Subtrahierschaltung.

9. Signal-Regeneriervorrichtung nach einem der An sprüche 6 bis 8, dadurch gekennzeichnet, daß das Eingangs signal in einem RLL-Code codiert ist, und daß das Trainingssignal so eingestellt ist, daß eine Rate der Daten [1] in den Trainingssignalen gleiche einer statistischen Erscheinungswahrscheinlichkeit der Daten [1] der RLL-Codes ist.

10. Signal-Regeneriervorrichtung nach Anspruch 9, da durch gekennzeichnet, daß der RLL-Code des Trainingssignals aus einem 8/9-(0, 4, 4)-Code besteht, und daß das Trainingssignal so eingestellt ist, daß die Ra te der Daten [1] der Trainingssignale 0,6 ist.

11. Signal-Regeneriervorrichtung nach Anspruch 9, da durch gekennzeichnet, daß der RLL-Code des Trainingssignals aus einem 8/9-(0, 4, 4)-Code besteht, daß das Eingangssignal mit 1/(1+D) vorcodiert ist, und daß das Trainingssignal so eingestellt ist, daß die Ra te der Daten [1] der Trainingssignale 0,5 ist.

12. Signal-Regeneriervorrichtung nach einem der An sprüche 6 bis 11, dadurch gekennzeichnet, daß ferner enthal ten ist:
ein Kopf zum Lesen des Signals von einem Aufzeichnungs medium, um das Eingangssignal zu erhalten.

13. Signal-Regeneriervorrichtung zum Regenerieren ei nes Eingangssignals, das ein Trainingssignal und ein Daten signal hat, enthaltend:
einen Analog-/Digital-Konverter zum Konvertieren des Eingangssignals in einen Digitalwert,
eine Detektionsschaltung für asymmetrische Signale zum Detektieren eines Amplitudenfehlersignals und einer Offset- Größe von dem Trainingssignal,
eine Subtrahierschaltung zum Subtrahieren der detek tierten Offset-Größe von dem Datensignal,
eine Schaltung zum Steuern eines Mittelpunkts-Referenz pegels des Analog-/Digital-Konverters auf der Basis des Amplitudenfehlersignals,
eine Ausgleichsschaltung zum Ausgleichen eines Aus gangssignals des Analog-/Digital-Konverters, und
eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.

14. Signal-Regeneriervorrichtung nach Anspruch 13, da durch gekennzeichnet, daß die Detektionsschaltung für asym metrische Signale enthält:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert,
zweite Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Subtrahiermittel vom Eingangssignal,
dritte Subtrahiermittel zum Subtrahieren einer Ausgabe der zweiten Verzögerungsmittel von einer Ausgabe der ersten Subtrahiermittel,
erste Auswahlmittel zum Auswählen einer Ausgabe der zweiten Subtrahiermittel gemäß dem Gate-Signal und Ausgeben einer Offset-Größe, und
zweite Auswahlmittel zum Auswählen einer Ausgabe der dritten Subtrahiermittel gemäß dem Gate-Signal und Ausgeben einer Amplitudenfehlergröße.

15. Signal-Regeneriervorrichtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß ferner enthalten ist:
ein Kopf zum Lesen des Signals von einem Aufzeichnungs medium, um das Eingangssignal zu erhalten.

16. Signal-Regeneriervorrichtung zum Regenerieren ei nes Eingangssignals, das ein Trainingssignal und ein Daten signal hat, enthaltend:
eine Ausgleichsschaltung zum Ausgleichen des Eingangs signals,
eine Detektionsschaltung für asymmetrische Signale zum Detektieren jeweiliger positiver/negativer Signalamplituden werte von den Trainingssignalen,
eine Schaltung zum Halten jeweiliger positiver/negati ver Quotienten durch Dividieren eines idealen Amplitudenwer tes durch den detektierten Amplitudenwert,
eine Bestimmungsschaltung zum Betimmen positiver/nega tiver Polaritäten des Eingangssignals,
eine Auswahlschaltung zum Auswählen der gehaltenen po sitiven/negativen Quotienten gemäß einem Ergebnis der Be stimmung,
eine Multiplizierschaltung zum Multiplizieren des aus gewählten Quotienten mit einer Ausgabe der Ausgleichsschal tung, und
eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Multiplizierschaltung.

17. Signal-Regeneriervorrichtung nach Anspruch 16, da durch gekennzeichnet, daß die Detektionsschaltung für asym metrische Signale enthält:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert, und
Auswahlmittel zum Auswählen einer Ausgabe der ersten Subtrahiermittel gemäß dem Gate-Signal.

18. Signal-Regeneriervorrichtung nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß ferner enthalten ist:
ein Kopf zum Lesen des Signals von einem Aufzeichnungs medium, um das Eingangssignal zu erhalten.

19. Signal-Regeneriervorrichtung zum Regenerieren ei nes Eingangssignals, das ein Trainingssignal und ein Daten signal hat, enthaltend:
eine Ausgleichsschaltung zum Ausgleichen des Eingangs signals,
eine Detektionsschaltung für asymmetrische Signale zum Detektieren jeweiliger Amplitudenwerte von positiven und ne gativen Signalen von den Trainingssignalen,
eine Schaltung zum Subtrahieren des detektierten Ampli tudenwertes von einem idealen Amplitudenwert und Halten je des der positiven/negativen Differenzsignale,
eine Bestimmungsschaltung zum Bestimmen positiver/nega tiver Polaritäten des Eingangssignals,
eine Auswahlschaltung zum Auswählen des gehaltenen po sitiven oder negativen Differenzsignals gemäß einem Ergebnis der Bestimmung,
eine Multiplizierschaltung zum Multiplizieren des aus gewählten Differenzsignals mit einer Ausgabe der Ausgleichs schaltung, und
eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Multiplizierschaltung.

20. Signal-Regeneriervorrichtung nach Anspruch 19, da durch gekennzeichnet, daß die Detektionsschaltung für asym metrische Signale enthält:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert, und
Auswahlmittel zum Auswählen einer Ausgabe der ersten Subtrahiermittel gemäß dem Gate-Signal.

21. Signal-Regeneriervorrichtung nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß ferner enthalten ist:
ein Kopf zum Lesen des Signals von einem Aufzeichnungs medium, um das Eingangssignal zu erhalten.

22. Signal-Regeneriervorrichtung zum Regenerieren ei nes Eingangssignals, das ein Trainingssignal und ein Daten signal hat, enthaltend:
eine Ausgleichsschaltung zum Ausgleichen des Eingangs signals,
eine Detektionsschaltung für asymmetrische Signale zum Detektieren jeweiliger positiver/negativer Signalamplituden werte der Trainingssignale von den Trainingssignalen, und
eine Viterbi-Detektionsschaltung zur Maximalwahrschein lichkeitsdecodierung einer Ausgabe der Ausgleichsschaltung durch Verwendung jedes der positiven/negativen Amplituden werte als einen hypothetischen Wert.

23. Signal-Regeneriervorrichtung nach Anspruch 22, da durch gekennzeichnet, daß die Viterbi-Detektionsschaltung enthält:
eine erste Subtrahierschaltung zum Subtrahieren einer zweifachen Ausgabe der Ausgleichsschaltung von dem positiven Amplitudenwert,
eine zweite Subtrahierschaltung zum Subtrahieren des negativen Amplitudenwertes von der zweifachen Ausgabe der Ausgleichsschaltung,
eine erste Multiplizierschaltung zum Multiplizieren ei ner Ausgabe der ersten Subtrahierschaltung mit dem positiven Amplitudenwert,
eine zweite Multiplizierschaltung zum Multiplizieren einer Ausgabe der zweiten Subtrahierschaltung mit dem nega tiven Amplitudenwert,
eine erste Vergleichsschaltung zum Vergleichen einer Ausgabe der Multiplizierschaltung mit einem Durchgangs- Metrikwert,
eine zweite Vergleichsschaltung zum Vergleichen einer Ausgabe der zweiten Multiplizierschaltung mit dem Durch gangs-Metrikwert, und
eine Auswahlschaltung zum Auswählen des Durchgangs- Metrikwertes gemäß Ausgaben der ersten und zweiten Ver gleichsschaltungen.

24. Signal-Regeneriervorrichtung nach Anspruch 22 oder 23, dadurch gekennzeichnet, daß die Detektionsschaltung für asymmetrische Signale enthält:
erste Verzögerungsmittel zum Verzögern des Eingangs signals,
erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal,
zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel,
Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahier mittel,
Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate- Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert, und
Auswahlmittel zum Auswählen einer Ausgabe der ersten Subtrahiermittel gemäß dem Gate-Signal.

25. Signal-Regeneriervorrichtung nach einem der An sprüche 22 bis 24, dadurch gekennzeichnet, daß ferner ent halten ist:
ein Kopf zum Lesen des Signals von einem Aufzeichnungs medium, um das Eingangssignal zu erhalten.