[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4114174A1 - Leistungstransistorbauteil sowie verfahren zu seiner herstellung - Google Patents

Leistungstransistorbauteil sowie verfahren zu seiner herstellung

Info

Publication number
DE4114174A1
DE4114174A1 DE4114174A DE4114174A DE4114174A1 DE 4114174 A1 DE4114174 A1 DE 4114174A1 DE 4114174 A DE4114174 A DE 4114174A DE 4114174 A DE4114174 A DE 4114174A DE 4114174 A1 DE4114174 A1 DE 4114174A1
Authority
DE
Germany
Prior art keywords
regions
conductivity type
layer
component according
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4114174A
Other languages
English (en)
Inventor
Perry Merrill
Herbert J Gould
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE4114174A1 publication Critical patent/DE4114174A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Light Receiving Elements (AREA)

Description

Die Erfindung bezieht sich auf ein Leistungstransistorbauteil der im Oberbegriff des Anspruchs 1 genannten Art sowie auf ein Verfahren zur Herstellung dieses Halbleiterbauteils.
Dieses Leistungstransistorbauteil kann ein Bipolartransistor mit isoliertem Gate (im folgenden als "IGBT" bezeichnet) oder ein Leistungs-MOSFET sein.
Leistungs-IGBT-Bauteile verwenden die Niedrigstrom-Gatesteuerung eines Leistungs-MOSFET-Bauteils. das zu sehr hohen Schaltgeschwindigkeiten fähig ist, in Kombination mit einem bipolaren Typ des Bauteils, das bei einer hohen Stromdichte arbeitet. Unter einem "Leistungsbauteil" wird ein Bauteil verstanden, das in der Lage ist, mehr als ungefähr ein Watt zu steuern, und das sich damit von einem Bauteil vom Signalverarbeitungstyp unterscheidet, das wesentlich kleinere Leistungspegel verarbeitet. IGBT-Bauteile sind zwar langsamer als ein üblicher Leistungs-MOSFET, sie sind jedoch immer noch viel schneller als vergleichbare bipolare Leistungstransistoren, sie sind spannungsgesteuert und sie weisen beträchtlich höhere Stromdichten auf, als vergleichbare Leistungs-MOSFET′s.
IGBT-Bauteile sind beispielsweise in den US-Patenten 46 72 407 und 43 64 073 gezeigt.
Ein in geeigneter Weise ausgebildeter IGBT verwendet Konstruktionsprinzipien, die üblicherweise für eine Niederspannungs-Leistungs-MOSFET-Geometrie verwendet würden, insbesondere sehr kleine Zeilenbreiten für das Poly-Gate. Der IGBT wird jedoch hauptsächlich bei 500 Volt und mehr verwendet, so daß der Konstrukteur die Niederspannungskonstruktion auf einem Hochspannungs-Ausgangsmaterial verwenden muß, das ein Epitaxial-Material mit einem hohem spezifischen Widerstand und relativ großer Dicke aufweist. Ein Epitaxial-Material mit hohem spezifischen Widerstand muß für die Aufnahme der Grenzschichtmuster verwendet werden, weil die Sperrspannungseigenschaften des Bauteils um so höher sind, je höher der spezifische Widerstand des Materials ist. Dieses Material mit hohem spezifischen Widerstand vergrößert normalerweise den Einschaltwiderstand.
Bekannte IGBT-Bauteile weisen Schaltfrequenzen von weniger als ungefähr 25 kHz auf, und zwar hauptsächlich aufgrund der langen Abfallzeit des Kollektorstromes während des Abschaltens. Diese langen Abfallzeiten rufen hohe Durchlaß-Schaltverluste hervor, so daß eine vergrößerte Silizium-Chip-Fläche erforderlich ist, um einen vorgegebenen Nennstrom zu erreichen. Eine Möglichkeit zur Verringerung derartiger Durchlaß-Schaltverluste besteht in der Vergrößerung des Abstandes zwischen den Basis- oder Hauptbereichen, die das Grenzschichtmuster des Bauteils bilden. Eine Vergrößerung des Abstandes zwischen den Basen führt zu einer schlechten Packungsdichte und einer wenig wirkungsvollen Ausnutzung der Siliziumoberfläche und macht das Bauteil weniger unempfindlich gegen ein Verriegeln des im Grenzschichtmuster innewohnenden parasitären Thyristors. Es wäre wünschenswert, die Verluste zu verringern und gleichzeitig einen geringen Abstand zwischen den Bauteil-Zellen beizubehalten.
Die folgende Terminologie wird im folgenden zur Identifikation der Elektroden und Funktionen eines N-Kanal-IGBT verwendet:
Der Emitteranschluß der verpackten Einheit ist mit der vorderseitigen Leistungselektrode des Halbleiterplättchens verbunden. Er wird in manchen Fällen als Kathodenanschluß bezeichnet und entspricht in einem Leistungs-MOSFET dem Source- Anschluß.
Der Kollektoranschluß der verpackten Einheit ist mit der rückseitigen Leistungselektrode des Halbleiterplättchens verbunden. Er wird häufig als Anodenanschluß bezeichnet und ist bei einem Leistungs-MOSFET der Drain-Anschluß. Er ist weiterhin der Emitter des internen PNP-Transistors.
Der Basisbereich vom P-Typ des MOSFET′s in dem IGBT wird in manchen Fällen als Hauptbereich bezeichnet. Er ist der Basisbereich des internen NPN-Transistors und er ist außerdem der interne Kollektor des PNP-Transistors.
Im allgemeinen ist bei einem IGBT der Verriegelungsstrom um so größer, je kleiner der Abstand zwischen den Basen ist. Im einzelnen werden, wenn ein N-Kanal-IGBT in seiner Durchlaßbetriebsweise arbeitet, Träger über die rückseitige Emitter-Basis-Grenzschicht und in Richtung auf die vorderseitige Emitterelektrode injiziert. Wenn ein größerer Abstand zwischen den Basen vorliegt, so fließt ein größerer prozentualer Anteil des vollen Kollektorstroms in die Seitenwände der Oberflächen- Basisbereiche und unter den vorderseitigen Emitter und durch den Widerstand Rb′ unterhalb des vorderseitigen Emitters. Hierdurch kann dann der parasitäre Thyristor bei einem niedrigeren Strom verriegelt werden. Ein kleinerer Abstand zwischen den Basen verringert diesen Effekt. Wenn jedoch der Abstand zwischen den Basen klein ist, so ergibt sich fast keine Leitfähigkeitsmodulation in diesem Bereich, weil Löcher durch die Kollektorwirkung am Boden der tiefen Basisgrenzschicht abgesaugt werden, bevor sie den aktiven Bereich modulieren können. Weiterhin wird durch eine Verkleinerung des Abstandes zwischen den Basen und durch eine Vergrößerung der Länge des vertikalen Leitfähigkeitsweges zwischen mit engem Abstand angeordneten Basen weiterhin der Abschnüreffekt des parasitären JFET vergrößert, der zwischen den Basen gebildet ist. In einem Leistungs-MOSFET ruft dies eine beträchtliche Vergrößerung des Einschaltwiderstandes des Bauteils hervor, und bei einem IGBT ruft dies eine wesentliche Vergrößerung des Durchlaßspannungsabfalls hervor. Es wäre wünschenswert, einen kleinen Abstand zwischen den Basen zu haben, um einen großen Verriegelungsstrom zu erreichen, während gleichzeitig der Durchlaßspannungsabfall niedrig ist.
Es ist bekannt, daß die Wirksamkeit des parasitäten JFET dadurch verringert werden kann, daß die Leitfähigkeit in dem Raum zwischen den Basen des MOSFET-Teils des Bauteils vergrößert wird. Dies wird in manchen Fällen als Anreicherungsbereich oder als Bereich größerer Leitfähigkeit bezeichnet. Derartige Bereiche vergrößerter Leitfähigkeit für Leistungs-MOSFET′s sind in den US-Patenten 43 76 286 und 45 93 302 der gleichen Anmelderin gezeigt. Derartige Bereiche erhöhter Leitfähigkeit werden in den Leistungs-MOSFET-Produkten verwendet, die von der Anmelderin unter dem Warenzeichen "HEXFET" vertrieben werden. In der Praxis ist die Implantationsdosis, die zum Unwirksammachen des parasitären JFET eines Leistungs-MOSFET′s verwendet wird, ungefähr 1×1012 Atome/cm2. Bei höheren Dosen beginnt eine Verschlechterung der Sperr-Durchbruchspannung des MOSFET. Diese gleiche Art eines Bereiches vergrößerter Konzentration wurde auch bei bekannten IGBT-Bauteilen verwendet, die von der Anmelderin beispielsweise unter den Bezeichnungen IRGBC20, IRGBC30, IRGBC40, IRGPC40 und IRGPC50 vertrieben werden. Diese IGBT verwenden eine Implantationsdosis von 3,5×1012 Atomen pro cm2, die bis zu einer Tiefe implantiert wird, die tiefer als die Source, jedoch flacher als die tiefe Basis ist. Diese Anreicherungsdiffusion vergrößert den Verriegelungsstrom, weil sie eine dichtere Packung der Zellen und damit eine schmalere Poly-Zeilenbreite ermöglicht. Diese Anreicherungsdiffusion gleicht jedoch aufgrund ihrer Tiefe nicht den parasitären JFET über seine volle Länge aus.
Typischerweise beträgt die Tiefe des eine vergrößerte Leitfähigkeit aufweisenden Bereiches bei einem bekannten IGBT ungefähr 3 Mikrometer, während die tiefe Basis bei ungefähr 6 Mikrometern liegt.
Weiterhin wurde bei diesen bekannten IGBT-Bauteilen mit der Verbesserung der Herstellungstoleranzen der Source-Bereich an seiner seitlichen Erstreckung kleiner, die tiefe Basis wurde größer und die Form der Basis oder des Hauptteils wurde im Querschnitt quadratischer. Damit vergrößert sich die effektive Länge des JFET zwischen den Basen. Der eine vegrößerte Konzentration aufweisende Bereich blieb jedoch bei einer Tiefe von ungefähr 3 Mikrometern und erstreckte sich lediglich über ungefähr eine Hälfte der Länge des wirksamen parasitären JFET, der zwischen den mit Abstand angeordneten Basen erzeugt wurde. Es wäre wünschenswert, in der Lage zu sein, den parasitären JFET über seine volle wirksame Länge zu unterdrücken.
In manchen Fällen kann es wünschenswert sein, keinerlei Trägerlebensdauer-Abkürzung bei einem IGBT zu verwenden. Die Schaltgeschwindigkeit eines IGBT kann jedoch dadurch vergrößert werden, daß die Lebensdauer der Träger in dem Silizium verringert wird. Bei bekannten IGBT-Bauteilen, die von der Anmelderin vertrieben werden, wurde die Trägerlebensdauer durch Elektronenstrahl-Bestrahlung des fertigen Halbleiterplättchens mit einer Dosis von ungefähr 8 Megarad verringert. Dies rief in einem speziellen Bauteil eine Abfallzeit von ungefähr 300 Nanosekunden und einen Abschalt-Schaltverlust von ungefähr 600 Mikrojoule hervor. Die Verringerung der Lebensdauer in einem IGBT vergrößert jedoch den Durchlaßspannungsabfall, weil hierdurch die Verstärkung des bipolaren Transistorteils des Bauteils verringert wird. Dies bedeutet, daß sich eine geringere Leitfähigkeitsmodulation für die gleiche Gate-Spannung bei Vorhandensein einer verringerten Verstärkung ergibt. Es wäre wünschenswert, die Schaltverluste unter Verwendung einer höheren Bestrahlungsdosis zu verringern, ohne daß der Durchlaßspannungsabfall vergrößert wird.
Eine Elektronenbestrahlung wird bei den bekannten IGBT-Bauteilen der Anmelderin anstelle einer Schwermetall-Dotierung, beispielsweise mit Gold oder Platin verwendet, weil die Schwermetall-Dotierung den scheinbaren spezifischen Widerstand in dem aktiven Bereich zwischen den Basen vergrößert, wodurch die JFET-Abschnürung zwischen den Basen weiter vergrößert wird. Die Wirkung der Bestrahlung kann jedoch bei Halbleiterplättchen- Bondierungstemperaturen austempern, wodurch der Montagevorgang kompliziert wird. Daher wird in vielen Fällen eine Schwermetall- Trägerlebensdauerabkürzung einer Bestrahlung vorgezogen. Es wäre wünschenswert, eine Schwermetall-Dotierung in einem IGBT verwenden zu können, ohne daß der Durchlaßspannungsabfall gegenüber dem eines vergleichbaren IGBT mit Elektronenbestrahlung vergrößert wird.
Eine wesentliche Eigenschaft von Leistungs-MOSFET′s und -IGBT′s besteht in ihrer Lawinendurchbruchsenergie. Im allgemeinen tritt ein Lawinendurchbruch an relativ wenigen Stellen am Umfang des Bauteils auf. Daher ist bei dem IGBT die Emitter-Basis- Grenzschicht des aktiven bipolaren Transistors ungleichförmig vorgespannt und injiziert in ungleichförmiger Weise in kleinen Bereichen mit hoher Stromdichte, was zu einem örtlichen Ausfall führt. Es wäre wünschenswert, die Lawinendurchbruchsenergie eines Leistungs-MOSFET oder -IGBT zu verbessern.
Aus dem Vorstehenden ist zu erkennen, daß die Verwendung einer schmaleren Poly-Zeilenbreite, das heißt mit engem Abstand angeordnete Basen, den Vorteil der Vergrößerung des Verriegelungsstroms und der Stromdichte des Bauteils, jedoch den Nachteil ergibt, daß ein höherer Durchlaßspannungsabfall hervorgerufen wird. Eine Trägerlebensdauerabkürzung kann zur Vergrößerung der Schaltgeschwindigkeit unter Inkaufnahme eines vergrößerten Durchlaßspannungsabfalls verwendet werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Leistungshalbleiterbauteil der eingangs genannten Art zu schaffen, bei dem die Vorteile der vorstehend genannten Maßnahmen ohne die oder unter Verringerung der genannten Nachteile verwirklicht sind. Weiterhin soll ein wenig aufwendiges Verfahren zur Herstellung dieses Leistungshalbleiterbauteils geschaffen werden.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Das erfindungsgemäße Leistungshalbleiterbauteil weist einen Bereich mit erhöhter Konzentration zwischen mit geringem Abstand angeordneten Basis- oder Hauptbereichen auf, wobei der eine erhöhte Konzentration aufweisende Bereich tiefer als die Basen ist. Ein sehr tiefer Bereich erhöhter Konzentration in einem IGBT ermöglicht eine erhebliche Vergrößerung des Verriegelungsstromes des Bauteils und eine erhebliche Verringerung der Schaltverluste, ohne daß der Durchlaßspannungsabfall vergrößert wird und ohne daß die Durchbruchspannung beträchtlich verringert wird. Bei Anwendung auf entweder einen IGBT- oder Leistungs-MOSFET erzwingt die Erfindung weiterhin einen gleichförmigen Lawinendurchbruch von den Unterseiten der tiefen Bereiche erhöhter Konzentration aus, um die I2L-Eigenschaften des Bauteils zu verbessern. Der sehr tiefe Bereich erhöhter Konzentration ermöglicht weiterhin die Verwendung einer Schwermetalldiffusion zur Vergrößerung der Trägerlebensdauerverkürzung und zur Verringerung von Schaltverlusten ohne einen übermäßigen Anstieg des Durchlaßspannungsabfalls.
Gemäß der vorliegenden Erfindung wird der eine vergrößerte Konzentration aufweisende Bereich zwischen den mit Abstand angeordneten Basen eines IGBT sehr tief, insbesondere tiefer als die Basis gemacht. Zu diesem Zweck ist die tiefe Diffusion mit vergrößerter Konzentration zwischen den Basen der erste Diffusionsschritt in dem Verfahren.
Bei einer bevorzugten Ausführungsform der Erfindung wird eine Implantationsdosis von ungefähr 3,5×1012 Atomen pro cm2 (Phosphor für ein N-Kanal-Bauteil) für eine Gesamtzeit von 10 Stunden bei 1175° Celsius eingetrieben, um eine Tiefe von ungefähr 7,0 Mikrometern zu erreichen, was tiefer als der tiefe Hauptbereich ist. Eine vergrößerte Diffusionstemperatur kann zur Verkürzung der Eintreibzeit vewendet werden. Im Gegensatz hierzu erfolgte die Diffusion des eine erhöhte Konzentration aufweisenden Bereiches bei den bekannten IGBT-Bauteilen der gleichen Anmelderin nach der Ausbildung der Tiefen P(+)-Basis­ bereiche, und diese Diffusion wurde lediglich für ungefähr zwei Stunden bei 1175° Celsius eingetrieben, um eine Tiefe von ungefähr 3 Mikrometern zu erreichen, was wesentlich kleiner als die große Basistiefe von ungefähr 6 Mikrometern ist.
Die Lebensdauerabkürzungs-Bestrahlungsdosis pro Halbleiterscheibe kann von 8 Megarad, wie sie bei den bekannten IGBT-Bauteilen der gleichen Anmelderin verwendet wurde, auf 16 Megarad erhöht werden, und zwar aufgrund der tieferen, eine erhöhte Konzentration aufweisenden Diffusion in dem aktiven Bereich zwischen Basen. Die Abfallzeit wurde dann in einem bestimmten Bauteil von 300 Nanosekunden auf 100 Nanosekunden verringert, und der Abschalt-Schaltverlust wurde von 600 Mikrojoule auf 200 Mikrojoule veringert.
Entsprechend kann bei Anwendung der vorliegenden Erfindung auf ein IGBT-Bauteil die minimale Zeilenbreite verwendet werden, um den Verriegelungsstrom und die Stromdichte so groß wie möglich zu machen, und es kann eine größere Bestrahlungsdosis verwendet werden, um die Schaltverluste zu verringern, ohne daß der Durchlaßspannungsabfall über bisher bei niedrigen Bestrahlungsdosen und flacheren Diffusionen erhöhter Konzentration annehmbare Pegel erhöht wird. Die sehr tiefen Bereiche erhöhter Leitfähigkeit dienen weiterhin als bevorzugte Durchbruchsstelle für Lawinendurchbruchsströme unter induktiven Lasten. Weil die tiefen Bereiche erhöhter Leitfähigkeit gleichförmig über die aktive Fläche des Halbleiterplättchens verteilt sind, fließt der Lawinendurchbruchsstrom gleichförmig und die I2L-Fähigkeiten des Halbleiterplättchens werden beträchtlich verbessert.
Die neuartigen tiefen Bereiche erhöhter Leitfähigkeit sind weiterhin in vorteilhafter Weise auf Leistungs-MOSFET′s anwendbar und verbessern in gleicher Weise deren Stromdichte, Durchlaßwiderstand und die Lawinendurchbruchsenergie- Eigenschaften, und sie ermöglichen die Verwendung von größeren Bestrahlungsdosen und/oder einer Schwermetall- Lebensdauerabkürzung, um die Werte von trr und Qrr ihrer innewohnenden Diode zu verringern.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnungen noch näher erläutert.
In der Zeichnung zeigen:
Fig. 1 eine Draufsicht auf die Siliziumoberfläche eines bekannten IBGT-Bauteils,
Fig. 2 eine Querschnittsansicht der Fig. 1 entlang der Schnittlinie 2-2 nach Fig. 1, in der ein Zellenmuster eines bekannten IBGT gezeigt ist,
Fig. 3 ein Diagramm, das den Durchlaßspannungsabfall als Funktion des Gesamt-Schaltenergieverlustes für zwei IGBT-Bauteile darstellt und die Verringerung des Gesamtschaltverlustes bei der gleichen Durchlaßspannung zeigt, wenn die äußerst tiefe Anreicherungsdiffusion gemäß der Erfindung verwendet wird,
Fig. 3a den Durchlaßspannungsabfall gegenüber der Bestrahlungsdosis für zwei Bauteile, die höhere Sperrspannungen als die Bauteile nach Fig. 3 aufweisen,
Fig. 4 eine Querschnittsansicht des Ausgangs- Halbleiterplättchens für die Herstellung eines IGBT gemäß der vorliegenden Erfindung,
Fig. 5 den Teil des Halbleiterplättchens nach Fig. 4 nach der Abscheidung einer anfänglichen Beschichtung aus einem Schutzoxyd und einem Fotoabdecklack,
Fig. 6 die Topologie der Oberfläche der Struktur nach Fig. 5 nach dem Ätzen des ersten Fenstermusters zur Vorbereitung der Struktur für die Implantation des späteren äußerst tiefen Bereiches erhöhter Konzentration,
Fig. 7 eine Querschnittsansicht der Fig. 6 entlang der Schnittlinie 7-7 nach Fig. 6,
Fig. 8 die Implantation von Phosphoratomen durch die Fenster nach Fig. 7 in das freiliegende Silizium,
Fig. 9 die Struktur nach Fig. 8 nach der Entfernung des Fotoabdeckmaterials und der tiefen Diffusion der Phosphoratome nach Fig. 8 bis zu einer Tiefe von ungefähr 6 Mikrometern,
Fig. 10 die Struktur nach Fig. 9 nach der Ausbildung einer Oxydschicht über der Oberfläche des Bauteils, der Abscheidung eines Fotoabdeckmaterials über der Oxydschicht und der Mustergebung des Fotoabdecklackes in dem zweiten Maskierungsschritt,
Fig. 11 die Struktur nach Fig. 10 nach dem Ätzen eines zweiten Fenstermusters in das Oxyd der Fig. 10, der Entfernung des Fotoabdeckmaterials und der Implantation des P(+)- Bors,
Fig. 12 die Struktur nach Fig. 11 nach einem kurzen Diffusionseintreibvorgang zum Eintreiben des in dem Schritt nach Fig. 11 implantierten Bors über eine kurze Strecke und das nachfolgende Aufwachsen von Oxyd über den flachen P(+) -Bereichen,
Fig. 13 die Struktur nach Fig. 12 nach nachfolgenden Schritten, bei denen ein Fotoabdeckmaterial über der Oberfläche nach Fig. 12 abgeschieden und in einem dritten Maskierungsschritt mit einem geeigneten Muster versehen wurde, um das Fenstermuster nach Fig. 13 zu erzeugen, und nachdem das von dem Fenstermuster freigelegte Oxyd fortgeätzt wurde,
Fig. 14 die Struktur nach Fig. 13 nach der Entfernung des Fotoabdeckmaterials, der Bildung einer dünnen Oxydschicht, die das Gateoxyd des Bauteils bildet, der nachfolgenden Abscheidung von Polysilizium hierauf und die abschließende Ausbildung einer Fotoabdeckmaterial- Schicht, die in einem vierten Maskierungsschritt in der gezeigten Weise fotolithographisch mit einem Muster versehen wird,
Fig. 15 die Struktur nach Fig. 14 nach dem Fortätzen des durch das Fenstermuster nach Fig. 14 freigegebenen Polysiliziums und Gateoxyds, dem Abstreifen des Fotoabdeckmaterials und der Implantation einer relativ geringen Dosis von Bor in die Oberflächenbereiche des durch das Fenstermusters freigelegten Siliziums,
Fig. 16 die Struktur nach Fig. 15 nach einem Hauptbereich- Diffusionsschritt, in dem die eine hohe Konzentration aufweisenden P(+)-Bereiche nach Fig. 15 tief eingetrieben werden, während gleichzeitig die leichter dotierten Bor-Bereiche weniger tief eintrieben werden, um einen zusammengesetzten Hauptbereich zu bilden, der flacher als die N(+)-Bereiche ist,
Fig. 17 die Struktur nach Fig. 16 nach der Entglasung und zeigt eine Arsen-Implantation durch die gleichen Fenster, durch die die P(-)-Kanalbereiche gebildet wurden, zusammen mit einem kurzen Eintreibvorgang, der zur Bildung der N(++)-Source-Bereiche des Bauteils verwendet wird,
Fig. 18 die Struktur nach Fig. 17 nach der Abscheidung eines Zwischenschicht-Oxyds über der gesamten Halbleiterplättchenoberfläche und der Ausbildung einer Fotoabdeckmaterial-Schicht über der Oberfläche, die in einem fünften fotolithographischen Mustergebungsschritt mit einem Muster versehen wird, um die Kontaktmaske zu bilden,
Fig. 19 das vollständige Halbleiterplättchen nach Fig. 18 nach dem Fortätzen des gesamten durch die Fenster der Maske nach Fig. 18 freigelegten Oxyds, dem Abstreifen des Fotoabdeckmaterials und dem Aufbringen einer Aluminiumschicht, einer amorphen Siliziumschicht und einer Fotopolyimid-Schicht,
Fig. 20 eine Querschnittsansicht einer zweiten Ausführungsform der Erfindung, bei der sich die tiefen N(+)-Bereiche bis zu einer gemeinsamen Ebene erstrecken,
Fig. 21 ein Diagramm, das das Verfahren zeigt, mit dem die Tiefe eines N(+)-Bereiches in einer epitaxialen N(-)- Unterlage gemessen wird,
Fig. 22 ein Diagramm einer weiteren Ausführungsform der Erfindung, bei der sowohl die Emitter- als auch die Kollektor-Elektroden auf der gleichen Oberfläche liegen.
Die Fig. 1 und 2 zeigen in schematischer Weise ein bekanntes IGBT-Bauteil von dem Typ, wie er von der Anmelderin der vorliegenden Anmelderin unter den Bauteil-Typenbezeichnungen vertrieben wird, die weiter oben genannt wurden. Der in den Fig. 1 und 2 verwendete Maßstab ist stark vergrößert, und er ist in Fig. 2 weiterhin verzerrt, um die Beschreibung der vorliegenden Erfindung klarer zu gestalten. Lediglich wenige der großen Anzahl von hexagonalen Zellen sind in Fig. 1 gezeigt. Weiterhin werden die Anschlußstrukturen oder andere Oberflächenmerkmale für das Halbleiterplättchen nicht erläutert, weil sie zur vorliegenden Erfindung in keiner Beziehung stehen.
Das IGBT-Bauteil weist ein P(+)-Substrat 20 aus Silizium auf. Ein N(+)-Epitaxialbereich 21A ist auf dem Substrat 20 zum Wachsen gebracht. Die Grenzschicht zwischen dem P(+)-Bereich 20 und dem N(+)-Bereich 21A ist als Grenzschicht J2 bezeichnet. Über dem N(+)-Epitaxialbereich 21A wurde ein N(-)- Epitaxialbereich 21 zum Aufwachsen gebracht. Zellenförmige Basen (die in manchen Fällen auch als "Hauptbereiche" bezeichnet werden) werden dann in der oberen Fläche der Epitaxialschicht 21 durch Bearbeitungstechniken ausgebildet, wie sie beispielsweise in dem US-Patent 45 95 302 beschrieben sind. Die drei in Fig. 2 gezeigten Basen weisen vertiefte in der Mitte liegende P(+)- Bereiche 22, 23 und 24 auf, die eine relativ hohe Konzentration aufweisen und von flacheren schelfartigen P(-)-Bereichen umgeben sind, die in manchen Fällen als "Kanalbereiche" 25, 26 bzw. 27 bezeichnet werden. Die Kanalbereiche 25, 26 und 27 weisen eine ausreichend niedrige Konzentration auf, so daß sie durch Anlegen einer niedrigen Schwellwert-Gatespannung an das Gate des Bauteils in einer Weise invertiert werden können, wie sie in der MOSFET Technologie gut bekannt ist. Die Grenzschichten zwischen den Basen und dem Epitaxialbereich 21 werden als Grenzschichten J1 bezeichnet. Jeder der polygonalen zellenförmigen Basisbereiche nimmt dann eine ringförmige Source 28, 29 bzw. 30 auf, die durch einen N(+)-Sourcebereich hoher Leitfähigkeit gebildet ist.
Ein Gitter oder Gewebe aus Gateoxyd erstreckt sich über jeden der P(-)-Kanalbereiche jeder Basis. So erstrecken sich Segmente eines Gitters aus Siliziumdioxyd, die als Segmente 34, 35 und 36 gezeigt sind, zumindestens über die P(-) -Kanalbereiche 25, 26 und 27 jeder in Fig. 2 gezeigten Zelle. Ein leitendes Polysilizium-Gate ist dann über dem Gateoxyd-Gitter ausgebildet. Es ist aus Fig. 2 zu erkennen, daß Polysilizium-Gatesegmente 31, 32 und 33 über den Oxydsegmenten 34, 35 bzw. 36 liegen und den Abstand zwischen den benachbarten Basisbereichen überdecken sowie sich über die P(-)-Kanalbereiche jeder der Basen erstrecken.
Die Polysilizium-Gatesegmente werden dann durch eine geeignete Siliziumdioxydschicht abgedeckt, wobei Segmente 37, 38 und 39 dieser Schicht in Fig. 2 gezeigt sind, und wobei diese Schicht die Gatesegmente 31, 32 und 33 einkapselt. Die Gate-Segmente 31, 32 und 33 werden mit einem geeigneten (nicht gezeigten) gemeinsamen Gate-Anschlußkissen verbunden. Zu Erläuterungszwecken ist eine Gateelektrode "G" in Verbindung mit dem Segment 31 gezeigt, wobei es verständlich ist, daß diese Gate-Elektrode mit allen Gatesegmenten des gesamten Gate-Gitters verbunden ist.
Eine Haupt-Emitterelektrode 40 ist über den größeren Teil der oberen Oberfläche des Bauteils ausgebildet und steht mit jedem der N(+)-Sourcebereiche und der P(+)-Basisbereiche 22, 23 und 24 in üblicher Weise in Kontakt. Eine in Fig. 2 gezeigte Kollektorelektrode 41 ist auf die Unterseite des P(+)-Bereiches 20 aufgebracht.
Die Dotierungsmittelkonzentration in dem aktiven Bereich zwischen den Basiszellen ist gegenüber der der N(-)- Epitaxialschicht 21 auf eine größere N(+)-Konzentration für eine Tiefe von ungefähr 3 Mikrometern vergrößert, wobei diese Tiefe größer als die Tiefe der Sourcebereiche, jedoch kleiner als die Tiefe der Basisbereiche 22, 23 und 24 ist. Die Tiefe der eine erhöhte Konzentration aufweisenden Bereiche ist in Fig. 2 durch die gestrichelten Linien 42, 43 und 44 gezeigt. Die Bereiche 42, 43 und 44 werden durch das in dem US-Patent 45 93 302 beschriebene Verfahren hergestellt. So wurden die Diffusionen durch die Implantation von Phosphor bei einer Spannung von etwa 120 KEV und einer Dosis von 3,5×1012 Atomen/cm2 und durch Eintreiben dieser Implantation für ungefähr zwei Stunden bei 1175° Celsius gebildet. Diese eine erhöhte Konzentration aufweisenden Bereiche wurden dazu verwendet, den Einfluß des parasitären JFET auszugleichen, der zwischen dem mit Abstand angeordneten Basen existiert, wenn diese nahe aneinander gebracht werden.
Mit der Tiefe der N(+)-Bereiche 42, 43 und 44 in dem N(-)- Bereich 21 ist die Tiefe gemeint, bei der die Leitfähigkeit meßbar größer ist als die der darunterliegenden Epitaxialschicht. Diese Tiefe wird innerhalb des Bereiches eines experimentellen Fehlers ungefähr an dem Wendepunkt der Kurve der Konzentration gegenüber der Tiefe (siehe Fig. 21) festgelegt, die für irgendeine N(+)-Diffusion in eine N(-)- Unterlage existiert. Die exakte Tiefe, die mit dieser Messung erreicht wird, ist nicht kritisch, und es kann gezeigt werden, daß der weitgehende Haupteil der zusätzlichen Ladung (zumindestens 97%) zwischen der Siliziumoberfläche und der definierten Tiefe der tiefen diffundierten Implantation liegt. Es sei bemerkt, daß der erhöhte Konzentrationswert in Richtung auf die Oberseite der Epitaxialschicht 21 größer ist und mit der Tiefe in die Schicht 21 abnimmt, bis die unterliegende Konzentration der Schicht 21 erreicht ist. Diese Definition der Tiefe einer N(+)-Diffusion in eine Unterlagen vom N-Typ wird in der gesamten folgenden Beschreibung verwendet.
Das Halbleiterplättchen nach den Fig. 1 und 2 wurde einem Elektronenfluß oder einer Bestrahlungsdosis von ungefähr 8 Megarad ausgesetzt, um die Trägerlebensdauer zu verringern und um auf diese Weise die Schaltgeschwindigkeit zu erhöhen und damit die Schaltverluste zu verringern. Das bestrahlte Bauteil hatte eine Abfallzeit von ungefähr 30 Nanosekunden und einen Abschalt-Schaltverlust von ungefähr 600 Mikrojoule.
Die Betriebsweise des in den Fig. 1 und 2 gezeigten IGBT- Bauteils ist wie folgt:
Wenn eine negative Vorspannung an die Kollektorelektrode 41 bezüglich der Emitterelektrode angelegt wird, so wird der Stromfluß gesperrt, weil die Emitter-Basis-Grenzschicht J2 des durch den P(+)-Bereich 20, die N-Bereiche 21, 21A und die P-Bereiche 22, 25, 23, 26 und 24, 27 gebildeten PNP-Transistors in Sperrichtung vorgespannt wird. Dies ergibt für das Bauteil die hauptsächliche Sperrspannungsfähigkeit.
Wenn eine positive Spannung an den Kollektor 41 gegenüber dem Emitter 40 angelegt wird, und wenn die Gate-Elektrodensegmente 31, 32, 33 mit der Source 40 kurzgeschlossen werden, so sind die Kollektor-Basis-Grenzschichten J1 des vorstehend beschriebenen PNP-Transistors in Sperrichtung vorgespannt, so daß das Bauteil in einem Durchlaß-Sperrbetrieb arbeitet. Wenn nun eine positive Gatespannung mit ausreichender Größe an die Gatesegmente 31, 32 und 33 angelegt wird und sich die Kanalbereiche 25, 26 und 27 invertieren, so können Elektronen von den N(+) -Sourcebereichen 28, 29 und 30 an den N(-)-Basisbereich 21 fließen. Das Bauteil schaltet dann in seinen Durchlaß-Leitfähigkeitszustand um. Während sich das Bauteil in diesem in Durchlaßrichtung leitenden Zustand befindet, wird die Emitter-Basis-Grenzschicht J2 in Durchlaßrichtung vorgespannt und der Bereich 20 injiziert Löcher in den die niedrige Konzentration aufweisenden N(-)- Basisbereich 21. Das Bauteil schaltet dann ein, um Strom nach Art eines bipolaren Leistungstransistors zu leiten, der eine extrem hohe Stromdichte im Vergleich zu der niedrigeren Stromdichte aufweist, die bei einem vergleichbaren Leistungs- MOSFET zur Verfügung steht.
Um das Bauteil abzuschalten ist es lediglich erforderlich, die Gate-Vorspannung von den Gate-Segmenten 31, 32 und 33 zu entfernen. Hierdurch werden die Inversionsbereiche an den P(-)- Kanalbereichen 25, 26 und 27 beseitigt und die Zufuhr von Elektronen an die N(-)-Basis 21 wird unterbrochen, was den Abschaltvorgang einleitet.
Wie weiter oben erwähnt, wird eine Elektronenbestrahlung zur Vergrößerung der Schaltgeschwindigkeit verwendet. Obwohl eine größere Dosis als 8 Megarad wünschenswert ist, erhöht eine zusätzliche Bestrahlung den Durchlaßspannungsabfall auf unannehmbare Werte. Weiterhin kann eine Schwermetall-Dotierung, die gegenüber der Bestrahlung vorzuziehen ist, nicht verwendet werden, weil sie den scheinbaren spezifischen Widerstand der Bereiche zwischen Basen vergrößert, wodurch die Wirkung des parasitären JFET vegrößert wird und der Durchlaßspannungsabfall in noch größerem Ausmaß erhöht wird, als dies von der Wirkung der erhöhten Bestrahlung erwartet wird.
Das in Fig. 1 und 2 beschriebenen Bauteil enthält einen parasitären NPNP-Thyristor, der beispielsweise für eine Zelle aus der N(+)-Source 29, dem P-Hauptteil 23, 26, der N-Basis 21, 21A und dem P(+)-Anodenbereich 20 besteht. Wenn dieser parasitäre Thyristor während des Betriebs des Bauteils verriegelt wird, so bewirkt eine Entfernung der Gate-Vorspannung nicht das Abschalten des Bauteils. Diese Erscheinung ist als "Verriegelung" in Leistungs-IGBT′s bekannt. Das Verriegelungsphänomen ist selbstverständlich äußerst unerwünscht und eine erfolgreiche IGBT-Konstruktion ist eine derartige Konstruktion, bei der der Verriegelungsstrom höher als irgendein Strom ist, dessen Fließen während des Betriebs des Bauteils zu erwarten ist.
Es ist bekannt, daß zur Vergrößerung des Stromes, bei dem eine Verriegelung auftritt, die Poly-Zeilenbreite oder, genauer gesagt, der Abstand zwischen benachbarten zellenförmigen Basen verringert werden sollte. Eine Verringerung der Poly- Zeilenbreite vergrößert jedoch die Wirkung des parasitären JFET zwischen den mit Abstand angeordneten Zellen des Bauteils, wodurch der Durchlaßspannungsabfall erhöht und damit die Strombelastbarkeit des Bauteils verringert wird.
Die Poly-Zeilenbreite kann verringert werden, wenn in den aktiven N(+)-Bereichen 42, 43 und 44 zwischen den zellenförmigen Basisstrukturen zusätzliche Ladung hinzugefügt wird. Bei den bekannten Bauteilen nach den Fig. 1 und 2 verwendeten die Bereiche 42, 43 und 44 die gleiche Tiefe von ungefähr 3 Mikrometern, wie sie bei den HEXFET-Leistungs-MOSFET′s verwendet wurde, die von der Anmelderin hergestellt werden. Dies wurde mit Absicht gemacht, um zu vermeiden, daß die Bereiche 42, 43 und 44 tiefer als die Basis gemacht werden. Es wurde jedoch gemäß der Erfindung festgestellt, daß diese Tiefe für einen optimalen IGBT-Betrieb zu flach ist und daß weiterhin eine große Anzahl von unerwarteten Vorteilen hervorgerufen werden, wenn diese Tiefe größer als die der tiefen Basis gemacht wird, wobei diese Vorteile darin bestehen, daß die Basen mit geringerem Abstand voneinander angeordnet werden können, daß der Verriegelungsstrom erhöht wird, daß eine höhere Bestrahlungsdosis oder eine Schwermetall-Lebensdauerabkürzung verwendet werden kann, daß die Schaltgeschwindigkeit ohne Vergrößerung des Durchlaßspannungsabfalls über vorhergehende Werte vergrößert werden kann und daß die Lawinendurchbruchsenergie erhöht wird.
Fig. 3 zeigt die Gesamtschaltenergieverluste gegenüber dem Durchlaßspannungsabfall des IGBT nach den Fig. 1 und 2, der eine Sperrspannung von 600 Volt und flache Implantationen 42, 43 und 44 im Vergleich zu einem äquivalenten IGBT aufweist, der die Merkmale der vorliegenden Erfindung aufweist. Es ist zu erkennen, daß für Bestrahlungswerte, die beträchtlich größer als Null sind, sich eine mehr als 50%-ige Verbesserung der Schaltverluste bei dem gleichen Durchlaßspannungsabfall ergibt, wenn die sehr tiefe Diffusion erhöhter Konzentration verwendet wird. Wie dies weiter unten beschrieben wird, ergibt die vorliegende Erfindung eine wesentliche Verbesserung hinsichtlich der Verringerung des Schaltenergieverlustes als Funktion des Durchlaßspannungsabfalls, und zwar als Ergebnis der Möglichkeit, eine verstärkte Trägerlebensdauer-Abkürzung zu verwenden.
Fig. 3a zeigt den Durchlaßspannungsabfall von gegenüber der Bestrahlungsdosis für zwei 1200 Volt-Bauteile, von denen eines die bekannte flache Implantation und das andere die tiefer eingetriebene Implantation gemäß der Erfindung aufweist. Die Daten an der Kurve nach Fig. 3a wurden für einen Durchlaßstrom von 10 Ampere bei 25° Celsius an einem Bauteil gemessen, bei dem der N(-)-Bereich 21 85 Ohm-Zentimeter und eine Dicke von 95 Mikrometern aufwies und bei dem der N(+)-Bereich 21A 0,04 Ohm- Zentimeter und eine Dicke von 7,5 Mikrometern aufwies. Das mit "tiefe Anreicherung" bezeichnete Bauteil hatte tiefe N(+)- Bereiche, wie zum Beispiel die Bereiche 60, 61 und 62 nach Fig. 19. Fig. 3A zeigt eindeutig, daß die tiefere Implantation eine höhere Bestrahlungsdosis (zur Verringerung der Schaltverluste) ermöglicht, ohne daß der Durchlaßspannungsabfall übermäßig erhöht wird. Es sei weiterhin bemerkt, daß die Vorteile der Erfindung um so wichtiger werden, wenn die Sperrspannung höher ist.
Die Fig. 4 bis 19 beschreiben die Herstellung einer bevorzugten Ausführungsform der Erfindung, wobei Fig. 19 das schließlich fertiggestellte Grenzschichtmuster zeigt. Die Figuren sind nicht maßstäblich, sondern wurden aus Gründen der Klarheit stark übertrieben. Weiterhin zeigen die Figuren lediglich einige der tausenden von identischen Zellen auf einem einzigen Halbleiterplättchen. Weiterhin ist die wesentliche Umfangsstruktur des Halbleiterplättchens nicht gezeigt, weil sie nicht Teil der vorliegenden Erfindung bildet. Wie dies noch beschrieben wird, beseitigt die vorliegende Erfindung teilweise die Bedeutung der Umfangsstrukturen für die Verbesserung der Lawinendurchbruchssenergie-Eigenschaften des Bauteils.
Zunächst wird auf Fig. 4 Bezug genommen, in der ein kleiner Teil der Ausgangs-Halbleiterscheibe aus Silizium gezeigt ist. Die Halbleiterscheibe weist ebene parallel obere und untere Oberflächen und ein Substrat 50 aus Bor-dotiertem P(+)-Material von einer Dicke von beispielsweise 0,38 mm auf. Das P(+)- Material ist auf einen spezifischen Widerstand von weniger als ungefähr 0,02 Ohm-Zentimeter dotiert. Eine dünne epitaxial aufgewachsene N(+)-Schicht 51 ist auf das P(+)-Substrat 50 bis zu einer Dicke von ungefähr 7 Mikrometern aufgewachsen und sie hat für ein 600 Volt-IGBT-Bauteil einen spezifischen Widerstand von ungefähr 0,05 Ohm-Zentimeter. Der N(+)-Bereich 51 würde für Bauteile mit höherer Nennspannung dicker und stärker dotiert sein. Beispielsweise könnte der Bereich 51 für ein 1200 Volt- Bauteil eine Dicke von 8-9 Mikrometern und einen spezifischen Widerstand von 0,035 Ohm-Zentimetern aufweisen. Für ein Bauteil für wesentlich niedrigere Spannung, beispielsweise für 300 Volt, könnte der Bereich 51 fortgelassen werden. Der Bereich 51 könnte auch ein Bereich sein, der in das Substrat 50 eindiffundiert ist, oder er könnte durch eine direkte Halbleiterscheiben-Verbindung gebildet werden.
Eine zweite Epitaxialschicht, die den Haupt- Spannungssperrbereich des Bauteils bildet, ist die N(-)-Schicht 52. Alle diffundierten Grenzschichten werden in diesem epitaxial ausgebildeten Bereich 52 ausgebildet. Seine Dicke beträgt für ein typisches 600 Volt-IGBT-Bauteil ungefähr 60 Mikrometer bei einem spezifischen Widerstand von ungefähr 30 Ohm-Zentimetern. Typischerweise ist die Schicht 52 mit Phosphor dotiert. Ein dickeres und einen höheren spezifischen Widerstand aufweisendes Material würde für höhere Spannungen verwendet.
Beispielsweise würde der Bereich 52 für ein 1200 Volt-Bauteil eine Dicke von ungefähr 100 Mikrometern und einen spezifischen Widerstand von ungefähr 85 Ohm-Zentimetern haben. Für ein 300 Volt-Bauteil hätte der Bereich 52 eine Dicke von ungefähr 35 Mikrometern und einen spezifischen Widerstand von ungefähr 7 Ohm-Zentimeter. Dem Fachmann ist es verständlich, daß die Dicken und spezifischen Widerstände der Bereiche 51 und 52 in geeigneter Weise relativ zueinander für unterschiedliche Nennspannungen angepaßt werden können.
Der erste Bearbeitungsschritt an der Halbleiterscheibe nach Fig. 4 ist in Fig. 5 als die Ausbildung einer Oxydschicht 53 mit einer Dicke von ungefähr 400 Ångström gezeigt. Ein übliches Fotoabdeckmaterial 54 ist auf die obere Oberfläche der Oxydschicht 53 aufgebracht und wird mit dem gitter- oder maschenförmigen Muster nach Fig. 7 versehen. Die Oxydschicht 53 wird innerhalb des Fenstermusters fortgeätzt. Dies führt zu der Ausbildung einer Vielzahl von rechteckigen Oxydinseln 54-58, die in Fig. 6 und teilweise in Fig. 7 gezeigt sind.
Die bevorzugte Ausführungsform der Erfindung verwendet eine hexagonale, das heißt sechseckige Zellentopologie. Es ist jedoch verständlich, daß die Erfindung in gleicher Weise auf irgendeine gewünschte Oberflächentopologie, unter Einschluß von quadratischen Zellen, versetzten quadratischen Zellen, ineinander verschachtelten Fingern und dergleichen anwendbar ist. Es sei weiterhin bemerkt, daß die hexagonale Zellenform, die bei dieser bevorzugten Ausführungsform verwendet wird, nicht ein symmetrisches Sechseck ist, bei dem alle Seiten gleiche Abmessungen aufweisen, sondern die Zellen sind in der seitlichen Richtung leicht gedehnt, so daß der seitliche Abstand von Spitze zu Spitze irgendeiner der Zellen ungefähr 20 Mikrometer beträgt, während der Abstand zwischen den flachen Seiten in einer vertikalen Richtung ungefähr 16 Mikrometer beträgt. Ein symmetrisches Sechseckmuster könnte ebenfalls verwendet werden. Bei der bevorzugten Ausführungsform nach den Fig. 6 und 7 ist der Mittelpunktsabstand in einer vertikalen Richtung zwischen den Oxydinseln 54 und 55 gleich 25 Mikrometer. Der Mittelpunktsabstand zwischen Spalten von Oxydinseln beträgt ungefähr 22 Mikrometer.
Wie dies als nächstes in Fig. 8 gezeigt ist, wird Phosphor in das Silizium durch das Fenstermuster implantiert, das durch den ersten fotolithographischen Oxydätzschritt gebildet wurde. Das Fotoabdeckmaterial selbst wirkt als die Maske für die implatierten Atome. N(+)-Phosphorbereiche 60, 61 und 62 sind Segmente eines Maschen- oder Gittermusters nach Fig. 6. Bei der bevorzugten Ausführungsform der Erfindung wird die Phosphorimplantation bei einer Beschleunigungsenergie von beispielsweise 120 keV mit einer bevorzugten Dosis von ungefähr 3,5 E12 ausgeführt. Die Dosis kann zwischen ungefähr 2 E12 und 7 E12 liegen. Die Grenzen hinsichtlich der Dosis bestehen darin, daß sie nicht so hoch sein sollte, daß sie den Sperrspannungsdurchbruch über annehmbare Grenzen hinweg verringert, daß sie jedoch hoch genug sein sollte, um einen wesentlichen Einfluß auf den parasitären JFET entlang dessen voller Länge zu haben.
Die Implantation nach Fig. 8 wird nach dem Abstreifen des Fotoabdeckmaterials als nächstes tief unter die Oberfläche des Bereiches 52 eingetrieben. Bei der bevorzugten Ausführungsform der Erfindung werden die Implantationen 60, 61 und 62 anfänglich bei einer Temperatur von ungefähr 1175° Celsius für acht Stunden eingetrieben. Eine höhere Temperatur kann verwendet werden, um die Eintreibzeit zu verringern. Beispielsweise kann bei 1200° Celsius die Eintreibzeit auf ungefähr vier Stunden verringert werden. Dieser wesentliche Eintreibvorgang wird in Stickstoff durchgeführt, um das Aufwachsen von Siliziumdioxyd während des Eintreibvorganges zu verhindern. Während dieses anfänglichen Eintreibvorganges der Träger zum Bilden der Bereiche 60, 61 und 62 gelangen diese Bereiche bis auf eine Tiefe von ungefähr 6 Mikrometern, was fast ihrer vollen abschließenden Tiefe entspricht. Wie dies weiter unten zu erkennen ist, werden noch ungefähr zwei weitere Stunden von nachfolgenden Bearbeitungs- Eintreibvorgängen verwendet, die die Tiefe dieser Bereiche um ungefähr 1 Mikrometer vergrößern.
Um die Tiefe zusätzlicher Ladungsträger vom N-Typ in einer Unterlage oder einem Untergrund vom N-Typ zu messen, ist es zweckmäßig, die Form der Kurve des Logarithmus der Gesamt- Donatoren-Konzentration im Bereich 52 nach Fig. 9 als Funktion der Tiefe unterhalb der Siliziumoberfläche zu betrachten, wie dies in Fig. 21 gezeigt ist. Diese Kurve kann entweder durch direkte experimentelle Techniken unter Verwendung einer aufspreizenden Widerstandsmeßsonde auf großfächigen Diffusionen oder durch Computersimulation geschaffen werden. Der Wende- oder Biegungspunkt in der Kurve nach Fig. 21 tritt an der Tiefe auf, an der die Konzentration sich ungefähr auf die des ursprünglichen Untergrundes des Epitaxialmaterial 52 ausgleicht, und dieser Punkt ist ein Maß der Tiefe des eine erhöhte Konzentration aufweisenden Bereiches. In dem Beispiel der Kurve nach Fig. 21 tritt der Biegungs- oder Wendepunkt ungefähr bei 7,0 Mikrometer auf. Es kann gezeigt werden, daß mehr als 97% der Gesamtladung, die durch die Implantationen 60, 61 und 62 hinzugefügt wird, links von (oberhalb der) Tiefe von 7,0 Mikrometern enthalten ist. Wie dies weiter unten beschrieben wird, ist diese Tiefe der Bereiche erhöhter Konzentration gemäß der Erfindung größer als die gut definierte Basistiefe, die eine PN-Grenzschicht ist und daher innerhalb des Siliziums genau lokalisiert werden kann.
Wie dies weiterhin in Fig. 9 gezeigt ist, diffundieren die Bereiche 61, 62 und 63 seitlich, während sie tiefer eingetrieben werden. Diese Bereiche diffundieren in seitlicher Richtung, bis die Bereiche 60, 61 und 62 sich nahezu am Mittelpunkt der Oxydbereiche 54 bis 56 treffen. Sie treffen sich offensichtlich nicht an ihrer vollen vertikalen Tiefe gemäß Fig. 9 und sind daher etwas in Abstand voneinander angeordnet. Ob sich diese Bereiche am Mittelpunkt treffen oder voneinander getrennt sind oder überlappen, ist von geringerer Bedeutung für die Erfindung.
Es sei weiterhin bemerkt, daß sich die N(+)-Bereiche, wie zum Beispiel die Bereiche 60, 61 und 62 nicht bis zum Umfang des Halbleiterplättchens hin erstrecken, sondern lediglich innerhalb des aktiven Zellenbereiches des Halbleiterplättchens vorhanden sind. Die ein erhöhte Konzentration aufweisenden Bereiche können sich nicht über den aktiven Bereich des Halbleiterplättchens hinaus und in den (nicht gezeigten) Grenzschichtanschlußbereich hinein erstrecken, weil sie die Bauteil-Durchbruchsspannung verringern.
Fig. 10 zeigt den nächsten Bearbeitungsschritt, in dem eine Oxydschicht 70 auf der Oberfläche des Halbleiterplättchens nach Fig. 9 bis zu einer Dicke von ungefähr 8000 Ångström zum Aufwachsen gebracht wird. Eine Fotoabdeckmaterialschicht 71 wird über der Oxydschicht 70 abgeschieden und wird dann in geeigneter Weise mit einem Muster versehen, wie dies in Fig. 10 gezeigt ist, um Fenster zu bilden, die in der Praxis hexagonale Öffnungen sind und die die Bereiche oberhalb der Oxydinseln 54, 55 und 56 freilegen. Das Oxyd 70 und die darunter liegenden Oxydpunkte 54, 55 und 56 werden dann durch die mit Abstand voneinander angeordneten Fenster in dem Fotoabdeckmaterial 71 hindurch geätzt, um die Siliziumoberfläche freizulegen, wie dies in Fig. 11 gezeigt ist. Danach wird das Fotoabdeckmaterial entfernt und eine starke Bor-Dosis wird in die freiliegenden Silizium-Oberflächenbereiche implantiert, wie dies in den Bereichen 80, 81 und 82 in Fig. 11 gezeigt ist. Die Borimplantation in Fig. 11 wird bei einer Beschleunigungsspannung von ungefähr 50 keV mit einer Dosis von ungefähr 3 E15 durchgeführt. Eine hohe Dosis wird bevorzugt, weil die Implantationsbereiche 80, 81 und 82 abschließend vertieft werden, damit sie die P(+)-Basisbereiche werden, die eine hohe Leitfähigkeit aufweisen, um einen relativ niedrigen Wert von Rb′ unterhalb der Source des MOSFET-Teils des Bauteils hervorzurufen. Ein niedriger Wert von Rb′ bewirkt einen hohen Verriegelungsstrom. Die für die Borimplantation in Fig. 11 verwendete Dosis sollte so hoch wie möglich sein. Die Dosis sollte jedoch niedriger sein als der Wert, bei dem eine Siliziumbeschädigung beginnt oder die Gesamt- Bauteilbetriebseigenschaften verschlechtert werden.
Nach dem Implantationsschritt nach Fig. 11 erfolgt ein kurzes anfängliches Eintreiben der Implantation in trockenem Stickstoff plus 1% Sauerstoff, um ein anfängliches Eintreiben mit einer Tiefe von 1-2 Mikrometern zu erzielen. Dieses anfängliche Eintreiben der P(+)-Bereiche 80, 81 und 82 ist in Fig. 12 gezeigt. Dannach werden Oxydsegmente 83, 84 und 85 über den P(+)-Bereichen 80, 81 und 82 zum Aufwachsen gebracht. Es sei darauf hingewiesen, daß die Borbereiche 80, 81 und 82 anfänglich nur bis zu einer geringen Tiefe eingetrieben wurden, um eine wesentliche Verarmung des an der Oberfläche befindlichen Bors während des Aufwachsens der Oxydsegmente 83, 84 und 85 zu vermeiden.
Danach wird gemäß Fig. 13 eine Fotoabdeckmaterialschicht 90 über der Oberfläche nach Fig. 12 abgeschieden und mit einem Muster versehen, um ein drittes Fenstermuster festzulegen, durch das hindurch das gesamte Oxyd mit Ausnahme des Oxyds, das über den P(+)-Bereichen 80, 81 und 82 liegt, fortgeätzt wird.
Danach wird gemäß Fig. 14 die Fotoabdeckmaterialschicht 90 entfernt und eine dünne Gateoxyd-Schicht 95 wird über dem vollständig freiliegenden aktiven Bereich der Halbleiterscheibe zum Aufwachsen gebracht. Das Gateoxyd 95 hat eine Dicke von ungefähr 1050 Ångström. Eine Polysiliziumschicht 96 wird dann auf der Oberseite der Halbleiterscheibe mit einer Dicke von 4000 bis 5000 Ångström abgeschieden. Obwohl dies nicht gezeigt ist, wird eine dünne (500 Ångström) Oxydschicht über der Polysiliziumschicht 96 zum Aufwachsen gebracht, um ein Anhaften der Fotoabdeckmaterialschicht 97 zu fördern, die auf dem Polysilizium 96 abgeschieden wird. Das Fotoabdeckmaterial 97 wird dann gemäß eines vierten Maskierungsschrittes mit einem Muster versehen, wodurch hexagonale Öffnungen 98, 99 und 100 gebildet werden, die die P-Bereiche 80, 81 bzw. 82 umschließen.
Danach wird die dünne Oxydschicht über dem Polysilizium entsprechend dem Muster der Fenster 98, 99 und 100 geätzt, das Fotoabdeckmaterial wird abgestreift, und die auf diese Weise geätzte dünne Oxydschicht wird als eine Maske verwendet, um das Polysilizium zu ätzen, wodurch hexagonale Fenster oberhalb der Gateoxydschicht 95 gebildet werden. Danach wird die Gateoxydschicht geätzt, wobei gleichzeitig die (nicht gezeigte) dünne Oxydschicht auf der Oberseite der Polysiliziumschicht beseitigt wird. Wie dies in Fig. 15 gezeigt ist, wird hierdurch das verbleibende Polysiliziumgitter und die Oberfläche des Siliziumsubstrats 52 im Inneren der Fenster 98, 99 und 100 freigelegt. Es sei darauf hingewiesen, daß dieser fotolithographische Ätzschritt (in ihrer Dicke geringfügig verringerte) Oxydinseln 83, 84 und 85 sowie das hexagonal geformte Gitter zurückläßt, das durch das Gateoxyd und die Polysiliziumsegmente 110, 111, 112 bzw. 113, 114, 115 dargestellt ist.
Danach wird, wie dies weiterhin in Fig. 15 gezeigt ist, Bor in die Oberfläche des Halbleiterplättchens und im einzelnen durch die hexagonalen Diffusionsfenster 98, 99 und 100 implantiert. Die Bor-Dosis bei diesem Vorgang ist 1E14 bei 50 keV, das heißt wesentlich niedriger als die Bor-Dosis in Fig. 11 (3E15). Diese 1E14-Bor-Dosis verbindet sich nach der Diffusion mit dem durch die höhere Dosis gebildeten Borbereich und bildet einen eine niedrige Konzentration aufweisenden P(-)-Kanalbereich, der den P(+)-Hauptteil umgibt und flacher als dieser Hauptteil ist, der aus den die höhere Konzentration aufweisenden Bereichen 80, 81 und 82 gebildet ist. Damit werden leichter dotierte Borbereiche 120, 121 und 122 in Fig. 15 gebildet. Diese Bereiche werden dann für ungefähr 2 Stunden bei 1175° Celsius eingetrieben, um eine Tiefe von ungefähr 4,5 Mikrometern zu erreichen. Die Bereiche 120, 121 und 122, die kreisringförmige Bereiche sind, sind teilweise mit gestrichelten Linien in Fig. 16 gezeigt, obwohl es zu erkennen ist, daß an den Stellen, an denen diese Bereich die P(+)-Bereiche 80, 81 und 82 überlappen, sie sich mit diesen verbinden.
Die flachen P(-)-Schelfbereiche 120, 121 und 122, die die tiefen P(+)-Bereiche 80, 81 und 82 umgeben, sind leicht dotierte Kanalbereiche, die sich unterhalb des Gateoxyds erstrecken. Diese leicht dotierten Bereiche bilden zusammen mit den tiefen P(+)-Hauptbereichen nach der Diffusion einen grob gesagt quadratischen Querschnitt für jede Zelle verglichen mit dem umgekehrt kopf- und schulterförmigen Querschnitt, der beim Stand der Technik verwendet wird und der im US-Patent 45 93 302 gezeigt ist. Das mehr quadratische Muster wird erzeugt, weil Herstellungstoleranzen bis zu einem Punkt verbessert wurden, an dem die flachen P(-) -Bereiche sehr genau umgrenzt werden können und die P(+)-Bereiche relativ breiter gemacht werden, wodurch der Wert von Rb′ soweit wie möglich verringert wird, ohne daß in nachteiliger Weise in den Kanalbereich übergegriffen wird.
Es ist zu erkennen, daß bei jedem Eintreibvorgang, unter Einschluß des P(-)-Eintreibvorganges nach Fig. 16, alle Grenzschichten sich weiter in eine größere Tiefe bewegen. Die N(+)-Bereiche 60, 61 und 62 bewegen sich in einem geringeren Ausmaß, und die P(+)-Bereiche 80, 81 und 82 bewegen sich in etwas größerem Ausmaß. Es ist weiterhin für den Fachmann zu erkennen, daß während die Diffusionen tiefer eingetrieben werden, sie sich außerdem in seitlicher Richtung ausbreiten, wodurch die flachen Diffusionen 130, 131 und 132 schließlich unter das Gateoxyd diffundieren.
Die Oberfläche der Struktur nach Fig. 16 wird dann in geeigneter Weise entglast und ein Source-Implantationsschritt wird ausgeführt, wie dies in Fig. 17 gezeigt ist. Das heißt daß Arsenatome bei 50 keV durch Fenster 98, 99 und 100 mit einer Dosis von 3E15 implantiert werden. Die Sourceimplantation wird dann getempert und bei einer Temperatur von 975° Celsius für ungefähr 120 Minuten eingetrieben, um die ringförmigen N(++)-Sourcebereiche 130, 131 und 132 zu bilden. Der Raum zwischen der N(++)-Source und dem durch den flachen P(-) -Bereich gebildeten Teil der Grenzschicht J1 bildet invertierbare Kanalbereiche unterhalb des vorher ausgebildeten Gate-Oxyds.
Die Sourcebereiche könnten auch durch die Verwendung von Phosphor gebildet werden, doch wird die Arsen-Implantation bevorzugt, weil Phosphor tiefer eingetrieben würde und daher den Wert von Rb′ erhöhen würde.
Danach wird gemäß Fig. 18 ein Zwischenschicht- Siliziumdioxydüberzug 140 mit einer Dicke von ungefähr 10 000 Ångström auf der Oberfläche des Halbleiterplättchens ausgebildet und die Oberfläche wird dann mit einer Fotoabdeckmaterialschicht 150 beschichtet, die auf fotolithographische Weise mit einem Muster versehen wird, um die Kontaktmaskenöffnung zu bilden, wie dies in Fig. 18 gezeigt ist. Diese Fensteröffnungen sind lokale, allgemein hexagonale Öffnungen in dem Fotoabdeckmaterial 150. Die durch die Öffnungen in dem Fotoabdeckmaterial freiliegende Oberfläche wird dann in geeigneter Weise geätzt, um die darunter liegenden inneren Umfangsbereiche der N(++)-Sourcen und den in der Mitte liegenden Hauptteil der P(+)-Bereiche 80, 81 und 82 freizulegen. Nach der Entfernung des Fotoabdeckmaterials verbleibt ein hexagonales Gitter von Zwischenschichtoxyd über den Polysiliziumsegementen 113, 114 und 115, um diese Segmente gegenüber einer nachfolgend abgeschiedenen Aluminiumschicht zu isolieren, wie dies in Fig. 19 gezeigt ist. Die Aluminiumschicht wird dann auf fotolithographische Weise mit einem Muster versehen und geätzt, um (nicht gezeigte) Source­ und Gate-Elektroden zu bilden.
Die aus Aluminium bestehende Emitterelektrode 116 ist eine kontinuierliche Elektrode, die jede Zelle elektrisch parallel anschließt und jeden der P(+)-Hauptbereiche und den inneren Umfang ihrer jeweiligen ringförmigen N(++)-Sourcebereiche kurzschließt. Eine amorphe Siliziumschicht 161 wird über der Oberfläche der Halbleiterscheibe abgeschieden und wird ihrerseits durch eine dünne Fotopolyemid-Schicht 162 abgedeckt.
Die Fotopolyimidschicht 162 wird dann in geeigneter Weise auf fotolithographischem Wege mit einem Muster versehen und die amorphe Siliziumschicht wird geätzt (nicht gezeigt), um geeignete Emitter- und Gate-Anschlußkissen freizulegen. Während dieses Vorganges kann das amorphe Silizium mit einem geeigneten Plasma-Ätzverfahren geätzt werden. Die Polyimidschicht 162 wird dann imidisiert, beispielsweise durch Heizen bei zwischen 400° und 500° Celsius.
Danach wird von dem Bauteil nach Fig. 19 von der unteren Oberfläche Material entfernt, beispielsweise durch Abschleifen von 0,05-0,076 mm Silizium von der Unterseite der P(+)-Schicht 50. Der Schleifvorgang könnte durch einen geeigneten Ätzvorgang oder Sandstrahlen ersetzt werden. Eine geeignete Kollektorelektrode 170 wird dann an der unteren Oberfläche befestigt, wie dies in Fig. 19 gezeigt ist, und diese Elektrode kann aus einem üblichen Chromnickelsilber-Trimetall bestehen.
Dies vollendet die Herstellung der das diskrete IGBT-Plättchen enthaltenden Halbleiterscheibe. Die Halbleiterscheibe kann dann in eine geeignete Elektronenbestrahlungsvorrichtung verbracht werden und gemäß der Erfindung mit einer Gesamtdosis von bis zu 16 Megarad bestrahlt werden. Dies ist ungefähr das Doppelte der Dosis, die bei bekannten IGBT′s verwendet wurde. Nach der Bestrahlung wird die Halbleiterscheibe für ungefähr 30 Minuten bei 300° Celsius getempert. Die erhöhte Dosis wird durch die extrem tiefen N(+)-Drainanreicherungsdiffusionen 60, 61 und 62 ermöglicht, die einen übermäßigen Anstieg des Durchlaßspannungsabfalls des Bauteils aufgrund der verringerten Trägerlebensdauer verhindern. Dies heißt, daß die N(+)-Bereiche 60, 61 und 62 örtlich die Notwendigkeit einer Leifähigkeitsmodulation zur Verringerung des Widerstandes in den JFET-Bereichen von eng benachbarten Basen verringert haben. Es wurde festgestellt, daß durch die Vergrößerung der Dosis auf 16 Megarad die Abfallzeit des schließlich gebildeten IGBT-Bauteils von ungefähr 300 Nanosekunden auf ungefähr 100 Nanosekunden verringert wurde, wobei die Abschalt-Schaltverluste von ungefähr 600 Mikrojoule auf ungefähr 200 Mikrojoule verringert wurden. Als Ergebnis hat, wie dies in Fig. 3 gezeigt ist, der IGBT nach Fig. 19 die in der unteren mit IGBT mit tiefer Anreicherung bezeichneten Kurve gezeigte Charakteristik. Es ist zu erkennen, daß für eine verstärkte Trägerlebensdauerabkürzung der Schaltenergieverlust für alle vorgegebenen Durchlaßspannungsabfälle erheblich verringert ist. Damit können die Merkmale der vorliegenden Erfindung verwendende Bauteile entweder bei höheren Frequenzen betrieben werden, oder sie können bei der gleichen Frequenz wie bekannte Bauteile, jedoch mit erheblich verringertem Durchlaßspannungsabfall betrieben werden. Es ist ersichtlich, daß irgendeine Kombination dieser beiden Verbesserungen ebenfalls angestrebt werden kann.
Bestrahlungsdosen von mehr als 16 Megarad wären wünschenswert, es wurde jedoch festgestellt, daß eine Rückschaltcharakteristik in der Durchlaßleitfähigkeitscharakteristik des Bauteils bei Bestrahlungsdosen hervorgerufen wird, die sich 20 Megarad nähern. Es wird angenommen, daß die Rückschaltcharakteristik unerwünscht sein kann. Wenn sie tatsächlich unerwünscht ist, so sollte die verwendete Dosis niedriger als ungefähr 20 Megarad sein.
Die vorliegende Erfindung ermöglicht es weiterhin, eine Schwermetalldotierung anstelle der Bestrahlung zur Abkürzung der Trägerlebensdauer zu verwenden. Eine Schwermetaldotierung wird gegenüber einer Bestrahlung vorgezogen, weil der Trägerlebensdauer-Abkürzungseffekt der Bestrahlung bei Temperaturen ausgetempert werden kann, bei denen das Schaltungsplättchen beispielsweise mit einem Träger verbunden wird. Dies trifft nicht für eine Schwermetalldotierung zu, die während der Schaltungsplättchen-Verbindung konstant bleibt. Eine Schwermetall-Trägerlebensdauer-Abkürzung vergrößert jedoch den scheinbaren spezifischen Widerstand des Siliziums und vergrößert damit den spezifischen Widerstand zwischen den Basen, was andererseits die Wirksamkeit des parasitären JFET vergrößern und damit unannehmbare Vergrößerungen des Durchlaßspannungsabfalls hervorrufen könnte. Im Fall der vorliegenden Erfindung wird dieser Nachteil der Schwermetalldotierung durch die Verwendung der extrem tiefen Diffusionen 60, 61 und 62 überwunden, die tiefer als der tiefste Teil der Basis sind. Damit kann gemäß einem weiteren Merkmal der Erfindung eine Schwermetaldotierung in das Halbleiterplättchen eindiffundiert werden, und zwar vor der Abscheidung der Aluminium-Sourceelektrode 160 nach Fig. 19.
Das IGBT-Bauteil nach Fig. 19 ist so ausgelegt, daß die N(-)- Schicht 52 während des Abschaltens vollständig verarmt wird, wobei sich der Verarmungsbereich in den, jedoch nicht durch den N(+)-Bereich 51 erstreckt. Dies ist wünschenswert, weil Löcher in dem N(-)-Bereich 52 in den Kollektorbereich gespült werden, während sich der Verarmungsbereich nach unten bewegt. Die verbleibenden Löcher in dem N(+)-Bereich haben die kürzeste Lebensdauer des Bereiches vom N-Typ, so daß sie mit einer wesentlich größeren Rate rekombinieren, wodurch das Bauteil schneller abgeschaltet wird. Der Konstrukteur kann die vollständige Verarmung des Bereiches 52 durch geeignete Einstellung der Dicke und des spezifischen Widerstandes des epitaxialen Bereiches 52 einstellen.
Ein weiteres Merkmal der vorliegenden Erfindung besteht darin, daß die tiefen N(+)-Bereiche 60, 61 und 62, die tatsächlich Segmente eines tiefen diffundieren Gitters erhöhter Konzentration sind, gleichförmig über den gesamten aktiven Bereich des Bauteils verteilt sind und als bevorzugte Punkte eines Lawinendurchbruches wirken. Diese tiefen Bereiche wirken im Sinne einer Verringerung der Gesamtdurchbruchsspannung des Bauteils (die dieses Bauteil bei Fehlen dieser tiefen Bereiche haben würde) um ungefähr 50 Volt, doch verteilen sie als Ausgleich den Lawinendurchbruchsstrom über die volle Fläche des Halbleiterplättchens. Durch die Verteilung des Lawinendurchbruchsstromes über die gesamte Halbleiterplättchenfläche und durch die Fortleitung dieses Stromes von nur einigen wenigen örtlichen Punkten am Umfang des Halbleiterplättchens fort wird die Fähigkeit des Bauteils, induktive Lasten zu verarbeiten (seine I2L-Fähigkeit) beträchtlich vergrößert.
Obwohl diese tiefen Bereiche 60, 61 und 62 in Fig. 19 in Verbindung mit einem IGBT gezeigt sind, ist es für den Fachmann ohne weiteres erkennbar, daß die gleichen tiefen Bereiche auch in einem Leistungs-MOSFET verwendet werden könnten, der die gleiche Struktur wie die in Fig. 19 dargestellte Struktur aufweisen würde, jedoch ohne den P(+)-Bereich 50, wobei sich die gleichen wesentlichen Vorteile hinsichtlich der Vergrößerung der Lawinendurchbruchsenergie des Bauteils ergeben würden. Es ist weiterhin zu erkennen, daß die vergrößerte Trägerlebensdauer- Abkürzung, die mit der Dosis von 16 Megarad erzielt wird, außerdem die Verstärkung des PNP-Transistors in Fig. 19 absenkt (der Transistor, der durch den P-Bereich 50, die N-Bereiche 51, 52 und die P-Bereiche 80, 81 und 82 gebildet ist), wodurch ebenfalls die I2L-Eigenschaften des IGBT-Bauteils verbessert werden.
Ein weiteres wesentliches Merkmal der Erfindung besteht darin, daß die Zeit, über die das Bauteil einen Kurzschluß aushalten kann, durch die Verwendung der sehr tiefen N(+)-Diffusionen 60, 61 und 62 nahezu verdoppelt wurde. Die Zeit, über die das Bauteil einen Kurzschluß aushalten kann, ist die Zeit, über die hinweg das Bauteil einen Kurzschluß ohne jeden Ausfall aushalten kann. Es wird angenommen, daß diese Kurzschlußzeit deshalb vergrößert wurde, weil die Verstärkung des bipolaren PNP- Transistors durch die vergrößerte Bestrahlungsdosis wesentlich verringert wurde, was durch die tiefe Anreicherungsdiffusion ermöglicht wurde, wodurch der Sättigungsstrom für den IGBT für irgendeine vorgegebene Gate-Ansteuerung abgesenkt wurde. Hierdurch wird andererseits die Verlustleistung während der Kurzschlußbedingungen verringert.
Wie dies weiter oben erwähnt wurde, verringern die tiefen Anreicherungsdiffusionen 60, 61 und 62 nach Fig. 19 die verstärkung des PNP-Transistors, der durch den P-Bereich 50, die N-Bereiche 51, 52 und die P-Bereiche 80, 120, 81, 121 und 82, 122 gebildet ist. Diese Absenkung der Verstärkung ist örtlich auf die Bereiche zwischen den mit Abstand angeordneten Basen begrenzt. Damit werden Löcher von der Emitter-Basis-Grenzschicht des PNP-Transistors in Richtung auf den eine höhere Verstärkung aufweisenden Mittelbereich der P-Senken 80, 81 und 82 und von den gemeinsamen Leitfähigkeitsbereichen abgelenkt, die mit den eine erhöhte Konzentration aufweisenden Bereichen 60, 61 und 62 gefüllt sind. Die Bereiche 60, 61 und 62 weisen weiterhin eine kürzere Lebensdauer und daher höhere Rekombinationsraten auf, und zwar aufgrund der höheren Konzentration von Verunreinigungen. Zusätzlich wirkt der Konzentrationsgradient in der N(+)-Diffusion im Sinne einer Ablenkung von Löchern von dem N(+)-Bereich fort, und zwar aufgrund des eingebauten elektrischen Feldes, den er hervorruft. Alle diese Effekte rufen einen höheren Verriegelungsstrom hervor. Das heißt, daß es unerwünscht ist, daß Löcher an den vertikalen Seitenwänden der P-Basen 80, 120, 81, 121 und 82, 122 angesammelt werden, weil dies einen Stromfluß unter die Sourcen und durch den Widerstand Rb′ hervorruft. Wenn die Anreicherungsbereiche 60, 61 und 62 flach sein würden, so könnten Löcher in einfacher Weise die unteren Teile der vertikalen Wände der P-Senken 80, 120, 81, 121 und 82, 122 erreichen, wie dies bei den bekannten Strukturen der Fall ist. Bei der extrem tiefen Anreicherungsdiffusion können jedoch viel weniger Löcher die Bauteilseitenwände erreichen.
Eine zweite Ausführungsform der Erfindung ist in Fig. 20 gezeigt. In Fig. 20 haben Bauteile ähnlich zu den in Fig. 19 beschriebenen Bauteilen gleiche Bezugsziffern. Die Ausführungsform nach Fig. 20 unterscheidet sich von der nach Fig. 19 lediglich dadurch, daß der N(+)-Bereich 180 durch eine massive Senkendiffusion mit einer relativ konstanten Tiefe von ungefähr 7 Mikrometern ist. Damit ersetzt ein eine konstante Tiefe aufweisender N(+)-Bereich 180 das Gitter von vertieften N(+)-Bereichen, die durch die Segmente 60, 61 und 62 in Fig. 19 dargestellt sind. Es sei bemerkt, daß der Bereich 180 eine planare Grenzschicht ist und an der oberen Oberfläche des Halbleiterplättchens in Bereichen endet, die in den Zeichnungen nicht gezeigt sind.
Bei der Herstellung des Bauteils nach Fig. 20 wird als erstes eine gleichförmige überdeckende Implantation über die aktiven Bereiche des Halbleiterplättchens von 3,5×1012 Phosphor auf die rohe Siliziumoberfläche (unter Ausschluß des Anschlußbereiches) aufgebracht. Diese überdeckende Implantation würde dann auf eine angenäherte Tiefe von 6 Mikrometern eingetrieben. Danach würden die Bearbeitungsschritte nach den Fig. 9 bis 19 folgen, um das Bauteil nach Fig. 20 herzustellen.
In der vorstehenden Beschreibung wurde die Erfindung für ein N-Kanal-Bauteil beschrieben. Es ist für den Fachmann erkennbar, daß das Bauteil genausogut bei geeigneten Modifikationen des Herstellungsverfahrens und bei Umkehrung aller Leitfähigkeitsbereiche ein P-Kanal-Bauteil sein könnte.
Wie dies weiter oben erwähnt wurde, kann die Erfindung auf beliebige Topologien angewandt werden. Das heißt, daß unter mit Abstand angeordneten Basisbereichen irgendeine Geometrie zu verstehen ist, in der entweder vollständig getrennte Basiszellen, vollständig isolierte Streifen von inneinander verschachtelten Basen oder eine einzige langgestreckte Basis zu verstehen ist, die einen sinusförmigen Pfad durchläuft, so daß ein Querschnitt mit Abstand angeordnete Basissegmente der einzigen Basis zeigt.
Fig. 22 zeigt eine laterale IGBT-Ausführungsform der Erfindung, bei der die Emitterelektrode 160, die Kollektorelektrode 170 und die Gateelektrode 113 alle auf der oberen Oberfläche des Halbleiterplättchens angeordnet sind. Zusätzlich ist eine Trimetall-Elektrode 302 auf der Rückseite des P(+)-Substrates 300 ausgebildet und beispielsweise durch eine (nicht gezeigte) Drahtverbindung mit der Emitterelektrode 160 auf der Oberseite des Halbleiterplättchens verbunden. Dieses Bauteil wird auf einem Ausgangsmaterial aufgebaut, das aus einem P(+)-Substrat 300 besteht. Eine P(-)-Epitaxialschicht 301 und eine N(-)- Epitaxialschicht 303 werden aufeinanderfolgend auf der Oberseite des P(+)-Substrates 300 zum Wachsen gebracht.
Die in der Epitaxialschicht 303 ausgebildeten Grenzschichten können irgendeine gewünschte Topologie haben und sind als inneinander verschachtelt dargestellt. Fig. 22 zeigt einen Querschnitt durch die Mittelpunkte von zwei Fingern der Topologie, wobei jeder Finger um gestrichelte Linien 304 bzw. 305 zentriert ist.
Zunächst wird auf die Emitterstruktur Bezug genommen und es ist zu erkennen, daß zwei mit Abstand angeordnete Basisbereiche 310 und 311 vorgesehen sind, die Sourcebereiche 312 bzw. 313 aufnehmen. Der extrem tiefe, eine erhöhte Konzentration aufweisende Bereich ist als Bereich 314 gezeigt, der zwischen den mit Abstand angeordneten Basisbereichen 310 und 311 eingefügt und tiefer als diese ist. Die durch die P(-)- Bereiche, die sich von den P(+)-Basen erstrecken, definierten Kanäle sind durch Gateoxyd und durch die Gateelektrode 113 überdeckt. Eine Oxyd-(Silox-)Schicht 315 deckt das Gate 113 ab und isoliert es von der Aluminium-Emitterelektrode 160.
Fig. 22 zeigt weiterhin, daß die Abschlußstruktur für die rechte Seite der auf der Linie 304 zentrierten Streifen einen Resurf-P(-)-Bereich 320 einschließt, der durch eine Feldoxydschicht 321 abgedeckt ist. Abgestufte Polysilizium- Feldplatten 322 und 323 sind in der gezeigten Weise angeordnet. Die Feldplatte 322 berührt die Elektrode 160 und kontrolliert das Oberflächenfeld am Rand des P(+)-Bereiches 311. Die Feldplatte 323 kontaktiert die Kollektorelektrode 170 und schließt die rechte Seite des Resurf-Bereiches 320 und eine Seite des schwimmenden N(+)-Bereiches 330 ab.
Auf der Kollektorseite der Fig. 22 ist ein P(+)-Bereich 331 vorgesehen, um den Haupt-PNP-Transistor zu vervollständigen, wobei dieser Bereich 331 in seiner Funktion dem Bereich 50 nach Fig. 19 entspricht. Die Kollektorelektrode 170 ist mit dem Bereich 331 verbunden.
Es ist darauf hinzuweisen, daß in dem lateralen IGBT-Bauteil nach Fig. 22 der FET-Teil im Betrieb lateral ist, während der bipolare Transistor sowohl eine seitliche Stromleitung zum Emitter 160 als auch eine gewisse vertikale Stromleitung zur Elektrode 302 hin aufweist.

Claims (34)

1. Leistungstransistorbauteil mit einer Durchlaßstromführungs- Charakteristik eines bipolaren Bauteils und einer MOS- Gatesteuercharakteristik, dadurch gekennzeichnet, daß das Bauteil ein dünnes Plättchen aus Halbleitermaterial mit einem Substrat (50) eines ersten Leitfähigkeitstyps, eine leicht dotierte Schicht (52) aus Halbleitermaterial eines zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps, die über einer Oberfläche des Substrates (50) angeordnet ist, eine Vielzahl von mit Abstand angeordneten Basisbereichen (80, 81, 82) des ersten Leitfähigkeitstyps, die sich in die gegenüberliegende Oberfläche der Schicht (52) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstrecken, eine Vielzahl von Sourcebereichen (130, 131, 132) vom zweiten Leitfähigkeitstyp, die in jeweiligen der Vielzahl von mit Abstand angeordneten Basisbereichen (80, 81, 82) ausgebildet sind und jeweilige Oberflächenkanalbereiche bilden, eine über den Kanalbereichen angeordnete Gate- Isolationsschicht (110, 111, 112), eine leitende Gateschicht (113, 114, 115), die über der Gate-Isolationsschicht (110, 111, 112) angeordnet ist, eine erste Hauptelektrode (160), die mit der Vielzahl von Sourcebereichen (130, 131, 132) verbunden ist, und eine zweite Hauptelektrode (170) aufweist, die mit dem Substrat (50) verbunden ist, daß die Bereiche (60, 61, 62) zwischen den mit Abstand angeordneten Basisbereichen (80, 81, 82) eine erhöhte Konzentration von Trägern des zweiten Leitfähigkeitstyps aufweisen, die sich von der gegenüberliegenden Oberfläche bis zu einer Tiefe erstreckt, die größer als die Tiefe der Basisbereiche ist, und daß die erhöhte Konzentration größer als die des verbleibenden Teils der Schicht aus Halbleitermaterial über ihr volle Tiefe ist.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die eine erhöhte Leitfähigkeit aufweisenden Bereiche (60, 61, 62) durch eine Implantationsdosis als 3×1012 Atomen pro Quadratzentimeter eines Dotierungsmittels des zweiten Leitfähigkeitstyps gefolgt von einer Diffusion für ungefähr 10 Stunden bei ungefähr 1175° Celsius gebildet sind.
3. Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die eine erhöhte Leitfähigkeit aufweisenden Bereiche (60, 61, 62) eine Tiefe von mehr als ungefähr 6 Mikrometern aufweisen.
4. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Basisbereiche (80, 81, 82) eine zellenförmige Topologie aufweisen.
5. Bauteil nach Anspruch 4, dadurch gekennzeichnet, daß die zellenförmigen Basisbereiche eine hexagonale Geometrie aufweisen.
6. Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Basisbereiche (80, 81, 82) eine langgestreckte Geometrie aufweisen.
7. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine weitere Schicht (51) des zweiten Leitfähigkeitstyps, die stärker dotiert ist, als die leicht dotierte Schicht (52), und die dünner ist als die leicht dotierte Schicht (52), zwischen dieser Schicht und dem Substrat (50) angeordnet ist.
8. Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Abstand zwischen benachbarten Basen (80, 81, 82) kleiner als ungefähr 12 Mikrometer ist, wodurch der Verriegelungsstrom des Bauteils erhöht und der Durchlaßspannungsabfall reduziert ist.
9. Bauteil nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die leicht dotierte Schicht (52) des zweiten Leitfähigkeitstyps unter Sperrspannungsbedingungen vollständig verarmt ist.
10. Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Unterseiten der Bereiche (60, 61, 62) mit erhöhter Konzentration ein symmetrisches Muster bilden, das tiefer als die tiefen Basen (80, 81, 82) ist und auf die Drainelektrode (170) gerichtet ist, wobei dieses Muster die Topologie der mit Abstand angeordneten Bereiche über dem Oberflächenbereich des dünnen Halbleiterplättchens aufweist, um einen vergrößerten Bereich eines bevorzugten Lawinendurchbruches in dem vergrößerten Bereich auszubilden und um die I2L-Eigenschaften des Bauteils zu erhöhen.
11. Bauteil nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Trägerlebensdauer des Halbleiterplättchens verringert ist.
12. Bauteil nach Anspruch 11, dadurch gekennzeichnet, daß das Halbleiterplättchen bestrahlt wird, um die Trägerlebensdauer zu verringern, und daß das Halbleiterplättchen eine Dosis von mehr als ungefähr 12 Megarad erhält.
13. Bauteil nach Anspruch 11, dadurch gekennzeichnet, daß das Halbleiterplättchen darin befindliche Schwermetallatome zur Abkürzung der Trägerlebensdauer aufweist.
14. Leistungstransistorbauteil mit einem dünnen Plättchen aus Halbleitermaterial, das ein Substrat und eine leicht dotierte Schicht aus Halbleitermaterial von einem Leitfähigkeitstyp aufweist, die über einer Oberfläche des Substrates angeordnet ist, dadurch gekennzeichnet, daß eine Vielzahl von mit Abstand angeordneten Basisbereichen (80, 81, 82) eines zweiten, dem einen Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps sich in die gegenüberliegende Oberfläche der Schicht (52) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstreckt, daß eine Vielzahl von Sourcebereichen (130, 131, 132) des einen Leitfähigkeitstyps in jeweiligen der Vielzahl von mit Abstand angeordneten Basisbereichen (80, 81, 82) ausgebildet ist und jeweilige Oberflächen-Kanalbereiche bildet, daß eine Gate-Isolationsschicht (110, 111, 112) über den Kanalbereichen angeordnet ist, daß eine leitende Schicht (113, 114, 115) über der Gate-Isolationsschicht angeordnet ist, daß eine Sourceelektrode (160) mit der Vielzahl von Sourcebereichen verbunden ist, während eine Drainelektrode (170) mit dem Substrat (50) verbunden ist, daß die mit Abstand angeordneten Basisbereiche (80, 81, 82) derartig eng benachbart sind, daß ein äußerst wirksamer parasitärer JFET gebildet wird, wenn eine Dotierungskonzentration zwischen den mit Abstand angeordneten Basisbereichen von dem Wert der Konzentration der Schicht aus Halbleitermaterial verwendet wird, daß die Bereiche (60, 61, 62) zwischen denmit Abstand angeordneten Basisbereichen eine erhöhte Konzentration von Trägern des einen Leitfähigskeitstyps aufweisen, die sich von der Oberfläche der Schicht bis zu einer Tiefe erstreckt, die größer als die Tiefe der Basisbereiche ist, und daß diese Bereiche zwischen den mit Abstand angeordneten Basisbereichen eine Leitfähigkeit aufweisen, die größer als die des verbleibenden Teils der Schicht ist.
15. Bauteil nach Anspruch 14, dadurch gekennzeichnet, daß die Bereiche (60, 61, 62) erhöhter Konzentration durch eine Implantationsdosis von mehr als ungefähr 3×1012 Atomen pro Quadratzentimeter eines Dotierungsmittels des einen Leitfähigkeitstyps gefolgt durch eine Diffusion für ungefähr 10 Stunden bei ungefähr 1175° Celsius gebildet sind.
16. Bauteil nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die Bereiche (60, 61, 62) erhöhter Konzentration eine Tiefe von mehr als ungefähr 6 Mikron aufweisen.
17. Bauteil nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß die Basisbereiche eine zellenförmige Topologie aufweisen.
18. Bauteil nach Anspruch 17, dadurch gekennzeichnet, daß die zellenförmigen Basisbereiche eine hexagonale Geometrie aufweisen.
19. Bauteil nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, daß eine weitere Schicht (51) des zweiten Leitfähigkeitstyps, die stärker dotiert ist, als die leicht dotierte Schicht (52), und die dünner als die leicht dotierte Schicht ist, zwischen dieser Schicht und dem Substrat (50) angeordnet ist.
20. Bauteil nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, daß die Unterseiten der Bereiche (60, 61, 62) erhöhter Konzentration von Trägern, die sich tiefer als die Basen (80, 81, 82) erstrecken, ein symmetrisches Muster in Formübereinstimmung mit dem Umfang der tiefen Basen bilden, das auf die Drainelektrode gerichtet ist, und daß diese Unterseiten einen vergrößerten Bereich einer bevorzugten Lawinendurchbruchsspannung bilden, um die I2L-Eigenschaften des Bauteils zu verbessern.
21. Bauteil nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, daß das Halbleiterplättchen zur Verringerung der Trägerlebensdauer bestrahlt ist, und daß das Halbleiterplättchen eine Dosis von mehr als ungefähr 12 Megarad erhält.
22. Bauteil nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, daß in dem Halbleiterplättchen Schwermetallatome enthalten sind, um die Trägerlebensdauer abzukürzen.
23. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich die erhöhten Konzentrationen der Träger bis zu einer gleichförmigen Tiefe des gesamten aktiven Bereiches der Bauteile unterhalb der Basisbereiche erstrecken und an der Oberfläche des Halbleiterplättchens enden.
24. Verfahren zur Herstellung eines Leistungshalbleiterbauteils, gekennzeichnet durch die folgenden Schritte:
Ausbilden einer ersten Maskenfenstereinrichtung auf der Oberfläche eines dünnen Halbleiterplättchens, das vom ersten Leitfähigkeitstyp ist, und Aufbringen von Trägern des ersten Leitfähigkeitstyps auf die freiliegende Oberfläche des Halbleiterplättchens und Eindiffundieren der Träger bis zu einer ersten Tiefe in das Substrat zur Ausbildung von Bereichen erhöhter Leitfähigkeit, wobei die Seitenbegrenzungen der Bereiche von erhöhter Leitfähigkeit eine seitliche Diffusion in Richtung aufeinander bis auf Grenzpositionen ausführen, die zumindestens nahe aneinander liegen,
Ausbilden einer zweiten Maskenfenstereinrichtung, die über den Grenzen zwischen den Bereichen von erhöhter Leitfähigkeit liegt und auf diesen Grenzen zentriert sind, und
Aufbringen einer ersten vorgegebenen Konzentration von Trägern des zweiten Leitfähigkeitstyps auf die Halbleiterplättchenoberfläche durch die zweiten Maskenfenstereinrichtungen hindurch,
Ausbilden eines dünnen Gate-Dielektrikums und einer leitenden Gateelektrode über zumindestens Teilen der Oberfläche der Bereiche mit erhöhter Leitfähigkeit,
Ausbilden einer dritten Maskeneinrichtung mit ringförmigen Fenstern, die die Positionen jeweiliger der zweiten Maskenfenstereinrichtungen umgeben und zumindestens benachbart hierzu angeordnet ist und durch jeweilige Bereiche des dünnen Gate-Dielektrikums begrenzt ist, und Aufbringen einer zweiten vorgegebenen Konzentration von Trägern des zweiten Leitfähigkeitstyps, die kleiner als die erste vorgegebene Konzentration ist, auf das Halbleiterplättchen durch die ringförmigen Fenstereinrichtungen hindurch,
Eindiffundieren der Träger der ersten und zweiten vorgegebenen Konzentrationen des zweiten Leitfähigkeitstyps bis zu ihren abschließenden Tiefen, die kleiner als die abschließenden Tiefen der eine erhöhte Leitfähigkeit aufweisenden Bereiche vom ersten Leitfähigkeitstyp sind, wobei die Träger der ersten vorgegebenen Konzentration einen Hauptteil mit relativ hoher Konzentration bilden, während die Träger der zweiten vorgegebenen Konzentration einen eine relativ niedrige Konzentration aufweisenden Kanalbereich bilden, der den Hauptteil mit relativ hoher Konzentration umgibt und unter dem dünnen Gate-Dielektrikum liegt,
Aufbingen einer relativ hohen Konzentration von Trägern durch die Fenstereinrichtungen der dritten Maske und
Eindiffundieren dieser Träger zur Ausbildung flacher Sourcebereiche, die lateral diffundieren, um unter dem dünnen Gate-Dielektrikum zu liegen und den inneren Rand des eine niedrige Konzentration aufweisenden Kanalbereiches begrenzen,
und nachfolgendes Ausbilden einer Source-Elektrode auf den Source-Bereichen und einer Drainelektrode, die elektrisch mit dem Halbleiterplättchen verbunden ist.
25. Verfahren nach Anspruch 24, bei dem die Träger des ersten leitfähigkeitstyps, die durch die Fenstereinrichtungen der ersten Maske hinduch aufgetragen werden, bis zu einer abschließenden Tiefe diffundiert werden, die durch eine Diffusion dieser Konzentration von Trägern bei ungefähr 1175° Celsius für ungefähr 10 Stunden erreicht wird.
26. Verfahren nach Anspruch 24 oder 25, gekennzeichnet durch den weiteren Schritt der Verringerung der Trägerlebensdauer des Halbleiterplättchens.
27. Verfahren nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, daß das fertige Halbleiterplättchen nachfolgend einem Elektronenfluß von mehr als ungefähr 12 Megarad ausgesetzt wird.
28. Verfahren nach Anspruch 24 oder 25, dadurch gekennzeichnet, daß das fertiggestellte Halbleiterplättchen nachfolgend einer Bestrahlung zur Verkürzung der Trägerlebensdauer ausgesetzt wird.
29. Verfahren nach Anspruch 24 oder 25, gekennzeichnet durch den weiteren Schritt des Eindiffundierens von Schwermetallatomen in das Halbleiterplättchen zur Reduzierung der Trägerlebensdauer.
30. Leistungstransistorbauteil mit Durchlaßstromführungseigenschaften eines bipolaren Bauteils und MOS-Gatesteuereigenschaften, dadurch gekennzeichnet, daß das Bauteil ein dünnes Plättchen aus Halbleitermaterial mit einem Substrat (50) von einem Leitfähigkeitstyp, auf dem eine leicht dotierte Schicht (52) aus Halbleitermaterial vom zweiten. dem einen Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp angeordnet ist, die auf der einen Oberfläche des Substates angeordnet ist, eine Vielzahl von mit Abstand angeordneten Basisbereichen (80, 81, 82) des einen Leitfähigkeitstyps, die sich in die gegenüberliegende Oberfläche der Schicht (52) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstrecken, eine Vielzahl von Sourcebereichen (130, 131, 132) des zweiten Leitfähigkeitstyps, die in jeweiligen der Vielzahl der mit Abstand angeordneten Basisbereichen ausgebildet sind und jeweilige Oberflächenkanalbereiche bilden, eine Gateisolationschicht, die über den Kanalberreichen angeordnet ist, eine leitende Gateschicht, die über der Gateisolierschicht angeordnet ist, und eine erste Hauptelektrode aufweist, die mit der Vielzahl von Sourcebereichen verbunden ist, daß die Bereiche (60, 61, 62) zwischen den mit Abstand angeordneten Basen eine vergrößerte Konzentration von Trägern des entgegengesetzten Leitfähigkeitstyps aufweisen, die sich von der gegenüberliegenden Oberfläche bis zu einer Tiefe erstreckt, die größer als die Tiefe der Basisbereiche ist, und daß die erhöhte Konzentration größer als die des übrigen Teils der Schicht über ihre volle Tiefe ist.
31. Bauteil nach Anspruch 30, dadurch gekennzeichnet, daß es einen weiteren Bereich des einen Leitfähigkeitstyps einschließt, der mit Abstand von der Vielzahl von mit Abstand angeordneten Basisbereichen angeordnet ist und sich in die gegenüberliegende Oberfläche der Schicht erstreckt, und daß eine dritte Hauptelektrode mit dem weiteren Bereich verbunden ist.
32. Bauteil nach Anspruch 30 oder 31, dadurch gekennzeichnet, daß die eine erhöhte Leitfähigkeit aufweisenden Bereiche durch eine Implantationsdosis von mehr als ungefähr 3×1012 Atomen pro Quadratzentimeter eines Dotierungsmittels des zweiten Leitfähigkeitstyps gefolgt von einer Diffusion für ungefähr 10 Stunden bei ungefähr 1175° Celsius gebildet sind.
33. Bauteil nach einem der Ansprüche 30 bis 32, dadurch gekennzeichnet, daß die Unterseiten der Bereiche mit erhöhter Konzentration ein symmetrisches Muster bilden, das tiefer als die tiefen Basen ist und auf die Drainelektrode gerichtet ist, wobei dieses Muster die Topologie der mit Abstand angeordneten Bereiche über der Oberfläche des dünnen Halbleiterplättchens aufweist, um einen vergrößerten Bereich eines bevorzugten Lawinendurchbruchs in dem vergrößerten Bereich zu bilden und um die I2L- Eigenschaften des Bauteils zu verbessern.
34. Bauteil nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet, daß die Trägerlebensdauer des Halbleiterplättchens verringert ist.
DE4114174A 1990-05-09 1991-04-30 Leistungstransistorbauteil sowie verfahren zu seiner herstellung Ceased DE4114174A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US52117790A 1990-05-09 1990-05-09

Publications (1)

Publication Number Publication Date
DE4114174A1 true DE4114174A1 (de) 1991-11-14

Family

ID=24075680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4114174A Ceased DE4114174A1 (de) 1990-05-09 1991-04-30 Leistungstransistorbauteil sowie verfahren zu seiner herstellung

Country Status (9)

Country Link
US (2) US5661314A (de)
JP (1) JP3004077B2 (de)
KR (1) KR950011019B1 (de)
AT (1) AT404525B (de)
CA (1) CA2042069A1 (de)
DE (1) DE4114174A1 (de)
FR (1) FR2662025A1 (de)
GB (1) GB2243952B (de)
IT (1) IT1247293B (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
DE19534388B4 (de) * 1994-09-19 2009-03-19 International Rectifier Corp., El Segundo IGBT-Transistorbauteil
EP0735591B1 (de) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno DMOS-Anordnung-Struktur und Verfahren zur Herstellung
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US6008092A (en) * 1996-02-12 1999-12-28 International Rectifier Corporation Short channel IGBT with improved forward voltage drop and improved switching power loss
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US6043112A (en) * 1996-07-25 2000-03-28 International Rectifier Corp. IGBT with reduced forward voltage drop and reduced switching loss
EP0837508A3 (de) * 1996-10-18 1999-01-20 Hitachi, Ltd. Halbleiteranordnung und elektrische Leistungswandlungsvorrichtung
DE19730759C1 (de) * 1997-07-17 1998-09-03 Siemens Ag Vertikaler Leistungs-MOSFET
US6072216A (en) * 1998-05-01 2000-06-06 Siliconix Incorporated Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
WO2000062345A1 (fr) 1999-04-09 2000-10-19 Shindengen Electric Manufacturing Co., Ltd. Dispositif a semi-conducteur haute tension
US6137139A (en) * 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
WO2000075966A2 (en) * 1999-06-09 2000-12-14 International Rectifier Corporation Dual epitaxial layer for high voltage vertical conduction power mosfet devices
JP4169879B2 (ja) 1999-08-20 2008-10-22 新電元工業株式会社 高耐圧トランジスタ
US6246090B1 (en) 2000-03-14 2001-06-12 Intersil Corporation Power trench transistor device source region formation using silicon spacer
US8314002B2 (en) * 2000-05-05 2012-11-20 International Rectifier Corporation Semiconductor device having increased switching speed
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6333253B1 (en) * 2000-08-24 2001-12-25 Advanced Micro Devices, Inc. Pattern-block flux deposition
US6635926B2 (en) 2000-08-30 2003-10-21 Shindengen Electric Manufacturing Co., Ltd. Field effect transistor with high withstand voltage and low resistance
AU2002210353A1 (en) * 2000-09-15 2002-03-26 Hacker Automation Method and device for applying fluid substances
JP3708014B2 (ja) * 2000-10-20 2005-10-19 株式会社東芝 半導体装置
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP2002246595A (ja) * 2001-02-19 2002-08-30 Shindengen Electric Mfg Co Ltd トランジスタ
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
JP5023423B2 (ja) * 2001-09-27 2012-09-12 サンケン電気株式会社 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法
US6781203B2 (en) * 2001-11-09 2004-08-24 International Rectifier Corporation MOSFET with reduced threshold voltage and on resistance and process for its manufacture
JP3973934B2 (ja) * 2002-03-15 2007-09-12 株式会社東芝 高耐圧半導体装置
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
US7180152B2 (en) * 2004-07-08 2007-02-20 International Rectifier Corporation Process for resurf diffusion for high voltage MOSFET
KR100722909B1 (ko) * 2005-08-30 2007-05-30 닛산 지도우샤 가부시키가이샤 반도체 장치
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
US7655977B2 (en) * 2005-10-18 2010-02-02 International Rectifier Corporation Trench IGBT for highly capacitive loads
US7956419B2 (en) * 2005-11-02 2011-06-07 International Rectifier Corporation Trench IGBT with depletion stop layer
WO2013140473A1 (ja) * 2012-03-23 2013-09-26 パナソニック株式会社 半導体素子
WO2014013821A1 (ja) * 2012-07-18 2014-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104303285B (zh) 2012-08-22 2017-03-01 富士电机株式会社 半导体装置以及半导体装置的制造方法
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
US9530844B2 (en) 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
CN104517837B (zh) * 2013-09-29 2017-10-10 无锡华润上华科技有限公司 一种绝缘栅双极型晶体管的制造方法
US20150263145A1 (en) * 2014-03-14 2015-09-17 Cree, Inc. Igbt structure for wide band-gap semiconductor materials
US9337284B2 (en) * 2014-04-07 2016-05-10 Alpha And Omega Semiconductor Incorporated Closed cell lateral MOSFET using silicide source and body regions
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US20150311325A1 (en) * 2014-04-23 2015-10-29 Cree, Inc. Igbt structure on sic for high performance
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2940699A1 (de) * 1978-10-13 1980-04-24 Int Rectifier Corp Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
US4593302A (en) * 1980-08-18 1986-06-03 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
DE3544149A1 (de) * 1984-12-25 1986-07-03 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Doppelt diffundierter Isolierschicht-Feldeffekttransistor
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
DE3823270A1 (de) * 1987-08-19 1989-03-02 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung
EP0335750A2 (de) * 1988-04-01 1989-10-04 Nec Corporation Vertikaler Leistungs-MOSFET mit hoher Durchbruchspannung und hoher Umschaltungsgeschwindigkeit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR569811A (fr) * 1923-08-20 1924-04-18 Suspension compensée pour véhicules à moteurs
DE940699C (de) * 1952-12-18 1956-03-22 Kurt Koerber & Co K G Vorrichtung zum Durchschneiden von Filterstaeben zur Herstellung von Filtermundstueckzigaretten
US4206540A (en) * 1978-06-02 1980-06-10 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4398344A (en) * 1982-03-08 1983-08-16 International Rectifier Corporation Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
JPS59149058A (ja) * 1983-02-15 1984-08-25 Matsushita Electric Works Ltd Ｍｏｓ型トランジスタ
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPS6010677A (ja) * 1983-06-30 1985-01-19 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
JP2644989B2 (ja) * 1984-05-09 1997-08-25 株式会社東芝 導電変調型ｍｏｓｆｅｔ
EP0222326A2 (de) * 1985-11-12 1987-05-20 General Electric Company Verfahren zur Herstellung einer Halbleitervorrichtung mit einem isolierten Gatter
JPS62115873A (ja) * 1985-11-15 1987-05-27 Matsushita Electronics Corp 縦型ｍｏｓ電界効果トランジスタ
JPH0834221B2 (ja) * 1986-03-21 1996-03-29 日本電装株式会社 電流検出機能付半導体装置
JP2751926B2 (ja) * 1986-12-22 1998-05-18 日産自動車株式会社 電導度変調形ｍｏｓｆｅｔ
JPH01287965A (ja) * 1988-05-13 1989-11-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0237777A (ja) * 1988-07-27 1990-02-07 Nec Corp 縦型電界効果トランジスタ
JPH0247874A (ja) * 1988-08-10 1990-02-16 Fuji Electric Co Ltd Ｍｏｓ型半導体装置の製造方法
US4925812A (en) * 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2940699A1 (de) * 1978-10-13 1980-04-24 Int Rectifier Corp Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
US4593302A (en) * 1980-08-18 1986-06-03 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
DE3544149A1 (de) * 1984-12-25 1986-07-03 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Doppelt diffundierter Isolierschicht-Feldeffekttransistor
DE3823270A1 (de) * 1987-08-19 1989-03-02 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung
EP0335750A2 (de) * 1988-04-01 1989-10-04 Nec Corporation Vertikaler Leistungs-MOSFET mit hoher Durchbruchspannung und hoher Umschaltungsgeschwindigkeit

Also Published As

Publication number Publication date
ITMI911121A1 (it) 1992-10-23
KR910020923A (ko) 1991-12-20
CA2042069A1 (en) 1991-11-10
AT404525B (de) 1998-12-28
JP3004077B2 (ja) 2000-01-31
IT1247293B (it) 1994-12-12
US5904510A (en) 1999-05-18
GB9110071D0 (en) 1991-07-03
KR950011019B1 (en) 1995-09-27
ATA95691A (de) 1998-04-15
JPH04229660A (ja) 1992-08-19
GB2243952B (en) 1994-08-17
US5661314A (en) 1997-08-26
ITMI911121A0 (it) 1991-04-23
GB2243952A (en) 1991-11-13
FR2662025A1 (fr) 1991-11-15

Similar Documents

Publication Publication Date Title
AT404525B (de) Leistungstransistorvorrichtung und verfahren zu deren herstellung
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE2824133C2 (de) Feldgesteuerter Thyristor
DE69331512T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE69319549T2 (de) Spannungsgesteuerte Halbleiteranordnung
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE68908281T2 (de) Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.
DE19523172A1 (de) Bidirektionaler Thyristor
DE19701189A1 (de) Halbleiterbauteil
DE19813509A1 (de) Thyristor mit isoliertem Gate
DE69327320T2 (de) Integrierte aktive Klammerungsstruktur für den Schutz von Leistungsanordnungen gegen Überspannungen, und Verfahren zu ihrer Herstellung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE69017348T2 (de) Thyristor und Verfahren zu dessen Herstellung.
EP1307923B1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
EP1097482B1 (de) J-fet-halbleiteranordnung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/772

8125 Change of the main classification

Ipc: H01L 29/739

8131 Rejection
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 4143660

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 4143660