JP3708014B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3708014B2 JP3708014B2 JP2000320526A JP2000320526A JP3708014B2 JP 3708014 B2 JP3708014 B2 JP 3708014B2 JP 2000320526 A JP2000320526 A JP 2000320526A JP 2000320526 A JP2000320526 A JP 2000320526A JP 3708014 B2 JP3708014 B2 JP 3708014B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding portion
- cell
- emitter
- semiconductor device
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にＭＯＳゲートで駆動する絶縁ゲート型バイポーラ半導体装置（以下、ＩＧＢＴという）に関するものである。
【０００２】
【従来の技術】
従来技術のＩＧＢＴの構成の一例として、図７にトレンチＩＧＢＴのチップの上面を、図８にこのチップに設けられた各々のセルの縦断面構造を、さらに図９に回路構成をそれぞれ示し、このトレンチＩＧＢＴの製造方法について述べる。
【０００３】
Ｐ+型コレクタ層６、Ｎ+型バッファ層５、及びＮ-型基板１を有するＰ+／Ｎ+／Ｎ-型エピタキシャルウェーハのＮ-型基板１の表面上に、Ｐ型ベース領域１０７、Ｐ+型拡散領域１０８、Ｎ+型エミッタ領域９を不純物拡散により形成する。
【０００４】
次に、Ｐ型ベース領域１０７とＮ+型エミッタ領域９とを突き抜けてトレンチを形成し、トレンチ側壁にゲート酸化膜１０を形成し、そのトレンチ内に多結晶シリコンゲート電極１１を埋め込む。
【０００５】
さらにその表面上に、層間膜１２を形成してパターニングし、Ｎ+型エミッタ領域９とＰ+型拡散領域１０８の表面を開口し、基板１の裏面側からコレクタ電極１３、表面側からエミッタ電極２を形成し、さらにＩＧＢＴ全体のゲート電極３及びゲート配線４を形成する。ここで、図７において、エミッタ電極２の下方に位置する複数本の多結晶シリコンゲート電極１１に沿って、図８に示された構成を有する複数のセルがそれぞれ配置されている。
【０００６】
【発明が解決しようとする課題】
しかし、従来のＩＧＢＴには次のような損失特性に関する問題があった。
【０００７】
ＩＧＢＴの損失には、定常損失とスイッチング損失とが存在し、これらの損失の低減を図ることが要求されている。
【０００８】
従来は、ＩＧＢＴのチップにおける各セルを微細化することでオン電圧（ＶＣＥ（Ｓａｔ））を低下させ、定常損失の低減を図ってきた。
【０００９】
一方、スイッチング損失は、ターンオフ時のテイル損失を低下することにより行われてきた。
【００１０】
ところで、オン電圧の低下はトレンチゲート構造の採用によるセルの微細化によって達成されてきた。しかし、ターンオフ時のテイル損失の低下は、例えば電子線を照射して結晶欠陥を増加させ、ホール電流を短時間で消滅させるライフタイムコントロールという手法により図られてきた。この手法によれば、キャリア濃度が低減しテイル損失は低下するが、一方のオン電圧の低下には逆効果となる。このように、トータル損失として、オン電圧の低下とテイル損失の低下とはトレードオフの関係にあり、テイル損失の低下は十分に実現されていなかった。
【００１１】
本発明は上記事情に鑑み、定常損失の低減化及び動作特性を損なうことなく、スイッチング損失の低下を実現することが可能な半導体装置を提供することを目的とする。
【００１２】
【課題を解決する手段】
本発明の半導体装置は、複数のセルが設けられ、各々の前記セルのエミッタ領域が共通のエミッタ電極を介して少なくとも１本のエミッタワイヤに少なくとも１箇所のボンディング部において接続された絶縁ゲート型バイポーラ半導体装置であって、前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が閾値が高いことを特徴としている。
【００１３】
又は本発明の半導体装置は、前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が、表面に一導電型の拡散層が形成された一導電型のベース領域における前記ベース領域の不純物濃度が高いことを特徴とする。
【００１４】
あるいは本発明の半導体装置は、前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が、一導電型のベース領域の表面に形成され、前記ベース領域と前記エミッタ電極とを接続する一導電型の前記拡散領域の不純物濃度が高いことを特徴とする。
【００１６】
ここでセルの閾値、前記ベース領域の不純物濃度、前記拡散領域の不純物濃度は、前記ボンディング部からの距離に従って連続的に変化してもよい。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
従来は、ＩＧＢＴにおける各セルの閾値を全て均一に設計し均一に動作させていた。
【００１８】
即ち、図７において、エミッタ電極２にボンディング接続されたエミッタワイヤのボンディング部（ここで、１箇所接続する場合のエミッタワイヤのボンディング部をＷ１、２箇所接続する場合のエミッタワイヤのボンディング部をＷ２で示す）から各々のセルまでの距離にかかわらず、全て均一に図８に示される縦断面構造を有するようにセルを構成していた。
【００１９】
これに対し本実施の形態では、図１に示されたエミッタワイヤのボンディング部Ｗ１あるいはＷ２直下のセルよりも、エミッタワイヤのボンディング部Ｗ１又はＷ２から離れるに従ってセルの閾値が高くなるように設定している点に特徴がある。
【００２０】
例えば、エミッタワイヤＷ１又はＷ２のボンディング部と、閾値Ｖthとの関係を示した図６のように、ボンディング部直下（距離ゼロ）のときは閾値Ｖthが４［Ｖ］で、距離が離れるに従って閾値が大きくなり、距離が２［ｍｍ］のとき約７［Ｖ］となる。
【００２１】
これにより、ターンオフ時において、エミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルにおいて従来残留していたホール電流が、ワイヤ直下のセルとほぼ同じタイミングで効率よくエミッタ電極２からエミッタワイヤを介して外部に排出されるので、フォールタイムが短縮しスイッチング損失が低減することになる。
【００２２】
また、ターンオン特性およびＶＣＥ（Ｓａｔ）特性は、本来の規格に合わせたエミッタワイヤのボンディング部直下に位置するセルの閾値特性で動作するので、要求されている動作特性及び定常損失の低減化を損なうおそれがない。
【００２３】
すなわち、本実施の形態により、定常損失の低減及び動作特性を損なうことなくスイッチング損失を十分に低減することが可能である。
【００２４】
図１に本実施の形態によるトレンチＩＧＢＴのチップを上面から見た平面構成、図２に同ＩＧＢＴのチップに設けられた複数のセルのうち、エミッタワイヤのボンディング部Ｗ１又はＷ２直下に位置するセルの縦断面構造、図３にエミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルの縦断面構造、さらに図２及び図３におけるＡ−Ａ線に沿う横断面構造の一例を図４に、他の例を図５にそれぞれ示す。
【００２５】
エミッタワイヤのボンディング部Ｗ１又はＷ２直下に位置するセルの縦断面構造は、図８を用いて説明した従来のセルの構造と同様であり、説明を省略する。
【００２６】
エミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルの縦断面構造は、図３に示されているように、拡散領域８ａの面積がエミッタワイヤのボンディング部直下のセルの拡散領域８よりも大きく設定されている。このように、拡散領域８ａの面積が大きいことにより、エミッタワイヤのボンディング部直下のセルよりも閾値が高くなる。ここで、エミッタワイヤのボンディング部Ｗ１又はＷ２直下に位置するセルの閾値は、定格の閾値に合致させることとする。
【００２７】
上記構造を採用したことにより、ターンオフ時にホール電流が効率よくエミッタ電極２からエミッタワイヤを介して外部へ排出されるので、フォールタイムが減少しスイッチング損失を低減させることができる。
【００２８】
また、ターンオン特性及び動作特性は、要求されている規格に合わせたエミッタワイヤ直下のセルの閾値特性でチップ全体が動作することにより、損なわれるおそれがない。従って、必要な動作特性を維持し、定常損失の低減化を損なうことなく、スイッチング損失の低減を実現することが可能である。
【００２９】
ここで、エミッタワイヤのボンディング部Ｗ１又はＷ２直下のセルの拡散領域８の面積と、エミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルの拡散領域８ａの面積とは、図４に示されたように連続的に変化してもよく、あるいは図５に示されたように段階的に不連続に変化してもよい。
【００３０】
また、図１にはエミッタワイヤが１本の場合のボンディング部Ｗ１、あるいは２本の場合のボンディング部Ｗ２がそれぞれ示されているが、３本以上エミッタワイヤが接続される場合にも本発明を適用することができる。いずれの場合であっても、エミッタワイヤのボンディング部直下のセルよりエミッタワイヤのボンディング部から離れた位置のセルの方が閾値が高くなるように設定されていればよい。
【００３１】
上述した実施の形態は一例であり、本発明を限定するものではない。上記実施の形態では、エミッタワイヤのボンディング部直下に位置するセルとワイヤのボンディング部直下から離れた位置にあるセルとの間で閾値を変えるため、エミッタ電極２とベース領域７とを接続する拡散領域８、８ａの面積を変えている。しかし、他の手法を用いて閾値を変えることもできる。
【００３２】
例えば、拡散層８の面積を変えずに不純物濃度のみを変える手法、又は拡散層８の面積及び不純物濃度を共に変える手法、あるいはベース領域７の不純物濃度を変える手法のいずれかにより、閾値を変えてもよい。
【００３３】
【発明の効果】
以上説明したように、本発明の半導体装置は、エミッタワイヤのボンディング部からの距離が近いセルより遠いセルの閾値が高く設定されていることにより、動作特性及び定常損失に影響を与えることなく、ターンオフ時において従来は残存し易かったエミッタワイヤのボンディング部から離れたセルにおけるホール電流が短時間でエミッタワイヤを介して外部に排出されるので、フォールタイムが減少しスイッチング損失を低減させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＩＧＢＴのチップの平面構成を示した上面図。
【図２】同ＩＧＢＴに設けられた複数のセルのうち、エミッタワイヤのボンディング部直下に位置するセルの縦断面構成を示した縦断面図。
【図３】同ＩＧＢＴにおけるエミッタワイヤのボンディング部から離れた位置にあるセルの縦断面構成を示した縦断面図。
【図４】図２及び図３におけるＡ−Ａ線に沿う横断面及び縦断面構造の一例を示す斜視図。
【図５】図２及び図３におけるＡ−Ａ線に沿う横断面及び縦断面構造の他の例を示す斜視図。
【図６】同ＩＧＢＴにおけるセルの閾値とエミッタワイヤのボンディング部までの距離との関係を示すグラフ。
【図７】従来のＩＧＢＴのチップの平面構成を示した上面図。
【図８】同ＩＧＢＴにおける各セルの縦断面構成を示した縦断面図。
【図９】同ＩＧＢＴの回路構成を示した回路図。
【図１０】図８におけるＢ−Ｂ線に沿う横断面及び縦断面構造の一例を示す斜視図。
【符号の説明】
１ Ｎ-型半導体基板
２ エミッタ電極
３ ゲート電極
４ ゲート配線
５ Ｎ+型バッファ層
６ Ｐ+型コレクタ層
７ Ｐ型ベース層
８、８ａ Ｐ+型拡散領域
９ Ｎ+型エミッタ領域
１０ ゲート酸化膜
１１ 多結晶シリコンゲート電極
１２ 層間膜
１３ コレクタ電極
Ｗ１、Ｗ２ エミッタワイヤのボンディング部
【発明の属する技術分野】
本発明は半導体装置に関し、特にＭＯＳゲートで駆動する絶縁ゲート型バイポーラ半導体装置（以下、ＩＧＢＴという）に関するものである。
【０００２】
【従来の技術】
従来技術のＩＧＢＴの構成の一例として、図７にトレンチＩＧＢＴのチップの上面を、図８にこのチップに設けられた各々のセルの縦断面構造を、さらに図９に回路構成をそれぞれ示し、このトレンチＩＧＢＴの製造方法について述べる。
【０００３】
Ｐ+型コレクタ層６、Ｎ+型バッファ層５、及びＮ-型基板１を有するＰ+／Ｎ+／Ｎ-型エピタキシャルウェーハのＮ-型基板１の表面上に、Ｐ型ベース領域１０７、Ｐ+型拡散領域１０８、Ｎ+型エミッタ領域９を不純物拡散により形成する。
【０００４】
次に、Ｐ型ベース領域１０７とＮ+型エミッタ領域９とを突き抜けてトレンチを形成し、トレンチ側壁にゲート酸化膜１０を形成し、そのトレンチ内に多結晶シリコンゲート電極１１を埋め込む。
【０００５】
さらにその表面上に、層間膜１２を形成してパターニングし、Ｎ+型エミッタ領域９とＰ+型拡散領域１０８の表面を開口し、基板１の裏面側からコレクタ電極１３、表面側からエミッタ電極２を形成し、さらにＩＧＢＴ全体のゲート電極３及びゲート配線４を形成する。ここで、図７において、エミッタ電極２の下方に位置する複数本の多結晶シリコンゲート電極１１に沿って、図８に示された構成を有する複数のセルがそれぞれ配置されている。
【０００６】
【発明が解決しようとする課題】
しかし、従来のＩＧＢＴには次のような損失特性に関する問題があった。
【０００７】
ＩＧＢＴの損失には、定常損失とスイッチング損失とが存在し、これらの損失の低減を図ることが要求されている。
【０００８】
従来は、ＩＧＢＴのチップにおける各セルを微細化することでオン電圧（ＶＣＥ（Ｓａｔ））を低下させ、定常損失の低減を図ってきた。
【０００９】
一方、スイッチング損失は、ターンオフ時のテイル損失を低下することにより行われてきた。
【００１０】
ところで、オン電圧の低下はトレンチゲート構造の採用によるセルの微細化によって達成されてきた。しかし、ターンオフ時のテイル損失の低下は、例えば電子線を照射して結晶欠陥を増加させ、ホール電流を短時間で消滅させるライフタイムコントロールという手法により図られてきた。この手法によれば、キャリア濃度が低減しテイル損失は低下するが、一方のオン電圧の低下には逆効果となる。このように、トータル損失として、オン電圧の低下とテイル損失の低下とはトレードオフの関係にあり、テイル損失の低下は十分に実現されていなかった。
【００１１】
本発明は上記事情に鑑み、定常損失の低減化及び動作特性を損なうことなく、スイッチング損失の低下を実現することが可能な半導体装置を提供することを目的とする。
【００１２】
【課題を解決する手段】
本発明の半導体装置は、複数のセルが設けられ、各々の前記セルのエミッタ領域が共通のエミッタ電極を介して少なくとも１本のエミッタワイヤに少なくとも１箇所のボンディング部において接続された絶縁ゲート型バイポーラ半導体装置であって、前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が閾値が高いことを特徴としている。
【００１３】
又は本発明の半導体装置は、前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が、表面に一導電型の拡散層が形成された一導電型のベース領域における前記ベース領域の不純物濃度が高いことを特徴とする。
【００１４】
あるいは本発明の半導体装置は、前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が、一導電型のベース領域の表面に形成され、前記ベース領域と前記エミッタ電極とを接続する一導電型の前記拡散領域の不純物濃度が高いことを特徴とする。
【００１６】
ここでセルの閾値、前記ベース領域の不純物濃度、前記拡散領域の不純物濃度は、前記ボンディング部からの距離に従って連続的に変化してもよい。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
従来は、ＩＧＢＴにおける各セルの閾値を全て均一に設計し均一に動作させていた。
【００１８】
即ち、図７において、エミッタ電極２にボンディング接続されたエミッタワイヤのボンディング部（ここで、１箇所接続する場合のエミッタワイヤのボンディング部をＷ１、２箇所接続する場合のエミッタワイヤのボンディング部をＷ２で示す）から各々のセルまでの距離にかかわらず、全て均一に図８に示される縦断面構造を有するようにセルを構成していた。
【００１９】
これに対し本実施の形態では、図１に示されたエミッタワイヤのボンディング部Ｗ１あるいはＷ２直下のセルよりも、エミッタワイヤのボンディング部Ｗ１又はＷ２から離れるに従ってセルの閾値が高くなるように設定している点に特徴がある。
【００２０】
例えば、エミッタワイヤＷ１又はＷ２のボンディング部と、閾値Ｖthとの関係を示した図６のように、ボンディング部直下（距離ゼロ）のときは閾値Ｖthが４［Ｖ］で、距離が離れるに従って閾値が大きくなり、距離が２［ｍｍ］のとき約７［Ｖ］となる。
【００２１】
これにより、ターンオフ時において、エミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルにおいて従来残留していたホール電流が、ワイヤ直下のセルとほぼ同じタイミングで効率よくエミッタ電極２からエミッタワイヤを介して外部に排出されるので、フォールタイムが短縮しスイッチング損失が低減することになる。
【００２２】
また、ターンオン特性およびＶＣＥ（Ｓａｔ）特性は、本来の規格に合わせたエミッタワイヤのボンディング部直下に位置するセルの閾値特性で動作するので、要求されている動作特性及び定常損失の低減化を損なうおそれがない。
【００２３】
すなわち、本実施の形態により、定常損失の低減及び動作特性を損なうことなくスイッチング損失を十分に低減することが可能である。
【００２４】
図１に本実施の形態によるトレンチＩＧＢＴのチップを上面から見た平面構成、図２に同ＩＧＢＴのチップに設けられた複数のセルのうち、エミッタワイヤのボンディング部Ｗ１又はＷ２直下に位置するセルの縦断面構造、図３にエミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルの縦断面構造、さらに図２及び図３におけるＡ−Ａ線に沿う横断面構造の一例を図４に、他の例を図５にそれぞれ示す。
【００２５】
エミッタワイヤのボンディング部Ｗ１又はＷ２直下に位置するセルの縦断面構造は、図８を用いて説明した従来のセルの構造と同様であり、説明を省略する。
【００２６】
エミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルの縦断面構造は、図３に示されているように、拡散領域８ａの面積がエミッタワイヤのボンディング部直下のセルの拡散領域８よりも大きく設定されている。このように、拡散領域８ａの面積が大きいことにより、エミッタワイヤのボンディング部直下のセルよりも閾値が高くなる。ここで、エミッタワイヤのボンディング部Ｗ１又はＷ２直下に位置するセルの閾値は、定格の閾値に合致させることとする。
【００２７】
上記構造を採用したことにより、ターンオフ時にホール電流が効率よくエミッタ電極２からエミッタワイヤを介して外部へ排出されるので、フォールタイムが減少しスイッチング損失を低減させることができる。
【００２８】
また、ターンオン特性及び動作特性は、要求されている規格に合わせたエミッタワイヤ直下のセルの閾値特性でチップ全体が動作することにより、損なわれるおそれがない。従って、必要な動作特性を維持し、定常損失の低減化を損なうことなく、スイッチング損失の低減を実現することが可能である。
【００２９】
ここで、エミッタワイヤのボンディング部Ｗ１又はＷ２直下のセルの拡散領域８の面積と、エミッタワイヤのボンディング部Ｗ１又はＷ２から離れた位置にあるセルの拡散領域８ａの面積とは、図４に示されたように連続的に変化してもよく、あるいは図５に示されたように段階的に不連続に変化してもよい。
【００３０】
また、図１にはエミッタワイヤが１本の場合のボンディング部Ｗ１、あるいは２本の場合のボンディング部Ｗ２がそれぞれ示されているが、３本以上エミッタワイヤが接続される場合にも本発明を適用することができる。いずれの場合であっても、エミッタワイヤのボンディング部直下のセルよりエミッタワイヤのボンディング部から離れた位置のセルの方が閾値が高くなるように設定されていればよい。
【００３１】
上述した実施の形態は一例であり、本発明を限定するものではない。上記実施の形態では、エミッタワイヤのボンディング部直下に位置するセルとワイヤのボンディング部直下から離れた位置にあるセルとの間で閾値を変えるため、エミッタ電極２とベース領域７とを接続する拡散領域８、８ａの面積を変えている。しかし、他の手法を用いて閾値を変えることもできる。
【００３２】
例えば、拡散層８の面積を変えずに不純物濃度のみを変える手法、又は拡散層８の面積及び不純物濃度を共に変える手法、あるいはベース領域７の不純物濃度を変える手法のいずれかにより、閾値を変えてもよい。
【００３３】
【発明の効果】
以上説明したように、本発明の半導体装置は、エミッタワイヤのボンディング部からの距離が近いセルより遠いセルの閾値が高く設定されていることにより、動作特性及び定常損失に影響を与えることなく、ターンオフ時において従来は残存し易かったエミッタワイヤのボンディング部から離れたセルにおけるホール電流が短時間でエミッタワイヤを介して外部に排出されるので、フォールタイムが減少しスイッチング損失を低減させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＩＧＢＴのチップの平面構成を示した上面図。
【図２】同ＩＧＢＴに設けられた複数のセルのうち、エミッタワイヤのボンディング部直下に位置するセルの縦断面構成を示した縦断面図。
【図３】同ＩＧＢＴにおけるエミッタワイヤのボンディング部から離れた位置にあるセルの縦断面構成を示した縦断面図。
【図４】図２及び図３におけるＡ−Ａ線に沿う横断面及び縦断面構造の一例を示す斜視図。
【図５】図２及び図３におけるＡ−Ａ線に沿う横断面及び縦断面構造の他の例を示す斜視図。
【図６】同ＩＧＢＴにおけるセルの閾値とエミッタワイヤのボンディング部までの距離との関係を示すグラフ。
【図７】従来のＩＧＢＴのチップの平面構成を示した上面図。
【図８】同ＩＧＢＴにおける各セルの縦断面構成を示した縦断面図。
【図９】同ＩＧＢＴの回路構成を示した回路図。
【図１０】図８におけるＢ−Ｂ線に沿う横断面及び縦断面構造の一例を示す斜視図。
【符号の説明】
１ Ｎ-型半導体基板
２ エミッタ電極
３ ゲート電極
４ ゲート配線
５ Ｎ+型バッファ層
６ Ｐ+型コレクタ層
７ Ｐ型ベース層
８、８ａ Ｐ+型拡散領域
９ Ｎ+型エミッタ領域
１０ ゲート酸化膜
１１ 多結晶シリコンゲート電極
１２ 層間膜
１３ コレクタ電極
Ｗ１、Ｗ２ エミッタワイヤのボンディング部
Claims (6)
- 複数のセルが設けられ、各々の前記セルのエミッタ領域が共通のエミッタ電極を介して少なくとも１本のエミッタワイヤに少なくとも１箇所のボンディング部において接続された絶縁ゲート型バイポーラ半導体装置において、
前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が閾値が高いことを特徴とする半導体装置。 - 複数のセルが設けられ、各々の前記セルのエミッタ領域が共通のエミッタ電極を介して少なくとも１本のエミッタワイヤに少なくとも１箇所のボンディング部において接続された絶縁ゲート型バイポーラ半導体装置において、
前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が、表面に一導電型の拡散層が形成された一導電型のベース領域における前記ベース領域の不純物濃度が高いことを特徴とする半導体装置。 - 複数のセルが設けられ、各々の前記セルのエミッタ領域が共通のエミッタ電極を介して少なくとも一本のエミッタワイヤに少なくとも１箇所のボンディング部において接続された絶縁ゲート型バイポーラ半導体装置において、
前記ボンディング部からの距離が近いセルより、前記ボンディング部からの距離が遠いセルの方が、一導電型のベース領域の表面に形成され、前記ベース領域と前記エミッタ電極とを接続する一導電型の前記拡散領域の不純物濃度が高いことを特徴とする半導体装置。 - 前記セルの閾値は、前記ボンディング部からの距離に従って連続的に変化することを特徴とする請求項１記載の半導体装置。
- 前記ベース領域の不純物濃度は、前記ボンディング部からの距離に従って連続的に変化することを特徴とする請求項２記載の半導体装置。
- 前記拡散領域の不純物濃度は、前記ボンディング部からの距離に従って連続的に変化することを特徴とする請求項３記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000320526A JP3708014B2 (ja) | 2000-10-20 | 2000-10-20 | 半導体装置 |
| US09/981,870 US6441406B1 (en) | 2000-10-20 | 2001-10-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000320526A JP3708014B2 (ja) | 2000-10-20 | 2000-10-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134750A JP2002134750A (ja) | 2002-05-10 |
| JP3708014B2 true JP3708014B2 (ja) | 2005-10-19 |
Family
ID=18798798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000320526A Expired - Fee Related JP3708014B2 (ja) | 2000-10-20 | 2000-10-20 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6441406B1 (ja) |
| JP (1) | JP3708014B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906354B2 (en) * | 2001-06-13 | 2005-06-14 | International Business Machines Corporation | T-RAM cell having a buried vertical thyristor and a pseudo-TFT transfer gate and method for fabricating the same |
| US8674375B2 (en) * | 2005-07-21 | 2014-03-18 | Cree, Inc. | Roughened high refractive index layer/LED for high light extraction |
| JP5582043B2 (ja) * | 2011-01-19 | 2014-09-03 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP2013115223A (ja) | 2011-11-29 | 2013-06-10 | Toyota Motor Corp | 半導体装置 |
| JP6311723B2 (ja) * | 2013-12-16 | 2018-04-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102014110681B4 (de) * | 2014-07-29 | 2019-06-06 | Infineon Technologies Ag | Rückwärts leitender igbt und herstellungsverfahren dafür |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1247293B (it) * | 1990-05-09 | 1994-12-12 | Int Rectifier Corp | Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione |
| JPH0563202A (ja) | 1991-09-02 | 1993-03-12 | Fuji Electric Co Ltd | 半導体装置 |
| JP3384198B2 (ja) * | 1995-07-21 | 2003-03-10 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
-
2000
- 2000-10-20 JP JP2000320526A patent/JP3708014B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-19 US US09/981,870 patent/US6441406B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020089015A1 (en) | 2002-07-11 |
| JP2002134750A (ja) | 2002-05-10 |
| US6441406B1 (en) | 2002-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5357370B2 (ja) | 半導体デバイス | |
| US7541642B2 (en) | Semiconductor device with a gate electrode including a pair of polysilicon layers | |
| US5304821A (en) | MOS-gate-turnoff thyristor | |
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| US20030141542A1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JP2002353452A (ja) | 電力用半導体素子 | |
| JP2001077357A (ja) | 半導体装置 | |
| WO2006134810A1 (ja) | 半導体デバイス | |
| CN111668212B (zh) | 半导体装置 | |
| JPH01218067A (ja) | バイポーラ型半導体スイッチング装置 | |
| JP3708014B2 (ja) | 半導体装置 | |
| JP2008042073A (ja) | 半導体装置 | |
| US7535040B2 (en) | Insulated gate semiconductor device and method for manufacturing same | |
| CN101714573A (zh) | 绝缘栅双极晶体管 | |
| US5336907A (en) | MOS gate controlled thyristor having improved turn on/turn off characteristics | |
| JP2004363477A (ja) | 絶縁ゲート型半導体装置 | |
| JP3371836B2 (ja) | 半導体装置 | |
| JP2024056259A (ja) | トレンチゲートタイプｉｇｂｔ | |
| JP2001044415A (ja) | サイリスタを有する半導体装置及びその製造方法 | |
| JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
| US20230420527A1 (en) | Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices | |
| US20230231042A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4042617B2 (ja) | 絶縁ゲート型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |