[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4003070A1 - Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper - Google Patents

Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper

Info

Publication number
DE4003070A1
DE4003070A1 DE19904003070 DE4003070A DE4003070A1 DE 4003070 A1 DE4003070 A1 DE 4003070A1 DE 19904003070 DE19904003070 DE 19904003070 DE 4003070 A DE4003070 A DE 4003070A DE 4003070 A1 DE4003070 A1 DE 4003070A1
Authority
DE
Germany
Prior art keywords
die
soldering
substrate
solder
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19904003070
Other languages
English (en)
Inventor
Herbert Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19904003070 priority Critical patent/DE4003070A1/de
Publication of DE4003070A1 publication Critical patent/DE4003070A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

In der Halbleitertechnik werden bekanntlich Halbleiter­ körper von Halbleiterbauelementen wie z. B. Transisto­ ren oder Dioden auf einen Trägerkörper aufgelötet. Da­ bei kommt es darauf an, daß der Halbleiterkörper lun­ kerfrei auf den Trägerkörper aufgelötet wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Auflöten eines Halbleiterkörpers auf einen Träger­ körper anzugeben, welches ein lunkerfreies Auflöten des Halbleiterkörpers auf den Trägerkörper gewährleistet. Diese Aufgabe wird durch ein Verfahren mit den Merkma­ len des Anspruchs 1 gelöst.
Die Erfindung wird im folgenden an einem Ausführungs­ beispiel erläutert.
Das Ausführungsbeispiel befaßt sich mit dem Auflöten des Halbleiterkörpers eines Transistors auf eine Trä­ gerplatte, die bei einem Transistor auch als Kollektor­ platte bezeichnet wird, weil der Halbleiterkörper eines Transistors den Leitungstyp der Kollektorzone hat und deshalb auch als Kollektorkörper bezeichnet wird. Die­ ser Kollektorkörper wird auf die Kollektorplatte auf­ gelötet, die im allgemeinen als Kollektoranschluß ver­ wendet wird. Die Basiszone und die Emitterzone werden auf der der Kollektorplatte gegenüberliegenden Oberflä­ chenseite in den Kollektorkörper eingebracht.
Gemäß der Erfindung wird der Halbleiterkörper 1 des Transistors vor dem Auflöten auf einen Trägerkörper (Kollektorplatte) nach der Fig. 1 vorbelotet. Das Vor­ beloten des Halbleiterkörpers 1 erfolgt gemäß der Fig. 1 auf derjenigen Oberflächenseite, mit der der Halbleiterkörper 1 auf den Trägerkörper aufgelötet wird. Diese Oberflächenseite weist in der Fig. 1 nach oben. Das Vorbeloten des Halbleiterkörpers 1 erfolgt nach der Fig. 1 dadurch, daß ein Lot 2 in reduzieren­ der Atmosphäre auf den Halbleiterkörper 1 aufgeschmol­ zen wird. Die Temperatur wird beim Vorbeloten so ge­ wählt, daß das Lot 2 nicht zerfließt, sondern gemäß der Fig. 1 eine Kuppe bildet. Beim Aufschmelzen muß eine Ronde gebildet werden und somit kein Band, sonst bildet sich keine gleichmäßige Kuppe aus. Das lunkerfreie Lö­ ten ist deshalb erforderlich, damit zwischen dem Halb­ leiterkörper und dem Trägerkörper ein möglichst guter elektrischer Kontakt erzielt wird, und außerdem soll z. B. bei Leistungstransistoren eine gute Wärmeleitung vom Halbleiterkörper zum Trägerkörper erfolgen. Auch dafür ist eine lunkerfreie Lötung erforderlich.
Während die Fig. 1 den vorbeloteten Halbleiterkörper 1 mit der Lotkuppe 2 im Querschnitt zeigt, zeigt die Fig. 2 den vorbeloteten Halbleiterkörper 1 in der Drauf­ sicht.
Nach dem Vorbeloten gemäß den Fig. 1 und 2 wird der vorbelotete Halbleiterkörper 1 gemäß der Fig. 3 auf den Trägerkörper 3 aufgelötet. Beim Auflöten des vorbe­ loteten Halbleiterkörpers 1 zeigt die Lotkuppe 2 gemäß der Fig. 3 nach unten, d. h. der vorbelotete Halblei­ terkörper 1 wird mit seiner vorbeloteten Seite, die bei der Fig. 3 nach unten weist, auf die Kollektorplatte 3 aufgelegt und mit der Kollektorplatte 3 verlötet. We­ sentlich ist, daß beim Auflöten des vorbeloteten Halb­ leiterkörpers 1 auf den Trägerkörper 3 sich der Träger­ körper 3 unter dem vorbeloteten Halbleiterkörper 1 be­ findet, und nicht umgekehrt.
Die Kollektorplatte 3 besteht beispielsweise aus Kup­ fer. Sie wird so vorbehandelt, daß eine gute Benetzung gewährleistet ist. Um dies zu erreichen, wird die Kol­ lektorplatte rauhgebeizt und beispielsweise mattver­ nickelt. Dies geschieht am besten stromlos.
Wie bereits zum Ausdruck gebracht, muß der Trägerkörper beim Verlöten mit dem vorbeloteten Halbleiterkörper un­ ten liegen. Erfolgt die Lötung umgekehrt, so entstehen Lunker. Der Schmelzvorgang beim Löten beginnt am höchsten Punkt der Lotkuppe und verdrängt somit das beim Löten vorherrschende Gas nach außen. Dadurch wird die Entstehung von Lunkern vermieden.
Im Ausführungsbeispiel wird beispielsweise eine Blei-/Zinnlegierung (z. B. Pb/Sn 60/40) verwendet. Das Löten erfolgt beispielsweise in einem Durchlaufofen.

Claims (6)

1. Verfahren zum Auflöten eines Halbleiterkörpers auf einen Trägerkörper, dadurch gekennzeichnet, daß dieje­ nige Oberflächenseite des Halbleiterkörpers, mit der der Halbleiterkörper auf den Trägerkörper aufgelötet wird, vor dem Auflöten des Halbleiterkörpers vorbelotet wird, daß die Temperatur beim Vorbeloten so gewählt wird, daß das auf den Halbleiterkörper aufgebrachte Lot nicht zerfließt, sondern eine Kuppe bildet, und daß der Halbleiterkörper mit der Kuppe nach unten auf den unter dem Halbleiterkörper befindlichen Trägerkörper aufgelö­ tet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Vorbeloten und/oder das Auflöten in reduzieren­ der Atmosphäre erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß das Auflöten des Halbleiterkörpers auf den Trägerkörper in reduzierender Atmosphäre erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Trägerkörper aus Kupfer be­ steht.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Lot aus einer Blei-/Zinn-Legie­ rung besteht.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Trägerkörper auf der dem Halb­ leiterkörper zugewandten Seite rauhgebeizt und ver­ nickelt wird.
DE19904003070 1990-02-02 1990-02-02 Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper Ceased DE4003070A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904003070 DE4003070A1 (de) 1990-02-02 1990-02-02 Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904003070 DE4003070A1 (de) 1990-02-02 1990-02-02 Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper

Publications (1)

Publication Number Publication Date
DE4003070A1 true DE4003070A1 (de) 1991-08-08

Family

ID=6399275

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904003070 Ceased DE4003070A1 (de) 1990-02-02 1990-02-02 Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper

Country Status (1)

Country Link
DE (1) DE4003070A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10304469A1 (de) * 2003-02-04 2004-08-19 FNE Forschungsinstitut für Nichteisen-Metalle Freiberg GmbH Weichlotlegierungszusammensetzung, Weichlotlegierung, Verwendung einer Weichlotlegierungszusammensetzung und Verfahren zum Herstellen einer Weichlotlegierung
DE102013105079A1 (de) * 2013-05-17 2014-12-18 Koki Technik Transmission Systems Gmbh Verfahren zur Herstellung einer Schaltwelle

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD125559A1 (de) * 1976-04-08 1977-05-04
DE3042085C2 (de) * 1979-11-12 1984-09-13 Hitachi, Ltd., Tokio/Tokyo Halbleiteranordnung
DE3442538A1 (de) * 1983-12-21 1985-07-04 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Verfahren zum loeten von halbleiterbauelementen
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes
DE3412742C1 (de) * 1984-04-05 1985-10-10 Kernforschungsanlage Jülich GmbH, 5170 Jülich Verfahren und Vorrichtung zur Vorbereitung von Metallflaechen fuer thermische Fuegeverfahren
DE3513530A1 (de) * 1984-06-01 1985-12-05 Bbc Brown Boveri & Cie Verfahren zur herstellung von leistungshalbleitermodulen mit isoliertem aufbau
DD240347A1 (de) * 1985-08-19 1986-10-29 Pentacon Dresden Veb Verfahren zum verbinden flexibler gedruckter verdrahtungsstrukturen
DD246263A1 (de) * 1986-01-20 1987-06-03 Inst Fuer Nachrichtentechnik Verfahren zum herstellen von metallhuegeln an anschlussflaechen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD125559A1 (de) * 1976-04-08 1977-05-04
DE3042085C2 (de) * 1979-11-12 1984-09-13 Hitachi, Ltd., Tokio/Tokyo Halbleiteranordnung
DE3442538A1 (de) * 1983-12-21 1985-07-04 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Verfahren zum loeten von halbleiterbauelementen
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes
DE3412742C1 (de) * 1984-04-05 1985-10-10 Kernforschungsanlage Jülich GmbH, 5170 Jülich Verfahren und Vorrichtung zur Vorbereitung von Metallflaechen fuer thermische Fuegeverfahren
DE3513530A1 (de) * 1984-06-01 1985-12-05 Bbc Brown Boveri & Cie Verfahren zur herstellung von leistungshalbleitermodulen mit isoliertem aufbau
DD240347A1 (de) * 1985-08-19 1986-10-29 Pentacon Dresden Veb Verfahren zum verbinden flexibler gedruckter verdrahtungsstrukturen
DD246263A1 (de) * 1986-01-20 1987-06-03 Inst Fuer Nachrichtentechnik Verfahren zum herstellen von metallhuegeln an anschlussflaechen

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
- CHASE, E.N. *
- Reflow Solder Joint with Extended Height. In: IBM Technical Disclosure Bulletin, Vol. 28, No. 7, Dec. 1985, S. 2871 *
- TAN, K.S. *
BOSE, D.: Rapidly Solidified Solder Foil for Die Attachment Application. In: Solid State Technology, April 1986, S. 165-168 *
Dry Soldering Process using Halogenated Gas. In: IBM Technical Disclosure Bulletin, Vol. 27, No. 11, April 1985, S. 6513 *
MASCH, K.G.: Semiconductor Solder reflow Chip Substrate Joining. In: IBM Techni- cal Disclosure Bulletin, Vol. 16, No. 8, Jan. 1974, S. 2675 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10304469A1 (de) * 2003-02-04 2004-08-19 FNE Forschungsinstitut für Nichteisen-Metalle Freiberg GmbH Weichlotlegierungszusammensetzung, Weichlotlegierung, Verwendung einer Weichlotlegierungszusammensetzung und Verfahren zum Herstellen einer Weichlotlegierung
DE102013105079A1 (de) * 2013-05-17 2014-12-18 Koki Technik Transmission Systems Gmbh Verfahren zur Herstellung einer Schaltwelle

Similar Documents

Publication Publication Date Title
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE1665648B1 (de) Verfahren zur gegenseitigen elektrischen Verbindung von Schaltungen
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE2748350A1 (de) Waermeableitvorrichtung fuer monolithisch integrierte halbleiterschaltungen
DE2229070A1 (de) Verfahren zum befestigen eines halbleiterkoerpers an einem substrat
DE1807615A1 (de) Verfahren zur Formung und Befestigung von Befestigungspunkten auf Werkstuecken
DE69706720T2 (de) Höckerloses Verfahren zur Verbindung von inneren Leitern mit integrierten Halbleiterschaltungen
DE1052572B (de) Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
DE3040867C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4003070A1 (de) Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper
DE2318736A1 (de) Verfahren zum abdichten von umhuellungen fuer elektrische teile
DE3137570A1 (de) Verfahren zum direkten verbinden von kupferteilen mit oxidkeramiksubstraten
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
DE2238569C3 (de) Verfahren zum Löten einer Halbleiterplatte
DE2728330A1 (de) Verfahren zum verloeten von kontaktteilen und/oder halbleiterplaettchen
DE1083936B (de) Elektrische Halbleitervorrichtung fuer groessere Leistungen und Verfahren zur Herstellung einer solchen Vorrichtung
AT203550B (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP0675531B1 (de) Verfahren zum elektrisch leitfähigen Verbinden von Kontakten
DE1930545A1 (de) Halbleitervorrichtung,insbesondere Packungsaufbau fuer eine Halbleitervorrichtung
DE2934299A1 (de) Verfahren zum verbinden eines kontaktteils aus hochschmelzendem metall mit einem halbleiterkoerper
AT212379B (de) Verfahren zur Herstellen eines Halbleiterbauelementes
DE2237616A1 (de) Verfahren zum einschmelzen eines halbleiterbauelementes in ein glasgehaeuse
AT227840B (de) Halbleiteranordnung
DE2355501C3 (de) Verfahren zur Herstellung von Lötstellen mit einem Weichlot auf einer Goldschicht

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection