DE3327114C2

DE3327114C2 - Pulsgenerator zur Erzeugung von Abtastimpulsen

Info

Publication number: DE3327114C2
Application number: DE3327114A
Authority: DE
Inventors: Shigenori Fukaya Saitama Tokumitsu
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-07-30
Filing date: 1983-07-27
Publication date: 1985-08-22
Also published as: KR860000093B1; KR840005645A; JPS63996B2; US4594516A; DE3327114A1; GB2124857B; GB8319775D0; JPS5923983A; GB2124857A

Abstract

Durch Frequenzteilung eines Taktsignals (S1) der Frequenz 8f ↓S ↓C erzeugt ein erster fünfstufiger Ringzähler (12) ein erstes Signal der Frequenz (4/5)f ↓S ↓C. Durch entsprechende Frequenzteilung des invertierten Taktsignals erzeugt ein zweiter fünfstufiger Ringzähler (14) ein zweites Signal der Frequenz (4/5)f ↓S ↓C. Eine erste Abtastpulsausgangsschaltung (13) erzeugt aus dem ersten Signal einen ersten Abtastpuls (SP1), eine zweite Abtastpulsausgangsschaltung (16) aus dem zweiten Signal einen zweiten Abtastpuls (SP2). Eine Phasenkorrekturschaltung (18) bewirkt eine Synchronisation des Zählbetriebs des ersten Ringzählers (12) mit einem Taktsynchronsignal (CR). Hierzu wird die Phase des ersten Signals in Stufen der Periode des Taktsignals (S1) verschoben. Nach dieser Phasenkorrektur ist das erste Signal mit dem Taktsynchronsignal synchronisiert, wobei seine Phase gegenüber der des Taktsynchronsignals zwischen 0 und 35 ns verzögert ist. Ein Diskriminator (19) unterteilt diesen Bereich in zwei Unterscheidungszonen von je 17,5 ns. Der Diskriminator (19) entscheidet, in welcher dieser beiden Unterscheidungszonen das erste Signal auftritt und steuert einen Abtastpuls-Umschalter (17) abhängig von dieser Entscheidung.

Description

Die Erfindung betrifft einen Abtastimpulsgenerator gemäß Oberbegriff des Anspruchs 1.

Derartige Abtastimpulsgeneratoren Finden in jüngster Zeit mehr und mehr Verbreitung, weil sie beispielsweise Anwendung Finden in den derzeit zunehmende Bedeutung erlangenden Videotext-Systemen. Bekanntlieh kann man zusammen mit Fernsehsignalen auch Videotextsignale übertragen, die dann empfängerseitig mit Hilfe eines Decoders aus dem Fernsehsignal extrahiert und entschlüsselt werden, um auf dem Bildschirm dargestellt zu werden. Bestandteil des Videotextsignals ist ein Taktsynchronsignsl, welches eine Bezugr phase für das Videotextsignal festlegt

Im Empfänger wird das vom Fernsehsignal abgetrennte Videotextsignal mit einem Abtastimpulssignal abgetastet Die Videotextdaten werden in einen Pufferspeicher eingeschrieben und für die Darstellung auf dem S ^%hirm einer Bildröhre aufbereitet

Der Abtastpuls für die Abtastung des Videotextsigitals hat eine Frequenz von (8/5)/sc (wobei /sr die Frequenz des Farbträgers ist), was dasselbe wie die Bitrate des Videotextsignals ist. Der Abtastpuls wird allgemein dadurch gewonnen, daß ein freilaufender Puls der Frequenz (8/5)/cr mit dem Taktsynchronsignal synchronisiert wird.

Ein Pulsgenerator, der zur Erzeugung dieses Abtastpulses verwendet wird, ist im Textbuch gezeigt das auf der Konferenz des Institute of Television Engineers of Japan am 16. und 17. Juni 1981 benutzt wurde, und zwar im Abschnitt »the C aracter TV broadcasting & CAPTAIN system,(4) A receiver for the character TV broadcasting«. Dieser Pulsgenerator besitzt einen fünfstuFigen Ringzähler. Der Ringzähler wird von einem Taktimpuls mit einer Frequenz von 8/sc (1 Periode 0 35 ns) getrieben. Daher ist die Frequenz eines Zählerausgangssignals vom Ringzähler die gleiche wie die des Taktsynchronsignals, nämlich (4/5)/sc (1 Periode = 350 ns). Das Zählerausgangssignal wird verdoppelt, damit ein Puls mit einer Frequenz von (8/5)/sr (1 Periode = 175 ns) des Abtastpulses erhalten wird Damit das verdoppelte Ausgangssignals als Abtastpuls verwendet werden kann, wird der Zählbetrieb des Ringzählers so phasenkorrigiert daß er mit dem Taktsynchronsignal synchronisiert ist. Dies kann dadurch erfolgen, daß die Phase des Zählerausgangssignals in Stufen einer Periode (35 ns) des Taktsynchronsignals verschoben wird.

Bei diesem Pulsgenerator treten folgende Probleme auf. Die Phase des Videotextsignals hat während jeder Zeile eine bestimmte Lage. Die Phase verschiebt sich innerhalb eines Bereichs von ±0,35μ5. Wenn sich die Phase des Taktsynchronsignals (CR) ändert, wird die beschriebene Phasenkorrektur ausgeführt. Daher wird die Phase des Zählerausgangssignals vom Ringzähler in Stufen von 35 ns verschoben und ebenso auch die Phase das Abtastpulses in Stufen von 35 ns. Mit anderen Worten, der Abtastpuls zittert mit 35 ns. Da das Zittern des Abtastpulses zu Abtastfehlern bei der Datenabtastung führt, muß es so gering wie möglich sein. Selbst wenn beispielsweise die Phasenänderung des Taktsynchronsignals gering ist. wird die Phase des Pulses um 35 ns verschoben. Das Videotextsignal kann dann nicht mit optimaler Abtastphase abgetastet werden.

Zur Vermeidung dieses Problems kann man daran denken, die Frequenz des den Ringzähler treibenden Taktsignals höher als 8/sc zu machen. Vom Blickpunkt der Arbeitsgeschwindigkeit der Schaltungsteile ist eine solche Frequenzerhöhung aber unerwünscht Ferner muß bei Erhöhung der Frequenz des Taktsignals die Anzahl der Stufen des Ringzählers erhöht werHcn. Wenn dann eine große Phasendifferenz zwischen dem

Taktsynchronsignal und dem Ausgangssignal des Ringzählers auftritt, kann eine Phasenkorrektur nicht innerhalb der Dauer des Taktsynchronsignals beendet werden.

Aus der DE-OS 23 Ol 315 ist ein Abtastimpulsgenerator der eingangs genannten Art bekannt Ein Phasenvergleicher vergleicht das abzutastende Signal mit einem von einem freilaufenden Oszillator erzeugten und in seiner Frequenz von der Zähleiarichtung untersetzten Signal. Abhängig "on den jeweiligen Phasenverhältnissen gibt der Phasenvergleicher auf einen ersten Zähler Zählimpulse bei Voreilung oder auf einen zweiten Zähler Zähiimpulse bei Nachsilung. Bei Erreichen eines bestimmten Zählerstands in dem jeweiligen Zähler für Voreilung bzw. Nacheilung wird über einen Decodierer ein Flipflop gesetzt, und dessen Ausgangssignal steuert die Lage einer logischen »1« unter lauter Nullen innerhalb eines Schieberegisters. An jede Stufe des Schieberegisters ist ein Eingang eines Und-Glieds angeschlossen, dessen anderem Eingang das Signal jeweils einer Stufe einer Verzögerungsleitung zugeführt wird, welche γΛτι fiam ΠοτίΠοίηΓ ergcngict u/jrH_ ]ζ nachdem welche Stelle die logische »1« in dem Schieberegister f'nnimmt, wird ein mehr oder weniger stark verzögertes Signal von der Verzögerungsleitung abgegriffen und als Abtastimpulszug verwendet

Bei diesem bekannten Abtastimpulsgenerator wird die Verzögerungsleitung an fünf Stellen angezapft, und das Schieberegister besitzt eine entsprechende Anzahl von Stufen. Diese aus den oben erwähnten Gesichtspunkten notwendigerweise begrenzte Anzahl von Siufen der Verzögerungsleitung bedingt ebenfalls ein Zittern des Abtastimpulses, so daß es zu Abtastfehlern bei der Datenabtastung des Videotextsignals kommt

Der Erfindung liegt die Aufgabe zugrunde, einen AbtastimpuIsgeneraTor zu schaffen, bei dem ein Zittern (litter) der Abtastipulse ohne Erhöhung der Frequenz der der Zähleinrichtung zugeführten Taktimpulse verringert werden kann.

Diese Aufgabe wird bei einem Abtastimpulsgenerator der eingangs genannten Art durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Eine vorteilhafte Weiterbildung der Erfindung ist im Patentanspruch 2 angegeben.

Bei dem erfindungsgemäßen Abtastimpulsgenerator wird nicht nur — wie im Stand der Technik — ein Ringzähler verwendet, sondern ein zusäu.icher Ringzähler erzeugt Impulssignale, deren Phase gegenüber der Phase des vom ersten Ringzähler erzeugten Signals um eine halbe Periodendauer des Bezugssignals verschoben ist. Aus den Ausgangssignalei. der Ringzähler erzeugt der Impulserzeuger mehrere Abtastsignale, die gegeneinander um ein. halbe Periodendauer des Bezugssignals phasenverschoben sind. Diese Vielzahl von Signalen (mindestens zwei) steht dann zur Auswahl zur Verfügung. Aufgrund der erfindungsgemäßen Ausgestaltung des Abtastimpulsgenerators läßt sich das Ausmaß des Zi'terns des Abtastimpulses mindestens halbieren, so daß eine wesentlich sicherere Abtastung der Videetextdaten möglich ist.

Im folgenden werden Ausführungsbeispiele der Erfindung näher erläutert Es zeigt

F i g. ein Blockschaltbild eines Abtastimulsgenerators (im folgenden auch einfach als »Pulsgenerator« bezeichnet) gemäß einem ersten Ausführungsbeispiel der Erfindung,

F i g. 2 den Schaltungsaufbau des Pulsgenerators, von F i g. 1 im einzelnen.

F i g. 3 ein Impulsdiagramm zur Erläutera&g der Arbeitsweise der Ringzähler, die in den F i g. 1 und 2 gezeigt sind,

F i g. 4 ein Impulsdiagramm zur Erläuterung eines ersten und eines zweiten Torsignals G 1 und G 2,

Fig. 5 und 6 Impulsdiagramme zur Erläuterung der Arbeitsweise der in den F i g. 1 und 2 gezeigten Phasenkorrekturschaltung,

F i g. 7 sowie 8A bis 8C Impulsdiagramme zur Erläuterung der Arbeitsweise des in den F i g. 1 und 2 gezeigten Diskrhninators,

Fig. 9A bis 9D Impulsdiagramme zur Erläuterung der Arbeitsweise des Abtastpuls-LJmschalters, der in den F i g. 1 und 2 gezeigt ist,

F i g. 10 ein Impulsdiagramm zur Erläuterung der Arbeitsweise der Phasenkorrekturschaltung der F i g. 1 und 2 für den Fall, daß die Phasenverschiebung des ersten Torsignals berücksichtigt wird,

F i g. 11 ein Impulsdiagramm zur Erläuterung der Arbeitsweise der Phasenkorrekturschaltung der F i g. 1 und 2 für den Fall, daß die Phasenverschiebung des ersten Torsigna's und des Taktsynchrorsignals berücksichtigt wird,

Fig. 12 ein Blockschaltbild eines Pulsgenerators gemaß einem zweiten Ausführungsbeispiel der Erfindung, Fig. 13 den Schaltungsaufbau des Pulsgenerator von Fig. 12 im einzelnen,

Fig. 14. 15 sowie 16A bis 16D Impulsdiagramme zur Erläuterung der Arbeitsweise des in den Fig. 12 und 13 gezeigten Diskrimiantors,

Fig. 17 ein Impulsdiagramm von Abtastpulsen der Abtastpulsausgangsschaltungenund

Fig. 18A bis 18D Impulsdiagramme zur Erläuterung der Arbeitsweise des in den Fig. 12 und 13 gezeigten Abtastpuls-Umschalters.

F i g. 1 zeigt ein Blockschaltbild eines Pulsgenerators gemäß einer ersten Ausführungsform der Erfindung. F i g. 2 zeigt den Aufbau des Pulsgenerators im einzelnen.

In den Fig. 1 und 2 ist mit 11 eine sogenannte PLL-Schaltung, das heißt eine Phasenregelschleife bezeichnet ~5ie PLL-Schaltung 11 empfängt ein Signa! einer Frequenz fsc und erzeugt ein Signal S1 einer Frequenz 8 fsc (1 Periode = 35 ns). Das Signal Sl wird einem fünfstufigen Ringzähler 12 geliefert Der Ringzähler 12 enthält ein UND-Glied 121 sowie JK-Flipflops 122 bis 127. Die JK-Flipflops 122 bis 127 empfangen als Taktsignal das Signal S1 von der PLL-Schaltung 11 über das UND-Glied 121 und erzeugen jeweilige Signale einer Frequenz von (4/5)/« (1 Periode = 350 ns). Die Ausgangssignale der JK-Flipflops 122 bis 126 sind in diesem Fall gegeneinander um 35 ns phasenverschoben. In Fig. 3 ist nur das Ausgangssignal S2 des JK-Flipflops 126 al* sin typisches Ausgangssignal gezeigt. Das JK-Flipflop 127 liefert das Ausgangssignal des Ringzählers 12 an eine Phasenk^Tekturschaltung 18 und an einer Diskriminator 19, die später noch beschrieben werden.

Eine erste Abtastpulsausgangsschaltung 13 enthält ein EXCLUSIV-ODER-Glied 131. Dieses EXCLUSIV-ODER-Glied 131 verknüpft die Ausgangssignale von den (^-Ausgängen der JK-Flipflops 122 und 124 und erzeugt dadurch einen ersten Abtastpuls SP1 einer Frequenz von (8/5)/₅c(l Periode = 175 ns).

Ein zweiter fünfstufiger Ringzähler 14 enthält JK-Flipflops 141 bis 145. Der J-Eingang und der K-Eingang des ersten JK-Fliflops 141 empfangen die Ausgangssignale vom Q-Ausgang bzw. vom Q-Ausgang des ersten JK-Flipflops 122. Die JK-Flipflops 141 bis 145 empfan-

gen als Taktsignal das mittels eines Inverters 15 invertierte Signal 51. Daher sind die Ausgangssignale des JK-Flipflops 141 bis 145 gegenüber denjenigen der JK-Flipflops 122 bis 126 jeweils um die halbe Periode (17,5 ns) des Signals 51 verzögert. Die Ausgangssignale der JK-Flipflops 141 bis 145 sind gegeneinander um 35 ns phasenverschoben. In F i g. 3 ist nur das Ausgangssignal 53 vom Q-Ausgang des JK-Flipflops 145 als ein typisches Ausgangssignal gezeigt.

Eine zweite Abtastpulsausgangsschaltung 16 enthält fein EXCLUSIV-ODER-Glied 161. Dieses EXCLUSIV-ODER-Glied 161 verknüpft die Ausgangssignale von den Q-Ausgängen der JK-Flipflops 141 und 143 und erzeugt dadurch einen zweiten Abtastpuls 5P2 mit der Frequenz (8/5K«. Der zweite Abtastpuls SP2 ist gegenüber dem ersten Abtastpuls SP1 um 17,5 ns verzögert.

17 bezeichnet einen Abtastpuls-Umschalter, der NAND-Glieder 171 bis 173 enthält und unter der Steuerung durch den noch zu beschreibenden Diskriminator 19 zwischen den Abtastpulsen HFl und SP2 umschaltet

Die Phasenkorrekturschaltung 18 enthält NAND-Glieder 181.182 sowie ein UND-Glied 183. Das NAND-Glied 181 empfängt ein Ausgangssignal Sa vom Q-Ausgang des JK-Flipflops 125 sowie ein Ausgangssignal 55 vom (^-Ausgang des JK-Flipflops 144. Das NAND-Glied 182 empfängt ein Ausgangssignal SC vom O-Ausgang des JK-Flipflops 127 und das Ausgangssignal 53 vom Q Ausgang des JK-Flipflops 145.

Ferner empfangen die NAND-Glieder 181 und 182 das Takteinlauf- bzw. Taktsynchronsignal CR und ein erstes Taktsynchron-Torsignal G 1. Dieses erste Torsignal G 1 hat gemäß Darstellung in F i g. 4 während fünf Perioden des Taktsynchronsignals CR den Wert »1«. Dabei ist vorgegeben, daß das erste Torsignal G 1 auf den Wert »1« ansteigt, während das Taktsynchronsignal CR den Wert »0« hat und danach in der fünften Periode des TakisynchroiiMgnäis CR Wieder abfällt, wenn dieses den Wert »0« besitzt.

Die Phase des Ausgangssignals Sa eilt gegenüber der des Ausgangssignals 52 um 35 ns vor. Die Phase des Ausgangssignals 5i> läuft gegenüber derjenigen des Ausgangssignals 52 um 160 ns nach. Diese Phasenbeziehungen sind in F i g. 5 gezeigt. Das NAND-Glied 181 kann daher vor dem Anstieg des Ausgangssignals 52 einen Impuls P1 erzeugen, wie dies in F i g. 5 gezeigt ist. Dieser Impuls Pl sei als Vorlaufimpuls bezeichnet In ähnlicher Weise kann das NAND-Glied 182 unter Verwendung der Ausgangssignale 53 und SC einen Impuls P 2 nach dem Abfall des Ausgangssignals 52 erzeugen. Dieser Impuls P2 sei als Nachlaufimpuls bezeichnet.

Ob der Impuls Pi oder der Impuls P2 vom NAND-Glied 181 bzw. vom NAND-Glied 182 ausgegeben werden, hängt von der Phasenlage des Taktsynchronsignals CR ab. Diese Operation erfolgt in der Zeit, in welcher das erste Torsignal G 1 den Wert »1« besitzt

Die Impulse Pl und P2 werden dem Setzeingang 5 des JK-Flipflops 126 über das UND-Glied 183 als Setzsignal geliefert

Die Phasenkorrekturschaltung 18 vergleicht die Phase des Ausgangssignals vom Ringzähler 12 mit der Phase des Taktsynchronsignals CR. Die Phasenkorrekturschaltung 18 nimmt dann eine Phasenkorrektur vor, damit der Zählbetrieb der Ringzähler 12 und 14 nach Maßgabe des Vergleichsergebnisses mit dem Taktsynchronsignal CR synchronisiert wird.

Der Diskriminator 19 enthält NAND-Glieder 191 und 192 und ein JK-FIipflop 193. Das NAND-Glied 191 empfängt das Ausgangssignal Sa vom (^-Ausgang des JK-Flipflops 125 und das Ausgangssignal Sb vom Q-Ausgang des JK-Flipflops 144. Das NAND-Glied 192 empfängt das Ausgangssignal SC vom (^-Ausgang des JK-Flipflops 127 und ein Ausgangssignal Sd vom (?-Ausgang des JK-Flipflops 144.

Die NAND-Glieder 191 und 192 empfangen ferner ein Signal CR, das durch Invertieren des Taktsynchronsignals CR mittels eines Inverters 20 gewonnen wird,

ίο sowie ein zweites Taktsynchron-Torsignal G2. Wie F i g. 4 zeigt, liegt die Abfallflanke des zweiten Torsignals G 2 um 350 ns später als die des ersten Torsignals Gl.
Das NAND-Glied 191 kann den in Fig.6 gezeigten Impuls P 3 erzeugen, der die gleiche Phase wie der Vorlaufimpuls P1 vom NAND-Glied 181 besitzt.

Wie ebenfalls in F i g. 6 dargestellt, sind die Ausgangssignale SC und 52 gegenphasig. Die Phase des Ausgangssignals Sd läuft gegenüber der des Ausgangssi· gnaib 5 2 um ί 7,5 ns vor (siehe F i g. 5). Folglich k&r.r. das NAND-Glied 192 vor der Ansiiegsflanke des Signals 52einen Impuls P4erzeugen(F ig. 6).

Ob der Impuls P3 vom NAND-Glied 191 oder der Impuls P4 vom NAND-Glied 192 ausgegeben wird, hängt vom Phasenfehler des Ausgangssignals 52 in bezug auf das Taktsynchronsigna! nach der Phasenkorrektur ab. Diese Operation erfolgt, während das zweite Torsignal G 2 den Wert »1« aufweist.

Der Iupuls P3 wird einem Setzeingang 5 des JK-Flipflops 193 geliefert, während der Impuls P 4 an den Rücksetzeingang R dieses Flipflops angelegt wird. Eine Gleichspannung von 5 V liegt an den Eingängen /, K und CK des JK-Flipflops 193 an. Die Ausgangssignale vom (^-Ausgang und vom (?-Ausgang des JK-Flipflops 193 werden den NAND-Gliedern 171 bzw. 172 des Umschalters 17 geliefert.

Der Diskriminator 19 entscheidet, ob die von der Phassnkorrekturschaltung 18 phasenkorriEierten Ausgangssignale von den Ringzählern 12 und 14 mit dem Taktsynchronsignal CR synchron sind. Der Diskriminator 19 steuert dann den Umschaltbetrieb des Umschalters 17 nach Maßgabe dieser Entscheidung.

Mit 21 ist ein Torsignalgenerator bezeichnet, der das erste und das zweite Torsignal G1 und G 2 erzeugt. 22 ist ein Eingang für ein Rücksetzsignal SR zum Rücksetzen der JK-Flipflops 122 bis 127 sowie 141 bis 145.

Die Arbeitsweise des Pulsgenerators dieser ersten Ausführungsform der Erfindung soll nun unter Bezug auf die F i g. 3 bis 9 erläutert werden.

so Die Phasenkorrekturschaltung 18 erzeugt einen Vorlaufimpuls Pl und einen Nachlaufimpuls P 2 in bezug auf das Ausgangssignal 52 vom JK-Flipflop 12t,, wie di;s in Fig.5 gezeigt ist. Das Ausgangssignal 52 wird als Bezugssignal bezeichnet, und der Vorlaufimpuls P1 hat eine Impulsdauer von 173 ns und beginnt 55 ns vor der Anstiegsflanke des Signals 5 Z Der Nachlaufimpuls hat gleichermaßen eine Impulsdauer von 173 ns und erscheint unmittelbar nach der Abfallflanke des Signals 52. Der Vorlaufimpuls Pl und der Nachlaufimpuls P2 werden durch die NAND-Glieder 181 und 182 torgesteuert Dabei dienen das erste Torsignal G1 und das Taktsynchronsignal CR als Torsteuersignale. Das erste Torsignal G1 fällt im »0«-Abschnitt der fünften Periode des Taktsynchronsignals Cf? ab, um das Taktsynchronsignal aus dem VT-Multiplexsignal abzutrennen. Der mittels der NAND-Glieder 181 und 182 torgesteuerte Impuls wird als Setzsignal für das JK-FIipflop 126 verwendet Wenn die Phase des Bezugssignals 52 gegenüber

der des Taktsynchronsignals CR nachläuft, dann wird bei dieser Torsteuerung der Vorlaufimpuls P1 durchgelassen. Das JK-Flipflop 126 wird dann durch den Vorlaufimpuls P1 gepetzt. Als Folge davon wird die Phase des Bezugssignals 52 um 35 ns (d. h. 36°) entsprechend einer Periode des Ausgangssignals 51 der PLL-Schaltung 11 vorgerückt Wenn jedoch die Phase des Bezugssignal'; 52 gegenüber der des Taktsynchronsignals CR vorläuft, dann wird infolge der Torsteuerung der Nachlaufimpuls P2 durchgelassen und das JK-Flipflop 126 durch diesen Nachlaufimpuls PI gesetzt. Al? Folge wird die Phase des Bezugssignals S 2 um 35 ns (36°) verzögert. Auf diese Weise wird die Phase des Bezugssignals 52 um 35 ns vorgerückt oder verzögert und dadurch der Zählbetrieb des ersten fünfstufigen Ringzählers 12 mit dem Taktsynchronsignal CR synchronisiert. Der Zählbetrieb des zweiten fünfstufigen Ringzählers 14 kann auf gleiche Weise mit dem Taktsynchronsignal CR synchronisiert werden, da die Eingangssignale an den Eingängen / und K des JK-Flipflops 141 des zweiten Ringzählers 14 von den Ausgängen (?bzw. (jdes ersten Ringzählers 12 geliefert werden.

Selbst wenn zwischen dem Taktsynchronsignal CR und dem Bezugssignal 52 eine maximale Phasendifferenz von 180° (175 ns) auftritt, kann am Ende der fünften Periode des Taktsynchronsignals CR die Phasenkorrektur abgeschlossen werden. Das Bezugssignal 52 wird gegenüber dem Taktsynchronsignal CR verzögert, so daß die Phasendifferenz zwischen beiden in einen Bereich von 0 bis 35 ns fallen kann, wie dies in F i g. 7 gezei ;t ist 35 ns entsprechen dem maximalen Phasenfehler. Aus diesem Grund fällt das erste Torsignal im »O«-Abschnitt der fünften Periode des Taktsynchronsignals.

Wenn die Phasenkorrektur beendet ist, entscheidet der Diskriminator 19, ob der Phasenfehler zwischen dem Taktsynchronsigna! CR und dem Bezugssignal 52 in den Bereich von 0 bis 17,5 ns oder in den Bereich von 17,5 bis 35 ns fällt Unter Verwendung der Ausgangssignale vom ersten und vom zweiten Ringzähler 12 und 14 erzeugt der Diskriminator 19 zwei Impulse P3 und P4 unmittelbar vor der Anstiegsflanke des Bezugssignals 52, wie dies aus F i g. 6 hervorgeht. Die Impulse P 3 und PA haben je eine Impulsdauer von 17,5 ns und eine Phasendifferenz von ebenfalls 17,5 ns. Die NAND-Glieder 191 und 192 bewirken hinsichtlich der Impulse P3 und P 4 eine Torsteuerung, wobei als Torsteuersignale das invertierte Signal C~R und das zweite Torsignal G 2 verwendet werden. Dabei wird mit dem zweiten Torsignal G 2 geprüft, wie die Impulse P3 und P4 vom invertierten Taktsynchronsignal ÜR torgesteuert werden, wenn die Phasenkorrektur abgeschlossen ist und die Phasenbeziehung zwischen dem Bezugssignal S 2 und dem Taktsynchronsignal CA bestimmt ist Deshalb fällt das zweite Torsignal G 2 mit einer Verzögerung von 350 ns (d. h. einer Periode des Taktsynchronsginals CR) nach dem ersten Torsignal G1.

Der Betrieb des Diskriminators 19 ist abhängig von der Phasenbeziehung zwischen dem Bezugssignal 52 und dem Taktsynchronsignal CR in zwei Arten unterteilt Die erste Betriebsart gilt wenn der Phasenfehler des Bezugssignals 52 gegenüber dem Taktsynchronsignal CR in einen Bereich zwischen 17,5 ns und 35 ns fällt, einen Bereich also, wie er durch die in den F i g. 8A und 8B gezeigten Zustände vorgegeben ist In diesem Fall wird nur der impuls Pi vom NAND-Glied ΐ9ί durchgelassen.

Die zweite Betriebsart entspricht dem Fall, daß der Phasenfehler des Bezugssignals 52 in bezug auf das Taktsynchronsignal CR in den Bereich zwischen 0 und 17,5 ns fällt, den Bereich also, der durch die in den Fig.8B und 8C gezeigten Zustände bestimmt ist. In diesem Fall werden die Impulse P3 und PA von den NAND-Gliedern 191 bzw. 192 durchgelassen.

Der vom NAND-Glied 191 durchgelassene Impuls P3 wird als Setzsignal für das JK-Flipflop 193 verwendet. In ähnlicher Weise dient der vom NAND-Glied 192 durchgelassene Impuls PA als Rücksetzsignal für dieses Flipflop. Abhängig vom Phasenfehler des Bezugssignals 52 gibt daher das JK-Flipflop 193 zwei verschiedene Ausgangssignale ab Wenn der Phasenfehler in den Bereich zwischen 17,5 und 35 ns fällt, wird das JK-Flipflop 193 durch den Impuls P3 vom NAND-Glied 191 gesetzt, so daß das Ausgangssignal am (^-Ausgang den Wert »1« annimmt. Wenn der Phasenfehler in den Bereich zwischen 0 und 17,5 ns fällt, wird das JK-Flipflop 193 durch den Impuls P3 gesetzt, aber durch den Impuls PA vom NAND-Glied 192 rückgesetzt. Daher erhält das Signal am Ausgang Qdes JK-Flipflops 193 den Wert »0«.

Die Ausgangssignale vom (^-Ausgang und vom Q-Ausgang des JK-Flipflops 193 werden als Steuersignale für die Umschaltung des Umschalters 17 an die NAND-Glieder 171 bzw. 172 angelegt. Einer der Abtastpulse SPl und SP2 von den EXCLUSIV-ODER-Gliedern 131 bzw. 161 wird abhängig vom Zustand des Ausgangssignals des JK-Flipflops 193 ausgewählt.

Die F i g. 9A bis 9D zeigen Impulsdiagramme zur Erläuterung der Arbeitsweise des Umschalters 17. F i g. 9A zeigt das Taktsynchronsignal CA. F i g. 9B zeigt die Phasenlage der Abtastpulse 5Pl und 5P2, wenn der Phasenfehler des Bezugssignals 52 in bezug auf das Takt-Synchronsignal CR in den Bereich zwischen 0 und 17,5 ns fällt. Fig.9C zeigt die Phasen der Abtastpulse 5Pl und 5P2 für den Fall, daß der Phasenfehler des Bezugssignais 52 in den Bereich zwischen i/,5 und 35 ns fällt F ι g. 9D zeigt den vom Umschalter 17 ausgewählten Abtastpuls SP. Es sei in Erinnerung gerufen, daß die Phasendifferenz zwischen den Abtastpulsen SP1 und 5P2 17,5 ns beträgt und daß in der Schaltung von Fig.2 der erste Abtastpuls 5Pl gegenüber dem Bezugssignal S 2 um 35 ns verzögert ist, während der zweite Abtastpuls 5P2 gegenüber dem Bezugssignal 52 um 52,5 ns verzögert ist, wie dies in F i g. 9B gezeigt ist.

Es sei nun angenommen, daß der Phasenfehler des Bezugssignals 52 (immer bezogen auf das Taktsynchronsignal) in den Bereich zwischen 0 und 17,5 ns fällt. Das JK-Flipflop 193 wird dann rückgesetzt. Daher wählt dei Umschalter 17 den zweiten Abtastpuls 5P2 als Abtastpuls SP aus, wie durch die ausgezogene Linie in F i g. 9B gezeigt ist Wenn jedoch der Phasenfehler in den Bereich zwischen 17,5 ns und 35 ns fällt, wird das JK-Flipflop i93 gesetzt Dann wählt der Umschalter 17 den ersten Abtasipuls SP1 als Abiastpuls SP aus, wie durch die ausgezogene Linie in F i g. 9C gezeigt

Wenn die Phase des Bezugssignals S 2 um 35 ns verschoben wird, werden auch der erste Abtastpuls SPl und der zweite Abtastpuls SP 2 um 35 ns verschoben. Der zweite Abtastpuls SP2, der in Fig.9B gezeigt ist hat dieselbe Phase wie der erste Abtastpuls SPI₁ der in F i g. 9C gezeigt ist Selbst wenn also die Phase des Bezugssignals 52 um 35 ns verschoben wird, wird die Phase des Abtastpuises SP nur um 17p ns verschoben. Da das Taktsynchronsignal CA mit jeder Zeilenperiode einer Phasenverschiebung unterliegt, wird die Phase des

10

15

Bezugssignals 52 ständig korrigiert, so daß das Bezugssignal 52 unvermeidlich zittern wird. Selbst wenn aber das Bezugssignal 52 um 35 ns zittert, ist das Zittern des Abtastpulses 5P auf 17,5 ns beschränkt. Daher kann das Videotextsignal immer mit optimaler Abtastphase abgetastet werden.

Ein Pulsgenerator zur Erzeugung eines Abtastpulses einer zweiten Ausführungsform der Erfindung wird nachfolgend beschrieben. Das erste Ausführungsbeispiel ist ein Beispiel dafür, wie man mit einer Phasenverschiebung des Taktsynchronsigpals CR fertig wird. In der Praxis jedoch treten nicht nur Phasenänderungen des Taktsynchronsignals CR. sondern auch solche des ersten Torsignals G 1 auf.

Obwohl die Phasenverschiebung des ersten Torsignals G 1 konstant ist, kann sie sich relativ zur Phasenverschiebung des Taktsynchronsignals Ci? ändern. Selbst wenn das Taktsynchronsignal CR eine bestimmte Phasenlage hat, kann sich die Phasenlage des ersten Torsignais G i unabhängig vun der Phasenlagc des Taktsynchronsignals CR selbst ändern. Wenn eine Phasenverschiebung des Torsignals G 1 auftritt, dann kann das Zittern des Bezugssignals 52 größer werden als entsprechend einer Phasenverschiebung von 35 ns. Zur Begrenzung des Zitterns des Bezugssignals 52 auf weniger als 35 ns muß das erste Torsignal G 1 abfallen, während das Taktsynchronsignal CA den Wert »0« hat. Wenn die Abfallflanke des ersten Torsignals G 1 in einen Abschnitt mit dem Wert »1« einer Periode des Taktsynchronsignals CR fällt, dann wird das Bezugssignal 52 mit einem Fehler im Bereich von ± 17,5 ns mit dem Taktsynchronsignal CR synchronisiert werden, wie dies in Fig. 10 gezeigt ist. Dies beruht drauf, daß die Phase des Taktsynchronsignals CR der des Bezugssignals 52 sehr nahe kommt, unmittelbar bevor die Phasenkorrektur beendet ist. Daher wird die Phase des Bezugssignals 52 durch den Nachlaufimpuls P2 um 35 ns verzögert unmittelbar nachdem si? durch den Vorlaufimpuls P 1 um 35 ns vorgerückt wurde. Wenn aber die Abfallflanke des ersten Torsignals G 1 auftritt, wenn das Taktsynchronsignal CR »1« ist. dann wird die Phasenkorrektur beendet, bevor die Phase des Bezugssignals 52 aufgrund des Nachlauämpulses P 2 verzögert wird. Daher wird das Bezugssignal 52 mit dem Taktsynchronsignal Ci? synchronisiert, während die Phase des Bezugssignals um maximal 17,5 ns vorläuft.

Daher wird das Bezugssignal 52 durch Zittern des Taktsynchronsignals CR und des ersten Torsignals P1 beeinflußt. Als Folge unterliegt das Bezugssignal 52 einer Phasenkorrektur innerhalb eines Bereichs von 52,5 ns in bezug auf die Phase des Taktsynchronsignals Ci?, wie dies in F i g. 11 gezeigt ist 52,5 ns entsprechen dem maximalen Phasenfehler.

Das erste Torsignal G1 wird allgemein dadurch erzeugt, daß ein Zähler vom Horizontalsynchronsginal SH, das in F i g. 4 gezeigt ist rückgesetzt wird und der Zählerstand über die fünf Perioden des Taktsynchronsignals CR auf dem Wert »1« gehaltaen wird. Wie jedoch zuvor beschrieben, ändert sich die Phase des Taktsynchronsignals CR mit jeder Zeile im Bereich von ± 03 us. Daher ist es schwierig, die Anstiegsflanke des ersten Torsignals G 1 an eine Stelle zu legen, wo das Taktsynchronsignal CR den Wert »1« hat.

Beim zweiten Ausführungsbeispiel ist der Einfluß der Phasenverschiebung des ersten Torsignals G1, der vorstehend beschrieben wurde, vollkommen ausgeschaltet F i g. 12 zeigt ein Blockschaltbild dieses zweite". Ausführungsbeispiels des Pulsgenerators. Fig. 13 zeigt den

40 Schaltungsaufbau von F i g. 12 im einzelnen.

Ein erster fünfstufiger Ringzähler 25 besitzt D-Flipflops 251 bis 256 von JK-Flipflops, hat aber im wesentlichen die gleiche Funktion wie der erste fünfstufige Ringzähler 12 von F i g. 2. Ein zweiter fünfstufiger Ringzähler 26 enthält ebenfalls D-Flipflops 261 bis 265 und hat auch im wesentlichen die gleiche Funktion wie der zweite fünfstufige Ringzähler 14 in F i g. 2. Eine erste, eine zweite und eine dritte Abtastpulsausgangsschaltung 27 bis 29 enthalten EXCLUSIV-ODER-Glieder 271, 281 bzw. 291. Die erste Abtastpulsausgangsschaltung 27 empfängt die Ausgangssignale von den Ausgängen Q der D-Flipflops 251 bzw. 253 und erzeugt einen ersten Abtastpuls 5Pl mit einer Frequenz von (8/5)/"_st. Die zweite Abtastpulsausgangsschaltung 28 empfängt die Ausgangssignale von den Ausgängen ζ) der D-Flipflops 261 und 263 und erzeugt einen zweiten Abtastpuls 5P2 mit einer Frequenz von (8/5)/«■. Die dritte Abtastpulsausgangsschaltung 29 empfängt die Ausgangssignale von den Aus"ängen Q der D-Flinflops 252 und 254 und erzeugt einen dritten Abtastpuls 5P3 einer Frequenz von (8/5)/sr·

Mit 30 ist ein Abtastpuls-Umschalter zur Auswahl eines der drei Abtastpulse SP1 bis SP 3 bezeichnet Der Umschalter 30 enthält vier NAND-Glieder 301 bis 304. Eine Phasenkorrekturschaltung 31 dient dazu, die Phase des Bezugssignals 52 mit der des Taktsynchronsignals CR zu verriegeln. Die Phasenkorrekturschaltung 31 enthält NAND-Glieder 311 und 312 und ein UND-Glied 313 und hat im wesentlichen die gleiche Funktion wie die Phasenkorrekturschaltung 18 des ersten Ausführungsbeispiels. Ein Diskriminator 32 enthält NAND-Glieder 321 bis 323 sowie RS-Fiipflops 324 und 325. Der Diskriminator 32 dient dazu, die Phasenbeziehung zwischen dem Bezugssignal 52 und dem Taktsynchronsignal CR in gleicher Weise wie der Diskriminator 19 des ersten Ausführungsbeispiels zu erkennen. Unter Berücksichtigung der Tatsache, daß wegen einer Phasenverschiebung des ersten Torsignals G 1 und des Iaktsynchronsignals CR das Bezugssignal 52 in bezug auf die Phase des Taktsynchronsignals CR in einem Bereich von 52,5 ns phasenkorrigiert ist, besitzt der Diskriminator 32 drei Unterscheidungszonen, während der Diskriminator 19 zwei Unterscheidungszonen aufweist Ein UND-Glied 33 ist in die Übertragungsleitung des Taktsynchronsignals CR eingefügt

Die Arbeitsweise des Pulsgenerators des zweiten Ausführungsbeispiels soll nun beschrieben werden. Die Phasenkorrektur erfolgt auf gleiche Weise wie bei dem in F i g. 2 gezeigten ersten Ausführungsbeispiel. Genauer gesagt liefert die Phasenkorrekturschaltung 31 Vorlauf- und Nachlaufimpulse Pl und P 2, die wahlweise abhängig vom Taktsynchronsignal CR durchgelassen oder gesperrt (torgesteuert) werden. Die Phasenkorrektur erfolgt wenn das fünfte D-Flipflop 255 des ersten Ringzählers 25 vom durchgelassenen Vorlaufimpuls Pl oder vom duichgelassenen Nachlaufimpuls P 2 gesetzt wird. Wenn die Phasenkorrektur beendet ist ist das Bezugssignal 52 innerhalb eines Bereichs zwischen -17,5 ns und +35 ns (52.5 ns) in bezug auf die Phase des Phasensyr.chronsignals CR synchronisiert wie dies in F i g. 11 gezeigt ist

Bei der in den F i g. 12 und 13 gezeigten Schaltung ist der Bereich von 52,5 ns in drei Unterscheidungszonen (1), (2) und (3) von je 17,5 ns unterteilt wie dies in r i g. 14 gezeigt ist Wenn die Phasenkorrektur beendet ist entscheidet der Diskriminator 32 in weicher der Unterscheidungszonen (1), (2) oder (3) die Anstiegsflanke

des Bezügssignals 52 auftritt. Der Diskriminator 32 erzeugt Impulse P3, P4 und P5 in der Nähe der Anstiegsflanke des Bezugssignals 52, die in F i g. 15 gezeigt sind. Jeder diese·.- Impulse besitzt eine Impulsdauer von 17,5 ns. Der Impuls P3 entsteht durch eine NAND-Verknüpfung der Ausgangssignale vom (^-Ausgang des D-Flipflops 254 und des Q-Ausgangs. Vom D-Flipflop 264 mittels des NAND-Glieds 321. Der Impuls P4 entsteht durch eine NAND-Verknüpfung der Ausgangssignale vom (^-Ausgang des D-Flipflops 256 und vom Q-Ausgang des D-Flipflops 264 mittels des NAND-Glieds 322. Der Impuls P5 entsteht durch NAND-Verknüpfung der Ausgangssignale vom Q-Ausgang des D-Flipflops 256 und vom (^-Ausgang des D-Flipflops 265 mittels des NAND-Glieds 323. Der Impuls P3 wird durch das zweite Torsignal Gl torgesteuert, während die Impulse P4 und P5 durch das zweite Torsignal P2 und ein Signal <T^ torgesteuert werden, welches durch Invertieren des Tak'.synchronsignals CR mittels eines Inverters 20 gewonnen Wii*u. i^cr iiTipUtS i *j 'vViru ucn ^ctzeiiigungc" der RS-Flipflops 324 und 325 zugeführt. Der Impuls P4 wird dem Ri^ksetzeingang des RS-Flipflop^ 324 zugeführt. Der Impuls P5 wird dem Rücksetzeingang des RS-Flipflops 325 zugeführt. Wenn die Anstiegsflanke des Bezugssignals 52 in der Unterscheidungszone (1) liegt (wenn sie also im Bereich zwischen den in den F i g. 16A und 16B gezeigten Zuständen liegt), dann wird nur der Impuls P3 vom NAND-Glied 321 durchgelassen und an die RS-Flipflops 324 und 325 geliefert. Die Ausgangssignale von den (?-Aus^ängen dieser RS-Flipflops 324 und 325 nehmen dann den Wert »1« an. Wenn die Anstiegsflanke des Bezugssignals 52 in die Unterscheidungszone (2) fällt (wenn sie also in dem Bereich zwischen den in den Fig. 16B und 16C gezeigten Zuständen liegt), dann werden die Impulse P3 und P4 von den NAND-Gliedern 321 bzw. 322 durchgelassen. Der Impuls P3 wird den RS-Flipflops 324 und 325 zugeführt, während der Impuls P4 an das RS-Flipflop 324 gelangt Die Ausgangssignale an den (^-Ausgängen dieser RS-Flipflops 324 und 325 nehmen dann die Werte »0« (niedriger Pegel) bzw. »1« (hoher Pegel) an. Wenn die Anstiegsflanke des Bezugssignals 52 in die Unterscheidungszone (3) fällt (wenn sie also in einem Bereich zwischen den in den Fig. 16C und 16D gezeigten Zuständen liegt), dann werden die Impulse P3, P4 und P5 von den NAND-Gliedern 321, 322 bzw. 322 durchgelassen. Der Impuls P3 wird an die beiden Flipflops 324 und 325 angelegt, während die Impulse P4und P5dem RS-Flipflop 324 bzw. 325 geliefert werden. Die Ausgangssignale von den (^-Ausgängen der RS-Flipflops 324 und 325 werden dadurch auf den Wert »0« gebracht

Die Ausgangssignale von den (^-Ausgängen der RS-Flipflops 324 und 325 sind also (»1«, »1«), (»0«, »1«) oder (»0«, »0«) abhängig davon, ob die Anstiegsflanke des Bezugssignals 52 in die Unterscheidungszone (1), (2) oder (3) fällt Die drei Abtastpulse SP1, 5P2 und SP 3, die untereinander eine Phasendifferenz von 17,5 ns aufweisen, werden von den EXCLUSIV-ODER-Gliedern 271,281 bzw. 291 erzeugt Einer dieser drei Abtastpulse 5Pl, SP 2 oder 5P3 wird von dem Umschalter 30 abhängig davon ausgewählt, ob die Anstiegsflanke des Bezugssijjmals 52 in eine entsprechende Unterscheidungszone (1), (2) bzw. (3) fällt (das heißt die Auswahl des Abtasipulses erfolgt in Abhängigkeit vom Ausgangszustand der RS-Flipflops 324 und 325). Wenn die Anstiegsflanke des Bezugssignals S 2 in die Unterscheidungszone (1) fällt, dann ist die Phasen verzögerung des Bezugssignals 52 in bezug auf das Taktsynchronsignal CR am größten, und der erste Abtastpuls SP1, der am meisten vorläuft, wird als Abtastpuls SP ausgewählt, wie dies in Fig. 18A gezeigt ist. Wenn die Anstiegsflanke des Bezugssignals 52 in die Unterscheidungszone (2) fällt, dann wird der zweite Abtastpuls SP 2 ausgewählt, wie in F i g. lÖB gezeigt. Wenn die Anstiegsflanke des Bezugssignals S 2 in die Unterscheidungszone (3) fällt, dann wird der dritte Abtastpuls 5P3 ausgewählt, wie in Fig. 18C gezeigt.

Wenn die Phase des Bezugssignals 52 um 52,5 ns verschoben ist, dann sind alle Abtastpulse 5Pl bis SP3 um 52,5 ns verschoben. Der erste Abtastpuls SP1 in Fig. 18A, der zweite Abtastpuls SP2 in Fig. 18B und der dritte Abtastpuls SP3 in Fig. 18C haben jedoch dieselbe Phasenlage. Selbst wenn also die Phase des Bfizugssignals 52 um 52,5 ns verschoben ist, ist die Phase des Abtastpulses SP nur um 17,5 ns verschoben, wie in Fig. 18D gezeigt. Selbst wenn daher das Zittern des Bezugssignals 52 infolge einer Phasenverschiebung des Tsktsynchronsignals CR und des ersten Torsignals G i 52,5 ns entspricht, dann ist das Zittern des Abtastpulses SP auf 17,5 n& beschränkt.

Die Abtastgenauigkeit der Schaltung dieses zweiten Ausführungsbeispiels ist in bezug auf die des ersten Ausführungsbeispiels (F i g. 2) verdoppelt.

Da bei dem zweiten Ausführungsbeispiel die Anstiegsflanke des ersten Torsignals G1 nicht zwangsweise mit einer Unterscheidungszone synchronisiert werden muß, während welcher das Taktsynchronsignal CR den WErt »0« hat, wird der Schaltungsaufbau vereinfacht.

Die vorliegende Erfindung kann auch für andere Zwecke, nicht nur als Pulsgenerator zur Erzeugung von Abtastpulsen für den Multiplexempfang von Videotext- und Videosignalen eingesetzt werden.

Hierzu 15 Blatt Zeichnungen

Claims

Patentansprüche:

1. Abtastimpulsgenerator. mit einer Zähleinrichtung, die eine Frequenzteilung eines eine vorbestimmte Frequenz aufweisenden Bezugssignals vornimmt, einem Impulserzeuger, der unter Verwendung des Zählerausgangssignals der Zähleinrichtung Abtastimpuse erzeugt einer Phasenkorrekturschaltung die die Phase eines abzutastenden Signals mit der des Zählerausgangssignals innerhalb einer vorbestimmten Zeitspanne des abzutastenden Signals vergleicht und den Zählbetrieb der Zähleinrichtung nach Maßgabe des Vergleichsergebnisses so steuert, daß das Zählerausgangssignal mit dem abzutastenden Signal synchronisiert wird, wobei das Zählerausgangssignals in Einheiten von einer Periodendauer des Bezugssignals verschoben wird, dadurch gekennzeichnet,

daß die Zähleinrichtung einen ersten Ringzähler {12, 25) und eine.? zweiten Ringzähler (14, 26) aufweist, wobei das Zähierausgangssigna! (S3) des zweiter·. Ringzählers gegenüber dem (S 2) des ersten Ringzählers um eine halbe Periodendauer des Bezugssignals 51) phasenverschoben ist,
daß der Impulserzeuger (13,16, 27,28, 29) eine Einrichtung aufweist, die aus den Zählerausgangssignalen der Zähleinrichtung (12,25,14,26) mehrere Abtastsignale erzeugt, deren Phasen gegeneinander um eine halbe Periodendauer des Bezugssignals verschoben sind,

daß eine DisL iminatoreinrichtung (19,32) nach Abschluß der Phasenkorrektur durch die Phasenkorrekturschaltung (18.31) für die Zeitspanne einer halben Periodendauer des Bezugssi^nals (S 1) eine Phasendifferenzunterscheidung zwischen dem Zählerausgangssigna! und dem Zählerausgangssignal und dem abzutastenden Signal vornimmt, und
daß eine Abtastimpuls-Wähleinrichtung (17, 30) nach Maßgabe des von der Diskriminator-Einrichtung (19, 32) gelieferten Ergebnisses als Abtastimpulse (Abtastimpulszug) eines der Abtastsignale auswählt.

2. Abtastimpulsgenerator nach Anspruch 1, dadurch gekennzeichnet,

daß die Diskriminator-Einrichtung aufweist:
einen Impulsgeberteil (191, 192; 321, 322, 323) zum Erzeugen einer Vielzahl von Impulsen (PX PA) in der Nähe einer Flanke des von dem ersten oder des von dem zweiten Ringzähler erzeugten Signals, wobei diese Impulse um eine halbe Periodendauer des Bezugssignals gegeneinander phasenverschoben sind.

einen Torteil (191,192; 321, 322,323) zum wahlweisen Durchlassen der Vielzahl von vom Impulsgeberteil erzeugten Impulsen nach Maßgabe des abzutastenden Signals, und

einen Flipflopteil (193; 324, 325), der von dem vom Torteil durchgelassenen Impulsen wahlweise gesetzt und zurückgesetzt wird, um ein Diskriminatorsignals ZU erzeugen, das angibt, welches Abtastsignal auszuwählen ist.