[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2344244C3 - Laterale Transistorstruktur - Google Patents

Laterale Transistorstruktur

Info

Publication number
DE2344244C3
DE2344244C3 DE2344244A DE2344244A DE2344244C3 DE 2344244 C3 DE2344244 C3 DE 2344244C3 DE 2344244 A DE2344244 A DE 2344244A DE 2344244 A DE2344244 A DE 2344244A DE 2344244 C3 DE2344244 C3 DE 2344244C3
Authority
DE
Germany
Prior art keywords
collector
collectors
emitter
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2344244A
Other languages
English (en)
Other versions
DE2344244A1 (de
DE2344244B2 (de
Inventor
Heinz Dipl.-Ing. 5100 Aachen Lehning
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2344244A priority Critical patent/DE2344244C3/de
Priority to CH1087274A priority patent/CH572683A5/xx
Priority to IT26727/74A priority patent/IT1020289B/it
Priority to AT0698774A priority patent/AT373442B/de
Priority to GB37978/74A priority patent/GB1488152A/en
Priority to NLAANVRAGE7411559,A priority patent/NL173455C/xx
Priority to JP49100804A priority patent/JPS5818786B2/ja
Priority to FR7429854A priority patent/FR2246071B1/fr
Publication of DE2344244A1 publication Critical patent/DE2344244A1/de
Publication of DE2344244B2 publication Critical patent/DE2344244B2/de
Priority to US06/094,119 priority patent/US4328509A/en
Application granted granted Critical
Publication of DE2344244C3 publication Critical patent/DE2344244C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091Integrated injection logic or merged transistor logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/735Lateral transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/002Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft eine laterale Transistorstruktur nach dem Oberbegriff des Patentanspruchs 1.
Aus den Aufsätzen von Berger und Wiedmann »Merged-Transistor Logic — A Low-Cost Bipolar Logic Concept« und von Hart und Slob »integrated Injection Logic — A New Approach to LSI« in den Zeitschriften »IEEE Journal of Solid-State Circuits«, Vol. SC-7, Nr. 5 (Oktober 1972), Seite 340 bis 346, und »IEEE International Solid State Circuits Conference« 1972, Digest of Technical Papers, Seite 90 bis 93, die einander von ihrem technischen Inhalt her entsprechen, sind bereits laterale Transistorstrukturen bekannt, die jeweils eine Stromquelle darstellen, aber nur einen einzigen Kollektor enthalten, der den Ausgangskollektor der lateralen Transistorstruktur bildet. Ein zwischen der Emitterzone und dem Ausgangskollektor angeordneter Steuerkollektor, der zur Steuerung des Durchflusses der von der Emitterzone her injizierten, zum Ausgangskollektor fließenden Ladungsträger dient, ist nicht vorhanden.
Aus der US-PS 35 79 059 und aus der US-PS 10 269 sind ferner laterale Transistorstrukturen be
Iu
15
20
iO
kannt, die in einem als Basisgebiet dienenden Halbleitersubstrat jeweils eine einzige Emitterzone und mehrere Kollektorzonen enthalten. Diese Kollektoren dienen aber alle als Ausgangskollektoren. Ein durch ein unabhängiges Steuersignal ansteuerbarer Steuerkollektor, der zur Steuerung des Durchflusses der von der Emitterzone her injizierten, zu den Ausgangskollektoren fließenden Ladungsträger dient, ist auch bei den Anordnungen nach diesen beiden Patentschriften nicht vorhanden.
Aus der Zeitschrift »IBM Technical Disclosure Bulletin, Vol. 13, No. 6 (November 1970), ist eine bipolare Speicherzelle mit niedriger Leistungsaufnahme bekannt, bei der aber nicht zu erkennen ist, ob sie in einer lateralen Struktur aufgebaut ist.
Aus der DE-AS 11 08 333 ist ferner eine Transistorstruktur bekannt, bei der auf der einen Seite eines HaIbleiterplättchens die Emitterzone und auf der anderen Seite des Halbleiterplättchens eine Hauptkollektorzone und eine die Hauptkollektorzone ringförmig umgebende Hilfskollektorzone angebracht ist. Die Transistorstruktur ist demnach insgesamt nicht ?-'s laterale, sondern als vertikale Struktur aufzufassen. Deshalb kann der Hilfskollektor auch nicht zur Steuerung des Durchflusses der vom Emitter her injizierten, zum Hauptkollektor fließenden Landungsträger dienen.
Eine laterale Transistorstruktur nach dem Oberbegriff des Patentanspruchs ί ist aus der DE-OS 20 27 127 bekannt. Bei dieser Transistorstruktur bildet die als Ausgangskollektor dienende Kollektorzone einen ringförmigen Bereich, der die Emitterzone vollständig umschließt. Zwischen diesen beiden konzentrisch zueinander angeordneten Zonen ist der Steuerkollektor angeordnet, der ebenfalls einen zusammenhängenden, ringförmigen Bereich bildet und die Emit- j= terzone vollständig umschließt. Bei einer lateralen Transistorstrüktur mit einer derartigen Anordnung und Ausbildung des Steuerkollektors läßt sich zwar der Durchfluß der von der Emitterzone her injizierten, zum Ausgangskc'Iektor fließenden Ladungsträger steuern, wenn an den Steuerkollektor entsprechende Steuerpotentiale gelegt werden. Bei einer solchen Transistorstruktur läßt sich aber als einzige logische Funktion nur eine Inversion erreichen, falls der vom Ausgangskollektor gelieferte Strom mit Hilfe eines an diesen angeschlosseneil Umkelirtransistors investiert wird.
Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine laterale Transistorstruktur nach dem Oberbegriff des Patentanspruchs I anzugeben, die es ermöglicht, logische Verknüpfungen zwischen mindestens zwei Eingangssignalen zu bilden.
Erfindurt^sgemäß ist diese Aufgabe durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Der besondere Vorteil der erfindungsgemäßen lateralen Transistorstruktur besteht darin, daß durch geeignet angeordnete Geometrien der Teilkollektoren des Steuerkollektors der Injektionsstrom des Emitters, den dieser auf den Ausgangskollektor hin injiziert, geschaltet werden kann.
Aus der DE-AS 10 63 279 ist zwar bereits eine laterale, in Mesatechnik ausgeführte Transistorstruktur bekannt, bei der auf eine die gemeinsame Basiszone bildende Halbleiterplatte jeweils in gleichem Abstand zu dem zentral gelegenen Basisanschluß mehrere hökkerförmig ausgebildete rimitterbereiche und mehrere ebenfalls höckerförmig ausgebildete Kollektoren auf-
50
55
60 gesetzt sind, wobei diese Kollektoren die logischen Ausgänge der Anordnung bilden und jeweils in sich noch einen zusätzlichen, parallel zur Oberfläche der Halbleiterplatte verlaufenden pn-übergang enthalten und wobei die Anschlüsse dieser Ausgangskollektoren je einzeln gegenüber der Basiszone definiert vorgespannt werden können, so daß bei Erhöhung des durch die Emitterbereiche in die Basiszone injizierten Stroms immer einer der Ausgangskollektoren vom nichtleitenden in den leitenden Zustand geschaltet wird und bei Erniedrigung umgekehrt, wobei das Zurückschalten mit einer gewissen Hysterese erfolgt. Bei dieser Anordnung ist im Gegensatz zur erfindungsgemäßen lateralen Transistorstruktur zwischen die Emitterbereiche und die Ausgangskollektoren kein in mehrere Teilkollektoren unterteilter Steuerkollektor geschaltet. Die logischen Funktionen werden dort vielmehr dadurch erzielt, daß mehrere Ausgangskollektorcn vorhanden sind und daß an diese Ausgangskollektoren verschiedene Vorspannungen gelegt werdp···:.
An Hand der Zeichnung wird die Erfindung näher erläutert und die Anwendung am Beispiel eines statischen Frequenzteilers gezeigt Es zeigt
Fig 1 eine Draufsicht auf eine schaltbare Stromquelle mit einem nicht unterteilten Steuerkoilektor, F i g. 2 einen Schnitt nach der Linie H-II der F i g. 1, F i g. 3 einen Schnitt nach der Linie III-III der F i g. lt Fig.4 die Ersatzschaltung der Anordnung nach den Fig. Ibis 3,
Fig.5 das vorgeschlagene Schaltungssymbol für die Anordnung nach den F i g. 1 bis 3,
F i g. 6a die Struktur eines Inverters in der Draufsicht, Fig.6b die Struktur eines NOR-Gatters in der Draufsicht,
Fig.6c die Struktur eines NAND-Gatters in der Draufsicht,
F i g. 7a das vorgeschlagene Schaltungsrymbc i für die Inverter-Struktur nach F i g. 6a,
F i g. 7b das vorgeschlagene Schaltungssymbol für die NOR-Gatter-Struktur nach F i g. 6b,
F i g. 7c das vorgeschlagene Schaltungssymbol für die NAND-Gatter-Struktur nach F i g. 6c,
Fig.8a die Schaltung für den Inverter nach Fig.6a und 7a,
F i g. 8b die Schaltung für das NOR-Gatter nach den F i g. 6b und 7b,
F i g. 8c die Schaltung für das NAND-Gatter nach den F i g. 6c und 7c,
F i g. 9a eine Schaltungsanordnung zur Veranschaulichung der unerwünschten Injektion,
F i g. 9b eine Schaltungsanordnung, bei der die uner¥'ünschte Injektion vermieden ist,
Fi g. 10 eine Schaltung zur Eingangsentkopplung und zur Vergrößerung des fan-out,
Fig. 11a eine Draufsicht auf eine Anordnung zur Realisierung gemischter Gatterfunktionen,
F i g. 1 Ib die vorgeschlagene symbolische schaltungsmäßige Darstellung der Anordnung nach F i g. 11 a,
Fig. lic die schaltungsmäßige Darstellung der Anordnung nach F i g. I la mit üblichen Gattersymbolen, Fig. 12a ein ÄS-Flip-Flop in der Ddrstellung mit üblichen Gattersymbolen,
Fig. 12b das als Stromquellenlogik ausgestaltete ÄS-Flip-FIop nach Fig. lia in symbolischer Darstellung,
Fig. 12c die Flankenfolge der Kollektorpotentiale beim Rücksetzen des als Strnmniipllpnlncril· nnccrohiMo.
ten MS- Flip- Flops,
Fig. 13a die Schaltung einer statischen Frequenzteilerzelle mit üblichen Gattersymbolen,
Fig. 13b die Schaltung der statischen Frequenzteilerzelle nach Fig. 13a in Stromquellenlogik,
Fig. 14 das lay-out einer in Stromquellenlogik ausgebildeten Frequenzteilerdoppelzelle.
In den Fig. 1 bis 3 ict als Beispiel einer lateralen Transistorstruktur nach dem Oberbegriff des Anspruchs
I eine schaltbare Stromquelle dargestellt. Der Trägerkristall wird von dem Substrat 10 aus p-leitendem Silizium gebildet. In das Substrat 10 ist eine Leitschicht
II eindiffundiert, die eine hochdotierte η-leitende Zone, eine sogenannte η+ -Zone, bildet. Oberhalb des mit der Leitschicht 11 versehenen Substrats 10 ist eine Epitaxialschicht 12 aus η-leitendem Silizium vorgesehen. Beim Aufwachsen dieser Schicht ist ein Teil der Störstellen der Leitschicht 11 in die Epitaxialschicht 12 hineindiliundiert, so daö die Leitschicht i i sich teilweise in die Epitaxialschicht 12 hinein erstreckt. In die aufgewachsene Epitaxialschicht 12 ist eine p-leitende Isolierungsdiffusionszone 13 so tief eindiffundiert, daß sie mit dem p-leitenden Substrat 10 einen zusammenhängenden, wannenförmigen p-leitenden Bereich 13, 10 bildet, der von der Epitaxialschicht 12 eine Epitaxie-Insel 14 abtrennt. In die als Basiszone dienende Epitaxie-Insel 14 sind eine n + -leitende Basiskontaktierungsdiffusionszone B und vier als parallele Streifen ausgebildete p-leitende Zonen C, E, d, G> eindiffundiert. Der Emitter Estellt dabei mit den Kollektoren d und C einen üblichen lateralen Doppel-Kollektor-pnp-Transistor dar. Der Kollektor G> ist stromlos, wenn der Kollektor Ci negativ gegen den Emitter £ vorgespannt ist. Läßt man den Kollektor Ci jedoch offen, so geht dieser Kollektor in Sättigung, nimmt also nahezu Emitterpotential an. Somit entspricht die Löcherdichte am Übergang Kollektorzone C1-Basiszone 14 etwa dem Wert am Emitter-Basis-Übergang, so daß die der Kollektorzone Q zugewandte Kante der Kollektorzone Ci ebenfalls als Emitter wirkt und in Richtung C0 weiterinjiziert.
Bei nicht vorgespanntem Kollektor Ci wirkt also der Emitter £ mit dem Kollektor Co nach außen als normaler pnp-Transistor, wobei wegen der insgesamt größeren Basisweite und der parasitären Injektion des Kollektors Ci bei unveränderter Basis-Emitter-Spannung am Kollektor C0 weniger Strom geliefert wird als vorher am Kollektor C\.
Wird der Kollektor Ci negativ vorgespannt, so saugt er alle von der rechten Etnitterkante injizierten Ladungsträger au/. In diesem Fall mißt man am vorgespannten Kollektor Co einen Strom, der nur geringfügig größer als der Reststrom Ic^bo ist
Mit solchen Transistoren lassen sich Stromquellen realisieren, die durch Ein- und Ausschalten des Stromes am Kollektor Ci oder Anlegen entsprechender Spannung an diesen Kollektor schaltbar sind Am Kollektor C kann bei Verbinden mit der Basis B der Referenzstrom eingeprägt werden.
Fig.4 zeigt die Ersatzschaltung und Fig.5 das Schaltungssymbol der in F i g. 1 bis 3 dargestellten schaltbaren Stromquelle.
Die in F i g. 1 bis 5 dargestellte Struktur E, G, C0 kann durch Anbringen weiterer p-leitender Zonen zwischen dem Emitter E und dem Ausgangskollektor Co und/oder durch Unterteilen der Kollektorzone Ci modifiziert werden.
Die Fig.6b und 6c zeigen zwei einfache Beispiele dieser Art, während Fig.6a nochmals die Anordnung der F i g. 1 bis 5 unter Weglassung des Kollektors C zeigt.
Gemäß F i g. 6b ist dabei zwischen dem Ausgangskol-' lektor Co und dem Steuerkollektor G ein zweiter als p-leitende Zone ausgebildeter Steuerkollektor C2 angeordnet. Die beiden Steuerkollektoren G und C2 sind dabei als Streifen ausgebildet und hintereinander so angeordnet, daß sie jeweils unabhängig voneinander
ι« durch negative Vorspannung gegen den Emitter Ein der Lage sind, den Ausgangskollektor Co gegen vom Emitter Einjizierte Ladungsträger abzuschirmen.
Bei der Anordnung nach Fig.6c sind zwischen dem Emitter E und dem Ausgangskollektor Co zwei
1' Steuerkollektoren G und C2 derart angeordnet, daß die Abschirmung des Ausgangskollektors Co gegen vom Emitter E injizierte Ladungsträger nur dann erreicht wird, wenn beide Steuerkollektoren G und Ci zugleich gegen ucii Emitter E pegs!;·» vcrgcspsrint sind. Dies
■'" entspricht einer Aufteilung der Kollektorzone G aus F i g. 6a in zwei Teilbereiche G und Ci. Die Lücke zwischen diesen Teilbereichen läßt bei 10 μπι Breite keine Ladungsträger mehr durch.
Wenn man als logische Größen Ströme einführt und
-'> die logischen Zustände definiert als:
I z- Strom
0 = kein Strom,
hat man mit den Strukturen von Fig.6b und 6c NOR-1(1 und NAND-Funktionen realisiert, und die Struktur in F i g. 6a ist als Inverter anzusehen.
Zum Aufbau einer Logik !nuß aber noch die Bedingung erfüllt sein, daß der Ausgang eines Gatters zum Ansteuern der Eingänge anderer Gatter geeignet r> ist. Man muß also die Stromrichtung der Ausgangsströme noch umkehren und die logischen Pegel nun genauer definieren:
1 i Stromfluß,
an Eingängen: aus der Klemme heraus,
an Ausgängen: in die Klemme hinein,
0 = kein Strom.
Zum Invertieren des Stromes der Ausgangskollektoren Co wird jedem Ausgang ein npn-Umkehrtransistor Tu nachgeschaltet, und man erhält so die in F i g. 8a bis 8c gezeigten Grundgatter der Stromquellenlogik. Der npn-Umkehrtransistor regeneriert außerdem den am Ausgangskollektor Co ankommenden Strom, denn es wurde schon erwähnt, daß hier stets weniger Strom fließt, als an den Eingängen G und C2 gezogen werden muß.
Werden vom Ausgang eines Gatters mehrere Gattereingänge gesteuert, so kann, wie in Fig.9a gezeigt, unerwünschte Injektion auftreten, und zwar
immer dann, wenn Gattereingangskollektoren miteinander verbunden sind, von denen mindestens einer nicht unmittelbar neben einem Emitter liegt
Es werde in Fig.9a der Betriebszustand betrachtet, bei dem der npn-Transistor gesperrt und der Kollektor
M' G vorgespannt ist Da es sich um NOR-Gates handelt darf dann am Ausgangskollektor Qn kein Strom ankommen. Hier ist jedoch C3 mit dem Eingang eines anderen NOR-Gates (C2) verbunden. C2 liegt unmittelbar neben einem Emitter, und somit werden C2 und C3
<-■'- mit Injektionsstrom versorgt,und es erhält also auch der Ausgang Qa unerwünschterweise Strom.
Diese unerwünschte Injektion kann durch Vorschalten einer Entkopplungsdiode De vor den Eingang C3
unterdrückt werden (s. F i g. 9b).
Nun kann man die Entkoppeldioden noch durch Vertikal-npn-Transistoren ersetzen und sie in eine Isolationsinsel mit dem npn-Transistor der vorangehenden Stufe legen. Die sich so ergebende Ausgangsschal- tung eines Gatters zeigt Fig. 10. Man kann natürlich alle Gattereingänge über Vertikal-pnp's ansteuern (der Inselanschluß der npn-pnp-Struktur wird dann nicht benötigt), was wegen der dann größeren Stromverstärkung der npn-pnp-Struktur (gegenüber npn-Transistor allein) zu einem erheblich größeren fan-out führt.
Wie aus den F i g. 6b und 6c zu erkennen ist, lassen sich in dieser Logik NAND- und NOR-Funktionen mit gleichem Aufwand realisieren. Noch größer wird die Flächennutzung, wenn gemischte Gatterfunktionen verlangt werden. Welche komplizierten Ausdrücke dabei möglich sind, zeigen die Fig. 11a bis lic. Man sieht, daß für alle logischen Funktionen, die auf einen Ausgang wirken, nur ein npn-Transistor Tu gebraucht wird.
Es sind logische Funkiionen folgender Form möglich:
wobei die Zahl der Eingänge an den OR- und AN D-Gattern (s. F i g. 11 c) noch erhöht werden kann.
Wie viele Eingänge möglich sind (fan-in), hängt zum einen von dem verlangten fan-out ab und zum anderen von der Geometrie. Durch Aufspalten der dem Emitter benachbarten Kollektorreihe in immer mehr AND-Eingänge und durch Einfügen weiterer OR-Kollektoren wird der für das fan-out wichtige minimale Ausgangsstrom im Zustand k = 1 immer kleiner.
Für ein fan-out von 1 z. B. muß der kleinste im Zustand /0 =■ 1 vorkommende Ausgangsstrom noch in der Lage sein, den größten Eingangsstrom der nächsten J5 Stufe zu ziehen.
Das fan-out der Geometrie in Fig. 11a liegt für θπρπ ·= 20 bei 1 und für Bn^n = 100 bei 5 als worst case ffinpn - Stromverstärkung des Ausgangs-npn-Transistors). Wenn, wie oben besprochen, über Vertikal-pnp's ausgekoppelt wird, werden diese Werte um die pnp-Stromverstärkung größer.
Die Fig. 12a und 12b zeigen, wie aus zwei NOR-Gates ein ÄS-Flip-Flop geschaltet wird. Zum Setzen bzw. Rücksetzen muß an den Eingang R bzw. S eine 1 angelegt werden.
Es sei angenommen, Transistor 7Ί leitet, d. h. es ist Q = 1. Dann kann bei Vorspannen des Kollektors C2 (C3 offen), d. h. Abziehen seines Stromquellenstromes, der Transistor Ti nicht mehr mit Basisstrom versorgt so werden. Das Kollektorpotential von 71 steigt langsam an, und erst wenn dieses bis auf wenige Millivolt auf die Versorgungsspannung angestiegen ist, also G gesättigt hat, tritt nach Verstreichen einer kurzen Verzögerungszeit r, die zum Aufbau der Ladungsträger in der Basis ss von Ta benötigt wird, an Transistor 7} Basisstrom auf. Das Koilektorpotential von 7} fällt langsam ab.
In Fig. 12c sind die Potentialverläufe dargestellt. Anstiegs- und Abfallzeiten liegen im μβ-ΒβΓείαι, bedingt durch die Auf- und Abbauzeiten der Ladungsträger im Basisgebiet der pnp-Strukturen.
Den Aufbau einer statischen Frequenzteilerzelle, He nach dem Master-Slave-Prinzip arbeitet, zeigt Fig. I3a mit Gattersymbolen. Es werden zwei /?S-Flip-Flops benötigt, vor deren Eingänge AND-Gates geschaltet sind. Hierzu braucht man nur bei der Schaltung nach Fig. 12b die Eingangskollektoren Ci und C3 in je zwei Eingangskollektoren zu zerteilen. So ergibt sich die Schaltung nach Fig. 13b, wenn, wie hier erforderlich, noch Entkoppel-pnp's hinzugefügt werden.
Die Transistoren T4, T6, Tn und Ti5 sind nicht unbedingt erforderlich. Sie erhöhen jedoch die Belastbarkeit am Ausgang und sorgen für genügende Stromverstärkung der npn-pnp-Kcmbinationen auch bei sehr kleinen Strömen. T9 stellt einen Referenztransistor dar.
Die Flankenfolge der Ausgangssignale entspricht derjenigen in Fig. 12c. Da somit die Ausgangssignale einer Teilerzelle unmittelbar zum Ansteuern der nächsten Teilerzelle benutzt werden können, ist der Aufbau einer beliebig langen Teilerkette möglich.
Das lay-out einer Frequenzdoppelteilerzelle zeigt Fig. 14. Man beachte, daß die pnp-Logik-Strukturen beider Stufen in eine Isolationsinsel gelegt wurden und für jede Teilerstufe nur vier weitere Isolationsinseln gebraucht werden.
Zur Vermeidung parasitärer Thyristoreffekte wurden bei den kombinierten npn-pnp-Strukturen (z. B. T1, T3 und T4) der npn-Teil und der pnp-Teil durch einen mit der Isolation verbundenen p-Basissteg miteinander entkoppelt.
Zur Realisierung von benötigten Überkreuzungen wurden an dafür geeigneten Stellen der Schaltung Untertunnelungen mit Emittermaterial im Isolationsgraben hergestellt.
Die Logik besitzt wegen der Benutzung lateraler pnp-Strukturen von Natur aus gute dynamische Störsicherheit Alle Schaltzeiten liegen im U5-Bereich, wodurch kurze dynamische Störungen unterdrückt werden. Auch die statische Störsicherheit ist groß genug (ca.1 V bzw. t/j-IV).
Es wird wenig Chipfläche benötigt, da die Logikfunktionen hier nicht durch Einzeltransistoren, sondern durch funktioneile Strukturen realisiert werden, die sich besonders zum Aufbau komplizierter Gatterfunktionen eignen. Weiterhin können alle Logikelemente in eine Isolationsinsel gelegt werden. Für jeden Ausgang ist nur noch ein weiterer npn-Transistor nötig.
Die Logik arbeitet in einem Versorgungsspannungsbereich von ca. 1 V bis t/cfütym-
Die Logik ist auf Silizium-Standard-Planartechnologie zugeschnitten. Es werden keine besonderen Anforderungen bezüglich der Bauelemente-P'arameter gestellt
Hierzu 6 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. (η einem Halbleiterkörper untergebrachte laterale Transistorstruktur, die in einem Basisgebiet s (14) eine zur Injektion elektrischer Ladungsträger in den Halbleiterkörper dienende Emitterzone (E) und eine zur Aufnahme der injizierten Ladungsträger dienende Kollektorzone (Q) enthält, wobei in das Basisgebiet (14) zwischen der Emitterzone (E) und der als Ausgangskollektor diendenden Kollektorzone (Q) zur Steuerung des Durchflusses der von der Emitterzone (E) her injizierten, zum Ausgangskollektor (Q) fließenden Ladungsträger ein Steuerkollektor (Q in den F i g. 1,2,4,6a, 7a) eingebracht ist, ι -der mit einem von den an den anderen Zonen (14; E; Q) anliegenden Potentialen unabhängigen Steuerpotential betreibbar ist; dadurch gekennzeichnet, daß der Steuerkollektor (Q in den Fig. 1,2, i, 6a, 7a) aus zwei oder mehreren räumlich voneinander getrennten, und elektrisch voneinander isolierten Teilkollektoren (beispielsweise Ci und C2 in den F i g. 6b und 7b oder in den F i g. 6c und 7c) besteht, an die als logische Hingangssignale dienende und miteinander zu verknüpfende Steuer- Potentiale anlegbar sind.
2. Laterale Transistorstruktur nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzielung einer ODER-Verknüpfung zwischen den an die Teilkollektoren (Q und C2 in den F i g. 6b und 7b) anlegbaren Steuerpotritialen diese Teilkollektoren zueinander, zum Emitter (E) und zum Ausgangskollektor (Co) so angeordnet sind, daü sie den von den Ladungsträgern zwischen dem Emitier (E) und dem Ausgangskollektor (Co) zurückzuleget.Jen Weg je einzeln 3S vollständig versperren.
3. Laterale Transistorstruktur nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzielung einer UND-Verknüpfung zwischen den an die Teilkollektoren (Q und Cr in den Fi g. 6c und 7c) anlegbaren ·*ο Steuerpotentialen diese Teilkollektoren zueinander, zum Emitter (E) und zum Ausgangskollektor (Q) so angeordnet sind, daß die Gesamtheit aller Teilkollektoren den von den Ladungsträgern zwischen dem Emitter (E) und dem Ausgangskollektor (Co) zurückzulegenden Weg vollständig versperrt
4. Laterale Transistorstruktur nach Anspruch 1 mit einer Vielzahl räumlich voneinander getrennter und elektrisch voneinander isolierter Teilkollektoren, dadurch gekennzeichnet, daß zur Erzielung von aus UND- und aus ODER-Funktionen zusammengesetzten logischen Verknüpfungen zwischen den an die Teilkollektoren anlegbaren Steuerpotentialen diese Vielzahl von zwischen dem Emitter (E) und dem Ausgangskollektor (Co) angeordneten Teilkollektoren sowohl solche Teilkollektoren enthält, die jeweils unabhängig von allen anderen Teilkollektoren in der Lage sind, durch Vorspannung gegen den Emitter (E) von diesem injizierte Ladungsträger vom Ausgangskollektor (C0) abzuschirmen, als auch eine t>o oder mehrere Gruppen von Teilkollektoren, die nur bei gleichzeitiger Vorspannung aller Teilkollektoren der oder einer Gruppe gegen den Emitter (E) in der Lage sind, von diesem injizierte Ladungsträger vom Ausgangskollektor (C0) abzuschirmen. * ">
5. Laterale Transistorstruktur nach Anspruch 1, dadurch gekennzeichnet, daß mehrere auf einen einzigen Ausgangskollektor (Q) wirkende Emitter (E in Fig. Ua) vorgesehen sind, wobei zwischen diesen Emittern und dem gemeinsamen Ausgangskollektor (Co) jeweils ein Steuerkollektor angebracht ist, der in mehrere Teilkollektoren (1, 2, 3 bzw. 4,5,6 in F i g. Π a) unterteilt ist
6. Logische Schaltung unter Verwendung einer lateralen Transistorstruktur nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zur Umkehrung des vom Ausgangskollekvor (C0) der lateralen Transistorstruktur gelieferten Stromes ein npn-Umkehrtransistor (T11) vorgesehen ist dessen Basis an den Ausgangskollektor (Q) angeschlossen ist und dessen Kollektor den Ausgang der logischen Schaltung bildet (F i g. 8a, 8b, 8c).
7. Logische Schaltung nach Anspruch 6, dadurch gekennzeichnet daß der Kollektor des npn-Umkehrtransistors (Tu) zur Ansteuerung von Steuerkollektoren weiterer logischer Stufen dient
8. Logische Schaltung nach Anspruch 7 unter Verwendung mehrerer logischer Stufen, wobei der Ausgang einer Stufe Steuerkollektoren von mindestens zwei nachgeschalteten, ebenfalls als logische Gatter ausgebildeten Stufen ansteuert und wobei mindestens einer dieser Steuerelektroden nicht unmittelbar neben dem zugehörigen Emitter liegt dadurch gekennzeichnet daß zur Entkopplung der Eingänge deriseiden nachgeschalteten Stufen in die Zuleitung des nicht neben dem zugehörigen Emitter liegenden Steuerkollektors der einen dieser beiden Stufen eine Diode in Flußrichtung geschaltet ist
9. Logische Schaltung nach Anspruch 7 unter Verwendung mehrerer logischer Stufen, wobei der Ausgang einer Stufe Steuerkollektoren von nachgeschalteten, ebenfalls als logische Gatter ausgebildeten Stufen ansteuert dadurch gekennzeichnet daß zur Vergrößerung der Stromverstärkung des Umkehrtransistors und/oder zur Entkopplung der Eingänge der nachgeschalteten Stufen vertikale pnp-Transistoren verwendet "/erden, die mit ihren Basen an den Kollektor des Umkehrtransistors und mit ihren Emittern an die S'teuerkollektoren der nachgeschalteten Stufen angeschlossen sind.
DE2344244A 1973-09-01 1973-09-01 Laterale Transistorstruktur Expired DE2344244C3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2344244A DE2344244C3 (de) 1973-09-01 1973-09-01 Laterale Transistorstruktur
CH1087274A CH572683A5 (de) 1973-09-01 1974-08-08
AT0698774A AT373442B (de) 1973-09-01 1974-08-29 Laterale transistorstruktur
IT26727/74A IT1020289B (it) 1973-09-01 1974-08-29 Circuito logico eseguito nella tecnologia in piano standardizza ta di silicio per l esecuzione di funzioni logiche
GB37978/74A GB1488152A (en) 1973-09-01 1974-08-30 Logic circuit
NLAANVRAGE7411559,A NL173455C (nl) 1973-09-01 1974-08-30 Samengestelde halfgeleiderschakeling voorzien van ten minste een als te schakelen stroombron dienstdoende laterale pnp-transistor die is gekoppeld met een als uitgangstransistor dienstdoende npn-omkeertransistor.
JP49100804A JPS5818786B2 (ja) 1973-09-01 1974-09-02 横方向トランジスタ
FR7429854A FR2246071B1 (de) 1973-09-01 1974-09-02
US06/094,119 US4328509A (en) 1973-09-01 1979-11-14 Current hogging logic circuit with npn vertical reversal transistor and diode/pnp vertical transistor output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2344244A DE2344244C3 (de) 1973-09-01 1973-09-01 Laterale Transistorstruktur

Publications (3)

Publication Number Publication Date
DE2344244A1 DE2344244A1 (de) 1975-03-20
DE2344244B2 DE2344244B2 (de) 1978-05-11
DE2344244C3 true DE2344244C3 (de) 1982-11-25

Family

ID=5891416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2344244A Expired DE2344244C3 (de) 1973-09-01 1973-09-01 Laterale Transistorstruktur

Country Status (9)

Country Link
US (1) US4328509A (de)
JP (1) JPS5818786B2 (de)
AT (1) AT373442B (de)
CH (1) CH572683A5 (de)
DE (1) DE2344244C3 (de)
FR (1) FR2246071B1 (de)
GB (1) GB1488152A (de)
IT (1) IT1020289B (de)
NL (1) NL173455C (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396932A (en) * 1978-06-16 1983-08-02 Motorola, Inc. Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other
US4345166A (en) * 1979-09-28 1982-08-17 Motorola, Inc. Current source having saturation protection
JPS5947467B2 (ja) * 1981-09-01 1984-11-19 セイコーインスツルメンツ株式会社 温度センサ−用半導体素子
US4573064A (en) * 1981-11-02 1986-02-25 Texas Instruments Incorporated GaAs/GaAlAs Heterojunction bipolar integrated circuit devices
US5023482A (en) * 1982-03-29 1991-06-11 North American Philips Corp. ISL to TTL translator
US4831281A (en) * 1984-04-02 1989-05-16 Motorola, Inc. Merged multi-collector transistor
US4794277A (en) * 1986-01-13 1988-12-27 Unitrode Corporation Integrated circuit under-voltage lockout
US4684877A (en) * 1986-06-17 1987-08-04 General Motors Corporation Electrical system utilizing a concentric collector PNP transistor
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
US5514876A (en) * 1994-04-15 1996-05-07 Trw Inc. Multi-terminal resonant tunneling transistor
US6404038B1 (en) * 2000-03-02 2002-06-11 The United States Of America As Represented By The Secretary Of The Navy Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2859286A (en) * 1953-11-12 1958-11-04 Raytheon Mfg Co Variable gain devices
GB887327A (en) * 1957-05-31 1962-01-17 Ibm Improvements in transistors
NL261720A (de) * 1960-03-04
US3579059A (en) * 1968-03-11 1971-05-18 Nat Semiconductor Corp Multiple collector lateral transistor device
US3643235A (en) * 1968-12-30 1972-02-15 Ibm Monolithic semiconductor memory
DE2106821A1 (de) * 1970-02-13 1971-08-26 Atomic Energy Authority Uk Halbleitervorrichtung
US3713908A (en) * 1970-05-15 1973-01-30 Ibm Method of fabricating lateral transistors and complementary transistors
US3725683A (en) * 1971-02-03 1973-04-03 Wescom Discrete and integrated-type circuit
NL7107040A (de) * 1971-05-22 1972-11-24
NL7200294A (de) * 1972-01-08 1973-07-10
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
JPS5622044B2 (de) * 1973-05-24 1981-05-22
US4153909A (en) * 1973-12-10 1979-05-08 National Semiconductor Corporation Gated collector lateral transistor structure and circuits using same

Also Published As

Publication number Publication date
NL7411559A (nl) 1975-03-04
FR2246071B1 (de) 1982-06-18
NL173455C (nl) 1984-01-16
DE2344244A1 (de) 1975-03-20
IT1020289B (it) 1977-12-20
NL173455B (nl) 1983-08-16
AT373442B (de) 1984-01-25
US4328509A (en) 1982-05-04
FR2246071A1 (de) 1975-04-25
DE2344244B2 (de) 1978-05-11
JPS5056187A (de) 1975-05-16
ATA698774A (de) 1983-05-15
JPS5818786B2 (ja) 1983-04-14
GB1488152A (en) 1977-10-05
CH572683A5 (de) 1976-02-13

Similar Documents

Publication Publication Date Title
DE2021824C3 (de) Monolithische Halbleiterschaltung
DE2212168C2 (de) Monolithisch integrierte Halbleiteranordnung
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE1211334B (de) Halbleiterbauelement mit eingelassenen Zonen
DE2751881A1 (de) Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE2356301C3 (de) Monolithisch integrierte, logische Schaltung
DE2344244C3 (de) Laterale Transistorstruktur
DE3051095C2 (de)
DE2514466A1 (de) Integrierte halbleiteranordnung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE1589707B2 (de) Temperaturkompensierte Z Diodenanord nung
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE69022262T2 (de) Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren.
EP0029163B1 (de) Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb
DE2804500A1 (de) Halbleitervorrichtung
DE2520890A1 (de) Transistorverstaerker der darlington- bauart mit interner vorspannung
DE2634304A1 (de) Halbleitervorrichtung
DE2539967C2 (de) Logikgrundschaltung
DE2822094A1 (de) Monolithische integrierte cmos- schaltung
DE1589197A1 (de) Lichtemittierende Halbleiteranordnung
DE1207010B (de) Flaechentransistor mit einem Halbleiterkoerper mit vier Zonen abwechselnd entgegengesetzten Leitungstyps, Verfahren zum Herstellen und Schaltung solcher Flaechentransistoren
DE2846697A1 (de) Halbleiterschalter mit torverstaerkung
DE2756777C3 (de) Digitalschaltungselement
DE2541887A1 (de) Integrierte halbleiterschaltung

Legal Events

Date Code Title Description
8220 Willingness to grant licences (paragraph 23)
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee