DE2045794A1

DE2045794A1 - Datendemodulator mit Verwendung von Vergleichen

Info

Publication number: DE2045794A1
Application number: DE19702045794
Authority: DE
Inventors: George R Wilhamsville N Y Shuda Donald G Chelmsford Mass Giles, (V St A) H041 27 14
Original assignee: Sanders Associates Inc
Current assignee: Lockheed Martin Corp
Priority date: 1969-09-17
Filing date: 1970-09-16
Publication date: 1971-06-09
Also published as: BE756261A; GB1324189A; CA926476A; JPS4819496B1; NL7013568A; IL35235A; FR2065695A1; IL35235A0; CH534461A; SE364154B; US3656064A; FR2065695B1

Description

DIPL.-INQ. KLAUS BEHN DIPL.-PHYS. ROBERT MÜNZHUBER

PATENTANWÄLTE

8 MÜNCHEN SS Wl DE N MAYER ST BASS E 5 TEL. (OS11) 22 25 30-29 0193

Unser Zeichens A 351170 - Ml/Sc 16. September I970

Firma SANDERS ASSOCIATES, INC., Daniel Webster Highway, South, Nashua, New Hampshire 0J506O, USA

Datendemodulator mit Verwendung von Vergleichen

Die Erfindung betrifft signalubertragende Geräte und insbesondere einen Datenempfänger, der Digital Datensignale aus durch Daten modulierten Signalen herausfinden soll, die über einen Übertragungskanal aufgenommen werden wie etwa eine Radioveruindung, eine Mikrowellenverbindung, ein Kabel oder eine Drahtleitung oder dergleichen. Der Datenempfänger der Erfindung ist für jede geeignete Bandbreite des Kanals brauchbar einschließlich Stimmenstaffelkanälen (voice grade channels).

Datensignale enthalten Bitinformationen, die im allgemeinen durch Amplitudenpegel dargestellt werden, die für eine bestimmte Zeitspanne, die oft eine Bitzeit- spanne genannt wird, konstant sind. Die Bitsignale sind

109824/1655

zu Datenworten in verschiedenen Permutationen eines Codes angeordnet und stellen so alphanumerische Zeichen und sonstige Symbole dar. Bei einem Binärsystem werden im allgemeinen zwei Amplitudenpegel angewendet, von denen der eine einen Wert "1" und der andere den Bitwert ⁿO" darstellt. Bei Kommunikationen über Daten ist es üblich, die "1" und "O"-Werte durch "Markierung"und "Zwischenraum" zu bezeichnen, entsprechend der in der Telegraphic gebräuchlichen Terminologie. Wenn eine Nachricht (ein Datenwort oder eine Gruppe von Wörtern) übertragen wird, wird üblicherweise ein Code-Zeichen vorweg und hinterher geschickt, um den Empfänger in Bereitschaftszustand bzw. in Sperrzustand zu versetzen.

Die Übermittlung von Digitaldaten über Tonverbindungskanäle ist bei vielen elektronischen Systemen moderner Art von hoher Bedeutung. Datenprozessrechner, schnell druckende Teledrucker und andere Vorrichtungen müssen oft über bereits bestehende Verbindungskanäle verbunden werden. Unglücklicherweise eignen sich die Eigenschaften zahlreicher bestehender Tonfrequenzverbindungskreise nicht für eine direkte Übertragung von Digitalinformationen, da derartige Kanäle im allgemeinen nicht in der Lage sind, Frequenzkomponenten bis zur Frequenz Null zu übertragen. Aus diesem Grunde wird üblicherweise ein Trägersignal verwendet, das

- 3 109824/1855

entweder durch Amplitudenmodulation (AM), Frequenzmodulation (FM) oder Phasenmodulation (PM) mit der zu übertragenden Digitalinformation moduliert wird.

Von besonderem Interesse für die Erfindung sind FM-Systeme, bei denen der Träger aus unterschiedlichen Ton-(Frequenz)-Signalen für jeden Bitwert besteht, was ä

oft als Frequenzverschiebungsverschlüsselung (FSK) bezeichnet wird, und PM-Systeme, bei welchen der Träger einen oder mehrere Töne enthält, von denen Jeder Ton zwei oder mehrere Phasen hat, um die Datenbitwerte darzustellen; dieses System wird oft als Phasenverschiebungsverschlüsselung (PSK) bezeichnet. Eine Art der bekannten Datendemodulatoren leitet daraus die Bitwerte in der Weise ab, daß die Achsendurchgangswerte aufgespürt werden. Im FSK-System ist beispielsweise die Zeit zwischen zwei Nulldurchgängen bei einem höheren Bittion kürzer als die Zeit zwischen zwei aufeinanderfolgenden Nulldurchgängen bei einem niedrigeren Bitton. Im PSK-System ist die Nulldurchgangsinformation in einigen Fällen anzeigend für die Bitperiode, so daß die Bitzeitgabeinformation abgeleitet und dazu verwendet werden kann, Veränderungen in der Phase des Trägers festzustellen. Sowohl beim PSK- als auch beim FSK- Nulldurchgangsdemodulator wird ein Filter benötigt, mit dem die Nulldurch-

gangsinformation integriert wird, um eine geeignete Probenansammlung über eine Zeitspanne zu erhalten zwischen hohen und niederen Bitwerten. Zusätzlich wird ein ähnliches Schema dazu verwendet, bei einer bestimmten Ausführung das Vorhandensein der Trägerfrequenz festzustellen. Bei anderen bekannten FSK-Systemen enthält der Empfänger Bandpaßfilter für den hohen und den niedrigen Bitton, entsprechende Hüllkurvendetektoren und einen Entscheidungskomparator, der eine Datenausgangsamplitude abgibt, die die größere der beiden Hüllkurven anzeigt.

Analogdurchführungen der genannten Arten und andere Arten von Demodulatoren haben zu verschiedenen Schwierigkeiten Anlaß gegeben, die auch durch ihre Einstellung und die Drift bedingt sind. Df,s Durchleiten von Digitalwerten durch derartige Demodulatoren erfordert sehr komplexe Digitalnetzwerke, die hochstellige Zählwerke und sehr vieleBauteile benötigen, um annehmbare Ergebnisse zu erzielen.

Mit der Erfindung soll deshalb ein neuer und verbesserter Datendemodulator geschaffen werden. Ein derartiger neuer Datendemodulator soll aus relativ einfachen Digitalnetzwerken aufgebaut sein. Außerdem soll mit der Erfindung

109824/1655 original inspected

"'iifTPiii«! K-"Bi 1111"1!I¹II ' '""

ein neues und verbessertes Digitalsignal-Verarbeitungsgerät geschaffen werden.

Das Gerät nach der Erfindung arbeitet mit Identität oder Nichtidentität des empfangenen modulierten Signals mit seiner verzögerten eigenen Wiederholung, womit ein |

Vergleichssignal geschaffen wird, das einen ersten Wert hat bei Identität und einen zweiten Wert bei Nichtidentität. Dieser Vorgang wird in einem Antivalenznetzwerk durchgeführt, das auf das empfangene Signal hin nach der Begrenzung und auf das verzögerte begrenzte Signal hin arbeitet, um ein Vergleichssignal zu schaffen. Das Vergleichssignal wird dann in einem Digitalfilter gefiltert, das ein ziemlich einfacher Auf/Ab-Zähler mit einer Steuerlogik sein kann, die die Schwellwertpegel des Zählers fest- stellt und Anzeigen davon an ein Datenprobennetzwerk abgibt.

In der Zeichnung ist ein Ausführungsbeispiel der Erfindung dargestellt. Es zeigt:

Fig. 1 ein Diagramm, teils in Blockdarstellung und ein logisches Netzwerkschaltschema eines Datenderaodulationsgerätes nach der Erfindung; und

109824/1655

Pig. 2 ein Wellenformdiagramm der an den verschiedenen Punkten des Datendemodulationsgerätes nach Fig. 1 auftretenden Signale.

Es sei festgestellt, daß die Erfindung in Jedem Datendemodul ationsgerät verwirklicht werden kann, das in einem System verwendet wird, in dem der modulierte Träger wenigstens eine Halbwelle während einer Bitperiode hat, wobei eine Bitperiode der reziproke Wert der Daten- oder Bitgeschwindigkeit ist. Z.B. kann das erfindungsgemäße Dateninodulationsgerät sowohl in FSK- als auch in PSK-Systemen verwendet werden. Bei dem hier gezeigten Beispiel wird ein FSK-Demodulator ueschrieben.

Bei einem FSK modulierten Signal wird mit der Frequenz des Signals die Dateninformation ausgedrückt. D.h., unabhängig von dem Verfahren der digitalen oder sonstigen Codierung der Welle stellt eine erste Frequenz oder ein erster Ton eine Markierung und eine zweite Frequenz einen Zwischenraum dar. In der folgenden Beschreibung soll der höhere Bitton f„ als Zwischenraum-Bifcwert und der niedrigere Bitton als Markierungs-Bitwert angesehen werden.

Im Zusammenhang mit dem Schaltbild der Fig. 1 wird der die Erfindung beinhaltende FSK-Demodulator nun beschrieben, wozu auch das Wellenformdiagramm der Fig. 2

- 7 -109824/165S

herangezogen wird, welches unter anderem die Signale zeigt, die an verschiedenen Punkten des Demodulationsgerätes nach Fig. 1 auftreten. In Fig. 1 gehen die FSK-Signale der vorstehend beschriebenen Art von einer Quelle 10 aus. Es versteht sich, daß die empfangenen FSK-Signale üblicherweise von einem Verbindungskanal wie etwa einer Leitung, einem f Kabel, einer Mikrowellenverbindung, einer Radioverbindung oder dergleichen abgenommen werden, wobei die Quelle 10 dann die erforderlichen Empfangseinrichtungen enthält. Es sei außerdem noch erwähnt, daß das FSK-Signal auf der Sendeseite des Kanals von irgendeinem geeigneten FSK-Modulator moduliert worden ist.

Das FSK-Signal wird von der Quelle 10 einem Verzögerungsentzerrer-Netzwerk und Bandpaßfilter 11 zugeführt, das auf g die Eigenschaften des Verbindungskanals abgestimmt ist. Das Verzögerungsentzerrer-Netzwerk arbeitet in bekannter Weise, um eine Hüllkurvenverzögerungs-Entzerrung zu erreichen, und kann beispielsweise aus jedem geeigneten Allpaßnetzwerk bestehen. Das Bandpaßfilter läßt sät^mliche Frequenzen durch, die im FSK-Signal zu erwarten sind. Bei einem als Beispiel gewählten System, bei dem die Bittöne £„ und f- die Frequenzen 2200 hz und 1200 hz haben, liegt die mittelere Frequenz des Bandpaßfilters 11 bei I7O0 hz. Die vom Bandpaßfilter 11

- 8 -10982A/1PS5

abgegebenen Signale können, wenn nötig, durch nicht gezeigte Mittel verstärkt und dann einem Amplitudenbegrenzer zugeführt werden. Der Amplitudenbegrenzer 12 kappt das sinusförmige FSK-Signal, das durch das Filter 11 hindurehgetreten ist, so daß an seinem Ausgang ein begrenztes Signal LS1 auftritt, dessen Wellenform in der Fig. 2 gezeigt ist. Das begrenzte FSK-Signal LS1 gibt eine ganz bestimmte typische

Folge von Markierung- und Zwischenraum- Bittönen. Die Digitaldaten-Amplitudenpegel-Wellenform i/DATA, die der Markierungs- und Zwischenraum-Tonfolge entspricht, ist oberhalb der LS1 - Signalwellenform dargestellt. Sämtliche Wellenformen der Fig. 2 haben die gleiche Zeitbasis. Die Bitperioden T_ß der Datenfolge sind oberhalb der i/DATA-Wellenform dargestellt und mit M oder S gekennzeichnet, was Jeweils Markierung oder Zwischenraum bedeutet.

Wird das FSK-Signal mit sich selbst verglichen, weil das Vergleichssignal um eine Zeitspanne T~ verzögert ist, und festgestellt, ob Identität und Nichtidentität vorliegt, so kann damit eine Veränderung der Tonfrequenz (d.h. des Bitwertes) festgestellt werden. Die Kurve LS2 in Fig. 2 ist also der Wellenformkurve LS1 identisch. Jedoch um die Zeitspanne T_D verzögert. Die Anzeige von Identität oder

- 9 -109824/165$

Nichtidentität der Wellenformen LS1, LS2 erzeugt eine resultierende Wellenform "CS, die einen niedrigen Wert für den Fall der Nichtidentität und einen hohen Wert für den Fall der Identität hat. Für den Fall, daß die LS1-Kurve den niedrigen Bitton (Markierung) darstellt, hat die CS-Kurve einen Wert, der besonders klein ist. Für den anderen Fall, bei welchem die LS1-Kurve den hohen Bitwert (Zwischenraum) anzeigt, hat die US einen Wert, der besonders hoch ist.

Die schmalen nach oben gehenden Abschnitte 50 Kurve US sind durch die Verzögerung T^ bedingt, die größer 1st als die halbe Periode (--^—I des niedrigen Bittons.

\ ^¹L /
Die schmalen nach unten gehenden Kurvenabschnitte 51 sind

durch die Verzögerung bedingt, die geringer ist als die

/ 1 )
Periode —~ /des hohen Bittons. Die Breite der breiteren

\ ¹H /

Impulse 52 und 55 ist nicht nur durch den Wert T_ß bedingt sondern hängt auch davon ab, an welchem Punkt der Zyklus für einen niedrigen oder einen hohen Bitton beginnt, was davon abhängt, wann der Übergang von einem auf den anderen Ton erfolgt. Wenn die Verzögerung T^ gerade gleich wäre der halben Periode von f_L, würden die Impulse 50 wegfallen, die Impulse 52 wären schmäler, während die Impulse 51 und 52 brei ter werden würden. Wird die Verzögerungszeit T_ß kleiner ials

- 10 109824/1655

—äs gemacht, dann erscheinen die Impulse 50 wieder.

¹L
Die Impulse 50, 51 und 52 werden allmählich breiter, so daß der Mittelwert von C⁷S sich dem Wert 0 nähert, wenn das Mittel über eine gesamte Bitperiode genommen wird. Wird andererseits die Verzögerungszeit T_n größer als bei dem dargestellten Beispiel gewählt, dann werden die Impulse 50, 51 und 52 allmählich breiter (T_n = γ—) so daß der Mittelwert der US - Kurve über eine Bitperiode gemessen sich Null nähert.

Um einen Wechsel von einem Ton auf einen anderen des modulierten Signals festzustellen, muß die Verzögerungszeit T_n so sein, daß eine hinreichende Unterscheidung zwischen den hohen und niedrigen CS -Signal-Pegeln möglich ist, die einen Zwischenraum-Ton bzw. einen Markierungston darstellen. Diese Unterscheidungsmöglichkeit wird etwas verschlechtert, wenn die Verzögerungszeit T_n kleiner oder größer als in dem dargestellten Beispiel gewählt wird. Für ein praktisch ausgeführtes FSK-Systöm sollte der T_n - Wert zwischen der halben Periodenlänge des tieferen Bittons (-äs—) und der vollen Periodenlänge des hohen Bit-

1 1

tons -fr— liegen, wobei entweder kleiner oder größer

₁ H L

als—3— sein kann. Die beste Unterscheidungsmöglichkeit

liegt dann vor, wenn T_n * v4 der Periode der mittleren

- 11 -

109824/165S

Frequenz zwischen dem hohen Bitton und dem tiefen Bitton ist, also

^rL^+fH

Die Veuzögerungszeit T_D ist in Fig. 2 für diese Maximal- f

bedingung dargestellt. Es versteht sich jedoch, daß auch kleinere oder größere Werte von T_D verwendet werden können, was jedoch eine Einbuße an Unterscheidungsmöglichkeit mit sich bringt.

Es wird Jetzt auf Fig. 1 Bezug genommen. Das Signal LS1 ist um die Zeitspanne T_D mit Hilfe der Verzögerungsvorrichtung 13 verzögert worden, was das Signal LS2 ergibt. Die Verzögerungsvorrichtung 1J kann jedes beliebige Verzögerung - g netzwerk sein, z.B. ein Verschieberegister, das mit geeigneter Geschwindigkeit zeitgetriggert ist, um die Verzögerungszeit Tj₅ hervorzurufen. Mit Hilfe eines Antivalenznetzwerks 14 wird dann zwischen den Signalen LS1 und LS2 festgestellt, ob Identität vorliegt. Dem Fachmann ist Dekannt, daß am Ausgang des Antivalenznetzwerkes nur dann ein hoher Wert auftritt, wenn einer der beiden Eingangswerte hoch ist (Nlchtidentität), nicht jedoch beide Eingänge einen hohen

- 12 109824/1655

Wert haben. Am Ausgang erscheint ein niedriger Wert für alle anderen Signalkombinationen an den Eingängen (Identität). Bei dem dargestellten Beispiel wird also am Ausgang des Antivalenznetzwerks 14 ein hoher Wert abgenommen, wenn die Eingangssignale LS1 und LS2 nicht übereinstimmen, dagegen ein niedriger Wert, wenn sie übereinstimmen. Die voranstehend beschriebene Identitäts- oder Nichtidentitätsfeststellung wird manchmal auch als Modul-Zwei-Addition bezeichnet. Das Ausgangssignal des Antivalenznetzwerks 14 wird mit CS in Fig. 1 bezeichnet, und die Komplementärgröße CS wird mit Hilfe eines Inverters 15 erzeugt. Diese komplementäre Größe CS ist in Fig. 2 dargestellt.

Es sei noch Demerkt, daß die dargestellten logischen Netzwerke 14 und 15 wie auch die nachstehend noch genannten logischen Netzwerke nur als Beispiel anzusehen sind und daß auch andere logische Netzwerke verwendet werden können. Das Netzwerk 14 kann z.B. einen geeigneten Signalinverterkreis enthalten, so daß oereits an seinem Ausgang das Signal CS erscheint, wobei dann am Ausgang des Inverters 15 das Signal CS auftritt.

Ein Digitalfilter-Netzwerk 16 filtert die Identitäts/Nichtldentitäts-Signale CS und/oder ihre komplementären

- 15 10987Λ/165*

Größen CS, und ein Probenaufnahme-Netzwerk I7 nimmt die Ausgangswerte des Filters 16 auf und erzeugt ein Ausgangssignal von zwei verschiedenen Werten EDO, das in der Fig. 2 dargestellt ist und das anzeigt, ob Markierungsoder Zwischenrauminformation im modulierten Signal LS1 enthalten ist. Das Filter 16 enthält einen Auf/Ab-Zähler 18 und zugehörige logische Steuerschaltungen. Der Zähler 18 kann jeder geeignete Auf/Ab-Digitalzähler sein, z.B. ein Brummzähler (ripple counter), der mit der Zeitsignalgeschwindigkeit CP1 oder CP2 entsprechend den Steuersignalen, die den Auf- und Ab-Steuerleitungen zugeführt werden, auffüllt oder entleert.

Bei dem Ausführungsbeispiel unterscheidet das Probenaufnahmenetzwerk 17 ein Paar von Zählerausgangsbedingungen M und S und gibt hohe und niedrige Ausgangssignalpegel %

entsprechend ab. Der Zähler 18 arbeitet in Abhängigkeit von den CS und C!S - Signalen, die den Auf- und Ab-Steuerleitungen zugeführt werden, so daß das Zählwerk bei der M-Ausgangsbedingung entleert und bei der S-Ausgangsbedingung aufgefüllt wird. Die M-und S-Bedingungen entsprechen den niedrigen und hohen Werten des CS - Signals in Fig. 2. Die Trennung zwischen dem S-Zustand und dem M-Zustand wird als Zahl (S-M) angegeben. Die günstigste

- 14 -

109824M655

Auswahl dieser Trennung (S-M) wird erzielt als Punktion der Zeitsteuer-Signalgeschwindigkeit, der Bitgeschwindigkeit, der Vergleichswellenform CS und des Rauschens. Bei einem ausgeführten Beispiel hat der Zähler 18 sechs Stufen. Es sind dann die Ausgangswerte von dröi dieser Stufen hoch, dann befindet sich der Zähler 18 im M-Zustand, und wenn die Ausgangswerte der übrigen drei Stufen auch hoch sind, befindet sich der Zähler im S-Zustand.

Der Zähler 18 und die genannte Steuerkreisanordnung, die zusammen das Filter 16 bilden, filtern die Impulse 50 bis 53 des CS - Signals (und notwendigerweise auch des CS-Signals) heraus. Die Steuerkreisschaltung enthält erste Schaltkreismittel, die auf die Signale CS, CS, M und S ansprechen, um (1) eine PiIterausgangsgröße dem Probenaufnahmenetzwerk 17 zuzuführen, (2) den Zähler 18 in den Zustand zu versetzen, von einem der Zustände S oder M in Richtung auf den anderen Zustand zu zählen, wenn im CS - Signalpegel ein Wechsel auftritt, und (5) den Zähler 18 zu sperren, wenn entweder der S- oder der M-Zählzustand erreicht ist. Diese ersten Schaltkreismittel enthalten ein Paar UND-Gatter 19 und 20, denen die M und S- Zählimpulse

er zugeführt werden. Die UND-Gatter 19 und 20/haiten außerdem

- 15 -1.09824/1655

die CS und CS -Signale als Eingangswerte. Die Ausgangsgrößen der UND-Gatter 19 und 20 werden nach dem Invertieren durch die Inverter 21 und 22 als Freigabe-Eingangssignale einem zeitgetriggerten UND-Gatter 25 zugeleitet, das, wenn es freigegeben ist, dem Zähler 18 Zeitsteuersignale zuführt.

Der Zeitsteuersignal-Eingang des UND-Gatters 25 erhält λ

eine von zwei verschiedenen Zeitsignalketten CP1 oder CP2, die beide von einer Zeitsteuer- oder clock-Signalquelle 26 zugeführt werden. Die Schaltungsanordnung, die festlegt, welches der beiden Zeitsteuersignale zur Wirkung kommt und warum wird später noch beschrieben.

Die AusgangsSignalbedingungen der UND-Gatter 19 und 20 sind in der nachstehenden Tabelle I wiedergegeben für vier Bedingungen der M, S, CS und OS, wobei das M- und das S-Signal als einziges Signal angesehen wird, da sämtliche ™ hoch sein müssen, um das entsprechende UND-Gatter freizugeben. Die Buchstaben H und L bezeichnen hohen bzw. niedrigen Signalpegel.

- 16 -

10982A/1B55

L	L	L
L	H	L
H	L	L
H	H	H

TABELLE I M CS UND 19 S CiT UND 20

(1) H H H

(2) H L L
O) L H L
(4) L L L

Die erste und die vierte Signalbedingung in Tabelle 1 entspricht einem Markierungston bzw. einem Zwischenraumton des LS1-Signals und folglich dem niedrigen bzw. hohen Mittelwert des CS - Signals. PUr diese erste und vierte Signalbedingung ist das UND-Gatter 25 gespperrt, so daß es die clock-Signale nicht zum Zähler 18 passieren läßt. Die zweite und dritte Bedingung dagegen in Tabelle I entspricht den Impulsen 50 und 52 und den Impulsen 5I und 55 des (Js- Signals (Fig. 2). PUr die zweite und dritte Signalbedingung ist das UND-Gatter 23 freigegeben, so daß die clock-Signale zum Zähler 18 hindurchpassieren können.

Wie bereits an früherer Stelle ausgeführt, ist die Schwellwertspanne des Zählers 18 so gewählt, daß der Zähler 18 auf Impulse von der Breite der Impulse 50 bis 53 des Signals CS in Fig. 2 nur einen Teil des Weges in Richtung auf den S oder M-Zustand zählt und dann zurückzählt in

- 17 -1 0 9 8 ? L / 1 R 5 S

Richtung auf den Ausgangszustand· Bei Impulsen von der Breite der Impulse 5^ oder 55 des CS-Signals dagegen zählt der Zähler 18 den gesamten Weg in Richtung auf den S- oder M-Zustand.

Bei dem dargestellten Ausführungsbeispiel wird die Ausgangsgröße des Digitalfilters 16 vom Ausgang der UND-Gatter 19 und 20 abgenommen, welche Werte dann als Eingangswerte dem Probennetzwerk: 17 zugeführt werden. Das Probennetzwerk: 17 kann Jedes geeignete Schaltungsnetzwerk: enthalten, das auf die Ausgangssignalpegel des Filters 16 anspricht und ein Signal von zwei verschiedenen Werten erzeugt, wie das EDO-Signal in Fig. 2. Wie Fig. 1 zeigt, kann das Probennetzwerk 17 ein JK-Flip-Flop mit J-und K-Eingängen sein, an die die Ausgänge der UND-Gatter 19 und 20 geführt sind. Auf den Trigger-Eingang C des Flip- f

Flop wird ein Trigger-Signal CP^ gegeben, das von der clock-Slgnalquelle 26 abgeleitet wird. Schließlich wird am Q-Ausgang des Flip-Flop das Ausgangssignal EDO abgenommen.

Folgend wird jetzt auf Fig. 2 und auf Tabelle I Bezug genommen. Das J-K-Flip-Flop spricht auf ein Signal

- 18 109824/1655

mit hohem Pegel (Markierung) am Ausgang des UND-Gatter (J-Eingang) oei dem nächstfolgenden clock-Signal CPJ so an, daß der Q-Ausgang in einen Zustand versetzt wird, .oder in einem Zustand gehalten wird, in welchem er ein Signal mit hohem Pegel abgibt. Andererseits reagiert Flip-Flop

17 auf das Signal mit hohem Pegel (Zwischenraum) am Ausgang des UND-Gatters 20 (K-Eingang) so, daß der Q-Ausgang in einen Zustand der Abgabe eines Signals mit niedrigem Pegel gebracht oder darin gehalten wird. Bei den Signalbedingungen nach Tabelle I, bei denen die Ausgänge beider UND-Gatter 19 und 20 niedrig sind, hält Flipflop 17 seinen vorherigen Zustand aufrecht. Flip-Flop 17 spricht also auf Wechsel des Zählers 18 nicht an, die durch Impulse 50 bis 53 des (Js - Signals in Fig. 2 hervorgerufen werden. Es ist zu vermerken (Tabelle i), daß eine Signalbedingung, bei der beide Eingänge J und K hoch sind, (die triggerbare Flip-Flop-Bedingung) durch Steuerung der logischen Schaltkreisanordnung des Filters 16 nicht möglich ist.

Wie bereits früher ausgeführt, läßt das UND-Gatter 25 ein ausgewähltes clock-Signal CP1 oder CP2 zum Zähler

18 passieren, wenn das Gatter freigeschaltet ist, wobei

- 19 109824/1655

- 19 -

die Signale CP1 und CP2 verschiedene Frequenzen haben. Der Zweck, der mit diesen zwei verschiedenen clock-Frequenzen verfolgt wird, ist der, das Schlackern des Ausgangssignals EDO zu vermindern. Die Anwendung von zwei clock-Frequenzen in der beschriebenen Weise läßt die Zeitverzögerung zwischen einem Wechsel in der Tonfrequenz der modulierten Welle LS1 (siehe Fig. 2) und einen entsprechenden Datenübergang im Ausgangssignal EDO gleichmäßiger werden und macht außerdem die Bitzeitspannen des EDO-Signals gleichmäßiger.

Fig. 2 zeigt, daß bei jedem Tonwechsel die Kurve "CS sich in einem verhältnismäßig breiten Impuls von ihrem Ausgangswert entfernt, zu dem sie Jedoch zurückkehrt, bevor ein Wechsel zum entgegengesetzten Pegel auftritt. Im Zeitpunkt t wechselt also die FSK-modulierte LS1-Welle f vom Mark!erungston f_T zum Zwischenraumton f«· Die Kurve C£3 spricht im Zeitpunkt t. mit einem nach oben gehenden Impuls 52 darauf an, kehrt aber dann auf den unteren Pegel im Zeitpunkt t zurück bevor sie schließlich im Zeitaugen-

blick t, auf den hohen Pegel überwechselt für eine Zeitspanne, die für den Zähler 18 ausreicht, um vom M-Zählzustand in den S-Zählzustand überzuwechseln. Die Schwierigkeit ist hieroei,

- 20 1098?A/ 1RS«?

daß die Zeitintervalle t. bis t und t bis t, von einem

D C C Cl

Tonwechsel auf den anderen entsprechend dem Punkt im Tonzyklus variiert, so daß eine Veränderung des Tons auftritt,

Würde der Zähler 18 nur mit einer clock-Geschwindigkeit betrieben werden, die ausreichend wäre, eine adäquate Schwellwertspanne zu schaffen, würde er einen Teilweg vom M- zum S-Zustand von t, bis t zählen, fast den gesamten Weg zum M-Zustand während t bis t, zurückzählen und dann bei t, die Zählung erneut in Richtung auf den S-Zustand beginnen, den er dann im Zeitpunkt t_f erreichen würde. Dies ist in Fig. 2 dargestellt durch den gestrichelten Teil der Wellenform ACS, welche den Zustand des Zählers 18 in grafischer Darstellung wiedergibt. Der gestrichelte Wellenabschnitt zwischen t und t„ stellt

C X

den Zählerzustand dar, wenn dieser nur mit einer einzigen Geschwindigkeit zeitgeschaltet wird.

Gemäß eines Merkmals der Erfindung zählt der Zähler 18 langsamer während des RückfallIntervalls t bis t, und nimmt dann die hohe Zählgeschwindigkeit im Zeitpunkt ti

- 21 -

1098?

wieder an. Dies hat nun zur Wirkung, daß der Zähler 18 nur wenig während der Zeitspanne t bis t_H wieder in Rieh-

C Cl

tung auf den M-Zustand zurückfällt und auf diese Weise den S-Zustand schneller erreicht, wenn die höhere Zählgeschwindigkeit wieder angenommen wird, so daß auf diese Weise eine mehr lineare Änderung des Zählzustandes herbeigeführt wird. Dieselbe Technik wird auch bei Wechseln von einem S- auf einen M-Ton verwandt. Der Zähler 18 zählt also mit höherer Geschwindigkeit während der Zeitspanne t_fab bis t , mit niedrigerer Zählgeschwindigkeit während t _rt bis t_Af, und wiederum mit höherer Geschwindigkeit nach

C C Uu

dem Zeitpunkt t_dd, so daß er den M-Zustand tm Zeitpunkt t erreicht. Die Anwendung einer langsamen clock- oder

Triggergeschwindigkeit während des RückfallIntervalls bewirkt, daß der Zähler 18 zwischen dem S-Zustand und dem M-Zustand in stärker linearer Weise zählt und in gleichförmigeren Zeitintervallen übergeht, so daß Zittereffekte verringert sind.

Die im Filter 16 für das Bewirken der voranstehenden Zählweise enthaltene Steuerschaltkreiseinrichtung enthält einen Schalter 24, der entweder das clock-Signal CP1 mit der höheren Schaltfrequenz oder das clock-Signal

- 22 -

109824/1B55

CP2 mit der niedrigeren Sohaltfrequenz auf das UND-Gatter gibt entsprechend der Modul-Zwei-Summe des (JS und des EDO-Signals, was vom Antivalenznetzwerk 25 abgegeben wird.. Sind also C^-S und EDO nicht identisch (Anzeige eines möglichen Tonwechsels), dann wird das schnellere clock-Signal CP1 vom Schalter 24 auf das UND-Gatter 23 gegeben, wogegen bei Identität von US und EDO (Anzeige eines möglichen Rückfallintervalls) Schalter 24 das langsamere clock-Signal CP2 aufs UND-Gatter 2j5 schaltet. Der Schalter 24 kann jeder beliebige Schaltkreis sein, der auf ein Steuersignal anspricht und in der Lage ist, eines von mehreren Signalen auf seine Ausgangsleitung zu schalten.

Es versteht sich, daß die logischen Steuerschaltkreise 19, 20, 2j5 und 25 in sich bereits Signalinverterschaltungen enthalten können, so daß die UND-Gatter dann in NICHT-UND-Glieder und das Antivalenzgatter 25 dann in ein Antivalenzgatter umzuwandeln sind, wenn im übrigen der Fluß der logischen Signale erhalten bleibt und die sonstigen erforderlichen Änderungen vorgenommen werden.

Voranstehend wurde eine FSK-Demodulator-Einrichtung gemäß der Erfindung beschrieben. Die gezeigte logische Schaltungsanordnung ist Jedoch nur als Beispiel anzusehen, und es

- 23 -

10982W165S

können andere geeignete Anordnungen verwendet werden. Außerdem kann das Modul-Zwei-Additions-Netzwerk 14 und 25 andere Gestalt annehmen als die dargestellten Antivalenzgatter. Selbstverständlich können auch im Digitalfilter 16 andere Anordnungen Verwendung finden. Es kann z.B. ein Digitaloder Analog-Integrator eingesetzt werden. g

Weiter ist zu erwägen, daß die Vergleichs- und Filtertechnik, die die Erfindung beinhaltet, auch zur Demodulation von Signalen anderer Typen als FSK-Signalen verwendet werden kann. Die Erfindung kann z.B. bei PM-Systemen angewendet werden, bei denen während einer Bitperiode eine ganzzahlige Anzahl von Halbwellen der Trägerfrequenz auftritt, Insbesondere kann das dargestellte Ausführungsbeispiel leicht so bemessen werden, daß damit differenzialcodierte Binär-PSK-Signale demoduliert werden können. ™

Claims

PATENTANSPRÜCHE

1. Datendemodulator, gekennzeichnet durch Mittel zum Vergleich eines modulierten Signals mit seiner zeitverzögerten Version, um daraus ein Vergleichssignal zu schaffen und Mittel zum Filtern des Vergleichssignals, woraus eine Anzeige der Modulationsinformation gewonnen wird.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das modulierte Signal ein Triggersignal enthält, das entsprechend eines ersten und zweiten Digitalwertes eines Digitaldatensignals moduliert ist, und daß die Vergleichsmittel Mittel zur Bildung einer Modul-Zwei-Summe des datenmodulierten Signals und seiner verzögerten Version enthalten, wobei diese Summe dem Vergleichssignal entspricht.

5. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Filtermittel einen Digitalzählere aufweisen sowie zugehörige Steuerschaltkreisanordnungen zum Erzielen der Anzeige.

- 25 10982A/1K5S

4. Anordnung nach Anspruch J>, dadurch gekennzeichnet, daß die Probenmittel die vom Filter abgegebene Anzeige speichern um ein Signal zu erzeugen, das unterschiedliche Amplitudenpegel entsprechend dem ersten und dem zweiten Digitalwert des modulierten Datensignals hat.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß dör erste und der zweite Digitalwert den beiden Binärwerten entspricht.

6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das modulierte Signal einen Träger enthält, der frequenzmoduliert ist, so daß er eine erste und eine zweite Frequenz f1 und f2 entsprechend dem ersten und zweiten Digitaldatenwert aufweist.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Verg^leichsmittel auf der Basis von Identität und NichtIdentität des modulierten Signals und seiner verzögerten Version arbeiten, um das Vergleichssignal zu erzeugen, das einen ersten und einen zweiten Amplitudenpegel aufweist, je nachdem ob Identität oder Nichtidentität vorliegt.

- 26 -

109824/1655

2Ü45794

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die erste Frequenz niedriger als die zweite Frequenz ist, daß die verzögerte Signalversion gegenüber dem modulierten Signal um die Zeltspanne T_D verzögert ist, welche einen Wert hat, der zwischen der halben Perlode der ersten Frequenz und der ganzen Periode der zweiten Frequenz liegt.

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Filtermittel einen Digitalzähler und zugehörige Steuerschaltkreismittel aufweisen, um die Anzeige zu schaffen.

10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Probenmittel die Anzeige speichern um ein Signal mit unterschiedlichen Amplitudenpegeln entsprechend dem ersten und dem zweiten Digitalwert zu schaffen.

11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß der erste und der zweite Digitalwert den unterschiedlichen beiden Binärwerten entspricht.

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Zählmittel einen in zwei Richtungen zählenden Zähler

- 27 109824/1655

aufweisen, der entsprechend dem ersten und dem zweiten Pegel des Vergleichssignals in der ersten oder zweiten Richtung zählt, und daß der zugeordnete Steuerschaltkreis Begrenzungsmittel enthält, die verhindern, daß der Zähler über einen ersten und zweiten Zählzustand hinauszählt und ermöglicht, daß der Zähler beim Übergang des Vergleichssignals von einem Pegelwert auf den anderen vom einen Zählerzustand zum anderen hinüberzählt. "

15. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Vergleichsmittel einen Modul-Zwei-Zähler aufweisen, der in Abhängigkeit vom modulierten Signal und seiner verzögerten Version eine Modul-Zwei-Summe erzeugt, welche dem Vergleichssignal entspricht.

14. Anordnung nach Anspruch 13* dadurch gekennzeichnet, daß das Vergleichssignal Rückfallintervalle bei Frequenz- Λ

wechseln des modulierten Signals aufweist derart, daß zwei übergänge des Vergleichssignals auftreten, befor der Zähler zwischen dem ersten und dem zweiten Zustand gezählt hat, und daß die zugehörigen Steuerschaltkreisanordnungen Mittel enthalten, die den Zähler in rückwärtiger Richtung langsamer zählen lassen.

- 28 109824/1655

15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Zeitspanne T_D dreiviertel der mittleren Frequenz zwischen der ersten und der zweiten Frequenz ist«

' 16. Ixi zwei Richtungen zählender Zähler, der ζ witschen einem ersten und einem zweiten Zählzustand in Abhängigkeit von einem Richtungssteuersignal mit einer erstengeschwindigkeit zählt, gekennzeichnet durch Mittel, die In Abhängigkeit von (1) einem Wechsel des Richtungsstejierslgnals den Zähler von einem zum anderen Zustand mit/einer ersten Geschwindigkeit zählen lassen und (2) aar einen weiteren Wechsel des Richtungssteuersignals/der auftritt, bfevor der Zähler den anderen Zustand/erreicht hat, den Zähler zum Zurückzählen auf den ersten Zustand mit einer langsameren Geschwindigkeit a£s der ersten Geschwindigkeit zählen läßt. / nufac^u. (£üxytiQ Λ.3Ί4)

Ul

17. Schaltungsanordnung, gekennzeichnet durch Mittel zum Selbstvecgleich eines Signals mit seiner zeitverzögerten Version zur Erzeugung eines Selbstvergleichssignals und einen Digitalzähler, der in Abhängigkeit von dem Selbstvergleichssignal zwischen einem ersten und einem zweiten Zählistand zählt, wenn das Signal seinen Amplitudenwert ändert.

- 29 -

ta

Leerseite