DE69400151T2 - Verfahren zur Rückgewinnung der Zeichensynchronisation in Empfängern digital modulierter Signale und Schaltung dazu - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf das Gebiet digitaler Übertragung und besonders auf ein Verfahren zur Rückgewinnung der Zeichensynchronisierung in Empfängern digital modulierter Signale und Schaltung dazu.
• Wie bekannt ist es für ein einwandfreies Auslesen sequentiell übertragener Zeichen, wie sie gewöhnlich stromabwärts vom Demodulator in der Form von in geeigneter Weise geformten Impulsen vorliegen, erforderlich, die Amplitude der genannten Impulse bei einem Maximalwert auszulesen, der mit dem Wert des Mittenpunktes übereinstimmt. Dabei wird die Verwendung eines Lesetaktes angenommen, der den gleichen Rhythmus hat wie die Zeichen, und dessen Lesekante mit einem Zeitpunkt übereinstimmt, der dem Mittenwert des Zeichens entspricht. Die örtliche Erzeugung eines Signais mit den oben genannten Kennwerten ist ziemlich problem ausch, besonders wegen einer unvermeidlichen, wenn auch kleinen, Frequenzabweichung zwischen dem örtlich erzeugten Signal und dem bei der Übertragung verwendeten Signal. Es ist deshalb eine geeignete Synchronisierung mit der in den empfangenen Daten enthaltenen oder von diesen ableitbaren Information erforderlich.
• Eine weithin benutztes Verfahren zur Herstellung der genannten Synchronisierung besteht in der Verwendung einer Phasenregelschleife (PLL). Die gleiche Methode wird ebenfalls in Demodulatoren für digital modulierte Signale, wie MPSK, QAM usw. zur Rückgewinnung des demodulierten Trägers verwendet.
• Die Architektur eines PLL ist seit langem bekannt, aber man sollte sich daran erinnern, daß ein PLL im wesentlichen einen spannungsgesteuerten Oscillator (VCO), sowie einen Phasenvergleicher zur Messung der Phasenverschiebung oder des Phasenfehlers ε zwischen einem Bezugssignal und dem von dem VCO erzeugten Taktsignal, einen Verstärker und schließlich ein Schleifenfilter vom Tiefpaßtyp enthält. Das Schleifenfilter leitet aus dem vom Phasenvergleicher kommenden Signal eine nahezu kontinuierliche Komponente ab. Es handelt sich um die Funktion V(E), die nach entsprechender Verstärkung als Gegenkopplung den VCO steuert. Der PLL rastet zunächst auf die Frequenz und dann auf die Phase des Bezugssignals ein und stellt dann am Ausgang ein "sauberes" Taktsignal zur Verfügung.
• Bekannuich erzeugt die digitale Modulation eines Trägers mit einem Modulationssignal, dessen Amplitude sich pseudozufällig in der Zeit ändert, wie es beispielsweise in Sprach- und TV-Signalen der Fall ist, ein moduliertes Signal, in welchem die Information zur Zeichensynchronisierung nicht direkt enthalten ist. Es ist deshalb erforderlich, beim Empfang eine geeignete Zeichenverzerrung einzuführen, z.B. mittels "Quadraturschaltung" oder Gleichrichter, damit das oben genannte Bezugssignal für den Phasenvergleicher zur Verfügung steht.
• Beispiele für Schaltungen, die einen nicht linearen Regenerator zur Zeichen- oder Trägerrückgewinnung verwenden, finden sich in dem Band mit dem Titel "Phaselock Techniques" von Floyd M. Gardner, veröffentlicht von John Wiley & Sons, zweite Ausgabe, Seite 215 ... 249. Dieser Band ist außerdem ein grundlegendes bibliographisches Nachschlagewerk zum Verständnis aller PLL-Probleme, einschließlich der nicht programmierten Schleifenstops an Punkten, wo der Phasenfehler ε den Wert ±nπ hat und n eine ungerade Zahl ist. Bekanntlich wird an diesen Punkten wegen der Periode 2π der Phasenfehlerfunktion und deren Sinusform die VCO-Steuerspannung ausgelöscht. Das Gleichgewicht des Systems ist jedoch nicht stabil. Tatsächlich hat die Phasenfehlerfunktion eine solche Steigung, daß eine Verschiebung eines der genannten Punkte den PLL zwar nicht wieder anlaufen läßt, ihn aber zu einem ebenfalls durch den Phasenfehler Null charakterisierten Punkt stabilen Gleichgewichts fortschreiten läßt, der aber nur nach einem unbestimmten Zeitraum erreicht wird.
• Wie man sieht, können in Schaltkreisen zur Zeichen- oder Trägerrückgewinnung, die einen PLL verwenden, wegen der möglichen nicht Programmierten Schleifenstops extrem lange Einrastzeiten auftreten, so sehr, daß sie in Zeitmultiplexsystemen (TDMA) nicht verwendet werden können, außer in besonderen Fällen.
• Bei der Mehrzahl bekannter Methoden, die die Nachteile von nicht programmierten Schleifenstops eines PLL zu korrigieren suchen, werden diese genau mit dem Zweck ausgewertet, zu der Steuerspannung VCO einen Impuls oder andere kurzzeitige Spannung zu addieren, die den PLL schneller zum richtigen Einrastpunkt bringen. Diese Verfahren haben aber den schwerwiegenden Nachteil, den PLL sehr langsam zum richtigen Einrastpunkt zu führen. Um den Betrieb von einem Punkt unstabilen Gleichgewichts auf einen Punkt stabilen Gleichgewichts umzuschalten, muß der PLL tatsächlich jedesmal den Phasenwinklel ε der Amplitude π innerhalb eines Zeitraumes zurückgewinnen, der auch im besten Fall nicht geringer sein kann als die Zeitkonstante des Schleifenfilters. Deshalb stellt sich die vorliegende Erfindung die Aufgabe, die oben genannten Mängel abzustellen und ein Verfahren zur Rückgewinnung der Zeichensynchronisierung anzugeben, einschließlich typischer Funktionsabläufe von PLL-Schaltungen, deren VCO zur Erzeugung eines Zeichenlesetaktes verwendet wird, sowie Funktionsabläufe bei der Phasenkorrektur des oben genannten Taktsignals, wenn dieses falsch auf das Signal der Zeichensynchronisierung eingerastet ist.
• Das betrachtete Verfahren erlaubt eine schnelle Rückgewinnung des richtigen Zeichensynchronisierungssignals an Punkten nicht programmierter Schleifenstops, da es gleichzeitig die Phase des vom VCO erzeugten Signals und die Steuerspannung des VCO beeinflußt. Die Beeinflussung der Spannung hat nur die Stabilisierung des Gleichgewichtspunktes zum Ziel, an dem sich der PLL gegenwärtig befindet, ohne eine breite Rückgewinnung der Phase π vornehmen zu müssen.
• Zur Lösung der oben genannten Aufgabe hat die vorliegende Erfindung ein Verfahren zur Rückgewinnung der Zeichensynchronisierung in Empfängern digital modulierter Signale zum Ziel, das darin besteht, die Zeichen mit einem Abtastsignal der doppelten Zeichenfrequenz abzutasten, das von einem VCO erzeugt wird, der von einer zwischen der aus den Zeichen abgeleiteten Synchronisierung und der von einem örtlich mittels Division durch 2 erzeugten Zeichenlesetakt bestehenden Phasenverschiebungs- oder Fehlerfunktion gesteuert wird. Die genannte Fehlerfunktion wird durch Tiefpaßfilterung einer Sequenz erzeugt, deren Einzelausdrücke man der Reihe nach durch Berechnung im Zeichenrhythmus einer algebraischen Summe von in geeigneter Weise für eine oder zwei Perioden "verzerrten" Abtastwerten erhält, wobei den genannten verzerrten Zeichen abwechselnd ein negatives oder positives Vorzeichen zwischen einem Abtastwert und dem nächsten vorausgeht. Außerdem wird überprüft, ob unterschiedliche Vorzeichen zwischen aufeinanderfolgenden Abtastwertepaaren bestehen, damit das Vorzeichen der Fehlerfunktion und das Vorzeichen des Lesetaktsignals der örtlich erzeugten Zeichen umgekehrt werden kann, wie in den Ansprüchen 1 bis 7 näher erklärt wird.
• Das den Gegenstand der vorliegenden Erfindung bildende Verfahren eignet sich unmittelbar für die Verwirklichung eines Schaltkreises. Deshalb ist ein weiterer Gegenstand der vorliegenden Erfindung ein Schaltkreis zur Rückgewinnung der Zeichensynchronisierung in Empfängern digital modulierter Signale mit folgender Auslegung:
• - ein PLL mit VCO, der ein Signal mit der doppelten Frequenz der Zeichenfrequenz erzeugt, die von einem Zeichenabtastschaltkreis zur Erzeugung eines ersten Abtastwertes verwendet wird,
• - ein Teiler, der zur Erzeugung eines Zeichenlesetaktes die vom VCO erzeugte Signalfrequenz durch 2 teilt,
• - ein Addierglied, das den Phasenvergleicher des PLL darstellt und das im Zeichenrhythmus die algebraische Summe von 2, oder Vielfachen von 2, aufeinanderfolgenden Abtastwerten der gennanten ersten Sequenz bildet, und dem zwischen einem Abtastwert und dem nächsten abwechselnd das Vorzeichen
• - oder + vorausgeht, sodaß man ein zweite Sequenz erhält, die nach Durchlaufen eines Tiefpaßfilters das Steuersignal für den VCO bildet,
• - ein Schaltkreis zur Erkennung von nicht programmierten Schleifenstops in der Phasenregelschleife PLL, der das Vorzeichen des Abtastwertes analysiert und ein Schleifenstopsignal zur Steuerung eines Schaltkreises zur Interpolation von Abtastwerten erzeugt, was Zeichenmittenwerte ergibt, die dann zur Steuerung eines Phasenumkehrers für den Zeichenlesetakt, sowie eines Plaritätsumkehrers für das Steuersignal des VCO benutzt werden, wie in den Ansprüchen 8 bis 16 besser erklärt wird.
• Da der den Gegenstand der vorliegenden Erfindung darstellende Schaltkreis zur Rückgewinnung der Zeichensynchronisierung von einem Verfahren abgeleitet ist, in dem die einzelnen Vorgänge meistens Additionen, Subtraktionen und Funktionen der kombinatorischen Logik sind, ist dieser bei niedrigen Kosten leicht herzustellen und arbeitet selbst bei hohen Zeichenfrequenzen einwandfrei. Bei der empfohlenen Realisierung der Digitalschatung ist es außerdem möglich, den gesamten Schaltkreis zur Erniedrigung der Kosten und Erhöhung der Leistung in einem einzelnen Chip zu integrieren. Die, Realisierung in Digitaltechnologle entspricht den modernsten Konstruktiontendenzen im Rahmen von MPSK und QAM Modulationssystemen.
• Abgesehen von den enormen Vorteilen, welche die Digitaltechnik im Vergleich zur Analogtechnik bietet, so hat sie dennoch ihre Nachteile wegen der begrenzten Arbeitsgeschwindigkleit der gegenwärtig verfügbaren Analog/Digitalumsetzer und der normalen Beschränkungen jedes hochintegrierten Schaltkreises (VLSI). Das begrenzt die maximal erreichbare Leistung was die Geschwindigkeit anbetrifft (Bitrate). Deswegen sind Schaltkreise im Vorteil, die eine niedrige Anzahl Abtastwerte pro Zeichen verwenden. Der den Gegenstand der vorliegenden Erfindung bildende Schaltkreis benutzt zwei Abtastwerte pro Zeichen, was der theoretischen Grenze des Nyquist-Abtasttheorems entspricht.
• Was das Verfahren und die Schaltung dazu anbelangt, die den Gegenstand der vorliegenden Erfindung bilden, so muß man sich darüber klar sein, daß das oben angegebene Verfahren algebraischer Addition mit wechselndem Vorzeichen nichts anderes ist als eine spezielle Anwendung der diskreten Fourier-Tranformation mit einer von den absoluten Abtastwerten gebildeten Sequenz, wie weiter unten erklärt wird.
• Wenn man den Schaltkreis, der den Gegenstand der vorliegenden Erfindung bildet, mit dem bekannten, aus einem nichtiinearen Regenerator mit nachfolgendem PLL bestehenden Schaltkreis vergleicht, so wird man sich der enormen Vereinfachung bewußt, daß der gesamte Regenerator, d.h. Verzerrer, Selektivfilter und Phasenvergleicher durch einen einfachen Addierer ersetzt wurde.
• Ein Anwendungsbeispiel für die diskrete Fourier-Transformation in einem Synchronsierer ist in dem Artikel von Martin Oerder und Heinrich Meyr mit dem Titel "Digital Filter and Square Timing Recovery" beschrieben, veröffentlicht in den IEEE TRANSACTIONS ON COMMUNICATION, Mai 1988, Band 36, Nr.5, Seite 605 bis 612. In diesem Beispiel wird die Transformation dazu benutzt, den Phasenfehler s(t) eines örtlich erzeugten Taktsignals abzuschätzen, das zum Abtasten des Analogsignals im Basisband benutzt wird. Wie in den Schlußfolgerungen dieses Artikels ausdrücklich festgestellt wird, bezieht sich die Anwendung auf die digitale Realisierung eines Schaltkreises zur Rückgewinnung der Zeichensynchronisierung ohne Gegenkopplung, in welchem die Abschätzung der Verzögerung zur "Vorwärts"- Steuerung der im Artikel nicht beschriebenen interpolationseinheiten zur Zeichenlesung benutzt wird, die ihrerseits die Abtastwerte der digitalen Zeichen beeinflussen (4 Abtastwerte pro Zeichen). Die genannten Abtastwerte erhält man durch Zeichenabtastung bei einer festen Frequenz mit Hilfe eines von einem freien Oszillator erzeugten Abtastsignals.
• Zur Berechnung ist genaue Amplituden und Phaseninformation für die durch Auswertung der Sequenz xk numerischer Abtastwerte des quadrierten.
• Zeichenvektormoduls erzeugte Zeichenfrequenz erforderlich. Nach dieser Vorbemerkung enthält der Artikel einen mathematischen Beweis, daß der Ausdruck ε = -1/2π arg(Xm) eine Abschätzung der bereits genannten und auf das Zeichenintervall T genormten Zeitverzögerung ε darstellt, wobei Xm ein komplexer Koeffizient der Zeichenfrequenz ist, der durch Anwendung der diskreten Fourier- Transformation auf die in dem Ausdruck (4) auf Seite 605 angegebene Sequenz xk berechnet wurde.
• Da der den Gegenstand der vorliegenden Erfindung bildende Synchronisierschaltkreis vom "feedback"-Typ ist, jedenfalls was die Steuerung des VCO anbelangt, kann die Berechnung mittels deskreter Fourier-Transformation gegenüber dem beschriebenenen Verfahren vereinfacht werden. Tatsächlich ist nicht so sehr der durch den Winkel ε ausgedrückte Phasenfehler selbst, sondern seine Funktion zur Steuerung des VCO von Bedeutung. Diese Funktion ist nur in dem Imaginärteil des komplexen Koeffizienten Xm zu finden, dessen mathematischer Ausdruck eine Summierung von sinusförmigen Funktionen ist, genau wie die Spannungsform V (ε) am Ausgang des Phasenvergleichers "sinusförmig" ist. Die Gültigkeit dieser Wahl ist weitgehend durch experimentelle Tests und den Verlauf der Diagramme in Bild 6 bis 10 und 6' bis 10' bestätigt. Der daraus resultierende große Vorteil liegt darin, daß zur Berechnung nur zwei Abtastwerte pro Zeichen anstatt der vier Abtastwerte des oben genannten Verfahrens erforderlich sind.
• Andere Zwecke und Vorteile der vorliegenden Erfindung werden in der ins einzelnen gehenden Beschreibung einer Schaltungsrealisierung weiter erklärt, die jedoch lediglich als nicht begrenzendes Beispiel mit Bezug auf die Zeichnungen im Anhang angegeben wird, wobei:
• BILD 1 ein Blockschaltbild des den Gegenstand der vorliegende Erfindung bildenden Schaltkreises SINC zur Rückgewinnung der Zeichensynchronisierung darstellt,
• BILDER 2 und 3 die Schaltkreise der mit HU-DIET und SIM-CORR bezeichneten Blöcke darstellen, die in Bild 1 zu sehen sind,
• BILD 4 das Verhalten einer in den Blöcken SIGN1 und SIGN2 von Bild 1 verwendeten Funktion darstellt
• BILD 5 das Verhalten der Funktion Xmi (ε) darstellt, die den VCO von Bild 1 steuert,
• BILDER 6, 7, 8, 9 und 10 die gleiche Anzahl Verläufe von Abtastsequenzen in fünf unterschiedlichen Zeitpunkten zeigen, die am Eingang des Schaltkreises SINC von Bild 1 anliegen und mit den jeweiligen Zeichen in Beziehung stehen,
• BILDER 6', 7', 8', 9, und 10, die gleiche Anzahl Werte der von dem Block DFT in Bild 1 berechneten Funktion Xmi (ε) in den fünf Situationen der Bilder 6 bis 10 zeigen,
• BILDER 11 und 11' das zeitliche Verhalten einer Reihe von Zeichen zeigen, die an dem Schaltkreis SINC anliegen, sowie das Zeitverhaiten von zugehörigen Abtast- und Lesesignalen, falls der Synchronismus einwandfrei zurückgewonnen wird.
• BILDER 12 und 12' das zeitliche Verhalten der gleichen anliegenden Zeichen wie in Bild 11 und 11' zeigen, sowie das Zeitverhalten von zugehörigen Abtast- und Lesesignalen, falls der Synchronismus nicht einwandfrei zurückgewonnen wird.
• Die Ausdrücke vp (t) und vq (t) in Bild 1 bezeichnen zwei Impulsabläufe im Basisband, die jeweils die Phasen- und Quadraturkomponenten eines - auch Zeichen genannten - Vektors darstellen, der vorher in dem in den Bildern nicht gezeigten Modulator zur digitalen Modulation (MPSK, QAM, usw.) eines sinusförmigen Trägers verwendet wurde. Zur Abkürzung werden im folgenden die Komponenten vp (t) und vq (t) ebenfalls Zeichen genannt, aber nur, wo dies keine Verwirrung stiften kann.
• Die Impulse vp (t) und vq (t) stellen die Eingangssignale des Schaltkreises SINC dar und erreichen den Eingang der zugehörigen Analog-Digital-Umsetzer A/D-CONV1 und A/D-CONV2, wo sie in die digitalen Abtastwerte der genannten Impulse umgesetzt werden. Diese werden jeweils mit p(kT/2) und q(kT/2) bezeichnet, wobei T die Länge des Zeitintervalls zwischen zwei Zeichen, 2 die Anzahl Abtastwerte pro Zeichen und k eine Kennziffer zur Identifizierung eines typischen Abtastwertes in einer gegebenen Sequenz darstellt. Die Umsetzer A/D-CONV1 und A/D-CONV2 haben einen Abtasteingang, an dem das Abtastsignal 2f'clk anliegt mit einer Frequenz, die doppelt so hoch ist wie die von einem spannungsgesteuerten VCO erzeugte Zeichenfrequenz, die gleich 1/T ist. Das Signal 2f'clk erreicht außerdem den Frequenzteiler durch 2 (DIV2), dessen Ausgangssignal bei der Zeichenfrequenz mit f'clk bezeichnet wird. Die numerischen Abtastwerte p(kT/2) und q(kT/2) erreichen den Eingang der beiden identischen Blöcke SIGN1 und SIGN2, von denen jeder einen Schaltkreis zur Vorzeichenerkennung eines Eingangsabtastwertes besitzt, dessen Ausgang mit dem ersten Eingang eines Multiplizierers mit zwei Eingängen verbunden ist, an dessen zweitem Eingang der gleiche Abtastwert erscheint wie an dem jeweiligen Block SIGN1 oder SIGN2. Die Realisierung eines solchen Blocks ist unter Fachleuten bekannt, deswegen sind diese Schaltkreise zur Vereinfachung nicht in den Bildern dargestellt. Am Ausgang der Blöcke SIGN1 und SIGN2 liegen jeweils die digitalen Abtastwerte ps und qs an, die dann den Eingang des digitalen Addierers SOM erreichen, an dessen Ausgang eine Sequenz des Abtastwertes xk erscheint. Die Abtastwerte xk erreichen den Eingang des mit.dem Signal 2f'clk getakteten Schieberegisters SHR1, dessen Speicherkapazität vier Abtastwerte xk beträgt, die parallel an vier Ausgängen entnommen werden können, wo sie mit x&sub0;, x&sub1;, x&sub2; und x&sub3; bezeichnet werden und den Abtastwerten xk-3, xk-2, xk-1 und xk entsprechen, wobei xk den aktuellen Abtastwert darstellt. Die vier Ausgänge von SRH1 sind systematisch mit ebenso vielen Schnittstellen des Blocks DFT verbunden, die mit -, +, -, + bezeichnet sind. Der Block DFT wird mit dem von DIV2 kommenden Signal f'clk getaktet. Am Ausgang des Blocks DFT erscheint die Sequenz xmi(T), die an den Eingang des - auch Schleifenfilter genannten - Tiefpaßfilters LOOPFIL weitergegen wird, das ebenfalls von dem Signal f'clk getaktet wird. Am Ausgang des Filters LOOPFIL steht die gefilterte Sequenz xmif(T) an, die dem Schleifenstablisationsblock STAB zugeht, der von dem im Block HU-DET erzeugten Schleifenstoperkennungs signal AHU gesteuert wird. Am Ausgang des Schleifenstabilisierers STAB erscheint das Steuersignal xmif'(1), das dem digitalen Steuereingang des VCO zugeht.
• Die digitalen Abtastwerte p(kT/2) und q(kT/2) gehen außerdem den beiden von dem Signal 2f'clk getakteten Schieberegistern SHR2 und SHR2' zu. Die Register SHR2 und SHR2' haben eine Speicherkapazität von jeweils vier Abtastwerten, die an ebensovielen Ausgängen zur Verfügung stehen und mit P&sub0;, P&sub1;, P&sub2;, P&sub3; und q&sub0;, q&sub1;, q&sub2;, q&sub3; bezeichnet werden. Die drei den Abtastwerten P&sub0;, P&sub1;, und P&sub2; entsprechenden Ausgänge von SHR2 sind über die jeweiligen Busse BP0, BP1 und BP2 mit ebensövielen Eingängen des Blocks HU-DET für die Schleifenstoperkennung verbunden. Der vierte Eingang von SHR2 ist mit dem vierten Eingang von HU-DET über die Einzelader FP3 verbunden, über die das höchstwertige, am vierten Ausgang von SHR2 erscheinende Bit übertragen wird, das dem Vorzeichenbit des Abtastwertes (p&sub3;) entspricht.
• Auf ähnliche Weise sind die drei Ausgänge von SHR2', die den Ausgängen der Abtastwerte q&sub0;, q&sub1;, q&sub2; entsprechen, über die zugehörigen Busse BQ0, BQ1 und BQ2 mit einem fünften, sechsten und siebten Eingang des Blocks HU-DET verbunden. Der vierte Ausgang von SHR2' ist mit dem achten Eingang von HU-DET über die Einzelader FQ3 verbunden, über die das höchstwertige, am vierten Ausgang von SHR2' erscheinende Bit übertragen wird, das dem Vorzeichenbit des Abtastwertes (q&sub3;) entspricht. Der von dem von Block DIV2 kommenden Signal f'clk getaktete Block HU-DET erzeugt das Erkennungssignal AHU für nicht programmierte Schleifenstops, das dem Block STAB und zur Korrektur der Synchronisierung dem Block SIM-CORR zugeht. Die Busse BP0, BP1, BP2 und BQ0, BQ1, BQ2 durchlaufen den Block HU- DET und sind mit ebensovielen Eingängen des Blocks SIM-CORR zur Korrektur des Synchronisierung verbunden. Dieser wertet die empfangenen Abtastwerte aus und erzeugt am Ausgang die Digitalwerte Pcor und Qcor, die einer Abschätzung des Mittenwertes der Komponenten vp(t) und vq(t) am Eingang des Schaltkreises SINC entsprechen. Die Digitalwerte Pcor und Qcor erscheinen auf den entsprechenden Ausgangsbussen des Synchronisationskorrekturblocks SIM-CORR. An dem genannten Block erscheint ebenfalls das Signal f'clk, das auf der Basis der logischen Werte des Schleifenstoperkennungssignals AHU auf geeignete Weise ausgewertet wird und am Ausgang als das zu den Werten Pcor und Qcor gehörende Signal fclk zur Verfügung steht.
• In Bild 2, wo die gleichen Elemente von Bild 1 mit den gleichen Symbolen bezeichnet sind, erkennt man in dem Block HU-DET vier logische Schnittstellen mit je zwei Eingängen vom EX-OR-Typ&sub3; die mit 1, 2, 3 und 4 bezeichnet sind. Die Eingänge von Schnittstelle 1 sind mit den Leitern der Busse BP0 und BP1 verbunden, auf denen jeweils die den Vorzeichenbits entsprechenden höchstwertige Bits der dort vorhandenen Abtastwerte übertragen werden. Die Eingänge der Schnittstelle 2 sind mit dem Leiter FP3 und dem Leiter des Busses BP2 verbunden, auf denen jeweils das dem Vorzeichenbit entsprechende höchstwertige Bit des vorhandenen Abtastwertes übertragen wird. Auf ähnliche Weise sind die Eingänge der Schnittstelle 3 mit den Leitern der Busse BQ0 und BQ1 verbunden, auf denen jeweils die den Vorzeichenbits entsprechenden höchstwertigen Bits der dort vorhandenen Abtastwerte übertragen werden Die Eingänge der Schnittstelle 4 sind mit dem Leiter FQ3 und dem Leiter des Busses BQ2 verbunden, auf denen jeweils das dem Vorzeichenbit entsprechende höchstwertige Bit des dort vorhandenen Abtastwertes übertragen wird.
• Die Ausgänge der vier logischen Schnittstellen 1, 2, 3 und 4 sind mit ebensovielen Eingängen der logischen Schnittstelle 5 vom OR-Typ verbunden. Der Ausgang der Schnittstelle 5 ist mit dem Eingang + des Addierers 6 und mit dem Eingang des 16 Bits langen, von dem Signal f'clk getakteten Schieberegisters SHR3 verbunden (siehe Bild 1). Der Ausgang des Registers SHR3 ist mit dem Eingang des gleichen Addieres 7 verbunden ist. Der zweite Eingang des Addierers 7 ist mit dem Ausgang des gleichen Addierers verbunden, wo ebenfalls das Signal AHU für nicht programmierte Schleifenstops abgegriffen werden kann.
• In Bild 3, wo die gleichen Elemente von Bild 1 und 2 mit den gleichen Symbolen bezeichnet sind, kann man die an dem Synchronisationsblock SIM-CORR anliegenden Busse BP0, BP1, BP2 und BQ0, BQ1, BQ2 erkennen (siehe Bild 2). In diesem Block erkennt man außerdem den mit den Bussen BP0 und BP2 verbundenen Wähler 8 mit 2 Eingängen, an dessen Steuereingang das Erkennungssignal für nicht programmierte Schleifenstops anliegt AHU (siehe Bild 2). Der Ausgang des Wählers 8 mit 2 Eingängen ist mit dem ersten Eingang des Interpolationsschaltkreises 10 verbunden, typisch ein digitaler Wähler mit zwei Eingängen, dessen zweiter Eingang mit dem Bus BP1 verbunden ist. Der Ausgang des Interpolationsschaltkreises 10 ist mit dem Eingang des von dem Signal f'clk getakteten Speicherregisters LTCH1 verbunden (siehe Bild 1). Der Ausgang des Speicherregisters LTCH1 entspricht dem Ausgangsbus des Synchronisationskorrekturblocks SIM-CORR, der den digitalen Wert Pcor überträgt. In dem Synchronisationskorrekturblock SIM-CORR erkennt man außerdem den mit den Bussen BQ0 und BQ2 verbundenen Wähler 9 mit 2 Eingängen, an dessen Steuereingang das Erkennungssignal AHU für nicht programmierte Schleifenstops ansteht (siehe Bild 2). Der Ausgang von Wähler 9 mit 2 Eingängen ist mit dem ersten Eingang des Interpolationsschaltkreises 11 verbunden, typisch ein digitaler Wähler mit zwei Eingängen, dessen zweiter Eingang mit dem Bus BQ1 verbunden ist. Der Ausgang des lnterpolarisationsschaltkreises 11 ist mit dem Eingang des von dem Signal f'clk getakteten Speicherregisters LTCH2 verbunden (siehe Bild 1). Der Ausgang des Speicherregisters LTCH2 entspricht dem Ausgangsbus des Synchronisations-korrekturblocks SIM-CORR, der den digitalen Wert Qcor überträgt.
• Das am Synchronisationskorrekturblock SIM-CORR anliegende Signal f'clk erreicht einen ersten Eingang des Wählers 13 und den Umkehrverstärker 12, an dessen Ausgang das negierte Signal f'clk anliegt Der Ausgang des Umkehrverstärkers 12 ist mit dem zweiten Eingang des Wählers 13 verbunden, an dessen Steuereingang das Erkennungssignal AHU für nicht programmierte Schleifenstops anliegt und an dessen Ausgang das Signal fclk erscheint, welches den korrekten Lesetakt darstellt.
• Im folgenden wird nun die Funktionsweise des Schaltkreises der Bilder 1, 2 und 3 zur Rückgewinnung der Zeichensynchronisation mit Hilfe der restlichen Bilder besprochen. Es wird vorausgesetzt, daß die Eingangsimpulse vp(t) und vq(t) von einem Demodulator kommen und vorher gefiltert wurden, damit ihre Bandbreite für die Zwecke der nachfolgenden Abtastung auf den Wert 1/T begrenzt wird. Die Wellenform von vp(t) und vq(t) ist symmetrisch gegenüber einem Mittenwert. Die Amplitude kann positiv, negativ oder gleich Null sein. In dem Falle, daß vp(t) und vq(t) von modulierten und mit mittlerer Leistung übertragenen MPSK-Signalen stammen, nehmen die Amplituden der Mittenpunkte den Wert ± 1 an. Im Falle von QAM Modulation können die Amplituden auch diskrete Werte zwischen 0 und 1 annehmen. Die Abtastwerte p(kT/2) und q(kT/2) am Eingang der Blöcke SIGN1 und SIGN2 haben den Rhythmus T/2, die entsprechenden Abtastwerte ps(kT/2) und qs(kT/2) am Ausgang der genannten Blöcke werden durch die folgenden Ausdrücke beschrieben;
• ps(kT/2) = p(kT/2) x Vorzeichen(x), mit x p(kT/2)
• qs(kT/2) = q(kT/2) x Vorzeichen(x), mit x = q(kT/2)
• wobei der Ausdruck "Vorzeichen(x)" die Übertragungsfunktion des Vorzeichenerkennungs-Schaltkreises für die im Bild nicht gezeigten, aber in den Böcken SIGN1 und SIGN2 enthaltenen Eingangs-Abtastwerte darstellt. Die Funktion Vorzeichen(x) ist in Bild 4 dargestellt. Man sieht aus dem vorhergehenden, daß die durch die Amplitude der Eingangs-Abtastwerte der Blöcke SIGN1 und SIGN2 hervorgerufene Verzerrung die Berechnung der Absolutwerte der genannten Abtastwerte verlangt. Am Ausgang des Blockes SOM erscheint die Sequenz xk = ps(kT/2) + qs(kT/2), deren Glieder die Summe der Amplituden-verzerrungen beider Zeichenkomponenten und damit die Zeichen selbst darstellen. Das Frequenzspektrum der Sequenz enthält außerdem bekanntlich eine Komponente des Zeichenfrequenzsignals f'clk = 1/2πT.
• Es wird ebenfalls vorausgesetzt, daß der Schaltkreis von Bild 1 eine digitale Phasenregelschleife PLL enthält, deren zugehörige Blöcke weiter unten spezifiziert werden. Die Steuerspannung des Blocks VCO findet man durch geeignete Berechnung bei der Zeichenfrequenz lediglich des Imaginärteils des komplexen Koeffizienten der diskreten Fourier-Transformation der Sequenz xk. Die genannte Berechnung führt auf eine diskrete Funktion des Phasenfehlers E, dessen Verhalten nach Filterung im Schleifenfilter LOOPFIL und Umsetzung in Analogform dem Verhalten der Funktion Xmi(ε) von Bild 5 entspricht. Der mathematische Ausdruck des genannten Koeffizienten ist eine Summierung von Produkten des Typs xk.(exp-j2π k/N), wobei der Imaginärteil imstande ist, sich dem Verhalten der Funktion Xmi(ε) anzunähern. Bei der Berechnung des Imaginärteils muß man mehr als zwei Abtastwerte pro Zeichen betrachten, um zu vermeiden, daß sich dauernd Null ergibt. Durch Wahl des Wertes vier wird die Berechnung zu einer einfachen Summierung vereinfacht, wobei der Summand der Abtastwert xk ist, multipliziert mit ± 1 oder ± j, wobei j das Symbol für einen komplexen Wert darstellt. Die Glieder der diskreten Funktion zur Steuerung des, VCO sind nur diejenigen, denen in der Formel "4 Abtastwerte pro Zeichen" der Ausdruck ±j vorausgeht. Das Ergebis ist, daß in der Praxis weiterhin 2 Abtastwerte xk erforderlich sind, und daß diese den vom Abtastschaltkreis kommenden physischen Abtastwerten entsprechen. Die verbleibenden beiden Abtastwerte pro Zeichen sind fiktive Abtastwerte mit dem Wert Null, die nur zum Zwecke der Berechnung eingeführt wurden.
• Die oben beschriebene Brechnung wird in dem Block DFT durchgeführt, der im wesentlichen aus einem Addierer mit 4 Eingängen besteht, wobei der am ersten Eingang anstehende Summand mit einem Minuszeichen, der am zweiten Eingang anstehende Summand mit einem Pluszeichen, der am dritten Eingang anstehende Summand mit einem Minuszeichen und der am vierten Eingang anstehende Summand mit einem Pluszeichen in die Berechnung eingeht. Geschickte Fachleute können auch ohne weitere Beschreibungen einen solchen Addierer entwickeln. Der zum Zeitpunkt T von dem Block DFT berechnete Ausdruck sieht schließlich so aus: Sequenz xmi(T) = -x&sub0; +x&sub1; -x&sub2; +x&sub3;, die in allgemeinerer Form so lautet: xmi(T) = - xk-3 +xk-2 -xk-1 +xk.
• Im praktischen Betrieb werden die Abtastwerte xk in SHR1 an den ansteigenden Flanken des Signals 2 f'clk gespeichert. Da wir Halbleiterbetrieb betrachten, muß berücksichtigt werden, daß an jeder ansteigenden Flanke der älteste Abtastwert (x&sub0;) verloren geht, die verbleibenden Abtastwerte ihre Position um einen Schritt verändern und ein neuer Abtastwert (x&sub3;) in das Schieberegister SHR1 eintritt. Der Äddierer DFT wird auf der fallenden Flanke des Signals f'clk aktiviert. Die Berechnung wird in einer Zeitspanne geringer als T/2 durchgeführt, d.h. bevor sich die Eingangskonfiguration ändert. Es folgt, daß die Summierung im Zeichenrhythmus durchgeführt wird und daß der gleiche Abtastwert dabei zweimal verwendet wird.
• Die Sequenz xmi(T) ist für die Steuerung des VCO in Bild 1 ausgelegt. Sie enthält die nahezu kontinuierliche Komponente Xmi(ε), die eine Funktion des zwischen der Zeichensynchronisation der Zeichensequenz Xk und dem Taktsignal f'clk bestehenden Phasenfehlers ε ist.Außerdem stimmt sogar das Vorzeichen von Xmi(ε) mit dem für eine Steuerung des VCO mit negativer Rückkoppelung erforderlichen Vorzeichen überein. Die Bandbreite des Tiefpaßfilters LOOPFIL wurde als Kompromiß zwischen zwei entgegengesetzten Kriterien gewählt, wobei das erste Kriterion die schnelle Erfassung der Synchronisation und das zweite ein möglichst geringer Phasenjitter in dem örtlich erzeugten Taktsignal ist. Bekanntlich ist die Erfassungszeit für die Synchronisation eines PLL der Schleifenbandbreite umgekehrt proportional, die ja normalerwewise mit der Bandbreite des Schleifenfilters übereinstimmt. Es ist außerdem bekannt, daß der auf das Rauschen zurückzuführende Phasenjitter mit steigender Schleifenbandbreite anwächst. Aus diesem Grund wächst der Phasenjitter unausweichlich weiter an, wenn man versucht, die Bandbreite des Filters LOOPFIL zu erweitern, um den Zugriff auf das Taktsignal zu beschleunigen. Was die Wahl der optimalen Bandbreite für das Schleifenfilter LOOPFIL des Beispiels angeht, so stellt sich heraus, daß ein Filter vom FIR-Typ mit 32 Segmenten einen guten Kompromiß darstellt.
• Die obigen Betrachtungen gelten für die folgenden Blöcke: A/D-CONV1, A/D-CONV2, SIGN1, SIGN2, SOM, SHR1, DFT, LOOPFIL, DIV2, VCO und ihre Zwischenverbindungen, für die digital vorgenommene Konfiguration der Phasenregeischleife (PLL), einschließlich, aber nur teilweise, eines Regenerators für die Zeichensynchronisation, beschränkt auf den von den Blöcken SIGN1, SIGN2 und SOM dargestellten Verzerrer.
• Auch der Block STAB gehört zu dem PLL, es ist aber vorzuziehen, diese Funktion nach der Besprechung der Blöcke SHR2, SHR2', HU-DET und SIM-CORR zu beschreiben. Was den Betrieb des oben genannten PLL anbelangt, so wird dieser im folgenden mit Hilfe von Bild 5, und der Bilder 6 bis 10 und 6' bis 10' beschrieben.
• Bild 5 zeigt den Verlauf der oben genannten Funktion Xmi(ε) mit Bezug auf die mit dem Block DFT von Bild 1 berechnete Sequenz xmi(T). Das Verhalten der Funktion Xmi(ε) entspricht dem Verhalten der fast kontinuierlichen Komponente der von einem bekannten Phasenvergleicher kommenden Spannung, wo man das Bezugssignal für den Vergleich durch eine Amplitudenverzerrung der Zeichen oder Abtastwerte findet, indem man ihren Absolutwert berechnet. Dieses Verhalten entspricht der Dreiecksfunktion. Der Block DFT gleicht deshalb einem Phasenvergleicher. Mit Hilfe von Bild 5 wird nun der anders lautende Fall des PLL von Bild 1 diskutiert. Wie man sieht, hat die Funktion Xmi(ε) eine Periode von 2π und wird an den Punkten 0 und±nπ ausgelöscht. Die zusammenlaufenden Pfeile zeigen auf der Kurve die Punkte, wo der PLL im stabilen Gleichgewicht arbeitet; diese Punkte entsprechen geraden Werten von n (einschließlich 0). Dagegen bedeuten auseinander-laufende Pfeile die Punkte für den Betrieb im nicht stabilen Gleichgewicht, auch Schleifenstop genannt, was ungeraden Werten von n entspricht. In den Punkten stabilen Gleichgewichts ist die Steigung der Kurve positiv, im Gegensatz zu den Punkten unstabilen Gleichgewichts. Die unterschiedlichen Einrastsituationen sind durch den Schnittpunkt der Funktionen Xmi(ε) = ± Va mit den beiden Parallelen zur Achse 6 definiert. Jedem der drei Schnittpunkte entsprechen zwei Werte von 6, die mit ±a, π±a und -π±a bezeichnet werden und Phasenwerte des Signals f'clk darstellen, die gegenüber der an den zugehörigen Einrastpunkten bewerteten Zeichensynchronisation versetzt sind. Sogar das Vorzeichen der Funktion Xmi(ε) ist das für die Steuerung eines VCO mittels negativer Gegenkoppelung erforderliche Vorzeichen. Tatsächlich lösen steigende positive Werte von Xmi(ε), oder fallende negative Werte ein Ansteigen bzw. Abfallen der vom VCO erzeugten Frequenz aus, in beiden Fällen mit der Tendenz, den Phasenfehler ε zu annullieren.
• Die Bilder 6 bis 10 und 6' bis 10' zeigen, wie die Funktion Xmi(ε) aufgebaut wird, beginnend bei den Abtastwerten xk. Der Wert der Funktion wird nur an aussagekräftigen Punkten abgelesen. Bilder 6' bis 10' zeigen jedenfalls auch das Verhalten an Zwischenpunkten. Als erster Schritt muß der durch die Differenz zwischen der Phase des von den Zeichen abgeleiteten Taktsignals und der Phase des zugehörigen Lesetaktes entstehende Phasenfehler ε berechnet werden. Die Phase des von den Zeichen abgeleiteten und auf der Zeitachse abgeschätzten Taktes entspricht T/2 (± Mehrfachen von T), während die Phase des örtlich erzeugten Lesetaktes an dem Wert t in der Mitte der beiden Abtastwerte des typischen Paars x&sub0;, x&sub1; oder x&sub1;, x&sub2; abgelesen wird. Es wird empfohlen, die Berechnung für ein einzelnes Zeichen und seine repräsentativen Abtastwerte in der korrekten Einrastsituation vorzunehmen. Der untersuchte Lesetakt ist f'clk, da der in den Bildern 6 bis 10 gezeigte Zustand eine an den Zeichen und dem Takt f'clk selbst vorgenommene Korrektur vorwegnimmt. Entsprechend ist in den Bildern 6' bis 10' auf der Abszisse der mit der oben genannten Methode berechnete Phasenfehler ε aufgetragen und man finden den zugehörigen Ordinatenwert durch Berechnung der algebraischen Summe von Xmi = -x&sub0; +x&sub1; -x&sub2; +x&sub3;, wobei die vier Werte von x aus den entsprechenden Bildern 6 bis 10 entnommen werden.
• Im Hinblick auf die obigen Bemerkungen zeigt Bild 6 eine korrekte Einrastsituation, in der die Abtastwerte x&sub0; und x&sub1; (Bild 1) in die Zeitpunkte T/4 und 3T/4 fallen, gerechnet vom Beginn des ersten Zeichens Sj-1 und in der die Abtastwerte x&sub2; und x&sub3; (Bild 1) in die Zeitpunkte T/4 und 3T/4 fallen, gerechnet vom Beginn des zweiten Zeichens Sj. Bei der Berechnung des Phasenfehlers für das Zeichen Sj-1 und das Abtastwertepaar x&sub0; und x&sub1; findet man ε = 0. Der entsprechende Wert von Xmi(ε) ist Null.
• Bild 7 zeigt eine Situation mit nicht programmiertem Schleifenstop, wo der Abtastwert x&sub0; in den Zeitpunkt -T/4 fällt, gerechnet vom Ende des ersten Zeichens Sj-2, wo die Abtastwerte x&sub1; und x&sub2; in die Zeitpunkte T/4 und 3T/4 fallen, gerechnet vom Beginn des zweiten Zeichens und wo der Abtastwert x&sub3; in den Zeitpunkt T/4 fällt, gerechnet vom Beginn des dritten Zeichens Sj. Berechnet man den Phasenfehler wie in Bild 6, ergibt sich ε = π. Auch in diesem Fall ist der entsprechende Wert von Xmi(ε) gleich Null.
• Bild 8 zeigt eine Situation, in der der Phasenfehler +π/2 beträgt Hier fallen die Abtastwerte x&sub0; und x&sub1; in die Zeitpunkte 0 und T/2, gerechnet vom Beginn des ersten Zeichens und die Abtastwerte x&sub2; und x&sub3; fallen in die Zeitpunkte 0 und T/2, gerechnet vom Beginn des zweiten Zeichens Sj. Berechnet man den Phasnefehler wie in Bild 6, findet man ε = +π/2. Der entsprechende Wert von Xmi(ε) ist durch (+x&sub1;) + (+x&sub3;) gegeben.
• Bild 9 zeigt eine Situation mit nicht programmiertem Schleifenstop, wo der Abtastwert x&sub0;, in den Zeitpunkt 3T/4 fällt, gerechnet vom Anfang des ersten Zeichens Sj-1, wo die Abtastwerte x&sub1; und x&sub2; in die Zeitpunkte T/4 und 3T/4 fallen, gerechnet vorn Beginn des zweiten Zeichens Sj, und wo der Abtastwert X3 in den Zeitpunkt T/4 fällt, gerechnet vorn Beginn des dritten Zeichens Sj+1. Berechnet man den Phasenfehler wie in Bild 6, ergibt sich ε = -π. Auch in diesem Fall ist der entsprechende Wert von Xmi(ε) gleich Null.
• Bild 10 zeigt eine Situation, in der die Abtastwerte x&sub0;, und x&sub1; in die Zeitpunkte T/2 und T fallen, gerechnet vom Beginn des ersten Zeichens Sj-1, und wo die Abtastwerte x&sub2; und x&sub3; in die Zeitpunkte T/2 und T fallen, gerechnet vom Beginn des zweiter) Zeichens Sj. Berechnet man den Phasenfehler wie in Bild 6, findet man ε = -π/2. Der entsprechende Wert von Xmi(ε) ist durch (-x&sub0;) + (-x&sub2;) gegeben.
• Bilder 11 und 12 zeigen das Zeitverhalten der drei Zeichen Sj-2, Sj-1 und Sj in den Bildern 6 bis 10, sowie die zugehörigen Abtastwerte der in Bild 1 mit p&sub0;, p&sub1;, p&sub2; und p&sub3; bezeichneten Sequenz p(kT/2). Bild 11 und 11' zeigen eine korrekte Einrastsituation, die mit der von Bild 6 und 6' vergleichbar ist. Wie man sieht, fallen die den ansteigenden Flanken des Zeichens f'clk entsprechenden Ablesezeitpunkte exakt in deren Mittenpunkt. Bild 12 und 12' zeigen eine Situation mit nicht programmiertem Schleifenstop, die mit der von Bild 7 und 7' vergleichbar ist. Hier fällt die Zeichenablesung in Zeitpunkte, die T/2 von ihrem Mittenpunkt entfernt sind. Das vervollständigt die Funktionsbeschreibung des Erkennungsblocks HU-DET für nicht programmierte Schleifenstops (siehe Bild 2) und des Synchronisationskorrekturblocks SIM-CORR (siehe Bild 3), der genau genommen nicht wie die anderen Blöcke als Teil des PLL betrachtet werden kann. Diese Funktion bezieht sich zur Vereinfachung nur bezüglich der Zeichen vp(t) auf die Bilder 11, 11', 12 und 12', und ähnliche Betrachtungen gelten für die nicht dargestellten Zeichen vq(t).
• Die Sequenzen vp(t) und vq(t) müssen Phasenübergänge enthalten, die mittels Amplitudenverzerrung eines Zeichens eine Rückgewinnung der Leitung bei der Zeichenfrequenz ermöglichen, wobei diese an den Bezugseingang des Phasenvergleichers angelegt wird, sodaß der PLL in die Lage versetzt wird, ein Einrasten zu erreichen und zu halten. In Abwesenheit von Übergängen würde die Steuerspannung des VCO ohne Information bleiben. In der Synchronisierungsphase des Signals wird diese Aufgabe von einer geeigneten Präambelsequenz übernommen, die während der Übertragung am Kopf der zu übertragenden Zeichenfolge eingefügt wird. In dieser Präambelsequenz werden beide Komponenten 1c, des Vorzeichenänderungssignals von einem Zeichen zum nächsten übertragen. Die Bilder 11 und 12 zeigen nur den Verlauf der Komponente vp(t). Danach verhindert der Leitungseode der übertragenen Daten (Verwürfeung) die Erzeugung von zu langen- Zeichenketten von 1 oder 0.
• Nach dieser Feststellung und in dem Fall, wo vp(t) und vq(t) die Präambelsequenz befolgen, besteht die Erkennung von nichtprogrammierten Schleifenstops in einer Überprüfung, ob in dem erfaßten Abtastwertepaar p(kT/2) oder q(kT/2) eine Nichtübereinstimmung der Vorzeichen besteht, eine Behauptung, die weiter unten erklärt wird.
• In der Praxis würde die Überprüfung nur einer der beiden Sequenzen genügen, eine Analyse beider Sequenzen bedeutet aber mehr Sicherheit.
• Die Abtastwerte p&sub0;, p&sub1;, p&sub2;, p&sub3; und q&sub0;, q&sub1;, q&sub2;, q&sub3; (Bild 1) stellen den Zustand der Schieberegister SHR2 und SHR2' dar. Die genannten Abtastwerte werden mit den ansteigenden Flanken des Signals 2f'clk gespeichert, wie in Bild 11' und 12' zu sehen ist. Bei jeder Aktualisierung der Register SHR2 und SHR2' nimmt die dem Signal AHU' entsprechende Spannung am Ausgang der Schnittstelle 5 in Bild 2 einen wahren logischen Wert an, wenn eine Nichtübereinstimmung von Werten am Eingang wenigstens einer der Schnittstellen 1, 2, 3 und 4 auftritt, im anderen Fall einen falschen logischen Wert. Da das Signal AHU' sich bei jedem erfaßten neuen Abtastwert ändern kann, stellt es das Ergebnis des Vorzeichenvergleichs zweier aufeinanderfolgender Abtastwerte dar, und nicht das zweier aufeinanderfolgender Paare. Es ist deshalb erforderlich, den Wert des Signals AHU' für jeweils zwei erfaßte Abtastwerte zu beurteilen. Diese Aufgabe wird von dem Schieberegister SHR3 übernommen, wo das dem logischen Wert von AHU' entsprechende Bit der abfallenden Flanke des Signals f'clk zugeordnet wird. Das genannte Register löst zusammen mit den Addierern 6 und 7 eine Wiederholung des Signals AHU' aus, die durch Vergleich mit einer Schwelle ensteht, die mit Hysterese ausgestattet ist. Der Vergleich stellt die beiden logischen Werte des Signals AHU für nicht programmierte Schwellenstops zur Verfügung, ohne falsche Erfassung wegen vorhandenen Störungen. Die beiden Vorgänge "Wiederholung und Vergleich" werden weiter unten besprochen, beginnend von einer Anfangssituation, in der das Schieberegister SHR3 leer ist und der Ausgang des Addierers 7 den Wert 0 hat, was einer korrekten Einrastsituation entspricht. Jedesmal, wenn das Signal AHU' einen wahren Wert hat, schiebt sich der Inhalt von SHR3 um eine Position weiter und es wird eine 1 eingeschrieben. Falls der Zustand wahrer AHU'-Werte weitere 15 mal bestehen bleibt, bleibt der Ausgang des Addierers 6 auf dem Wert 1 stehen und der Ausgang des Addierers 7 wird um den Wert 16 erhöht. Das Erreichen des Wertes 16 entspricht der Schwelle, an der das Schleifenstopsignals AHU von falsch auf wahr umschaltet, wodurch das Auftreten eines nicht programmierten Schleifenstops angezeigt wird. Falls der vorhergehende Zustand von AHU' mehr als 16 mal über den Punkt hinaus bestehen bleibt, wo der Ausgang des Addierers 6 gleich Null ist, bleibt der Addierer 7 auf dem Wert 16 stehen, und das Signal AHU bleibt unverändert. Falls an diesem Punkt das Signal AHU' auffalsch umschaltet, erreicht eine Null den Eingang + des 2c, Addierers 6 und wird in das immer noch volle SHR3 geladen. Der Ausgang des Addierers 6 nimmt den Wert -1 an und der Addierer 7 wird um eine Einheit vermindert. Fall der Zustand " AHU' falsch " mehr als 15 mal wiederholt wird, bleibt der Ausgang des Addierers 6 weiterhin bei dem Wert -1 und der Ausgang des Addierers 7 wird auf den Wert 0, vermindert. Erreichen des Wertes 0, entspricht der Schwelle, bei der das Signal AHU von wahr auffalsch umschaltet, wodurch eine korrekte Einrastsituation des PLL angezeigt wird. Falls der Zustand AHU ' mehr als 16 mal wiederholt wird, ist der Ausgang des Addierers 6 weiterhin Null, genau wie der Ausgang des Addierers 7, und der Wert von AHU bleibt unverändert. Im Hinblick auf die obigen Bemerkungen beträgt die Amplitude des Hystereseeingriffs 16 Abtastwerte und die beiden Schwellen entsprechen den Hexadezimalwerten 00 und 10.
• Nun bleibt noch die obige Behauptung weiter zu klären, nach der das Vorhandensein eines nicht programmierten Schleifenstops durch Überprüfung eines jeden erfaßten Abtastwertepaares p&sub0;, p&sub1; usw. auf unterschiedliche Vorzeichen zwischen den Abtastwerten erkannt werden kann. In diesem Fall wird die Erklärung dieser Schleifenstopsituation direkt in den Bildern 12 und 12 ' gegeben. Wie man sieht, haben die miteinander verglichenen Abtastwerte p0 und p1 an den gegenüberliegenden fallenden Flanken des Signals f'clk genau wie p&sub2; und p&sub3; gegensätzliche Vorzeichen, da sie zu verschiedenen Zeichen mit unterschiedlichen Vorzeichen (Sj-2, Sj-1, Sj) gehören. Die Bilder 11 und 11' machen den gegensätzlichen Fall klar, d.h. daß in einer korrekten Einrastsituation der genannte Vorzeichenunterschied nicht besteht und tatsächlich jedes Abtastwertepaar einem Zeichen (Sj-1, Sj) zugehört. Die obigen Behauptungen basieren auf einer Phasenbeziehung zwischen den Signalen 2f'clk und f'clk wie in den Bildern dargestellt ist, entsprechend der Phasenbeziehung arn Ausgang des Teilers DIV2 in Bild 1.
• Das Signal AHU wird von dem Schleifenstabilisationsblock STAB in Bild 1 dazu verwendet, den Gleichgewichtspunkt der Phasenregelschleife PLL im Falle eines nicht programmierten Schleifenstops zu stabilisieren.
• Zu diesem Zweck enthält der Block STAB einen in den Bildern nicht gezeigten Wähler mit zwei Eingängen, wo die vom Schleifenfilter LOOPFIL (Bild 1) kommenden Abtastwerte der Sequenz xmif(T) sowie die gleichen Abtastwerte mit umgekehrtem Vorzeichen ankommen. Am Eingang des Wählers kommt das Signal AHU an. Falls der PLL korrekt eingerastet ist, wählt das Signal AHU arn Ausgang die Abtastwerte mit ihrem augenblicklichen Vorzeichen, während im Falle eines Schleifenstops die Abtastwerte mit umgekehrten Vorzeichen durchlaufen. Die Umkehrung des Vorzeichens macht die Steigung der Funktion Xmi(ε) am Punkt des PLL Schleifenstops positiv, d.h. dies reicht aus, um am genannten Punkt das Gleichgewicht herzustellen, aber nicht, um einen einwandfreien Lesetakt für die Zeichen zur Verfügung zu stellen. Tatsächlich kann man an der in den Bildern 12 und 12' gezeigten Schleifenstopsituation erkennen, daß die steigende Flanke des Signals f'clk in die halbe Distanz zwischen zwei Abtastwerten fällt, die zu unterschiedlichen Zeichen und nicht zu gleichen Zeichen gehören, wie es eigentlich sein sollte.
• Der Synchronisationskorrekturblock SIM-CORR von Bild 3 korrigiert die oben beschriebene Situation durch Phasenumkehrung des Signals f'clk im Falle eines Schleifenstops. Deshalb stellt er den Lesetakt fclk auf eine Weise zur Verfügung, daß sowohl für korrektes Einrasten als auch für Schleifenstop die steigenden Flanken des Signals fclk in die halbe Distanz zwischen Abtastwerte fallen, die zu den gleichen Zeichen gehören. Die genannten Flanken entsprechen auf diese Weise genau dem Mittenwert des Zeichens, wie man in den Bildern 11, 11', 12 und 12' sehen kann. Deshalb ist das Signal fclk die wirklich rückgewonnene Synchronisation, die zum Lesen der Zeichen vp(t) und vq(t) verwendet werden kann. in dem Schaltkreis von Bild 1 wird das genannte Auslesen vermieden, da der Synchronisationskorrekturblock SIM-CORR am Ausgang die Werte Pcor und Qcor zur Verfügung stellt, welche die Mittenwerte der Impulse vp(t) und vq(t) darstellen, falls kein Normierungs faktor vorliegt. Der Wert Pcor ergbit sich durch Addition der beiden Abtastwerte eines Zeichens bei der Zeichenfrequenz, wie es für den Wert Qcor der Fall ist. Die zu addierenden Abtastwerte sind in den Registem SHR2 und SHR2' vorhanden und haben eine Beziehung zu den Zeichen, wie in den Bildern 11 und 12 nur für das Register SHR2 dargestellt ist.
• Im Hinblick auf die obigen Ausführungen ist das Signal AHU in der Lage, zwischen unterschiedlichen Situationen zu unterscheiden, d.h. es unterscheidet, ob ein vorliegendes Abtastwertepaar auch zum gleichen Zeichen gehört. Im praktischen Betrieb wird die Interpolation durch Wahl des ersten Abtastwertes, z.B. p1, eines tatsächlich in SHR2 vorhandenen Abtastwertepaares durchgeführt, urid die Wahl des zu dem ersten zu addierenden zweiten Abtastwertes hängt von dem Vorhandensein oder nicht, oder besser von dem logischen Wert des Signals AHU ab. Tatsächlich stellt sich bei Abwesenheit des Signais AHU der Fall von Bild 11 ein und der zweite Abtastwert ist p&sub0;. Wenn jedoch das Schleifenstopsignal AHU vorliegt, haben wir den Fall von Bild 12 und das zweite Abtastwert ist p&sub2;.
• Ähnliche Erwägungen gelten in dem Fall wo als erster Abtastwert p&sub0; gewählt wurde und das Register die Zeichen Sj-2 und Sj-1 enthalten muß. Allgemeiner gesagt, der oben genannte anfängliche Abtastwert ist zwischen zwei anderen Abtastwerten eingeschlossen, die zwei Abtastperioden voneinander entfernt sind. Aus den vorgehenden Bemerkungen kann man sehen, daß die Interpolation höchstens drei Abtastwerte p(kT/2) der in SHR2 vorhandenen Abtastwerte betrifft. Bei jedem Auftreten eines Zeichens erscheinen die oben genannten Abtastwerte, die jedesmal zu anderen Abtastwertepaaren gehören, immer an den gleichen Ausgängen des Registers SHR2. Im Betrieb wird die Wahl des zum Addierer 10 zu sendenden zweiten Abtastwertes mit Hilfe der logischen Werte des an den Steuereingang des Wählers 8 mit 2 Eingängen angelegten Schleifenstopsignals AHU durchgeführt, an dessen Signaleingängen die auf den Bussen BP0 und BP2 vorhandenen Abtastwerte erscheinen, die jeweils die bei der Zeichenfrequenz betrachteten Abtastwerte p&sub0; und p&sub2; sind. Der Bus BP1 überträgt den oben erwähnten ersten Abtastwert zum Addierer 10, wo bei Zeichenfrequenz genau der Abtastwert p&sub1; addiert wird.
• Der Ausgang des Addierers 10 wird mit der Signalfrequenz f'clk abgetastet, wobei zweckentsprechend das Register LTCH1 verwendet wird. Ähnliche Erwägungen wie für die Interpolation der Abtastwerte p(kT/2) gelten für die Abtastwerte q(kT/2), die mit den Registem SHR2' und LTCH2, den Bussen BQ0, BQ1 und BQ2, dem Wähler 9 mit 2 Eingängen und dem Addierer 11 in Beziehung stehen.
• Mit Bezug auf die Schaltkreise in Bild 3 ist zu bemerken, daß der Ausdruck Interpolation das arithmetische Mittel von zwei Abtastwerten darstellt, die jeweils die Addierer 10 und 11 erreichen. Zu diesem Zweck findet man die Werte Pcor und Qcor, indem man die numerischen Werte am Ausgang der genannten Addierer nimmt und von beiden das niedrigstwertige Bit ausschließt, was gleichbedeutend mit einer Division durch zwei ist.
• Wenn der Phasenfehler Null ist, sind die mittleren Abtastwerte untereinander gleich und in diesem Fall erscheint die Interpolation überflüssig. Die Nützlichkeit der Interpolation ist augenscheinlicher, wenn Phasenfehler vorliegen, denn in diesem Fall können die beiden Abtastwerte stark voneinander abweichen, sodaß keiner der beiden eine gute Annäherung der aktuellen Zeichenwerte darstellt, was aber bei einem Durchschnittswert nicht der Fall ist.
• Die Betrachtungen für das beschriebene nicht begrenzende Beispiel gelten auch für den Fall, daß die Zeichen keine Komponenten haben. Wenn man in diesem Fall die Zeichen nur mit den Komponenten vp(t) vergleicht, bleiben alle Werte gültig, vorausgesetzt, daß alles was sich auf die Komponenten vq(t) bezieht, einschließlich des Addierers SOM in Bild 1, aus den Bildern 1 bis 3 entfernt wird.

Claims (16)

1. Verfahren zur Rückgewinnung der Zeichensynchronisation in Empfängern digital modulierter Signale, Zeichen, oder wahlweise ihrer "gleichphasigen" oder "um 90º verschobenen" Vektorkomponenten, die in der Form von Impulssequenzen mit unterschiedlichen Polaritäten und häufigen Übergängen zwischen Polaritäten mit umgekehrtem Vorzeichen auftreten, dadurch gekennzeichnet, daß es die folgenden Verfahren einschließt:

- Abtastung der genannten sequentiellen Impulse (vp(t)) mit einem Abtastsignal (2f'clk) mit der doppelten Frequenz der von einem spannungsgesteuerten Oszillator (VCO) erzeugten Zeichenfrequenz, wobei die Abtastwerte der genannten Zeichen entstehen,

- Division durch zwei der Frequenz der genannten Abtastsignale (2f'clk) zur Erzeugung eines Lesetaktsignals für die genannten Zeichen (fclk),

- Verzerrung der Amplitude der genannten Abtastwerte zur Erkennung einer Sequenz von verzerrten Abtastwerten (xk), deren Frequenzspektrum eine Komponente der Zeichenfrequenz enthält,

- Berechnung im Zeichenrhythmus von Phasenverschiebung oder Phasenfehler (ε) zwischen der Komponente der genannten Zeichenfrequenz und dem genannten Lesetaktsignal (fclk), wodurch eine Steuersequenz (xmi(ε)) für den genannten gesteuerten Oszillators (VCO) entsteht,

- Tiefpaßfilterung der genannten Steuersequenz (xmi(T)) und Auslesung einer fast kontinuierlichen Komponente (Xmi(ε)) die den genannten gesteuerten Oszillator (VCO) so steuert, daß Variationen der erzeugten Frequenz mit der Tendenz entstehen, den genannten Phasenfehler (ε) zu annullieren,

- Überprüfung bei der Zeichenfrequenz, ob zwischen den genannten Abtastwerten (p&sub0;, p&sub1;; p&sub2;, p&sub3;) ein Vorzeichenunterschied von wenigstens einem aktuellen Abtastwertepaar (p&sub0;, p&sub1;) besteht und

- Inversion der Phase des genannten Zeichenlesetaktsignals (fclk) und der Polarität der genannten kontinuierlichen Komponente (Xmi(ε)) im Falle eines Vorzeichenunterschiedes zwischen den Abtastwerten des genannten aktuellen Abtastwertepaares.

2. Verfahren zur Rückgewinnung der Zeichensynchronisation nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Steuersequenz (xmi(T)) dadurch gefunden wird, daß bei der Zeichenfrequenz die algebraische Summe von zwei (x&sub0;, x&sub1;) oder Mehrfachen von zwei (x&sub0;, x&sub1;, x&sub2;, x&sub3;) zu der genannten verzerrten Sequenz von Abtastwerten (xk) gehörenden Abtastwerten gebildet wird, denen ein zwischen einem Abtastwert und dem nächsten wechselndes Vorzeichen vorausgeht.

3. Verfahren zur Rückgewinnung der Zeichensynchronisation nach Anspruch 1, dadurch gekennzeichnet, daß die genannte verzerrte Sequenz von Abtastwerten (xk) durch Berechnung der Absolutwerte der genannten Abtastwerte (p(kT/2)) gebildet wird, und daß in dem Fall, wo die genannten Abtastwerte eine "gleichphasige" Komponente (vp(t)) und eine "um 90º verschobene" Komponente (vq(t)) aufweisen, die genannte verzerrte Sequenz von Äbtastwerten (xk) dadurch gebildet wird, daß im Zeichenrhythmus zum Absolutwert (ps) eines zu der "gleichphasigen" Komponente gehörenden Abtastwertes (p(kT/2)) der Absolutwert (qs) eines zu der "um 90º verschobenen" Komponente gehörenden Abtastwertes (p(kT/)) addiert wird.

4. Verfahren zur Rückgewinnung der Zeichensynchronisation nach Anspruch 1, dadurch gekennzeichnet, daß in dem Fall, wo die genannten Zeichen eine "gleichphasige" Komponente (vp(t)) und eine "um 90º verschobene" Komponente (vq(t)) aufweisen, die genannte Überprüfung auf Vorzeichenunterschiede zwischen den genannten Abtastwerten an aktuellen Abtastwertepaaren (p&sub0;, p&sub1;, p&sub2;, p&sub3;) vorgenommen wird, die zu der einen oder anderen der genannten Komponenten gehören.

5. Verfahren zur Rückgewinnung der Zeichensynchronisation nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die Überprüfung auf Vorzeichenunterschiede auch die folgenden Vorgänge mit einschließt:

- Festsetzung des Anfangswertes Null für das Ergebnis einer sich wiederholenden Zählperiode, wobei der genannte Anfangswert Null eine erste Vergleichsschwelle dafür darstellt, daß die genannte Zählung einen Wert erreicht, für den der genannte Vorzeichenunterschied nicht als erwiesen gilt,

- Erhöhung des Wertes der genannten Zählperiode um eine Einheit jedesmal wenn ein Vorzeichenunterschied zwischen den genannten verglichenen Abtastwerten (p&sub0;, p&sub1;; q&sub0;, q&sub1;) auftritt, oder als Alternative eine Verminderung des Wertes der genannten Zählperiode um eine Einheit, jedesmal wenn ein Vorzeichenunterschied auftritt,

- Durchführung, nach der genannten Erhöhung oder Verminderung, eines ersten Vergleichs des Zählergebnisses mit einer zweiten Schwelle, die höher liegt als die erste und einen Wert hat, für den der genannte Vorzeichenunterschied als erwiesen gilt, wobei im Falle einer Erhöhung mit der Tendenz, die genannte zweite Schwelle zu überschreiten, der Zählwert ständig auf dem Wert der genannten zweiten Schwelle gehalten wird, und

- Durchführung eines zweiten Vergleichs des genannten Zählergebnisses, wobei die genannte erste Schwelle einen Wert hat, bei dem der genannte unterschiedliche Zustand in einen nicht unterschiedlichen Zustand überführt wird, und wobei im Falle einer Verminderung mit der Tendenz, die genannte erste Schwelle zu unterschreiten, der Zählwert ständig auf dem Wert der genannten ersten Schwelle gehalten wird, und wobei die Distanz zwischen den beiden Schwellen einen Wert hat, bei dem sich ein Beharren auf dem gönannten Zustand mit Vorzeichenunterschied oder ohne Vorzeichenunterschied einstellt, sodaß ein durch Störungen verursachtes falsches Erkennen vermieden wird.

6. Verfahren zur Rückgewinnung der Zeichensynchronisation nach Anspruch 1, dadurch gekennzeichnet, daß bei Abwesenheit des genannten Vorzeichenunterschiedes eine Interpolation zwischen den Abtastwerten des genannten, zu dem Zeichen (Sj-1) oder zu seiner genannten wahlweisen Komponente (vp(t), vq(t)) gehörenden aktuellen Abtastwertepaares (p&sub0;, p&sub1;) durchgeführt wird, wodurch sich eine Abschätzung der Amplitude des Mittenwertes des genannten Zeichens (Sj-1) oder der Komponente (Pcor, Qcor) zum Lesezeitpunkt ergibt, sowie dadurch gekennzeichnet, daß im genannten Fall von Vorzeichenunterschied eine Interpolation zwischen einem ersten (p&sub0;, q&sub0;) oder in der zeitlichen Reihenfolge zweiten (p&sub1;, q&sub1;) Abtastwert des genannten aktuellen Paars und einem dritten, eine Abtastperiode entfernten, dem genannten ersten Abtastwert vorausgehenden oder dem genannten zweiten Abtastwert nachfolgenden Abtastwert durchgeführt wird, wobei sich jeweils die erwähnte Abschätzung des Mittenwertes der Amplitude des genannten Zeichens (Sj-1) oder der Komponente (Pcor, Qcor) zum Lesezeitpunkt ergibt.

7. Verfahren zur Rückgewinnung der Zeichensynchronisation nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß die genannte Interpolation das arithmetische Mittel der genannten Abtastwerte ist.

8. Schaltkreis zur Rückgewinnung der Zeichensynchronisatiön in Empfängern digital modulierter Signale mit den genannten Zeichen, oder wahlweise ihrer "phasengleichen" oder "um 900 verschobenen" Vektorkomponenten, die in der Form von Impulssequenzen mit unterschiedlichen Polaritäten und häufigen Übergängen zwischen Polaritäten mit umgekehrtem Vorzeichen auftreten, einschließlich: (a) einem spannungsgesteuerten Oszillator (VCO), der durch Abtasten der mittleren Abtastwerte der genannten Impulse ein Abtastsignal erzeugt, (b) Schaltmittel (12, 13) zur Erzeugung eines Zeichenlesetaktes, (c) Schaltmittel (AID-CONV 1,2; SIGNI 1,2; SOM) zur Erzeugung einer Folge von verzerrten Abtastwerten (xk) der genannten Impulse, (d) Schaitmittel (SHR1, DFT)) zur Auskoppelung einer Komponente der Zeichenfrequenz aus dem Frequenzspektrum der genannten verzerrten Zeichenfolge, (e) ein Phasenvergleicher, der ein Steuersignal für die VCO Funktion für zwischen der genannten Frequenzkomponente und dem genannten Zeichenlesetakt bestehende Phasenverschiebungen oder Phasenfehler (ε) erzeugt und wobei das genannte Steuersignal den VCO mittels negativer Gegenkopplung steuert, mit der Tendenz, den genannten Phasenfehler (ε) auszulöschen, (f) ein Tiefpaßfilter (LOOPFIL) das zum VCO nur die fast kontinierliche Komponente (Xmi(ε)) des genannten Steuersignals durchläßt, (g) Schaltmittel (HU-DET) zur Erkennung von "nicht programmierten Schleifenstops" an den durch Phasenfehler der Größe ±nπ mit n ungeraden Werten charkterisierten Punkten, dadurch gekennzeichnet, daß:

- die genannten Schaltmittel (12, 13) zur Erzeugung des Zeichenlesetaktes (f'clk) einen Frequenzteiler (DIV2) enthalten, der die Frequenz des vom VCO erzeugten Signals (2f'clk) durch zwei teilt, wodurch der genannte Zeichenlesetakt entsteht (fclk), und außerdem einen von dem Schleifenstopsignal (AHU) gesteuerten Phasenumsetzer (12, 13) enthalten, der im Falle eines Schleifenstops die Phase des genannten Zeichenlesetaktsignals (f'clk) umkehrt,

- die genannten Schaltmittel zur Erkennung von "Schleifenstops" einen Schaltkreis (1, 2, 3, 4, 5, 6, 7, SHR3) enthalten, der im Zeichenrhythmus das Vorhandensein unterschiedlicher Vorzeichen zwischen den Abtastwerten wenigstens eines der von den genannten Abtastschaltmitteln (A/D-CONV1, 2) kommenden aktuellen Abtastwertepaares (p&sub0;, p&sub1;) auf der Basis des Vorhandenseins oder Nichtvorhandenseins der genannten unterschiedlichen Vorzeichen überprüft und das genannte Schleifenstopsignal (AHU) erzeugt oder entfernt,

- die genannte fast kontinuierliche Komponente (Xmi(ε)) einen von dem genannten Schleifenstopsignal gesteuerten Schaltkreis (STAB) zur Polarisationsumkehr durchläuft, der die genannte Komponente entweder unverändert zum VCO durchläßt, oder im Falle von Entfernung oder Erzeugung des genannten Schleifenstopsignals ihr Vorzeichen umkehrt.

9. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 8, dadurch gekennzeichnet, dab die Schaitmittel zur Auskoppelung einer Komponente der Zeichenfrequenz und der genannte Phasenvergleicher durch einen ersten Addierer (DFT) zur Verfügung gestellt werden, der imzeichenrhythmus die algebraische Summe von zwei (x&sub0;, x&sub1;) oder Mehrfachen von zwei (x&sub0;, x&sub1;, x&sub2;, x&sub3;) sequentiellen Abtastwerten bildet, die zur der gennannten verzerrten Abtastwertesequenz (xk) gehört und dem zwischen einem Abtastwert und dem nächsten abwechselnd eine negatives oder positives Vorzeichen vorausgeht, sodaß man die Sequenz (xm(T)) erhält, die dem genannten Steuersignal des VCO entspricht.

10. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 8, dadurch gekennzeichnet, dal die Schaltmittel (SIGN1) zur Erzeugung einer verzerrten Sequenz von Abtastwerten (xk) einen Erkennungsschaltkreis für die von den genannten Abtasteinrichtungen (A/D-CONV1) kommenden Abtastwerte enthalten, wobei der genannte Erkennungsschaltkreis an seinem Ausgang den Wert +1 für positive Abtastwerte (p(kT/2)) am Eingang und den Wert -1 für negative Abtastwerte (p(kT/2)) am Eingang abgibt, und daß diese außerdem einen Multiplizierer enthalten, der die von dem genannten Zeichenerkennungsschaltkreis für die genannten Abtastwerte (p(kT/2)) am Eingang abgegebenen Werte miteinander multipliziert, wodurch man Absolutwerte (ps) der genannten Abtastwerte am Eingang erhält, welche die genannte verzerrte Folge von Abtastwerten (xk) darstellen.

11. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 8, dadurch gekennzeichnet, daß in dem Fall, wo die genannten Zeichen "gleichphasige" Komponenten (vp(t)) und "um 90º verschobene" Komponenten (vq(t)) enthalten, die genannten Schaltmittel (SIGN1, SIGN2, SOM) für die genannte Folge von verzerrten Abtastwrten (xk) folgerides einschließen:

- Erkennungsschaltkreis für das Vorzeichen der zu den genannten gleichphasigen oder um 90º verschobenen Komponenten gehörenden Abtastwerte, der für positive oder negative Abtastwerte am Eingang jeweils den Wert +1 oder -1 abgibt,

- Multiplizierschaltkreis, der die von dem genannten Vorzeichenerkennungsschaltkreis für die Abtastwerte am Eingang (p(kT/2), q(kT/2)) abgebenenen Werte miteinander multipliziert, wodurch man die Absolutwerte (ps, qs) der genannten Abtastwerte am Eingang erhält,

- ein zweiter Addierer (SOM), der im Zeichenrhythmus die Summe der genannten Absolutwerte (ps) der Abtastwerte (p(kT/2)) bildet, wobei (p(kT/2)) zu der genannten "gleichphasigen" Komponente mit Absolutwerten (qs) der entsprechenden Abtastwerte gehört und (q(kT/2)) zu der genannten "um 90º verschobenen" Komponente gehört, wodurch man die genannte verzerrte Folge von Abtastwerten (xk) erhält.

12. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 8, dadurch gekennzeichnet, daß in dem Fall, wo die genannten Zeichen "gleichphasige" Komponenten (vp(t)) und "um 90º verschobene" Komponenten (vq(t)) enthalten, der genannte Schaltkreis zur Erkenung von unterschiedlichen Vorzeichen die Überprüfung an einem aktuellen Abtastwertepaar (p&sub0;, p&sub1;; q&sub0;, q&sub1;) vornimmt, das zu der einen oder anderen genannten Komponente gehört.

13. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 8 oder 12, dadurch gekennzeichnet, daß die genannten Schaltmittel zur Erkennung von Schleifenstops (HU-DET) außerdem einen Schaltkreis enthalten, der das ständige Vorhandensein oder Nichtvorhandensein der genannten Vorzeichenunterschiede prüft und einen entsprechenden Beharrungswert an einen Phasenvergleicher mit Hysterese weitergibt, wobei der genannte Beharrungszwert mit einer ersten Schwelle verglichen wird, bei deren Erreichen das genannte Schleifenstopsignal (AHU) erzeugt wird, sowie mit einer zweiten Schwelle, niedriger als die erste, bei deren Erreichen das genannte Schleifenstopsignal (AHU) entfernt wird, wobei die Distanz zwischen den genannten Schwellen einem Persistenzwert entspricht, der die genannte Einrichtung zur Schleifenstoperkennung gegen eine durch Störungen hervorgerufene falsche Erkennung schützt.

14. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 8, dadurch gekennzeichnet, dab dieser außerdem einen oder mehrere, von dem genannten Erkennungschaltkreis für Schleifenstops (AHU) gesteuerte lnterpolationsschaltkreise (8, 9, 10, 11, LTCH1, LTCH2) enthält, wobei diese Interpolationssschaltkreise beim Auftreten des genannten Erkennungssignals für Schleifenstop (AHU) eine Interpolation zwischen den Abtastwerten des genannten aktuellen Abtastwertepaars (p&sub0;, p&sub1;) vornimmt, das zu dem Zeichen (Sj-1) oder einer wahlweisen Komponente (vp(t), vq(t)) gehört, und daraus eine Abschätzung des Amplitudenmittenwertes des genannten Zeichens (Sj-1) oder der Komponente (Pcor, Qcor) zum Lesezeitpunkt ableitet und im Falle von Abwesenheit des genannten Erkennungssignals für Schleifenstop (AHU) eine Interpolation zwischen dem ersten (p&sub0;) oder dem in zeitlicher Reihenfolge zweiten Abtastwert (p&sub1;) und einem dritten Abtastwert vornimmt, der eine Abtastperiode entfernt ist und dem ersten Abtastwert vorausgeht oder dem zweiten Abtastwert nachfolgt, wodurch man jeweils die genannte Abschätzung des Amplitudenmittenwertes für das genannte Zeichen (Sj-1) oder deren Komponente (Pcor, Qcor) zum Lesezeitpunkt erhält.

15. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 14, dadurch gekennzeichnet, daß die genannten Interpolationssschaltkröise folgendes enthalten:

- einen Wähler (8,9), an dessen Signaleingängen der genannte erste, zum genannten aktuellen Abtastwertepaar (P&sub0;, P&sub1;) gehörende Abtastwert (p&sub0;), sowie der eine Abtastperiode nach dem genannten zweiten Abtastwert (p&sub1;) folgende genannte dritte Abtastwert (p&sub2;) ansteht und an dessen Steuereingang das genannte Schleifenstopsignal (AHU) erscheint, wobei der genannte Wähler den genannten ersten (p&sub0;) oder dritten (p&sub2;) Abtastwert durchschaltet, je nachdem, ob das Erkennungssignal für Schleifenstop (AHU) anwesend oder abwesend ist,

- einen dritten Addierer (10, 11), an dessen erstem Eingang ein von dem genannten Wähler (8, 9) kommender Abtastwert anliegt und an dessen zweitem Eingang der genannte zweite zu dem aktuellen Abtastwertepaar (p&sub0;, p&sub1;) gehörende Abtastwert ( p&sub1;) anliegt.

- ein Speicherregister (LTCH1, LTCH2) das im Zeichenrhythmus das von dem genannten dritten Addierer (10, 11) kommende Signal unter Vernachlässigung des niedrigstwertigen Bits abtastet, wodurch man zum Lesezeitpunkt die genannte Abschätzung des Amplitudenmittenwertes des genannten Zeichens (Sj-1) oder der Komponente (Pcor, Qcor) erhält.

16. Schaltkreis zur Rückgewinnung der Zeichensynchronisation nach Anspruch 14, dadurch gekennzeichnet, dab die genannten Interpolationssschaltkreise folgendes enthalten:

- einen Wähler (8,9), an dessen Signaleingängen der genannte, zu dem aktuellen Abtastwertepaar (p&sub0;, p&sub1;) gehörende zweite Abtastwert (p&sub1;) sowie der dem genannten zweiten Abtastwert um eine Abtastperiode vorausgehende genannte erste Abtastwert (p&sub0;) ansteht und an dessen Steuereingang das genannte Schleifenstopsignal (AHU) erscheint, wobei der genannte Wähler den genannten zweiten (p&sub1;) oder dritten Abtastwert durchschaltet, je nachdem, ob das Erkennungssignal für Schleifenstop (AHU) anwesend oder abwesend ist,

- einen dritten Addierer (10, 11), an dessen erstem Eingang ein von dem genannten Wähler (8, 9) kommender Abtastwert anliegt und an dessen zweitem Eingang der genannte, zu dem aktuellen Abtastwertepaar (p&sub0;, p&sub1;) gehörende erste Abtastwert (p&sub0;) anliegt,

- ein Speicherregister (LTCH1, LTCH2) das im Zeichenrhythmus das von dem genannten dritten Addierer (10, 11) kommende Signal unter Vernachlässigung des niedrigstwertigen Bits abtastet, wodurch man zum Lesezeitpunkt die genannte Abschätzung des Amplitudenmittenwertes des genannten Zeichens (Sj-1) oder der Komponente (Pcor, Qcor) erhält.