[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101924629B - 用于检测误动作发生攻击的电路以及使用其的集成电路 - Google Patents

用于检测误动作发生攻击的电路以及使用其的集成电路 Download PDF

Info

Publication number
CN101924629B
CN101924629B CN2010101889908A CN201010188990A CN101924629B CN 101924629 B CN101924629 B CN 101924629B CN 2010101889908 A CN2010101889908 A CN 2010101889908A CN 201010188990 A CN201010188990 A CN 201010188990A CN 101924629 B CN101924629 B CN 101924629B
Authority
CN
China
Prior art keywords
circuit
output
voltage
sensor circuit
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101889908A
Other languages
English (en)
Other versions
CN101924629A (zh
Inventor
信方浩美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101924629A publication Critical patent/CN101924629A/zh
Application granted granted Critical
Publication of CN101924629B publication Critical patent/CN101924629B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了用于检测误动作发生攻击的电路以及使用其的集成电路。本发明的一个实施例提供了一种用于检测误动作发生攻击的电路，包括：至少一个传感器电路，适合于检测光的照射；以及检测电路，用于根据所述至少一个传感器电路的输出来检测介于与高电平相对应的电压和与低电平相对应的电压之间的中间电压，并输出检测信号。所述至少一个传感器电路具有一输出节点，该输出节点处的电平根据光的照射而改变，并且所述至少一个传感器电路输出与所述输出节点处的根据光的照射而改变的电平相对应的信号。当所述至少一个传感器电路的输出信号的电平达到预先设定的电平时，所述检测电路输出检测信号。

Description

用于检测误动作发生攻击的电路以及使用其的集成电路
技术领域
本发明涉及帮助避免故障引发攻击(Fault Induction Attack，FIA)等等的用于检测误动作发生攻击(malfunction generation attack)的电路，以及使用该电路的集成电路。
背景技术
在集成电路(IC)卡中，为了即使当在主机计算机与IC卡之间交换数据的过程中IC卡中存储的机密信息被泄露时也能防止导致问题，加密数据被用作供交换的数据。
至于加密的方法，目前最常用的是数据加密标准(DES)。在DES中，为了加密数据，IC卡的拥有者和主机计算机拥有相同的密钥，并且利用该密钥加密的数据被从数据发送方发送到数据的接收者，并且数据接收者利用相同的密钥对经加密的数据解密，以从解密后的数据中取得消息。
即使当恶意的第三方在通信过程中窃听了数据时，他/她也很难通过对经加密的数据解密来从经加密的数据中取得消息，除非他/她拥有该密钥。
此外，在加密或解密阶段使用的密钥被存储在设置于IC卡内的诸如EEPROM之类的非易失性存储器中。另外，在加密或解密阶段中，密钥不通过CPU，被直接传送到设置于IC卡内的加密引擎。
采用了即使IC卡的拥有者和IC卡的开发工程师根据这种控制也无法取得密钥数据的配置，从而保持了IC卡的安全性。
然而，P.Kocher等人报告了一种攻击方法(差分功率分析：DPA)，其测量IC卡的消耗电流，并且使得关于消耗电流的数据经历统计处理，从而取得密钥。
这种攻击方法是一种非常强的攻击方法，因为可以根据对消耗电流的波形的统计处理来获取加密密钥。为了采取措施来应对这种攻击方法，已经提出了各种防御方法。
另外，除了DPA攻击方法以外，差分故障分析(DFA)也是一种已知的攻击方法，也需要采取措施来应对该攻击方法。
在这种攻击方法中，在加密算术运算被执行的同时，对通过去除塑封(mold)而获得的芯片执行激光束照射等等，从而引起逻辑电路的输出变化、寄存器的比特反转，等等。
另外，在该攻击方法中，将关于输出语句的错误算术运算结果与正确算术运算结果相比较，以执行关于比较结果的分析，从而获取密钥数据。
对CPU执行这种攻击以获取机密信息的攻击方法被称为故障引发攻击(FIA)，并且也成为了一种威胁。
在FIA中，当CPU执行一条指令时，激光束被照射到设置于CPU块内的程序计数器、寄存器和逻辑电路上，从而改变CPU块内的程序计数器、寄存器和逻辑电路中的值。结果，引起了错误指令的执行、错误处理结果的产生等等，并且利用错误指令的执行、错误处理结果的产生等等来取得秘密数据。
这里，将描述通过激光束的照射来改变逻辑电路的输出和寄存器中存储的值的机制。
[由于激光束的照射和内部光电效应而生成自由电子]
当前，最常用作半导体的材料是硅(Si)。硅原子是四价的，并且与相邻的四个硅原子形成共价键。
在n型半导体中，例如，如图1A所示，少量的属于元素周期表中的第V组的五价杂质(例如磷(P))被添加到本征半导体中。此时，在磷的原子中还剩有一个电子未对共价键做出贡献，并且在磷原子周围回旋。此时，当具有一定能量以上的光被照射到该电子上时，该电子获得这样照射的光的能量，从而变成“自由电子”，该自由电子能够摆脱磷原子的束缚自由运动。这种现象被称为“内部光电效应”。
现在将联系图1B所示的能带图来描述内部光电效应。
被磷的原子核束缚的电子的能级被统称为价带(valence band)。另一方面，获得某种能量而摆脱磷的原子核的束缚从而能够自由运动的电子的能级被统称为导带(conduction band)。另外，价带与导带之间的能带被称为禁带(forbidden band)，并且价带与导带之间的能量差也被称为带隙(Eg)。为了通过向价带中的电子照射光来使得价带中的电子从价带迁移到导带，必须向价带中的电子照射具有等于或高于硅的带隙(大约1.1eV)的能量的光。
符合上述条件的光的波长λ(m)由式(1)表示：
Eg＜hv＝hc/λ    ...(1)
其中v是光的频率(Hz)，c是光的速度(m/s)，h是普朗克常数(J·s)。
式(1)被变换成式(2)，其中数值被代入了式(1)中：
λ＜hc/Eg＝6.63×10-34×3.0×108
/(1.1×1.6×10-19)
≈1130×10-9(m)＝1130(nm)
                 ...(2)
由于可见光的波长在780nm(红)到380nm(紫)的范围中，因此所有可见光都符合式(2)。
激光束是具有统一相位的光束，从而具有高能量。另一方面，在半导体芯片中，例如布置了五层金属布线层，并且在这五层金属布线层之下布置了晶体管。
如图2所示，激光束撞击在一金属布线层(MT)上，从而被反射。
经过了在相邻金属布线层之间限定的空隙的激光束按直线传播，被衍射，并且在较低层的金属之间被反射。最后，反射的激光束的一部分通过复杂的路径到达晶体管Tr，从而由根据内部光电效应生成的自由电子在半导体芯片中引起误动作。
设计者知晓DFA/FIA攻击，因此在每个层没有信号布线的区域中布置了用于光阻隔的伪金属图案，从而尽可能地防止反射激光束的该部分到达晶体管层。然而，设计者可能未能完美地防止反射激光束的该部分到达晶体管层。
此外，虽然在从半导体芯片的背面照射激光束的情况下，一定比例的激光束被半导体芯片的背面反射，但也有一部分激光束到达晶体管层，从而引起半导体芯片中的误动作。用于布线层的装置无法应对来自背面的攻击。
[通过激光束的照射引起逻辑电路的输出改变的原理]
当例如如图3A所示使符合式(2)的光入射到输入电平为低电平且输出电平为高电平的反相器INV上时，引起以下现象。
根据内部光电效应在反相器INV的NMOS晶体管NT中生成的自由电子出现在反相器INV的输出端，并且起到降低在输出端形成的输出电压的作用。
另一方面，由于反相器INV的输入电平是低电平，所以PMOS晶体管被保持在导通状态。从而，当在输出端形成的电压下降时，PMOS晶体管通过电源端提供电流。结果，反相器INV的输出被保持在取决于这两个操作的电压上。该输出电压根据PMOS晶体管PT的导通电流而返回到高电平，因为由于内部光电效应引起的自由电子供应在激光束照射完成时停止。
当出现以下情况时，引起误动作：在照射激光束的时间段期间，在来自反相器INV的输出信号被输入到其中的电路中，该输入信号被误认为是低电平的信号，并且在激光束照射期间，在布置于后续信号路径中的寄存器电路中取到了该数据。
也就是说，在寄存器电路中取到了差错数据，从而寄存器电路输出错误的算术运算结果，并且执行错误的控制。
[通过激光束的照射引起寄存器比特反转的原理]
寄存器电路例如具有如图4A所示的配置。该寄存器电路包括反相器INV1至INV7以及传输门TM1至TM4。
注意，现在将联系图4B所示的寄存器电路的最简单配置来描述数据反转。
该寄存器电路采用这样一种配置：该配置包括两个反相器INV1和INV2，并且其中反相器INV1的输出端连接到反相器INV2的输入端，并且反相器INV2的输出端连接到反相器INV1的输入端。
当反相器INV1的输出变为高电平时，反相器INV2的NMOS晶体管NT2导通，反相器INV2的输出变为低电平，并且反相器INV2的处于低电平的输出被输入到反相器INV1的栅极。
另外，在反相器INV1中，PMOS晶体管PT1导通，从而反相器INV1输出处于高电平的输出。结果，反相器INV1的输出被稳定地保持在高电平，并且反相器INV2的输出被稳定地保持在低电平。
在激光束被照射到此寄存器电路的情况下，通常，两个反相器INV1和INV2被布置地相互邻近，从而考虑到了激光束的光束直径、散射和衍射的激光束照射到达范围充分大于两个反相器INV1和INV2之间的布置距离。
由于此原因，激光束被照射到反相器INV1和INV2中的任一个上，或者不被照射到反相器INV1和INV2中的任一个上。另外，当激光束被照射到反相器INV1和INV2两者上时，根据内部光电效应，在NMOS晶体管NT1和NT2中都生成了自由电子，并且这些自由电子随后被提供到输出端。
在两个反相器INV1和INV2之中的输入被保持在低电平且输出被保持在高电平的反相器INV1的输出中引起了与上述逻辑电路中的输出变化中所述的操作相同的操作。结果，反相器INV1的该输出成为了中间电势，该中间电势进而被提供到另一反相器INV2的输入端。
在反相器INV2中，其输入变为中间电势，从而两个晶体管PT2和NT2都导通。另外，根据内部光电效应从NMOS晶体管NT2提供了自由电子，从而输出端处的电压被稳定到这样一个电压：在该电压下，两个操作得到了平衡。
另外，该输出端处的中间电势被提供到反相器INV1的输入端，以将NMOS晶体管NT1也导通。从而，该输出端处的电压被稳定到这样一个电压：在该电压下，贯通电流(through current)和根据内部光电效应在NMOS晶体管NT1中生成的自由电子的供应得到了平衡。
结果，两个反相器INV1和INV2的输入和输出电压中的每一个都变成了中间电势，而不论在激光束照射之前存储的数据为何。
激光束照射的停止导致由内部光电效应引起的NMOS晶体管中的自由电子生成也停止。另外，两个反相器INV1和INV2的输入和输出电压中的每一个变成中间电势。然而，正反馈作用在两个反相器INV1和INV2的输入和输出电压之间的微妙电势差上，从而其中之一稳定到高电平，而另一个则稳定到低电平。另外，在值与激光束照射之前的值不同的情况下，认为已经进行了DFA攻击，并执行应对这种情形的处理。另一方面，在值与激光束照射之前相同的情况下，认为没有进行DFA攻击，并执行正常处理。
另一方面，即使在与激光束的光束直径相对应的区域的外部，激光束也因为散射和衍射而到达一定程度的区域。
然而，在与激光束的距离为光束直径的几倍远的区域中，激光束的强度变弱。从而，即使当激光束到达构成寄存器电路的反相器的NMOS晶体管以根据内部光电效应在NMOS晶体管中生成自由电子时，PMOS晶体管的导通电流也变得大于NMOS晶体管的导通电流。结果，反相器电路的输出端处的电压收敛到接近低电平的电压。即使当激光束到达此区域时，也不会引起寄存器中存储的数据的反转，因为激光束的强度较弱。
在中间区域中，状态以与激光束中心的距离的函数的方式变化。
接下来，将描述通过利用这种误动作来取得诸如加密电路的密钥之类的安全信息的攻击方法。
该攻击例如是根据图5所示的过程来执行的。
在步骤ST1中，半导体芯片被放置于硝酸中以溶解塑封，从而从硝酸中取出半导体芯片。
在步骤ST2中，半导体芯片例如被焊接到一陶瓷封装。
在步骤ST3中，半导体芯片被设定在激光束照射装置中，使得被激光束照射的部分成为攻击的开始点。
在步骤ST4中，在从CPU向芯片提供信号的同时，通过照射对半导体芯片扫描激光束，以便连续取得输出。
另外，挑出生成了差错数据的部分。
在步骤ST5中，在还考虑定时的同时详细攻击在步骤ST4中引起误动作的部分，从而取得输出。
另外，选择并分析攻击结果中任何一个可被分析的适当攻击结果。
例如，当在对作为常见密钥密码之一的数据加密标准(DES)密码的算术运算期间由于激光束照射而在被算术运算的数据中生成比特反转等等时，错误的算术运算结果被输出。将所得到的错误算术运算结果与通过对明文执行正常算术运算而获得的结果相比较，并且基于这些结果之间的差异来取出密钥(参考图6)。
当R寄存器中的1比特被反转时，所得到的差错数据被输入到F函数，从而差错数据的比特数目增加。另外，差错数据的比特数目在每一轮中增加。
另一方面，就使用DFA攻击的分析而言，较少数目的差错比特是优选的，并且对于最终的攻击，希望反转少量的比特。
理想情况下，当如图6所示，只有R寄存器中的数据在最后一轮中被反转时，与差错比特相对应的Sub Sbox的密钥可被可靠地指定。虽然实际上攻击结果表现出这种情形的可能性是很低的，但DFA攻击的威胁在于，当在多次攻击中哪怕只出现一次这种情形时，也能从这种情形获得相应的密钥。
此外，假定如图7A所示，IC电路10包括CPU 11、掩膜型ROM(Mask ROM)12、EEPROM 13、RAM 14、加密电路15以及输入/输出电路16。此外，假定如图7B所示的用于加密执行指令的子例程被存储在掩膜型ROM 12中从A000H地址起处。
此操作是这样的：CPU 11分别通过内部寄存器Reg A和Reg B把存储在EEPROM 13中的加密密钥“Key”和存储在RAM 14中的明文“Message”设定在设置于加密电路15中的寄存器中，从而执行加密算术运算。另外，在加密算术运算完成之后，经加密的文本被取得并随后通过寄存器Reg A被输出到外部。
在此程序中假定当程序计数器P.C.变为A002地址时，由于激光束照射而在程序计数器P.C.的比特b2中引起的比特反转，从而程序计数器P.C.从A002地址变成了A006地址。
A006地址中的指令是将存储在寄存器Reg A中的数据输出到外部，从而其中实质上设想的是输出经加密的文本。然而，当A006地址中的指令在A001地址中的指令执行之后被执行时，作为存储在寄存器Reg A中的数据的加密密钥根据A006地址中指令的执行而被输出到外部。
这是用于说明FIA攻击的程序示例。如果FIA攻击根据这种程序在上述定时成功，则攻击者获得了加密密钥。由于实际上是在考虑到攻击的情况下记述程序的，所以并不会想出这样的程序。然而，虽然如果记述这样的程序，这种攻击被执行的可能性很低，但是FIA攻击的威胁在于，当在多次攻击中这种攻击成功哪怕一次时，密钥就会被取出。
日本专利早期公布No.Hei 10-154976和2002-261751(以下称之为专利文献1和2)以及JP-T-2005-503069和JP-T-2005-522912(以下称之为专利文献3和4)中分别描述的技术被提出来作为应对在分别使用上述原理的攻击之中的针对加密的DFA攻击的措施。
在专利文献1中描述的技术中，布置了两个加密电路，并且通过在两个加密电路中的算术运算完成之后将两个算术运算结果相互比较来检测攻击存在与否。另外，相同的算术运算被执行两次，以将两个算术运算结果相互比较，从而检测攻击存在与否。
在专利文献2中描述的技术中，在加密算术运算完成之后执行解密算术运算，并且将算术运算结果与明文相比较，从而检测攻击的存在与否。
在专利文献3中描述的技术中，保存加密算术运算的中间值，并且在加密算术运算完成之后半途执行解密，以与中间值相比较，从而检测攻击的存在与否。
在专利文献4中描述的技术中，保存加密算术运算的中间值，并且在加密算术运算完成之后再从该中间值执行加密算术运算，并且将两个加密算术运算的结果相互比较，从而检测攻击的存在与否。
发明内容
然而，这些措施导致了这样的缺点，即加密电路的电路规模和操作电流都加倍了、算术运算时间变长，等等。此外，需要采取某种措施来应对FIA以及对除加密电路以外的电路(例如CPU)的攻击。
本发明是为了解决上述问题而做出的，因此希望提供一种用于检测误动作发生攻击的电路以及使用该电路的集成电路，其中的每一个能够在作为安全性LSI的构成元件的诸如加密电路和CPU之类的电路中引起误动作之前可靠地检测激光束的照射，从而避免DFA攻击和FIA攻击。
为了实现上述希望，根据本发明的一个实施例，提供了一种用于检测误动作发生攻击的电路，包括：至少一个传感器电路，适合于检测光的照射；以及检测电路，用于根据所述至少一个传感器电路的输出来检测介于与高电平相对应的电压和与低电平相对应的电压之间的中间电压，并输出检测信号。所述至少一个传感器电路具有一输出节点，该输出节点处的电平根据光的照射而改变，并且所述至少一个传感器电路输出与所述输出节点处的根据光的照射而改变的电平相对应的信号。当所述至少一个传感器电路的输出信号的电平达到预先设定的电平时，所述检测电路输出检测信号。
根据本发明的另一实施例，提供了一种集成电路，至少包括：控制系统；以及用于检测误动作发生攻击的误动作发生攻击检测电路，所述控制系统和所述用于检测误动作发生攻击的误动作发生攻击检测电路被集成在所述集成电路中。所述用于检测误动作发生攻击的误动作发生攻击检测电路包括：至少一个传感器电路，适合于检测光的照射，以及检测电路，用于根据所述至少一个传感器电路的输出来检测介于与高电平相对应的电压和与低电平相对应的电压之间的中间电压，并输出检测信号。所述至少一个传感器电路具有一输出节点，该输出节点处的电平根据光的照射而改变，并且所述至少一个传感器电路输出与所述输出节点处的根据光的照射而改变的电平相对应的信号。当所述至少一个传感器电路的输出信号的电平达到预先设定的电平时，所述检测电路向所述控制系统输出检测信号。
如上所述，根据本发明的实施例，在由于光的照射而在安全性LSI的诸如加密电路和CPU之类的构成元件中引起误动作之前，可靠地检测到光的照射，从而可以避免DFA攻击和FIA攻击。
附图说明
图1A和1B分别是各自说明光电效应和自由电子的示图和能带图；
图2是示出激光束到达半导体的路径的示例的示意性截面图；
图3A和3B分别是各自说明激光束对反相器的照射的电路图和波形图；
图4A、4B和4C分别是各自说明激光束对寄存器的照射的电路图和波形图；
图5是说明DFA/FIA攻击的过程的示意图；
图6是说明DFA攻击的框图；
图7A和7B分别是各自说明FIA攻击的电路图和语句；
图8是示出根据本发明第一实施例的FIA检测电路的配置的电路图；
图9A和9B分别是示出在图8所示的FIA检测电路中传感器电路和检测电路的一种布置和另一种布置的示图；
图9C是示出在图8所示的FIA检测电路中传感器电路和检测电路的又一种布置的示图；
图10是示出采用根据本发明第一实施例的FIA检测电路的集成电路(IC电路)的配置的框图；
图11是示出图8所示的FIA检测电路的操作定时的定时图；
图12是示出包括根据本发明第一实施例的FIA检测电路的FIA区域检测电路的配置的电路图；
图13是示出下拉晶体管的静态特性的图示；
图14A和14B分别是示出第一实施例的FIA检测电路中的传感器电路的配置的电路图；
图15是示出PMOS晶体管的静态特性的图示；
图16是示出采用图14B所示的传感器电路的FIA区域检测电路的配置的电路图；
图17是示出根据本发明第一实施例的FIA检测电路的一种修改的配置的电路图；
图18是示出图17所示的FIA检测电路的操作定时的定时图；
图19是示出采用图17所示的FIA检测电路的修改中的传感器电路的FIA区域检测电路的配置的电路图；
图20A和20B分别是示出图17所示的FIA检测电路的修改中的传感器电路的其他配置的电路图；
图21是示出采用图20B所示的传感器电路的FIA区域检测电路的配置的电路图；
图22是示出根据本发明第一实施例的FIA检测电路的另一种修改的配置的电路图；
图23是示出在图22所示的FIA检测电路中在强激光束照射阶段中的操作定时的定时图；
图24是示出在图22所示的FIA检测电路中在多次弱激光束照射的阶段中的操作定时的定时图；
图25是示出采用图22所示的FIA检测电路的FIA区域检测电路的配置的电路图；
图26是示出根据本发明第一实施例的FIA检测电路的又一种修改的配置(与图22所示的配置不同)的电路图；
图27是示出采用图26所示的FIA检测电路的FIA区域检测电路的配置的电路图；
图28A和28B分别是示出根据本发明第二实施例的FIA检测电路的配置的电路图和示出图28A所示的FIA检测电路中的传感器电路的结构的示意性截面图；
图29是示出在图28A所示的FIA检测电路中在强激光束照射阶段中的操作定时的定时图；
图30是示出在图28A所示的FIA检测电路中在多次弱激光束照射的阶段中的操作定时的定时图；
图31A和31B分别是示出根据本发明第二实施例的FIA检测电路的一种修改的配置的电路图和示出图31A所示的FIA检测电路的修改中的传感器电路的结构的示意性截面图；
图32是示出在图31A所示的FIA检测电路中在强激光束照射阶段中的操作定时的定时图；
图33是示出在图31A所示的FIA检测电路中在多次弱激光束照射的阶段中的操作定时的定时图；
图34是示出采用图31A所示的FIA检测电路的FIA区域检测电路的配置的电路图；
图35是示出下拉电阻器的静态特性与反相器的阈值之间的关系的图示；
图36是示出下述情况的示意图：在根据本发明第二实施例的FIA检测电路中多个传感器电路按给定间隔布置并且多个检测电路分别连接到这些传感器电路的配置与一个检测电路连接到多个传感器电路的配置相组合；
图37是示出图36所示的配置的情况中的操作定时的定时图；
图38是示出采用一种使用内熔丝(in-fuse)的方法作为在检测到FIA以后禁用IC的方法的熔丝电路的配置的电路图；并且
图39是示出图38所示的熔丝电路的操作定时的定时图。
具体实施方式
下面将参考附图详细描述本发明的优选实施例。
注意，下面将根据以下顺序来进行描述。
1.第一实施例
2.第二实施例
根据本发明的第一实施例和第二实施例中的任何一个的用于检测误动作发生攻击的电路(FIA或DFA检测电路)基本被配置为具有以下将示出的特征。
按预定的间隔布置了专用电路，每个专用电路包括用于检测DFA/FIA的传感器电路和中间电压检测电路。另外，相互配对的传感器电路和中间电压检测电路两者被布置为相互分开某一距离，在该距离下，它们不会同时受激光束的一次冲击(shot)的影响。
逻辑电路和寄存器电路被按预定间隔布置为DFA/FIA传感器。
寄存器电路的内容在电源激活阶段中被设定成预定的值。当寄存器电路的输出改变时，预定的处理被执行。
采用了这样一种配置：其输入被固定以便输出高电平信号的逻辑电路的输出被输入到用于检测中间电压的电路。另外，当基于该输出检测到中间电压时，执行预定的处理。
这里，中间电压指的是处于与高电平相对应的电压(例如电源电压)和与低电平相对应的电压(例如基准电势(例如地电势))之间的电压。
采用了这样一种配置：其输入被固定以便输出高电平信号的逻辑电路的电源部分通过电阻器连接到电源端。另外，采用了这样一种配置：寄存器电路的连接部分或输出部分处的输出被输入到用于检测中间电压的中间电压检测电路。
另外，当基于输出信号检测到中间电压时，执行预定的处理。
采用了这样一种配置：寄存器电路的输出被输入到用于检测中间电压的中间电压检测电路。在电源激活阶段中，寄存器电路的内容被设定为预定的值。另外，当基于输出信号检测到中间电压时，执行预定的处理。
采用了寄存器电路的电源部分通过电阻器连接到电源端的配置，并且还采用了这样一种配置：寄存器电路的连接部分或输出部分处的输出信号被输入到用于检测中间电压的中间电压检测电路。寄存器电路的内容在电源激活阶段中被设定为预定的值。另外，当基于输出信号检测到由贯通电流引起的中间电压时，执行预定的处理。
采用了这样一种配置：多个传感器电路的输出被相互连接，并且所得到的输出信号被输入到一个用于检测中间电压的中间电压检测电路。
光电传感器包括作为光电转换元件的光电二极管(PD)和若干个晶体管，该光电转换元件包括n+型扩散区和p型阱区(或者P型衬底)。这种光电传感器被以预定的间隔布置。
考虑到光电二极管的反向泄漏电流，按预定的时间间隔对光电二极管的阴极充电以使之具有正电压。
包括光电二极管的传感器电路的输出电压被与基准电压相比较。当传感器电路的输出电压低于基准电压时，判断已执行了通过激光束照射进行的攻击，并且执行预定的处理。
在预先的评估中，当激光束被照射到由寄存器和光电二极管构成的光电传感器电路上时包括光电二极管的光电传感器电路必须首先检测的电压被选择为基准电压。
当包括光电二极管的传感器电路的输出信号被下拉，并且所得到的电压被设定在高电平时，判断已执行了通过激光束照射进行的攻击，并且执行预定的处理。
包括多个光电二极管的传感器电路的输出相互连接，并且下拉同时被执行。当输出电压被设定在高电平时，判断已执行了通过激光束照射进行的攻击，并且执行预定的处理。
一标志比特被布置在LSI中，并且CPU在电源激活阶段中检查该标志。在此情况下，采用了这样一种规定，即当标志没有被置位时，CPU执行正常操作，而当标志被置位时，CPU执行系统复位。另外，采用了这样一种规定，即当FIA检测电路检测到攻击时，CPU在该标志被置位后执行预定的处理。
在非易失性存储器中指定的比特被用作该标志比特。
另外，内熔丝(in-fuse)被用作标志比特。
上述使用光电二极管的传感器电路被用作FIA检测电路。
下面将详细描述各自采用上述配置的第一实施例和第二实施例。
<1.第一实施例>
图8是示出根据本发明第一实施例的作为用于检测误动作发生攻击的电路的FIA检测电路的配置的电路图。
图9A至9C分别是示出该FIA检测电路的传感器电路和检测电路的一种布置和另一种布置的示图。
第一实施例的FIA检测电路100包括传感器电路110和中间电压检测电路(在一些情况下简称为“检测电路”)120。
如图9A、9B和9C所示，用于检测FIA攻击的FIA检测电路100被划分成传感器电路110和中间电压检测电路120。在此情况下，传感器电路110和中间电压检测电路120被布置成相互分开，其间的距离等于或大于激光束照射的一次冲击所达到的区域的直径。
如上所述，FIA检测电路100被划分成传感器电路110和检测电路120，并且传感器电路110和检测电路120被布置成使得传感器电路110和检测电路120两者不会同时被包含在激光束的一次冲击的激光束直径中。
如图9A、9B和9C所示的方法中的任何一种都可被用作传感器电路110和检测电路120的连接方法。
在图9A所示的连接方法的情况下，一个传感器电路110连接到一个中间电压检测电路120。
在图9B所示的连接方法的情况下，两个传感器电路110连接到一个中间电压检测电路120。
另外，在图9C所示的连接方法的情况下，三个传感器电路110连接到一个中间电压检测电路120。
虽然没有示出，但是也可以采用四个或更多个传感器电路110连接到一个中间电压检测电路120的配置。
结果，当传感器电路110因为激光束的照射而达到检测电平时，检测电路120不会误动作。从而，可以可靠地检测到激光束的照射，并且可以执行在受到通过激光束照射进行的攻击时的预定处理。
传感器电路110包括反相器110和开漏(open-drain)型PMOS晶体管PT112。在此情况下，在反相器111中，PMOS晶体管PT111和NMOS晶体管NT111串联连接在电源VCC和基准电势VSS之间。
反相器111形成逻辑电路。此外，基准电势VSS例如是地GND的电势。
PMOS晶体管PT111和NMOS晶体管NT111的栅极各自连接到具有基准电势的地GND。
结果，形成逻辑电路的反相器111被配置为通过输出节点输出处于高电平的信号。
此外，PMOS晶体管PT112的沟道宽度W被设定为大于普通PMOS晶体管的沟道宽度。
中间电压检测电路120包括D型触发器(DFF)电路121以及具有较长的沟道长度L的NMOS晶体管NT121。
DFF电路121的D输入连接到电源VCC，并且DFF电路121的时钟端连接到传感器电路110中的PMOS晶体管PT112的漏极侧。
从而，传感器电路110具有这样的配置，即，使用了具有处于低电平的输入的反相器111，并且反相器111的输出被输入到开漏型PMOS晶体管PT112的栅极。
另外，中间电压检测电路120采用了这样的配置，即，DFF电路121以及例如具有长沟道长度L并被用作下拉电阻器的NMOS晶体管NT121都连接到输入线。
图10是示出采用第一实施例的FIA检测电路100的集成电路(IC电路)的配置的框图。
IC电路200包括FIA检测电路100、充当控制系统的CPU 210、掩膜型ROM 220、EEPROM 230、RAM 240、加密电路250以及输入/输出电路260。
除了设置了FIA检测电路100以外，IC电路200的基本配置和功能与图7A所示的IC电路10的相同。因此，这里为了简单起见将省略其细节。
图11是示出图8所示的FIA检测电路100的操作定时的定时图。
关于FIA检测电路100的操作，首先，例如，在CPU 210初始化的阶段中，DFF电路121被清零。
结果，中间电压检测电路120的输出信号SFIA变成低电平。
另一方面，在传感器电路110中，反相器111输出处于高电平的信号。其栅极被输入了该处于高电平的信号的PMOS晶体管PT112被保持在截止状态中，并且PMOS晶体管PT112的输出被保持在高阻抗状态。
去往DFF电路121的时钟输入信号Sig2被中间电压检测电路120的下拉NMOS晶体管NT121保持在低电平。
当在此状态中，激光束被照射到传感器电路110的反相器111上并且信号线Sig1处的电压电平由于根据内部光电效应在NMOS晶体管NT111的漏极端中生成的自由电子而降低时，执行以下操作。
在认为PMOS晶体管PT111的阈值为Vthp的情况下，当信号线Sig1处的该电压电平被降低到等于或低于(VCC-Vthp)时，布置在传感器电路110的输出侧的PMOS晶体管PT112导通，并且时钟输入信号Sig2的电压上升。
另外，时钟输入信号Sig2的电压上升到高于DFF电路121的时钟输入的阈值，在DFF电路121中取到了DFF电路121的“D”输入，即处于电源VCC电平的信号。
结果，输出信号SFIA从低电平变为高电平，从而将FIA攻击通知给CPU 210。
当根据内部光电效应生成的自由电子的数目较小时，或者布置在传感器电路110的输出侧的PMOS晶体管PT112没有导通，或者即使当PMOS晶体管PT112导通时，导通电流也较小。
因此，时钟输入信号Sig2不会上升到高于DFF电路121的时钟输入的阈值，从而输出信号SFIA被保持在低电平不变。
在激光束被照射到中间电压检测电路120的情况下，即使当输出信号SFIA在DFF电路121内根据内部光电效应而从低电平反转到高电平，从而将FIA攻击通知给CPU 210时，也不会出现问题，因为此操作与一般光电传感器的操作相同。
此外，假定连接到另一中间电压检测电路120的传感器110被布置在中间电压检测电路120附近。
由于此原因，即使在此情况下中间电压检测电路120没有识别出激光束的照射，与布置在中间电压检测电路120附近的传感器电路110相连的另一中间电压检测电路120也能识别出攻击。
接下来，将描述FIA区域检测电路的一种配置，其中布置了多个传感器电路110，并且这多个传感器电路110的输出被相互连接，从而获得去到DFF电路121的时钟输入信号Sig2。
图12是示出采用第一实施例的FIA检测电路的FIA区域检测电路的配置的电路图。
图12作为示例示出了FIA区域检测电路包括n个传感器电路110-1、110-2、……、110-n的情况。
图13是示出下拉晶体管的静态特性的图示。
在此情况下，被致使流经作为下拉电阻器的NMOS晶体管NT121的电流成为分别流经相互连接的传感器电路111-1至111-n的电流的总和。另外，时钟信号Sig2的电压与分别流经传感器电路111-1至111-n的电流的总和成比例地增大。
即使流经一个传感器电路的电流的电平太小以至于没有超过DFF电路121的时钟输入信号的阈值，当多个传感器电路被激光束的一次冲击同时照射并且还连接到同一检测电路时，也可以如下执行操作。
也就是说，存在这样的可能性，即，如图13所示，时钟输入信号Sig2的电压电平与总电流成比例地增大，从而允许DFF电路121被置位。
在此情况下，此操作相当于增强对FIA的灵敏度的操作。
图14A和14B分别是示出第一实施例的FIA检测电路中的传感器电路的其他配置的电路图。
在传感器电路中分别使用如图14A和14B所示的配置中的任一种的方法可被采用来作为增强灵敏度的另一种方法。
图14A和14B分别示出的传感器电路110A和110B中的每一个具有这样一种的配置，即，具有在电源侧接地的栅极、长沟道长度L和大沟道电阻的PMOS晶体管PT113被插入到图8所示的传感器电路110中。
布置在图14A所示的传感器电路110A的输出侧的PMOS晶体管PT112的栅极连接到这样添加的PMOS晶体管PT113的漏极与PMOS晶体管PT111的源极之间的连接点。
在图14B所示的传感器电路110B中，布置在其输出侧的PMOS晶体管PT112的栅极连接到反相器111的输出节点，该输出节点是PMOS晶体管PT111的漏极与NMOS晶体管NT111的漏极之间的连接点。
在此情况下，由于去到传感器电路110A、110B的输入被保持在低电平，因此两个PMOS晶体管PT111和PT113中的每一个被保持在导通状态中，并且NMOS晶体管NT111被保持在截止状态中。
由于在正常操作阶段中，没有电流从布置在输出侧的PMOS晶体管PT112流出，因此每个输出节点处的电平变成了电源VCC的电平。从而，不存在问题，因为其栅极被输入了信号Sig1的PMOS晶体管PT112截止。
当激光束被照射到传感器电路110A上时，根据内部光电效应生成的自由电子流经传感器电路110A，并且信号Sig1的电压电平下降。另外，当这样下降的信号Sig1的电压电平降低到低于输出侧的开漏型PMOS晶体管PT112的阈值Vthp时，输出侧的开漏型PMOS晶体管PT112导通。
当这样添加的PMOS晶体管PT113的沟道长度L充分长时，如图15所示，信号Sig1的电压变得低于图8所示的信号Sig1的电压，并且输出侧的PMOS晶体管PT112的电流变大。
结果，中间电压检测电路120的NMOS晶体管NT121的漏极电压变得高于图8的情况中的电压，这带来了检测灵敏度的增大。
图16是示出采用图14B所示的传感器电路110B的FIA区域检测电路的配置的电路图。
FIA区域检测电路100B采用图14B所示的FIA区域检测电路100B，从而与图12所示的FIA区域检测电路100A的配置的情况相比，灵敏度进一步增强。
图17是示出根据本发明第一实施例的FIA检测电路的一种改变的配置的电路图。
图18是示出图17所示的FIA检测电路的操作中的操作定时的定时图。
图17所示的FIA检测电路100C的配置与图8所示的FIA检测电路100有以下不同。
在图17所示的FIA检测电路100C中，在传感器电路110C中，充当逻辑电路的反相器111被寄存器(锁存器)112所替换。
寄存器112是通过交叉连接两个CMOS反相器111C-1和111C-2的输入和输出来配置而成的。
在反相器111C-1中，PMOS晶体管PT111-1和NMOS晶体管NT111-1串联连接在电源VCC与基准电势VSS之间，并且输出节点ND111由PMOS晶体管PT111-1和NMOS晶体管NT111-1的漏极之间的连接点形成。
在反相器111C-2中，PMOS晶体管PT111-2和NMOS晶体管NT111-2串联连接在电源VCC与基准电势VSS之间，并且输出节点ND112由PMOS晶体管PT111-2和NMOS晶体管NT111-2的漏极之间的连接点形成。
反相器111C-1的输出节点ND111作为反相器111C-2的输入连接到PMOS晶体管PT111-2和NMOS晶体管NT111-2中每一个的栅极，以及输出侧的PMOS晶体管PT112的栅极。
反相器111C-2的输出节点ND112作为反相器111C-1的输入连接到PMOS晶体管PT111-1和NMOS晶体管NT111-1中每一个的栅极。
当该寄存器以这种方式被用作传感器时，图8所示的反相器111被寄存器112所替换，从而在CPU 210初始化阶段中，“1”被设定在寄存器112中存储的值中。
从而，在正常使用阶段中，VCC电平作为寄存器112的输出信号Sig1被提供到输出侧的开漏型PMOS晶体管PT112的栅极，以使开漏型PMOS晶体管PT112截止。结果，在中间电压检测电路120一侧，DFF电路121的时钟输入被下拉NMOS晶体管NT121保持在低电平。
当激光束被照射到传感器电路110C上时，由于根据内部光电效应在反相器111C-1的NMOS晶体管NT111-1中生成的自由电子的存在，电流流经反相器111C-1。
结果，输出节点ND111处的信号Sig1的电压下降到变为中间电压。
输出节点ND111处的中间电压被施加到反相器111C-2的输入。
在反相器111C-2中，除了根据内部光电效应生成自由电子外，PMOS晶体管PT111-2和NMOS晶体管NT111-2都导通，以在输出节点ND112处生成中间电压。
同样，所得到的中间电压被施加到反相器111C-1的输入。从而，在反相器111C-1中，同样，除了根据内部光电效应生成自由电子外，PMOS晶体管PT111-1和NMOS晶体管NT111-1都导通。
在此状态中，不论在激光束照射之前保持在其中的数据为何，反相器111C-1和111C-2的输出都变成大致相同的中间电势。
因为反相器111C-1的输入变成中间电势，所以反相器111C-1的输出的中间电压变得比不使用寄存器而使用反相器111的图8的情况中的低。
结果，开漏型PMOS晶体管PT112的电流增大，从而中间电压检测电路120的NMOS晶体管NT121的漏-源电压Vds变大，从而信号Sig2的电平变高。
另外，当信号Sig2的电压大于DFF电路121的时钟输入的阈值时，输出信号SFIA从低电平变到高电平。
图19是示出采用图17所示的传感器电路110C的FIA区域检测电路的配置的示图。
可以按这种方式来配置FIA区域检测电路100D，其中布置了多个传感器电路110C，并且这多个传感器电路110C的输出相互连接，从而获得DFF电路121的时钟输入信号Sig2。
图19作为示例示出了FIA区域检测电路100D包括n个传感器电路110C-1、110C-2、……、110C-n的情况。
在此情况下，随着PMOS晶体管PT112的电流的总和变大，中间电压检测电路120的NMOS晶体管NT121的漏极电压变大。
因此，即使当通过激光束的一次冲击到达传感器电路110C-1、110C-2、……、110C-n中每一个的光的量更小时，DFF电路121的时钟输入信号Sig2的阈值也被超过了，从而使得可以将DFF电路121的输出从低电平改变到高电平。结果，增强了灵敏度。
图20A和20B分别是示出根据本发明第一实施例的图17所示的FIA检测电路的改变中的传感器电路的其他配置的电路图。
在传感器电路中分别使用如图20A和20B所示的配置中的任一种的方法可被采用来作为增强灵敏度的另一方法。
图20A和20B分别示出的传感器电路110D和110E中的每一个具有这样一种的配置，即，具有在电源侧接地的栅极、长沟道长度L和大沟道电阻的PMOS晶体管PT113C被插入到图17所示的传感器电路110C中。
布置在图20A所示的传感器电路110D中的输出侧的PMOS晶体管PT112的栅极连接到这样添加的PMOS晶体管PT113C的漏极和PMOS晶体管PT111-1和PT111-2的源极中的每一个。
在图20B所示的传感器电路110E中，布置在输出侧的PMOS晶体管PT112的栅极连接到输出节点ND111，该输出节点是PMOS晶体管PT111的漏极与NMOS晶体管NT111的漏极之间的连接点。
当改为采用使用图20A和20B分别示出的传感器电路110D和110E中的任一种的配置时，灵敏度得到增强。
由于在正常使用阶段中，寄存器112中存储的值仅在CPU 210初始化的阶段中被设定为高电平，并且在此之后，寄存器112中的值不变，因此处于VCC电平的信号被输出作为输出信号Sig1。结果，不存在问题，因为开漏型PMOS晶体管PT112被保持在截止状态中。
当激光束被照射到寄存器112上时，如参考图17针对操作所述，反相器111C-1和111C-2的输入都变为中间电势，从而贯通电流分别流经外部的PMOS晶体管PT112。结果，在传感器电路110D和110E中的每一个中，信号Sig1的电压下降。
因为反相器111C-1和111C-2的输入都变成中间电势，并且从而贯通电流分别流经各输出晶体管，所以电流更加变得大于PMOS晶体管113被添加到图14A和14B的任一反相器111的配置的情况中的电流，并且信号Sig1中的电压降更加变大。
结果，开漏型PMOS晶体管PT112的电流变大。因此，信号Sig2的电压变得高于使用图14A和14B所示的任一配置的情况中的电压并从而超过了DFF电路121的时钟输入的阈值的可能性变高了。
图21是示出采用图20B所示的传感器电路的FIA区域检测电路的配置的电路图。
FIA区域检测电路100E采用了图20B所示的传感器电路110E，从而与图19所示的FIA区域检测电路100D的配置的情况相比灵敏度进一步增强。
在上述方法中，即使当激光束多次照射时，也能根据每个传感器电路或多个传感器电路接收到的这样照射的激光束的强度来检测FIA攻击。
即使当使弱激光束多次照射到同一部分时，如果激光束的每次照射强度较弱，则也不会检测到FIA攻击。
现在将参考图22和图25至27分别示出的电路图以及图23和24分别示出的定时图来描述解决此问题的方法。
首先，现在将参考图22来描述此方法的原理。
图22是示出根据本发明第一实施例的FIA检测电路的另一种配置的电路图。
图23是示出在图22所示的FIA检测电路中在强激光束照射阶段中的操作定时的定时图。
图24是示出在图22所示的FIA检测电路中在多次弱激光束照射时的操作定时的定时图。
图22所示的FIA检测电路100F采用了图20A所示的传感器电路110D作为传感器电路。
另外，FIA检测电路100F与以上所述的FIA检测电路100和100C以及FIA区域检测电路100A、100B和100D中的每一个的不同之处在于中间电压检测电路120E的配置。
在传感器电路110D中，寄存器112与电阻器之间的连接点被连接到PMOS晶体管PT112的栅极。
在传感器电路110D中，寄存器112中存储的值可以是低电平或高电平中的任一种，从而在电源激活阶段中不必设定寄存器112中存储的值。此外，寄存器112中存储的值由于噪声等等而反转，这对于检测结果没有影响。
中间电压检测电路120E包括作为保持电容器的电容器C121、用于预充电的NMOS晶体管NT122以及两个反相器122和123，其中该电容器C121由一电容器或者漏极/源极接地的NMOS晶体管构成。
从中间电压检测电路120E中去除了DFF电路的原因在于电容器C121中保持了关于激光束照射的信息。
另外，在电源激活时，在CPU 210初始化的阶段中，控制信号PC被从低电平改变到高电平，并且以预定的间隔导通NMOS晶体管NT122，从而将信号线Sig设定在低电平。此时，输出信号SFIA被保持在低电平。
这里，当例如如图23所示，具有较高强度的激光束被照射到传感器电路110D上时，传感器电路110D的输出侧的PMOS晶体管PT112根据由寄存器112中的贯通电流引起的电压降而导通，从而为电容器C121充电。
另外，当电容器C121的电势超过反相器122的高电平侧的电路阈值VIH时，检测电路120E的输出端TFIA处的电势从低电平转变到高电平，以请求CPU 210执行预定的处理。
另外，由于电容器C121的电压在预定处理完成之前不改变，因此处于高电平的信号持续被输出作为输出信号SFIA。
在激光束的照射强度较弱的情况下，当传感器电路110D的输出侧的PMOS晶体管PT112的栅极电压具有比等于或低于(VCC-Vth)的电平更高的电平时，传感器电路110D的输出侧的PMOS晶体管PT112导通，以使得电流流经PMOS晶体管PT112，从而为电容器C121充电。
然而，当电容器C121的电势在激光束的一次冲击中不超过反相器122的阈值VIH时，检测电路120E的输出端TFIA处的电势被保持在低电平。
另外，即使在激光束照射完成之后，电容器C121中积累的电荷也保持原样。当激光束再次被照射到同一传感器电路110D上时，充电从刚好在上次激光束照射之后电容器C121的电势开始。
另外，当源自于总充电电荷的电容器C121的电压超过反相器122的高电平侧的电路阈值VIH时，检测电路120E的输出端TFIA处的电势从低电平改变到高电平，以请求CPU 210执行预定的处理。
如上所述，即使在弱激光束照射的情况下，也可以通过多次执行弱激光束照射来置位输出信号SFIA。
图25是示出采用图22所示的FIA检测电路的FIA区域检测电路的配置的电路图。
FIA区域检测电路100G采用图22所示的FIA检测电路120E，从而与图22所示的配置的情况相比灵敏度进一步增强。
在采用图25所示的这种配置的情况下，即使当传感器电路110E-1至110E-n中每一个接收的激光束的强度较弱时，也可以利用传感器电路110E-1至110E-n的输出电流的总和来置位输出信号SFIA。
图26是示出根据本发明第一实施例的与图22所示的FIA检测电路的配置不同的FIA检测电路的另一种配置的电路图。
在图26所示的FIA检测电路100H中，图14B所示的传感器电路110B被采用来作为传感器电路。
FIA检测电路100H的其他配置点与图22所示的FIA检测电路100F的相同。
图27是示出采用图26所示的FIA检测电路的FIA区域检测电路的配置的电路图。
在FIA区域检测电路100I中，与图26所示的FIA检测电路100H的配置的情况相比，灵敏度进一步增强。
如上所述，同样的概念也可应用到输出处于高电平的信号作为输出信号的逻辑电路被用作传感器的配置，从而采用图26和27分别示出的配置中的任一种。
<2.第二实施例>
接下来，将描述根据本发明第二实施例的FIA检测电路，其中光电二极管被应用到传感器电路。
图28A和28B分别是示出根据本发明第二实施例的FIA检测电路的配置的电路图和示出图28A所示的FIA检测电路中的传感器电路的结构的示意性截面图。这里，图28A示出了FIA检测电路的电路配置，而图28B示出了传感器电路的示意性工艺截面图。
根据本发明第二实施例的FIA检测电路100J采用了这样一种配置，其中在传感器电路110J中使用光电二极管(PD)113，并且利用NMOS晶体管NT112、NT113和NT114来检测光电二极管113中积累的电荷。
光电二极管113包括一PN结，该PN结具有n+型扩散层的阴极和p型衬底或p型阱区114的阳极。在此情况下，阳极被接地，并且光电二极管113的阴极ca通过根据控制信号PCR来控制的NMOS晶体管NT113连接到电源线。
阴极信号被输入到NMOS晶体管NT112的栅极，NMOS晶体管NT112的漏极连接到电源线，并且源极连接到节点ND113，输出信号Sig1通过该节点ND113输出。
另外，在PN结部分115中生成了被称为耗尽层116的不存在电荷的区域，并且该区域充当在其中积累电荷的电容器C111。
根据由激光束照射引起的内部光电效应而生成的自由电子也被积累在此区域中以充入充电电荷，从而改变了流经输出侧的NMOS晶体管NT112的电流的值。
此外，输出信号Sig1被提供到NMOS晶体管NT114的漏极，NMOS晶体管NT114的栅极连接到电源VCC，具有较长的沟道长度L并且被用作下拉电阻器。另外，传感器电路110J包括NMOS晶体管NT112、NT113和NT114以及光电二极管113。
检测电路120J包括比较器电路124和DFF电路125。
传感器电路110J的输出信号Sig1在比较器电路124中与基准电压Vref相比较，并且比较结果Sig2被输入到DFF电路125的时钟。
在CPU 210初始化的阶段中，控制信号/RST从高电平变到低电平，从而初始化DFF电路125。另外，输出信号SFIA被设定在低电平。
另外，当比较器电路124的输出信号Sig2从低电平变到高电平时，DFF电路125的输出信号SFIA也从低电平变到高电平，从而将通过激光束照射进行的FIA攻击通知给CPU 210。
图29是示出在图28A所示的FIA检测电路中在强激光束照射阶段中的操作定时的定时图。
图30是示出在图28A所示的FIA检测电路中在多次弱激光束照射的阶段中的操作定时的定时图。
在CPU 210初始化的阶段中，控制信号/RST从高电平变到低电平，并且检测电路120J的DFF电路125的输出信号SFIA被设定在低电平。与此操作并行地，控制信号PCR被设定在高电平并持续给定的一段时间，从而将光电二极管113的阴极电压Vca预充电到(VCC-Vthp)。
另外，输出电压Sig1由于阴极电压而变为(VCC-2Vth)，并随后被输入到比较器电路124的反相输入端。
当在比较器电路124的同相输入端设定基准电压Vref的值时，预先评估激光束的照射。在此情况下，在传感器电路110J中也获得这样一个电压：该电压在IC电路200中被引起了误动作的同时使DFF电路125的输出信号SFIA反转。
基准电压Vref被预先设定为比该电压更高的电压。结果，在IC电路200中的任何电路误动作之前，可以执行预定的处理。
当具有等于或大于硅的带隙的能量的激光束被照射到光电二极管113的n+型扩展层上时，作为n+型扩展层中的多数载流子的电子获得激光束的能量，根据内部光电效应摆脱杂质的原子核的束缚成为自由电子，从而使得信号线电压下降。
另一方面，当没有激光束被照射到n+型扩展层上时，阴极电压Vca由于光电二极管113中的反向泄漏电流而下降。然而，通过执行周期性的预充电，传感器电路110J的输出信号Sig1不会降低到基准电压Vref以下，从而DFF电路125的输出信号SFIA被保持在低电平。
当激光束被照射到光电二极管113上时，根据内部光电效应生成了自由电子，从而使得(节点处的)阴极电压Vca下降。这样下降的阴极电压Vca被输入到NMOS晶体管NT112的栅极以使NMOS晶体管NT112截止，结果操作电流减小，并且输出信号Sig1的电压由于作为下拉电阻器的NMOS晶体管NT114而下降。
另外，当输出信号Sig1的电压降低到基准电压Vref以下时，比较器124的输出信号Sig2从低电平变到高电平，从而DFF电路125的输出信号SFIA从低电平反转到高电平。
接下来，将描述激光束的强度较弱的情况。
在FIA攻击中，每隔大约是激光束的光束直径的距离来扫描传感器电路110J，并且每隔更小的距离来扫描生成了差错的部分，从而收集对分析有用的差错数据。
弱激光束被多次照射到这样一个区域：该区域在光束直径以外，但是激光束通过衍射、内部反射等等而到达该区域。
在此情况下，虽然照射强度在激光束的一次冲击中较弱，但阴极电压Vca却由于根据内部光电效应生成的自由电子的存在而下降，并且输出信号Sig1的电压电平也下降，以跟随阴极电压Vca的下降。
然而，当输出电压Sig1的电压电平高于比较基准电压Vref时，比较器124的输出信号Sig2被保持在低电平，从而DFF电路125的输出信号SFIA也被保持在低电平。
另外，在第一轮激光束照射完成之后，在光电二极管113的阴极中生成的自由电子被原样保持在电容器C111中。
因此，阴极电压Vca和输出信号Sig1的电压分别被保持在第一轮激光束照射刚刚完成之后的值。
另外，当第二轮弱激光束照射随后被执行时，再次根据内部光电效应而生成自由电子，从而阴极电压Vca变成了源自于由第一轮照射生成的电荷和由第二轮照射生成的电荷的总和的电压。输出信号Sig1的电压电平也根据在光电二极管113的阴极中生成的自由电子的量而从第一轮激光束照射完成时的电压下降了。
另外，当输出信号Sig1的电压电平由于第二轮激光束照射而降低到基准电压Vref以下时，输出信号Sig1从低电平变到高电平，从而DFF电路125的输出信号SFIA也从低电平变到高电平。
多次照射到其中DFF电路125的输出信号SFIA从低电平反转到高电平的区域的激光束的强度较弱。从而，即使当具有相同强度的激光束被照射到原始逻辑电路或寄存器电路上时，也不会引起逻辑的反转和寄存器中存储的值的反转。
图31A和31B分别是示出根据本发明第二实施例的FIA检测电路的一种配置的电路图和示出图31A所示的FIA检测电路的改变中的传感器电路的结构的示意性截面图。
图32是示出在图31A所示的FIA检测电路中在强激光束照射阶段中的操作定时的定时图。
图33是示出在图31A所示的FIA检测电路中在多次弱激光束照射的阶段中的操作定时的定时图。
在FIA检测电路100K中，光电二极管(PD)113被用作传感器电路110K，并PMOS晶体管PT114和PT115被用作晶体管。
在此配置的情况下，光电二极管113的n+型扩散层的阴极连接到用于预充电的PMOS晶体管PT114的漏极。这里，用于预充电的PMOS晶体管PT114的源极连接到电源端，并且用于预充电的PMOS晶体管PT114根据输入到其栅极的控制信号/PC而被控制。此外，光电二极管113的阴极连接到传感器电路110K的输出侧的PMOS晶体管PT115的栅极。另外，PMOS晶体管PT115的源极连接到电源端，并且PMOS晶体管PT115的漏极开路，作为输出端。
另外，在检测电路120K中，作为噪声过滤器的电容器C121K和具有长沟道长度L并用作下拉电阻器的NMOS晶体管NT121K各自连接到提供信号Sig1的信号线。信号Sig1在经过两级反相器122K和123K之后被提供到DFF电路125K的时钟输入。
关于电路操作，首先，在CPU 210初始化的阶段中，控制信号/RST从高电平变到低电平，以初始化寄存器。同时，控制信号/PC从高电平变到低电平，以电源电压VCC对光电二极管113的阴极充电。
此时，输出侧的开漏型PMOS晶体管PT115被保持在截止状态中，从而输出信号Sig1被检测电路120K的作为下拉电阻器的NMOS晶体管NT121K保持在地电平。此时，DFF电路125K的时钟输入Sig2也被保持在地电平。
如果在这个状态中强激光束被照射到光电二极管113的阴极(参考图32)，则当光电二极管113的阴极电压由于根据内部光电效应生成的自由电子的存在而下降到等于或低于(VCC-Vthp)时，开漏型PMOS晶体管PT115导通，从而输出信号Sig1的电压上升。
另外，当输出信号Sig1的电压超过第一级中的反相器122K的阈值时，DFF电路125K的时钟输入上升到高电平，从而DFF电路125K的输出信号SFIA以高电平信号的形式被输出。
当激光束的强度较弱时(参考图33)，根据内部光电效应在光电二极管113的阴极中生成了自由电子，从而降低阴极电压。然而，当例如阴极电压没有降低到等于或低于(VCC-Vthp)时，输出侧的PMOS晶体管PT115被保持在截止状态中。结果，输出信号Sig1被检测电路120K的下拉型NMOS晶体管NT121K保持在地电平。
在第一轮激光束照射完成之后，在光电二极管113的阴极中积累的自由电子被保持原样。在第二轮弱激光束照射的阶段中，新生成的自由电子被添加到在光电二极管113的阴极中积累的电荷，从而阴极电压随着新生成的自由电子的添加而重新开始下降。
另外，当阴极电压降低到(VCC-Vthp)以下时，输出侧的PMOS晶体管PT115导通，从而输出信号Sig1的电压逐渐上升。
另外，在输出信号Sig1的电压超过第一级中的反相器122K的阈值的状态中，反相器122K的输出被反转，DFF电路125K的时钟输入信号Sig2的电压上升，并DFF电路125K的输出信号SFIA以高电平信号的形式被输出。
即使在弱激光束照射的情况下，由于弱激光束照射而生成的自由电子也以这种方式被积累在光电二极管113的阴极中。当光电二极管113的阴极电压由于多次激光束照射而降低到(VCC-Vthp)以下时，输出侧的PMOS晶体管PT115导通。在自由电子被进一步积累在光电二极管113的阴极中并且从而输出信号Sig1的电压超过第一级中的反相器122K的阈值的阶段中，DFF电路125K的输出信号SFIA以高电平信号的形式被输出。
图34是示出采用图31A所示的FIA检测电路的FIA区域检测电路的配置的电路图。
图35是示出下拉电阻器的静态特性与反相器的阈值之间的关系的图示。
在使用PMOS晶体管的传感器电路110K中，当光电二极管113的阴极电压变得等于或高于(VCC-Vthp)时，输出侧的PMOS晶体管PT115截止。另一方面，当光电二极管113的阴极电压变得低于(VCC-Vthp)时，输出侧的PMOS晶体管PT115导通。
由于采用了使与阴极电压相对应的电流流经传感器电路110K的配置，因此可以采用如图34所示的配置，其中多个传感器电路110K-1至110K-n的输出相互连接，并且所得到的输出信号被输入到一个检测电路120L。
此外，在检测电路120L中，在最终级中没有布置DFF电路。
在像第一实施例中那样在传感器中使用反相器或寄存器的情况下，当激光束照射停止时，反相器的输出返回到原始状态，而寄存器的输出大约有一半的可能性会返回到原始状态。由于此原因，第一实施例采用了在布置于最终级的DFF电路中保持检测结果的配置。
然而，在像第二实施例中那样使用光电二极管113的情况下，由于内部光电效应生成的自由电子被保持在由光电二极管113构成的电容器C111中。由于此原因，采用了这样一种配置，其中即使在激光束照射停止之后，与检测结果相对应的信号也被输出。
因此，在此情况下，现在将使用在最终级中没有布置DFF电路的配置来进行描述。另外，为了对用于泄漏补偿的光电二极管进行预充电控制，在NAND1中获得信号/CPU_Init与检测电路120L的输出信号SFIA之间的逻辑，并且在NAND2中获得信号PC与NAND1的输出信号之间的逻辑。
当激光束照射被检测到并从而输出信号SFIA变为高电平时，添加这样的控制：不执行预充电，并且保持光电二极管的阴极中的电荷。
当在此配置中，弱激光束被照射到多个传感器电路110K-1至110K-n中的每一个上时，自由电子在多个传感器电路110K-1至110K-n中的每个光电二极管113的阴极中生成，从而每个光电二极管113的阴极电压下降。
另外，当阴极电压变得低于(VCC-Vthp)时，输出侧的PMOS晶体管PT115导通，以使得电流流经多个传感器电路110K-1至110K-n中相应的一个。结果，检测电路120L中的NMOS晶体管NT121K的漏极电压按电流的总和上升。
充当下拉电阻器的NMOS晶体管NT121K的静态特性例如被假定为是图35所示那样的。
另外，为了简单起见，当具有大致相同的强度的激光束被分别照射到三个传感器电路110K-1至110K-3上时，由于该照射强度而流经一个传感器电路的输出电流被设为“I0”。
此时，电流“3I0”从三个传感器电路110K-1至110K-3流出，并且输出信号Sig具有与来自三个传感器电路110K-1至110K-3的输出电流3I0成比例的电压值。
当输出信号Sig的电压超过检测电路120L中的反相器122K的高电平侧的阈值VIH时，输出信号Sig的电压被判断为是高电平。结果，检测电路120L的输出信号SFIA以表示激光束照射的高电平信号的形式被输出。
在激光束被同时分别照射到多个传感器电路110K-1至110K-n上并且多个传感器电路110K-1至110K-n的输出的总和被输入到一个检测电路的情况下，即使当多个传感器电路110K-1至110K-n中每一个受到的激光束的照射强度较弱时，也能识别出激光束照射。
图36是示意性地示出下述情况的示图：在根据本发明第二实施例的FIA检测电路中多个传感器电路按给定间隔布置并且多个检测电路分别连接到这些传感器电路的配置与一个检测电路连接到多个传感器电路的配置相组合。
图37是示出图36所示的配置的情况中的操作定时的定时图。
如图36所示，按给定间隔布置了传感器电路110K-0至110K-7。
这里，现在将描述这样一种情况作为示例：四个检测电路120K-0至120K-3被布置为分别与四个传感器电路110K-0至110K-3相对应，并且接下来的三个传感器电路110K-4至110K-6的输出相互连接，以与一个检测电路120K-456相连接。
给出这个示例是为了将以下两种情况相互比较：传感器电路110K的一个输出被输入到一个检测电路120K的情况，以及多个传感器电路110K的多个输出输入到一个检测电路120K的情况。
另外，从图中的上方到下方，沿着传感器电路110K-0至110K-7的布置扫描激光束。粗虚线BL1表示激光束的光束直径，细虚线BL2表示激光束通过衍射、反射等等而到达的区域。也就是说，传感器电路110K在所照射的激光束的光束直径之外，从而照射到传感器电路110K的激光束的强度较弱。此时的操作定时在图37中示出。
现在，注意传感器电路110K-3，传感器电路110K-3在Shot_3和Shot_4中的每一个中受到弱激光束照射。
在光电二极管113的阴极中，由于Shot_3的照射而引起电压下降。然而，光电二极管113的阴极电压未变得等于或低于(VCC-Vthp)，从而输出侧的PMOS晶体管PT115被保持在截止状态中。
在Shot_3的照射完成之后，光电二极管113的阴极电压被保持原样，并且在后续的Shot_4的照射中，光电二极管113的阴极电压开始从Shot_3的照射结束时的电压起下降。
另外，当光电二极管113的阴极电压降低到(VCC-Vthp)以下时，输出侧的PMOS晶体管PT115导通，并且信号Sig3的电压电平由于输出电流而上升。
然而，由于信号Sig3的电压电平在Shot_4照射的阶段中不超过反相器122K的阈值，因此输出信号SFIA456被保持在低电平。
另一方面，在接下来的三个传感器电路中，传感器电路110K-4、110K-5和110K-6分别在Shot_4和Shot_5、Shot_5和Shot_6以及Shot_6和Shot_7中受到弱激光束的照射。
首先，在Shot_4中，传感器电路110K_4受到弱激光束的照射，从而光电二极管113的阴极电压Vca4下降。然而，由于光电二极管113的阴极电压Vca4未变得等于或低于(VCC-Vthp)，所以输出侧的PMOS晶体管PT115被保持在截止状态中。
接下来，在Shot_5中，传感器电路110K-4和110K-5中每一个受到弱激光束的照射。
在传感器电路110K-4中，光电二极管113的阴极电压Vca4下降到等于或低于(VCC-Vthp)，从而输出侧的PMOS晶体管PT115导通。结果，电流I0流经传感器电路110K-4，从而输出信号Sig456的电压电平上升。
然而，由于输出信号Sig456的电压电平不超过反相器122K的阈值，所以检测电路120K-456的输出信号SFIA456被保持在低电平。在传感器电路110K-5中，光电二极管113的阴极电压Vca5下降。然而，由于光电二极管113的阴极电压Vca5未下降到等于或低于(VCC-Vthp)，所以输出侧的PMOS晶体管PT115被保持在截止状态中。
另外，在Shot_6中，传感器电路110K-5和110K-6中每一个受到弱激光束的照射。此时，虽然传感器电路110-4未受到弱激光束的照射，但是由于到现在为止的弱激光束照射，电流I0从输出侧的PMOS晶体管PT115流出。
另外，在传感器电路110K-5中，光电二极管113的阴极电压Vca5下降到等于或低于(VCC-Vthp)，从而输出侧的PMOS晶体管PT115导通，以使得电流I0从输出侧的PMOS晶体管PT115流出。
另外，作为传感器电路110K-4的电流和传感器电路110K-5的电流的总和的电流2I0流动。然而，由于输出信号Sig456的电压电平未超过反相器122K的阈值，因此检测电路120K-456的输出信号SFIA456被保持在低电平。
同时，在传感器电路110K-6中，光电二极管113的阴极电压Vca6下降。然而，由于光电二极管113的阴极电压Vca6未下降到(VCC-Vthp)以下，所以输出侧的PMOS晶体管PT115被保持在截止状态中。
在Shot_7中，传感器电路110K-6和110K-7中每一个受到弱激光束的照射。此时，传感器电路110-4和110K-5都未受到弱激光束的照射。然而，由于到现在为止的弱激光束照射，电流I0从传感器电路110K-4和110K-5的每个输出侧的PMOS晶体管PT115流出。
另外，在传感器电路110K-6中，光电二极管113的阴极电压Vca6下降到等于或低于(VCC-Vthp)，从而输出侧的PMOS晶体管PT115导通，以使得电流I0从输出侧的PMOS晶体管PT115流出。结果，作为传感器电路110K-6的电流以及传感器电路110K-4和110K-5的电流的总和的电流3I0流动。
另外，输出信号Sig456的电压电平超过了反相器122K的阈值，并且检测电路120K-456的输出信号SFIA456从低电平反转到高电平。
在传感器电路110K-7中，光电二极管113的阴极电压Vca7下降。然而，由于光电二极管113的阴极电压Vca7未下降到等于或低于(VCC-Vthp)，所以输出侧的PMOS晶体管PT115被保持在截止状态中。
如上所述，即使用弱强度的激光束照射，使得逻辑电路和寄存器电路都没有误动作，也可以检测到激光束的照射，从而输出表示异常的信号。
也就是说，当采用多个传感器电路被连接到一个检测电路并且多个传感器电路同时受到激光束照射或者每个个体传感器电路受到多次激光束照射的配置时，可以检测到激光束的照射，从而输出表示异常的信号。
接下来，将描述在检测到FIA时从此以后禁用IC的方法。
通常，IC被用塑封封装，从而在正常使用中，激光束不会撞击到IC的任何半导体元件。
当如图5所示，通过去除塑封而暴露出IC的半导体元件的表面时，FIA攻击变得可能。由于很明显这是为了攻击而进行的不当使用，所以在检测到由于激光束照射引起的IC的误动作时从此以后禁用IC，是没有问题的。迄今为止，例如，将寄存器电路用作传感器电路，并且根据寄存器电路中存储的值的变化来检测攻击。
另一方面，在配备有RF模块等等的非接触型IC卡的情况下，天线连接到IC，并且所得到的卡被包装成卡。从而，非接触型IC卡靠近磁力线的生成源，由此磁性被天线检测到以被转换成电力，从而操作IC。
在IC中生成的电力与距离的平方成反比。从而，当转换电压被保持在等于或高于预定电压时，电力持续被提供到IC中的电路。
当IC卡靠近磁力线的生成源，并且转换电压变成预定电压值时，IC开始工作。电力持续被提供到IC中的电路，直到使IC卡离开磁力线的生成源，从而转换电压变得等于或低于预定电压为止。
当在所提供的电压略高于预定电压的状态中，被用作针对激光束的传感器电路的寄存器电路中保持的内容由于噪声等等而反转时，由于此状态是正常状态，所以从此以后禁用IC是有问题的。
在第二实施例中，在图31A和31B或者图34所示的情况下，光电二极管113被用作电容器C111，并且传感器电路包括光电二极管113和两个晶体管，即，用于预充电用途的PMOS晶体管PT114和用于放大用途的PMOS晶体管PT115。
另外，由于关于攻击的信息被存储在形成电容器C111的光电二极管113的阴极部分中，因此该配置是抗噪声的。
当检测电路例如具有图34所示的配置时，到检测电路120L的噪声被用于噪声过滤器用途的电容器C121所阻隔。
其他电路包括作为下拉电阻器的NMOS晶体管NT121K、两个反相器122K和123K以及两个NAND电路NAD1和NAD2。从而，检测电路120L也具有抗噪声的配置。
因此，FIA检测信号SFIA由于噪声而从低电平变到高电平的机率确实非常小。因此，当检测输出信号SFIA从低电平变到高电平时，即使从此以后禁用所关注的IC，也没有问题。
可以采用以下配置来用于在检测到FIA时从此以后禁用IC的方法。
FIA的标志比特被存储在非易失性存储器中，并且该标志比特在产品装运阶段中被设定为复位状态下的值。
另外，采用了这样一种规格，即，CPU 210(参考图10)在电源激活时的初始化阶段中读出FIA标志比特，并且当FIA标志比特的值被设定为复位状态下的值时，执行正常的初始化操作，而当FIA标志比特的值被设定为置位状态下的值时，它立即被复位或者在初始化操作完成之后被复位。
另外，采用了这样一种规格，即，当在CPU 210的初始化操作完成之后检测到FIA并且FIA检测信号SFIA从低电平变到高电平时，FIA标志比特被置位。结果，由于即使当电源后来被激活时FIA标志比特也被置位，所以在正常操作开始之前进行复位，从而实际上提供了禁用状态。
如日本专利早期公布No.2003-59283中所述的使用内熔丝的方法作为在不使用非易失性存储器的情况下执行标志置位的方法是已知的。
图38是示出采用一种使用内熔丝的方法作为在检测到FIA时从此以后禁用IC的方法的熔丝电路的配置的电路图。
图39是示出图38所示的熔丝电路的操作定时的定时图。
图38所示的熔丝电路300包括n+1输入NOR电路301、2输入NOR电路302、延迟电路303、2输入AND电路304、2输入NOR电路305和306、NMOS晶体管NT301、下拉电阻器R301以及熔丝F301。
熔丝电路300采用这样一种配置，其中下拉电阻器R301和NMOS晶体管NT301并联连接在地与熔丝F301的一端子之间，并且作为下拉电阻器R301与NMOS晶体管NT301之间的连接点的节点VF通过熔丝F301连接到电源VCC。
另外，在正常操作的阶段中，NMOS晶体管NT301的栅极输入SFIA被保持在低电平，从而NMOS晶体管NT301被保持在截止状态中。
当熔丝F301未被切断或者不具有高阻时，被保持在高电平的节点VF处的电势被输出，而当熔丝F301被切断时，被保持在低电平的节点VF处的电势被输出。
当在NOR电路301中获得多个FIA检测电路的输出信号SFIAk之间的NOR之后，在NOR电路302中获得NOR电路301的输出信号与信号CPU_Init之间的NOR，从而获得输出信号SFIA。
此外，通过2输入NOR电路306获得输出信号SFIA、经过了用于生成熔断熔丝F301所必需的时间的延迟电路303的信号SFIA_dly以及熔丝F301的输出信号SVF之间的逻辑，从而产生输出信号/SIFA_Fail。
信号CPU_Init是在CPU 210初始化的阶段中被保持在高电平以被输出的信号。另外，在信号CPU_Init被保持在高电平以被输出的时间段期间，熔丝电路300的NMOS晶体管NT301根据信号CPU_Init被保持在截止状态中。
当在CPU 210初始化完成之后检测到激光束照射并且输入信号SFIAk中的哪怕一个输入信号SFIAk从低电平反转到高电平时，NMOS晶体管NT301的输入信号SFIA也从低电平变到高电平。结果，NMOS晶体管NT301导通，从而作为熔丝F301的一个端子的节点VF处的电势变为地电平。
结果，电源电压VCC被施加在熔丝F301的两端，并且在比延迟电路303的延迟时间短的时间段期间，熔丝F301或者熔化，或者具有高阻。
另外，在延迟电路303的延迟时间过去之后，输出信号/SFIA_Fail从高电平变到低电平，从而将FIA攻击通知给CPU 210。
在熔丝F301熔断或高阻之后，由于节点VF在电源激活之后通常指示低电平，所以输出信号/SFIA_Fail从高电平变到低电平以请求复位。结果，CPU 210被禁止进行正常操作。
此外，利用图22和25所示的配置中的任何一种，不论寄存器电路中存储的值是否由于噪声等等而反转，都可检测FIA攻击。
也就是说，不可能即使在电源处于不稳定状态中时，也误认为由噪声等等引起了FIA攻击。
因此，该方法也可被应用到以上所述的配置。
如上所述，根据本发明的第一实施例和第二实施例，可以获得以下效果。
没有造成加密算术运算电路的电路规模增大和算术运算时间增加。
由于传感器电路的灵敏度较高，所以在CPU电路和加密处理电路的逻辑电路和寄存器电路误动作之前，就可以检测到攻击，从而执行预定的处理。
由于IC的自毁坏操作，为了攻击则可能需要大量的IC，从而攻击的难度水平增大了。
本申请包含与2009年6月1日向日本专利局提交的日本优先权专利申请JP 2009-132544中公开的主题相关的主题，这里通过引用将该申请的全部内容并入。
本领域的技术人员应当理解，取决于设计要求和其他因素，可以进行各种修改、组合、子组合和变更，只要它们处于所附权利要求或其等同物的范围之内即可。

Claims (13)

1.一种用于检测误动作发生攻击的电路，包括：
至少一个传感器电路，适合于检测光的照射；以及
检测电路，用于根据所述至少一个传感器电路的输出来检测介于与高电平相对应的电压和与低电平相对应的电压之间的中间电压，并输出检测信号；
其中所述至少一个传感器电路包括开漏型晶体管，所述开漏型晶体管的漏极侧形成输出节点，在该输出节点处流经所述至少一个传感器电路的电流根据光的照射而改变，并且所述至少一个传感器电路被配置为在所述输出节点处输出与流经所述至少一个传感器电路的所述电流的总和成比例的信号，并且
当所述至少一个传感器电路的输出信号的电平达到预先设定的电平时，所述检测电路输出检测信号。
2.根据权利要求1所述的用于检测误动作发生攻击的电路，其中，所述光是激光束，并且所述至少一个传感器电路和所述检测电路被布置成相互分开等于或大于激光束照射的一次冲击所达到的区域的直径的距离，以使得所述至少一个传感器电路和所述检测电路不会同时受激光束的一次冲击的影响。
3.根据权利要求1所述的用于检测误动作发生攻击的电路，其中，所述至少一个传感器电路包括：
逻辑电路，该逻辑电路的输入被固定以通过所述输出节点输出处于高电平的信号，并且该逻辑电路的所述输出节点处的电平根据光的照射而改变；以及
所述开漏型晶体管，用于输出与所述逻辑电路的所述输出节点处的电平的改变相对应的信号。
4.根据权利要求3所述的用于检测误动作发生攻击的电路，其中，在所述逻辑电路中，电源部分通过电阻器连接到电源，并且所述电源部分与所述电源之间的连接部分或者所述输出节点连接到所述开漏型晶体管的控制端。
5.根据权利要求1所述的用于检测误动作发生攻击的电路，其中，所述至少一个传感器电路包括：
寄存器，其中预先设定了处于高电平的信号，所述寄存器的所述输出节点处的电平根据光的照射而改变；以及
所述开漏型晶体管，用于输出与所述寄存器的所述输出节点处的电平的改变相对应的信号。
6.根据权利要求5所述的用于检测误动作发生攻击的电路，其中，在所述寄存器中，电源部分通过电阻器连接到电源，并且所述电源部分与所述电源之间的连接部分或者所述输出节点连接到所述开漏型晶体管的控制端。
7.根据权利要求1所述的用于检测误动作发生攻击的电路，其中，所述至少一个传感器电路包括：
光传感器部分，该光传感器部分至少具有
光电转换元件，
输出晶体管，用于输出与所述光电转换元件中积累的电荷相对应的信号，以及
预充电晶体管，用于对用于所述光电转换元件的电荷积累的节点进行预充电；以及
开漏型晶体管，用于输出与所述输出晶体管的输出信号相对应的信号。
8.根据权利要求1所述的用于检测误动作发生攻击的电路，其中，所述检测电路将所述至少一个传感器电路的输出信号的电压与基准电压相比较，并且在所述至少一个传感器电路的输出信号的电压低于基准电压时输出检测信号。
9.根据权利要求1所述的用于检测误动作发生攻击的电路，其中，所述检测电路下拉所述至少一个传感器电路的输出信号，并且在该输出信号的电压处于高电平时输出检测信号。
10.根据权利要求1所述的用于检测误动作发生攻击的电路，其中，所述用于检测误动作发生攻击的电路包括多个传感器电路，并且这多个传感器电路的输出共同连接到所述检测电路的输入。
11.根据权利要求1所述的用于检测误动作发生攻击的电路，还包括：
控制系统，用于响应于来自所述检测电路的检测信号而执行预定的处理，
其中，所述控制系统具有以下功能：在初始化阶段中进行检查以查明一标志是否被置位，并且在标志未被置位时执行正常操作，而在标志被置位时执行系统复位，以及
当接收到来自所述检测电路的检测信号时，所述控制系统在标志被置位之后执行预定的处理。
12.一种集成电路，至少包括：
控制系统；以及
用于检测误动作发生攻击的误动作发生攻击检测电路，所述控制系统和所述用于检测误动作发生攻击的误动作发生攻击检测电路被集成在所述集成电路中，
其中，所述用于检测误动作发生攻击的误动作发生攻击检测电路包括：
至少一个传感器电路，适合于检测光的照射，以及
检测电路，用于根据所述至少一个传感器电路的输出来检测介于与高电平相对应的电压和与低电平相对应的电压之间的中间电压，并输出检测信号，
所述至少一个传感器电路包括开漏型晶体管，所述开漏型晶体管的漏极侧形成输出节点，在该输出节点处流经所述至少一个传感器电路的电流根据光的照射而改变，并且所述至少一个传感器电路被配置为在所述输出节点处输出与流经所述至少一个传感器电路的所述电流的总和成比例的信号，并且
当所述至少一个传感器电路的输出信号的电平达到预先设定的电平时，所述检测电路向所述控制系统输出检测信号。
13.根据权利要求12所述的集成电路，其中，所述控制系统具有以下功能：在初始化阶段中进行检查以查明一标志是否被置位，并且在标志未被置位时执行正常操作，而在标志被置位时执行系统复位，以及
当接收到来自所述检测电路的检测信号时，在标志被置位之后，所述控制系统执行预定的处理。
CN2010101889908A 2009-06-01 2010-05-25 用于检测误动作发生攻击的电路以及使用其的集成电路 Expired - Fee Related CN101924629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-132544 2009-06-01
JP2009132544A JP5387144B2 (ja) 2009-06-01 2009-06-01 誤動作発生攻撃検出回路および集積回路

Publications (2)

Publication Number Publication Date
CN101924629A CN101924629A (zh) 2010-12-22
CN101924629B true CN101924629B (zh) 2013-07-24

Family

ID=42671941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101889908A Expired - Fee Related CN101924629B (zh) 2009-06-01 2010-05-25 用于检测误动作发生攻击的电路以及使用其的集成电路

Country Status (4)

Country Link
US (1) US8350574B2 (zh)
EP (1) EP2259487B1 (zh)
JP (1) JP5387144B2 (zh)
CN (1) CN101924629B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8255702B1 (en) * 2009-12-03 2012-08-28 Altera Corporation Programmable logic device with improved security
JP5519308B2 (ja) * 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路及びデータ処理システム
JP5776927B2 (ja) * 2011-03-28 2015-09-09 ソニー株式会社 情報処理装置及び方法、並びにプログラム
JP5857726B2 (ja) * 2011-12-20 2016-02-10 富士通株式会社 温度センサ、暗号化装置、暗号化方法、及び個体別情報生成装置
US9081929B2 (en) * 2012-01-06 2015-07-14 New York University Systems, processes and computer-accessible medium for providing logic encryption utilizing fault analysis
US9559066B2 (en) * 2014-06-12 2017-01-31 Broadcom Corporation Systems and methods for detecting and preventing optical attacks
US9531384B1 (en) * 2014-12-01 2016-12-27 University Of South Florida Adiabatic dynamic differential logic for differential power analysis resistant secure integrated circuits
WO2016115280A1 (en) 2015-01-14 2016-07-21 Virta Laboratories, Inc. Anomaly and malware detection using side channel analysis
KR102341264B1 (ko) 2015-02-02 2021-12-20 삼성전자주식회사 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치
US10255462B2 (en) * 2016-06-17 2019-04-09 Arm Limited Apparatus and method for obfuscating power consumption of a processor
CN114968651A (zh) * 2016-06-24 2022-08-30 国民技术股份有限公司 具有攻击防护结构的系统
CN108008235B (zh) * 2017-11-17 2021-02-26 珠海格力电器股份有限公司 直流母线短路检测方法、装置及检测电路
US11082202B2 (en) * 2018-06-01 2021-08-03 Arm Limited Fault injection attack detection in integrated circuits
US11145608B2 (en) * 2019-03-20 2021-10-12 Qualcomm Incorporated Detection of laser-based security attacks
CN112098043B (zh) * 2019-06-17 2022-04-15 光宝科技新加坡私人有限公司 用于检测激光发射器的故障检测电路
CZ308895B6 (cs) * 2020-03-19 2021-08-11 České vysoké učení technické v Praze Zapojení standardní buňky CMOS se sníženou datovou závislostí statické spotřeby
CN113711222B (zh) * 2020-08-07 2022-06-10 深圳市汇顶科技股份有限公司 用于芯片的激光注入攻击检测电路和安全芯片
CN114815952B (zh) * 2021-01-18 2024-03-01 瑞昱半导体股份有限公司 能应用于通过动态电压改变来进行系统保护的集成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108419A (en) * 1998-01-27 2000-08-22 Motorola, Inc. Differential fault analysis hardening apparatus and evaluation method
CN1771564A (zh) * 2003-03-03 2006-05-10 恩莫辛美国有限公司 用于检测半导体电路曝露于紫外光中的方法和设备
CN101106039A (zh) * 2006-07-12 2008-01-16 株式会社东海理化电机制作所 非接触式开关
CN101243450A (zh) * 2005-08-19 2008-08-13 Nxp股份有限公司 具有非易失性存储模块的电路布置和用于在所述非易失性存储模块上登记攻击的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
GB2365153A (en) * 2000-01-28 2002-02-13 Simon William Moore Microprocessor resistant to power analysis with an alarm state
JP2002261751A (ja) 2001-03-02 2002-09-13 Hitachi Ltd 暗号処理方法
JP3843777B2 (ja) 2001-08-10 2006-11-08 ソニー株式会社 半導体記憶装置
FR2829331B1 (fr) 2001-09-04 2004-09-10 St Microelectronics Sa Procede de securisation d'une quantite secrete
FR2838262B1 (fr) 2002-04-08 2004-07-30 Oberthur Card Syst Sa Procede de securisation d'une electronique a acces crypte
DE10328860B4 (de) * 2003-06-26 2008-08-07 Infineon Technologies Ag Vorrichtung und Verfahren zum Verschlüsseln von Daten
JP2008289086A (ja) * 2007-05-21 2008-11-27 Panasonic Corp 半導体装置
JP2008293144A (ja) * 2007-05-23 2008-12-04 Panasonic Corp 半導体集積回路及びｉｃカード
US8410583B2 (en) * 2007-09-04 2013-04-02 Nds Limited Security chip
JP5261088B2 (ja) * 2008-09-09 2013-08-14 富士通株式会社 不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108419A (en) * 1998-01-27 2000-08-22 Motorola, Inc. Differential fault analysis hardening apparatus and evaluation method
CN1771564A (zh) * 2003-03-03 2006-05-10 恩莫辛美国有限公司 用于检测半导体电路曝露于紫外光中的方法和设备
CN101243450A (zh) * 2005-08-19 2008-08-13 Nxp股份有限公司 具有非易失性存储模块的电路布置和用于在所述非易失性存储模块上登记攻击的方法
CN101106039A (zh) * 2006-07-12 2008-01-16 株式会社东海理化电机制作所 非接触式开关

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2008-289086A 2008.11.27
叶世芬.安全芯片物理防护研究.《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑(月刊)2005年》.2005,(第6期),全文.
安全芯片物理防护研究;叶世芬;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑(月刊)2005年》;20051015(第6期);全文 *

Also Published As

Publication number Publication date
EP2259487A1 (en) 2010-12-08
JP5387144B2 (ja) 2014-01-15
CN101924629A (zh) 2010-12-22
US8350574B2 (en) 2013-01-08
US20100301873A1 (en) 2010-12-02
EP2259487B1 (en) 2012-08-22
JP2010279003A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101924629B (zh) 用于检测误动作发生攻击的电路以及使用其的集成电路
US7535744B2 (en) Semiconductor integrated circuit and IC card system having internal information protection
EP1532683B1 (en) Prevention of tampering in electronic devices
US10607033B2 (en) Physical uncloneable function circuit
US7969763B2 (en) Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit
US20110193616A1 (en) Semiconductor integrated circuit and data processing system
US20080059741A1 (en) Detecting radiation-based attacks
US10347630B2 (en) Semiconductor chip using logic circuitry including complementary FETs for reverse engineering protection
CN107563191B (zh) 用于保护集成电路的方法以及相应的集成电路
CN105891651A (zh) 低功率开路检测系统
US20230352426A1 (en) Detection of laser-based security attacks
Matsuda et al. On-chip substrate-bounce monitoring for laser-fault countermeasure
US7453281B2 (en) Integrated circuit with anti-counterfeiting measures
US7119703B2 (en) Die anti-tampering sensor
JP2008198700A (ja) 半導体集積回路装置
CN109492437B (zh) 具有用于检测对芯片的攻击的电路的芯片
Yamashita et al. Redshift: Manipulating signal propagation delay via continuous-wave lasers
Alioto Aggressive design reuse for ubiquitous zero-trust edge security—From physical design to machine-learning-based hardware patching
JP4987584B2 (ja) 半導体集積回路およびそれを用いたｉｃカード
US20200335938A1 (en) Powering an electronic system with an optical source to defeat power analysis attacks
JP5187860B2 (ja) 半導体集積回路
JP2007310640A (ja) 半導体集積回路およびそれを用いたｉｃカード
CN102024810A (zh) 集成电路和电子设备
CN112098815A (zh) 光检测结构及检测方法、安全芯片和电子卡
KR20030055745A (ko) 전자칩의 외부공격 탐지장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130724