[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100337333C - 非易失性触发器 - Google Patents

非易失性触发器 Download PDF

Info

Publication number
CN100337333C
CN100337333C CNB038080907A CN03808090A CN100337333C CN 100337333 C CN100337333 C CN 100337333C CN B038080907 A CNB038080907 A CN B038080907A CN 03808090 A CN03808090 A CN 03808090A CN 100337333 C CN100337333 C CN 100337333C
Authority
CN
China
Prior art keywords
resistance element
volatile
pair
electro
make
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038080907A
Other languages
English (en)
Other versions
CN1647279A (zh
Inventor
大塚隆
田中英行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1647279A publication Critical patent/CN1647279A/zh
Application granted granted Critical
Publication of CN100337333C publication Critical patent/CN100337333C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H01L29/40111—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明的非易失性触发器，包括：触发器部(4)，其具有一对用于存储一对逆逻辑的数据的存储结点(5、6)；一对非易失性电阻变化元件(11、12)，其借助开关元件(9，10)分别与上述一对存储结点(5、6)连接，其电阻以可保存的方式变化，该非易失性触发器的结构为：在存储动作中，可以根据上述一对存储结点(5、6)的各自的电位改变上述一对非易失性电阻变化元件(11、12)的电阻，在检索动作中，可以将上述一对存储结点(5、6)的每一个设定为与上述一对非易失性电阻变化元件(11、12)的电阻差对应的电位。

Description

非易失性触发器
技术领域
本发明涉及在通常由触发器高速地进行动作、另一方面在切断电源时等可以利用电阻变化元件进行非易失性的动作的非易失性触发器。
背景技术
随着近年来的便携式终端的普及等，对半导体元件的小型化，低耗电化的要求越来越高。因此，在这种便携式终端中非易失性存储器的必要性日益增加。
目前，作为非易失性存储器，快擦写存储器和铁电存储器(FeRAM：Ferroelectric Random Access Memory)等已投入实际应用。并且，在便携式终端的情况下，由于需要实现小型化，有时也将非易失性存储器与硅器件混装在一起。
在以硅为中心构成的数据处理元件中，不仅要求小型化，低耗电化，而且还要求高速化，因而存在着怎样以小型，低耗电进行高速数据处理的问题。
可是，作为非易失性存储器的代表的快擦写存储器，写入动作慢，而且需要高电压。因此，不适于用作内装于便携式终端的非易失性存储器。
另一方面，与快擦写存储器相比，铁电存储器能以低耗电进行高速动作。但是，在将铁电存储器与硅器件混装在一起时，存在着铁电体的成膜温度高而且在电极上需用Pt(铂)之类的贵金属等的制作工艺成本增加的问题。
另外，在不使非易失性存储器与硅器件混装、而是通过外装构成电路时，由于安装面积增大，不能实现设备的小型化和轻量化。再者，由硅元件构成的逻辑器件的动作速度，比非易失性存储器的速度快，因而存在着使对非易失性存储器的数据的输入输出在速度上超出的问题。
因此，作为兼有硅器件的高速化和非易失性存储器的非易失性的两个优点的电路结构，例如有在特开2000-293889号公报、特开2000-48576号公报中提出的非易失性电路。
在这些公报中，将在硅器件中大量使用的触发器(FF)电路与铁电电容器组合，通常与现有的硅逻辑元件同样地进行高速动作，必要时对铁电电容器进行数据写入。
以下，对特开2000-293889号公报的一些细节进行说明。图13是表示现有的非易失性存储器的结构的电路图。如图13所示，将逆变器101、102的输入和输出相互连接而构成触发器103。该触发器103的两个结点Q0、Q1，分别通过作为传输门而发挥作用的NMOS晶体管M0、M1与位线BLN、BLT连接。并且，NMOS晶体管M0、M1的栅电极，与公用的字线WL连接。
另外，一端与公用的极板线PL连接的铁电电容器F0、F1，分别与结点Q0、Q1连接。进一步，极板线PL与极板线驱动电路104连接。
此外，在特开2000-48576号公报中，在各结点Q0、Q1和各铁电电容器F0、F1之间设置着FET，但使用铁电电容器F0、F1的基本结构在这些公报中是共同的。
在按如上方式构成的现有例中，通常进行与一般的触发器相同的动作。另一方面，在关断电源等时，执行对铁电电容器F0、F1的写入(存储)。在这种情况下，首先，将在通常设定为1/2Vcc(电源电压)的极板线PL设定为Vcc。由此，相应于各结点Q0、Q1的电位，对一对铁电电容器F0、F1分别施加反向的电场。因此，一对铁电电容器F0、F1的极化，被分别设定为反向。
另一方面，当进行从铁电电容器F0、F1的读出(检索)时，在接通电源的同时，使极板线PL的电位上升。在这种情况下，根据极化状态，在一对铁电电容器F0、F1中的一方发生极化反转，另一方不发生极化反转。其结果是，由于实效的电容不同，随着极板线PL的电位上升，在各结点Q0、Q1的电位上升上产生差异。通过利用该差异重新设定触发器103内部的电位，结束检索(recall)动作。
在如上所述的现有例中存在着如下的问题。第1，如上所述，铁电体需要在高温下成膜，同时在还原环境中较弱。为此，需要在元件制造工艺中增加蚀刻处理、氢还原处理后的氧化处理和用于防止由氢引起的还原的阻挡层的形成处理等的工序。因此，不仅使制造成本增加，而且不能达到精细化。
第2，铁电体，如超过一定的阈值电场(矫顽电场)则极化反转，根据该极化状态判断数据的有无，但即使是矫顽电场以下的电场有时也发生极化的反转。因此，如在存储动作和检索动作以外的情况下对铁电体施加电压，则即使是在矫顽电场以下也会使极化状态发生很小的变化。随着这种极化状态的变化的反复发生，产生被称为破坏极化状态的干扰的现象。因此，为防止这种干扰，必须对施加于铁电体的电压进行控制。
第3，如图13所示，在将触发器103的各结点Q0、Q1与铁电电容器F0、F1直接连接时，使各结点Q0、Q1的配线电容增大。并且，即使在触发器103的动作中，也要通过铁电电容器F0、F1和极板线PL的路径、进而通过其它的铁电电容器等的路径对各结点Q0、Q1施加电场。因此，在这些路径上存在着漏电流。一般地说，铁电电容器的漏泄，产生比在SiO2等的硅器件中使用的绝缘膜和层间膜的漏泄大的漏电流。在触发器103的动作中，各结点Q0、Q1频繁地反转，所以每次都在正方向和反方向产生漏电流。
第4，即使是在通常的触发器的动作中，也需要将极板线PL固定在1/2Vcc上，所以也不能充分地实现节电化。
发明内容
本发明是鉴于上述情况开发的，其目的是提供一种通过使用电阻变化元件减少通常动作时的漏电流，同时能进行稳定的电的动作的非易失性触发器及其控制方法。
为达到该目的，本发明的非易失性触发器，包括：触发器部，其具有一对用于存储一对逆逻辑的数据的存储结点；一对非易失性电阻变化元件，其分别与所述一对存储结点连接，其电阻以可保存的方式变化，该非易失性触发器的结构为，在存储动作中，相应于所述一对存储结点的各个电位，使所述一对非易失性电阻变化元件的电阻变化；在检索动作中，将所述一对存储结点的每一个设定为与所述一对非易失性电阻变化元件的电阻差相对应的电位。
这里，所谓「电阻以可保存的方式改变」，是指即使为改变电阻而停止了从外部供给的能量也能在实质上保持该已改变了的电阻，即，是非易失性的。
另外，在上述发明的非易失性触发器中，优选构成为，在存储动作中，相应于上述一对存储结点的各自的电位，使上述一对非易失性电阻变化元件的一方成为高电阻状态，同时使另一方成为低电阻状态，在检索动作中，相应于上述一对非易失性电阻变化元件的电阻差，使上述一对存储结点的一方成为高电位，同时使另一方成为低电位。
另外，在上述发明的非易失性触发器中，上述一对非易失性电阻变化元件都是由相变材料构成的，该相变材料在非晶形状态下为高电阻状态，在结晶状态下为低电阻状态。
另外，在上述发明的非易失性触发器中，优选在存储动作中，上述一对非易失性电阻变化元件的一方为非晶形状态，另一方为结晶状态。
另外，在上述发明的非易失性触发器中，优选将一对开关元件夹在上述一对存储结点和上述一对非易失性电阻变化元件之间，上述一对非易失性电阻变化元件与极板线连接，使上述一对存储结点的一方的电位为高电位、另一方的电位为低电位，通过使上述一对开关元件成为接通状态、并在上述一对结点和上述极板线之间产生电位差，使上述一对非易失性电阻变化元件的一方成为非晶形状态，同时使另一方成为结晶状态。
另外，在上述发明的非易失性触发器中，优选通过在上述一对存储结点和上述极板线之间产生电位差、并使上述一对非易失性电阻变化元件的双方都成为非晶形状态之后，使上述一对非易失性电阻变化元件的任一方变为结晶状态，使上述一对非易失性电阻变化元件的一方成为非晶形状态，同时使另一方成为结晶状态。
另外，在上述发明的非易失性触发器中，优选通过对上述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和上述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过在上述另一方的非易失性电阻变化元件上施加脉冲宽度大的电压，使上述另一方的非易失性电阻变化元件成为非晶形状态，通过在上述极板线上施加低电位的电压，使夹在处于高电位的一方的存储结点和上述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过在上述一方的非易失性电阻变化元件上施加脉冲宽度大的电压，使上述一方的非易失性电阻变化元件成为非晶形状态，使上述一对非易失性电阻变化元件的双方都成为非晶形状态。
另外，在上述发明的非易失性触发器中，优选通过对上述极板线施加低电位的电压，使夹在处于高电位的一方存储结点和上述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述一方的非易失性电阻变化元件施加脉冲宽度大的电压，使上述一方的非易失性电阻变化元件成为非晶形状态，通过对上述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和上述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述另一方的非易失性电阻变化元件施加脉冲宽度大的电压，使上述另一方的非易失性电阻变化元件成为非晶形状态，使上述一对非易失性电阻变化元件的双方都成为非晶形状态。
另外，在上述发明的非易失性触发器中，优选在双方都为非晶形状态的一对非易失性电阻变化元件中，通过在上述极板线上施加低电位的电压，使夹在处于高电位的一方的存储结点和上述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述一方的非易失性电阻变化元件施加脉冲宽度小的电压，使上述一方的非易失性电阻变化元件成为结晶状态，使上述一对非易失性电阻变化元件的任一方成为结晶状态。
另外，在上述发明的非易失性触发器中，优选在双方都为非晶形状态的一对非易失性电阻变化元件中，通过在上述极板线上施加高电位的电压，使夹在处于低电位的另一方的存储结点和上述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述另一方的非易失性电阻变化元件施加脉冲宽度小的电压，使上述另一方的非易失性电阻变化元件成为结晶状态，使上述一对非易失性电阻变化元件的任一方成为结晶状态。
另外，在上述发明的非易失性触发器中，优选在上述一对结点和上述极板线之间产生电位差、并使上述一对非易失性电阻变化元件的双方都成为结晶状态之后，通过使上述一对非易失性电阻变化元件的任一方变成非晶形状态，使上述一对非易失性电阻变化元件的一方为非晶形状态，同时使另一方为结晶状态。
另外，在上述发明的非易失性触发器中，优选通过在上述极板线上施加高电位的电压，使夹在处于低电位的另一方的存储结点和上述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述另一方的非易失性电阻变化元件施加脉冲宽度小的电压，使上述另一方的非易失性电阻变化元件成为结晶状态，通过对上述极板线施加低电位的电压，使夹在处于高电位的一方的存储结点和上述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述一方的非易失性电阻变化元件施加脉冲宽度小的电压，使上述一方的非易失性电阻变化元件成为结晶状态，使上述一对非易失性电阻变化元件的双方都成为结晶状态。
另外，在上述发明的非易失性触发器中，优选通过对上述极板线施加低电位的电压，使夹在处于高电位的一方的存储结点和上述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述一方的非易失性电阻变化元件施加脉冲宽度小的电压，使上述一方的非易失性电阻变化元件成为结晶状态，通过对上述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和上述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述另一方的非易失性电阻变化元件施加脉冲宽度小的电压，使上述另一方的非易失性电阻变化元件成为结晶状态，使上述一对非易失性电阻变化元件的双方都成为结晶状态。
另外，在上述发明的非易失性触发器中，优选在双方都为结晶状态的一对非易失性电阻变化元件中，通过对上述极板线施加低电位的电压，使夹在处于高电位的一方的存储结点和上述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述一方的非易失性电阻变化元件施加脉冲宽度大的电压，使上述一方的非易失性电阻变化元件成为非晶形状态，使上述一对非易失性电阻变化元件的任一方成为非晶形状态。
另外，在上述发明的非易失性触发器中，优选在双方都为结晶状态的一对非易失性电阻变化元件中，通过对上述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和上述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对上述另一方的非易失性电阻变化元件施加脉冲宽度大的电压，使上述另一方的非易失性电阻变化元件成为非晶形状态，使上述一对非易失性电阻变化元件的任一方成为非晶形状态。
另外，在上述发明的非易失性触发器中，优选在上述检索动作中，使上述一对开关元件成为接通状态，并使上述极板线的电位从接地电位向电源电位上升，通过在接通上述触发器部的电源的同时使上述一对开关元件成为断开状态，使上述一对存储结点的一方成为高电位，同时使另一方成为低电位。
另外，在上述发明的非易失性触发器中，优选是构成为：上述一对非易失性电阻变化元件分别具有铁电体和至少在上述铁电体的一端连接栅电极的MIS晶体管，各铁电体的极化随上述一对存储结点的电位而变化，上述各MIS晶体管的电阻随上述极化而变化。
另外，在上述发明的非易失性触发器中，优选上述一对非易失性电阻变化元件，通过相应于上述各铁电体的极化改变上述MIS晶体管的Vt值，改变上述MIS晶体管的电阻。
另外，在上述发明的非易失性触发器中，优选是构成为：在存储动作中，根据上述一对存储结点的各自的电位，通过使上述一对非易失性电阻变化元件的一方的MIS晶体管为高Vt值而成为高电阻状态，同时通过使另一方的MIS晶体管为低Vt值而成为低电阻状态，在检索动作中，相应于上述一对非易失性电阻变化元件的MIS晶体管的电阻差，使上述一对存储结点的一方成为高电位，同时使另一方成为低电位。
另外，在上述发明的非易失性触发器中，优选上述一对非易失性电阻变化元件，相应于上述各铁电体的极化改变上述MIS晶体管的耗尽层的厚度，从而改变上述MIS晶体管的电阻。
另外，在上述发明的非易失性触发器中，优选是构成为：在存储动作中，相应于上述一对存储结点的各自的电位，通过增大上述一对非易失性电阻变化元件的一方的MIS晶体管的耗尽层的厚度，使上述一方的MIS晶体管成为高电阻状态，同时通过减小另一方的MIS晶体管的耗尽层的厚度，使上述另一方的MIS晶体管成为低电阻状态，在检索动作中，相应于上述一对非易失性电阻变化元件的MIS晶体管的电阻差，使上述一对存储结点的一方成为高电位，同时使另一方成为低电位。
本发明的上述目的、其它的目的、特征和优点，从以下参照附图进行的说明可以看得很清楚。
附图说明
图1是表示本发明实施方式1的非易失性触发器的结构的电路图。
图2是表示本发明实施方式1的非易失性触发器的存储动作的一例的时序图。
图3是表示本发明实施方式1的非易失性触发器的存储动作的变形例的时序图。
图4是表示本发明实施方式1的非易失性触发器的检索动作的一例的时序图。
图5是示意地表示本发明实施方式1的非易失性触发器的半导体元件周边的配线区域的结构的断面图。
图6是表示本发明实施方式2的非易失性触发器的结构的电路图。
图7是示意地表示本发明实施方式2的非易失性触发器所具备的铁电选通晶体管的结构的断面图。
图8是表示本发明实施方式2的非易失性触发器的结构的另一例的电路图。
图9是表示本发明实施方式2的非易失性触发器的结构的另一例的电路图。
图10是表示本发明实施方式2的非易失性触发器的结构的另一例的电路图。
图11是示意地表示本发明实施方式3的非易失性触发器所具备的铁电选通晶体管的结构的断面图。
图12(a)和(b)是概念地表示本发明实施方式3的非易失性触发器所具备的铁电选通晶体管的半导体基板的耗尽层的厚度变化的断面图。
图13是表示现有的非易失性存储器的结构的电路图。
具体实施方式
以下，边参照附图边详细地说明本发明的实施方式。
(实施方式1)
图1是表示本发明实施方式1的非易失性触发器的结构的电路图。
(关于非易失性触发器的结构)
如图1所示，由输入和输出相互连接的一对逆变器1、2构成反馈电路部分3。该反馈电路部分3的一对结点5、6，通过开关晶体管7、8，分别与位线BL1、BL2连接。另外，开关晶体管7、8的栅极部，与公用的字线WL连接。
一端与公用的极板线PL连接的电阻变化元件11、12，通过控制晶体管9、10，分别与结点5、6连接。另外，控制晶体管9、10的栅极部，与公用的控制信号线CL连接。
此外，在下文中，将包含反馈电路部分3和开关晶体管7、8的部分称为触发器部分4。
反馈电路部3中的一对结点5、6的电位，当触发器部4的电源接通时，保持为逻辑反转状态、即一方为电源电位、另一方为接地电位。
如图1所示，控制晶体管9、10为分别悬在反馈电路部3的结点5、6上的状态，与上述的现有例的铁电电容器相比，可以视为很小的寄生电容，因此，对通常动作时的触发器部4所造成的负载增大极小。另外，通过控制晶体管9、10，结点5、6和极板线PL电隔离，所以漏电流也不会通过极板线PL流向结点5、6。
(关于相变材料)
在本实施方式中，作为电阻变化元件11、12，采用相变材料。以下，说明相变材料的特性。
相变材料，在非晶形状态和结晶状态下电阻不同，所以是可以通过改变其相态而改变电阻的材料。这种相变材料，一般用于光盘等，作为代表性的系列，有Ge-Te-Sb系列。在下文中，以Ge2Sb2Te5为例进行说明。
在光盘中，使激光照射结晶状态的相变材料并使其达到熔化温度，然后，通过急冷处理使该相变材料变为非晶形状态并记录数据。数据的读出，利用相变材料的结晶状态和非晶形状态对光的反射率之差进行。
如上所述，在光盘的情况下利用着相变材料的光学性质的变化，但在本实施方式的非易失性触发器中利用其电的性质的变化。即，利用了相变材料在非晶形状态时为高电阻、在结晶状态时为低电阻的性质。
图5是示意地表示本发明实施方式1的非易失性触发器的电阻变化元件周边的配线区域的结构的断面图。
如图5所示，在设置于下方的层间膜51A上依次层叠着Al配线52、层间膜51B。在该层间膜51B上形成接触孔54，在该接触孔54内，依次层叠下部阻挡金属层53、相变材料57、上部阻挡金属层55。另外，在层间膜51B上，依次层叠着上部配线56、层间膜51C。其中，下部阻挡金属层53是用于防止Al和相变材料57的扩散的层，上部阻挡金属层55是用于防止上部配线56的材料和相变材料57的扩散的层。
按如上方式构成的电阻变化元件周边的配线区域，按如下的步骤制作。首先，在设置于下方的层间膜51A上依次形成Al配线52、由TiAlN构成的下部阻挡金属层53。然后，在该下部阻挡金属层53上形成了层间膜51B之后，在层间膜51B上形成接触孔54。
接着，使基板温度为常温，用溅射法在基板的表面上形成Ge2Sb2Te5层(相变材料)57。然后，通过蚀刻或CMP(Chemical MechanicalPolishing：化学机械抛光)对接触孔54的外部的Ge2Sb2Te5层57进行蚀刻。之后，在Ge2Sb2Te5层57上依次形成上部阻挡金属层55、上部配线56、层间膜51C。
对于由如上所述的相变材料构成的电阻变化元件，应注意的一点是，通过向电阻变换元件注入电荷而在Ge2Sb2Te5层57中产生焦耳热，并由该热量使Ge2Sb2Te5层57产生结晶，或通过熔融后进行急冷使其非晶形化。
因此，在对Ge2Sb2Te5层57施加了脉冲宽度大的电压脉冲或电流脉冲的情况下，当温度达到熔融温度时，通过由其后的脉冲停止而导致的急冷使Ge2Sb2Te5层57变为非晶形状态。其结果是，Ge2Sb2Te5层57变为高电阻状态。与此相反，在对Ge2Sb2Te5层57施加了脉冲宽度小的电压脉冲或电流脉冲的情况下，如使温度达到结晶温度，则Ge2Sb2Te5层57变为结晶状态。其结果是，Ge2Sb2Te5层57变为低电阻状态。
此外，这时即使对Ge2Sb2Te5层57进一步施加脉冲宽度小的电压脉冲或电流脉冲、或阈值以下的低电压，也不会产生结晶。
为使相变材料产生相变，应该施加多大的电压或供给多大的电流，由相变材料的热传导、所施加的电压或所供给的电流引起的温度上升决定。如使施加于相变材料的电压为电源电压，则通过在施加了脉冲宽度大的电压脉冲后进行熔融急冷可以实现非晶形状态，当施加了脉冲宽度小的电压脉冲时可以实现结晶状态。另外，通过设定电位差也可以同样地实现非晶形状态和结晶状态。因此，可以根据具备本实施方式的非易失性触发器的单元部分的热设计调节相变材料的膜压和材料组成比等，以产生适合于动作的电阻变化。
Ge2Sb2Te5层57为非晶形状态时的电阻率值为100Ωcm左右，结晶状态时的电阻率值为0.05Ωcm左右。因此，在Ge2Sb2Te5层57中，在高电阻状态和低电阻状态下产生2位～3位的电阻变化。
(关于非易失性触发器的动作)
以下，说明本实施方式的非易失性触发器的动作。
(关于通常的动作)
首先，说明通常的触发器部4中的数据写入动作。假定在一对位线BL1、BL2上分别设定着一对反逻辑的数据。在这种情况下，当驱动字线WL而使开关晶体管7、8接通时，使逆逻辑的一对数据输入到反馈电路部3，并分别被设定在结点5、6。这时，如使开关晶体管7、8断开，则逆逻辑的一对数据将分别保持在结点5、6上。即，结点5、6的一方的电位为以电源电位为代表的高电位，另一方的电位为以接地电位为代表的低电位。
此外，在这种通常的数据写入动作中，控制晶体管9、10，由控制信号线CL的信号(通常为接地电位)切断。因此，反馈电路部3和一对电阻变化元件11、12，通过控制晶体管9、10成为隔离的状态。因此，对电阻变化元件11、12不产生电的影响。
接着，说明通常的触发器部4中的数据读出动作。通过如上所述的动作，在反馈电路部3的各结点5、6上分别保持着一对逆逻辑的数据。在这种情况下，在使一对位线BL1、BL2变为接地电位后、驱动字线WL而使开关晶体管7、8接通时，则将一对逆逻辑的数据分别从反馈电路部3的结点5、6导出到位线BL1、BL2。这时，可以通过检测位线BL1、BL2的电位进行数据的读出。
在这种通常的触发器部4的数据读出动作中，与数据写入动作中同样地，反馈电路部3和一对电阻变化元件11、12，也通过控制晶体管9、10而成为隔离的状态。因此，对电阻变化元件11、12不施加电的影响。
在通常，本实施方式的非易失性触发器，由触发器部4按如上所述的方式进行数据的写入和读出动作。这时可以进行高速动作。然后，在触发器部4的电源被关断之前，用电阻变化元件11、12进行存储动作。另外，在接通触发器部4的电源时、或在接通电源之前，同样地检索动作。在下文中，说明使用了这些电阻变化元件11、12的存储动作和检索动作。
(关于存储动作)
使用了本实施方式的非易失性触发器的电阻变化元件11、12的存储动作，按如下方式进行。图2是表示本发明实施方式1的非易失性触发器的存储动作的一例的时序图。在图2中，分别由21表示复位时序、22表示写入时序。这里，所谓复位时序，是指将电阻变化元件11、12的双方设定为非晶形状态(高电阻状态)或结晶状态(低电阻状态)的任一种状态的步骤。另外，在图2中，状态1、状态2分别表示电阻变化元件11、12是高电阻状态(H)、或低电阻状态(L)、或者是其任何一种的不定的状态。
在反馈电路部3的各结点5、6上分别设定着一对逆逻辑的数据。在图2所示的例中，分别在结点5上设定正的数据(电源电位)、在结点6上设定负的数据(接地电位)。这里，电阻变化元件11、12的状态是不定的。
首先，在将极板线PL设定为接地电位的状态下，在控制信号线CL上输入脉冲宽度为100ns的信号，并使控制晶体管9、10在输入该信号的期间接通。由此，将电源电压以100ns的脉冲宽度施加在与被设定为正的数据的结点5连接着的电阻变化元件11上。因此，由于将电阻变化元件11夹在中间的结点5和极板线PL分别设定为电源电位和接地电位，在电阻变化元件11上产生电位差，并且，施加在该电阻变化元件11上的电压的脉冲宽度为较大的100ns，其结果是，使电阻变化元件11变为非晶形状态(高电阻状态)。
然后，在将极板线PL设定为电源电位的状态下，在控制信号线CL上输入脉冲宽度为100ns的信号，并使控制晶体管9、10在输入该信号的期间接通。由此，将电源电压以100ns的脉冲宽度施加在与被设定为负的数据的结点6连接着的电阻变化元件12上。因此，由于将电阻变化元件12夹在中间的结点6和极板线PL分别设定为接地电位和电源电位，在电阻变化元件11上产生电位差，并且，施加于该电阻变化元件11的电压的脉冲宽度为较大的100ns，其结果是，使电阻变化元件12变为非晶形状态(高电阻状态)。
通过按如上方式使电阻变化元件11、12的双方变为非晶形状态，结束复位时序21。此外，在本实施方式的复位时序21中，使电阻变化元件11、12双方都为非晶形状态，但也可以使双方都为结晶状态。
接着，在使极板线PL返回到接地电位的状态下，在控制信号线CL上输入脉冲宽度为10ns的信号，并使控制晶体管9、10在输入该信号的期间接通。由此，将电源电压以10ns的脉冲宽度施加在与被设定为正的数据的结点5连接着的电阻变化元件11上。因此，由于夹着电阻变化元件11的结点5和极板线PL分别设定为电源电位和接地电位，在电阻变化元件11上产生电位差，并且，施加于该电阻变化元件11的电压的脉冲宽度为较小的10ns，其结果是，使电阻变化元件11变为结晶状态(低电阻状态)。另一方面，在与被设定为负的数据的结点6连接着的电阻变化元件12上没有施加电压。那是因为将电阻变化元件12夹在中间的结点6和极板线PL都被设定为接地电位，所以在电阻变化元件12上不会产生电位差。其结果是，电阻变化元件12仍保持非晶形状态(高电阻状态)。
按如上方式，通过使电阻变化元件11变为低电阻状态并使电阻变化元件12保持高电阻状态，结束写入时序22。而且，电阻变化元件11、12的电阻状态，即使将电源关断也能保存。即，是非易失的。
(关于存储动作的变形例)
使用了本实施方式的非易失性触发器的电阻变化元件的存储动作，也可以按如下方式进行。
图3是表示本发明实施方式1的非易失性触发器的存储动作的变形例的时序图。如图3所示，在该变形例的复位时序21中，在将极板线PL设定为比接地电位低的电位的状态下，在控制信号线CL上输入脉冲宽度为10ns的信号而使控制晶体管9、10接通。由此，如上所述，将电源电压以10ns的脉冲宽度施加在与被设定为正的数据的结点5连接着的电阻变化元件11上。其结果是，使电阻变化元件11变为非晶形状态(高电阻状态)。
在图2所示的例中，通过以100ns的脉冲宽度对电阻变化元件11施加电源电压，使电阻变化元件11变成了非晶形状态。与此不同，在变形例中，通过以10ns的脉冲宽度对电阻变化元件11施加电源电压，使电阻变化元件11变为非晶形状态。这是由于将极板线PL设定为比接地电位低的电位因而在电阻变化元件11上施加了大于电源电压的电压。
然后，在将极板线PL设定为比电源电位高的电位的状态下，在控制信号线CL上输入脉冲宽度为10ns的信号，并使控制晶体管9、10在输入该信号的期间接通。由此，如上所述，将电源电压以10ns的脉冲宽度施加在与被设定为负的数据的结点6连接着的电阻变化元件12上。其结果是，使电阻变化元件11变为非晶形状态(高电阻状态)。
在图2所示的例中，通过以100ns的脉冲宽度对电阻变化元件12施加电源电压，使电阻变化元件12变成了非晶形状态。与此不同，在变形例中，通过以10ns的脉冲宽度对电阻变化元件12施加电源电压，使电阻变化元件12变为非晶形状态。这是由于将极板线PL设定为比电源电位高的电位因而在电阻变化元件12上施加了大于电源电压的电压。
按如上方式，结束复位时序21。变形例中的写入时序22，与图2所示的例中的写入时序22相同。即，在使极板线PL返回到接地电位的状态下，在控制信号线CL上输入脉冲宽度为10ns的信号而使控制晶体管9、10接通，由此，以10ns的脉冲宽度对电阻变化元件11、12施加与结点5、6的电位对应的电压。因此，将电源电压施加在与被设定为正的数据的结点5连接着的电阻变化元件11上，使电阻变化元件11变为结晶状态(低电阻状态)。
这样，在变形例中，在写入时序22中供给控制晶体管9、10的信号的脉冲宽度也是10ns。其结果是，在变形例中，无论是在复位时序21中还是在写入时序22中，供给控制晶体管9、10的信号的脉冲宽度都是10ns。即，无需像图2所示的例那样在复位时序21和写入时序22中对控制晶体管9、10供给不同的脉冲宽度的信号。因此，在变形例中可以使供给控制晶体管9、10的信号的脉冲宽度保持一定，不需要进行脉冲宽度控制，因而具有可以用简便的电路实现的优点。
此外，在以上的存储动作中，应该对电阻变化元件11、12施加多大的脉冲宽度的电压，取决于使电阻变化元件11、12产生相变所需的电荷量。因此，根据各结点5、6和极板线的电位差、以及使电阻变化元件11、12产生相变所需的电荷量，决定施加于电阻变化元件11、12的电压的脉冲宽度。关于这一点在后述的检索动作中也是同样的。
参照图2和图3的上述存储动作，通常是在关断触发器部4的电源之前实施。但是，如在触发器部4的通常动作时进行这种存储动作，对于由多个触发器部4构成的触发器电路，能够以块为单位将电源关断。因此，可以实现触发器电路的低耗电化。
(关于检索动作)
以下，说明本实施方式的非易失性触发器的检索动作。图4是表示本发明实施方式1的非易失性触发器的检索动作的一例的时序图。
在将触发器部4的电源关断的状态下，使电阻变化元件11、12的一方变为非晶形状态(高电阻状态)、使另一方变为结晶状态(低电阻状态)。在图4所示的例中，使电阻变化元件11为低电阻状态，使电阻变化元件12为高电阻状态。
在将触发器部4的电源关断的情况下，各结点5、6的状态是不定的。因此，对控制晶体管9、10施加脉冲宽度比存储动作时小的电压，同时将极板线PL设定为接地电位。由此，释放各结点5、6的电荷。此外，当使触发器部4的电源被切断的时间持续较长的时间时，结点5、6的电位实际上已经是接地电位了，因此不需要进行上述的动作。
然后，在使控制晶体管9、10保持接通的状态下使极板线PL的电位逐渐上升。因此，当极板线PL的电位上升时，结点5、6的电位也上升。这里，由于电阻变化元件11、12的电阻处在2位左右的不同的状态，连接在处于低电阻状态的电阻变化元件11的结点5的一方，与连接在处于高低电阻状态的电阻变化元件12的结点6的一方相比，电位上升得更快。这时，通过与接通触发器部4的电源大致同时地切断控制晶体管9、10，可以在结点5、6检索数据。之所以可以按这种方式在结点5、6检索数据，是因为在接通了触发器部4的电源时虽然结点5、6之间的电位差很小但根据电位差将其中一个结点的电位设定为接地电位、而将另一个结点的电位设定为电源电位。
此外，在这种情况下，由于在极板线PL的电位达到电源电位之前控制晶体管9、10被切断，电阻变化元件11、12的状态不会改变并可以完成检索动作。
在以上的处理中，当使极板线PL的电位停留在电源电位的时间比输入到控制晶体管9、10的信号的脉冲宽度短时，可以不对电阻变化元件11、12进行数据的写入而进行检索动作。因此，不需要再次进行存储动作。
另外，即使将极板线PL的电位只升高到比电源电位低的值，也可以不对电阻变化元件11、12进行数据的写入而进行检索动作。因此，在这种情况下也不需要再次进行存储动作。
然后，在上述的检索动作时，使开关晶体管7、8和控制晶体管9、10接通，然后使极板线PL的电位为接地电位。接着，在使位线BL1、BL2的电位从接地电位上升到电源电位后将触发器部4的电源接通。通过进行这种动作，可以用被导出到位线BL1、BL2的数据进行检索。因此，在集成了相同的单元的存储器件和非易失性逻辑电路中，能够以单元为单位进行检索动作。
如上所述，在作为电阻变化元件采用了相变材料的本实施方式的非易失性触发器中，电阻变化元件的电阻的变化率为2位以上、且改变电阻很容易用电压或电流的脉冲进行，而且可以用同一端子进行数据的写入和读出，因而具有电路结构简单等优点。
如上所述，在通常的情况下，在将触发器部4的电源关断之前进行存储动作，在接通了电源时、或在接通电源之前，通过将数据读出到反馈电路部3进行检索动作。但是，当然，也可以在触发器部4的电源接通期间，通过进行上述存储动作和检索动作，将本发明的非易失性触发器用作数据的暂时保存。
在本实施方式中，通过对电阻变化元件10、11施加脉冲而改变电阻值，不需要极板线PL以外的特别的写入线，因而使电路变得简便，另外，在由相变材料构成的电阻变化元件10、11中，可以得到2位左右以上的电阻值变化。因此，无需像使用了上述现有例的铁电电容器那样检测微小的电容变化，因而提高了存储动作和检索动作的可靠性。
此外，在本实施方式中，设置了与字线WL连接的开关晶体管7、8，但也可以代替开关晶体管7、8而使用由字线的驱动进行开闭的反相门(inverter gate)。另外，在本实施方式中，反馈电路部3由包括两个晶体管的一对逆变器1、2构成，但也可以将电阻和晶体管连接在电源电位和接地电位之间而构成反馈电路部。
(实施方式2)
实施方式1的非易失性触发器，作为电阻变化元件使用了相变材料。与此不同，实施方式2的非易失性触发器，作为电阻变化元件使用铁电体。
(关于非易失性触发器的结构)
图6是表示本发明实施方式2的非易失性触发器的结构的电路图。如图6所示，电阻变化元件61、62，分别具备铁电体63、64和开关元件(MIS晶体管)65、66。该电阻变化元件61、62，是将铁电体63用作在半导体基板上形成的MIS晶体管65、66的栅极氧化膜的一部分的铁电选通晶体管。因此，在下文中将电阻变化元件61、62称为铁电选通晶体管61、62。
(关于铁电选通晶体管的结构)
图7是示意地表示本发明实施方式2的非易失性触发器所具备的铁电选通晶体管的结构的断面图。如同时参照图6，则如图7所示，本实施方式的非易失性触发器所具备的铁电选通晶体管61，其构成方法为，在由硅构成的半导体基板70的表面上形成源区和漏区101、102，在该源区和漏区101、102之间的沟道区103上，依次层叠绝缘膜71、浮置电极72、铁电体63(64)、上部电极74。在本实施方式中，铁电选通晶体管61、62，是n沟道型MIS晶体管。
铁电选通晶体管的结构，有多种类型。例如，将铁电体直接形成在硅基板之类的半导体基板上的栅电极(M)-铁电体(F)-半导体基板(S)的结构，被称为MFS结构。另外，由于很难将铁电体直接形成在半导体基板上，在半导体基板和铁电体之间形成了绝缘膜层(I)的结构，被称为MFIS结构。进一步，将在铁电体和绝缘膜层之间形成了浮置电极的结构称为MFMIS结构。本实施方式的非易失性触发器所具备的铁电选通晶体管，形成MFMIS结构。
此外，作为铁电体63，可以采用SrBi2Ta2O9等的以铋为基础的材料、或PZT(PbZrTiO3)等的Pb系列的材料。
按上述方式构成的铁电选通晶体管61、62所具备的铁电体63、64的一端，与由半导体基板70、绝缘膜71和浮置电极72构成的MIS晶体管65、66的栅极部(浮置电极72)连接。该MIS晶体管65、66的主端子部(源区和漏区101、102)，分别与公用的极板线PL和结点5、6连接。
另外，铁电选通晶体管61所具备的铁电体63的另一端，通过上部电极74和开关元件68与位线BL2连接，同时还通过上部电极74与铁电选通晶体管62所具备的半导体基板70连接。另一方面，铁电选通晶体管62所具备的铁电体64的另一端，通过上部电极74和开关元件67与位线BL1连接，同时还通过上部电极74与铁电选通晶体管61所具备的半导体基板70连接。
进一步，开关元件67、68的栅极部，与公用的第2字线WL2连接。
此外，本实施方式的非易失性触发器的其它结构，除了字线WL为第1字线WL1以外，与实施方式1相同，因而标以相同的符号并将其说明省略。
铁电选通晶体管61、62，通过在上部电极74和半导体基板70之间施加电压，产生铁电体63、64的极化。这时，由在绝缘膜71上感应产生的电荷改变MOS晶体管的阈值(Vt)。作为铁电选通晶体管61、62，其电阻值随着该阈值(Vt)的改变而变化，因此，铁电选通晶体管61、62，起着作为电阻变化元件的作用。
在本实施方式中，利用这种原理存储数据。即，通过使施加在上部电极74和半导体基板70之间的电压按正向或反向变化，改变铁电体63、64的极化方向。然后，借助于与该变化对应的阈值(Vt)，存储1或0的数据。
如图7所示，当铁电选通晶体管61、62为n沟道型时，如对半导体基板70施加正偏压，则对沟道方向为正偏置，有可能流过电流。因此，必须通过将源区和漏区101、102设定为浮置电位等来防止正偏流。
此外，为了使铁电体63、64产生极化，也可以采用其它方法。例如，通过将半导体基板70的电位设定为接地电位并对上部电极74施加正或负的偏压，也可以改变铁电体63、64的极化方向。
(关于通常的动作)
以下，说明本实施方式的非易失性触发器的动作。
关于通常的动作，与实施方式1相同，因而将其说明省略。此外，通常，开关元件67、68被切断。因此，位线BL1、BL2和铁电选通晶体管61、62分别变为电隔离的状态。
(关于存储动作)
本实施方式的非易失性触发器的存储动作，按如下方式进行。在图6中，在触发器部4的电源被关断之前，驱动第2字线WL2而使开关元件67、68接通。如在位线BL1、BL2上预先设定一对逆逻辑的数据，则对铁电选通晶体管61或62的上部电极74和半导体基板70分别设定1或0、即电源电位或接地电位。其结果是，将一对铁电体63、64的极化方向设定为彼此相反的方向。于是，对半导体基板70施加了负偏压的铁电选通晶体管61或62的Vt值变为高的状态。另一方面，对半导体基板70施加了正偏压的铁电选通晶体管61或62的Vt值变为低的状态。此外，在下文中，为便于说明，假定铁电选通晶体管62的Vt值处在高的状态，铁电选通晶体管61的Vt值处在低的状态。
按如上方式，结束存储动作，通过存储动作得到的电阻变化元件61、62的铁电体63、64的极化状态，即使不施加偏压也可以保存。因此，可以进行如下的检索动作。
(关于检索动作)
本实施方式的非易失性触发器的检索动作，与实施方式1基本相同，也是利用铁电选通晶体管的电阻差进行。
首先，在使一对位线BL1、BL2的电位为接地电位的状态下，驱动第1字线WL1而使开关元件7、8接通。由此，使反馈电路部3的各结点5、6的电位变为接地电位。
接着，在驱动控制信号线CL而使控制晶体管9、10接通后，使极板线PL的电位逐渐上升，同时使反馈电路部3的逆变器1、2的电源电位上升。这时，Vt值处在高的状态的电阻变化元件62为高电阻状态，Vt值处在低的状态的电阻变化元件61为低电阻状态，因此，与实施方式1同样地，连接于低电阻状态的电阻变化元件61的结点5的电位上升迅速，连接于高电阻状态的电阻变化元件62的结点6的电位上升迟缓。这时，通过与接通触发器部4的电源大致同时地切断控制晶体管9、10，可以在结点5、6检索数据。
此外，这时，虽然对电阻变化元件61、62的上部电极74施加着0偏压，但如将电阻变化元件61、62设计成即使是施加这种0偏压时也能保持高电阻状态或低电阻状态，则可以进行稳定的动作。
(关于实施方式2的变形例1)
可是，在将一对电阻变化元件61、62的Vt值设定为高的状态并且对上部电极74施加的偏压为0时，如将Vt值设定为使开关元件65、66断开，则不需要控制信号线CL和控制晶体管9、10(参照图8)。
如图8所示，虽然是没有控制信号线和控制晶体管的结构，但在通常动作时铁电选通晶体管61、62为切断状态，所以对结点5、6不施加电的影响。
在这种情况下，如在存储动作时将触发器部4的电源关断而设定为高阻抗状态并将极板线PL也设定为高阻抗状态，则可以对电阻变化元件61、62进行数据写入。
另一方面，在检索动作时，在施加0偏压的情况下将Vt值设定为使MIS晶体管65、66切断。因此，通过对铁电选通晶体管61、62的双方的栅极部(浮置电极72)施加Vt值以上的电压、或对双方的栅极部施加使任一方的栅极部接通的电压，进行检索动作。
另外，作为其它的例，也可以采用图9中示出的结构。如图9所示，在该结构中，铁电选通晶体管61、62所具备的铁电体63、64的一端，分别与MIS晶体管65、66的栅极部连接。而且，铁电体63、64的另一端，分别通过上部电极74和开关元件67、68与位线BL1、BL2连接。此外，关于其它的结构，与图6所示的情况相同。
(关于实施方式2的变形例2)
进一步，作为其它的例，也可以采用图10中示出的结构。如图10所示，在该结构中，除位线BL1、BL2以外，还设置了另外的位线BL3、BL4。而且，铁电体63、64的另一端，分别通过上部电极74和开关元件67、68与位线BL3、BL4连接。此外，关于其它的结构，与图9所示的情况相同。
在上述的图9和图10所示的结构中，当在铁电选通晶体管中在半导体基板和上部电极之间进行写入时，通过使半导体基板的电位在接地电位上保持一定，并将施加于上部电极的电压设定为正电位和负电位进行写入。由于将上部电极的电位设定为正或负，使位线BL1、BL2的电位与写入触发器部4的电压不同。因此，除了写入触发器部4的通常动作以外还有写入数据的必要。而当如图10所示设置了另外的位线BL3、BL4时，除触发器部4的动作以外还可以对铁电选通晶体管进行写入。
(实施方式3)
实施方式3的非易失性触发器，与实施方式2同样地将铁电选通晶体管用作电阻变化元件。实施方式3与实施方式2的不同点在于，根据在半导体层上形成的铁电体的极化，改变上述MIS晶体管的耗尽层的厚度，从而改变该半导体层的电阻。
(关于非易失性触发器的结构)
关于本实施方式的非易失性触发器的总体结构，由于与以上参照图6所述的实施方式1相同，将其说明省略。
(关于铁电选通晶体管的结构)
图11是示意地表示本发明实施方式3的非易失性触发器所具备的铁电选通晶体管的结构的断面图。如同时参照图6，则如图11所示，本实施方式的非易失性触发器所具备的铁电选通晶体管61，在由硅构成的半导体层81上依次层叠铁电体63、上部电极82而构成。此外，与实施方式1同样地，也可以在铁电体63和半导体层81之间设置绝缘体层。
在按如上方式构成的铁电选通晶体管61中，如在上部电极82和半导体层81之间施加电压以使铁电体63的极化反转，则可以改变半导体层81的耗尽层的厚度。这时，半导体层81的面内方向的电阻值，仅改变与耗尽层的厚度变化相当的量。作为铁电选通晶体管，其电阻值随该耗尽层的厚度的改变而变化，因此，铁电选通晶体管起着作为电阻变化元件的作用。
在本实施方式中，利用这种原理存储数据。即，通过使施加在上部电极82和半导体层81之间的电压按正向或反向变化，改变铁电体63的极化方向。然后，根据与该极化方向的变化对应地改变的耗尽层的厚度，存储1或0的数据。
此外，本实施方式的情况，与在通常的硅基板上制作晶体管的情况不同，只利用半导体层81的耗尽层的厚度的变化，所以半导体层81的材料的选择范围更宽。例如，除硅以外，也可以由AlN、ZnO、InO2等的氧化物构成半导体层81。
以下，说明本实施方式的非易失性触发器的动作。
关于通常的动作，与实施方式1时相同，因而将其说明省略。
(关于存储动作)
本实施方式的非易失性触发器的存储动作，按如下方式进行。与实施方式2同样地，通过在电阻变化元件61、62的上部电极82或半导体层81分别设定1或0、即电源电位或接地电位，将一对铁电体63、64的极化方向设定为彼此相反的方向。在这种情况下，在上部电极82上施加了正偏压的电阻变化元件61或62的半导体层81的耗尽层83的厚度增大(参照图12(a))。另一方面，在半导体基板81上施加了正偏压的电阻变化元件61或62的半导体基板81的耗尽层83的厚度减小(参照图12(b))。此外，在下文中，为便于说明，假定电阻变化元件62所具备的半导体层81的耗尽层83的厚度大、电阻变化元件61所具备的半导体层81的耗尽层83的厚度小。
按如上方式，结束存储动作。
(关于检索动作)
以下，说明本实施方式的非易失性触发器的检索动作。
与实施方式2同样地，在使反馈电路部3的各结点5、6的电位变为接地电位后，使控制晶体管9、10接通，并使极板线PL的电位逐渐上升，同时使反馈电路部3的逆变器1、2的电源电位上升。这时，具备耗尽层83的厚度大的半导体层81的电阻变化元件62变为高电阻状态，具备耗尽层83的厚度小的半导体层81的电阻变化元件61变为低电阻状态，因此，与实施形态1同样地，连接于低电阻状态的电阻变化元件61的结点5的电位上升迅速，连接于高电阻状态的电阻变化元件62的结点6的电位上升迟缓。这时，通过与接通触发器部4的电源大致同时地切断控制晶体管9、10，可以在结点5、6检索数据。
在实施方式2的铁电选通晶体管中，由源极和漏极构成数据的读出端子。另一方面，在实施方式3的电阻变化元件中，可以检测半导体层的面内方向的电阻值的变化的2点构成数据的读出端子。另外，无论哪一种实施方式，都是通过在上部电极和半导体基板之间施加电压而使铁电体的极化反转并由此进行数据的写入，所以都是由上部电极和半导体基板构成数据的写入端子。
即，实施方式2和实施方式3中的电阻变化元件，需要是在数据的写入和读出上能够使用不同的2个端子的4端子元件。因此，只要是这种4端子元件，就能适用于本发明。
(其它的事项)
在将上述的各实施方式的非易失性触发器应用于具有多路复用器和检查表的现场可编程设备时，可以高速地将程序数据复原，同时可以在触发器部的通常动作中将程序数据存储到电阻变化元件。
另外，通过使在逻辑设备中经常使用的触发器成为本发明的各实施方式的非易失性触发器，可以将逻辑电路部分的处理过程中的数据等保持在触发器部的附近，因此，不仅不需要外部的存储器，而且还可以使处理高速化。另外，可以利用非易失的特性在每个电路块等的电路规模小的范围内频繁地关断电源，因此可以减低耗电量。另外，触发器为非易失动作，所以能够保存以触发器为基本型的移位寄存器等的数据。这时，一般情况下都是由时钟脉冲移动数据的结构，但当使用了本发明的各实施方式的非易失性触发器时，由于可以进行非易失动作，所以具有可以应用于非同步电路等的优点。
进一步，通过将本发明的各实施方式的非易失性触发器按矩阵状配置在多条位线和多条字线的交点，可以实现具有在通常动作时以与SRAM等相同的速度进行数据的读写、在关断触发器部的电源时进行非易失动作的2种模式的半导体存储装置。
作为从业人员，从以上的说明可以清楚地了解本发明的多种改进和实施形态。因此，上述说明，应该理解为只是作为例示，是以向从业人员示范为目的提供了执行本发明的最佳形态。只要不脱离本发明的精神，可以对其结构和/或功能的细节进行实质上的变更。
本发明的非易失性触发器，作为便携式终端中的非易失性存储器是有效的。

Claims (14)

1.一种非易失性触发器，其特征在于，包括：
触发器部，其具有一对用于存储一对逆逻辑的数据的存储结点；
一对非易失性电阻变化元件，其分别与所述一对存储结点连接，其电阻以可保存的方式变化，该非易失性触发器的结构为，
在存储动作中，相应于所述一对存储结点的各电位，使所述一对非易失性电阻变化元件的电阻变化；
在检索动作中，将所述一对存储结点的每一个设定为与所述一对非易失性电阻变化元件的电阻差相对应的电位，其中，
在存储动作中，相应于所述一对存储结点的各电位，使所述一对非易失性电阻变化元件的一方成为高电阻状态，同时使另一方成为低电阻状态，
在检索动作中，相应于所述一对非易失性电阻变化元件的电阻差，使所述一对存储结点的一方成为高电位，同时使另一方成为低电位；
所述一对非易失性电阻变化元件都是由相变材料构成的，该相变材料在非晶形状态下为高电阻状态，在结晶状态下为低电阻状态。
2.根据权利要求1所述的非易失性触发器，其特征在于，
在存储动作中，所述一对非易失性电阻变化元件的一方为非晶形状态，另一方为结晶状态。
3.根据权利要求2所述的非易失性触发器，其特征在于，
将一对开关元件分别夹在所述一对存储结点和所述一对非易失性电阻变化元件的一端之间，
所述一对非易失性电阻变化元件的另一端与极板线连接，
使所述一对存储结点的一方的电位为高电位、另一方的电位为低电位，
通过使所述一对开关元件成为接通状态、并在所述一对结点和所述极板线之间产生电位差，使所述一对非易失性电阻变化元件的一方成为非晶形状态，同时使另一方成为结晶状态。
4.根据权利要求3所述的非易失性触发器，其特征在于，
通过在所述一对存储结点和所述极板线之间产生电位差、并使所述一对非易失性电阻变化元件的双方都成为非晶形状态之后，使所述一对非易失性电阻变化元件的任一方变为结晶状态，而使所述一对非易失性电阻变化元件的一方成为非晶形状态，同时使另一方成为结晶状态。
5.根据权利要求4所述的非易失性触发器，其特征在于，
通过对所述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和所述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过在所述另一方的非易失性电阻变化元件上施加脉冲宽度100ns的电压，使所述另一方的非易失性电阻变化元件成为非晶形状态，
通过在所述极板线上施加低电位的电压，使夹在处于高电位的一方的存储结点和所述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过在所述一方的非易失性电阻变化元件上施加脉冲宽度100ns的电压，使所述一方的非易失性电阻变化元件成为非晶形状态，
使所述一对非易失性电阻变化元件的双方都成为非晶形状态。
6.根据权利要求4所述的非易失性触发器，其特征在于，
通过对所述极板线施加低电位的电压，使夹在处于高电位的一方存储结点和所述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述一方的非易失性电阻变化元件施加脉冲宽度100ns的电压，使所述一方的非易失性电阻变化元件成为非晶形状态，
通过对所述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和所述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述另一方的非易失性电阻变化元件施加脉冲宽度100ns的电压，使所述另一方的非易失性电阻变化元件成为非晶形状态，
使所述一对非易失性电阻变化元件的双方都成为非晶形状态。
7.根据权利要求4所述的非易失性触发器，其特征在于，
在双方都为非晶形状态的一对非易失性电阻变化元件中，通过在所述极板线上施加低电位的电压，使夹在处于高电位的一方的存储结点和所述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述一方的非易失性电阻变化元件施加脉冲宽度10ns的电压，使所述一方的非易失性电阻变化元件成为结晶状态，
使所述一对非易失性电阻变化元件的任一方成为结晶状态。
8.根据权利要求4所述的非易失性触发器，其特征在于，
在双方都为非晶形状态的一对非易失性电阻变化元件中，通过在所述极板线上施加高电位的电压，使夹在处于低电位的另一方的存储结点和所述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述另一方的非易失性电阻变化元件施加脉冲宽度10ns的电压，使所述另一方的非易失性电阻变化元件成为结晶状态，
使所述一对非易失性电阻变化元件的任一方成为结晶状态。
9.根据权利要求3所述的非易失性触发器，其特征在于，
在所述一对结点和所述极板线之间产生电位差、并使所述一对非易失性电阻变化元件的双方都成为结晶状态之后，通过使所述一对非易失性电阻变化元件的任一方变成非晶形状态，而使所述一对非易失性电阻变化元件的一方为非晶形状态，同时使另一方为结晶状态。
10.根据权利要求9所述的非易失性触发器，其特征在于，
通过在所述极板线上施加高电位的电压，使夹在处于低电位的另一方的存储结点和所述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述另一方的非易失性电阻变化元件施加脉冲宽度10ns的电压，使所述另一方的非易失性电阻变化元件成为结晶状态，
通过对所述极板线施加低电位的电压，使夹在处于高电位的一方的存储结点和所述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述一方的非易失性电阻变化元件施加脉冲宽度10ns的电压，使所述一方的非易失性电阻变化元件成为结晶状态，
使所述一对非易失性电阻变化元件的双方都成为结晶状态。
11.根据权利要求9所述的非易失性触发器，其特征在于，
通过对所述极板线施加低电位的电压，使夹在处于高电位的一方的存储结点和所述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述一方的非易失性电阻变化元件施加脉冲宽度10ns的电压，使所述一方的非易失性电阻变化元件成为结晶状态，
通过对所述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和所述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述另一方的非易失性电阻变化元件施加脉冲宽度10ns的电压，使所述另一方的非易失性电阻变化元件成为结晶状态，
使所述一对非易失性电阻变化元件的双方都成为结晶状态。
12.根据权利要求9所述的非易失性触发器，其特征在于，
在双方都为结晶状态的一对非易失性电阻变化元件中，通过对所述极板线施加低电位的电压，使夹在处于高电位的一方的存储结点和所述极板线之间的一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述一方的非易失性电阻变化元件施加脉冲宽度100ns的电压，使所述一方的非易失性电阻变化元件成为非晶形状态，
使所述一对非易失性电阻变化元件的任一方成为非晶形状态。
13.根据权利要求9所述的非易失性触发器，其特征在于，
在双方都为结晶状态的一对非易失性电阻变化元件中，通过对所述极板线施加高电位的电压，使夹在处于低电位的另一方的存储结点和所述极板线之间的另一方的非易失性电阻变化元件的两端产生电位差，同时，通过对所述另一方的非易失性电阻变化元件施加脉冲宽度100ns的电压，使所述另一方的非易失性电阻变化元件成为非晶形状态，
使所述一对非易失性电阻变化元件的任一方成为非晶形状态。
14.根据权利要求3所述的非易失性触发器，其特征在于，
在所述检索动作中，使所述一对开关元件成为接通状态，并使所述极板线的电位从接地电位向电源电位上升，
通过在接通所述触发器部的电源的同时使所述一对开关元件成为断开状态，使所述一对存储结点的一方成为高电位，同时使另一方成为低电位。
CNB038080907A 2002-04-10 2003-04-02 非易失性触发器 Expired - Fee Related CN100337333C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002107607 2002-04-10
JP107607/2002 2002-04-10

Publications (2)

Publication Number Publication Date
CN1647279A CN1647279A (zh) 2005-07-27
CN100337333C true CN100337333C (zh) 2007-09-12

Family

ID=28786472

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038080907A Expired - Fee Related CN100337333C (zh) 2002-04-10 2003-04-02 非易失性触发器

Country Status (5)

Country Link
US (1) US7206217B2 (zh)
JP (1) JP3768504B2 (zh)
CN (1) CN100337333C (zh)
AU (1) AU2003220785A1 (zh)
WO (1) WO2003085741A1 (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60327527D1 (de) * 2003-09-23 2009-06-18 St Microelectronics Srl Ein verbessertes feldprogrammierbares Gate-Array
US6996000B2 (en) * 2003-10-07 2006-02-07 Symetrix Corporation Non-volatile ferroelectric SRAM
US6985389B2 (en) * 2003-10-27 2006-01-10 Stmicroelectronics, Inc. Phase change based memory device and method for operating same
JP4670252B2 (ja) * 2004-01-20 2011-04-13 ソニー株式会社 記憶装置
US8335103B2 (en) * 2004-09-30 2012-12-18 Nxp B.V. Integrated circuit with memory cells comprising a programmable resistor and method for addressing memory cells comprising a programmable resistor
TWI324773B (en) * 2005-05-09 2010-05-11 Nantero Inc Non-volatile shadow latch using a nanotube switch
US7394687B2 (en) * 2005-05-09 2008-07-01 Nantero, Inc. Non-volatile-shadow latch using a nanotube switch
DE102005024897A1 (de) * 2005-05-31 2006-12-07 Infineon Technologies Ag Verlustleistungsarme nichtflüchtige Speicherzelle
DE102005030140B4 (de) * 2005-06-28 2009-01-02 Qimonda Ag Multi-Kontext-Speicherzelle
DE102005030142B3 (de) * 2005-06-28 2006-12-21 Infineon Technologies Ag Bistabile Kippstufe mit nichtflüchtiger Zustandsspeicherung
DE102005030143B4 (de) * 2005-06-28 2008-10-30 Qimonda Ag Speicherelement für eine nichtflüchtige Speicherung unter Verwendung von Widerstandselementen
EP1750276B1 (en) 2005-07-29 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4802608B2 (ja) * 2005-08-19 2011-10-26 ソニー株式会社 記憶装置
US7746682B2 (en) * 2005-11-03 2010-06-29 Agata Logic Inc. SEU hardened latches and memory cells using programmable resistance devices
US7266010B2 (en) * 2005-11-28 2007-09-04 Synopsys, Inc. Compact static memory cell with non-volatile storage capability
US7471554B2 (en) * 2006-01-27 2008-12-30 Ovonyx, Inc. Phase change memory latch
US7321505B2 (en) * 2006-03-03 2008-01-22 Nscore, Inc. Nonvolatile memory utilizing asymmetric characteristics of hot-carrier effect
US7697321B2 (en) * 2006-05-22 2010-04-13 Everspin Technologies, Inc. Non-volatile memory cell and methods thereof
JP4935231B2 (ja) * 2006-08-04 2012-05-23 ソニー株式会社 メモリセル及び不揮発性記憶装置
JP4909705B2 (ja) 2006-10-20 2012-04-04 株式会社東芝 半導体集積回路装置
US20080229269A1 (en) * 2007-03-12 2008-09-18 International Business Machines Corporation Design structure for integrating nonvolatile memory capability within sram devices
US7692954B2 (en) * 2007-03-12 2010-04-06 International Business Machines Corporation Apparatus and method for integrating nonvolatile memory capability within SRAM devices
US7929332B2 (en) * 2007-06-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
JP5106031B2 (ja) * 2007-10-12 2012-12-26 パナソニック株式会社 半導体記憶装置及びその製造方法並びに半導体スイッチング装置
US8243502B2 (en) 2007-12-14 2012-08-14 Nec Corporation Nonvolatile latch circuit and logic circuit using the same
KR20090086815A (ko) * 2008-02-11 2009-08-14 삼성전자주식회사 메모리 장치 및 메모리 열처리 방법
JP5238430B2 (ja) * 2008-09-25 2013-07-17 株式会社東芝 記憶装置
US8194438B2 (en) * 2009-02-12 2012-06-05 Seagate Technology Llc nvSRAM having variable magnetic resistors
US8218349B2 (en) * 2009-05-26 2012-07-10 Crocus Technology Sa Non-volatile logic devices using magnetic tunnel junctions
US8605490B2 (en) * 2009-10-12 2013-12-10 Micron Technology, Inc. Non-volatile SRAM cell that incorporates phase-change memory into a CMOS process
CN104332177B (zh) * 2009-11-20 2018-05-08 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路，以及使用其的半导体器件
KR101611416B1 (ko) * 2009-12-09 2016-04-12 삼성전자주식회사 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법
US9157955B2 (en) * 2010-01-21 2015-10-13 Freescale Semiconductor, Inc. Chip damage detection device for a semiconductor integrated circuit
JP5454784B2 (ja) * 2010-03-05 2014-03-26 国立大学法人金沢大学 不揮発性記憶素子及びその制御方法
US8315081B2 (en) * 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
TWI441185B (zh) * 2010-05-12 2014-06-11 Ind Tech Res Inst 非揮發性靜態隨機存取記憶體及其操作方法
US8373438B2 (en) 2010-10-29 2013-02-12 Alexander Mikhailovich Shukh Nonvolatile logic circuit
FR2970592B1 (fr) 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile programmable
FR2970589B1 (fr) 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile
FR2970593B1 (fr) 2011-01-19 2013-08-02 Centre Nat Rech Scient Cellule mémoire volatile/non volatile compacte
CN102208531A (zh) * 2011-03-29 2011-10-05 清华大学 一种高密度电阻型随机存储单元
US8797788B2 (en) * 2011-04-22 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI570730B (zh) * 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
WO2012169142A1 (en) * 2011-06-09 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Cache memory and method for driving the same
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
FR2976711B1 (fr) * 2011-06-15 2014-01-31 Centre Nat Rech Scient Cellule memoire avec memorisation volatile et non volatile
TWI429062B (zh) * 2011-06-15 2014-03-01 Ind Tech Res Inst 非揮發性靜態隨機存取式記憶胞以及記憶體電路
CN102831931B (zh) * 2011-06-17 2015-04-08 中国科学院上海微系统与信息技术研究所 具有掉电数据保持功能的触发器
JP5962658B2 (ja) * 2011-09-09 2016-08-03 日本電気株式会社 半導体装置とその制御方法
TW201320079A (zh) 2011-11-08 2013-05-16 Ind Tech Res Inst 非揮發性隨機存取記憶體及其操作方法
CN102426856B (zh) * 2011-12-08 2016-04-13 上海新储集成电路有限公司 基于相变存储单元的非易失性d触发器电路及实现方法
CN102496386B (zh) * 2011-12-22 2016-06-15 上海新储集成电路有限公司 基于相变存储单元的非易失性jk触发器电路及实现方法
CN102436848A (zh) * 2011-12-22 2012-05-02 上海新储集成电路有限公司 基于相变存储单元的非易失性t触发器电路及实现方法
CN102543171B (zh) * 2012-02-17 2015-01-21 北京时代全芯科技有限公司 一种具有冗余电路的相变存储器及其实现冗余的方法
WO2013132806A1 (ja) * 2012-03-06 2013-09-12 日本電気株式会社 不揮発性論理集積回路と不揮発性レジスタの誤りビットの訂正方法
FR2990089B1 (fr) * 2012-04-27 2014-04-11 Commissariat Energie Atomique Dispositif logique reprogrammable resistant aux rayonnements.
CN102881327B (zh) * 2012-10-25 2015-10-28 上海新储集成电路有限公司 一种非易失性触发器阵列及工作方法
FR3004577A1 (zh) 2013-04-15 2014-10-17 Commissariat Energie Atomique
FR3004576B1 (fr) 2013-04-15 2019-11-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule memoire avec memorisation de donnees non volatile
FR3008219B1 (fr) 2013-07-05 2016-12-09 Commissariat Energie Atomique Dispositif a memoire non volatile
CN104282332B (zh) * 2013-07-10 2017-10-27 中国科学院上海微系统与信息技术研究所 具有实时触发器状态保存功能的触发器电路
US8942027B1 (en) 2013-07-10 2015-01-27 Industrial Technology Research Institute Memory storage circuit and method of driving memory storage circuit
US9378812B2 (en) * 2014-04-30 2016-06-28 Freescale Semiconductor, Inc. Non-volatile memory using bi-directional resistive elements
US9666276B2 (en) 2014-04-30 2017-05-30 Nxp Usa, Inc. Non-volatile memory using bi-directional resistive elements
CN104715791A (zh) * 2015-03-30 2015-06-17 山东华芯半导体有限公司 一种基于rram的非易失性sram存储单元
US9576661B2 (en) * 2015-05-19 2017-02-21 Nxp Usa, Inc. Systems and methods for SRAM with backup non-volatile memory that includes MTJ resistive elements
US9514816B1 (en) * 2015-06-15 2016-12-06 Cypress Semiconductor Corporation Non-volatile static RAM and method of operation thereof
US10419004B2 (en) 2017-04-21 2019-09-17 Windbond Electronics Corporation NVFF monotonic counter and method of implementing same
JP2018195366A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 半導体回路、駆動方法、および電子機器
WO2019152877A1 (en) * 2018-02-04 2019-08-08 Hsu Fu Chang Methods and apparatus for memory cells that combine static ram and non-volatile memory
US11107530B2 (en) * 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
KR102239742B1 (ko) * 2020-03-02 2021-04-12 인천대학교 산학협력단 읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법
US20240194253A1 (en) * 2022-12-13 2024-06-13 Globalfoundries U.S. Inc. Non-volatile static random access memory bit cells with ferroelectric field-effect transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086048A (zh) * 1992-10-12 1994-04-27 三星电子株式会社 半导体存储器及其制造方法
US5390143A (en) * 1993-05-17 1995-02-14 Micron Semiconductor, Inc. Non-volatile static memory devices and operational methods
CN1190802A (zh) * 1997-02-03 1998-08-19 日本电气株式会社 半导体存储器件
US6240013B1 (en) * 1999-03-17 2001-05-29 Rohm Co., Ltd. Data holding apparatus
US6285575B1 (en) * 1999-04-07 2001-09-04 Nec Corporation Shadow RAM cell and non-volatile memory device employing ferroelectric capacitor and control method therefor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586178A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体記憶装置
US4408303A (en) * 1981-12-28 1983-10-04 Mostek Corporation Directly-coupled and capacitively coupled nonvolatile static RAM cell
JPS62206977A (ja) 1986-03-06 1987-09-11 Toshiba Corp 高品位デジタルテレビジヨン受像機
JPS62206877A (ja) * 1986-03-07 1987-09-11 Seiko Instr & Electronics Ltd 半導体不揮発性ｒａｍ
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
JP3160324B2 (ja) 1991-09-26 2001-04-25 ローム株式会社 半導体記憶素子
JPH07226088A (ja) * 1994-02-15 1995-08-22 Nippon Steel Corp 半導体記憶装置
JP2000048576A (ja) 1998-07-24 2000-02-18 Toshiba Corp 半導体集積回路装置
EP1171920B1 (en) * 1999-03-25 2006-11-29 OVONYX Inc. Electrically programmable memory element with improved contacts
JP2000293889A (ja) 1999-04-08 2000-10-20 Matsushita Electric Ind Co Ltd 光ディスク、光ディスク装置および記録層識別方法
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
US6633497B2 (en) * 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
WO2003105156A1 (ja) * 2002-06-05 2003-12-18 松下電器産業株式会社 不揮発性メモリ回路及びその駆動方法並びにそのメモリ回路を用いた半導体装置
JP4133149B2 (ja) * 2002-09-12 2008-08-13 株式会社ルネサステクノロジ 半導体記憶装置
JP3733468B2 (ja) * 2002-11-01 2006-01-11 松下電器産業株式会社 抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086048A (zh) * 1992-10-12 1994-04-27 三星电子株式会社 半导体存储器及其制造方法
US5390143A (en) * 1993-05-17 1995-02-14 Micron Semiconductor, Inc. Non-volatile static memory devices and operational methods
CN1190802A (zh) * 1997-02-03 1998-08-19 日本电气株式会社 半导体存储器件
US6240013B1 (en) * 1999-03-17 2001-05-29 Rohm Co., Ltd. Data holding apparatus
US6285575B1 (en) * 1999-04-07 2001-09-04 Nec Corporation Shadow RAM cell and non-volatile memory device employing ferroelectric capacitor and control method therefor

Also Published As

Publication number Publication date
AU2003220785A1 (en) 2003-10-20
US7206217B2 (en) 2007-04-17
CN1647279A (zh) 2005-07-27
JP3768504B2 (ja) 2006-04-19
WO2003085741A1 (fr) 2003-10-16
US20040141363A1 (en) 2004-07-22
JPWO2003085741A1 (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
CN100337333C (zh) 非易失性触发器
US10043567B2 (en) Multilevel ferroelectric memory cell for an integrated circuit
CN1279617C (zh) 半导体存储装置
CN1210784C (zh) 半导体存储装置的驱动方法
CN1282250C (zh) 半导体存储装置
CN1112732C (zh) 半导体存储器件
CN1035291C (zh) 半导体存贮器件及其操作方法
JP4785180B2 (ja) 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法
CN1717748A (zh) 驱动非易失性存储器的方法
CN101047190A (zh) 非易失性半导体存储器件及其制造方法
CN1157792C (zh) 一次可编程半导体非易失性存储器件及其制造方法
CN1967895A (zh) 隔离片电极小管脚相变随机存取存储器及其制造方法
CN1445784A (zh) 强感应体存储器及其动作方法和存储器装置
CN101047191A (zh) 非易失性半导体存储装置
CN101043039A (zh) 非易失性半导体存储装置
CN1389927A (zh) 半导体器件及电子装置
CN1225024C (zh) 半导体存储装置及其驱动方法
CN1551362A (zh) 半导体存储装置、半导体装置和便携电子设备
CN1306616C (zh) 包括每个有浮动栅和控制栅极的mos晶体管的半导体存储器
CN1303692C (zh) 半导体存储装置及其制造方法和驱动方法
CN1495904A (zh) 半导体存储器、半导体器件以及半导体器件的控制方法
CN100350442C (zh) 显示驱动器、显示装置和便携电子设备
CN1220265C (zh) 强电介质存储器
Kato et al. 0.18-/spl mu/m nondestructive readout FeRAM using charge compensation technique
CN1227672C (zh) 对存储单元的铁电晶体管读和存入状态的方法及存储矩阵

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070912

Termination date: 20100402