[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106991945B - 扫描驱动器、显示装置以及驱动显示装置的方法 - Google Patents

扫描驱动器、显示装置以及驱动显示装置的方法 Download PDF

Info

Publication number
CN106991945B
CN106991945B CN201610918574.6A CN201610918574A CN106991945B CN 106991945 B CN106991945 B CN 106991945B CN 201610918574 A CN201610918574 A CN 201610918574A CN 106991945 B CN106991945 B CN 106991945B
Authority
CN
China
Prior art keywords
transistor
electrode
node
pull
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610918574.6A
Other languages
English (en)
Other versions
CN106991945A (zh
Inventor
奉俊澔
姜昌宪
李定忞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106991945A publication Critical patent/CN106991945A/zh
Application granted granted Critical
Publication of CN106991945B publication Critical patent/CN106991945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开提供了一种扫描驱动器、显示装置以及驱动显示装置的方法。该显示装置包括显示面板和扫描驱动器。显示面板显示图像。扫描驱动器包括布置在显示面板的一侧的扫描信号生成电路以及布置在显示面板的另一侧的发射信号生成电路。发射信号生成电路响应于外部时钟信号以及从扫描信号生成电路输出的第一扫描信号而输出具有至少两个逻辑高区段的发射信号。

Description

扫描驱动器、显示装置以及驱动显示装置的方法
本申请要求于2015年10月23日提交的韩国专利申请第10-2015-0147981号的优先权权益，其通过引用合并到本文中如同在本文中完全阐述一样以用于所有目的。
技术领域
本公开涉及扫描驱动器、显示装置以及驱动该显示装置的方法。
背景技术
随着信息技术的发展，显示装置市场日益增长。显示装置是能够实现用户与信息之间的联系的媒介。显示装置包括有机发光显示器(OLED)、液晶显示器(LCD)、等离子体显示面板(PDP)等，并且近来显示装置被广泛地使用。
显示装置的一些示例(例如，LCD或OLED)以如下方式操作：当将扫描信号和数据信号提供给包括在显示面板中的子像素时，所选定的子像素发光。
显示装置包括具有多个子像素的显示面板和用于驱动显示面板的驱动器。驱动器包括用于向显示面板提供扫描信号(或栅极信号)的扫描驱动器以及用于向显示面板提供数据信号的数据驱动器。
扫描驱动器可以嵌入在显示面板中，并且，在该情况下，扫描驱动器可以通过执行薄膜晶体管(TFT)工艺为集成电路(IC)形式或面板中栅极(Gate in Panel,GIP)形式。
GIP型扫描驱动器包括移位寄存器和反相器。移位寄存器接收来自外部装置的时钟信号并且基于时钟信号顺序生成扫描信号。反相器接收移位寄存器的输出信号以及时钟信号，并且基于其生成发射信号。
然而，当使用现有的GIP型扫描驱动器时，由于布局限制以及移位寄存器和反相器的复杂性导致难以实现窄边框。
发明内容
在一个一般方面中，提供了一种包括显示面板和扫描驱动器的显示装置。显示面板显示图像。扫描驱动器包括布置在显示面板的一侧的扫描信号生成电路以及布置在显示面板的另一侧的发射信号生成电路。发射信号生成电路响应于外部时钟信号以及从扫描信号生成电路输出的第一扫描信号而输出具有至少两个逻辑高区段的发射信号。
在另一个一般方面中，提供了一种包括扫描信号生成电路和发射信号生成电路的扫描驱动器。发射信号生成电路响应于外部时钟信号以及从扫描信号生成电路输出的第一扫描信号而输出具有至少两个逻辑高区段的发射信号。
在又一个一般方面中，提供了一种驱动显示装置的方法，该显示装置包括用于显示图像的显示面板以及扫描驱动器，其中，扫描驱动器包括布置在显示面板的一侧的扫描信号生成电路以及布置在显示面板的另一侧的发射信号生成电路。所述方法包括响应于外部时钟信号以及从扫描信号生成电路输出的第一扫描信号由发射信号生成电路输出具有至少两个逻辑高区段的发射信号。
附图说明
附图被包括来提供对本发明的进一步理解并且被并入本说明书并构成本说明书的一部分，附图示出了本发明的实施例并且与描述一起用于说明本发明的原理。
图1是示出了显示装置的示意性框图。
图2是示出了图1中所示的子像素的结构的图。
图3是示出了现有扫描驱动器的一部分的示意性框图。
图4是示出了图3中所示的发射信号生成电路中的输入波和输出波的波形图。
图5是示出了根据本公开的第一实施例的扫描驱动器的一部分的示意性框图。
图6是示出了根据本公开的第一实施例的发射信号生成电路的图。
图7是图6中所示的发射信号生成电路中的输入波和输出波的波形图。
图8是根据本公开的第一实施例的扫描驱动器的模拟波形图。
图9是根据本公开的第一实施例的发射信号生成电路的脉冲宽度调制和输出的波形图。
图10是示出了根据本公开的第一实施例的示例变型的发射信号生成电路的图。
图11是示出了根据本公开的第二实施例的发射信号生成电路的图。
图12是示出了根据本公开的第三实施例的发射信号生成电路的图。
图13是示出了根据本公开的第四实施例的发射信号生成电路的图。
图14是示出了根据本公开的第五实施例的发射信号生成电路的图.
图15是示出了根据本公开的第六实施例的发射信号生成电路的图。
图16是示出了根据本公开的第七实施例的发射信号生成电路的图。
图17是示出了图2中所示的子像素的细节的图。
图18是示出了根据本公开的扫描驱动器的输出波形和驱动晶体管的节点电压的波形图。
具体实施方式
现在将详细参照本发明的实施例，在附图中示出了本发明的实施例的示例。
在下文中，参照附图描述本公开的实施例。
根据本公开的显示装置被实现为电视、机顶盒、导航仪、视频播放器、蓝光播放器、个人计算机(PC)、家庭影院、移动电话等。显示装置可以选自液晶显示器、有机发光二极管显示装置、量子点显示装置、电泳指示显示装置以及等离子体显示装置，但是不限于此。在下面的描述中，为了方便说明，将有机发光二极管显示装置作为显示装置的示例。另外，除了栅电极之外，根据晶体管的类型，晶体管可以称为源电极和漏电极或者漏电极和源电极。然而，在本文中晶体管被提及为第一电极和第二电极以避免受限。
图1是示出了显示装置的示意性框图，以及图2是示出了图1中所示的子像素的图。
如图1中所示，显示装置包括显示面板100、定时控制器110、数据驱动器120以及扫描驱动器130、140A和140B。
显示面板100包括子像素，子像素彼此连接并且分别由数据线DL和与数据线DL交叉的扫描线GL区分。显示面板100被密封以便保护形成在其上的至少一个膜、基板或子像素免受诸如水分和氧气的室外空气的影响。
显示面板100包括显示区AA(其上形成有子像素)以及非显示区LAN和RAN(LAN和RAN设置在显示区AA的侧面并且在其上形成有各种信号线或焊盘)。根据子像素SP的配置，显示面板100可以通过顶发射方法、底发射方法或者双重发射方法来实现。
如图2中所示，一个子像素SP包括连接至扫描线GL1和数据线DL1的开关晶体管SW以及响应于数据信号DATA操作的像素电路PC，所述数据信号DATA响应于通过开关晶体管SW提供的扫描信号被提供。子像素SP的像素电路PC可以形成为进一步包括驱动晶体管、存储电容器、有机发光二极管(OLED)以及各种类型的补偿电路。
定时控制器110可以通过连接至视频板的LDVS或TMDS接口接收器电路接收定时信号。定时信号可以包括垂直同步信号、水平同步信号、数据使能信号以及点时钟。参照输入定时信号，定时控制器110生成定时控制信号用于控制数据驱动器120和扫描驱动器130、140A和140B的操作定时。
数据驱动器120包括多个源极驱动集成电路(IC)。源极驱动IC被提供有数据信号DATA和来自定时控制器110的源极定时控制信号DDC。源极驱动IC响应于源极定时控制信号将数据信号DATA的形式从数字信号转换成模拟信号，并且通过显示面板100的数据线DL提供模拟信号。源极驱动IC通过玻璃上芯片(COG)工艺或带自动接合(TAB)工艺连接至显示面板100的数据线DL。
扫描驱动器130、140A和140B包括电平移位器电路130以及信号生成电路140A和140B。
电平移位器电路130可以称为功率提供单元。因此，电平移位器电路130可以被限定为未被包括在扫描驱动器130、140A和140B中的独立部件。然而，在下面的描述中，为了方便说明，电平移位器电路130被描述为包括在扫描驱动器130、140A和140B中。
电平移位器电路130形成在以IC形式连接至显示面板100的外部基板上。在定时控制器110的控制下，电平移位器电路130可以对通过时钟信号线、起始信号线、栅极高电压线以及栅极低电压线提供的信号或电压的电平进行移位。然后，电平移位器电路130将电平移位的信号或电压提供至信号生成电路140A和140B。
信号生成电路140A和140B在面板中栅极(GIP)方法中以薄膜晶体管(TFT)形式形成在显示面板100中。信号生成电路140A和140B分别形成在显示面板100的左手侧的非显示区LNA和右手侧的非显示区RNA中。信号生成电路140A和140B包括基于从电平移位器电路130输出的信号或电压CLK、ECLK、VST、EVST、RST、ERST、VGH或VGL移位并输出扫描信号的级。信号生成电路140A和140B可以采用信号线和电压线以各种方式来配置，沿所述信号线和所述电压线输出信号或电压CLK、ECLK、VST、EVST、RST、ERST、VGH或VGL以旁路数据驱动器。
信号生成电路140A和140B包括：扫描信号生成电路140A，其用于输出用于导通或关断包括在子像素中的开关晶体管的扫描信号；以及发射信号生成电路140B，其用于输出用于导通或关断包括在子像素中的发射控制晶体管的发射信号。扫描信号生成电路140A和发射信号生成电路140B可以与图1中所示的情况相反地布置。
在下文中，说明现有扫描驱动器的问题以及用于解决问题的示例。
<传统结构>
图3是示出了现有扫描驱动器的一部分的示意性框图，以及图4是示出了图3中所示的发射信号生成电路的输入波形和输出波形的波形图。
如图3中所示，现有扫描驱动器的信号生成电路140A和140B包括：扫描信号生成电路140A，其用于输出用于导通或关断包括在子像素PXL中的开关晶体管的扫描信号；以及发射信号生成电路140B，其用于输出用于导通或关断包括在子像素PXL中的发射控制晶体管的发射信号。
扫描信号生成电路140A包括第一移位寄存器SR[1]和第二移位寄存器SR[2]以接收时钟信号并且基于时钟信号生成顺序扫描信号。发射信号生成电路140B包括第一反相器电路INV[1]以接收来自第三移位寄存器SR[3]和第四移位寄存器SR[4]的输出信号和时钟信号并且基于输出信号和时钟信号生成发射信号。扫描信号生成电路140A和发射信号生成电路140B的以上配置以多级形式布置以便驱动存在于每个线上的子像素PXL。
存在于一个线Line 1上的子像素PXL基于从第一移位寄存器SR[1]输出的第一扫描信号Scan 1Out、从第二移位寄存器SR[2]输出的第二扫描信号Scan 2 Out、以及从第一反相器电路INV[1]输出的发射信号EM Out而操作。
发射信号生成电路140B基于来自第三移位寄存器SR[3]的下拉晶体管的输出信号和来自第四移位寄存器SR[4]的上拉晶体管的输出信号来输出发射信号EM Out。
如图3和图4中所示，发射信号生成电路140B通过与从第四移位寄存器SR[4]的上拉晶体管输出的输出信号GIP4的上升沿同步来形成从自身输出的信号的上升沿。然后，发射信号生成电路140B通过与来自第三移位寄存器SR[3]的下拉晶体管的输出信号GIP3 Out的上升沿同步来形成关于从其自身输出的信号的下降沿。
由于以上构造，发射信号生成电路140B需要改变来自第四移位寄存器SR[4]的上拉晶体管的输出信号GIP4 Out，以便于执行从发射信号生成电路140B输出的发射信号EMOut的脉冲宽度的改变的PWM。
现有扫描驱动器的信号生成电路140A和140B包括四个移位寄存器和单个反相器以便驱动存在于单个线Line 1上的子像素。特别地，发射信号生成电路140B需要进一步包括两个另外的移位寄存器以便生成发射信号EM Out，从而增大电路复杂性和布局限制。
因此，由于电路复杂性和布局限制导致现有扫描驱动器难以确保设计余量，因此难以实现窄边框。
<第一实施例>
图5是示出了根据本公开的第一实施例的扫描驱动器的一部分的示意性框图，图6是示出了根据本公开的第一实施例的发射信号生成电路的图，图7是示出了图6中所示的发射信号生成电路的输入波形和输出波形的波形图，图8是根据本公开的第一实施例的扫描驱动器的模拟波形图，图9示出了根据本公开的第一实施例的发射信号生成电路的脉冲宽度调制和输出的波形图，以及图10是根据本公开的第一实施例的示例变型的发射信号生成电路的图。
如图5中所示，根据本公开的第一实施例的扫描驱动器的信号生成电路140A和140B包括：扫描信号生成电路140A，其用于输出用于导通或关断包括在子像素PXL中的开关晶体管的扫描信号；以及发射信号生成电路140B，其用于输出用于导通或关断包括在子像素PXL中的发射控制晶体管的发射信号。
扫描信号生成电路140A包括第一移位寄存器SR[1]和第二移位寄存器SR[2]以接收时钟信号CLK并且基于时钟信号CLK生成顺序扫描信号。发射信号生成电路140B包括第N个EM驱动器EMD[N]以接收时钟信号ECLK并且基于时钟信号ECLK生成发射信号。扫描信号生成电路140A和发射信号生成电路140B的以上配置以多级形式布置以便驱动存在于每个线上的子像素PXL。
存在于一个线Line 1上的子像素基于从第一移位寄存器SR[1]输出的第一扫描信号Scan 1 Out、从第二移位寄存器SR[2]输出的第二扫描信号Scan 2 Out、以及从第N个EM驱动器EMD[N]输出的第N发射信号EM[N]Out而操作。
根据本公开的第一实施例的扫描驱动器的信号生成电路140A和140B包括两个移位寄存器和单个EM驱动器以便驱动存在于一个线Line 1上的子像素PXL。在扫描信号生成电路140A中，移位寄存器相关地连接。然而，发射信号生成电路140B不需要另外的移位寄存器来生成发射信号EM Out，并且与现有扫描驱动器的配置相比，发射信号生成电路140B可以帮助减小电路复杂性和布局限制。
因此，与现有扫描驱动器相比，根据本公开的第一实施例的扫描驱动器降低电路复杂性并且克服布局限制，从而确保设计余量，并且因此使得能够解决实现窄边框所面临的挑战。另外，与现有扫描驱动器相比，根据本公开的第一实施例的扫描驱动器可以降低电路复杂性，从而确保足够的封装余量，并且因此改善装置可靠性。
为此，发射信号生成电路140B配置成基于时钟信号ECLK以及从扫描信号生成电路140A的第一移位寄存器SR[1]输出的输出信号Scan1 Out生成第N发射信号EM[N]Out。
如此，根据本公开的第一实施例的发射信号生成电路140B使用从布置在与现有扫描驱动器的移位寄存器的侧相对的侧的第一移位寄存器SR[1]输出的输出信号Scan1 Out。从第一移位寄存器SR[1]输出的输出信号Scan1 Out通过显示区AA被提供至发射信号生成电路140B。
同时，如图5所示，第二移位寄存器SR[2]布置在其上布置有第一移位寄存器SR[1]的线上。也就是说，第二移位寄存器SR[2]和第一移位寄存器SR[1]驱动同一线。
前述信号生成电路140A和140B基于不同相的时钟信号而操作。例如，被提供至扫描信号生成电路140A的时钟信号CLK可以包括至少四相，并且被提供至发射信号生成电路140B的时钟信号ECLK可以包括至少两相。然而，本公开的方面不限于此。
在下文中，描述根据本公开的第一实施例的发射信号生成电路140B的配置。发射信号生成电路140B可以基于位于第一移位寄存器之前的第(N-x)移位寄存器的输出信号(x为等于或大于1的整数)来操作。然而，在下面的描述中，发射信号生成电路140B被示为响应于第N移位寄存器的输出信号以及时钟信号而操作。
如图6中所示，发射信号生成电路140B包括用于控制对Q节点Q-node和QB节点QB-node进行充电和放电的第一电路EMDa、用于控制对Q节点Q-node和QB节点QB-node进行充电和放电的第二电路EMDb、以及用于通过发射信号生成电路140B的输出端EM Out输出逻辑高或逻辑低发射信号的第三电路EMDc。
第一电路EMDa包括第一晶体管T1、第二晶体管T2、第一电容器CE、第三晶体管AT3a、以及第三晶体管B T3b。第一晶体管T1配置成响应于时钟信号将Q节点Q-node充电至起始信号的电势。起始信号可以被通过布置在前一级的发射信号生成电路的输出端输出的信号来替代。第二晶体管T2配置成响应于起始信号将栅极低电压发送至第一电容器CE的另一端。第一电容器CE的所述另一端可以被定义为Q2节点Q2-node。第一电容器CE配置成通过使用时钟信号的自举(换言之，通过与时钟信号同步)来导通第三晶体管A T3a。第三晶体管AT3a配置成响应于Q2节点Q2-node的电势来将QB节点QB-node充电或放电至时钟信号的电势。第三晶体管B T3b配置成响应于Q节点Q-node的电势来将QB节点放电至栅极低电压。
第一晶体管T1配置成使得：第一晶体管T1的栅电极连接至第N时钟信号线(在本实施例中其被示为第一时钟信号线ECLK1)；第一晶体管T1的第一电极连接至起始信号线(其被示为存在于第一级中的发射信号生成电路)；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2配置成使得：第二晶体管T2的栅电极连接至起始信号线；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q2节点Q2-node。第一电容器CE配置成使得：第一电容器CE的一端连接至时钟信号线ECKL1并且第一电容器CE的另一端连接至Q2节点Q2-node。第三晶体管A T3a配置成使得：第三晶体管A T3a的栅电极连接至Q2节点Q2-node，第三晶体管A T3a的第一电极连接至第N时钟信号线ECKL1，并且第三晶体管A T3a的第二电极连接至QB节点QB-node。第三晶体管B T3b配置成使得：第三晶体管B T3b的栅电极连接至Q节点Q-node；第三晶体管B T3b的第一电极连接至栅极低电压线VGL；并且第三晶体管B T3b的第二电极连接至QB节点QB-node。
第二电路EMDb包括第四晶体管T4和第五晶体管T5。第四晶体管T4配置成响应于第N个移位寄存器的输出信号来将Q节点Q-node充电或放电至重置信号的电势。第五晶体管T5配置成响应于第N个移位寄存器的输出信号来将QB节点QB-node充电或放电至时钟信号的电势。
第四晶体管T4被配置成使得：第四晶体管T4的栅电极连接至第N个移位寄存器的输出端SRO；第四晶体管T4的第一电极连接至重置信号线ERST；并且第四晶体管T4的第二电极连接至Q节点Q-node。第五晶体管T5配置成使得：第五晶体管T5的栅电极连接至第N个移位寄存器的输出端SRO；第五晶体管T5的第一电极连接至第N个时钟信号线ECLK1；并且第五晶体管T5的第二电极连接至QB节点QB-node。
第三电路EMDc包括上拉晶体管Tpu、下拉晶体管Tpd和第二电容器CB。上拉晶体管Tpu配置成响应于Q节点Q-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极高电压。下拉晶体管Tpd配置成响应于QB节点QB-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极低电压。第二电容器CB配置成使得在发射信号生成电路140B的输出端EM Out中发生自举。
上拉晶体管Tpu配置成使得：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EM Out。下拉晶体管Tpd配置成使得：下拉晶体管Tpd的栅电极连接至QB节点QB-node；下拉晶体管Tpd的第一电极连接至栅极低电压线VGL；并且下拉晶体管Tpd的第二电极连接至发射信号生成电路140B的输出端EM Out。第二电容器CB配置成使得第二电容器CB的一端连接至Q节点Q-node并且第二电容器CB的另一端连接至发射信号生成电路140B的输出端EM Out。
在下文中，提供了关于根据本公开的第一实施例的发射信号生成电路140B的操作的描述。
如图6和图7中所示，当起始信号EVST刚好处于逻辑低并且第N个时钟信号ECLK1刚好处于逻辑高时，Q节点Q-node被保持在放电状态，而QB节点QB-node被保持在充电状态。此时，上拉晶体管Tpu关断且下拉晶体管Tpd导通。因此，在对应于逻辑低的栅极低电压处的发射信号从发射信号生成电路140B的输出端EM Out输出(参见区段①)。
当在对应于逻辑高的栅极高电压处的扫描信号从第N个移位寄存器的输出端SRO输出并且重置信号ERST刚好处于逻辑高时，Q节点Q-node暂时保持在充电状态而QB节点QB-node暂时保持在放电状态。此时，上拉晶体管Tpu导通且下拉晶体管Tpd关断。然后，当第N个时钟信号ECKL1刚好处于逻辑高时，Q节点Q-node变为放电状态而QB节点QB-node变为充电状态。此时，上拉晶体管Tpu关断且下拉晶体管Tpd导通。因而，在对应于逻辑高的栅极高电压处的发射信号从发射信号生成电路140B的输出端EM Out暂时输出(参见区段②)。
当在对应于逻辑低的栅极低电压处的扫描信号从第N个移位寄存器的输出端SRO输出且第N个时钟信号ECLK1刚好处于逻辑高时，Q节点Q-node保持在放电状态而QB节点QB-node保持在充电状态。此时，上拉晶体管Tpu关断且下拉晶体管Tpd导通。因而，在对应于逻辑低的栅极低电压处的发射信号从发射信号生成电路140B的输出端EM Out输出(参见区段③)。
当起始信号EVST刚好处于逻辑高且第N个时钟信号ECLK1刚好处于逻辑高时，Q节点Q-node变为充电状态而QB节点QB-node变为放电状态。然后，起始信号EVST恒定地保持在逻辑高且从第N个移位寄存器的输出端SRO输出的扫描信号恒定地保持在对应于逻辑低的栅极低电压处。此时，上拉晶体管Tpu导通并且下拉晶体管Tpd关断。因此，在对应于逻辑高的栅极高电压处的发射信号从发射信号生成电路140B的输出端EM Out输出(参见区段④)。
与第N时钟信号ECLK1一起看到的第(N+1)时钟信号ECLK2是提供至存在于下一级中的发射信号生成电路的时钟信号。将第N时钟信号ECLK1和第(N+1)时钟信号ECLK2一起示出在图7中的原因是：这是发射信号生成电路基于两相时钟信号操作的示例。
如图8的模拟结果所示，根据本公开的第一实施例的发射信号生成电路可以响应于起始信号EVST、第一时钟信号ECLK1、第二时钟信号ECLK2和重置信号ERST来输出针对每条线顺序输出的发射信号EM_OUT1至EM_OUT4。
如根据图9中的(a)与(b)之间的对比所发现的，可以只是通过调节作为时钟信号之一的起始信号EVST的脉冲宽度来调节从发射信号生成电路输出的发射信号EM Out的脉冲宽度。如通过上述操作特性所说明的，从发射信号生成电路输出的发射信号EM Out的脉冲宽度被调节成使得QB节点根据起始信号EVST的逻辑状态而保持在逻辑高或逻辑低处。
如图10所示，根据本公开的第一实施例的示例性变型的发射信号生成电路还包括在第一电路EMDa中的第六晶体管T6和在第三电路EMDc中的第七晶体管T7。
第六晶体管T6被配置成将QB节点QB-node放电至栅极低电压，使得输出可以响应于起始信号通过发射信号生成电路140B的输出端EM Out稳定地输出。第七晶体管T7被配置成将Q节点Q-node(物理地)划分成一侧及另一侧，使得输出可以响应于栅极高电压通过发射信号生成电路140B的输出端EM Out稳定地输出。
第六晶体管T6被配置成使得：第六晶体管T6的栅电极连接至起始信号线EVST；第六晶体管T6的第一电极连接至栅极低电压线VGL；第六晶体管T6的第二电极连接至QB节点QB-node。第七晶体管T7被配置成使得：第七晶体管T7的栅电极连接至栅极高电压线VGH；第七晶体管T7的第一电极连接至Q节点Q-node的与第四晶体管T4的第二电极相邻的一侧；以及第七晶体管T7的第二电极连接至Q节点Q-node的与第二电容器CB的一端相邻的另一侧。
根据本公开的第一实施例的示例性变型的发射信号生成电路与在第一实施例中所示的相同，不同之处在于还包括在第三电路EMDc中的第七晶体管T7。因此，关于发射信号生成电路的构造、连接和驱动方法的详细描述与在第一实施例中所示的相同，因而，在此不再提供。
根据本公开的第一实施例的发射信号生成电路可以使用具有相同的操作特性的各种电路来实现，即使其具有稍微不同的电路结构及连接关系也是如此。在下文中，描述具有与第一实施例的电路相同的操作特性的其他实施例。因而，省略关于操作特性的详细描述，将主要说明不同的实施例的电路结构和连接关系。
<第二实施例>
图11是示出了根据本公开的第二实施例的发射信号生成电路的图。
如图11所示，发射信号生成电路包括：用于控制Q节点Q-node和QB节点QB-node的充电及放电的第一电路EMDa；用于控制Q节点Q-node和QB节点QB-node的充电及放电的第二电路EMDb；以及用于通过发射信号生成电路140B的输出端EM Out输出逻辑高或逻辑低发射信号的第三电路EMDc。
第一电路EMDa包括第一晶体管T1、第二晶体管T2、第一电容器CE、第三晶体管AT3a、以及第三晶体管B T3b。第一晶体管T1被配置成响应于时钟信号将Q节点Q-node充电至起始信号的电势。起始信号可以由从布置在前一级处的发射信号生成电路的输出端输出的信号替代。第二晶体管T2被配置成响应于起始信号将栅极低电压传递至第一电容器CE的另一端。第一电容器CE的所述另一端可以被定义为Q2节点Q2-node。第一电容器CE被配置成通过使用时钟信号的自举(换言之，通过与时钟信号同步)来导通第三晶体管AT3a。第三晶体管AT3a配置成响应于Q2节点Q2-node的电势来将QB节点QB-node充电或放电至时钟信号的电势。第三晶体管B T3b配置成响应于Q节点Q-node的电势来将QB节点QB-node放电至栅极低电压。
第一晶体管T1配置成使得：第一晶体管T1的栅电极连接至第N时钟信号线(在本实施例中其被示为第一时钟信号线ECLK1)；第一晶体管T1的第一电极连接至起始信号线(其被示为存在于第一级中的发射信号生成电路)；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2配置成使得：第二晶体管T2的栅电极连接至起始信号线；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q2节点Q2-node。第一电容器CE配置成使得：第一电容器CE的一端连接至时钟信号线ECKL1并且第一电容器CE的另一端连接至Q2节点Q2-node。第三晶体管A T3a配置成使得：第三晶体管A T3a的栅电极连接至Q2节点Q2-node，第三晶体管A T3a的第一电极连接至第N时钟信号线ECKL1，并且第三晶体管A T3a的第二电极连接至QB节点QB-node。第三晶体管B T3b配置成使得：第三晶体管B T3b的栅电极连接至Q节点Q-node；第三晶体管B T3b的第一电极连接至栅极低电压线VGL；并且第三晶体管B T3b的第二电极连接至QB节点QB-node。
第二电路EMDb包括第四晶体管T4和第五晶体管T5。第四晶体管T4配置成响应于第N个移位寄存器的输出信号来将Q节点Q-node充电或放电至重置信号的电势。第五晶体管T5配置成响应于第N个移位寄存器的输出信号来将QB节点QB-node充电或放电至时钟信号的电势。
第四晶体管T4被配置成使得：第四晶体管T4的栅电极连接至第N个移位寄存器的输出端SRO；第四晶体管T4的第一电极连接至重置信号线ERST；并且第四晶体管T4的第二电极连接至第七晶体管T7的第一电极。第五晶体管T5配置成使得：第五晶体管T5的栅电极连接至第N个移位寄存器的输出端SRO；第五晶体管T5的第一电极连接至第N个时钟信号线ECLK1；并且第五晶体管T5的第二电极连接至QB节点QB-node。
第三电路EMDc包括上拉晶体管Tpu、第一下拉晶体管Tpda、第二下拉晶体管Tpdb、第二电容器CB、第七晶体管T7和第八晶体管T8。上拉晶体管Tpu配置成响应于Q节点Q-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极高电压。第一下拉晶体管Tpda和第二下拉晶体管Tpdb均被配置成响应于QB节点QB-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极低电压。第二电容器CB配置成使得在发射信号生成电路140B的输出端EM Out中发生自举。第七晶体管T7被配置成将Q节点Q-node(物理地)划分成一侧及另一侧，使得输出可以响应于栅极高电压通过发射信号生成电路140B的输出端EM Out稳定地输出。第八晶体管T8被配置成响应于发射信号生成电路140B的输出端EM Out的电势来使连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。
上拉晶体管Tpu配置成使得：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EM Out。第一下拉晶体管Tpda配置成使得：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EM Out。第二下拉晶体管Tpdb配置成使得：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。第二电容器CB配置成使得第二电容器CB的一端连接至Q节点Q-node并且第二电容器CB的另一端连接至发射信号生成电路140B的输出端EM Out。第七晶体管T7被配置成使得：第七晶体管T7的栅电极连接至栅极高电压线VGH；第七晶体管T7的第一电极连接至Q节点Q-node的与第四晶体管T4的第二电极相邻的一侧；以及第七晶体管T7的第二电极连接至Q节点Q-node的与第二电容器CB的一端相邻的另一侧。第八晶体管T8被配置成使得：第八晶体管T8的栅电极连接至发射信号生成电路140B的输出端EM Out；第八晶体管T8的第一电极连接至栅极高电压线VGH；并且第八晶体管T8的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。
<第三实施例>
图12是示出了根据本公开的第三实施例的发射信号生成电路的图。
如图12所示，发射信号生成电路140B包括：用于控制Q节点Q-node和QB节点QB-node的充电及放电的第一电路EMDa；用于控制Q节点Q-node和QB节点QB-node的充电及放电的第二电路EMDb；以及用于通过发射信号生成电路140B的输出端EM Out输出逻辑高或逻辑低发射信号的第三电路EMDc。
第一电路EMDa包括第一晶体管T1、第二晶体管T2、第一电容器CE、第三晶体管AT3a、以及第三晶体管B T3b。第一晶体管T1被配置成响应于时钟信号将Q节点Q-node充电至起始信号的电势。起始信号可以由通过位于前一级处的发射信号生成电路的输出端输出的信号替代。第二晶体管T2被配置成响应于起始信号将栅极低电压发送至第一电容器CE的另一端。第一电容器CE的所述另一端可以被定义为Q2节点Q2-node。第一电容器CE被配置成通过使用时钟信号的自举(换言之，通过与时钟信号同步)来导通第三晶体管A T3a。第三晶体管A T3a配置成响应于Q2节点Q2-node的电势来将QB节点QB-node充电或放电至时钟信号的电势。第三晶体管B T3b配置成响应于Q节点Q-node的电势来将QB节点放电至栅极低电压。
第一晶体管T1配置成使得：第一晶体管T1的栅电极连接至第N时钟信号线(在本实施例中其被示为第一时钟信号线ECLK1)；第一晶体管T1的第一电极连接至起始信号线(其被示为存在于第一级中的发射信号生成电路)；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2配置成使得：第二晶体管T2的栅电极连接至起始信号线；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q2节点Q2-node。第一电容器CE配置成使得：第一电容器CE的一端连接至时钟信号线ECKL1并且第一电容器CE的另一端连接至Q2节点Q2-node。第三晶体管A T3a配置成使得：第三晶体管A T3a的栅电极连接至Q2节点Q2-node，第三晶体管A T3a的第一电极连接至第N时钟信号线ECKL1，并且第三晶体管A T3a的第二电极连接至QB节点QB-node。第三晶体管B T3b配置成使得：第三晶体管B T3b的栅电极连接至Q节点Q-node；第三晶体管B T3b的第一电极连接至栅极低电压线VGL；并且第三晶体管B T3b的第二电极连接至QB节点QB-node。
第二电路EMDb包括第四晶体管T4、第五晶体管T5以及第三电容器CQB。第四晶体管T4配置成响应于第N个移位寄存器的输出信号来将Q节点Q-node充电或放电至重置信号的电势。第五晶体管T5配置成响应于第N个移位寄存器的输出信号来将QB节点QB-node充电或放电至时钟信号的电势。第三电容器CQB被配置成将QB节点QB-node的电势保持在逻辑高或逻辑低，使得发射信号可以通过发射信号生成电路140B的输出端EM Out稳定地输出。
第四晶体管T4被配置成使得：第四晶体管T4的栅电极连接至第N个移位寄存器的输出端SRO；第四晶体管T4的第一电极连接至重置信号线ERST；并且第四晶体管T4的第二电极连接至Q节点Q-node。第五晶体管T5配置成使得：第五晶体管T5的栅电极连接至第N个移位寄存器的输出端SRO；第五晶体管T5的第一电极连接至第N个时钟信号线ECLK1；并且第五晶体管T5的第二电极连接至QB节点QB-node。第三电容器CQB被配置成使得第三电容器CQB的一端连接至QB节点QB-node且第三电容器CQB的另一端连接至栅极低电压线VGL。
第三电路EMDc包括上拉晶体管Tpu、第一下拉晶体管Tpda、第二下拉晶体管Tpdb、第二电容器CB以及第八晶体管T8。上拉晶体管Tpu配置成响应于Q节点Q-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极高电压。第一下拉晶体管Tpda和第二下拉晶体管Tpdb均被配置成响应于QB节点QB-node的电势通过发射信号生成电路140B的输出端EMOut输出栅极低电压。第二电容器CB配置成使得在发射信号生成电路140B的输出端EM Out中发生自举。第八晶体管T8被配置成响应于发射信号生成电路140B的输出端EM Out的电势来使连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。
上拉晶体管Tpu配置成使得：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EM Out。第一下拉晶体管Tpda配置成使得：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EM Out。第二下拉晶体管Tpdb配置成使得：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。第二电容器CB配置成使得第二电容器CB的一端连接至Q节点Q-node并且第二电容器CB的另一端连接至发射信号生成电路140B的输出端EM Out。第八晶体管T8被配置成使得：第八晶体管T8的栅电极连接至发射信号生成电路140B的输出端EM Out；第八晶体管T8的第一电极连接至栅极高电压线VGH；并且第八晶体管T8的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。
<第四实施例>
图13是示出了根据本公开的第四实施例的发射信号生成电路的图。
如图13所示，发射信号生成电路140B包括：用于控制Q节点Q-node和QB节点QB-node的充电及放电的第一电路EMDa；用于控制Q节点Q-node和QB节点QB-node的充电及放电的第二电路EMDb；以及用于通过发射信号生成电路140B的输出端EM Out输出逻辑高或逻辑低发射信号的第三电路EMDc。
第一电路EMDa包括第一晶体管T1、第二晶体管T2、第一电容器CE、第三晶体管AT3a以及第三晶体管B T3b。第一晶体管T1被配置成响应于时钟信号将Q节点Q-node充电至起始信号的电势。起始信号可以由通过位于前一级处的发射信号生成电路的输出端输出的信号替代。第二晶体管T2被配置成响应于起始信号将栅极低电压发送至第一电容器CE的另一端。第一电容器CE的所述另一端可以被定义为Q2节点Q2-node。第一电容器CE被配置成通过使用时钟信号的自举(换言之，通过与时钟信号同步)来导通第三晶体管A T3a。第三晶体管A T3a配置成响应于Q2节点Q2-node的电势来将QB节点QB-node充电或放电至时钟信号的电势。第三晶体管B T3b配置成响应于Q节点Q-node的电势来将QB节点放电至栅极低电压。
第一晶体管T1配置成使得：第一晶体管T1的栅电极连接至第N时钟信号线(在本实施例中其被示为第一时钟信号线ECLK1)；第一晶体管T1的第一电极连接至起始信号线(其被示为存在于第一级中的发射信号生成电路)；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2配置成使得：第二晶体管T2的栅电极连接至起始信号线；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q2节点Q2-node。第一电容器CE配置成使得：第一电容器CE的一端连接至时钟信号线ECKL1并且第一电容器CE的另一端连接至Q2节点Q2-node。第三晶体管A T3a配置成使得：第三晶体管A T3a的栅电极连接至Q2节点Q2-node，第三晶体管A T3a的第一电极连接至第N时钟信号线ECKL1，并且第三晶体管A T3a的第二电极连接至QB节点QB-node。第三晶体管B T3b配置成使得：第三晶体管B T3b的栅电极连接至Q节点Q-node；第三晶体管B T3b的第一电极连接至栅极低电压线VGL；并且第三晶体管B T3b的第二电极连接至QB节点QB-node。
第二电路EMDb包括第四晶体管T4a至T4c、第五晶体管T5以及第三电容器CQB。第四晶体管T4a至T4c均配置成响应于第N个移位寄存器的输出信号和栅极高电压来将Q节点Q-node充电至栅极高电压。第五晶体管T5配置成响应于第N个移位寄存器的输出信号来将QB节点QB-node充电或放电至时钟信号的电势。第三电容器CQB被配置成将QB节点QB-node的电势保持在逻辑高或逻辑低，使得发射信号可以通过发射信号生成电路140B的输出端EMOut稳定地输出。
第四晶体管A T4a被配置成使得：第四晶体管A T4a的栅电极连接至第N移位寄存器的输出端SRO；第四晶体管A T4a的第一电极连接至栅极高电压线VGH；以及第四晶体管AT4a的第二电极连接至第四晶体管B T4b的第一电极。第四晶体管B T4b被配置成使得：第四晶体管B T4b的栅电极连接至第四晶体管C T4c的第二电极；第四晶体管B T4b的第一电极连接至第四晶体管A T4a的第二电极；以及第四晶体管B T4b的第二电极连接至Q节点Q-node。第四晶体管C T4c被配置成使得：第四晶体管C T4c的栅电极连接至栅极高电压线VGH；第四晶体管C T4c的第一电极连接至重置信号线ERST；以及第四晶体管C T4c的第二电极连接至第四晶体管B T4b的栅电极。第五晶体管T5配置成使得：第五晶体管T5的栅电极连接第四晶体管C T4c的第二电极(或者第四晶体管B T4b的栅电极)；第五晶体管T5的第一电极连接至第N个时钟信号线ECLK1；并且第五晶体管T5的第二电极连接至QB节点QB-node。第三电容器CQB被配置成使得第三电容器CQB的一端连接至QB节点QB-node且第三电容器CQB的另一端连接至栅极低电压线VGL。
第三电路EMDc包括上拉晶体管Tpu、第一下拉晶体管Tpda、第二下拉晶体管Tpdb、第二电容器CB以及第八晶体管T8。上拉晶体管Tpu配置成响应于Q节点Q-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极高电压。第一下拉晶体管Tpda和第二下拉晶体管Tpdb均被配置成响应于QB节点QB-node的电势通过发射信号生成电路140B的输出端EMOut输出栅极低电压。第二电容器CB配置成使得在发射信号生成电路140B的输出端EM Out中发生自举。第八晶体管T8被配置成响应于发射信号生成电路140B的输出端EM Out的电势来使连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。
上拉晶体管Tpu配置成使得：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EM Out。第一下拉晶体管Tpda配置成使得：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EM Out。第二下拉晶体管Tpdb配置成使得：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。第二电容器CB配置成使得第二电容器CB的一端连接至Q节点Q-node并且第二电容器CB的另一端连接至发射信号生成电路140B的输出端EM Out。第八晶体管T8被配置成使得：第八晶体管T8的栅电极连接至发射信号生成电路140B的输出端EM Out；第八晶体管T8的第一电极连接至栅极高电压线VGH；并且第八晶体管T8的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。
<第五实施例>
图14是示出了根据本公开的第五实施例的发射信号生成电路的图。
如图14所示，发射信号生成电路140B包括：用于控制Q节点Q-node和QB节点QB-node的充电及放电的第一电路EMDa；用于控制Q节点Q-node和QB节点QB-node的充电及放电的第二电路EMDb；以及用于通过发射信号生成电路140B的输出端EM Out输出逻辑高或逻辑低发射信号的第三电路EMDc。
第一电路EMDa包括第一晶体管T1、第二晶体管T2、第一电容器CE、第三晶体管AT3a以及第三晶体管B T3b。第一晶体管T1被配置成响应于时钟信号将Q节点Q-node充电至起始信号的电势。起始信号可以由通过位于前一级处的发射信号生成电路的输出端输出的信号替代。第二晶体管T2被配置成响应于起始信号将栅极低电压发送至第一电容器CE的另一端。第一电容器CE的所述另一端可以被定义为Q2节点Q2-node。第一电容器CE被配置成通过使用时钟信号的自举(换言之，通过与时钟信号同步)来导通第三晶体管A T3a。第三晶体管A T3a配置成响应于Q2节点Q2-node的电势来将QB节点QB-node充电或放电至时钟信号的电势。第三晶体管B T3b配置成响应于Q节点Q-node的电势来将QB节点放电至栅极低电压。
第一晶体管T1配置成使得：第一晶体管T1的栅电极连接至第N时钟信号线(在本实施例中其被示为第一时钟信号线ECLK1)；第一晶体管T1的第一电极连接至起始信号线(其被示为存在于第一级中的发射信号生成电路)；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2配置成使得：第二晶体管T2的栅电极连接至起始信号线；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q2节点Q2-node。第一电容器CE配置成使得：第一电容器CE的一端连接至时钟信号线ECKL1并且第一电容器CE的另一端连接至Q2节点Q2-node。第三晶体管A T3a配置成使得：第三晶体管A T3a的栅电极连接至Q2节点Q2-node，第三晶体管A T3a的第一电极连接至第N时钟信号线ECKL1，并且第三晶体管A T3a的第二电极连接至QB节点QB-node。第三晶体管B T3b配置成使得：第三晶体管B T3b的栅电极连接至Q节点Q-node；第三晶体管B T3b的第一电极连接至栅极低电压线VGL；并且第三晶体管B T3b的第二电极连接至QB节点QB-node。
第二电路EMDb包括第四晶体管T4a和T4b、第五晶体管T5以及第三电容器CQB。第四晶体管T4a和T4b均配置成响应于第N个移位寄存器的输出信号和重置信号来将Q节点Q-node充电至栅极高电压。第五晶体管T5配置成响应于第N个移位寄存器的输出信号来将QB节点QB-node充电或放电至时钟信号的电势。第三电容器CQB被配置成将QB节点QB-node的电势保持在逻辑高或逻辑低，使得发射信号可以通过发射信号生成电路140B的输出端EMOut稳定地输出。
第四晶体管A T4a被配置成使得：第四晶体管A T4a的栅电极连接至第N移位寄存器的输出端SRO；第四晶体管A T4a的第一电极连接至栅极高电压线VGH；以及第四晶体管AT4a的第二电极连接至第四晶体管B T4b的第一电极。第四晶体管B T4b被配置成使得：第四晶体管B T4b的栅电极连接至重置信号线ERST；第四晶体管B T4b的第一电极连接至第四晶体管A T4a的第二电极；以及第四晶体管B T4b的第二电极连接至Q节点Q-node。第五晶体管T5配置成使得：第五晶体管T5的栅电极连接重置信号线ERST；第五晶体管T5的第一电极连接至第N个时钟信号线ECLK1；并且第五晶体管T5的第二电极连接至QB节点QB-node。第三电容器CQB被配置成使得第三电容器CQB的一端连接至QB节点QB-node且第三电容器CQB的另一端连接至栅极低电压线VGL。
第三电路EMDc包括上拉晶体管Tpu、第一下拉晶体管Tpda、第二下拉晶体管Tpdb、第二电容器CB以及第八晶体管T8。上拉晶体管Tpu配置成响应于Q节点Q-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极高电压。第一下拉晶体管Tpda和第二下拉晶体管Tpdb均被配置成响应于QB节点QB-node的电势通过发射信号生成电路140B的输出端EMOut输出栅极低电压。第二电容器CB配置成使得在发射信号生成电路140B的输出端EM Out中发生自举。第八晶体管T8被配置成响应于发射信号生成电路140B的输出端EM Out的电势来使连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。
上拉晶体管Tpu配置成使得：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EM Out。第一下拉晶体管Tpda配置成使得：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EM Out。第二下拉晶体管Tpdb配置成使得：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。第二电容器CB配置成使得第二电容器CB的一端连接至Q节点Q-node并且第二电容器CB的另一端连接至发射信号生成电路140B的输出端EM Out。第八晶体管T8被配置成使得：第八晶体管T8的栅电极连接至发射信号生成电路140B的输出端EM Out；第八晶体管T8的第一电极连接至栅极高电压线VGH；并且第八晶体管T8的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。
<第六实施例>
图15是示出了根据本公开的第六实施例的发射信号生成电路的图。
如图15所示，发射信号生成电路140B包括：用于控制Q节点Q-node和QB节点QB-node的充电及放电的第一电路EMDa；用于控制Q节点Q-node和QB节点QB-node的充电及放电的第二电路EMDb；以及用于通过发射信号生成电路140B的输出端EM Out输出逻辑高或逻辑低发射信号的第三电路EMDc。
第一电路EMDa包括第一晶体管T1、第二晶体管T2、第一电容器CE、第三晶体管AT3a以及第三晶体管B T3b。第一晶体管T1被配置成响应于时钟信号将Q节点Q-node充电至起始信号的电势。起始信号可以由通过位于前一级处的发射信号生成电路的输出端输出的信号替代。第二晶体管T2被配置成响应于起始信号将栅极低电压发送至第一电容器CE的另一端。第一电容器CE的所述另一端可以被定义为Q2节点Q2-node。第一电容器CE被配置成通过使用时钟信号的自举(换言之，通过与时钟信号同步)来导通第三晶体管A T3a。第三晶体管A T3a配置成响应于Q2节点Q2-node的电势来将QB节点QB-node充电或放电至时钟信号的电势。第三晶体管B T3b配置成响应于Q节点Q-node的电势来将QB节点放电至栅极低电压。
第一晶体管T1配置成使得：第一晶体管T1的栅电极连接至第N时钟信号线(在本实施例中其被示为第一时钟信号线ECLK1)；第一晶体管T1的第一电极连接至起始信号线(其被示为存在于第一级中的发射信号生成电路)；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2配置成使得：第二晶体管T2的栅电极连接至起始信号线；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q2节点Q2-node。第一电容器CE配置成使得：第一电容器CE的一端连接至时钟信号线ECKL1并且第一电容器CE的另一端连接至Q2节点Q2-node。第三晶体管A T3a配置成使得：第三晶体管A T3a的栅电极连接至Q2节点Q2-node，第三晶体管A T3a的第一电极连接至第N时钟信号线ECKL1，并且第三晶体管A T3a的第二电极连接至QB节点QB-node。第三晶体管B T3b配置成使得：第三晶体管B T3b的栅电极连接至Q节点Q-node；第三晶体管B T3b的第一电极连接至栅极低电压线VGL；并且第三晶体管B T3b的第二电极连接至QB节点QB-node。
第二电路EMDb包括第四晶体管T4a至T4c、第五晶体管T5以及第三电容器CQB。第四晶体管T4a至T4c均配置成响应于第N个移位寄存器的输出信号和栅极高电压来将Q节点Q-node充电至栅极高电压。第五晶体管T5配置成响应于第N个移位寄存器的输出信号来将QB节点QB-node充电或放电至时钟信号的电势。第三电容器CQB被配置成将QB节点QB-node的电势保持在逻辑高或逻辑低，使得发射信号可以通过发射信号生成电路140B的输出端EMOut稳定地输出。
第四晶体管A T4a被配置成使得：第四晶体管A T4a的栅电极连接至第N移位寄存器的输出端SRO；第四晶体管A T4a的第一电极连接至栅极高电压线VGH；以及第四晶体管AT4a的第二电极连接至第四晶体管B T4b的第一电极。第四晶体管B T4b被配置成使得：第四晶体管B T4b的栅电极连接至第四晶体管C T4c的第二电极；第四晶体管B T4b的第一电极连接至第四晶体管A T4a的第二电极；以及第四晶体管B T4b的第二电极连接至Q节点Q-node。第四晶体管C T4c被配置成使得：第四晶体管C T4c的栅电极连接至栅极高电压线VGH；第四晶体管C T4c的第一电极连接至重置信号线ERST；以及第四晶体管C T4c的第二电极连接至第四晶体管B T4b的栅电极。第五晶体管T5配置成使得：第五晶体管T5的栅电极连接第N移位寄存器的输出端SRO；第五晶体管T5的第一电极连接至第N个时钟信号线ECLK1；并且第五晶体管T5的第二电极连接至QB节点QB-node。第三电容器CQB被配置成使得第三电容器CQB的一端连接至QB节点QB-node且第三电容器CQB的另一端连接至栅极低电压线VGL。
第三电路EMDc包括上拉晶体管Tpu、第一下拉晶体管Tpda、第二下拉晶体管Tpdb、第二电容器CB以及第八晶体管T8。上拉晶体管Tpu配置成响应于Q节点Q-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极高电压。第一下拉晶体管Tpda和第二下拉晶体管Tpdb均被配置成响应于QB节点QB-node的电势通过发射信号生成电路140B的输出端EMOut输出栅极低电压。第二电容器CB配置成使得在发射信号生成电路140B的输出端EM Out中发生自举。第八晶体管T8被配置成响应于发射信号生成电路140B的输出端EM Out的电势来使连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。
上拉晶体管Tpu配置成使得：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EM Out。第一下拉晶体管Tpda配置成使得：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EM Out。第二下拉晶体管Tpdb配置成使得：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。第二电容器CB配置成使得第二电容器CB的一端连接至Q节点Q-node并且第二电容器CB的另一端连接至发射信号生成电路140B的输出端EM Out。第八晶体管T8被配置成使得：第八晶体管T8的栅电极连接至发射信号生成电路140B的输出端EM Out；第八晶体管T8的第一电极连接至栅极高电压线VGH；并且第八晶体管T8的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。
<第七实施例>
图16是示出了根据本公开的第七实施例的发射信号生成电路的图。
如图16所示，发射信号生成电路140B包括：用于控制Q节点Q-node和QB节点QB-node的充电及放电的第一电路EMDa；用于控制Q节点Q-node和QB节点QB-node的充电及放电的第二电路EMDb；以及用于通过发射信号生成电路140B的输出端EM Out输出逻辑高或逻辑低发射信号的第三电路EMDc。
第一电路EMDa包括第一晶体管T1、第二晶体管T2、第一电容器CE、第三晶体管AT3a以及第三晶体管B T3b。第一晶体管T1被配置成响应于时钟信号将Q节点Q-node充电至起始信号的电势。起始信号可以由通过位于前一级处的发射信号生成电路的输出端输出的信号替代。第二晶体管T2被配置成响应于起始信号将栅极低电压发送至第一电容器CE的另一端。第一电容器CE的所述另一端可以被定义为Q2节点Q2-node。第一电容器CE被配置成通过使用时钟信号的自举(换言之，通过与时钟信号同步)来导通第三晶体管A T3a。第三晶体管A T3a配置成响应于Q2节点Q2-node的电势来将QB节点QB-node充电或放电至时钟信号的电势。第三晶体管B T3b配置成响应于Q节点Q-node的电势来将QB节点放电至栅极低电压。
第一晶体管T1配置成使得：第一晶体管T1的栅电极连接至第N时钟信号线(在本实施例中其被示为第一时钟信号线ECLK1)；第一晶体管T1的第一电极连接至起始信号线(其被示为存在于第一级中的发射信号生成电路)；并且第一晶体管T1的第二电极连接至Q节点Q-node。第二晶体管T2配置成使得：第二晶体管T2的栅电极连接至起始信号线；第二晶体管T2的第一电极连接至栅极低电压线VGL；并且第二晶体管T2的第二电极连接至Q2节点Q2-node。第一电容器CE配置成使得：第一电容器CE的一端连接至时钟信号线ECKL1并且第一电容器CE的另一端连接至Q2节点Q2-node。第三晶体管A T3a配置成使得：第三晶体管A T3a的栅电极连接至Q2节点Q2-node，第三晶体管A T3a的第一电极连接至第N时钟信号线ECKL1，并且第三晶体管A T3a的第二电极连接至QB节点QB-node。第三晶体管B T3b配置成使得：第三晶体管B T3b的栅电极连接至Q节点Q-node；第三晶体管B T3b的第一电极连接至栅极低电压线VGL；并且第三晶体管B T3b的第二电极连接至QB节点QB-node。
第二电路EMDb包括第四晶体管T4a和T4b、第五晶体管T5以及第三电容器CQB。第四晶体管T4a和T4b均配置成响应于第N个移位寄存器的输出信号和重置信号来将Q节点Q-node充电至栅极高电压。第五晶体管T5配置成响应于第N个移位寄存器的输出信号来将QB节点QB-node充电或放电至时钟信号的电势。第三电容器CQB被配置成将QB节点QB-node的电势保持在逻辑高或逻辑低，使得发射信号可以通过发射信号生成电路140B的输出端EMOut稳定地输出。
第四晶体管A T4a被配置成使得：第四晶体管A T4a的栅电极连接至重置信号线ERST；第四晶体管A T4a的第一电极连接至栅极高电压线VGH；以及第四晶体管A T4a的第二电极连接至第四晶体管B T4b的第一电极。第四晶体管B T4b被配置成使得：第四晶体管BT4b的栅电极连接至第N移位寄存器的输出端SRO；第四晶体管B T4b的第一电极连接至第四晶体管A T4a的第二电极；以及第四晶体管B T4b的第二电极连接至Q节点Q-node。第五晶体管T5配置成使得：第五晶体管T5的栅电极连接至重置信号线ERST；第五晶体管T5的第一电极连接至第N个时钟信号线ECLK1；并且第五晶体管T5的第二电极连接至QB节点QB-node。第三电容器CQB被配置成使得第三电容器CQB的一端连接至QB节点QB-node且第三电容器CQB的另一端连接至栅极低电压线VGL。
第三电路EMDc包括上拉晶体管Tpu、第一下拉晶体管Tpda、第二下拉晶体管Tpdb、第二电容器CB以及第八晶体管T8。上拉晶体管Tpu配置成响应于Q节点Q-node的电势通过发射信号生成电路140B的输出端EM Out输出栅极高电压。第一下拉晶体管Tpda和第二下拉晶体管Tpdb均被配置成响应于QB节点QB-node的电势通过发射信号生成电路140B的输出端EMOut输出栅极低电压。第二电容器CB配置成使得在发射信号生成电路140B的输出端EM Out中发生自举。第八晶体管T8配置成响应于发射信号生成电路140B的输出端EM Out的电势来使连接至下拉晶体管Tpda和Tpdb的电极的节点稳定。
上拉晶体管Tpu配置成使得：上拉晶体管Tpu的栅电极连接至Q节点Q-node；上拉晶体管Tpu的第一电极连接至栅极高电压线VGH；并且上拉晶体管Tpu的第二电极连接至发射信号生成电路140B的输出端EM Out。第一下拉晶体管Tpda配置成使得：第一下拉晶体管Tpda的栅电极连接至QB节点QB-node；第一下拉晶体管Tpda的第一电极连接至第二下拉晶体管Tpdb的第二电极；并且第一下拉晶体管Tpda的第二电极连接至发射信号生成电路140B的输出端EM Out。第二下拉晶体管Tpdb配置成使得：第二下拉晶体管Tpdb的栅电极连接至QB节点QB-node；第二下拉晶体管Tpdb的第一电极连接至栅极低电压线VGL；并且第二下拉晶体管Tpdb的第二电极连接至第一下拉晶体管Tpda的第一电极。第二电容器CB配置成使得第二电容器CB的一端连接至Q节点Q-node并且第二电容器CB的另一端连接至发射信号生成电路140B的输出端EM Out。第八晶体管T8被配置成使得：第八晶体管T8的栅电极连接至发射信号生成电路140B的输出端EM Out；第八晶体管T8的第一电极连接至栅极高电压线VGH；并且第八晶体管T8的第二电极连接至位于第一下拉晶体管Tpda的第一电极与第二下拉晶体管Tpdb的第二电极之间的节点。
上述扫描驱动器可以被应用于通过在下面的电路结构中的子像素来实现的显示装置。
图17是示出了图2中所示的子像素的细节的图，以及图18是示出了根据本公开的扫描驱动器的输出波形以及驱动晶体管的节点电压的波形图。
在下文中，描述了根据本公开的实施例的子像素的电路结构。
如图17中所示，子像素具有包括四个晶体管、两个存储电容器以及OLED的电路结构。所述四个晶体管包括开关晶体管SWT、发射控制晶体管EMT、驱动晶体管DRT以及感测晶体管SNT。所述两个存储电容器包括第一存储电容器CST以及第二存储电容器CDT。
开关晶体管SWT配置成将参考电压Ref或数据电压Data传递至第一存储电容器CST的一端。开关晶体管SWT配置成使得：开关晶体管SWT的栅电极连接至第一扫描线Scan1；开关晶体管SWT的第一电极连接至数据线DL；并且开关晶体管SWT的第二电极连接至第一存储电容器CST的一端以及连接至驱动晶体管DRT的栅电极。
发射控制晶体管EMT配置成对提供第一功率进行控制以控制OLED的实际发射持续时间。发射控制晶体管EMT配置成使得：发射控制晶体管EMT的栅电极连接至发射信号线EM；发射控制晶体管EMT的第一电极连接至第一电力线VDD；并且发射控制晶体管EMT的第二电极连接至驱动晶体管DRT的第一电极。
驱动晶体管DRT配置成响应于存储在第一存储电容器CST中的数据电压生成驱动电流，驱动电流使OLED发光。驱动晶体管DRT配置成使得：驱动晶体管DRT的栅电极连接至第一存储电容器CST的一端；驱动晶体管DRT的第一电极连接至发射控制晶体管EMT的第二电极；并且驱动晶体管DRT的第二电极连接至OLED的阳极电极。
感测晶体管SNT配置成将初始电压Vini提供至感测节点以不仅执行初始化而且感测驱动晶体管DRT和OLED的特性(例如，阈值电压和电流迁移率)。感测晶体管SNT配置成使得：感测晶体管SNT的栅电极连接至第二扫描线Scan2；感测晶体管SNT的第一电极连接至感测线SL；并且感测晶体管SNT的第二电极连接至驱动晶体管DRT的第二电极、OLED的阳极电极、以及与第一存储电容器CST连接的感测节点。
第一存储电容器CST配置成将所存储的数据电压传递至驱动晶体管DRT的栅电极。第一存储电容器CST配置成使得：第一存储电容器CST的一端连接至驱动晶体管DRT的栅电极；并且另一端连接至感测节点。
第二存储电容器CDT配置成通过如下方式来提高驱动电流的驱动效率：当参考电压Ref改变成数据电压Data时，源电极的变化通过驱动晶体管DRT的栅电极的变化来反映。第二存储电容器CDT配置成使得：第二存储电容器CDT的一端连接至第一电力线VDD；并且第二存储电容器CDT的另一端连接至驱动晶体管DRT的第二电极。
OLED配置成响应于由驱动晶体管DRT生成的驱动电流而发射光。OLED配置成使得：OLED的阳极电极连接至感测节点，并且OLED的阴极电极连接至第二电力线VSS。
在下文中，描述了根据本公开的实施例的子像素的操作。
如图17和图18中所示，发射信号em保持在逻辑低处，并且在栅极高电压处的第二扫描信号Scan 2通过第二移位寄存器的输出端SRO[2]输出。然后，驱动晶体管DRT的感测节点(或者源极节点)被初始化为初始电压Vini(参见区段①)。
发射信号em保持在逻辑低处，在栅极高电压处的第一扫描信号Scan1通过第一移位寄存器的输出端SRO[1]输出，然后发射信号em改变为逻辑高(第一发射信号)。然后，驱动晶体管DRT执行采样(例如，阈值电压的采样)(参见区段②)。
在栅极高电压处的第一扫描信号Scan 1(其通过第一移位寄存器的输出端SRO[1]输出)被保持，并且发射信号em改变为逻辑低。然后，通过数据线DL提供的参考电压Vref改变为数据电压Data并且被编程至第一存储电容器CST(参见区段③)。
在栅极低电压处的第一扫描信号Scan 1通过第一移位寄存器的输出端SRO[N]输出，并且发射信号em改变为逻辑高(第二发射信号)。然后，驱动晶体管DRT响应于被编程至第一存储电容器CST的数据电压Data来生成驱动电流，并且OLED响应于驱动电流发光(参见区段④)。
上述子像素需要具有至少两个逻辑高区段的发射信号以便执行采样操作②和发射操作④。发射操作④中的发射信号em通过根据本公开的第一实施例的扫描驱动器的发射信号生成电路来生成。
在图18中所示的示例中，发射信号em被生成为具有第一信号和第二信号，第一信号具有短逻辑高区段，第二信号具有比第一信号的逻辑高区段长的逻辑高区段。另外，在图18中所示的示例中，第一扫描信号Scan1的逻辑高区段与第二扫描信号Scan 2的逻辑高区段部分地交叠，并且发射信号em的第一逻辑高区段与第一扫描信号Scan 1的逻辑低区段交叠。然而，图18中所示的波形仅是示例，并且其可以随着时钟信号和重置信号而变化。
如上所述，本公开可以消除对于被设置在显示装置中以生成发射信号的另外的移位寄存器的需求，从而降低了电路复杂性和布局限制。因此，本公开可以减小扫描驱动器的电路复杂性，从而克服布局限制并且确保充足的设计余量，以改善实现窄边框的困难。另外，本公开可以降低扫描驱动器的电路复杂性，从而确保充足的封装余量，以提高装置可靠性。此外，本公开能够借助于时钟信号调整发射信号的脉冲宽度从而减小横向电流、充分调整初始时间并且因此使得能够进行稳定的驱动操作。

Claims (17)

1.一种显示装置，包括：
在显示区显示图像的显示面板；以及
扫描驱动器，其包括在所述显示面板的第一侧上的扫描信号生成电路以及在所述显示面板的第二侧上的发射信号生成电路，所述第二侧在沿着扫描线行进的方向上与所述第一侧相对，
其中，所述扫描信号生成电路包括基于第一时钟信号和第二时钟信号顺序地生成第一扫描信号和第二扫描信号的第一移位寄存器电路和第二移位寄存器电路，并且所述第一移位寄存器电路向在所述第一侧上的扫描线输出所述第一扫描信号，并且
其中，所述发射信号生成电路响应于外部时钟信号而向所述显示面板的显示区输出具有至少两个逻辑高区段的发射信号，并且直接从在所述第二侧上的穿过所述显示区行进的扫描线接收所述第一扫描信号。
2.根据权利要求1所述的显示装置，其中，所述发射信号生成电路包括：
第一电路，其被配置成包括控制对Q节点和QB节点进行充电和放电的第一晶体管至第三晶体管以及第一电容器；
第二电路，其被配置成包括控制对Q节点和QB节点进行充电和放电的第四晶体管和第五晶体管；
第三电路，其被配置成包括通过所述发射信号生成电路的输出端来输出逻辑高或逻辑低发射信号的上拉晶体管、下拉晶体管和第二电容器；
其中，所述上拉晶体管的栅电极连接至所述Q节点，所述下拉晶体管的栅电极连接至所述QB节点。
3.根据权利要求2所述的显示装置，其中，所述第一电路包括：
所述第一晶体管，其被配置成使得：所述第一晶体管的栅电极连接至第N时钟信号线；所述第一晶体管的第一电极连接至起始信号线；以及所述第一晶体管的第二电极连接至所述Q节点；
所述第二晶体管，其被配置成使得：所述第二晶体管的栅电极连接至起始信号线；所述第二晶体管的第一电极连接至栅极低电压线；以及所述第二晶体管的第二电极连接至Q2节点；
所述第一电容器，其被配置成使得所述第一电容器的一端连接至时钟信号线且所述第一电容器的另一端连接至所述Q2节点；以及
第三晶体管，其被配置成包括第三晶体管A和第三晶体管B，其中所述第三晶体管A被配置成使得：所述第三晶体管A的栅电极连接至所述Q2节点；所述第三晶体管A的第一电极连接至所述第N时钟信号线；以及所述第三晶体管A的第二电极连接至所述QB节点；而所述第三晶体管B被配置成使得：所述第三晶体管B的栅电极连接至所述Q节点；所述第三晶体管B的第一电极连接至所述栅极低电压线；以及所述第三晶体管B的第二电极连接至所述QB节点。
4.根据权利要求3所述的显示装置，其中所述第三电路包括：
所述上拉晶体管，其被配置成使得：所述上拉晶体管的第一电极连接至栅极高电压线；以及所述上拉晶体管的第二电极连接至所述发射信号生成电路的输出端；
所述下拉晶体管，其被配置成使得：所述下拉晶体管的第一电极连接至所述栅极低电压线；以及所述下拉晶体管的第二电极连接至所述发射信号生成电路的输出端；以及
所述第二电容器，其被配置成使得：所述第二电容器的一端连接至所述Q节点；以及所述第一电容器的另一端连接至所述发射信号生成电路的输出端。
5.根据权利要求4所述的显示装置，
其中所述第一电路包括第六晶体管，所述第六晶体管被配置成使得：所述第六晶体管的栅电极连接至所述起始信号线；所述第六晶体管的第一电极连接至所述栅极低电压线；以及所述第六晶体管的第二电极连接至所述QB节点，以及
其中所述第三电路包括第七晶体管，所述第七晶体管被配置成使得：所述第七晶体管的栅电极连接至所述栅极高电压线；所述第七晶体管的第一电极连接至所述Q节点的与所述第四晶体管的所述第二电极相邻的一侧；以及所述第七晶体管的第二电极连接至所述Q节点的与所述第二电容器的一端相邻的另一侧。
6.根据权利要求4所述的显示装置，其中，所述第三电路包括：
所述下拉晶体管，其被配置成包括第一下拉晶体管和第二下拉晶体管，其中所述第一下拉晶体管被配置成使得：所述第一下拉晶体管的栅电极连接至所述QB节点；以及所述第一下拉晶体管的第二电极连接至所述发射信号生成电路的输出端；而所述第二下拉晶体管被配置成使得：所述第二下拉晶体管的栅电极连接至所述QB节点；所述第二下拉晶体管的第一电极连接至所述栅极低电压线；以及所述第二下拉晶体管的第二电极连接至所述第一下拉晶体管的第一电极；
第七晶体管，其被配置成使得：所述第七晶体管的栅电极连接至所述栅极高电压线；所述第七晶体管的第一电极连接至所述Q节点的与所述第四晶体管的所述第二电极相邻的一侧；并且所述第七晶体管的第二电极连接至所述Q节点的与所述第二电容器的一端相邻的另一侧；以及
第八晶体管，其被配置成使得：所述第八晶体管的栅电极连接至所述发射信号生成电路的输出端；所述第八晶体管的第一电极连接至所述栅极高电压线；以及所述第八晶体管的第二电极连接至所述第一下拉晶体管的所述第一电极与所述第二下拉晶体管的所述第二电极之间的节点。
7.根据权利要求4所述的显示装置，其中，所述第三电路包括：
所述下拉晶体管，其被配置成包括第一下拉晶体管和第二下拉晶体管，其中所述第一下拉晶体管被配置成使得：所述第一下拉晶体管的栅电极连接至所述QB节点并且所述第一下拉晶体管的第二电极连接至所述发射信号生成电路的输出端，而所述第二下拉晶体管被配置成使得：所述第二下拉晶体管的栅电极连接至所述QB节点；所述第二下拉晶体管的第一电极连接至所述栅极低电压线；以及所述第二下拉晶体管的第二电极连接至所述第一下拉晶体管的第一电极，以及
第八晶体管，其被配置成使得：所述第八晶体管的栅电极连接至所述发射信号生成电路的输出端；所述第八晶体管的第一电极连接至所述栅极高电压线；以及所述第八晶体管的第二电极连接至所述第一下拉晶体管的所述第一电极与所述第二下拉晶体管的所述第二电极之间的节点。
8.根据权利要求5所述的显示装置，其中所述第二电路包括：
所述第四晶体管，其被配置成使得：所述第四晶体管的栅电极连接至所述扫描信号生成电路的第N移位寄存器的输出端；所述第四晶体管的第一电极连接至重置信号线；以及所述第四晶体管的第二电极连接至所述Q节点；以及
第五晶体管，其被配置成使得：所述第五晶体管的栅电极连接至所述扫描信号生成电路的所述第N移位寄存器的输出端；所述第五晶体管的第一电极连接至所述第N时钟信号线；以及所述第五晶体管的第二电极连接至所述QB节点。
9.根据权利要求5所述的显示装置，其中所述第二电路包括：
第四晶体管A，其被配置成使得：所述第四晶体管A的栅电极连接至所述扫描信号生成电路的第N移位寄存器的输出端；以及所述第四晶体管A的第一电极连接至所述栅极高电压线；
第四晶体管B，其被配置成使得：所述第四晶体管B的第一电极连接至所述第四晶体管A的第二电极；以及所述第四晶体管B的第二电极连接至所述Q节点；以及
第四晶体管C，其被配置成使得：所述第四晶体管C的栅电极连接至所述栅极高电压线；所述第四晶体管C的第一电极连接至重置信号线；以及所述第四晶体管C的第二电极连接至所述第四晶体管B的栅电极。
10.根据权利要求5所述的显示装置，其中所述第二电路包括：
第四晶体管A，其被配置成使得：所述第四晶体管A的栅电极连接至所述扫描信号生成电路的第N移位寄存器的输出端；以及所述第四晶体管A的第一电极连接至所述栅极高电压线；
第四晶体管B，其被配置成使得：所述第四晶体管B的栅电极连接至重置信号线；所述第四晶体管B的第一电极连接至所述第四晶体管A的第二电极；以及所述第四晶体管B的第二电极连接至所述Q节点。
11.根据权利要求5所述的显示装置，其中所述第二电路包括：
第四晶体管A，其被配置成使得：所述第四晶体管A的栅电极连接至所述扫描信号生成电路的第N移位寄存器的输出端；以及所述第四晶体管A的第一电极连接至所述栅极高电压线；
第四晶体管B，其被配置成使得：所述第四晶体管B的第一电极连接至所述第四晶体管A的第二电极；以及所述第四晶体管B的第二电极连接至所述Q节点；以及
第四晶体管C，其被配置成使得：所述第四晶体管C的栅电极连接至所述栅极高电压线；以及所述第四晶体管C的第二电极连接至所述第四晶体管B的栅电极。
12.根据权利要求5所述的显示装置，其中所述第二电路包括：
第四晶体管A，其被配置成使得：所述第四晶体管A的栅电极连接至重置信号线；以及所述第四晶体管A的第一电极连接至所述栅极高电压线；以及
第四晶体管B，其被配置成使得：所述第四晶体管B的栅电极连接至所述扫描信号生成电路的第N移位寄存器的输出端；所述第四晶体管B的第一电极连接至所述第四晶体管A的第二电极；以及所述第四晶体管B的第二电极连接至所述Q节点。
13.一种用于显示面板的扫描驱动器，包括：
在具有显示区的显示面板的第一侧上的扫描信号生成电路；以及
在所述显示面板的第二侧上的发射信号生成电路，所述第二侧在沿着扫描线行进的方向上与所述第一侧相对，
其中，所述扫描信号生成电路包括基于第一时钟信号和第二时钟信号顺序地生成第一扫描信号和第二扫描信号的第一移位寄存器电路和第二移位寄存器电路，并且所述第一移位寄存器电路向在所述第一侧上的扫描线输出所述第一扫描信号，并且
其中，所述发射信号生成电路响应于外部时钟信号而向所述显示面板的显示区输出具有至少两个逻辑高区段的发射信号，并且直接从在所述第二侧上的穿过所述显示区行进的扫描线接收所述第一扫描信号。
14.根据权利要求13所述的扫描驱动器，其中，所述发射信号生成电路包括：
第一电路，其被配置成包括控制对Q节点和QB节点进行充电和放电的第一晶体管至第三晶体管以及第一电容器；
第二电路，其被配置成包括控制对所述Q节点和所述QB节点进行充电和放电的第四晶体管和第五晶体管；以及
第三电路，其被配置成包括通过所述发射信号生成电路的输出端来输出逻辑高或逻辑低发射信号的上拉晶体管、下拉晶体管和第二电容器；
其中，所述上拉晶体管的栅电极连接至所述Q节点，所述下拉晶体管的栅电极连接至所述QB节点。
15.根据权利要求14所述的扫描驱动器，其中，所述第一电路包括：
所述第一晶体管，其被配置成使得：所述第一晶体管的栅电极连接至第N时钟信号线；所述第一晶体管的第一电极连接至起始信号线；以及所述第一晶体管的第二电极连接至所述Q节点；
所述第二晶体管，其被配置成使得：所述第二晶体管的栅电极连接至所述起始信号线；所述第二晶体管的第一电极连接至栅极低电压线，以及所述第二晶体管的第二电极连接至Q2节点；
所述第一电容器，其被配置成使得：所述第一电容器的一端连接至时钟信号线并且所述第一电容器的另一端连接至所述Q2节点；以及
第三晶体管，其被配置成包括第三晶体管A和第三晶体管B，其中所述第三晶体管A被配置成使得：所述第三晶体管A的栅电极连接至所述Q2节点；所述第三晶体管A的第一电极连接至所述第N时钟信号线；以及所述第三晶体管A的第二电极连接至所述QB节点；而所述第三晶体管B被配置成使得：所述第三晶体管B的栅电极连接至所述Q节点；所述第三晶体管B的第一电极连接至所述栅极低电压线；以及所述第三晶体管B的第二电极连接至所述QB节点。
16.一种驱动显示装置的方法，所述显示装置包括用于在显示区显示图像的显示面板以及扫描驱动器，其中，所述扫描驱动器包括布置在所述显示面板的第一侧上的具有第一移位寄存器电路和第二移位寄存器电路的扫描信号生成电路以及布置在所述显示面板的第二侧上的发射信号生成电路，并且其中，所述第二侧在沿着扫描线行进的方向上与所述第一侧相对，所述第一移位寄存器电路和所述第二移位寄存器电路基于第一时钟信号和第二时钟信号顺序地生成第一扫描信号和第二扫描信号，并且所述第一移位寄存器电路向在所述第一侧上的扫描线输出所述第一扫描信号，所述方法包括：
响应于外部时钟信号，由所述发射信号生成电路向所述显示面板的显示区输出具有至少两个逻辑高区段的发射信号；以及
由所述发射信号生成电路直接从在所述第二侧上的穿过所述显示区行进的扫描线接收从所述扫描信号生成电路的第一移位寄存器电路输出的所述第一扫描信号。
17.根据权利要求16所述的方法，其中，所述发射信号的短的第一逻辑高区段与所述第一扫描信号的逻辑高区段交叠。
CN201610918574.6A 2015-10-23 2016-10-21 扫描驱动器、显示装置以及驱动显示装置的方法 Active CN106991945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0147981 2015-10-23
KR1020150147981A KR102373693B1 (ko) 2015-10-23 2015-10-23 스캔 구동부, 표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
CN106991945A CN106991945A (zh) 2017-07-28
CN106991945B true CN106991945B (zh) 2020-10-09

Family

ID=57137940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610918574.6A Active CN106991945B (zh) 2015-10-23 2016-10-21 扫描驱动器、显示装置以及驱动显示装置的方法

Country Status (4)

Country Link
US (1) US10586494B2 (zh)
EP (1) EP3159884B1 (zh)
KR (1) KR102373693B1 (zh)
CN (1) CN106991945B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104978922B (zh) * 2015-07-29 2017-07-18 京东方科技集团股份有限公司 移位寄存器、显示装置及移位寄存器驱动方法
CN105575328B (zh) * 2016-03-01 2018-03-06 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
KR102396195B1 (ko) * 2017-07-13 2022-05-10 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102458078B1 (ko) * 2017-08-16 2022-10-24 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102393141B1 (ko) * 2017-08-21 2022-05-02 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
KR102612946B1 (ko) * 2017-09-26 2023-12-11 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시패널
KR102526614B1 (ko) * 2017-10-31 2023-04-27 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 전계 발광 표시장치
KR102523066B1 (ko) * 2017-11-21 2023-04-17 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함한 전계발광 표시장치
KR102484502B1 (ko) * 2017-12-01 2023-01-04 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
TWI644303B (zh) * 2017-12-12 2018-12-11 友達光電股份有限公司 顯示裝置之驅動方法
CN108806592B (zh) * 2018-05-18 2020-03-24 京东方科技集团股份有限公司 显示驱动电路、显示驱动方法和显示装置
KR102619099B1 (ko) * 2018-05-31 2023-12-27 엘지디스플레이 주식회사 스캔 구동부를 포함하는 표시장치
KR20200048784A (ko) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
CN109377957B (zh) * 2018-12-03 2020-05-05 惠科股份有限公司 一种驱动方法、驱动电路以及显示装置
CN113168811B (zh) * 2018-12-06 2022-11-25 深圳市柔宇科技股份有限公司 一种eoa电路、显示面板及终端
KR102710287B1 (ko) * 2018-12-20 2024-09-25 엘지디스플레이 주식회사 게이트 구동부를 포함한 전계발광 표시장치
KR20210045171A (ko) * 2019-10-16 2021-04-26 엘지디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시장치
CN210692046U (zh) * 2020-01-02 2020-06-05 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路以及显示装置
EP4123635A4 (en) * 2020-03-16 2023-06-07 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, METHOD OF MAKING AND DISPLAY DEVICE
CN111710302B (zh) * 2020-07-14 2021-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
TWI743984B (zh) * 2020-09-10 2021-10-21 友達光電股份有限公司 驅動方法及顯示裝置
KR20220034470A (ko) * 2020-09-11 2022-03-18 엘지디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 유기 발광 표시 장치
KR20220094916A (ko) * 2020-12-29 2022-07-06 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 전계 발광 표시 장치
CN113192463B (zh) * 2021-05-11 2022-11-04 合肥京东方卓印科技有限公司 发光控制移位寄存器、栅极驱动电路、显示装置及方法
KR20220164841A (ko) 2021-06-04 2022-12-14 삼성디스플레이 주식회사 표시 장치
CN113570999B (zh) * 2021-08-04 2023-06-30 武汉天马微电子有限公司 一种显示面板和显示装置
CN114038424B (zh) * 2021-11-22 2022-09-09 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
WO2023226010A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 移位寄存器及其驱动方法、显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
EP2602783A1 (en) * 2011-12-05 2013-06-12 LG Display Co., Ltd. Organic light emitting diode display device and method of driving the same
CN103295522A (zh) * 2012-02-29 2013-09-11 三星显示有限公司 发光驱动单元、发光驱动部及有机发光显示装置
CN104658475A (zh) * 2013-11-21 2015-05-27 乐金显示有限公司 有机发光二极管显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447997B1 (ko) 2008-04-14 2014-10-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
FR2985945B1 (fr) * 2012-01-19 2014-11-28 Albea Services Film multicouche pour une jupe d'un tube souple et tube souple associe
CN103285522A (zh) 2013-06-25 2013-09-11 苏州科利亚照明科技有限公司 模拟太阳光的紫外线美容灯
US9953581B2 (en) * 2015-02-20 2018-04-24 Apple Inc. Pulse width modulation (PWM) driving scheme and bezel reduction
KR102408900B1 (ko) 2015-10-23 2022-06-16 엘지디스플레이 주식회사 스캔 구동부, 표시장치 및 이의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
EP2602783A1 (en) * 2011-12-05 2013-06-12 LG Display Co., Ltd. Organic light emitting diode display device and method of driving the same
CN103295522A (zh) * 2012-02-29 2013-09-11 三星显示有限公司 发光驱动单元、发光驱动部及有机发光显示装置
CN104658475A (zh) * 2013-11-21 2015-05-27 乐金显示有限公司 有机发光二极管显示装置

Also Published As

Publication number Publication date
KR20170047631A (ko) 2017-05-08
US10586494B2 (en) 2020-03-10
EP3159884B1 (en) 2019-02-20
EP3159884A3 (en) 2017-07-26
US20170116926A1 (en) 2017-04-27
CN106991945A (zh) 2017-07-28
KR102373693B1 (ko) 2022-03-17
EP3159884A2 (en) 2017-04-26

Similar Documents

Publication Publication Date Title
CN106991945B (zh) 扫描驱动器、显示装置以及驱动显示装置的方法
US10078983B2 (en) Scan driver, display device, and method of driving display device
CN109308864B (zh) 栅极驱动电路及包括其的显示装置
US10741123B2 (en) Gate driver and display device including the same
KR102656430B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
CN110796981A (zh) 栅极驱动器和使用栅极驱动器的电致发光显示装置
KR102396195B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
CN109427297B (zh) 栅极驱动器和包括该栅极驱动器的显示装置
KR20160077315A (ko) 스캔 구동부 및 이를 이용한 표시장치
CN109817154B (zh) 选通驱动器和包括该选通驱动器的电致发光显示装置
US11205389B2 (en) Scan driver and display device having same
KR20180095774A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20180138473A (ko) 게이트 구동부와 이를 이용한 표시장치
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
US11935486B2 (en) Scan signal generation circuit and display device including the same
KR20200030422A (ko) 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
KR102658432B1 (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치
KR102495831B1 (ko) 게이트 구동부, 표시장치 및 이의 구동방법
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
US11961480B2 (en) Scan driver and organic light emitting display apparatus including the same
KR20200030423A (ko) 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
KR20190030962A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20240079627A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20240087226A (ko) 디스플레이 장치 및 게이트 구동 회로
KR20240078787A (ko) 디스플레이 장치 및 구동 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant