[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210045171A - 스캔 구동부 및 이를 포함하는 표시장치 - Google Patents

스캔 구동부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20210045171A
KR20210045171A KR1020190128595A KR20190128595A KR20210045171A KR 20210045171 A KR20210045171 A KR 20210045171A KR 1020190128595 A KR1020190128595 A KR 1020190128595A KR 20190128595 A KR20190128595 A KR 20190128595A KR 20210045171 A KR20210045171 A KR 20210045171A
Authority
KR
South Korea
Prior art keywords
transistor
node
scan
electrode
clock signal
Prior art date
Application number
KR1020190128595A
Other languages
English (en)
Inventor
정용민
김성훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190128595A priority Critical patent/KR20210045171A/ko
Priority to CN202011059350.7A priority patent/CN112669745B/zh
Priority to US17/071,613 priority patent/US11205389B2/en
Publication of KR20210045171A publication Critical patent/KR20210045171A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 영상을 표시하는 표시패널 및 표시패널에 스캔신호를 공급하는 스캔신호 발생회로부를 갖는 스캔 구동부를 포함한다. 스캔신호 발생회로부는 Q노드의 충방전을 제어하는 제1트랜지스터와, QB노드의 충방전을 제어하는 제2트랜지스터와, QB노드를 리셋하는 제3트랜지스터와, Q노드의 전위에 대응하여 로직로우의 스캔신호를 출력하는 제4트랜지스터와, QB노드의 전위에 대응하여 로직하이의 스캔신호를 출력하는 제5트랜지스터를 포함한다.

Description

스캔 구동부 및 이를 포함하는 표시장치{Scan Driver and Display Device including the Scan Driver}
본 발명은 스캔 구동부 및 이를 포함하는 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display: LED), 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.
본 발명은 최소한의 클록신호와 정전압만 이용하더라도 스캔신호를 안정적으로 출력할 수 있을 만큼 회로의 구성을 간소화할 수 있는 시프트 레지스터 및 이를 포함하는 표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 영상을 표시하는 표시패널 및 표시패널에 스캔신호를 공급하는 스캔신호 발생회로부를 갖는 스캔 구동부를 포함한다. 스캔신호 발생회로부는 Q노드의 충방전을 제어하는 제1트랜지스터와, QB노드의 충방전을 제어하는 제2트랜지스터와, QB노드를 리셋하는 제3트랜지스터와, Q노드의 전위에 대응하여 로직로우의 스캔신호를 출력하는 제4트랜지스터와, QB노드의 전위에 대응하여 로직하이의 스캔신호를 출력하는 제5트랜지스터를 포함한다.
제1 내지 제5트랜지스터 중 적어도 하나는 p 타입 박막 트랜지스터일 수 있다.
스캔신호 발생회로부는 2개의 클록신호라인, 1개의 스타트신호라인 및 1개의 정전압라인에 연결될 수 있다.
제3트랜지스터는 게이트전극과 제1전극이 공통으로 연결된 다이오드 커넥션 상태를 가질 수 있다.
제1트랜지스터는 제2클록신호가 전달되는 제2클록신호라인에 게이트전극이 연결되고 제1클록신호가 전달되는 제1클록신호라인에 제1전극이 연결되고 Q노드에 제2전극이 연결되고, 제2트랜지스터는 Q노드에 게이트전극이 연결되고 스타트신호가 전달되는 스타트신호라인에 제1전극이 연결되고 QB노드에 제2전극이 연결되고, 제3트랜지스터는 제2클록신호라인에 게이트전극과 제1전극이 연결되고 QB노드에 제2전극이 연결되고, 제4트랜지스터는 Q노드에 게이트전극이 연결되고 제1클록신호라인에 제1전극이 연결되고 스캔신호 발생회로부의 출력단에 제2전극이 연결되고, 제5트랜지스터는 QB노드에 게이트전극이 연결되고 스캔하이전압이 전달되는 스캔하이전압라인에 제1전극이 연결되고 스캔신호 발생회로부의 출력단에 제2전극이 연결될 수 있다.
스캔신호 발생회로부는 Q노드에 일단이 연결되고 스캔신호 발생회로부의 출력단에 타단이 연결된 제1커패시터와, QB노드에 일단이 연결되고 스캔하이전압라인에 타단이 연결된 제2커패시터를 더 포함할 수 있다.
제2클록신호는 스타트신호의 로직로우에 동기하여 제1시간 동안 로직로우로 발생된 이후 제2시간 동안 로직하이로 발생되며, 제1클록신호는 제1시간 동안 로직하이로 발생된 이후 제2시간 동안 로직로우로 발생되며, 제2클록신호와 제1클록신호는 서로 비중첩하는 로직로우를 가질 수 있다.
다른 측면에서 본 발명은 레벨 시프터 및 레벨 시프터로부터 출력된 2상의 클록신호를 기반으로 동작하는 스캔신호 발생회로부를 갖는 시프트 레지스터를 포함한다. 시프트 레지스터는 Q노드의 충방전을 제어하는 제1트랜지스터와, QB노드의 충방전을 제어하는 제2트랜지스터와, QB노드를 리셋하는 제3트랜지스터와, Q노드의 전위에 대응하여 로직로우의 스캔신호를 출력하는 제4트랜지스터와, QB노드의 전위에 대응하여 로직하이의 스캔신호를 출력하는 제5트랜지스터를 포함한다.
제1트랜지스터는 제2클록신호가 전달되는 제2클록신호라인에 게이트전극이 연결되고 제1클록신호가 전달되는 제1클록신호라인에 제1전극이 연결되고 Q노드에 제2전극이 연결되고, 제2트랜지스터는 Q노드에 게이트전극이 연결되고 스타트신호가 전달되는 스타트신호라인에 제1전극이 연결되고 QB노드에 제2전극이 연결되고, 제3트랜지스터는 제2클록신호라인에 게이트전극과 제1전극이 연결되고 QB노드에 제2전극이 연결되고, 제4트랜지스터는 Q노드에 게이트전극이 연결되고 제1클록신호라인에 제1전극이 연결되고 스캔신호 발생회로부의 출력단에 제2전극이 연결되고, 제5트랜지스터는 QB노드에 게이트전극이 연결되고 스캔하이전압이 전달되는 스캔하이전압라인에 제1전극이 연결되고 스캔신호 발생회로부의 출력단에 제2전극이 연결될 수 있다.
스캔신호 발생회로부는 Q노드에 일단이 연결되고 스캔신호 발생회로부의 출력단에 타단이 연결된 제1커패시터와, QB노드에 일단이 연결되고 스캔하이전압라인에 타단이 연결된 제2커패시터를 더 포함할 수 있다.
본 발명은 최소한의 클록신호와 정전압만 이용하더라도 스캔신호를 안정적으로 출력할 수 있을 만큼 회로의 구성을 간소화할 수 있는 스캔 구동부 및 이를 포함하는 표시장치를 제공하는 효과가 있다. 또한, 본 발명은 스캔 구동부의 구성 시 시프트 레지스터에 포함되는 트랜지스터, 신호라인 및 전압라인의 개수를 획기적으로 줄일 수 있기 때문에 표시장치의 네로우 베젤(Narrow Bezel) 구현에 용이한 효과가 있다.
도 1은 본 발명의 실시예에 따른 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 3은 본 발명의 실시예에 따른 보상회로를 포함하는 서브 픽셀을 나타낸 등가 회로도이고, 도 4 및 도 5는 도 3의 서브 픽셀을 기반으로 구현될 수 있는 픽셀의 예시도이다.
도 6은 본 발명의 실시예에 따른 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이고, 도 7은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도이고, 도 8은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성예시도이고, 도 9는 시프트 레지스터의 구성 예시도이다.
도 10은 본 발명의 실시예에 따른 스테이지별 스캔신호 발생회로부들의 구성도이고, 도 11은 도 10에 도시된 제1스테이지의 스캔신호 발생회로부의 상세 회로 구성을 나타낸 예시도이다.
도 12는 본 발명의 실시예에 따른 제1스캔신호 발생회로부의 동작 설명을 위한 입력 파형 예시도이고, 도 13 및 도 14는 도 12의 파형에 따른 제1스캔신호 발생회로부의 동작 설명을 위한 예시도이고, 도 15는 도 12의 파형에 따른 제1스캔신호 발생회로부의 노드 파형 및 출력 파형 예시도이다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Apparatus: LED), 양자점표시장치(Quantum Dot Display Apparatus; QDD), 액정표시장치(Liquid Crystal Display Apparatus: LCD) 등으로 구현될 수 있다. 이하에서는 설명의 편의를 위해 빛을 직접 발광하는 방식으로 영상을 표현하는 발광표시장치를 일례로 한다. 발광표시장치는 무기 발광다이오드를 기반으로 구현되거나 유기 발광다이오드를 기반으로 구현될 수 있다. 이하에서는 설명의 편의를 위해 유기 발광다이오드를 기반으로 구현된 것을 일례로 설명한다.
아울러, 이하에서 설명되는 표시패널이나 스캔 구동부 등에 포함된 박막 트랜지스터는 n 타입 박막 트랜지스터 또는 p 타입 박막 트랜지스터로 구현된 것을 일례로 설명한다. 하지만, 표시패널이나 스캔 구동부 등은 n 타입과 p 타입이 함께 존재하는 형태로 구현될 수도 있다.
박막 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함하는 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.
n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이와 달리, p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.
도 1은 본 발명의 실시예에 따른 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치에는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등이 포함된다.
영상 공급부(110)(또는 호스트시스템)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력한다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.
타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력한다.
타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급한다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력한다. 스캔 구동부(130)는 스캔라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급한다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있으나 이에 한정되지 않는다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력한다.
데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급한다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1패널전원(EVDD)과 저전위의 제2패널전원(EVSS)을 생성 및 출력한다. 전원 공급부(180)는 제1패널전원 및 제2패널전원(EVDD, EVSS)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.
표시패널(150)은 스캔 구동부(130)와 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터전압을 포함하는 구동신호 그리고 전원 공급부(180)로부터 출력된 제1패널전원 및 제2패널전원(EVDD, EVSS)에 대응하여 영상을 표시한다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다.
표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.
예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW)와 구동 트랜지스터, 스토리지 커패시터, 유기 발광다이오드 등을 포함하는 픽셀회로(PC)가 포함된다. 유기전계발광표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상회로 등이 다양하다. 따라서, 서브 픽셀(SP)에 포함된 픽셀회로(PC)를 블록형태로 도시하였음을 참조한다.
한편, 위의 설명에서는 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등을 각각 개별적인 구성인 것처럼 설명하였다. 그러나 발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상은 하나의 IC 내에 통합될 수 있다.
도 3은 본 발명의 실시예에 따른 보상회로를 포함하는 서브 픽셀을 나타낸 등가 회로도이고, 도 4 및 도 5는 도 3의 서브 픽셀을 기반으로 구현될 수 있는 픽셀의 예시도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 보상회로를 포함하는 서브 픽셀은 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(CST), 및 유기 발광다이오드(OLED) 등을 포함한다.
스위칭 트랜지스터(SW)는 제1A스캔라인(GL1a)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 구동 트랜지스터(DT)는 커패시터(CST)에 게이트전극이 연결되고 제1전원라인(EVDD)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다.
커패시터(CST)는 구동 트랜지스터(DT)의 게이트전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DT)의 제2전극에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다. 센싱 트랜지스터(ST)는 제1B스캔라인(GL1b)에 게이트전극이 연결되고 센싱라인(VREF1)에 제1전극이 연결되고 센싱노드(구동 트랜지스터의 제2전극과 유기 발광다이오드의 애노드전극이 접속된 노드)에 제2전극이 연결된다.
센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 유기 발광다이오드(OLED)의 열화나 문턱전압 등을 보상하기 위해 추가된 보상회로이다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 유기 발광다이오드(OLED) 사이에 정의된 센싱노드를 통해 센싱값을 취득한다. 센싱노드를 통해 취득된 센싱값은 센싱라인(VREF1)을 통해 서브 픽셀의 외부에 마련된 외부 보상 회로로 전달된다.
스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1A스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1B스캔라인(GL1b)은 도시된 바와 같이 분리된 구조를 취하거나 공통으로 연결된 구조를 취할 수 있다. 게이트전극 공통 접속 구조는 스캔라인의 개수를 줄일 수 있고 그 결과 보상 회로의 추가에 따른 개구율 감소를 방지할 수 있다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 보상회로를 포함하는 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 하나의 픽셀을 구성하도록 정의될 수 있다. 이때, 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 각각 적색, 녹색, 청색 및 백색을 발광하는 순으로 배치될 수 있으나 이에 한정되지 않는다.
도 4의 제1예시와 같이, 보상회로를 포함하는 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 하나의 센싱라인(VREF1)을 공유하도록 접속되고, 제1 내지 제4데이터라인들(DL1 ~ DL4)에 각각 구분되어 접속된 구조를 가질 수 있다.
도 5의 제2예시와 같이, 보상회로를 포함하는 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 하나의 센싱라인(VREF1)을 공유하도록 접속되고, 두 개의 서브 픽셀씩 하나의 데이터라인에 공유 접속된 구조를 가질 수 있다. 예컨대, 제1 및 제2서브 픽셀(SP1, SP2)은 제1데이터라인(DL1)을 공유하고 제3 및 제4서브 픽셀(SP3, SP4)은 제2데이터라인(DL2)을 공유할 수 있다.
그러나 도 4 및 도 5는 2가지의 예를 보여준 것일 뿐, 본 발명은 앞서 도시 및 설명되지 않은 다른 구조의 서브 픽셀들을 갖는 표시패널에도 적용 가능하다. 또한, 본 발명은 서브 픽셀 내에 보상회로가 있는 구조 또는 서브 픽셀 내에 보상회로가 없는 구조에도 적용 가능하다.
도 6은 본 발명의 실시예에 따른 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이고, 도 7은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도이고, 도 8은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성예시도이고, 도 9는 시프트 레지스터의 구성 예시도이다.
도 6에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(130a, 130b)는 표시패널(150)의 비표시영역(NA)에 배치된다. 스캔 구동부(130a, 130b)는 도 6(a)와 같이 표시패널(150)의 좌우측 비표시영역(NA)에 배치될 수 있다. 또한, 스캔 구동부(130a, 130b)는 도 6(b)와 같이, 표시패널(150)의 상하측 비표시영역(NA)에 배치될 수도 있다.
스캔 구동부(130a, 130b)는 표시영역(AA)의 좌우측 또는 상하측에 위치하는 비표시영역(NA)에 쌍을 이루며 배치된 것을 일례로 도시 및 설명하였으나 좌측, 우측, 상측 또는 하측에 하나만 배치될 수도 있으며, 이에 한정되지 않는다.
도 7에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(130)는 시프트 레지스터(131)와 레벨 시프터(135)를 포함할 수 있다. 레벨 시프터(135)는 타이밍 제어부(120)로부터 출력된 신호들을 기반으로 다수의 클록신호들(Gclk, Eclk)과 스타트신호들(Gvst, Evst) 등을 생성 및 출력한다. 다수의 클록신호들(Gclk, Eclk)은 2상, 4상, 8상 등 위상이 다른 K(K는 2 이상 정수)상의 형태로 생성 및 출력될 수 있다.
시프트 레지스터(131)는 레벨 시프터(135)로부터 출력된 신호들(Gclk, Eclk, Gvst, Evst) 등을 기반으로 동작하며 표시패널에 형성된 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1] ~ Scan[m])과 발광신호들(Em[1] ~ Em[m])을 출력할 수 있다. 시프트 레지스터(131)는 게이트인패널 방식에 의해 표시패널 상에 박막 형태로 형성된다. 따라서, 스캔 구동부(130)에서 표시패널 상에 형성되는 부분은 시프트 레지스터(131)(즉, 도 6에서 130a와 130b는 131에 해당함)일 수 있다.
시프트 레지스터(131)와 달리 레벨 시프터(135)는 IC 형태로 형성된다. 레벨 시프터(135)는 도 7과 같이 별도의 IC 형태로 구성될 수 있음은 물론이고, 도 8과 같이 전원 공급부(180)의 내부나 다른 장치의 내부에 포함될 수도 있다.
도 9에 도시된 바와 같이, 시프트 레지스터(131)는 다수의 스테이지들(STG1 ~ STGm)로 구성될 수 있다. 다수의 스테이지들(STG1 ~ STGm)은 종속적으로 접속된 구조를 가질 수 있으며 적어도 하나의 전단이나 후단의 출력 신호를 입력 신호(예: 스타트 신호)로 받을 수 있다.
시프트 레지스터(131)의 스테이지들(STG1 ~ STGm)은 스캔신호 발생회로부들(SR[1] ~ SR[m])과 발광신호 발생회로부들(EM[1] ~ EM[m])을 각각 포함할 수 있다. 일례로, 제1스테이지(STG1)는 제1스캔신호(Scan[1])를 출력하는 제1스캔신호 발생회로부(SR[1])와 발광신호(Em[1])를 출력하는 발광신호 발생회로부(EM[1])를 가질 수 있다.
스캔신호 발생회로부들(SR[1] ~ SR[m])은 표시패널의 스캔라인들을 통해 스캔신호들(Scan[1] ~ Scan[m])을 출력한다. 발광신호 발생회로부들(EM[1] ~ EM[m])은 표시패널의 발광신호라인들을 통해 발광신호들(Em[1] ~ Em[m])을 출력한다.
스캔신호들(Scan[1] ~ Scan[m])은 서브 픽셀들 내에 포함된 제A트랜지스터(예: 스위칭 트랜지스터 등)를 구동하기 위한 신호로 사용될 수 있다. 그리고 발광신호들(Em[1] ~ Em[m])은 서브 픽셀들 내에 포함된 제B트랜지스터(예: 발광제어 트랜지스터 등)를 구동하기 위한 신호로 사용될 수 있다. 예를 들어, 발광신호들(Em[1] ~ Em[m])을 이용하여 서브 픽셀들의 발광제어 트랜지스터를 제어하면 유기 발광다이오드의 발광시간은 가변된다. 하지만, 도 9의 예시는 시프트 레지스터(131)의 이해를 돕기 위한 것일 뿐, 본 발명은 이에 한정되지 않고 더 다양하고 더 많은 신호를 출력하는 형태로 구현될 수도 있다.
도 10은 본 발명의 실시예에 따른 스테이지별 스캔신호 발생회로부들의 구성도이고, 도 11은 도 10에 도시된 제1스테이지의 스캔신호 발생회로부의 상세 회로 구성을 나타낸 예시도이다.
도 10에 도시된 바와 같이, 스캔신호 발생회로부들(SR[1] ~ SR[m])은 제1클록신호가 전달되는 제1클록신호라인(GCLK1), 제2클록신호가 전달되는 제2클록신호라인(GCLK2), 스캔하이전압이 전달되는 스캔하이전압라인(VGH)(또는 정전압라인)에 연결된다. 스캔신호 발생회로부들(SR[1] ~ SR[m])은 종속적으로 접속된 구조를 갖고 전단의 출력 신호를 입력 신호(예: 스타트 신호)로 받는다.
예를 들어, 제1스캔신호 발생회로부(SR[1])는 스타트신호가 전달되는 스타트신호라인(GVST), 제1클록신호가 전달되는 제1클록신호라인(GCLK1), 제2클록신호가 전달되는 제2클록신호라인(GCLK2), 스캔하이전압이 전달되는 스캔하이전압라인(VGH)에 연결된다.
그러나 제2스캔신호 발생회로부(SR[2])는 제1스캔신호 발생회로부(SR[1])의 출력단(Scan[1]이 출력되는 단자), 제1클록신호가 전달되는 제1클록신호라인(GCLK1), 제2클록신호가 전달되는 제2클록신호라인(GCLK2), 스캔하이전압이 전달되는 스캔하이전압라인(VGH)에 연결된다.
그 결과, 제1스캔신호 발생회로부(SR[1])는 스타트신호를 기반으로 동작을 개시하지만 제2스캔신호 발생회로부(SR[2])는 스타트신호 대신 제1스캔신호 발생회로부(SR[1])로부터 출력된 제1스캔신호(Scan[1])를 기반으로 동작을 개시한다. 위와 같은 연결 구조는 제2스캔신호 발생회로부(SR[2])부터 제M스캔신호 발생회로부(SR[m])까지 해당한다.
한편, 스캔신호 발생회로부들(SR[1] ~ SR[m])은 2상의 클록신호를 기반으로 동작하기 때문에 제1클록신호라인(GCLK1)과 제2클록신호라인(GCLK2)의 접속 대상(트랜지스터)의 경우 스테이지별로 교번되는데 이와 관련된 설명 또한 이하의 도 11에서 다룬다.
이하, 스캔신호 발생회로부들(SR[1] ~ SR[m])에 포함된 회로의 구성 및 연결 관계를 설명하면 다음과 같다. 단, 이해를 돕기 위해 제1스캔신호 발생회로부(SR[1])를 기준으로 설명한다.
도 11에 도시된 바와 같이, 제1스캔신호 발생회로부(SR[1])는 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제1커패시터(CB) 및 제2커패시터(CQB)를 포함한다. 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5)는 p 타입 박막 트랜지스터를 일례로 하나 이에 한정되지 않는다.
제1트랜지스터(T1)는 제2클록신호가 전달되는 제2클록신호라인(GCLK2)에 게이트전극이 연결되고 스타트신호가 전달되는 스타트신호라인(GVST)에 제1전극이 연결되고 Q노드(QN)에 제2전극이 연결된다. 제1트랜지스터(T1)는 제2클록신호라인(GCLK2)을 통해 로직로우의 제2클록신호가 인가될 때 턴온된다. 제1트랜지스터(T1)는 Q노드(QN)의 충방전을 제어하는 트랜지스터로 정의될 수 있다.
제2트랜지스터(T2)는 Q노드(QN)에 게이트전극이 연결되고 스타트신호가 전달되는 스타트신호라인(GVST)에 제1전극이 연결되고 QB노드(QBN)에 제2전극이 연결된다. 제2트랜지스터(T2)는 Q노드(QN)의 전위가 로직로우일 때 턴온된다. 제2트랜지스터(T2)는 QB노드(QBN)의 충방전을 제어하는 트랜지스터로 정의될 수 있다.
제3트랜지스터(T3)는 제2클록신호가 전달되는 제2클록신호라인(GCLK2)에 게이트전극과 제1전극이 연결되고 QB노드(QBN)에 제2전극이 연결된다. 제3트랜지스터(T3)는 게이트전극과 제1전극이 공통으로 연결된 다이오드 커넥션 상태를 갖는다. 제3트랜지스터(T3)는 제2클록신호라인(GCLK2)을 통해 로직로우의 제2클록신호가 인가될 때 턴온된다. 제3트랜지스터(T3)는 QB노드(QBN)의 리셋을 제어하는 트랜지스터로 정의될 수 있다.
제4트랜지스터(T4)는 Q노드(QN)에 게이트전극이 연결되고 제1클록신호라인(GCLK1)에 제1전극이 연결되고 제1스캔신호 발생회로부(SR[1])의 출력단(SRO)에 제2전극이 연결된다. 제4트랜지스터(T4)는 Q노드(QN)의 전위가 로직로우일 때 턴온된다. 제4트랜지스터(T4)는 제1스캔신호 발생회로부(SR[1])의 출력단(SRO)을 통해 출력되는 전압(신호)을 구동하는 출력 버퍼로 정의될 수 있다.
제5트랜지스터(T5)는 QB노드(QBN)에 게이트전극이 연결되고 스캔하이전압이 전달되는 스캔하이전압라인(VGH)에 제1전극이 연결되고 제1스캔신호 발생회로부(SR[1])의 출력단(SRO)에 제2전극이 연결된다. 제5트랜지스터(T5)는 QB노드(QBN)의 전위가 로직로우일 때 턴온된다. 제5트랜지스터(T5)는 제1스캔신호 발생회로부(SR[1])의 출력단(SRO)을 통해 출력되는 전압(신호)을 구동하는 출력 버퍼로 정의될 수 있다.
제1커패시터(CB)는 Q노드(QN)에 일단이 연결되고 제1스캔신호 발생회로부(SR[1])의 출력단(SRO)에 타단이 연결된다. 제1커패시터(CB)는 Q노드(QN)의 전위를 유지함은 물론이고 Q노드(QN)의 부스트(Q-node Boost)를 통해 제1스캔신호 발생회로부(SR[1])의 출력단(SRO)을 안정적으로 구동하기 위해 마련된다. 즉, 제1커패시터(CB)는 제1스캔신호 발생회로부(SR[1])의 출력 안정화 역할을 한다.
제2커패시터(CQB)는 QB노드(QBN)에 일단이 연결되고 스캔하이전압이 전달되는 스캔하이전압라인(VGH)에 타단이 연결된다. 제2커패시터(CQB)는 QB노드(QBN)의 전위를 유지하기 위해 마련된다.
한편, 앞서 간략히 언급한 바와 같이, 스캔신호 발생회로부들은 2상의 클록신호를 기반으로 동작하기 때문에 제1클록신호라인(GCLK1)과 제2클록신호라인(GCLK2)의 접속 대상(트랜지스터)의 경우 스테이지별로 교번된다.
따라서, 제1스캔신호 발생회로부(SR[1])는 제1트랜지스터(T1)의 게이트전극에 제2클록신호라인(GCLK2)이 연결되고 제4트랜지스터(T4)의 제1전극에 제1클록신호라인(GCLK1)이 연결된다. 하지만, 제1스캔신호 발생회로부(SR[1])의 다음 스테이지에 배치된 제2스캔신호 발생회로부는 제1트랜지스터(T1)의 게이트전극에 제1클록신호라인(GCLK1)이 연결되고 제4트랜지스터(T4)의 제1전극에 제2클록신호라인(GCLK2)이 연결된다.
이하, 스캔신호 발생회로부들(SR[1] ~ SR[m])에 포함된 회로의 동작을 설명하면 다음과 같다. 단, 이해를 돕기 위해 제1스캔신호 발생회로부(SR[1])를 기준으로 설명한다.
도 12는 본 발명의 실시예에 따른 제1스캔신호 발생회로부의 동작 설명을 위한 입력 파형 예시도이고, 도 13 및 도 14는 도 12의 파형에 따른 제1스캔신호 발생회로부의 동작 설명을 위한 예시도이고, 도 15는 도 12의 파형에 따른 제1스캔신호 발생회로부의 노드 파형 및 출력 파형 예시도이다.
도 12에 도시된 바와 같이, 스타트신호(Gvst)는 특정 시간에 로직로우로 발생하고 이후 로직하이를 유지하는 형태로 생성된다. 제2클록신호(Gclk2)는 스타트신호의 로직로우에 동기하여 제1시간 동안 로직로우를 발생한 이후 제2시간 동안 로직하이를 발생하며 제3시간 동안 다시 로직로우를 반복 발생하는 형태로 생성된다.
제1클록신호(Gclk1)는 제2클록신호(Gclk2)보다 지연된 시간을 갖고 제1시간 동안 로직하이를 발생한 이후 제2시간 동안 로직로우를 발생하며 제3시간 동안 다시 로직하이를 반복 발생하는 형태로 생성된다. 제2클록신호(Gclk2)와 제1클록신호(Gclk1)의 경우 로직로우를 유지하는 시간은 중첩하지 않지만(비중첩), 로직하이를 유지하는 시간은 일부 중첩한다.
도 12, 도 13 및 도 15에 도시된 바와 같이, 제1시간 동안 제2클록신호(Gclk2)는 스타트신호(Gvst)의 로직로우에 동기하여 로직로우로 인가되지만 제1클록신호(Gclk1)는 로직하이로 인가된다.
제1시간 동안, 제1트랜지스터(T1)는 게이트전극에 인가된 로직로우의 제2클록신호(Gclk2)에 의해 턴온된다. 제2트랜지스터(T2)는 Q노드(QN)의 전위(Q-node)에 대응하여 턴온된다. 제3트랜지스터(T3)는 게이트전극에 인가된 로직로우의 제2클록신호(Gclk2)에 의해 턴온된다. 제4트랜지스터(T4)는 Q노드(QN)의 전위(Q-node)에 대응하여 턴온된다. 제5트랜지스터(T5)는 QB노드(QBN)의 전위(QB-node)에 대응하여 턴온된다. 즉, 제1스캔신호 발생회로부(SR[1])의 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4) 및 제5트랜지스터(T5)는 제1시간 동안 턴온된 상태를 갖는다.
위와 같은 동작에 의해, Q노드(QN)는 턴온된 제1트랜지스터(T1)를 통해 인가된 로직로우의 스타트신호(Gvst)에 대응하여 로직로우 전압으로 충전된다. 그리고 QB노드(QBN)는 턴온된 제2트랜지스터(T2)를 통해 인가된 로직로우의 스타트신호(Gvst)에 대응하여 로직로우 전압으로 충전된다. Q노드(QN)가 로직로우로 충전된 상태에서 QB노드(QBN) 또한 일시적으로 로직로우로 충전된다.
제4트랜지스터(T4)와 제5트랜지스터(T5)는 동시에 턴온되지만 제4트랜지스터(T4)를 통해 로직하이의 제1클록신호(Gclk1)가 인가되고, 제5트랜지스터(T5)를 통해 스캔하이전압이 전달되는 상태이다.
그 결과, 제1스캔신호 발생회로부(SR[1])는 제1시간 동안 자신의 출력단(SRO)을 통해 로직하이의 스캔신호를 출력하게 된다. (제1스캔신호 발생회로부(SR[1])의 출력단(SRO)을 통해 출력되는 로직하이의 스캔신호와 관련된 출력 파형은 도 15의 "Sro1"에서 로직로우로 떨어지기 전에 로직하이를 유지하는 부분을 참고한다.)
도 12, 도 14 및 도 15에 도시된 바와 같이, 제2시간 동안 제2클록신호(Gclk2)는 로직로우에서 로직하이로 펄스의 형태가 변경되고 제1클록신호(Gclk1)는 로직하이에서 로직로우로 펄스의 형태가 변경된다.
제2시간 동안, 제1트랜지스터(T1)는 게이트전극에 인가된 로직하이의 제2클록신호(Gclk2)에 의해 턴오프된다. 제2트랜지스터(T2)는 Q노드(QN)의 전위(Q-node)에 대응하여 턴온된다. 제3트랜지스터(T3)는 게이트전극에 인가된 로직하이의 제2클록신호(Gclk2)에 의해 턴오프된다. 제4트랜지스터(T4)는 Q노드(QN)의 전위(Q-node)에 대응하여 턴온된다. 제5트랜지스터(T5)는 QB노드(QBN)의 전위(QB-node)에 대응하여 턴오프된다. 즉, 제1스캔신호 발생회로부(SR[1])의 제2트랜지스터(T2) 및 제4트랜지스터(T4)는 제2시간 동안 턴온된 상태를 갖지만, 제1트랜지스터(T1), 제3트랜지스터(T3) 및 제5트랜지스터(T5)는 턴오프된 상태를 갖는다.
위와 같은 동작에 의해, Q노드(QN)는 제1커패시터(CB)에 의한 부트스트래핑의 영향으로 제1시간 대비 더 낮은 전압으로 충전된다. 제4트랜지스터(T4)는 턴온되고 제4트랜지스터(T4)를 통해 로직로우의 제1클록신호(Gclk1)가 인가되는 상태이다.
그 결과, 제1스캔신호 발생회로부(SR[1])는 제2시간 동안 자신의 출력단(SRO)을 통해 로직로우의 스캔신호를 출력하게 된다. (제1스캔신호 발생회로부(SR[1])의 출력단(SRO)을 통해 출력되는 로직로우의 스캔신호와 관련된 출력 파형은 도 15의 "Sro1"에서 로직로우로 떨어진 부분을 참고한다.)
앞서와 같은 동작의 흐름으로, 제1스캔신호 발생회로부(SR[1])로부터 "Sro1"과 같은 로직로우의 제1스캔신호가 출력되고, 일정 시간 지연 후 제2스캔신호 발생회로부로부터 "Sro2"와 같은 로직로우의 제2스캔신호가 출력된다. 그리고 제3스캔신호 발생회로부로부터 "Sro3"와 같은 로직로우의 제3스캔신호가 출력되고, 일정 시간 지연 후 제4스캔신호 발생회로부로부터 "Sro4"와 같은 로직로우의 제4스캔신호가 출력된다.
앞서 설명한 본 발명은 2개의 노드 제어용 트랜지스터(스위치 TR), 1개의 리셋용 트랜지스터(다이오드 역할 TR), 2개의 커패시터 및 2개의 버퍼 트랜지스터, 1개의 정전압(VGH) 및 2개의 클록신호를 기반으로 동작하는 5T2C 구조의 시프트 레지스터를 제공할 수 있다.
이상, 본 발명은 최소한의 클록신호와 정전압만 이용하더라도 스캔신호를 안정적으로 출력할 수 있을 만큼 회로의 구성을 간소화할 수 있는 스캔 구동부 및 이를 포함하는 표시장치를 제공하는 효과가 있다. 또한, 본 발명은 스캔 구동부의 구성 시 시프트 레지스터에 포함되는 트랜지스터, 신호라인 및 전압라인의 개수를 획기적으로 줄일 수 있기 때문에 표시장치의 네로우 베젤(Narrow Bezel) 구현에 용이한 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 영상 공급부 120: 타이밍 제어부
130: 스캔 구동부 140: 데이터 구동부
150: 표시패널 180: 전원 공급부
131: 시프트 레지스터 135: 레벨 시프터
SR[1]: 제1스캔신호 발생회로부
T1 ~ T5: 제1 내지 제5트랜지스터

Claims (10)

  1. 영상을 표시하는 표시패널; 및
    상기 표시패널에 스캔신호를 공급하는 스캔신호 발생회로부를 갖는 스캔 구동부를 포함하고,
    상기 스캔신호 발생회로부는
    Q노드의 충방전을 제어하는 제1트랜지스터와,
    QB노드의 충방전을 제어하는 제2트랜지스터와,
    상기 QB노드를 리셋하는 제3트랜지스터와,
    상기 Q노드의 전위에 대응하여 로직로우의 스캔신호를 출력하는 제4트랜지스터와,
    상기 QB노드의 전위에 대응하여 로직하이의 스캔신호를 출력하는 제5트랜지스터를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제1 내지 제5트랜지스터 중 적어도 하나는 p 타입 박막 트랜지스터인 표시장치.
  3. 제1항에 있어서,
    상기 스캔신호 발생회로부는
    2개의 클록신호라인, 1개의 스타트신호라인 및 1개의 정전압라인에 연결된 표시장치.
  4. 제1항에 있어서,
    상기 제3트랜지스터는
    게이트전극과 제1전극이 공통으로 연결된 다이오드 커넥션 상태를 갖는 표시장치.
  5. 제1항에 있어서,
    상기 제1트랜지스터는 제2클록신호가 전달되는 제2클록신호라인에 게이트전극이 연결되고 제1클록신호가 전달되는 제1클록신호라인에 제1전극이 연결되고 상기 Q노드에 제2전극이 연결되고,
    상기 제2트랜지스터는 상기 Q노드에 게이트전극이 연결되고 스타트신호가 전달되는 스타트신호라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결되고,
    상기 제3트랜지스터는 상기 제2클록신호라인에 게이트전극과 제1전극이 연결되고 상기 QB노드에 제2전극이 연결되고,
    상기 제4트랜지스터는 상기 Q노드에 게이트전극이 연결되고 상기 제1클록신호라인에 제1전극이 연결되고 상기 스캔신호 발생회로부의 출력단에 제2전극이 연결되고,
    상기 제5트랜지스터는 상기 QB노드에 게이트전극이 연결되고 스캔하이전압이 전달되는 스캔하이전압라인에 제1전극이 연결되고 상기 스캔신호 발생회로부의 출력단에 제2전극이 연결된 표시장치.
  6. 제5항에 있어서,
    상기 스캔신호 발생회로부는
    상기 Q노드에 일단이 연결되고 상기 스캔신호 발생회로부의 출력단에 타단이 연결된 제1커패시터와,
    상기 QB노드에 일단이 연결되고 상기 스캔하이전압라인에 타단이 연결된 제2커패시터를 더 포함하는 표시장치.
  7. 제5항에 있어서,
    상기 제2클록신호는 상기 스타트신호의 로직로우에 동기하여 제1시간 동안 로직로우로 발생된 이후 제2시간 동안 로직하이로 발생되며,
    상기 제1클록신호는 상기 제1시간 동안 로직하이로 발생된 이후 상기 제2시간 동안 로직로우로 발생되며,
    상기 제2클록신호와 상기 제1클록신호는 서로 비중첩하는 로직로우를 갖는 표시장치.
  8. 레벨 시프터; 및
    상기 레벨 시프터로부터 출력된 2상의 클록신호를 기반으로 동작하는 스캔신호 발생회로부를 갖는 시프트 레지스터를 포함하고,
    상기 시프트 레지스터는
    Q노드의 충방전을 제어하는 제1트랜지스터와,
    QB노드의 충방전을 제어하는 제2트랜지스터와,
    상기 QB노드를 리셋하는 제3트랜지스터와,
    상기 Q노드의 전위에 대응하여 로직로우의 스캔신호를 출력하는 제4트랜지스터와,
    상기 QB노드의 전위에 대응하여 로직하이의 스캔신호를 출력하는 제5트랜지스터를 포함하는 스캔 구동부.
  9. 제8항에 있어서,
    상기 제1트랜지스터는 제2클록신호가 전달되는 제2클록신호라인에 게이트전극이 연결되고 제1클록신호가 전달되는 제1클록신호라인에 제1전극이 연결되고 상기 Q노드에 제2전극이 연결되고,
    상기 제2트랜지스터는 상기 Q노드에 게이트전극이 연결되고 스타트신호가 전달되는 스타트신호라인에 제1전극이 연결되고 상기 QB노드에 제2전극이 연결되고,
    상기 제3트랜지스터는 상기 제2클록신호라인에 게이트전극과 제1전극이 연결되고 상기 QB노드에 제2전극이 연결되고,
    상기 제4트랜지스터는 상기 Q노드에 게이트전극이 연결되고 상기 제1클록신호라인에 제1전극이 연결되고 상기 스캔신호 발생회로부의 출력단에 제2전극이 연결되고,
    상기 제5트랜지스터는 상기 QB노드에 게이트전극이 연결되고 스캔하이전압이 전달되는 스캔하이전압라인에 제1전극이 연결되고 상기 스캔신호 발생회로부의 출력단에 제2전극이 연결된 스캔 구동부.
  10. 제9항에 있어서,
    상기 스캔신호 발생회로부는
    상기 Q노드에 일단이 연결되고 상기 스캔신호 발생회로부의 출력단에 타단이 연결된 제1커패시터와,
    상기 QB노드에 일단이 연결되고 상기 스캔하이전압라인에 타단이 연결된 제2커패시터를 더 포함하는 스캔 구동부.
KR1020190128595A 2019-10-16 2019-10-16 스캔 구동부 및 이를 포함하는 표시장치 KR20210045171A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190128595A KR20210045171A (ko) 2019-10-16 2019-10-16 스캔 구동부 및 이를 포함하는 표시장치
CN202011059350.7A CN112669745B (zh) 2019-10-16 2020-09-30 扫描驱动器和具有该扫描驱动器的显示装置
US17/071,613 US11205389B2 (en) 2019-10-16 2020-10-15 Scan driver and display device having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190128595A KR20210045171A (ko) 2019-10-16 2019-10-16 스캔 구동부 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20210045171A true KR20210045171A (ko) 2021-04-26

Family

ID=75402772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190128595A KR20210045171A (ko) 2019-10-16 2019-10-16 스캔 구동부 및 이를 포함하는 표시장치

Country Status (3)

Country Link
US (1) US11205389B2 (ko)
KR (1) KR20210045171A (ko)
CN (1) CN112669745B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014407A (ko) * 2020-07-24 2022-02-07 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN114664245B (zh) * 2022-05-25 2022-11-15 惠科股份有限公司 驱动基板及其显示面板
CN115312001B (zh) 2022-10-12 2022-12-09 惠科股份有限公司 像素驱动电路及其驱动方法和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324410B1 (ko) * 2009-12-30 2013-11-01 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN102651208B (zh) * 2012-03-14 2014-12-03 京东方科技集团股份有限公司 一种栅极驱动电路及显示器
CN103500551B (zh) * 2013-10-23 2015-12-30 合肥京东方光电科技有限公司 移位寄存器单元、goa电路、阵列基板以及显示装置
CN104299594B (zh) * 2014-11-07 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
KR102408900B1 (ko) * 2015-10-23 2022-06-16 엘지디스플레이 주식회사 스캔 구동부, 표시장치 및 이의 구동방법
KR102373693B1 (ko) * 2015-10-23 2022-03-17 엘지디스플레이 주식회사 스캔 구동부, 표시장치 및 이의 구동방법
CN106847221A (zh) * 2017-03-20 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及驱动方法
KR102367271B1 (ko) * 2017-07-28 2022-02-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
CN108346405B (zh) * 2018-03-30 2020-08-11 厦门天马微电子有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
KR102676663B1 (ko) * 2019-09-10 2024-06-21 삼성디스플레이 주식회사 주사 구동부

Also Published As

Publication number Publication date
CN112669745A (zh) 2021-04-16
US20210118374A1 (en) 2021-04-22
CN112669745B (zh) 2024-03-08
US11205389B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
USRE48358E1 (en) Emission control driver and organic light emitting display device having the same
JP7482936B2 (ja) ゲート駆動部およびこれを用いた電界発光表示装置
US11967276B2 (en) Display device
EP3316243B1 (en) Organic light emitting display device and device for driving the same
KR102706505B1 (ko) 발광표시장치 및 이의 구동방법
US11798497B2 (en) Gate driving circuit and display device using the same
CN112669745B (zh) 扫描驱动器和具有该扫描驱动器的显示装置
KR20210029585A (ko) 발광표시장치 및 이의 구동방법
JP2023099294A (ja) 発光表示装置及びその駆動方法
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
KR20200081071A (ko) 시프트 레지스터 회로부 및 이를 포함하는 발광표시장치
US20240185798A1 (en) Scan Signal Generation Circuit and Display Device Including the Same
KR20190031026A (ko) 시프트레지스터 및 이를 포함하는 표시장치
KR20210049618A (ko) 스캔 구동부 및 이를 포함하는 표시장치
KR20210083946A (ko) 발광표시장치 및 이의 구동방법
KR102722456B1 (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR102658432B1 (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치
KR102498990B1 (ko) 표시 장치
KR102540573B1 (ko) 표시패널과 이를 이용한 표시장치
KR102593325B1 (ko) 발광신호 발생회로부 및 이를 포함하는 발광표시장치
KR20210142872A (ko) 스캔 구동부 및 이를 포함하는 표시장치
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
KR20210080960A (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102696836B1 (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치
US20240221624A1 (en) Gate driving circuit and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right