[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2019013278A1 - バイアス制御回路及びバイアス制御方法 - Google Patents

バイアス制御回路及びバイアス制御方法 Download PDF

Info

Publication number
WO2019013278A1
WO2019013278A1 PCT/JP2018/026308 JP2018026308W WO2019013278A1 WO 2019013278 A1 WO2019013278 A1 WO 2019013278A1 JP 2018026308 W JP2018026308 W JP 2018026308W WO 2019013278 A1 WO2019013278 A1 WO 2019013278A1
Authority
WO
WIPO (PCT)
Prior art keywords
bias voltage
bias
optical phase
optical
modulation unit
Prior art date
Application number
PCT/JP2018/026308
Other languages
English (en)
French (fr)
Inventor
広人 川上
桑原　昭一郎
平野　章
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to CN201880045927.3A priority Critical patent/CN110870225B/zh
Priority to US16/629,174 priority patent/US10823989B2/en
Priority to JP2019529778A priority patent/JP6826198B2/ja
Publication of WO2019013278A1 publication Critical patent/WO2019013278A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/0327—Operation of the cell; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/548—Phase or frequency modulation
    • H04B10/556—Digital modulation, e.g. differential phase shift keying [DPSK] or frequency shift keying [FSK]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/50—Phase-only modulation

Definitions

  • the present invention relates to a bias control circuit and a bias control method.
  • Priority is claimed on Japanese Patent Application No. 2017-138410, filed July 14, 2017, the content of which is incorporated herein by reference.
  • a QAM Quadrature Amplitude Modulation
  • the simplest QAM is 4-ary QAM, which is called QPSK (Quadrature Phase Shift Keying).
  • QPSK Quadrature Phase Shift Keying
  • the explanation will be mainly made with QPSK for simplicity, but the present application is not limited to QPSK, and can be used for all QAM signals.
  • FIG. 6 is a diagram showing a typical configuration example of an optical transmitter that generates an n 2 -ary QAM signal using an IQ optical modulator according to the prior art. For the sake of simplicity, here, complicated processing such as pre-dispersion compensation is not performed.
  • the CW light (continuous light) input to the IQ optical modulator M is split into two by the first optical coupler 1 and input to the first optical phase modulation unit 2 and the second optical phase modulation unit 3 Be done.
  • the first optical phase modulation unit 2 and the second optical phase modulation unit 3 are usually configured by an MZI (Mach-Zehnder Interferometer) type optical modulator, and a first n-value data signal Data 1 , Has a function of relatively changing the light phase or the light intensity corresponding to the logic of Data 1 and the second n-value data signals Data 2 and Data 2.
  • MZI Machine-Zehnder Interferometer
  • the output of the first optical phase modulation unit 2 and the output of the second optical phase modulation unit 3 have a position of ⁇ 3 by the optical phase shifter 4 having an orthogonal bias electrode 101 to which a third bias voltage described later is applied.
  • a signal obtained by multiplexing by the second optical coupler 5 is output as an n 2 -level optical QAM signal.
  • the best optical QAM signal is obtained when the light phase difference ⁇ 3 is + ⁇ / 2 or ⁇ / 2. This corresponds to 1 ⁇ 4 of the carrier wavelength, but the tuning is very severe as the wavelength is generally on the order of micrometers.
  • the optical quality of the optical QAM signal is sensitive to the error of the optical phase shifter 4, it is extremely important to adjust the amount of phase change of the optical phase shifter 4 to the correct value.
  • the optical phase shifter 4 is disposed downstream of the second optical phase modulator 3.
  • the optical phase shifter 4 may be disposed downstream of the first optical phase modulator 2.
  • both of them may be provided with an optical phase shifter.
  • the light phase shifter is disposed only at the subsequent stage of the second light phase modulation unit 3.
  • n values of each of the first n-value data signal and the second n-value data signal, and the optical phase at the output of the first optical phase modulation unit 2 and the second optical phase modulation unit 3 And the relationship of light intensity will be described.
  • an MZI type optical modulator for the first optical phase modulator 2 and the second optical phase modulator 3.
  • the first optical phase modulator 2 is driven by a first n-value data signal
  • the second optical phase modulator 3 is driven by a second n-value data signal.
  • Each of these data signals is an n-value signal.
  • the first drive amplifier 6 amplifies the first n-value data signal into two types of signals of positive phase and negative phase to generate Data 1 and Data 1
  • the second drive amplifier 7 generates a second n-value data signal.
  • the value data signal is amplified into two types of signals of positive phase and negative phase to generate Data 2 and Data 2.
  • the amplified n-value data signals Data1 and Data1 are respectively applied to the two arms of the first optical phase modulator 2 via the first drive signal electrodes 61a and 61b, as shown in FIG. As shown, a phase shift of ⁇ ⁇ 1 occurs.
  • the amplified n-value data signals Data2 and Data2 are respectively applied to the two arms of the second optical phase modulation unit 3 via the second drive signal electrodes 71a and 71b, As shown in FIG. 6, a phase shift of ⁇ ⁇ 2 occurs.
  • the value of the phase delay phi 1 and phi 2 is changed in response to the value of n species with each data signal.
  • first bias power supply 8 and the first differential output DC amplifier 203 generate DC voltages (data bias voltages) V bias1 and -V bias1 , and via the first data bias electrodes 81a and 81b, The optical phase shift of + ⁇ 1 and ⁇ 1 is further added.
  • second bias power supply 9 and the second differential output DC amplifier 204, DC voltage (data bias voltage) V bias2, the -V bias2 occurs, the second data bias electrode 91a, through the 91b , + ⁇ 2 and ⁇ 2 are further added.
  • the notations of the various voltages are defined as follows.
  • the n types of signal levels possessed by the differential signal (Data 1 to Data 1) generated by the first drive amplifier 6 are represented by V 0 , V 1 ,... V m , -V m ,... -V 1 , -V 0
  • V 0 to V m 0.
  • m (n / 2) ⁇ 1.
  • the differential signal (Data 2-Data 2) generated by the second drive amplifier 7 has n
  • the types of signal levels are also V 0 , V 1 ,... V m , -V m ,... -V 1 , -V 0 .
  • V bias1, V bias2 the first optical phase modulating portion 2 and the second optical phase modulating unit 3 chosen so biased to null point. That is, when the differential voltage of the signal generated by the first drive amplifier 6 and the second drive amplifier 7 is 0, the output light of the first optical phase modulation unit 2 and the second optical phase modulation unit 3 Set to quench.
  • the IQ optical modulator M shown in FIG. 6 has a configuration in which each drive signal electrode applies opposite voltages of positive and negative to two waveguides, and a total of four electrodes exist.
  • This type of IQ optical modulator is called dual drive type.
  • the single drive type IQ optical modulator has only two drive signal electrodes. In such a configuration, an electric field is simultaneously applied to the two optical waveguides in the first optical phase modulation unit 2 by the first drive signal electrode, and a second optical phase modulation unit is formed by the second drive signal electrode. An electric field is simultaneously applied to the two optical waveguides inside 3. The anisotropy of these four optical waveguides can realize the same function as that of the dual drive type.
  • the n-value data signals applied to the first drive signal electrode and the second drive signal electrode are V 0 , V 1 ,... V m , ⁇ V m ,.
  • There are n types of voltages -V 1 and -V 0 and the amplitude of each drive signal is set so as not to exceed twice the half-wave voltage V ⁇ .
  • the above description relates to V ⁇ in the RF ports (the first drive signal electrodes 61a and 61b, and the second drive signal electrodes 71a and 71b), but the DC ports to which bias voltages are applied are also V ⁇ . Can be defined.
  • V bias1 As V bias1 is increased, the optical phase ⁇ 1 also changes, but the amount of change in bias voltage (FIG. 6) is required to increase the optical phase difference between the optical waveguides (2 ⁇ ⁇ 1 in the configuration of FIG. 6) by ⁇ .
  • the change amount of 2 ⁇ V bias1 is V ⁇ in the DC port (the first data bias electrodes 81 a and 81 b).
  • the second data bias electrodes 91a and 91b In the quadrature bias electrode 101, the change in the bias voltage required optical phase theta 3 to increase by [pi (change in V bias3 in the configuration of FIG. 6) becomes the V ⁇ of DC ports (quadrature bias electrode 101).
  • the electric field E 2 of the second optical phase modulating portion 3 of the output light, V 0, also the relationship between -V 0 and V bias2, is the same as FIG.
  • the graph in FIG. 7 is a slope rising to the right, the graph may be a slope falling to the right if E 1 and E 2 are 0 when the drive signal is 0.
  • the direction of the inclination is important when performing signal processing such as pre-dispersion compensation, but the description is omitted here.
  • the constellation of the output light of the IQ light modulator M is in the form of a grid as shown in FIG.
  • the light electric field E 1 and the light electric field E 2 are respectively an In-Phase component and a Quadrature component, and these may be abbreviated as an I component and a Q component.
  • FIG. Figure 9 is a block diagram showing a configuration of n 2 values QAM transmitter comprising a bias control circuit.
  • Asymmetric bias dithering V 0, V 1, ... at least one of V m is smaller than V [pi, and the ⁇ V bias1 and ⁇ V bias2 superposing slow dither signals whose phases are orthogonal.
  • ⁇ V bias1 and each dither signal applied to each of the ⁇ V bias2 in decoding the forward ⁇ cos ( ⁇ d ⁇ t) to be expressed as ⁇ sin ( ⁇ d ⁇ t) .
  • t time
  • ⁇ d is angular frequency.
  • the dither signal of cos ( ⁇ d ⁇ t) output from the first oscillator 82 is superimposed on the output voltage of the first bias power supply 8 by the first adder 83, and the second oscillator 92 is generated. This is realized by superimposing the sin ( ⁇ d ⁇ t) dither signal output from the second adder 93 on the output voltage of the second bias power supply 9.
  • V bias1, V bias2 and V bias3 are optimal value near when the other one is shifted from the optimum value by the bias drift, the modulator output (output light from the IQ modulator M
  • optical power is a value that is much longer than the symbol period of the signal (typically 100 psec) and averaged over a shorter period than the dithering period (typically 1 msec). I assume.
  • Non-Patent Documents 1 to 3 when V bias1 is drifting, the optical power of the modulator output fluctuates in synchronization with cos ( ⁇ d ⁇ t). When V bias2 drifts, the optical power of the modulator output fluctuates in synchronization with sin ( ⁇ d ⁇ t). When V bias3 is drifting, the optical power of the modulator output fluctuates in synchronization with sin (2 ⁇ d ⁇ t). This property can be used to correct the drift of each bias and control the bias voltage.
  • This control can be realized as follows.
  • the modulator output light is branched by the light branching coupler 11, and the light power is monitored by the light power monitor 12.
  • the value of the obtained optical power is synchronously detected using the first synchronous detection circuit 84, the second synchronous detection circuit 94, and the third synchronous detection circuit 103.
  • the reference clock of each synchronous detection circuit uses the outputs of the first oscillator 82 and the second oscillator 92 described above and the third oscillator 102.
  • the third oscillator 102 outputs a sine wave of sin (2 ⁇ d ⁇ t).
  • the synchronous detection result obtained by the first synchronous detection circuit 84, the second synchronous detection circuit 94 and the third synchronous detection circuit 103 has a positive or negative value determined by the magnitude and direction of the drift of each bias.
  • the first bias power supply 8 and the second bias are supplied via the first loop gain adjustment circuit 504, the second loop gain adjustment circuit 505, and the third loop gain adjustment circuit 503.
  • each bias can be maintained at an appropriate value.
  • V bias1 drifts, when shifted from the optimum value (null point) by an amount [Delta] V bias1, showing an example of the output of the first synchronous detection circuit 84 in the simulation.
  • the unit of the horizontal axis ⁇ V bias1 is V ⁇ .
  • a plurality of zero crossing points of slopes rising to the right or falling to the right appear. These two types of zero cross points correspond to the maximum value or the minimum value of the modulator output light, respectively.
  • V bias1 0
  • the first loop gain adjustment circuit 504 is used to decrease V bias1 if the output of the first synchronous detection circuit 84 is positive, and increase V bias1 if the output of the first synchronous detection circuit 84 is negative.
  • V bias1 ⁇ 2 V ⁇
  • V bias1, V bias2 and V bias3 have been described as to drift. However, immediately after that it initiated the bias control process, V bias1, V bias2 and V bias3 are not necessarily located in the respective optimum values. If multiple biases are drifting at the same time, the synchronous detection characteristics become complicated because the biases of each bias cause an interaction.
  • the drift amount [Delta] V bias2 of V bias2 is -0.2Buipai, under the condition that the drift amount [Delta] V bias3 of V bias3 is + a 0.2Buipai, and [Delta] V bias1 output relationship of the first synchronous detection circuit 84 Shown by simulation. As compared with FIG. 10, the zero cross point of the slope rising to the right is significantly shifted (see the arrow in FIG. 11). For this reason, the feedback loop causes V bias1 to converge to an incorrect value.
  • Patent Document 1 proposes a start-up sequence that enables correct bias control even when a plurality of biases deviate from the optimal value at the same time. This technique utilizes the symmetry of the variation of the synchronous detection characteristic that occurs when V bias3 is varied by half-wave voltage V ⁇ .
  • FIG. 12A to 12C are diagrams showing examples of constellation of n 2 -level optical QAM signal.
  • n 2
  • the optical power P of the optical QAM signal is proportional to the sum of squares of the magnitudes of the vectors of the optical fields of the symbols A to D. As shown in FIG.
  • FIG. 12A shows the constellation when the [Delta] V bias1 drifts by -0.5Buipai
  • FIG. 12C shows a constellation in a case where [Delta] V bias1 drifts by + 0.5V ⁇ .
  • the symbols 14A, 14B and 14C shown in the graph of the figure correspond to the constellations of FIGS. 14A, 14B and 14C, respectively.
  • FIGS. 16A to 16C are obtained.
  • the positional relationship between the constellation and the origin interchanges FIGS. 14A and 14C with FIGS. 16A and 16C. That is, when FIG. 16C is rotated by 180 degrees, although the arrangement of symbols and the positive or negative of the E1 axis change, the positional relationship between the shape of the constellation and the origin becomes the same as FIG. 14A. Further, when FIG. 16A is rotated by 180 degrees, although the arrangement of symbols and the positive or negative of the E1 axis change, the positional relationship between the shape of the constellation and the origin becomes the same as FIG. 14C.
  • Deviation d2 from [Delta] V bias1 0 the value of [Delta] V bias1 that optical power P is the minimum value is opposite sign to the FIG. 15 (see arrows in FIG. 17).
  • the present invention has an object to provide a bias control circuit and a bias control method capable of causing a bias value of an optical transmitter for multilevel QAM to converge more quickly.
  • One aspect of the present invention is a bias control circuit that performs bias control of an optical modulator, wherein the optical modulator is a first n-value data having n types of values of phase or intensity of input light.
  • a first optical phase modulation unit that changes according to a signal
  • a second optical phase modulation unit that changes the phase or intensity of input light according to a second n-value data signal having n types of values
  • providing an optical phase difference of + ⁇ / 2 or - ⁇ / 2 by delaying at least one of the output light from the first optical phase modulation unit and the output light from the second optical phase modulation unit.
  • An optical phase shifter and combining the output light from the first optical phase modulation unit to which the optical phase difference is given by at least one of the optical phase shifters and the output light from the second optical phase modulation unit And a multiplexer that outputs multi-level QAM signals generated by A first bias voltage for setting the light output from the first optical phase modulation unit to be extinguished when the first n-value data signal is at a zero level; And a second bias voltage for setting the output light from the second optical phase modulator to be extinguished when the second n-value data signal is at zero level.
  • a second bias power source for generating a third bias power source for generating a third bias voltage for adjusting the phase shift amount of the optical phase shifter, and the optical power of the output light from the optical modulator The first bias voltage generated by the first bias power supply, the second bias voltage generated by the second bias power supply, and the optical power monitor to be monitored and the monitor result by the optical power monitor And a controller configured to control the third bias voltage generated by the third bias power supply, the controller fixing the second bias voltage and setting the third bias voltage to a half-wave voltage.
  • a set of a first candidate bias voltage which is the first bias voltage and a second candidate bias voltage when the light power is controlled to converge near the maximum value or the minimum value before and after the increase or decrease, respectively.
  • Loop processing is repeated while changing the second bias voltage in a predetermined range, and the difference between the first candidate bias voltage and the second candidate bias voltage is generated for each of the plurality of sets recorded.
  • one embodiment of the present invention is a bias control circuit which performs bias control of an optical modulator, and the optical modulator is characterized by the first n having n types of values of phase or intensity of input light.
  • a first optical phase modulation unit that changes according to the value data signal, and a second optical phase that changes the phase or intensity of the input light according to a second n-value data signal having n types of values
  • Combining unit that outputs multi-level QAM signal generated by combining
  • the bias control circuit is configured to set so that the output light from the first optical phase modulation unit is extinguished when the first n-value data signal is at zero level.
  • a second bias power supply for generating a bias voltage of the second light source, and a second bias power supply for setting the output light from the second optical phase modulator to be extinguished when the second n-value data signal is at a zero level
  • a third bias power supply generating a third bias voltage for adjusting the amount of phase shift of the optical phase shifter, and a third bias power supply generating a bias voltage of An optical power monitor for monitoring optical power, and the first bias voltage generated by the first bias power supply and the second bias generated by the second bias power supply based on the monitoring result by the optical power monitor
  • a control unit for controlling the third bias voltage generated by the third bias power supply, the control unit fixing the second bias voltage and controlling the first n-value data signal The predetermined frequency to be superimposed on the optical power
  • the loop process is repeated while changing the bias voltage of 2 within a predetermined range, and the first candidate bias voltage and the second candidate via are repeated for each of the plurality of sets recorded. Calculating a difference from the voltage, and generating a value between the first candidate bias voltage and the second candidate bias voltage of a selected set based on the calculated difference from the first bias power supply; A voltage determination process determined as a bias voltage of 1 is performed.
  • control unit may determine that the second bias voltage is to be generated from the second bias power supply when the selected set is obtained.
  • control unit performs the loop processing and the voltage determination processing by switching the first bias voltage and the second bias voltage, and generates the second bias power supply.
  • the second bias voltage may be determined.
  • control unit controls the third bias voltage using the determined first bias voltage and the determined second bias voltage, and The lifting process may be ended.
  • the Pockels effect or the thermal expansion of the optical waveguide may be used to adjust the optical phase by the first bias voltage, the second bias voltage, and the third bias voltage.
  • One aspect of the present invention is a bias control method of an optical modulator performed by a bias control circuit, wherein the optical modulator has a phase or intensity of input light, and a first n having n types of values.
  • a first optical phase modulation unit that changes according to the value data signal, and a second optical phase that changes the phase or intensity of the input light according to a second n-value data signal having n types of values
  • the first bias power supply extinguishes the output light from the first optical phase modulator when the first n-value data signal is at a zero level.
  • Generating a first bias voltage for setting the second light source and the second bias power supply is configured to extinguish the output light from the second optical phase modulator when the second n-value data signal is at a zero level
  • the second bias power supply generates the first bias voltage generated by the first bias power supply and the second bias power supply generates the second bias power supply based on the monitoring result of the optical power of the output light from the optical modulator.
  • Bias electricity And a bias voltage control step of controlling the third bias voltage generated by the third bias power supply, the control unit fixing the second bias voltage and setting the third bias voltage to a half-wave voltage Of the first candidate bias voltage and the second candidate bias voltage which are the first bias voltage when the light power is controlled to converge in the vicinity of the maximum value or the minimum value before and after each increase or decrease.
  • a loop processing step of repeating a process of recording a set while changing the second bias voltage within a predetermined range; and the control unit is configured to select the first candidate bias for each of the plurality of sets recorded in the loop processing step. Calculating a difference between the voltage and the second candidate bias voltage, and selecting the first candidate pair selected based on the calculated difference;
  • a value between the scan voltage and the second candidate bias voltage has a voltage determination step of determining as said first bias voltage generated from the first bias power.
  • One aspect of the present invention is a bias control method of an optical modulator performed by a bias control circuit, wherein the optical modulator has a phase or intensity of input light, and a first n having n types of values.
  • a first optical phase modulation unit that changes according to the value data signal, and a second optical phase that changes the phase or intensity of the input light according to a second n-value data signal having n types of values
  • the first bias power supply extinguishes the output light from the first optical phase modulator when the first n-value data signal is at a zero level.
  • Generating a first bias voltage for setting the second light source and the second bias power supply is configured to extinguish the output light from the second optical phase modulator when the second n-value data signal is at a zero level
  • the second bias power supply generates the first bias voltage generated by the first bias power supply and the second bias power supply generates the second bias power supply based on the monitoring result of the optical power of the output light from the optical modulator.
  • Bias electricity And a bias voltage control step of controlling the third bias voltage generated by the third bias power supply, the control unit fixing the second bias voltage, and an amplitude of the first n-value data signal.
  • dithering of a predetermined frequency is added to the first bias voltage and the third bias voltage is increased or decreased by a half-wave voltage before and after each of the predetermined frequency superimposed on the optical power.
  • the difference between the first candidate bias voltage and the second candidate bias voltage is calculated, and between the first candidate bias voltage and the second candidate bias voltage of a set selected based on the calculated difference. Determining a value of V as the first bias voltage generated from the first bias power supply.
  • the present invention it is possible to make the bias value of the optical transmitter for multilevel QAM converge more quickly.
  • Embodiments of the present invention relate to automatic bias voltage control of a multilevel QAM optical transmitter.
  • the present invention relates to a controller that controls a startup sequence that controls bias to an optimal value more reliably at the start of automatic control.
  • V biasj (j the light power P becomes the maximum value or the minimum value Consider the case where the condition that “1, 2) hardly changes” is satisfied.
  • V biasj (j the light power P becomes the maximum value or the minimum value
  • 18A and 18B are a diagram showing the constellation before and after the n 2 value light QAM signal of the theta 3 was ⁇ decrease when d1 and d2 are equal.
  • n 2.
  • FIG. 18A shows the constellation before ⁇ 3 has been increased by ⁇
  • FIG. 18B shows the constellation after ⁇ 3 has been increased by ⁇ .
  • the shape of the constellation of which the arrangement of the symbols are interchanged is the same, the positional relationship between the shape and origin of the constellation is unchanged.
  • Figure 19 is a graph showing changes in optical power P before and after the theta 3 was ⁇ decrease.
  • ⁇ V bias2 0.0
  • Conditions such as drive amplitude are the same as those in FIGS.
  • V bias1 and d2 (Fig. 15, see FIG. 17) for determining the V bias1, V bias2 from locate a region having a small absolute value of, for example Even when the configuration of the IQ light modulator is not ideal, ABC can be realized with higher accuracy than the technique shown in Patent Document 1.
  • the value of the optical power P of the output of the IQ modulator controls the V bias1 and V bias2 so that the maximum or minimum value. Whether the optical power P takes the maximum value or the minimum value when the respective bias values are optimum depends on the drive amplitude and the signal format, so the discriminant D shown in Non-Patent Document 2 etc. Need to be
  • V bias1 or V bias2 The dither detection is performed to perform synchronous detection, and the synchronous detection result may be set to 0 after selecting the slope of the synchronous detection result.
  • FIG. 1 is a block diagram showing the configuration of an optical transmitter 100 according to a first embodiment of the present invention.
  • the optical transmitter 100 is an n 2 QAM transmitter.
  • the optical transmitter 100 includes an IQ optical modulator M, a first drive amplifier 6, a second drive amplifier 7, and a bias control circuit 400.
  • the bias control circuit 400 includes an optical demultiplexing coupler 11, an optical power monitor 12, a first oscillator 82, a first synchronous detection circuit 84, a first loop gain adjustment circuit 504, a first bias power supply 8, and a first addition.
  • a first differential output DC amplifier 203, a second oscillator 92, a second synchronous detection circuit 94, a second loop gain adjustment circuit 505, a second bias power supply 9, a second adder 93, A second differential output DC amplifier 204, a third oscillator 102, a third synchronous detection circuit 103, a third loop gain adjustment circuit 503, a third bias power supply 10, and a controller 600 are provided.
  • the optical transmitter 100 shown in FIG. 1 differs from the QAM transmitter shown in FIG. 9 in that the bias control circuit 400 which is an ABC circuit includes a controller 600.
  • the first drive amplifier 6 amplifies the first n-value data signal into two types of signals of positive phase and negative phase to generate Data 1 and Data 1.
  • the second drive amplifier 7 amplifies the second n-value data signal into two types of signals of positive phase and negative phase to generate Data 2 and Data 2.
  • the IQ optical modulator M is similar to the configuration shown in FIG. 6 and generates an n 2 -ary QAM signal.
  • the first optical coupler 1 (FIG. 6) divides the CW light (continuous light) into two, and the first optical phase modulator 2 (FIG. 6) and the second optical phase modulator 3 (FIG. 6) Enter in
  • the first optical phase modulation unit 2 (FIG. 6) branches the CW light input from the first optical coupler 1 (FIG. 6) into two waveguides, and Data 1 and ⁇ generated by the first drive amplifier 6 Data 1 is applied to the optical signal of each waveguide via the first drive signal electrodes 61a and 61b.
  • the first data bias electrodes 81a and 81b perform optical phase shifts of + ⁇ 1 and ⁇ 1 by DC voltages (first bias voltages) V bias1 and ⁇ V bias1 from the first differential output DC amplifier 203. to add.
  • the first optical phase modulation unit 2 (FIG. 6) multiplexes the optical signals of the two waveguides whose optical phase differences are adjusted, and then outputs the optical signal obtained by multiplexing.
  • the second optical phase modulation unit 3 branches the CW light input from the first optical coupler 1 (FIG. 6) into two waveguides, and Data 2 and ⁇ generated by the second drive amplifier 7 Data 2 is applied to the optical signal of each waveguide via the second drive signal electrodes 71a and 71b.
  • Second data bias electrode 91a, 91b is the DC voltage from the second differential output DC amplifier 204 (second bias voltage) V bias2 and -V bias2, of + theta 2 and - [theta] 2 optical phase shift to add.
  • the second optical phase modulation unit 3 (FIG. 6) multiplexes the optical signals of the two waveguides whose optical phase differences are adjusted, and then outputs the optical signal obtained by multiplexing.
  • At least one of the output of the first optical phase modulator 2 and the output of the second optical phase modulator 3 is ⁇ 3 by the optical phase shifter 4 (FIG. 6) having the orthogonal bias electrode 101 to which the orthogonal bias voltage is applied.
  • the phase difference is added, and the signal obtained by multiplexing is output by the second optical coupler 5 (FIG. 6) as an n 2 -level QAM optical signal.
  • the optical demultiplexing coupler 11 branches the output light from the IQ optical modulator M and outputs the branched light to the optical power monitor 12.
  • the optical power monitor 12 monitors the optical power of the output light branched by the optical demultiplexing coupler 11.
  • the first synchronous detection circuit 84 performs synchronous detection based on the reference clock output from the first oscillator 82 and the monitoring result of the optical power monitor 12.
  • the first synchronous detection circuit 84 feeds back the synchronous detection result as an error signal to the first bias power supply 8 through the first loop gain adjustment circuit 504.
  • the first adder 83 superimposes the dither signal of cos ( ⁇ d ⁇ t) output from the first oscillator 82 on the output voltage of the first bias power supply 8.
  • the first differential output DC amplifier 203 supplies DC voltages V bias1 and ⁇ V bias1 generated from the output voltage of the first adder 83 to the first data bias electrodes 81a and 81b.
  • the second synchronous detection circuit 94 performs synchronous detection based on the reference clock output from the second oscillator 92 and the monitor result of the optical power monitor 12.
  • the second synchronous detection circuit 94 feeds back the synchronous detection result as an error signal to the second bias power supply 9 via the second loop gain adjustment circuit 505.
  • the second adder 93 superimposes the sin ( ⁇ d ⁇ t) dither signal output from the second oscillator 92 on the output voltage of the second bias power supply 9.
  • the second differential output DC amplifier 204 supplies the DC voltages V bias2 and ⁇ V bias2 generated from the output voltage of the second adder 93 to the second data bias electrodes 91 a and 91 b.
  • the third synchronous detection circuit 103 performs synchronous detection based on the reference clock output from the third oscillator 102 and the monitoring result of the optical power monitor 12.
  • the third synchronous detection circuit 103 feeds back the synchronous detection result as an error signal to the third bias power supply 10 via the third loop gain adjustment circuit 503.
  • the third bias power supply 10 supplies the orthogonal bias voltage V bias3 to the orthogonal bias electrode 101.
  • the controller 600 controls the first bias power supply 8, the second bias power supply 9, and the third bias power supply 10 with reference to the above-described three error signals obtained from the monitoring result of the optical power monitor 12, first bias power source 8, by changing the V bias1, V bias2 and V bias3 output from each of the second bias power supply 9 and the third bias power source 10, which changes are documented.
  • the controller 600 moves these three types of control loops by time sharing in the start-up sequence immediately after the transmitter start-up. Order performs control of the data bias V bias1 or V bias2 earlier, then controls the V bias3. Although both the control of the control and V bias2 of V bias1 is may be a first, here assumed to be controlled before the V bias1.
  • FIG. 2 is a flow chart showing processing of the bias control circuit 400. The process of each step of the start-up sequence will be described using the flow shown in FIG.
  • step S105 the controller 600 fixes the value of V bias2 and V bias3 to the initial value. This is realized by sending a command from the controller 600 to the second loop gain adjustment circuit 505 and the third loop gain adjustment circuit 503, and setting these loop gains to 0 ( ⁇ dB dB).
  • step S110 the controller 600 substitutes an initial value 1 for the variable j.
  • This variable j is a variable indicating the number of rows in the data table.
  • step S115 the controller 600 controls V bias1 so that the output of the first synchronous detection circuit 84 approaches zero. More specifically, when the controller 600 adds dithering of the frequency f to the amplitude of V bias 1 , the frequency component of an integral multiple of the frequency f superimposed on the output from the optical power monitor 12 becomes near 0. To control V bias1 . This is realized by sending a command from the controller 600 to the first loop gain adjustment circuit 504 and setting the loop gain to an appropriate value. The optimum magnitude of the loop gain is determined by the power of the CW light input to the IQ light modulator M and the sensitivity of the light power monitor 12. The positive or negative of the feedback signal is determined by the positive or negative of the slope of the target 0 cross point.
  • step S120 the controller 600 records the convergence value of V bias1 in the first column j row of the data table, and the process proceeds to step S125.
  • step S125 the controller 600 increases V bias3 by V ⁇ .
  • step S130 the controller 600 moves the control loop for only V bias1 so that the output of the first synchronous detection circuit 84 approaches 0, as in step S115.
  • step S135 the controller 600 records the convergence value of V bias1 in the second column j row of the data table, and the process proceeds to step S140.
  • step S140 the controller 600 records the value of V bias2 in the third column j row of the data table.
  • step S145 the controller 600 increases the value of V bias2 by a predetermined step width.
  • step S150 the controller 600, a result of increasing the value of V bias2, determines whether falls within Scope of V bias2 is predetermined. If it is determined that V bias2 is within the inspection range, the controller 600 performs the process of step S155, adds 1 to the value of j, and the process returns to step S115.
  • step S150 when the controller 600 determines that V bias2 has exceeded the predetermined inspection range, the controller 600 exits the loop, and the process proceeds to step S160.
  • step S160 the controller 600 checks the data table to obtain j which minimizes the difference between the values in the first and second columns.
  • step S165 the controller 600 fixes the value of V bias1 to the average value of the j-th row and the first column and the j-th row and the second column of the data table.
  • step S170 the controller 600 fixes the value of V bias2 to the value of the j-th row and the third column of the data table.
  • the bias control circuit 400 ends the startup sequence of ABC, shifts to the normal operation state, and performs ABC in service.
  • the optical power of the output of the IQ optical modulator is determined in step S115 and step S130 of FIG.
  • V bias1 may be controlled to maximize or minimize the value of power P. Further, whether V bias1 should be maximum or minimum can be uniquely determined using the discriminant D shown in Non-Patent Document 2 as described above.
  • V bias3 is changed to V bias3 + V ⁇ in step S125.
  • V bias3 may be increased by V ⁇ , and if j is an even number, V bias3 may be decreased by V ⁇ (or vice versa).
  • the loop is repeated until V bias2 exceeds the examination range, but the difference between the values of the first and second columns in the j-th row and the second column of the data table is 0 during the loop. If it does, then there is no need to loop around and collect data. However as a practical matter, the circuit noise and IQ modulator M of imperfections in the first synchronous detection circuit 84, and step size V bias2 is because it is non-zero, the first column of the data table and the second column The probability that the difference between the values is exactly zero is very small. Therefore, the controller 600 calculates the difference between the first column and the second column in the j-th row of the data table between step S140 and step S145 in FIG. 2, and the value is smaller than a predetermined threshold value. If it does, the loop is exited, and the processing from step S160 may be performed according to the value of j at that time.
  • the size of the step width of V bias2 is the size of the error ( ⁇ V bias2 ) of V bias2 at the end of the start-up sequence. Decide. The smaller the step size, the smaller the error, but the longer the convergence time. To solve this problem, in the second embodiment, at the time of the completion of the step S105 ⁇ step S165 of FIG. 2, again repeats steps S105 ⁇ step S165 after having replaced the V bias1 and V bias2.
  • step S205 to step S250 in FIG. 3 are flowcharts showing processing of the bias control circuit 400 of the present embodiment.
  • the processing of the bias control circuit 400 from step S205 to step S250 in FIG. 3 is substantially the same as step S105 to step S155 in FIG. 2 of the first embodiment, but in the present embodiment, step S140 in FIG. Otherwise, the value of Vbias2 is not recorded in the third column of the data table.
  • the bias control circuit 400 After interchanging the V bias1 and V bias2, it performs substantially the same processing as to the steps S205 ⁇ step S250 of FIG. However, in steps S320 and S335, candidate values of V bias2 are recorded in the third and fourth columns of the data table.
  • step S305 the controller 600 fixes the values of V bias1 and V bias3 to the initial values, and substitutes the initial value 1 for the variable j in step S310.
  • step S315 the controller 600 controls V bias2 so that the output of the second synchronous detection circuit 94 approaches 0, and after the control loop converges, in step S320, the convergence value of V bias2 is set to the third value of the data table. Record in column j row.
  • step S325 the controller 600 increases V bias3 by V ⁇ .
  • step S330 the controller 600 moves the control loop for only V bias2 so that the output of the second synchronous detection circuit 94 approaches 0, and after the control loop converges, the convergence value of V bias2 is data table in step S335.
  • step S340 the controller 600 increases the value of V bias1 by a predetermined step width, and in step S345, determines whether the increased V bias1 falls within a predetermined investigation range. If it is determined that the increased V bias1 is within the inspection range, the controller 600 performs the process of step S350, adds 1 to the value of j, and the process returns to step S315. In step S345, when the controller 600 determines that V bias1 has exceeded the predetermined inspection range, the controller 600 exits the loop, and the process proceeds to step S355.
  • Steps S355 and S360 in FIG. 4 are the same as steps S160 and S165 in the first embodiment shown in FIG. That is, in step S 355, the controller 600 checks the data table to obtain j that minimizes the difference between the values in the first column and the second column. In step S360, the controller 600 fixes the value of V bias1 to the average value of the j-th row and the first column and the j-th row and the second column of the data table.
  • step S365 and step S370 in FIG. 4 the controller 600 uses the third column of the data table, and a fourth column, to secure the V bias2 in the same manner as V bias1. That is, in step S365, the controller 600 checks the data table and obtains j that minimizes the difference between the values in the third and fourth columns. In step S370, the controller 600 fixes the value of V bias2 to the average value of the j-th row and the third column and the j-th row and the fourth column of the data table.
  • the bias control circuit 400 ends the startup sequence of ABC, shifts to the normal operation state, and performs ABC in service.
  • the value is the maximum or minimum value of the optical power P of the output of the IQ modulator M, or with controlled V bias1, V bias2 so that the vicinity of the maximum or minimum value.
  • the method described in Non-Patent Document 3 can be used.
  • FIG. 5 is a block diagram showing a configuration of an optical transmitter 100a according to a variation of the first and second embodiments in which the method described in Non-Patent Document 3 is used in combination.
  • the optical transmitter 100a shown in this figure differs from the optical transmitter 100 shown in FIG. 1 in that a bias control circuit 400a is provided instead of the bias control circuit 400.
  • the bias control circuit 400a includes a controller 600a in place of the controller 600 shown in FIG.
  • the first switch 301 is provided in part of the output of the first oscillator 82.
  • the first switch 301 is periodically switched by the controller 600a.
  • V bias1 the output of the first oscillator 82 is sent to the gain adjustment terminal of the first drive amplifier 6 to dither the drive amplitude.
  • V bias 3 the output of the first oscillator 82 is sent to the first adder 83 to dither V bias 1.
  • the second switch 311 is provided in part of the output of the second oscillator 92.
  • the second switch 311 is periodically switched by the controller 600a.
  • the time control of the V bias2 the output of the second oscillator 92 is sent to the gain adjustment terminal of the second driving amplifier 7 by the second switch 311 to dither the drive amplitude.
  • the time control of the V bias3 output of the second oscillator 92, the second switch 311 is sent to a second adder 93, to dither the V bias2.
  • V bias1 is controlled so that the output of the synchronous detection circuit 84 is not zero but approaches maximum or minimum. More specifically, when the controller 600a adds dithering of the frequency f to the drive amplitude of the first drive amplifier 6, the frequency component of an integral multiple of the frequency f superimposed on the output from the optical power monitor 12 is Control V bias1 to be the maximum or minimum proximity.
  • the controller 600a controls V bias2 so that the output of the second synchronous detection circuit 94 is not 0 but approaches maximum or minimum in steps S315 and S330 in FIG. Whether to select the maximum or the minimum is determined by the sign of the proportionality factor between the control signal to the gain adjustment terminal and the increase or decrease of the actual gain.
  • the drive amplitude-independent by the present embodiment becomes possible to control the V bias1, V bias2.
  • Vbias1 or Vbias2 should be controlled so that the output of the first synchronous detection circuit 84 or the output of the second synchronous detection circuit 94 approaches to the gain adjustment terminal It depends on the positive / negative of the proportionality factor of the control signal of and the increase / decrease of the actual gain.
  • the first embodiment describes the synchronous detection results by dithering the V bias1 or V bias2 configuration to 0, when the object of synchronous detection is higher dither frequency component, synchronous detection result In some cases it is better not to have 0 as a maximum or a minimum. Therefore, whether the synchronization detection result should be approached to maximum, minimum or 0 may be confirmed experimentally by device testing when the signal format and the configuration of the synchronization detection circuit are determined.
  • the optical transmitter controls the bias of the optical modulator (for example, the IQ optical modulator M) and the optical modulator ( For example, the bias control circuit 400, 400a).
  • the optical modulator includes a first optical phase modulator (for example, a first optical phase modulator 2), a second optical phase modulator (for example, a second optical phase modulator 3), and an optical phase shifter. (For example, an optical phase shifter 4) and a multiplexer (for example, a second optical coupler 5).
  • the first optical phase modulation unit changes the phase or intensity of the input light according to the first n-value data signal having n types of values, and outputs the light whose phase or intensity is changed.
  • the second optical phase modulation unit changes the phase or intensity of the input light according to a second n-value data signal having n types of values, and outputs the light whose phase or intensity is changed.
  • the optical phase shifter delays the output light from the first optical phase modulator and / or the output light from the second optical phase modulator by delaying the output light to + ⁇ / 2 or ⁇ / 2.
  • the combining unit is formed by combining the output light from the first optical phase modulation unit and the output light from the second optical phase modulation unit, at least one of which is provided with the optical phase difference by the optical phase shifter. Output a QAM signal of value.
  • the bias control circuit includes a first bias power supply (for example, the first bias power supply 8), a second bias power supply (for example, the second bias power supply 9), and a third bias power supply (for example, the third).
  • a bias power supply 10 for example, an optical power monitor (for example, an optical power monitor 12), and a control unit (for example, controllers 600 and 600a).
  • a first bias voltage for example, V bias1 for setting that the output light from the first optical phase modulation unit is quenched when the first n-value data signal is at zero level.
  • a second bias voltage for example, V bias2 for setting that the output light from the second optical phase modulation unit is quenched when the second n-value data signal is at zero level. Generate).
  • the third bias power supply generates a third bias voltage (eg, V bias3 ) which is a bias voltage for adjusting the phase shift amount of the optical phase shifter.
  • the optical power monitor monitors the optical power of the output light from the optical modulator.
  • the control unit generates a first bias voltage generated by the first bias power supply, a second bias voltage generated by the second bias power supply, and a third bias power supply generated based on the monitoring result of the optical power monitor. Control the bias voltage of 3.
  • the control unit fixes the second bias voltage and increases or decreases the third bias voltage by a half-wave voltage in the start-up sequence of the bias control circuit before and after the maximum or minimum light power.
  • Loop that repeats the process of recording the set of the first candidate bias voltage and the second candidate bias voltage, which is the first bias voltage when it is controlled to converge in the vicinity of, while changing the second bias voltage in a predetermined range Do the processing.
  • control unit fixes the second bias voltage and adds dithering of a predetermined frequency to the amplitude of the first n-value data signal or the first bias voltage in the startup sequence of the bias control circuit, and Third, when control is performed so that components of integral multiples of a predetermined frequency superimposed on the light power are converged to 0, maximum, or minimum, before and after the bias voltage of 3 is increased or decreased by a half-wave voltage.
  • a loop process of repeating a process of recording a set of a first candidate bias voltage and a second candidate bias voltage which is a bias voltage of 1 while changing the second bias voltage in a predetermined range is performed.
  • the n-value data signal to which dithering is not added has an amplitude because it is an RF signal, and the amplitude of the n-value data signal after dithering application slightly increases or decreases.
  • the bias voltage is DC, it does not have an amplitude, and after dithering is applied, the first bias voltage is almost constant while having a slight amplitude fluctuation.
  • the control unit calculates the difference between the first candidate bias voltage and the second candidate bias voltage for each of the plurality of sets recorded after performing any of the above loop processing, and is selected based on the calculated difference.
  • the value between the first candidate bias voltage and the second candidate bias voltage of the set, specifically, the average of the first candidate bias voltage and the second candidate bias voltage included in the selected set, the first bias A voltage determination process to be determined as a first bias voltage generated from a power supply is performed.
  • the control unit determines that the second bias power supply generates a second bias voltage when the selected set is obtained.
  • the control unit may determine the second bias voltage by switching the first bias voltage and the second bias voltage and performing the above-mentioned loop processing and voltage determination processing.
  • the control unit performs the existing automatic bias control using the determined first bias voltage and the determined second bias voltage to control the third bias voltage, and ends the start-up process of the bias control circuit. .
  • the Pockels effect or the thermal expansion of the optical waveguide is used to adjust the optical phase by the first bias voltage, the second bias voltage, and the third bias voltage.
  • the initial value of each bias at the start of operation of the control circuit is whatever value: Also, even if the imbalance in the operation of the modulator and the interaction of each bias can not be ignored, each bias can converge to an appropriate bias value without converging to an inappropriate value, and the state can be maintained. It becomes.
  • the present invention is applicable to a transmitter that generates a multilevel QAM optical signal.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Communication System (AREA)

Abstract

バイアス制御回路の制御部は、第２のバイアス電圧を固定しかつ第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、光変調器が出力する多値のＱＡＭ信号の光パワを最大値又は最小値の近傍に収束させるよう制御したときの第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理を行う。制御部は、記録された複数の組それぞれについて第一候補バイアス電圧と第二候補バイアス電圧との差分を算出し、算出した差分に基づいて選択した組の第一候補バイアス電圧と第二候補バイアス電圧との間の値を、第１のバイアス電圧の値として決定する。

Description

バイアス制御回路及びバイアス制御方法
　本発明は、バイアス制御回路及びバイアス制御方法に関する。
　本願は、２０１７年７月１４日に日本へ出願された日本特願２０１７－１３８４１０号に対して優先権を主張し、その内容をここに援用する。
　光伝送システムに用いる伝送符号として、低いシンボルレートで大容量の光信号を送信可能なＱＡＭ（Quadrature Amplitude modulation）信号が注目を集めている。最も単純なＱＡＭは４値ＱＡＭであり、ＱＰＳＫ（Quadrature Phase Shift Keying）と呼ばれる。本願では簡単のために主としてＱＰＳＫで説明を行うが、本願はＱＰＳＫに限らず、全てのＱＡＭ信号に用いることが可能である。なお、以下の説明において、図面及び数式上では、文字の上にバーが付与された符号があるが、明細書中では、「￣」の次に文字を記すことでこれを表す。
　図６は、従来技術による、ＩＱ光変調器を用いてｎ２値ＱＡＭ信号を生成する光送信器の典型的な構成例を示す図である。簡単のために、ここでは前置分散補償などの複雑な処理は行わないものとする。ＩＱ光変調器Ｍに入力されたＣＷ光（連続光）は、第１の光カプラ１により２つに分割され、第１の光位相変調部２と第２の光位相変調部３とに入力される。これら第１の光位相変調部２及び第２の光位相変調部３は、通常、ＭＺＩ（Mach-Zehnder Interferometer：マッハツェンダ干渉計）型の光変調器によって構成され、第１のｎ値データ信号Ｄａｔａ１、￣Ｄａｔａ１、及び第２のｎ値データ信号Ｄａｔａ２、￣Ｄａｔａ２のロジックに対応して、光位相または光強度を相対的に変化させる機能を持つ。
　第１の光位相変調部２の出力及び第２の光位相変調部３の出力は、後述する第３のバイアス電圧が印加される直交バイアス電極１０１を有する、光位相シフタ４によってθ３の位相差が加えられた上で、第２の光カプラ５により合波され、合波により得られた信号がｎ２値光ＱＡＭ信号として出力される。光の位相差θ３が＋π／２または－π／２で最良の光ＱＡＭ信号が得られる。これは、キャリア波長の１／４に相当するが、波長は一般にマイクロメータのオーダであるため、調整は、極めてシビアである。また、光ＱＡＭ信号の光品質は、光位相シフタ４の誤差に敏感であるため、光位相シフタ４の位相変化量を正しい値に調整するのは極めて重要である。
　一般に、θ３の調整は、光位相シフタ４に与える、第３のバイアス電源１０から供給される第３のバイアス電圧（直交バイアス電圧）Ｖｂｉａｓ３を調整することで行われる。同図において、光位相シフタ４は、第２の光位相変調部３の後段に配置しているが、第１の光位相変調部２の後段に光位相シフタ４が配置されていても良く、また、双方に光位相シフタを備えても良い。以下、説明を簡単にするために、第２の光位相変調部３の後段にのみ光位相シフタが配置されているものとする。
　次に、第１のｎ値データ信号及び第２のｎ値データ信号の各々がもつｎ種の値と、第１の光位相変調部２及び第２の光位相変調部３の出力における光位相及び光強度の関係について説明する。前述の通り、第１の光位相変調部２及び第２の光位相変調部３には、ＭＺＩ型の光変調器を用いるのが一般的である。第１の光位相変調部２は、第１のｎ値データ信号により駆動され、第２の光位相変調部３は、第２のｎ値データ信号により駆動される。これらのデータ信号は各々、ｎ値の信号である。第１の駆動アンプ６は、第１のｎ値データ信号を正相、逆相の２種類の信号に増幅してＤａｔａ１及び￣Ｄａｔａ１を生成し、第２の駆動アンプ７は、第２のｎ値データ信号を正相、逆相の２種類の信号に増幅し、Ｄａｔａ２及び￣Ｄａｔａ２を生成する。
　増幅されたｎ値データ信号Ｄａｔａ１及び￣Ｄａｔａ１はそれぞれ、第１の光位相変調部２が持つ２つのアームの各々に、第１の駆動信号用電極６１ａ、６１ｂを介して印加され、図６に示すように、±φ１の位相シフトを生じさせる。同様に、増幅されたｎ値データ信号Ｄａｔａ２及び￣Ｄａｔａ２はそれぞれ、第２の光位相変調部３が持つ２つのアームの各々に、第２の駆動信号用電極７１ａ、７１ｂを介して印加され、図６に示すように、±φ２の位相シフトを生じさせる。位相遅延φ１及びφ２の値は、各データ信号が持つｎ種の値に対応して変化する。
　また、第１のバイアス電源８及び第１の差動出力ＤＣアンプ２０３は、ＤＣ電圧（データバイアス電圧）Ｖｂｉａｓ１及び－Ｖｂｉａｓ１を発生し、第１のデータバイアス電極８１ａ、８１ｂを介して、＋θ１及び－θ１の光位相シフトを更に追加する。同様に、第２のバイアス電源９及び第２の差動出力ＤＣアンプ２０４は、ＤＣ電圧（データバイアス電圧）Ｖｂｉａｓ２、－Ｖｂｉａｓ２を発生し、第２のデータバイアス電極９１ａ、９１ｂを介して、＋θ２、－θ２の光位相シフトを更に追加する。
　次に、上記各種の電圧の表記を以下のように定義する。第１の駆動アンプ６によって生成される差動信号（Ｄａｔａ１－￣Ｄａｔａ１）が有するｎ種類の信号レベルを、Ｖ０、Ｖ１、…Ｖｍ、－Ｖｍ、…－Ｖ１、－Ｖ０と表記し、Ｖ０～Ｖｍ＞０であるものとする。ここでｍ＝（ｎ／２）－１である。一般に、第１の光位相変調部２と第２の光位相変調部３の光学特性は同等であるので、第２の駆動アンプ７によって生成される差動信号（Ｄａｔａ２－￣Ｄａｔａ２）が有するｎ種類の信号レベルも、やはりＶ０、Ｖ１、…Ｖｍ、－Ｖｍ、…－Ｖ１、－Ｖ０とする。
　Ｖｂｉａｓ１、Ｖｂｉａｓ２は、第１の光位相変調部２及び第２の光位相変調部３がヌル点にバイアスされるように選ぶ。すなわち、第１の駆動アンプ６、第２の駆動アンプ７によって生成される信号の差動電圧が０である時に、第１の光位相変調部２及び第２の光位相変調部３の出力光が消光するように設定する。
　ここで、第１の光位相変調部２及び第２の光位相変調部３の半波長電圧Ｖπについて、図６を用いて説明する。第１の光位相変調部２はＭＺＩ型変調器であり、ここには２つの導波路が組み込まれている。これら２つの導波路に加わる電圧Ｄａｔａ１及び￣Ｄａｔａ１が共に０であるときに、前述のとおり第１の光位相変調部２の出力が消光する。Ｄａｔａ１＝Ｖｘ、￣Ｄａｔａ１＝－Ｖｘに変化した時、第１の光位相変調部２の光出力が最大強度に達するならば、２Ｖｘを第１の光位相変調部２のＲＦポートにおける半波長電圧Ｖπと呼ぶ。Ｄａｔａ１＝－Ｖｘ、￣Ｄａｔａ１＝Ｖｘの場合でも、第１の光位相変調部２の光出力はやはり最大になるが、この場合は先の例と比較して、光出力の光位相はπだけ異なっている。第１の光位相変調部２はこの性質を利用して光の位相を変更するので、Ｄａｔａ１及び￣Ｄａｔａ１は各々最大で２Ｖｘ＝Ｖπの振幅を持ち、（Ｄａｔａ１―￣Ｄａｔａ１）は最大で２Ｖπの振幅を持つよう設計されている。第２の光位相変調部３も同様である。
　なお、図６に示したＩＱ光変調器Ｍは、各駆動信号用電極が２つの導波路に正負の相反する電圧を印加する構成となっており、合計４つの電極が存在する。このようなタイプのＩＱ光変調器をデュアル駆動型とよぶ。一方、シングル駆動型のＩＱ光変調器は駆動信号用電極が２つしかない。このような構成では、第１の駆動信号用電極で第１の光位相変調部２の内部の２つの光導波路に同時に電界を加え、第２の駆動信号用電極で第２の光位相変調部３の内部の２つの光導波路に同時に電界を加える。これら４つの光導波路の異方性により、デュアル駆動型と同様の機能を実現できる。このような変調器構成の場合においても、第１の駆動信号用電極及び第２の駆動信号用電極に与えられるｎ値のデータ信号はＶ０、Ｖ１、…Ｖｍ、－Ｖｍ、…－Ｖ１、－Ｖ０のｎ種類の電圧であり、各駆動信号の振幅は半波長電圧Ｖπの２倍を超えないように設定する。
　以上の説明はＲＦポート（第１の駆動信号用電極６１ａ、６１ｂ、第２の駆動信号用電極７１ａ、７１ｂ）におけるＶπについての説明であるが、各バイアス電圧が印加されるＤＣポートについてもＶπを定義できる。Ｖｂｉａｓ１を増加させると、光位相θ1も変化するが、光導波路間の光位相差（図６の構成では２×θ1）をπだけ増加させるのに要するバイアス電圧の変化量（図６の構成では２×Ｖｂｉａｓ１の変化量）が、ＤＣポート（第１のデータバイアス電極８１ａ、８１ｂ）におけるＶπとなる。第２のデータバイアス電極９１ａ、９１ｂにおいても同様である。直交バイアス電極１０１では、光位相θ３をπだけ増加させるのに要するバイアス電圧の変化（図６の構成ではＶｂｉａｓ３の変化）が、ＤＣポート（直交バイアス電極１０１）のＶπとなる。
　第１の光位相変調部２の出力光の電場Ｅ１と、Ｖ０、Ｖ１、…Ｖｍ、－Ｖｍ、…－Ｖ１、－Ｖ０及びＶｂｉａｓ１の関係を図７に示す。以下、説明を容易にするために、ｎ＝２、ｍ＝０のＱＰＳＫ信号に限定して説明を行う。駆動信号の電位を横軸、出力光の電場Ｅ１を縦軸にとると、正弦波を描くが、データバイアス電圧Ｖｂｉａｓ１が正常に印加されている場合は、符号Ｌ１の線とその線上の点で示したように、Ｖ０、－Ｖ０によって生成される出力光の電場Ｅ１１及びＥ１２は０レベルに対して対称的な値となる。一方で、データバイアス電圧Ｖｂｉａｓ１が適正でなくΔＶｂｉａｓ１だけずれている場合は、符号Ｌ２の線とその線上の点で示したように、Ｖ０、－Ｖ０によって生成される出力光の電界Ｅ１１ －とＥ１２ ＋は０レベルに対して非対称となる。ずれの量が－ΔＶｂｉａｓ１である場合は、符号Ｌ３の線とその線上の点で示したように、Ｖ０、－Ｖ０によって生成される出力光の電界Ｅ１１ ＋とＥ１２ －は０レベルに対して非対称となる。ここで注意すべきことは、｜Ｅ１１ －｜＝｜Ｅ１２ －｜であり、かつ｜Ｅ１１ ＋｜＝｜Ｅ１２ ＋｜である。
　第２の光位相変調部３の出力光の電場Ｅ２と、Ｖ０、－Ｖ０及びＶｂｉａｓ２の関係についても、図７と同様である。なお、図７ではグラフが右上がりの傾斜であるが、駆動信号が０のときＥ１、Ｅ２が０となるならばグラフが右下がりの傾斜であってもよい。傾斜の向きをどちらにするかは、前置分散補償などの信号処理を行う場合には重要となるが、ここでは説明を割愛する。
　Ｖｂｉａｓ３が光位相シフタ４に正常に印加されている場合は、θ３＝π／２または－π／２であり、第１の光位相変調部２及び第２の光位相変調部３の出力光の光電界のベクトルは直交するよう保たれているので、ＩＱ光変調器Ｍの出力光のコンスタレーションは、図８に示すような格子状のものになる。光電界Ｅ１、光電界Ｅ２はそれぞれ、In-Phase成分及びQuadrature成分であり、これらを略してＩ成分、Ｑ成分と呼ぶこともある。
　ところで、Ｖｂｉａｓ１、Ｖｂｉａｓ２、及びＶｂｉａｓ３の最適値はバイアスドリフトと呼ばれる現象により時間と共に変動することが知られている。この経時変化は、ＬｉＮｂＯ３を用いた変調器において大きく、半導体型の変調器においては小さいことが知られている。しかし、半導体型の変調器においても、Ｖｂｉａｓ１、Ｖｂｉａｓ２、及びＶｂｉａｓ３の最適値は信号波長やＭＺＩの光路長の僅かな製造誤差に依存し、一意には定まらない。このため商用のトランシーバにおいては、自動バイアス制御（ＡＢＣ：Auto Bias Control）が必須となる。ＱＡＭ信号生成用のＩＱ光変調器の自動バイアス制御は、非特許文献１、２、３に詳細に記載した非対称バイアスディザリングを用いることによって可能となる。
　図９を用いて、典型的な非対称バイアスディザリングによるバイアス制御回路の動作を説明する。図９は、このバイアス制御回路を備えるｎ２値ＱＡＭ送信器の構成を示すブロック図である。図９において、図６と同一の部分には同一の符号を付している。非対称バイアスディザリングでは、Ｖ０、Ｖ１、…Ｖｍのうちの少なくとも一つはＶπより小さく設定し、かつ±Ｖｂｉａｓ１及び±Ｖｂｉａｓ２には位相が直交する低速なディザ信号を重畳させる。ここでは、±Ｖｂｉａｓ１及び±Ｖｂｉａｓ２のそれぞれに印加されるディザ信号を複号同順で各々±ｃｏｓ（ωｄ×ｔ）、±ｓｉｎ（ωｄ×ｔ）と表すことにする。ここでｔは時間であり、ωｄは角周波数である。
　このディザリングは、第１の発振器８２から出力されたｃｏｓ（ωｄ×ｔ）のディザ信号を第１の加算器８３により第１のバイアス電源８の出力電圧に重畳し、第２の発振器９２から出力されたｓｉｎ（ωｄ×ｔ）のディザ信号を、第２の加算器９３により第２のバイアス電源９の出力電圧に重畳することにより実現される。
　ここで、Ｖｂｉａｓ１、Ｖｂｉａｓ２及びＶｂｉａｓ３のうち２つは最適値近傍であるが、他の一つがバイアスドリフトによって最適値からシフトした時に、変調器出力（ＩＱ光変調器Ｍからの出力光）の光パワが非対称バイアスディザリングによりどのように変化するかを考える。ここで、「光パワ」とは、信号のシンボル周期（典型値は１００ｐｓｅｃ）よりは遥かに長く、かつディザリングの周期（典型値は１ｍｓｅｃ）よりは短い周期で平均を取った値であるものとする。
　非特許文献１～３において詳細に説明しているように、Ｖｂｉａｓ１がドリフトしているときは変調器出力の光パワはｃｏｓ（ωｄ×ｔ）に同期して変動する。Ｖｂｉａｓ２がドリフトしているときは変調器出力の光パワはｓｉｎ（ωｄ×ｔ）に同期して変動する。Ｖｂｉａｓ３がドリフトしているときは変調器出力の光パワはｓｉｎ（２ωｄ×ｔ）に同期して変動する。この性質を利用して、各バイアスのドリフトを補正し、バイアス電圧を制御することができる。
　この制御は、以下のようにして実現できる。変調器出力光を光分波カプラ１１で分岐し、光パワモニタ１２でその光パワをモニタする。次に、得られた光パワの値を、第１の同期検波回路８４、第２の同期検波回路９４及び第３の同期検波回路１０３を用いて同期検波する。これら各同期検波回路のリファレンスクロックは、前述の第１の発振器８２及び第２の発振器９２と、第３の発振器１０２との出力を用いる。ここで第３の発振器１０２は、ｓｉｎ（２ωｄ×ｔ）の正弦波を出力する。第１の同期検波回路８４、第２の同期検波回路９４及び第３の同期検波回路１０３によって得られる同期検波結果は、各バイアスのドリフトの大きさと方向によって定まる正または負の値をもつ。この同期検波結果を誤差信号として、第１のループゲイン調整回路５０４、第２のループゲイン調整回路５０５、第３のループゲイン調整回路５０３を介して、第１のバイアス電源８、第２のバイアス電源９、第３のバイアス電源１０へ帰還することにより、各バイアスを適正値に保つことが出来る。
　図１０に、Ｖｂｉａｓ１のみがドリフトし、最適値（ヌル点）から量ΔＶｂｉａｓ１だけシフトした場合における、第１の同期検波回路８４の出力の例をシミュレーションで示す。横軸のΔＶｂｉａｓ１は、単位をＶπとする。図１０には、右上がりまたは右下がりのスロープの０クロスポイントが複数点現れる。これら２種類の０クロスポイントは、変調器出力光の最大値または最小値にそれぞれ対応する。この例では、最良のＶｂｉａｓ１（ΔＶｂｉａｓ１＝０）において、右上がりのスロープの０クロスポイントとなるが、どちらのスロープでＶｂｉａｓ１が最良となるかは変調フォーマット及び駆動振幅に依存する。詳細な議論は非特許文献２を参照されたい。第１のループゲイン調整回路５０４を用いて、第１の同期検波回路８４の出力が正であればＶｂｉａｓ１を減少させ、第１の同期検波回路８４の出力が負であればＶｂｉａｓ１を増加させるようフィードバックループを構成すれば、常にＶｂｉａｓ１を最適の値に保つことが可能となる。なお、ΔＶｂｉａｓ１＝±２Ｖπにおいても右上がりの０クロスポイントが生じるが、これはＭＺＩの周期性によるものであり、フィードバックループがこれらの値に収束しても最良なＱＡＭ信号を得ることが出来る。
　Ｖｂｉａｓ２のみがドリフトを起こした場合も同様である。Ｖｂｉａｓ３のみがドリフトした場合は処理が若干異なるが、非特許文献１～２に詳細に記したように、概ね似たような処理でバイアス電圧の制御が可能である。
　以上の説明では、Ｖｂｉａｓ１、Ｖｂｉａｓ２及びＶｂｉａｓ３のいずれか一つのみがドリフトするものとして説明を行った。しかし、バイアス制御処理を開始した直後においては、Ｖｂｉａｓ１、Ｖｂｉａｓ２及びＶｂｉａｓ３が各々最適値にあるとは限らない。複数のバイアスが同時にドリフトしている場合は、各バイアスの狂いが相互作用を起こすため、同期検波特性は複雑なものとなる。
　図１１に、Ｖｂｉａｓ２のドリフト量ΔＶｂｉａｓ２が－０．２Ｖπ、Ｖｂｉａｓ３のドリフト量ΔＶｂｉａｓ３が＋０．２Ｖπであるという条件下における、ΔＶｂｉａｓ１と第１の同期検波回路８４の出力の関係をシミュレーションで示す。図１０と比較すると、右上がりのスロープの０クロスポイントが大幅にずれる（図１１図中の矢印を参照）。このため、フィードバックループはＶｂｉａｓ１を適正でない値に収束させてしまう。
　この例からわかるように、バイアス制御回路の立ち上げ直前において複数のバイアスが甚だしく最適値からずれている場合は、適切な立ち上げシーケンスを用いないと、全バイアスを適正値に制御することは難しい。最悪な場合は、偽の安定点にはまり込んで、各バイアスが最適でない状態でＡＢＣがロックしてしまう。
　特許文献１では、複数のバイアスが同時に最適値からずれている場合においても正しいバイアス制御が可能となる立ち上げシーケンスを提案している。この技術は、Ｖｂｉａｓ３を半波長電圧Ｖπだけ変動させた時に生じる同期検波特性の変化量の対称性を利用する。
　特許文献１の立ち上げシーケンスを説明するために、まず、図１０、図１１に見られる、同期検波結果の０クロスポイントのずれがなぜ生じるのかを簡単に説明する。説明を容易にするために、まずＩＱ光変調器は理想的な構成で、ＭＺＩにはインバランスがないものとし、かつ各バイアスの相互作用が無視できるものと仮定する。また、θ1～θ３の変化量は各々Ｖｂｉａｓ１～Ｖｂｉａｓ３に比例するものとする。
　図１２Ａ～図１２Ｃは、ｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。ここではｎ＝２であり、差動の駆動信号（Ｄａｔａｊ－￣Ｄａｔａｊ）の振幅はＲＦポートにおける半波長電圧Ｖπの半分よりも小さく設定している（ｊ＝１，２）。各バイアス電圧が適正値であるならば、光ＱＡＭ信号のコンスタレーションは、図１２Ｂに示す形となる。光ＱＡＭ信号の光パワＰは、シンボルＡ～Ｄの光電界のベクトルの大きさの二乗の和に比例する。図７に示したように、データバイアス電圧Ｖｂｉａｓｊが最適、すなわちΔＶｂｉａｓｊ＝０であれば｜Ｅｊ１｜＝｜Ｅｊ２｜であり、各シンボルのＥｊ成分の光電界の絶対値は全て等しくなる（ｊ＝１，２）。
　図１２Ｂの状態から、データバイアス電圧Ｖｂｉａｓ１のみがΔＶｂｉａｓ１＝＋０．５Ｖπまたは－０．５Ｖπだけドリフトし、他のバイアスは適正値を保ち続けるとする。図１２Ａは、ΔＶｂｉａｓ１が－０．５Ｖπだけドリフトした場合のコンスタレーションを示し、図１２Ｃは、ΔＶｂｉａｓ１が＋０．５Ｖπだけドリフトした場合のコンスタレーションを示す。ΔＶｂｉａｓ３＝０であるからθ３＝π／２であるが、コンスタレーションの外形は正方形ではなくなり、また光パワＰは、ΔＶｂｉａｓ１に依存して変化する。図７に示したように｜Ｅ１１ －｜＝｜Ｅ１２ －｜かつ｜Ｅ１１ ＋｜＝｜Ｅ１２ ＋｜の関係があるため、ドリフトがΔＶｂｉａｓ１＝－０．５Ｖπである場合のコンスタレーション（図１２Ａ）と、ΔＶｂｉａｓ１の符号が反転してドリフトが＋０．５Ｖπとなった場合のコンスタレーション（図１２Ｃ）とでは、コンスタレーションの形状がＥ２軸を対称軸とする鏡像の関係になる。このため光パワＰはΔＶｂｉａｓ１の絶対値のみに依存し、ΔＶｂｉａｓ１の符号によらない。
　図１３に、ΔＶｂｉａｓ２＝ΔＶｂｉａｓ３＝０の条件での、ΔＶｂｉａｓ１に対する光パワＰの変化を示す。同図のグラフ中に示した１２Ａ，１２Ｂ，１２Ｃのシンボルはそれぞれ、図１２Ａ、図１２Ｂ、図１２Ｃのコンスタレーションに対応する。図１３から、光パワＰはΔＶｂｉａｓ１＝０で最小値を作ることがわかる。図９に示す第１の同期検波回路８４は、Ｅ１成分の光電界をディザリングした結果の光パワＰの変動を検出しているが、ΔＶｂｉａｓ１＝０では光パワＰが最小値をとるため、第１の同期検波回路８４の出力はΔＶｂｉａｓ１＝０で０となる。これは、図１０において示したシミュレーション結果と一致する。
　図１４Ａ～図１４Ｃは、Ｖｂｉａｓ２及びＶｂｉａｓ３のバイアス電圧が適正値と異なっている場合のｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。Ｖｂｉａｓ２及びＶｂｉａｓ３のバイアス電圧が適正値と異なっている場合、θ３は直角ではないため、コンスタレーションは例えば図１４Ｂに示すように歪む。この場合は先述の例とは異なり、Ｖｂｉａｓ１のドリフトがΔＶｂｉａｓ１＝＋０．５Ｖπであるときのコンスタレーションの形状（図１４Ｃ）と、ΔＶｂｉａｓ１＝－０．５Ｖπであるときのコンスタレーションの形状（図１４Ａ）とは鏡像の関係にならない。このため光パワＰはΔＶｂｉａｓ１＝０では最小値を作らない。
　図１５に、ΔＶｂｉａｓ２＝－０．２Ｖπ、ΔＶｂｉａｓ３＝０．２Ｖπの条件での、ΔＶｂｉａｓ１に対する光パワＰの変化を示す。同図のグラフ中に示した１４Ａ，１４Ｂ，１４Ｃのシンボルはそれぞれ、図１４Ａ、図１４Ｂ、図１４Ｃのコンスタレーションに対応する。図１５では、光パワＰの最小値がΔＶｂｉａｓ１＝０からずれている。図１５にΔＶｂｉａｓ１＝０からのずれの量ｄ１を矢印で示す。このずれのため、第１の同期検波回路８４の出力も、ΔＶｂｉａｓ１＝０からずれたところで０となる。このずれが、図１１に示したシミュレーション結果で現れたずれの原因となる。
　次に、図１４Ａ～図１４Ｃに示した各コンスタレーションについて、θ３をθ３＋πに変換することを考える。これは、直交バイアス電圧Ｖｂｉａｓ３を人為的にＶπだけ変更し、ΔＶｂｉａｓ３＝－０．８Ｖπとすることで実現できる。ここでは各バイアスの相互作用が無視できると仮定しているから、Ｖｂｉａｓ３が変化してもΔＶｂｉａｓ１及びΔＶｂｉａｓ２は不変である。
　結果として、図１６Ａ～図１６Ｃに示すようなコンスタレーションが得られる。図１４Ａ～図１４Ｃと比較すると、コンスタレーションと原点の位置関係は、図１４Ａ及び図１４Ｃと図１６Ａ及び図１６Ｃとが入れ替わる。すなわち、図１６Ｃを１８０度回転させると、シンボルの配置およびＥ１軸の正負が変わるものの、コンスタレーションの形状と原点との位置関係は図１４Ａと同じになる。また、図１６Ａを１８０度回転させると、シンボルの配置およびＥ１軸の正負が変わるものの、コンスタレーションの形状と原点との位置関係は図１４Ｃと同じになる。前述のとおり、光ＱＡＭ信号の光パワＰは、シンボルＡ～Ｄの光電界のベクトルの大きさの二乗の和で決まる。このため、シンボル配置の入れ替えやＥ１軸の正負とは無関係に、図１４Ａにおける光パワＰと図１６Ｃにおける光パワＰとは同一である。また、図１４Ｃにける光パワＰと図１６Ａにおける光パワＰとは同一である。図１７に、ΔＶｂｉａｓ２＝－０．２Ｖπ、ΔＶｂｉａｓ３＝－０．８Ｖπの条件での、ΔＶｂｉａｓ１に対する光パワＰの変化を示す。同図のグラフ中に示した１６Ａ，１６Ｂ，１６Ｃのシンボルはそれぞれ、図１６Ａ、図１６Ｂ、図１６Ｃのコンスタレーションに対応する。光パワＰが最小値となるΔＶｂｉａｓ１の値のΔＶｂｉａｓ１＝０からのずれｄ２は、図１５とは逆の符号となる（図１７の矢印参照）。
　先述のとおり、ＩＱ光変調器Ｍは理想的な構成で、ＭＺＩにはインバランスがないものとし、かつ各バイアスの相互作用が無視できるという仮定したが、この仮定のもとではｄ１＝－ｄ２の関係がある。特許文献１ではこの反対称性を利用して、Ｖｂｉａｓ３を人為的にＶπ変更しつつ第１の同期検波回路８４の出力が０となるＶｂｉａｓ１を探し、得られたＶｂｉａｓ１の平均値を取ることによって、Ｖｂｉａｓ１の最適値（すなわちΔＶｂｉａｓ１＝０となるＶｂｉａｓ１）を求めている。Ｖｂｉａｓ２についても同様の手段で最適化が可能となる。Ｖｂｉａｓｊ（ｊ＝１，２）が最適化されたならば、非特許文献１、２の技術を用いてＶｂｉａｓ３を容易に最適化することが可能となる。
日本特許第５６７１１３０号公報
Hiroto Kawakami, Eiji Yoshida, and Yutaka Miyamoto, "Auto Bias Control Technique Based on Asymmetric Bias Dithering for Optical QPSK Modulation", Journal of Lightwave Technology, Vol. 30, No. 7, April 2012, pp. 962-968 Hiroto Kawakami, Takayuki Kobayashi, Eiji Yoshida, and Yutaka Miyamoto, "Auto bias control technique for optical 16-QAM transmitter with asymmetric bias dithering", Optics Express B308, Vol. 19, No. 26, December 2011 Hiroto Kawakami, Shoichiro Kuwahara, Akira Hirano, "Drive-amplitude-independent Auto Bias Control Circuit for QAM Signals and Its Demonstration with an InP-based IQ Modulator", 42nd European Conference and Exhibition on Optical Communications, W4 P1 SC 4, September 2016, pp. 815-817
　しかしながら、今日ではＩＱ光変調器のバリエーションが増えたため、前述の特許文献１に示した技術では対応が困難な例が出てきた。一つの例として、半導体型のＩＱ光変調器では、第１の光位相変調部２あるいは第２の光位相変調部３の各々が持つ２つのアームで生じる非線形光学効果の大きさがインバランスになりがちであり、図６に示した位相シフト量＋φｊ及び－φｊ（ｊ＝１，２）の反対称性が崩れることがある。また別の例として、最近では図６における位相シフト量±θｊ（ｊ＝１，２）および＋θ３を調整するにあたり、従来広く用いられたポッケルス効果に代えてヒータによる光導波路の熱膨張を利用するＩＱ光変調器も開発されている。このようなＩＱ光変調器においては、比較的狭い領域に複数のヒータが配列されるため熱クロストークが無視できず、ΔＶｂｉａｓ１を０に調整していく過程でΔＶｂｉａｓｊ（ｊ＝２，３）が０から乖離してゆく、という現象が起こり得る。このような例では、特許文献１に示した技術では迅速な収束が見込めず、立ち上げシーケンスを終了後もしばらくは各バイアス値が不安定な状態が続いてしまう。
　上記事情に鑑み、本発明は、多値ＱＡＭ用光送信器のバイアス値をより早く収束させることが可能なバイアス制御回路及びバイアス制御方法を提供することを目的としている。
　本発明の一態様は、光変調器のバイアス制御を行うバイアス制御回路であって、前記光変調器は、入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを有しており、前記バイアス制御回路は、前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生する第１のバイアス電源と、前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生する第２のバイアス電源と、前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生する第３のバイアス電源と、前記光変調器からの出力光の光パワをモニタする光パワモニタと、前記光パワモニタによるモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御する制御部とを備え、前記制御部は、前記第２のバイアス電圧を固定しかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワを最大値又は最小値の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理を行い、記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定処理を行う。
　また、本発明の一態様は、光変調器のバイアス制御を行うバイアス制御回路であって、前記光変調器は、入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを有しており、前記バイアス制御回路は、前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生する第１のバイアス電源と、前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生する第２のバイアス電源と、前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生する第３のバイアス電源と、前記光変調器からの出力光の光パワをモニタする光パワモニタと、前記光パワモニタによるモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御する制御部とを備え、前記制御部は、前記第２のバイアス電圧を固定しかつ前記第１のｎ値データ信号の振幅又は前記第１のバイアス電圧に所定の周波数のディザリングを加えかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワに重畳される前記所定の周波数の整数倍の成分を０、最大又は最小の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理を行い、記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定処理を行う。
　上述のバイアス制御回路において、前記制御部は、選択された前記組が得られたときの前記第２のバイアス電圧を、前記第２のバイアス電源から発生させると決定するようにしてもよい。
　上述のバイアス制御回路において、前記制御部は、前記第１のバイアス電圧と前記第２のバイアス電圧とを入れ替えて前記ループ処理及び前記電圧決定処理を行い、前記第２のバイアス電源から発生させる前記第２のバイアス電圧を決定するようにしてもよい。
　上述のバイアス制御回路において、前記制御部は、決定された前記第１のバイアス電圧及び決定された前記第２のバイアス電圧を用いて前記第３のバイアス電圧を制御し、当該バイアス制御回路の立ち上げ処理を終了するようにしてもよい。
　上述のバイアス制御回路において、前記第１のバイアス電圧、前記第２のバイアス電圧及び前記第３のバイアス電圧による光位相の調整に、ポッケルス効果または光導波路の熱膨張を用いるようにしてもよい。
　本発明の一態様は、バイアス制御回路が実行する光変調器のバイアス制御方法であって、前記光変調器は、入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを備えており、前記バイアス制御回路において、第１のバイアス電源が、前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生し、第２のバイアス電源が、前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生し、第３のバイアス電源が、前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生するバイアス電圧発生ステップと、制御部が、前記光変調器からの出力光の光パワのモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御するバイアス電圧制御ステップと、前記制御部が、前記第２のバイアス電圧を固定しかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワを最大値又は最小値の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理ステップと、前記制御部が、前記ループ処理ステップにおいて記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定ステップと、を有する。
　本発明の一態様は、バイアス制御回路が実行する光変調器のバイアス制御方法であって、前記光変調器は、入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを備えており、前記バイアス制御回路において、第１のバイアス電源が、前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生し、第２のバイアス電源が、前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生し、第３のバイアス電源が、前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生するバイアス電圧発生ステップと、制御部が、前記光変調器からの出力光の光パワのモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御するバイアス電圧制御ステップと、前記制御部が、前記第２のバイアス電圧を固定しかつ前記第１のｎ値データ信号の振幅又は前記第１のバイアス電圧に所定の周波数のディザリングを加えかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワに重畳される前記所定の周波数の整数倍の成分を０、最大又は最小の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理ステップと、前記制御部が、前記ループ処理ステップにおいて記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定ステップと、を有する。
　本発明により、多値ＱＡＭ用光送信器のバイアス値をより早く収束させることが可能となる。
本発明の第１実施形態によるバイアス制御回路を備えた光送信器の構成を示すブロック図である。 同実施形態によるバイアス制御回路の処理を示すフロー図である。 第２実施形態によるバイアス制御回路の処理を示すフロー図である。 同実施形態によるバイアス制御回路の処理を示すフロー図である。 第３実施形態によるｎ２値ＱＡＭ送信器のバイアス制御回路を備えた光送信器の構成を示すブロック図である。 従来技術による光送信器の構成例を示す図である。 従来技術による光送信器の第１の光位相変調部の出力光の電場と、データ信号の電圧及びデータバイアス電圧の関係を示す図である。 従来技術によるＩＱ光変調器の出力光のコンスタレーションを示す図である。 従来技術によるバイアス制御回路を備えた光送信器の構成を示すブロック図である。 従来技術による第１の同期検波回路の出力例を示す図である。 従来技術による第１の同期検波回路の出力例を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術による光パワの変化を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術による光パワの変化を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術によるｎ２値光ＱＡＭ信号のコンスタレーションの例を示す図である。 従来技術による光パワの変化を示す図である。 θ３をπ増減させる前のｎ２値光ＱＡＭ信号のコンスタレーションを示す図である。 θ３をπ増減させた後のｎ２値光ＱＡＭ信号のコンスタレーションを示す図である。 θ３をπ増減させた前後のＶｂｉａｓ１に対する光パワの変化を示す図である。
　以下、図面を参照しながら本発明の実施形態について説明する。本発明の実施形態は、多値ＱＡＭ用光送信器のバイアス電圧自動制御に関する。特に、自動制御の開始時点においてより確実にバイアスを最適値に制御する立ち上げシーケンスをつかさどるコントローラに関する。
　本発明の実施形態を説明する前に、「任意のθ３について、θ３をθ３＋πに変換するという操作を行っても、光パワＰが最大値または最小値となるＶｂｉａｓｊ（ｊ＝１，２）が殆ど変化しない」という条件が満たされるのはどのような場合であるかを考える。この条件は、言い換えれば「任意の直交バイアス電圧Ｖｂｉａｓ３について、Ｖｂｉａｓ３を人為的にＶπだけ変更するという操作を行っても、図１５に示すｄ１と図１７に示すｄ２の符号と絶対値がほぼ等しい」となる。
　ＩＱ光変調器は理想的な構成で、ＭＺＩにはインバランスがないものとし、かつ各バイアスの相互作用が無視できるものと仮定できるなら、先述の条件を満たすには、ｄ１＝ｄ２＝０であればよい。このとき、θ３の変換の前後でΔＶｂｉａｓｊ＝０であり、図７及び図８に示したＥ１１、Ｅ１２、Ｅ２１、Ｅ２２は、Ｅｊ１＝－Ｅｊ２となる（ｊ＝１，２）。図１８Ａおよび図１８Ｂは、ｄ１とｄ２が等しいときにθ３をπ増減させた前後のｎ２値光ＱＡＭ信号のコンスタレーションを示す図である。ここではｎ＝２である。図１８Ａはθ３をπ増加させる前のコンスタレーションを示し、図１８Ｂはθ３をπ増加させた後のコンスタレーションを示している。図１８Ａおよび図１８Ｂに示すように、θ３をπ増減させても、シンボルの配置が入れ替わるもののコンスタレーションの形状としては同一であり、コンスタレーションの形状と原点との位置関係は変わらない。
　図１９は、θ３をπ増減させた前後の光パワＰの変化を示す図である。同図では、ΔＶｂｉａｓ２＝０．０、ΔＶｂｉａｓ３＝－０．８Ｖπまたは＋０．２Ｖπの条件での、ΔＶｂｉａｓ１に対する光パワＰの変化を示している。駆動振幅などの条件は、図１３～図１７と同じである。ΔＶｂｉａｓ３が－０．８Ｖπと＋０．２Ｖπのどちらであっても光パワＰは同一であり、ΔＶｂｉａｓ１＝０で光パワＰの値は最小値となる。
　ここから次のことが言える。すなわち、「任意の直交バイアス電圧Ｖｂｉａｓ３について、Ｖｂｉａｓ３を人為的にＶπだけ変更するという操作の前後で、光パワＰが最大値または最小値を維持するならば、そのときＶｂｉａｓｊは最適値（ΔＶｂｉａｓｊ＝０）である（ｊ＝１，２）」。
　ここまでの説明では、ＩＱ光変調器は理想的な構成で、ＭＺＩにはインバランスがないものとし、かつ各バイアスの相互作用が無視できるものと仮定してきた。この仮定が成り立たない、あまり理想的ではないＩＱ光変調器においては、Ｖｂｉａｓ３を人為的にＶπ変更する過程でΔＶｂｉａｓｊが変動することがある。また、インバランスなＩＱ光変調器では図１８Ａ及び図１８Ｂに示すようなひし形のコンスタレーションにならず、辺ＡＤと辺ＢＣが平行にならないこともある。このような場合は、図１５に示したｄ１と図１７に示したｄ２の片方が０であっても、他方が０とはやや異なる値をとることがありえる。
　このため、先述の結論は下記のように修正される。すなわち、「任意の直交バイアス電圧Ｖｂｉａｓ３について、Ｖｂｉａｓ３を人為的にＶπだけ変更するという操作の前後で、光パワＰが最大値または最小値となるＶｂｉａｓｊの値がほぼ等しいのであれば、Ｖｂｉａｓｊは最適値（ΔＶｂｉａｓｊ＝０）にほぼ等しい（ｊ＝１，２）」。
　本発明の実施形態ではこの性質を使って、Ｖｂｉａｓ１、Ｖｂｉａｓ２を粗調整し、最適値近傍に引き込む。Ｖｂｉａｓ３の激しい変動を伴うために光通信サービスの運用中には行うことは困難な場合があるが、ＡＢＣ回路の立ち上げシーケンスに適用することにより、偽の最適点にはまり込む状況を回避できる。立ち上げシーケンス終了後、インサービスでのＡＢＣ実行時においてバイアスドリフトが生じたとしても、各バイアスが最適値近傍の値であるため、非特許文献１～３に記載の方法でＡＢＣが可能となる。
　本発明の実施形態では、特許文献１に示した技術とは異なり、まずｄ１とｄ２（図１５、図１７参照）の絶対値が小さい領域を探し出してからＶｂｉａｓ１、Ｖｂｉａｓ２を決めるため、例えＩＱ光変調器の構成が理想的でない場合であっても、特許文献１に示した技術より高い精度でＡＢＣを実現できる。
　上記の説明は、小振幅の光ＱＰＳＫ信号を例としたが、一般のＱＡＭ信号についても概ね同様の議論が成立する。駆動振幅及び信号フォーマットによっては若干の修正が必要であるが、それについては第２実施形態にて説明を行う。
［Ａ．第１実施形態］
　本発明の第１実施形態では、ＩＱ光変調器の出力の光パワＰの値が最大値または最小値となるようにＶｂｉａｓ１及びＶｂｉａｓ２を制御する。各バイアス値が最適である時に光パワＰが最大値をとるか最小値をとるかは、駆動振幅と信号フォーマットに依存するため、非特許文献２において示される判別式Ｄなどを用いて予め調べておく必要がある。
　ＩＱ光変調器の出力の光パワＰの値を最大または最小とするには、山登り法などを使うこともできるが、より現実的には、背景技術で説明したように、Ｖｂｉａｓ１またはＶｂｉａｓ２をディザリングして同期検波を行い、同期検波結果の傾斜を選択した上で同期検波結果を０とすればよい。
　図１は、本発明の第１実施形態による光送信器１００の構成を示すブロック図である。同図において、図９に示す従来技術のＱＡＭ送信器と同一の部分には同一の符号を付している。光送信器１００は、ｎ２値ＱＡＭ送信器である。光送信器１００は、ＩＱ光変調器Ｍと、第１の駆動アンプ６と、第２の駆動アンプ７と、バイアス制御回路４００とを有する。バイアス制御回路４００は、光分波カプラ１１、光パワモニタ１２、第１の発振器８２、第１の同期検波回路８４、第１のループゲイン調整回路５０４、第１のバイアス電源８、第１の加算器８３、第１の差動出力ＤＣアンプ２０３、第２の発振器９２、第２の同期検波回路９４、第２のループゲイン調整回路５０５、第２のバイアス電源９、第２の加算器９３、第２の差動出力ＤＣアンプ２０４、第３の発振器１０２、第３の同期検波回路１０３、第３のループゲイン調整回路５０３、第３のバイアス電源１０及びコントローラ６００を備える。図１に示す光送信器１００が、図９に示すＱＡＭ送信器と異なる点は、ＡＢＣ回路であるバイアス制御回路４００がコントローラ６００を備える点である。
　第１の駆動アンプ６は、第１のｎ値データ信号を正相、逆相の２種類の信号に増幅してＤａｔａ１及び￣Ｄａｔａ１を生成する。第２の駆動アンプ７は、第２のｎ値データ信号を正相、逆相の２種類の信号に増幅し、Ｄａｔａ２及び￣Ｄａｔａ２を生成する。
　ＩＱ光変調器Ｍは、図６に示す構成と同様であり、ｎ２値ＱＡＭ信号を生成する。第１の光カプラ１（図６）は、ＣＷ光（連続光）を２つに分割し、第１の光位相変調部２（図６）及び第２の光位相変調部３（図６）に入力する。第１の光位相変調部２（図６）は、第１の光カプラ１（図６）から入力したＣＷ光を２つの導波路に分岐し、第１の駆動アンプ６が生成したＤａｔａ１及び￣Ｄａｔａ１を第１の駆動信号用電極６１ａ、６１ｂを介して各導波路の光信号に印加する。第１のデータバイアス電極８１ａ、８１ｂは、第１の差動出力ＤＣアンプ２０３からのＤＣ電圧（第１のバイアス電圧）Ｖｂｉａｓ１及び－Ｖｂｉａｓ１により、＋θ１及び－θ１の光位相シフトを追加する。第１の光位相変調部２（図６）は、光位相差が調整された２つの導波路の光信号を合波した後、合波により得られた光信号を出力する。
　第２の光位相変調部３（図６）は、第１の光カプラ１（図６）から入力したＣＷ光を２つの導波路に分岐し、第２の駆動アンプ７が生成したＤａｔａ２及び￣Ｄａｔａ２を第２の駆動信号用電極７１ａ、７１ｂを介して各導波路の光信号に印加する。第２のデータバイアス電極９１ａ、９１ｂは、第２の差動出力ＤＣアンプ２０４からのＤＣ電圧（第２のバイアス電圧）Ｖｂｉａｓ２及び－Ｖｂｉａｓ２により、＋θ２及び－θ２の光位相シフトを追加する。第２の光位相変調部３（図６）は、光位相差が調整された２つの導波路の光信号を合波した後、合波により得られた光信号を出力する。
　第１の光位相変調部２の出力及び第２の光位相変調部３の出力の少なくとも一方は、直交バイアス電圧が印加される直交バイアス電極１０１を有する光位相シフタ４（図６）によってθ３の位相差が加えられた上で、第２の光カプラ５（図６）により合波され、合波により得られた信号がｎ２値ＱＡＭ光信号として出力される。
　バイアス制御回路４００において、光分波カプラ１１はＩＱ光変調器Ｍからの出力光を分岐して光パワモニタ１２に出力する。光パワモニタ１２は、光分波カプラ１１が分岐した出力光の光パワをモニタする。
　第１の同期検波回路８４は、第１の発振器８２から出力されるリファレンスクロックと、光パワモニタ１２によるモニタ結果を基に、同期検波を行う。第１の同期検波回路８４は、第１のループゲイン調整回路５０４を介して第１のバイアス電源８に同期検波結果を誤差信号として帰還する。第１の加算器８３は、第１の発振器８２から出力されたｃｏｓ（ωｄ×ｔ）のディザ信号を第１のバイアス電源８の出力電圧に重畳する。第１の差動出力ＤＣアンプ２０３は、第１の加算器８３の出力電圧から発生させたＤＣ電圧Ｖｂｉａｓ１及び－Ｖｂｉａｓ１を第１のデータバイアス電極８１ａ、８１ｂに供給する。
　第２の同期検波回路９４は、第２の発振器９２から出力されるリファレンスクロックと、光パワモニタ１２によるモニタ結果を基に、同期検波を行う。第２の同期検波回路９４は、第２のループゲイン調整回路５０５を介して第２のバイアス電源９に同期検波結果を誤差信号として帰還する。第２の加算器９３は、第２の発振器９２から出力されたｓｉｎ（ωｄ×ｔ）のディザ信号を第２のバイアス電源９の出力電圧に重畳する。第２の差動出力ＤＣアンプ２０４は、第２の加算器９３の出力電圧から発生させたＤＣ電圧Ｖｂｉａｓ２及び－Ｖｂｉａｓ２を第２のデータバイアス電極９１ａ、９１ｂに供給する。
　第３の同期検波回路１０３は、第３の発振器１０２から出力されるリファレンスクロックと、光パワモニタ１２によるモニタ結果を基に、同期検波を行う。第３の同期検波回路１０３は、第３のループゲイン調整回路５０３を介して第３のバイアス電源１０に、同期検波結果を誤差信号として帰還する。第３のバイアス電源１０は、直交バイアス電圧Ｖｂｉａｓ３を直交バイアス電極１０１に供給する。コントローラ６００は、光パワモニタ１２によるモニタ結果から得られた前述の３種の誤差信号を参照して、第１のバイアス電源８、第２のバイアス電源９及び第３のバイアス電源１０を制御し、第１のバイアス電源８、第２のバイアス電源９及び第３のバイアス電源１０のそれぞれから出力されるＶｂｉａｓ１、Ｖｂｉａｓ２及びＶｂｉａｓ３を変化させ、その変化を記録する。
　本実施形態のバイアス制御回路４００の構成では、制御ループが３種類あるが、送信器立ち上げ直後の立ち上げシーケンスにおいて、コントローラ６００はこれら３種の制御ループをタイムシェアリングで動かす。順番は、データバイアスのＶｂｉａｓ１またはＶｂｉａｓ２の制御を先に行い、次にＶｂｉａｓ３の制御を行う。Ｖｂｉａｓ１の制御とＶｂｉａｓ２の制御はどちらが先であっても構わないが、ここではＶｂｉａｓ１を先に制御するものとする。
　図２は、バイアス制御回路４００の処理を示すフロー図である。同図に示すフローを用いて、立ち上げシーケンスの各ステップの処理を説明する。
　ステップＳ１０５において、コントローラ６００は、Ｖｂｉａｓ２及びＶｂｉａｓ３の値を初期値に固定する。これは、コントローラ６００から第２のループゲイン調整回路５０５及び第３のループゲイン調整回路５０３にコマンドを送り、これらのループゲインを０（－∞ｄＢ）とすることで実現される。次にステップＳ１１０において、コントローラ６００は、変数ｊに初期値１を代入する。この変数ｊはデータテーブルの行数を示す変数である。
　次に、ステップＳ１１５において、コントローラ６００は、第１の同期検波回路８４の出力が０に近づくよう、Ｖｂｉａｓ１を制御する。より具体的には、コントローラ６００は、Ｖｂｉａｓ１の振幅に周波数ｆのディザリングを加えたときに、光パワモニタ１２からの出力に重畳される周波数ｆの整数倍の周波数成分が０の近傍となるようにＶｂｉａｓ１を制御する。これは、コントローラ６００から第１のループゲイン調整回路５０４にコマンドを送り、ループゲインを適切な値にすることで実現される。最適なループゲインの大きさは、ＩＱ光変調器Ｍに入力されるＣＷ光のパワ及び光パワモニタ１２の感度で決まる。帰還信号の正負は、ターゲットとする０クロスポイントの、スロープの正負により決まる。
　制御ループが収束した後、処理が図２のステップＳ１２０に移行する。ステップＳ１２０において、コントローラ６００は、Ｖｂｉａｓ１の収束値をデータテーブルの第１列ｊ行に記録して、処理がステップＳ１２５に移行する。ステップＳ１２５において、コントローラ６００は、Ｖｂｉａｓ３をＶπだけ増加させる。ステップＳ１３０において、コントローラ６００はステップＳ１１５と同様に、第１の同期検波回路８４の出力が０に近づくよう、Ｖｂｉａｓ１のみについて制御ループを動かす。
　制御ループが収束した後、処理が図２のステップＳ１３５に移行する。ステップＳ１３５において、コントローラ６００は、Ｖｂｉａｓ１の収束値をデータテーブルの第２列ｊ行に記録して、処理がステップＳ１４０に移行する。ステップＳ１４０において、コントローラ６００は、Ｖｂｉａｓ２の値をデータテーブルの第３列ｊ行に記録する。
　ステップＳ１４５において、コントローラ６００は、Ｖｂｉａｓ２の値を予め定められた刻み幅だけ増加させる。ステップＳ１５０において、コントローラ６００は、Ｖｂｉａｓ２の値を増加させた結果、Ｖｂｉａｓ２が予め定められた調査範囲内に収まっているか否かを判定する。Ｖｂｉａｓ２が調査範囲内に収まっていると判断した場合、コントローラ６００は、ステップＳ１５５の処理を行い、ｊの値に１を加算し、処理がステップＳ１１５に戻る。
　ステップＳ１５０において、コントローラ６００は、Ｖｂｉａｓ２が予め定められた調査範囲内を越えたと判断したときにループを抜け、処理がステップＳ１６０に移行する。ステップＳ１６０において、コントローラ６００は、データテーブルをチェックし、１列目と２列目の値の差が最も小さくなるｊを得る。ステップＳ１６５において、コントローラ６００は、Ｖｂｉａｓ１の値を、データテーブルの第ｊ行１列目と第ｊ行２列目の平均値に固定する。ステップＳ１７０において、コントローラ６００は、Ｖｂｉａｓ２の値を、データテーブルの第ｊ行３列目の値に固定する。この段階で、Ｖｂｉａｓ１及びＶｂｉａｓ２は最適値（ΔＶｂｉａｓ１＝０、ΔＶｂｉａｓ２＝０）の近傍にある。そこで、ステップＳ１７５において、コントローラ６００は、従来技術、例えば、非特許文献１、２に記載の方法を用いて、Ｖｂｉａｓ３の制御を行い、Ｖｂｉａｓ３を最適値（ΔＶｂｉａｓ３＝０）とする。ここで、バイアス制御回路４００は、このＡＢＣの立ち上げシーケンスを終了して通常運用状態に移行し、インサービスでのＡＢＣを行う。
　なお、ＩＱ光変調器の出力の光パワＰの値を最大または最小とするために上述した山登り法を用いる場合には、図２のステップＳ１１５およびステップＳ１３０において、ＩＱ光変調器の出力の光パワＰの値が最大または最小となるようにＶｂｉａｓ１を制御すればよい。また、Ｖｂｉａｓ１を最大とすべきか最小とすべきかは、上述の通り、非特許文献２において示される判別式Ｄなどを用いて一意に定めることができる。
［Ｂ．第１実施形態のバリエーション］
　上記の「Ａ．第１実施形態」で説明した実施形態では、ステップＳ１２５において、Ｖｂｉａｓ３をＶｂｉａｓ３＋Ｖπに変更している。しかし通常は、Ｖｂｉａｓ３の制御範囲には限界があるため、常にＶｂｉａｓ３を増加させる（または常にＶｂｉａｓ３を減少させる）のは困難である。そのため、ｊが奇数であったらＶｂｉａｓ３をＶπだけ増加し、ｊが偶数であったらＶｂｉａｓ３をＶπだけ減少させる（またはその逆）という方法をとってもよい。
　また、「Ａ．第１実施形態」では、Ｖｂｉａｓ２が調査範囲を越えるまでループを繰り返しているが、ループ中においてデータテーブルのｊ行目の１列目と２列目の値の差が０になったなら、それ以上はループを回してデータを集積する必要はない。ただし現実問題として、第１の同期検波回路８４の回路雑音やＩＱ光変調器Ｍの不完全さ、及びＶｂｉａｓ２の刻み幅がノンゼロであることから、データテーブルの１列目と２列目の値の差が厳密に０になる確率は非常に小さい。そこで、コントローラ６００は、図２のステップＳ１４０とステップＳ１４５の間でデータテーブルのｊ行目の１列目と２列目の差を計算し、その値が予め定められたしきい値よりも小さくなったらループを抜け、そのときのｊの値により、ステップＳ１６０からの処理を行うようにしても良い。
［Ｃ．第２実施形態］
　上記の「Ａ．第１実施形態」及び「Ｂ．第１実施形態のバリエーション」では、Ｖｂｉａｓ２の刻み幅の大きさが、立ち上げシーケンス終了時のＶｂｉａｓ２の誤差（ΔＶｂｉａｓ２）の大きさを決める。刻み幅が小さければ誤差は小さくなる一方、収束に要する時間が増大する。この問題を解消するため、第２実施形態では、図２に示すステップＳ１０５～ステップＳ１６５を終了した時点で、Ｖｂｉａｓ１とＶｂｉａｓ２を入れ替えた上で再度ステップＳ１０５～ステップＳ１６５を繰り返す。
　図３及び図４は、本実施形態のバイアス制御回路４００の処理を示すフロー図である。図３のステップＳ２０５～ステップＳ２５０までのバイアス制御回路４００の処理は、第１実施形態の図２のステップＳ１０５～ステップＳ１５５とほぼ同様であるが、本実施形態では、図２のステップＳ１４０は実行せず、データテーブルの第３列にＶｂｉａｓ２の値を記録はしない。
　図４のステップＳ３０５～ステップＳ３５０までは、バイアス制御回路４００は、Ｖｂｉａｓ１とＶｂｉａｓ２とを入れ替えた上で、図３のステップＳ２０５～ステップＳ２５０までとほぼ同じ処理を行う。ただし、ステップＳ３２０、ステップＳ３３５においては、Ｖｂｉａｓ２の候補値をデータテーブルの第３列と第４列に記録する。
　すなわち、ステップＳ３０５において、コントローラ６００は、Ｖｂｉａｓ１及びＶｂｉａｓ３の値を初期値に固定し、ステップＳ３１０において、変数ｊに初期値１を代入する。ステップＳ３１５において、コントローラ６００は、第２の同期検波回路９４の出力が０に近づくようＶｂｉａｓ２を制御し、制御ループが収束した後、ステップＳ３２０において、Ｖｂｉａｓ２の収束値をデータテーブルの第３列ｊ行に記録する。ステップＳ３２５において、コントローラ６００は、Ｖｂｉａｓ３をＶπだけ増加させる。ステップＳ３３０において、コントローラ６００は第２の同期検波回路９４の出力が０に近づくよう、Ｖｂｉａｓ２のみについて制御ループを動かし、制御ループが収束した後、ステップＳ３３５において、Ｖｂｉａｓ２の収束値をデータテーブルの第４列ｊ行に記録する。ステップＳ３４０において、コントローラ６００は、Ｖｂｉａｓ１の値を予め定められた刻み幅だけ増加させ、ステップＳ３４５において、増加させたＶｂｉａｓ１が予め定められた調査範囲内に収まっているか否かを判定する。増加させたＶｂｉａｓ１が調査範囲内に収まっていると判断した場合、コントローラ６００は、ステップＳ３５０の処理を行ってｊの値に１を加算し、処理がステップＳ３１５に戻る。ステップＳ３４５において、コントローラ６００は、Ｖｂｉａｓ１が予め定められた調査範囲内を越えたと判断したときにループを抜け、処理がステップＳ３５５に移行する。
　図４のステップＳ３５５及びステップＳ３６０は、図２に示す第１実施形態のステップＳ１６０及びＳ１６５と同じである。つまり、ステップＳ３５５において、コントローラ６００は、データテーブルをチェックし、１列目と２列目の値の差が最も小さくなるｊを得る。ステップＳ３６０において、コントローラ６００は、Ｖｂｉａｓ１の値を、データテーブルの第ｊ行１列目と第ｊ行２列目の平均値に固定する。
　図４のステップＳ３６５及びステップＳ３７０において、コントローラ６００は、データテーブルの第３列と、第４列とを用いて、Ｖｂｉａｓ１と同様の手順でＶｂｉａｓ２を固定する。つまり、ステップＳ３６５において、コントローラ６００は、データテーブルをチェックし、３列目と４列目の値の差が最も小さくなるｊを得る。ステップＳ３７０において、コントローラ６００は、Ｖｂｉａｓ２の値を、データテーブルの第ｊ行３列目と第ｊ行４列目の平均値に固定する。
　この段階で、Ｖｂｉａｓ１及びＶｂｉａｓ２は最適値（ΔＶｂｉａｓ１＝０、ΔＶｂｉａｓ２＝０）の近傍にある。そこで、ステップＳ３７５では、コントローラ６００は、従来技術、例えば、非特許文献１、２に記載の方法を用いてＶｂｉａｓ３の制御を行い、Ｖｂｉａｓ３を最適値（ΔＶｂｉａｓ３＝０）とする。ここで、バイアス制御回路４００は、このＡＢＣの立ち上げシーケンスを終了して通常運用状態に移行し、インサービスでのＡＢＣを行う。
［Ｄ．第３実施形態］
　上記の実施形態では全て、ＩＱ光変調器Ｍの出力の光パワＰの値が最大値または最小値、あるいは、最大値または最小値の近傍となるようにＶｂｉａｓ１、Ｖｂｉａｓ２を制御した。しかしながら、非特許文献２に記載の判別式Ｄが０または０に非常に近い場合は、Ｖｂｉａｓ１、Ｖｂｉａｓ２がどのような値であれ光パワＰの値が殆どあるいは全く変化しない。具体的には、これは信号フォーマットがＱＰＳＫであり、図６に記載のＤａｔａｊ及び￣Ｄａｔａｊの振幅が各々第ｊの光位相変調部のＲＦポートにおける半波長電圧Ｖπの約半分に等しい場合に生じる（ここでｊ＝１，２）。このような駆動振幅依存性を避けるためには、非特許文献３に記載の手法を用いることができる。
　図５は、非特許文献３に記載の手法を併用した第１及び第２実施形態のバリエーションによる、光送信器１００ａの構成を示すブロック図である。同図において、図１に示す光送信器１００と同一の部分には同一の符号を付し、その説明を省略する。同図に示す光送信器１００ａが、図１に示す光送信器１００と異なる点は、バイアス制御回路４００に代えてバイアス制御回路４００ａを備える点である。バイアス制御回路４００ａは、図１に示すコントローラ６００に代えて、コントローラ６００ａを備える。
　さらに、本実施形態のバイアス制御回路４００ａの構成では、第１の発振器８２の出力の一部に第１のスイッチ３０１を設ける。第１のスイッチ３０１はコントローラ６００ａにより周期的に切り替えが行われる。Ｖｂｉａｓ１の制御時には、第１の発振器８２の出力は第１の駆動アンプ６の利得調整端子に送られ、駆動振幅をディザリングする。Ｖｂｉａｓ３の制御時には、第１の発振器８２の出力は、第１の加算器８３に送られ、Ｖｂｉａｓ１をディザリングする。
　また、本実施形態のバイアス制御回路４００ａの構成では、第２の発振器９２の出力の一部に第２のスイッチ３１１を設ける。第２のスイッチ３１１はコントローラ６００ａにより周期的に切り替えが行われる。Ｖｂｉａｓ２の制御時には、第２の発振器９２の出力は第２のスイッチ３１１により第２の駆動アンプ７の利得調整端子に送られ、駆動振幅をディザリングする。Ｖｂｉａｓ３の制御時には第２の発振器９２の出力は、第２のスイッチ３１１により第２の加算器９３に送られ、Ｖｂｉａｓ２をディザリングする。
　本実施形態における立ち上げシーケンスの制御フローは図２（あるいは図３～図４）と殆ど同一ではあるが、図２のステップＳ１１５およびステップＳ１３０、図３のステップＳ２１５およびステップＳ２３０において、第１の同期検波回路８４の出力が０ではなく、最大または最小に近づくようにＶｂｉａｓ１を制御する。より具体的には、コントローラ６００ａは、第１の駆動アンプ６の駆動振幅に周波数ｆのディザリングを加えたときに、光パワモニタ１２からの出力に重畳される周波数ｆの整数倍の周波数成分が最大又は最小の近傍となるようにＶｂｉａｓ１を制御する。また、コントローラ６００ａは、図４のステップＳ３１５およびステップＳ３３０において、第２の同期検波回路９４の出力が０ではなく、最大または最小に近づくようにＶｂｉａｓ２を制御する。最大を選ぶか最小を選ぶかは、利得調整端子への制御信号と実際の利得の増減との比例係数の正負によって決まる。本実施形態によって駆動振幅無依存にＶｂｉａｓ１、Ｖｂｉａｓ２の制御が可能となる。
　なお、いま述べたように、第１の同期検波回路８４の出力または第２の同期検波回路９４の出力が、どの値に近づくようにＶｂｉａｓ１またはＶｂｉａｓ２を制御するかは、利得調整端子への制御信号と実際の利得の増減との比例係数の正負によって決まる。また第１実施形態では、Ｖｂｉａｓ１あるいはＶｂｉａｓ２をディザリングして同期検波結果を０とする構成について説明したが、同期検波の対象が高次のディザ周波数成分である場合には、同期検波結果を０ではなく最大または最小とした方が良いこともありうる。したがって、同期検波結果を最大、最小、または０のいずれに近付けるべきかは、信号フォーマットと同期検波回路の構成が定まった時点で装置試験により実験的に確認するようにしてもよい。
［Ｅ．第１～３実施形態のバリエーション］
　今まで述べた実施形態では、光位相θ1、θ２、θ３（図６参照）の制御をポッケルス効果で行うものと仮定して、正負の電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２及び電圧Ｖｂｉａｓ３を用いた。しかし、近年では光位相θ1、θ２、θ３の制御をヒータの熱で行うタイプのＩＱ光変調器も存在する。このような変調器においてもシーケンスの制御フローは、図２～図４に示す制御フローと本質的な変更はない。しかし、ヒータ電力の変化は印加電圧の正負によらないため、このタイプのＩＱ光変調器では第１の差動出力ＤＣアンプ２０３や第２の差動出力ＤＣアンプ２０４を用いることは無意味であるから省く。Ｖｂｉａｓ１、Ｖｂｉａｓ２を第１及び第２のデータバイアス電極の片端８１ａ、９１ａのみに印加し、他端の８１ｂ、９１ｂは接地しておくなどの変更で、他の実施形態と同様に制御が可能となる。
　以上説明した実施形態によれば、光送信器（例えば、光送信器１００、１００ａ）は、光変調器（例えば、ＩＱ光変調器Ｍ）と、光変調器のバイアス制御を行うバイアス制御回路（例えば、バイアス制御回路４００、４００ａ）とを有する。光変調器は、第１の光位相変調部（例えば、第１の光位相変調部２）と、第２の光位相変調部（例えば、第２の光位相変調部３）と、光位相シフタ（例えば、光位相シフタ４）と、合波部（例えば、第２の光カプラ５）とを有する。第１の光位相変調部は、入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更し、位相又は強度が変更された光を出力する。第２の光位相変調部は、入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更し、位相又は強度が変更された光を出力する。光位相シフタは、第１の光位相変調部からの出力光及び第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより、それら出力光に＋π／２または－π／２の光位相差を与える。合波部は、少なくとも一方に光位相シフタによる光位相差が与えられた第１の光位相変調部からの出力光及び第２の光位相変調部からの出力光を合波して生成した多値のＱＡＭ信号を出力する。
　バイアス制御回路は、第１のバイアス電源（例えば、第１のバイアス電源８）と、第２のバイアス電源（例えば、第２のバイアス電源９）と、第３のバイアス電源（例えば、第３のバイアス電源１０）と、光パワモニタ（例えば、光パワモニタ１２）と、制御部（例えば、コントローラ６００、６００ａ）とを備える。第１のバイアス電源は、第１のｎ値データ信号がゼロレベルであるときに第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧（例えば、Ｖｂｉａｓ１）を発生する。第２のバイアス電源は、第２のｎ値データ信号がゼロレベルであるときに第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧（例えば、Ｖｂｉａｓ２）を発生する。第３のバイアス電源は、光位相シフタの位相シフト量を調整するためのバイアス電圧である第３のバイアス電圧（例えば、Ｖｂｉａｓ３）を発生する。光パワモニタは、光変調器からの出力光の光パワをモニタする。制御部は、光パワモニタによるモニタ結果に基づいて、第１のバイアス電源が発生する第１のバイアス電圧、第２のバイアス電源が発生する第２のバイアス電圧及び第３のバイアス電源が発生する第３のバイアス電圧を制御する。
　制御部は、バイアス制御回路の立ち上げシーケンスにおいて、第２のバイアス電圧を固定しかつ第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、光パワを最大値又は最小値の近傍に収束するよう制御したときの第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理を行う。あるいは、制御部は、バイアス制御回路の立ち上げシーケンスにおいて、第２のバイアス電圧を固定しかつ第１のｎ値データ信号の振幅又は第１のバイアス電圧に所定の周波数のディザリングを加えかつ第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、光パワに重畳される所定の周波数の整数倍の成分を０、最大又は最小の近傍に収束するよう制御したときの第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理を行う。なお、ディザリングを加えていないｎ値データ信号はＲＦ信号であるため振幅を持っており、ディザリング印加後のｎ値データ信号の振幅は僅かに増減する。一方、バイアス電圧はＤＣであるため振幅を持たず、ディザリング印加後は、第１のバイアス電圧はほぼ一定ながら、僅かな振幅で変動を持つ。制御部は、上記のいずれかのループ処理を行った後、記録された複数の組それぞれについて第一候補バイアス電圧と第二候補バイアス電圧との差分を算出し、算出した差分に基づいて選択した組の第一候補バイアス電圧と第二候補バイアス電圧との間の値、具体的には、選択した組に含まれる第一候補バイアス電圧と第二候補バイアス電圧との平均を、第１のバイアス電源から発生させる第１のバイアス電圧として決定する電圧決定処理を行う。
　制御部は、選択された組が得られたときの第２のバイアス電圧を、第２のバイアス電源から発生させると決定する。あるいは、制御部は、第１のバイアス電圧と第２のバイアス電圧とを入れ替えて上記のループ処理及び電圧決定処理を行って第２のバイアス電圧を決定してもよい。制御部は、決定した第１のバイアス電圧及び決定した第２のバイアス電圧を用いて既存の自動バイアス制御を行って第３のバイアス電圧を制御し、当該バイアス制御回路の立ち上げ処理を終了する。第１のバイアス電圧、第２のバイアス電圧及び第３のバイアス電圧による光位相の調整には、ポッケルス効果または光導波路の熱膨張が用いられる。
　以上説明した実施形態によれば、非対称バイアスディザリングまたはその応用による多値ＱＡＭ用光変調器のバイアス制御回路において、制御回路の動作開始時における各バイアスの初期値がいかなる値であろうとも、また変調器の動作のインバランスや各バイアスの相互作用が無視できない場合においても、各バイアスが不適切な値に収束することなく適切なバイアス値に収束し、かつその状態を保持することが可能となる。
　以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
　本発明は、多値ＱＡＭ光信号を生成する送信器に利用可能である。
Ｍ…ＩＱ光変調器
１…第１の光カプラ
２…第１の光位相変調部
３…第２の光位相変調部
４…光位相シフタ
５…第２の光カプラ
６…第１の駆動アンプ
７…第２の駆動アンプ
８…第１のバイアス電源
９…第２のバイアス電源
１０… 第３のバイアス電源
１１…光分波カプラ
１２…光パワモニタ
６１ａ、６１ｂ…第１の駆動信号用電極
７１ａ、７１ｂ…第２の駆動信号用電極
８１ａ、８１ｂ…第１のデータバイアス電極
８２…第１の発振器
８３…第１の加算器
８４…第１の同期検波回路
９１ａ、９１ｂ…第２のデータバイアス電極
９２…第２の発振器
９３…第２の加算器
９４…第２の同期検波回路
１００、１００ａ…光送信器
１０１…直交バイアス電極
１０２…第３の発振器
１０３…第３の同期検波回路
２０３…第１の差動出力ＤＣアンプ
２０４…第２の差動出力ＤＣアンプ
３０１…第１のスイッチ
３１１…第２のスイッチ
４００、４００ａ…バイアス制御回路
５０３…第３のループゲイン調整回路
５０４…第１のループゲイン調整回路
５０５…第２のループゲイン調整回路
６００、６００ａ…コントローラ

Claims (8)

  1. 　光変調器のバイアス制御を行うバイアス制御回路であって、
    　前記光変調器は、
    　入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、
    　入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、
    　前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、
    　少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを有しており、
    　前記バイアス制御回路は、
    　前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生する第１のバイアス電源と、
    　前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生する第２のバイアス電源と、
    　前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生する第３のバイアス電源と、
    　前記光変調器からの出力光の光パワをモニタする光パワモニタと、
    　前記光パワモニタによるモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御する制御部とを備え、
    　前記制御部は、前記第２のバイアス電圧を固定しかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワを最大値又は最小値の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理を行い、記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定処理を行う、
    　バイアス制御回路。
  2. 　光変調器のバイアス制御を行うバイアス制御回路であって、
    　前記光変調器は、
    　入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、
    　入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、
    　前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、
    　少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを有しており、
    　前記バイアス制御回路は、
    　前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生する第１のバイアス電源と、
    　前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生する第２のバイアス電源と、
    　前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生する第３のバイアス電源と、
    　前記光変調器からの出力光の光パワをモニタする光パワモニタと、
    　前記光パワモニタによるモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御する制御部とを備え、
    　前記制御部は、前記第２のバイアス電圧を固定しかつ前記第１のｎ値データ信号の振幅又は前記第１のバイアス電圧に所定の周波数のディザリングを加えかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワに重畳される前記所定の周波数の整数倍の成分を０、最大又は最小の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理を行い、記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定処理を行う、
    　バイアス制御回路。
  3. 　前記制御部は、選択された前記組が得られたときの前記第２のバイアス電圧を、前記第２のバイアス電源から発生させると決定する、
    　請求項１又は請求項２に記載のバイアス制御回路。
  4. 　前記制御部は、前記第１のバイアス電圧と前記第２のバイアス電圧とを入れ替えて前記ループ処理及び前記電圧決定処理を行い、前記第２のバイアス電源から発生させる前記第２のバイアス電圧を決定する、
    　請求項１又は請求項２に記載のバイアス制御回路。
  5. 　前記制御部は、決定された前記第１のバイアス電圧及び決定された前記第２のバイアス電圧を用いて前記第３のバイアス電圧を制御し、当該バイアス制御回路の立ち上げ処理を終了する、
    　請求項３又は請求項４に記載のバイアス制御回路。
  6. 　前記第１のバイアス電圧、前記第２のバイアス電圧及び前記第３のバイアス電圧による光位相の調整に、ポッケルス効果または光導波路の熱膨張を用いる、
    　請求項１から請求項５のいずれか一項に記載のバイアス制御回路。
  7. 　バイアス制御回路が実行する光変調器のバイアス制御方法であって、
    　前記光変調器は、
    　入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、
    　入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、
    　前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、
    　少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを備えており、
    　前記バイアス制御回路において、
    　第１のバイアス電源が、前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生し、第２のバイアス電源が、前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生し、第３のバイアス電源が、前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生するバイアス電圧発生ステップと、
    　制御部が、前記光変調器からの出力光の光パワのモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御するバイアス電圧制御ステップと、
    　前記制御部が、前記第２のバイアス電圧を固定しかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワを最大値又は最小値の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理ステップと、
    　前記制御部が、前記ループ処理ステップにおいて記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定ステップと、
    　を有するバイアス制御方法。
  8. 　バイアス制御回路が実行する光変調器のバイアス制御方法であって、
    　前記光変調器は、
    　入力される光の位相又は強度を、ｎ種類の値を有する第１のｎ値データ信号に応じて変更する第１の光位相変調部と、
    　入力される光の位相又は強度を、ｎ種類の値を有する第２のｎ値データ信号に応じて変更する第２の光位相変調部と、
    　前記第１の光位相変調部からの出力光及び前記第２の光位相変調部からの出力光の少なくとも一方に遅延を与えることにより＋π／２または－π／２の光位相差を与える光位相シフタと、
    　少なくとも一方に前記光位相シフタによる前記光位相差が与えられた前記第１の光位相変調部からの前記出力光及び前記第２の光位相変調部からの前記出力光を合波して生成した多値のＱＡＭ信号を出力する合波部とを備えており、
    　前記バイアス制御回路において、
    　第１のバイアス電源が、前記第１のｎ値データ信号がゼロレベルであるときに前記第１の光位相変調部からの出力光が消光するよう設定するための第１のバイアス電圧を発生し、第２のバイアス電源が、前記第２のｎ値データ信号がゼロレベルであるときに前記第２の光位相変調部からの出力光が消光するよう設定するための第２のバイアス電圧を発生し、第３のバイアス電源が、前記光位相シフタの位相シフト量を調整するための第３のバイアス電圧を発生するバイアス電圧発生ステップと、
    　制御部が、前記光変調器からの出力光の光パワのモニタ結果に基づいて、前記第１のバイアス電源が発生する前記第１のバイアス電圧、前記第２のバイアス電源が発生する前記第２のバイアス電圧及び前記第３のバイアス電源が発生する前記第３のバイアス電圧を制御するバイアス電圧制御ステップと、
    　前記制御部が、前記第２のバイアス電圧を固定しかつ前記第１のｎ値データ信号の振幅又は前記第１のバイアス電圧に所定の周波数のディザリングを加えかつ前記第３のバイアス電圧を半波長電圧だけ増加または減少させた前後のそれぞれにおいて、前記光パワに重畳される前記所定の周波数の整数倍の成分を０、最大又は最小の近傍に収束するよう制御したときの前記第１のバイアス電圧である第一候補バイアス電圧及び第二候補バイアス電圧の組を記録する処理を、前記第２のバイアス電圧を所定範囲で変化させながら繰り返すループ処理ステップと、
    　前記制御部が、前記ループ処理ステップにおいて記録された複数の前記組それぞれについて前記第一候補バイアス電圧と前記第二候補バイアス電圧との差分を算出し、算出した前記差分に基づいて選択した組の前記第一候補バイアス電圧と前記第二候補バイアス電圧との間の値を、前記第１のバイアス電源から発生させる前記第１のバイアス電圧として決定する電圧決定ステップと、
    　を有するバイアス制御方法。
PCT/JP2018/026308 2017-07-14 2018-07-12 バイアス制御回路及びバイアス制御方法 WO2019013278A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880045927.3A CN110870225B (zh) 2017-07-14 2018-07-12 偏压控制电路和偏压控制方法
US16/629,174 US10823989B2 (en) 2017-07-14 2018-07-12 Bias control circuit and bias control method
JP2019529778A JP6826198B2 (ja) 2017-07-14 2018-07-12 バイアス制御回路及びバイアス制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-138410 2017-07-14
JP2017138410 2017-07-14

Publications (1)

Publication Number Publication Date
WO2019013278A1 true WO2019013278A1 (ja) 2019-01-17

Family

ID=65001369

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/026308 WO2019013278A1 (ja) 2017-07-14 2018-07-12 バイアス制御回路及びバイアス制御方法

Country Status (4)

Country Link
US (1) US10823989B2 (ja)
JP (1) JP6826198B2 (ja)
CN (1) CN110870225B (ja)
WO (1) WO2019013278A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102146051B1 (ko) * 2020-03-31 2020-08-19 국방과학연구소 광위상배열 기반의 ladar 시스템 및 이의 제어 방법
KR102146052B1 (ko) * 2020-03-31 2020-08-20 국방과학연구소 채널별 순차 제어를 이용한 광위상배열 기반의 ladar 시스템 및 이의 제어 방법
JP2021145316A (ja) * 2020-03-13 2021-09-24 株式会社Ｋｄｄｉ総合研究所 処理装置、無線装置および基地局装置
US11604369B2 (en) 2021-03-19 2023-03-14 Sumitomo Electric Industries, Ltd. Bias control method of optical modulator and optical transmission module

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10509295B2 (en) * 2017-03-15 2019-12-17 Elenion Technologies, Llc Bias control of optical modulators
US11061260B2 (en) * 2019-01-02 2021-07-13 International Business Machines Corporation Control of dual phase tuners
JP7196682B2 (ja) * 2019-02-25 2022-12-27 住友電気工業株式会社 光送信器及び光送信器の制御方法
JP7252492B2 (ja) * 2019-07-25 2023-04-05 日本電信電話株式会社 同期検波装置、同期検波方法及びプログラム
CN114978336B (zh) * 2022-05-18 2024-08-06 华中科技大学 一种适用于iq调制器的无导频自动偏压控制方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128245A (ja) * 2013-12-27 2015-07-09 日本電信電話株式会社 光送信機及び制御方法
JP2016218424A (ja) * 2015-05-18 2016-12-22 日本電信電話株式会社 光送信器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881270B2 (ja) * 2002-03-26 2007-02-14 富士通株式会社 光変調器の駆動制御装置および駆動制御方法
JP4465458B2 (ja) * 2005-09-20 2010-05-19 独立行政法人情報通信研究機構 位相制御光ｆｓｋ変調器
JP4934557B2 (ja) * 2007-09-27 2012-05-16 株式会社日立製作所 ４値位相変調器
CN103595482B (zh) * 2013-11-08 2015-12-30 武汉邮电科学研究院 适用于双偏振iq调制器的偏压控制装置及方法
JP6059678B2 (ja) * 2014-04-11 2017-01-11 日本電信電話株式会社 光変調装置、及び光変調方法
CN104485997B (zh) * 2014-12-09 2017-04-12 华中科技大学 一种iq光调制器偏置电压的控制系统及方法
JPWO2017082349A1 (ja) * 2015-11-12 2018-08-16 日本電信電話株式会社 光送信器及びバイアス電圧の制御方法
US10509295B2 (en) * 2017-03-15 2019-12-17 Elenion Technologies, Llc Bias control of optical modulators
US10509243B2 (en) * 2017-03-15 2019-12-17 Elenion Technologies, Llc Bias control of optical modulators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128245A (ja) * 2013-12-27 2015-07-09 日本電信電話株式会社 光送信機及び制御方法
JP2016218424A (ja) * 2015-05-18 2016-12-22 日本電信電話株式会社 光送信器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021145316A (ja) * 2020-03-13 2021-09-24 株式会社Ｋｄｄｉ総合研究所 処理装置、無線装置および基地局装置
JP7216036B2 (ja) 2020-03-13 2023-01-31 株式会社Ｋｄｄｉ総合研究所 処理装置、無線装置および基地局装置
KR102146051B1 (ko) * 2020-03-31 2020-08-19 국방과학연구소 광위상배열 기반의 ladar 시스템 및 이의 제어 방법
KR102146052B1 (ko) * 2020-03-31 2020-08-20 국방과학연구소 채널별 순차 제어를 이용한 광위상배열 기반의 ladar 시스템 및 이의 제어 방법
US11604369B2 (en) 2021-03-19 2023-03-14 Sumitomo Electric Industries, Ltd. Bias control method of optical modulator and optical transmission module

Also Published As

Publication number Publication date
JPWO2019013278A1 (ja) 2020-01-16
US10823989B2 (en) 2020-11-03
US20200133035A1 (en) 2020-04-30
CN110870225A (zh) 2020-03-06
CN110870225B (zh) 2022-07-26
JP6826198B2 (ja) 2021-02-03

Similar Documents

Publication Publication Date Title
JP6826198B2 (ja) バイアス制御回路及びバイアス制御方法
US10313015B2 (en) Optical transmitter and bias voltage control method
JP5748370B2 (ja) 光変調装置及びバイアス電圧制御方法
JP4893570B2 (ja) 多値光位相変調器
US7751721B2 (en) Optical DQPSK receiver apparatus
US7272271B2 (en) Electro-optical integrated transmitter chip for arbitrary quadrature modulation of optical signals
US9859985B2 (en) Optical transmitter, optical transmission system and optical communication control method
JP7121317B2 (ja) 自動バイアス制御回路
JP6059678B2 (ja) 光変調装置、及び光変調方法
JP5724792B2 (ja) 光送信器、光通信システムおよび光送信方法
JP5671130B1 (ja) 光送信機及び制御方法
CN112005159B (zh) 光调制器
JP5873054B2 (ja) 光送信器、及び光信号生成方法
JP7335528B2 (ja) バイアス電圧調整装置、及びｉｑ光変調システム
JP6368295B2 (ja) 光送信器
Albakay Design and analysis of binary driven coherent m-ary qam transmitter for next generation optical networks
Albakay et al. Design and performance analysis for a binary-driven QAM transmitter
US10998978B1 (en) Optical transmission apparatus and bias control method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18831156

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019529778

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18831156

Country of ref document: EP

Kind code of ref document: A1