[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2015037550A1 - 静電容量－電圧変換装置 - Google Patents

静電容量－電圧変換装置 Download PDF

Info

Publication number
WO2015037550A1
WO2015037550A1 PCT/JP2014/073630 JP2014073630W WO2015037550A1 WO 2015037550 A1 WO2015037550 A1 WO 2015037550A1 JP 2014073630 W JP2014073630 W JP 2014073630W WO 2015037550 A1 WO2015037550 A1 WO 2015037550A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
capacitor
circuit
capacitive sensor
sensor element
Prior art date
Application number
PCT/JP2014/073630
Other languages
English (en)
French (fr)
Inventor
拓也 渡邉
希世 廣部
Original Assignee
アルプス電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルプス電気株式会社 filed Critical アルプス電気株式会社
Publication of WO2015037550A1 publication Critical patent/WO2015037550A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/12—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in capacitance, i.e. electric circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G01D5/2403—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by moving plates, not forming part of the capacitor itself, e.g. shields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up

Definitions

  • the present invention relates to a capacitance-voltage conversion device that converts capacitance into voltage, and in particular, capacitance-voltage conversion that converts capacitance of a capacitive sensor element used for detection of acceleration into voltage. It relates to the device.
  • Capacitive sensor elements that detect acceleration, pressure, humidity, etc. as capacitance have been used in various industrial fields.
  • the capacitive sensor element is generally combined with a capacitance-voltage converter, and the detected value is converted from capacitance to voltage.
  • FIG. 24 is a diagram showing a configuration of a conventional capacitance-voltage converter.
  • the capacitance type sensor SENS includes two capacitive sensor elements Cx and Cy connected in series, and voltage (0) periodically changed by the drive circuits DRV0 and DRV1 is provided at both ends of the series circuit. ⁇ VH) is applied.
  • the node N at the midpoint of connection between the sensor elements Cx and Cy is connected to the inverting input terminal of the operational amplifier U10 via the switch SW0 and to the non-inverting input terminal of the operational amplifier U10 via the switch SW1.
  • a capacitor C10 is connected between the inverting input terminal and the output terminal of the operational amplifier U10, and a switch SW2 is connected in parallel with the capacitor C10.
  • the reference voltage Vref is input to the non-inverting input terminal of the operational amplifier U10.
  • FIG. 25 is a diagram for explaining the operation of the conventional capacitance-voltage converter 100 shown in FIG.
  • the capacitance-voltage conversion device 100 alternately discharges the capacitor C10 while alternately discharging a period during which the sensor elements Cx and Cy are set to a predetermined voltage (reset period) and a period during which the capacitor C10 is charged (charging period). .
  • the drive circuit DRV0 applies a voltage VH to one end of the sensor element Cx, and the drive circuit DRV1 applies a ground potential to one end of the sensor element Cy.
  • the reference voltage Vref is applied to the node N via the switch SW1.
  • the voltage of the sensor element Cx is set to “VH ⁇ Vref”
  • the voltage of the sensor element Cy is set to “ ⁇ Vref”.
  • the drive circuit DRV0 applies the ground potential to one end of the sensor element Cx
  • the drive circuit DRV1 applies the voltage VH to one end of the sensor element Cy.
  • Node N is connected to one terminal of capacitor C10 via switch SW0.
  • the operational amplifier U10 applies a voltage to the other terminal of the capacitor C10 so that the node N approaches the reference potential Vrer. In other words, the operational amplifier U10 controls the voltage of the capacitor C10 so that the voltage of the sensor element Cx approaches “ ⁇ Vref” and the voltage of the capacitance sensor element Cy approaches “VH ⁇ Vref”.
  • the charge of the capacitor C10 is zero immediately before the charging period, and the inverting input terminal of the operational amplifier U10 has a sufficiently high impedance so that no charge enters or exits. Therefore, the total charge accumulated in the electrode connected to the node N does not change even when the reset period shifts to the charge period. Assuming that the charges Qr and Qc are equal, the voltage Vc of the capacitor C10 is expressed by the following equation (3).
  • Vc (2 ⁇ ⁇ C / Cf) ⁇ VH (3)
  • Vout (2 ⁇ ⁇ C / Cf) ⁇ VH + Vref (4)
  • the output voltage Vout of the operational amplifier U10 changes in proportion to the difference ( ⁇ C) in the capacitance between the sensor elements Cx and Cy.
  • the output voltage Vout periodically changes (FIG. 25 (F)). Therefore, a subsequent circuit that receives the output voltage Vout needs to operate in synchronization with a periodic change in the output voltage Vout.
  • the charging cycle of the capacitance-voltage conversion device cannot keep up with the operation of the subsequent AD converter. There was a problem that high-speed operation became difficult.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a capacitance-voltage conversion device capable of converting the capacitance of a capacitive sensor element into a continuous voltage. is there.
  • a capacitance-voltage conversion device is a capacitance-voltage conversion device that outputs a voltage corresponding to the capacitance of a sensor including a first capacitive sensor element, A first drive circuit for applying a first voltage or a second voltage to one end of the first capacitive sensor element; a first capacitor having one end connected to the other end of the first capacitive sensor element; and the first capacitor A first discharge circuit connected in parallel to the first capacitor circuit, an inverting terminal input is connected to the other end of the first capacitance sensor element, a reference voltage is applied to a non-inverting input terminal, and the first capacitor is connected to an output terminal.
  • a first operational amplifier circuit having ends connected thereto, a second capacitor, a first switch circuit that connects the first capacitor and the second capacitor in parallel, and each terminal of the second capacitor is an inverting input terminal; Connected to the output terminal A second operational amplifier circuit to which the reference voltage is applied to an input terminal; a second switch circuit provided in a path connecting the one end of the first capacitor and the other end of the first capacitive sensor element; A control circuit that controls a first switch circuit, wherein the first drive circuit applies the first voltage to the one end of the first capacitive sensor element, and the first discharge circuit causes the first capacitor to After discharging, the one end of the first capacitor and the other end of the first capacitive sensor element are connected via the second switch circuit, and the first drive circuit is connected to the first capacitive sensor element.
  • the detection process for generating the first detection voltage in the first capacitor according to the capacitance of the first capacitive sensor element is repeated, and the detection process is repeated.
  • the first detection voltage is generated in the first capacitor in the repetition of the above, the first switch circuit is temporarily turned on, and the first capacitor and the second capacitor are connected in parallel.
  • the charge is distributed to both capacitors according to the respective capacitances, so that the second detection that occurs in the second capacitor.
  • the voltage approaches the first detection voltage according to the capacitance of the first capacitive sensor element.
  • the capacitance-voltage converter may include a second discharge circuit that discharges the second capacitor.
  • the control circuit discharges the second capacitor by the second discharge circuit when starting the repetition of the detection process, and the first capacitive circuit by the first drive circuit in the detection process.
  • the second switch After applying the first voltage to the one end of the sensor element, discharging the first capacitor by the first discharge circuit, and discharging the first capacitor together with the application of the first voltage, the second switch The first switch circuit may be temporarily turned on after the circuit is temporarily turned on to generate the first detection voltage in the first capacitor and the second switch circuit is turned off.
  • the capacitance-voltage conversion device may include an arithmetic circuit that performs an operation based on a voltage output from the second operational amplifier circuit.
  • the control circuit may repeat the detection process in the second operation mode after repeating the detection process in the first operation mode.
  • the control circuit sets the voltage output from the first drive circuit before generating the first detection voltage in the first capacitor as the first voltage, and the first capacitor
  • the first detection voltage is generated in the first capacitor in the detection process of the second operation mode.
  • the voltage output from the first drive circuit before the generation may be the second voltage
  • the voltage output from the first drive circuit when the first detection voltage is generated in the first capacitor may be the first voltage.
  • the arithmetic circuit includes: a voltage output from the second operational amplifier circuit after the detection process in the first operation mode is repeated; and the second operational amplifier circuit after the detection process in the second operation mode is repeated. The difference from the voltage output from the terminal may be calculated.
  • the voltage (the first voltage or the second voltage) applied to the one end of the first capacitive sensor element in the detection process is the first operation mode and the second operation. Switch with mode.
  • the polarity of the charge transferred from the first capacitive sensor element to the first capacitor is inverted, and as a result, the polarity of the first detection voltage generated in the first capacitor is inverted.
  • the polarity of the first detection voltage is reversed, the polarity of the second detection voltage generated in the second capacitor is also reversed.
  • the polarity of an offset component or the like unrelated to the capacitance of the first capacitive sensor element is not reversed between the first operation mode and the second operation mode.
  • the voltage output from the second operational amplifier circuit after the detection process is repeated in the first operation mode and the voltage output from the second operational amplifier circuit after the detection process is repeated in the second operation mode. Is calculated, the component corresponding to the second detection voltage whose polarity is inverted remains, while the offset component whose polarity is not inverted is canceled.
  • the capacitance-voltage conversion device includes a third switch circuit that connects one end of the second capacitor and the other end of the first capacitive sensor element, and the first drive circuit includes the first drive circuit.
  • the first voltage is applied to the first capacitive sensor element, and after the second capacitor is discharged by the second discharge circuit, the third switch circuit is temporarily turned on before the detection process is repeated.
  • the first driving circuit applies the second voltage to the one end of the first capacitive sensor element, thereby generating a voltage corresponding to the capacitance of the first capacitive sensor element in the second capacitor. Also good.
  • the voltage corresponding to the capacitance of the first capacitive sensor element is generated in the second capacitor in advance before the detection process is repeated.
  • the time for the second detection voltage of the two capacitors to approach the first detection voltage of the first capacitor is shortened.
  • the capacitance-voltage converter includes a connection between the inverting input terminal of the first operational amplifier circuit and the one end of the first capacitor, the output terminal of the first operational amplifier circuit, and the You may have the 4th switch circuit which turns on or off in connection with the said other end of a 1st capacitor.
  • the control circuit turns off the fourth switch circuit when turning on the first switch circuit and generates the first detection voltage at least in the first capacitor in the detection process.
  • the 4-switch circuit may be turned on.
  • the sensor may have a second capacitive sensor element connected in series with the first capacitive sensor element.
  • the capacitance-voltage conversion device includes a second drive circuit that applies the first voltage or the second voltage to one end of the second capacitive sensor element, and the second capacitive sensor element includes: The other end may be connected to the one end of the first capacitor via the second switch circuit.
  • the control circuit applies the first voltage to the one end of the first capacitive sensor element by the first drive circuit
  • the second drive sensor circuit causes the second capacitive sensor element to be applied.
  • the second capacitive sensor When the second voltage is applied to the one end of the first capacitive sensor element and the second voltage is applied to the one end of the first capacitive sensor element by the first drive circuit, the second capacitive sensor The first voltage may be applied to the one end of the element.
  • the capacitance-voltage conversion device may include a buffer amplifier circuit provided at a subsequent stage of the second operational amplifier circuit.
  • the capacitance-voltage conversion device is provided at a subsequent stage of the second operational amplifier circuit, and outputs an offset voltage obtained by adding an input offset adjustment voltage and an output voltage of the second operational amplifier circuit.
  • An adjustment circuit may be included.
  • a capacitance-voltage conversion device is a capacitance-voltage conversion device that generates a voltage corresponding to the capacitance of a sensor including a first capacitive sensor element, A first capacitor connected to one terminal of the first capacitive sensor element, a first discharge circuit for discharging the first capacitor, and a voltage for applying a voltage across the first capacitive sensor element
  • the voltage of the first capacitive sensor element is different from the voltage applied by the voltage setting circuit while maintaining the amount of charge accumulated at the connection node between the setting circuit and the first capacitive sensor element and the first capacitor.
  • a first amplifier circuit for controlling a voltage between the other terminal of the first capacitor and the other terminal of the first capacitive sensor element so as to approach a target voltage; a second capacitor; and the first capacitor.
  • a first switch circuit for connecting the serial second capacitor in parallel.
  • the control circuit applies a voltage across the first capacitive sensor element by the voltage setting circuit, and discharges the first capacitor by the first discharge circuit, and then the first amplifier circuit causes the first amplifier circuit to discharge the first capacitor.
  • the detection process By repeating the detection process of causing the first capacitor to generate a first detection voltage corresponding to the capacitance of the first capacitive sensor element by bringing the voltage of the capacitive sensor element close to the target voltage, the detection process Each time the first detection voltage is generated in the first capacitor by repeating the above, the first switch circuit is temporarily turned on. Accordingly, the capacitance-voltage conversion device causes the second capacitor to generate a second detection voltage corresponding to the capacitance of the first capacitive sensor element, and outputs the second detection voltage.
  • the detection process for causing the first capacitor to generate the first detection voltage corresponding to the capacitance of the first capacitive sensor element is repeated.
  • the first switch circuit is temporarily turned on, and the first capacitor and the second capacitor are connected in parallel. Is done.
  • the charge is distributed to both capacitors according to the respective capacitances, so that the second detection that occurs in the second capacitor.
  • the voltage approaches the first detection voltage according to the capacitance of the first capacitive sensor element.
  • the capacitance-voltage conversion device includes a second amplifier circuit that outputs a voltage corresponding to the second detection voltage generated in the second capacitor, and the second amplifier circuit.
  • An arithmetic circuit that performs an operation based on the output voltage may be included.
  • the voltage setting circuit applies a first setting voltage to both ends of the first capacitive sensor element in the first operation mode, and applies a second setting to both ends of the first capacitive sensor element in the second operation mode.
  • a voltage may be applied.
  • the first amplifier circuit may set the target voltage as the second set voltage in the first operation mode, and set the target voltage as the first set voltage in the second operation mode.
  • the control circuit may repeat the detection process in the second operation mode after repeating the detection process in the first operation mode.
  • the arithmetic circuit outputs a voltage output from the second amplifier circuit after repetition of the detection process in the first operation mode, and is output from the second amplifier circuit after repetition of the detection process in the second operation mode. The difference from the voltage may be calculated.
  • the voltage (a said 1st setting voltage or the said 2nd setting voltage) given to the both ends of the said 1st capacitive sensor element by the said voltage setting circuit, and the said 1st amplifier circuit The target value of the voltage of the first capacitive sensor element to be controlled (the first set voltage or the second set voltage) is switched between the first operation mode and the second operation mode.
  • the polarity of the charge transferred from the first capacitive sensor element to the first capacitor is inverted, and as a result, the polarity of the first detection voltage generated in the first capacitor is inverted.
  • the polarity of the second detection voltage generated in the second capacitor is also reversed.
  • the polarity of an offset component or the like unrelated to the capacitance of the first capacitive sensor element is not reversed between the first operation mode and the second operation mode. Accordingly, a voltage output from the second amplifier circuit after the detection process is repeated in the first operation mode and a voltage output from the second amplifier circuit after the detection process is repeated in the second operation mode. By calculating the difference, the component corresponding to the second detection voltage whose polarity is inverted remains, while the offset component whose polarity is not inverted is canceled.
  • the capacitance-voltage conversion device outputs a second discharge circuit for discharging the second capacitor and a voltage corresponding to the second detection voltage generated in the second capacitor.
  • a third switch circuit provided in a path connecting the one terminal of the second capacitor and the one terminal of the first capacitive sensor element.
  • the second amplifier circuit maintains the charge amount accumulated in the connection node while maintaining the amount of charge stored in the connection node.
  • the voltage may be controlled.
  • the control circuit applies a voltage across the first capacitive sensor element by the voltage setting circuit, and after discharging the second capacitor by the second discharge circuit, before repeating the detection process,
  • the third switch circuit is temporarily turned on, and the third switch circuit is turned on, the voltage of the first capacitive sensor element is brought close to the target voltage by the second amplifier circuit.
  • the second detection voltage corresponding to the capacitance of the sensor element may be generated in the second capacitor.
  • the voltage corresponding to the capacitance of the first capacitive sensor element is generated in the second capacitor in advance before the detection process is repeated.
  • the time for the second detection voltage of the two capacitors to approach the first detection voltage of the first capacitor is shortened.
  • the capacitance-voltage conversion device includes a fourth switch circuit provided in a current path between the first amplifier circuit and the first capacitor, and the control circuit In the detection process, when the first switch circuit is turned on, the fourth switch circuit is turned off, and at least the first amplifier circuit controls the voltage of the first capacitive sensor element to be close to the target voltage. When performing, the fourth switch circuit may be turned on.
  • the control circuit may make the first discharge circuit conductive when a voltage is applied to both ends of the first capacitive sensor element by the voltage setting circuit.
  • the first amplifier circuit functions as at least a part of the voltage setting circuit by applying a voltage to a connection node between the first capacitive sensor element and the first capacitor via the first discharge circuit. It's okay. According to the above configuration, since the first amplifier circuit is also used as at least part of the voltage setting circuit, the circuit configuration is simplified.
  • the sensor may include a second capacitive sensor element having one terminal connected to the one terminal of the first capacitive sensor element.
  • the voltage setting circuit can selectively supply a first setting voltage or a second setting voltage to both ends of the first capacitive element, and the first setting voltage to both ends of the second capacitive element. Or the second set voltage may be selectively applied.
  • the first amplifier circuit may be capable of selecting the first set voltage or the second set voltage as the target voltage.
  • the control circuit may use the target voltage of the first amplifier circuit as the second setting voltage when the voltage applied to both ends of the first capacitive element by the voltage setting circuit is the first setting voltage.
  • the target voltage of the first amplifier circuit may be the first setting voltage.
  • the capacitance of the capacitive sensor element can be converted into a continuous voltage.
  • FIG. 2 is a first diagram illustrating a circuit state during an initial operation period of the capacitance-voltage conversion device illustrated in FIG. 1.
  • FIG. 4 is a second diagram illustrating a circuit state during an initial operation period of the capacitance-voltage conversion device illustrated in FIG. 1.
  • FIG. 6 is a third diagram illustrating a circuit state during an initial operation period of the capacitance-voltage conversion device illustrated in FIG. 1.
  • FIG. 10 is a diagram for explaining an operation in a second operation mode of the capacitance-voltage conversion device shown in FIG. 9. It is a graph which shows the input-output relationship in a 1st operation mode and a 2nd operation mode.
  • FIG. 15 is a diagram for explaining another operation of the capacitance-voltage conversion device shown in FIG. 14.
  • FIG. 17 is a diagram showing a circuit state in a reset period (first time) in the operation example shown in FIG. 16.
  • FIG. 20 is a diagram illustrating a circuit state in a reset period (first time) in the operation example illustrated in FIG. 19.
  • FIG. 20 is a diagram showing a circuit state in a reset period (second and subsequent times) in the operation example shown in FIG. 19.
  • FIG. 23 is a diagram for explaining the operation of the capacitance-voltage conversion device shown in FIG. 22; It is a figure which shows the structure of the conventional electrostatic capacitance-voltage converter. It is a figure for demonstrating operation
  • FIG. 1 is a diagram illustrating an example of a configuration of a capacitance-voltage conversion apparatus according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining the operation of the capacitance-voltage conversion device 1.
  • the capacitance-voltage converter 1 shown in FIG. 1 includes a sensor 10, a voltage setting circuit 20, a first capacitor C1, a second capacitor C2, a first operational amplifier circuit U1, and a second operational amplifier circuit U2.
  • the capacitive sensor 10 has capacitive sensor elements Ca and Cb whose capacitance changes according to acceleration or the like.
  • the capacitive sensor elements Ca and Cb are acceleration sensors whose capacitance changes according to acceleration, for example.
  • a common movable electrode is disposed between the fixed electrode of the capacitive sensor element Ca and the fixed electrode of the capacitive sensor element Cb.
  • the capacitance of the capacitive sensor element Ca and the capacitive sensor element Cb changes as the movable electrode moves according to the acceleration.
  • two capacitive sensor elements Ca and Cb are connected in series via a common movable electrode connected to a node N.
  • the voltage setting circuit 20 includes a first drive circuit 21 and a second drive circuit 22 as a circuit for applying a voltage to both ends of a series circuit of capacitive sensor elements Ca and Cb.
  • a fifth switch circuit 23 is provided as a circuit for applying a voltage to the connection point (node N) of the capacitive sensor elements Ca and Cb.
  • the voltage setting circuit 20 is an example of a voltage setting circuit in the present invention.
  • the first drive circuit 21 applies a ground potential (first voltage) to one end not connected to the node N of the capacitive sensor element Ca, and the second drive circuit 22 A voltage VH (second voltage) is applied to one end not connected to the node N of the element Cb.
  • the fifth switch circuit 23 connects the connection point (node N) of the capacitive sensor elements Ca and Cb to the voltage supply line of the reference voltage Vref.
  • a reset period (T4) is provided at both ends of the series circuit of the capacitive sensor elements Ca and Cb. Apply the opposite voltage. That is, the first drive circuit 21 applies the voltage VH (second voltage) to one end not connected to the node N of the capacitive sensor element Ca, and the second drive circuit 22 applies the node N of the capacitive sensor element Cb. A ground potential (first voltage) is applied to one end not connected to the terminal.
  • the fifth switch circuit 23 is turned off during the charging period (T5) of the first capacitor C1.
  • the second switch circuit 32 turns on or off the connection between the connection point (node N) of the capacitive sensor elements Ca and Cb and one end of the first capacitor C1.
  • the second switch circuit 32 is turned on during the charging period (T5) of the first capacitor C1, and is turned off at least during the reset period (T4).
  • the third switch circuit 33 turns on or off the connection between the connection point (node N) of the capacitive sensor elements Ca and Cb and one terminal of the second capacitor C2.
  • the third switch circuit 33 is turned on in a period (T2: FIG. 2) in which the second capacitor C2 is charged during the initial operation period, and is turned off in other periods.
  • the first operational amplifier circuit U1 is accumulated in the electrodes connected to the connection point (node N) between the first capacitor C1 and the capacitive sensor elements Ca and Cb. While the charge amount is kept constant, the voltage across the capacitive sensor element Ca with the node N as a reference is brought close to “VH ⁇ Vref”, and the voltage across the capacitive sensor element Cb with the node N as a reference is changed to “ ⁇ The output voltage is controlled to approach “Vref”.
  • the circuit including the first operational amplifier circuit U1 is an example of the first amplifier circuit in the present invention.
  • the inverting input terminal of the first operational amplifier circuit U1 is connected to one end of the first capacitor C1 via the fourth switch circuit 34, and the capacitive sensor element via the second switch circuit 32. It is connected to the connection point (node N) of Ca and Cb.
  • the reference voltage Vref is input to the non-inverting input terminal.
  • the first operational amplifier circuit U1 amplifies the voltage difference between the inverting input terminal and the non-inverting input terminal with a high gain, and outputs the amplified voltage Vx from the output terminal.
  • the output terminal of the first operational amplifier circuit U1 is connected to the other end (the terminal not connected to the node N) of the first capacitor C1 through the fourth switch circuit 34.
  • the input impedance of the inverting input terminal is very high, even if the node N and the inverting input terminal are connected during the charging period (T5) of the first capacitor C1, it is accumulated in the first capacitor C1 and the capacitive sensor elements Ca and Cb. Almost no charge enters or exits at the inverting input terminal, and the total charge amount is kept constant.
  • the voltage at the inverting input terminal is controlled by controlling the output voltage of the first operational amplifier circuit U1. It approaches the reference voltage Vref.
  • the voltage of the capacitive sensor element Ca with the node N as a reference approaches “VH ⁇ Vref”, and the voltage of the capacitive sensor element Cb approaches “ ⁇ Vref”.
  • the voltage (first detection voltage Vc1) of the first capacitor C1 with respect to the node N becomes an output voltage corresponding to changes in the capacitive sensor elements Ca and Cb.
  • the capacitance of the capacitive sensor element Ca changes by ⁇ C
  • the capacitance of the capacitive sensor element Cb changes by + ⁇ C
  • the capacitance of the first capacitor C1 is “Cf”
  • the output voltage Vx of the first operational amplifier circuit U1 is “(2 ⁇ ⁇ C / Cf) ⁇ VH + Vref”.
  • the fourth switch circuit 34 turns on or off the connection between the first capacitor C1 and the first operational amplifier circuit U1.
  • the fourth switch circuit 34 includes a switch element that turns on / off the connection between the inverting input terminal of the first operational amplifier circuit U1 and one terminal of the first capacitor C1, and the first operational amplifier circuit.
  • a switch element for turning on / off the connection between the output terminal of U1 and the other terminal of the first capacitor C1 is provided.
  • the fourth switch circuit 34 is turned off when a first switch circuit 31 described later is turned on, and is turned on at least during the charging period (T5) of the first capacitor C1.
  • the second operational amplifier circuit U2 stores the charge accumulated at the connection point (node N) between the second capacitor C2 and the capacitive sensor elements Ca and Cb during the charging period (T2) of the second capacitor C2 during the initial operation period. While keeping the amount constant, the voltage across the capacitive sensor element Ca with the node N as a reference is brought close to “VH ⁇ Vref”, and the voltage across the capacitive sensor element Cb with the node N as a reference is changed to “ ⁇ The output voltage is controlled to approach “Vref”.
  • the circuit including the second operational amplifier circuit U2 is an example of the second amplifier circuit in the present invention.
  • the inverting input terminal of the second operational amplifier circuit U2 operational amplification is one end of the second capacitor C2 connected to the connection point (node N) of the capacitive sensor elements Ca and Cb via the third switch circuit 33. Connected to.
  • the reference voltage Vref is input to the non-inverting input terminal of the second operational amplifier circuit U2.
  • the second operational amplifier circuit U2 amplifies the voltage difference between the inverting input terminal and the non-inverting input terminal with a high gain, and outputs the amplified voltage Vo from the output terminal.
  • the output terminal of the second operational amplifier circuit U2 is connected to the other end of the second capacitor C2 (the terminal that is not connected to the node N). Since the input impedance of the inverting input terminal is very high, even if the node N and the inverting input terminal are connected, the charge accumulated in the node N is kept constant.
  • the second operational amplifier circuit U2 causes the capacitive sensor element Ca when the node N is used as a reference.
  • the voltage approaches “VH ⁇ Vref”, and the voltage of the capacitive sensor element Cb approaches “ ⁇ Vref”.
  • the voltage (second detection voltage Vc2) of the second capacitor C2 with respect to the node N is a voltage proportional to the first detection voltage Vc1 appearing at both ends of the first capacitor C1.
  • the second detection voltage Vc2 appearing at both ends of the second capacitor C2 during the charging period (T2) is “2 ⁇ ( ⁇ C / Cf) ⁇ VH ”.
  • the output voltage Vo of the second operational amplifier circuit U2 is “2 ⁇ ( ⁇ C / Cf) ⁇ VH + Vref”.
  • the first switch circuit 31 connects the first capacitor C1 and the second capacitor C2 in parallel in the redistribution period (T6: FIG. 2), and disconnects these capacitors in other periods.
  • the first switch circuit 31 has two switch elements that turn on or off the connection of both terminals of the first capacitor C1 and the second capacitor C2.
  • the first discharge circuit 41 is a circuit that discharges the first capacitor C1 in the reset period (T4).
  • the first discharge circuit 41 is configured using a switch element connected in parallel with the first capacitor C1.
  • the second discharge circuit 42 is a circuit that discharges the second capacitor C2 in a period (T1) before the charging period (T2) of the second capacitor C2 during the initial operation period.
  • T1 a period before the charging period (T2) of the second capacitor C2 during the initial operation period.
  • T2 a period before the charging period of the second capacitor C2 during the initial operation period.
  • the control circuit 50 controls each component circuit of the capacitance-voltage conversion device 1. That is, the control circuit 50 detects each of the constituent circuits so that the first detection voltage Vc1 corresponding to the capacitances of the capacitive sensor elements Ca and Cb is generated in the first capacitor C1 (T4 to T6: FIG. 2) is repeated, and each time the first detection voltage Vc1 is generated in the first capacitor C1 in this detection process, the first switch circuit 31 is temporarily turned on (T6).
  • the control circuit 50 When starting the repetition of the detection processing (T4 to T6), the control circuit 50 discharges the second capacitor C2 by the second discharge circuit 42 (T1). In the reset period T4 of each detection process, the control circuit 50 sets the voltage across the capacitive sensor element Ca with the node N as a reference to “ ⁇ Vref”, and the capacitive sensor element Cb with the node N as a reference. The voltage setting circuit 20 is controlled so as to set the voltage at both ends to “VH ⁇ Vref”. Further, the control circuit 50 discharges the first capacitor C ⁇ b> 1 by the first discharge circuit 41.
  • the control circuit 50 After setting the voltage by the voltage setting circuit 20 and discharging the first capacitor C1, the control circuit 50 temporarily turns on the second switch circuit 32. When the second switch circuit 32 is on, the fourth switch The first operational amplifier circuit U1 and the first capacitor C1 are connected via the circuit 34. At this time, the control circuit 50 sets the voltage applied to both ends of the series circuit of the capacitive sensor elements Ca and Cb by the voltage setting circuit 20 as a voltage opposite to the reset period T4, and sets the capacitive sensor elements Ca and Cb. The first operational amplifier circuit U1 controls the voltage of the first capacitor C1 so that the voltages approach the predetermined voltages different from the reset period T4.
  • the first operational amplifier circuit U1 causes the voltage across the capacitive sensor element Ca with the node N as a reference to approach “VH ⁇ Vref” and the voltage across the capacitive sensor element Cb with the node N as a reference.
  • the output voltage is controlled so as to approach “ ⁇ Vref”.
  • the first detection voltage Vc1 corresponding to the capacitances of the capacitive sensor elements Ca and Cb is generated in the first capacitor C1 (charging period T5).
  • the control circuit 50 After turning off the second switch circuit 32, the control circuit 50 temporarily turns on the first switch circuit 31 and turns off the fourth switch circuit 34 to connect the first capacitor C1 and the second capacitor C2 in parallel. (Redistribution period T6). By repeating this detection process (T4 to T6), the second detection voltage Vc2 of the second capacitor C2 becomes the first detection voltage Vc1 of the first capacitor C1 according to the capacitances of the capacitive sensor elements Ca and Cb. Approaching.
  • the control circuit 50 sets the capacitive sensor elements Ca and Cb to predetermined voltages by the voltage setting circuit 20 (T1). That is, the control circuit 50 sets the voltage across the capacitive sensor element Ca relative to the node N to “ ⁇ Vref” and sets the voltage across the capacitive sensor element Cb relative to the node N to “VH”.
  • the voltage setting circuit 20 is controlled to set to “ ⁇ Vref”.
  • the control circuit 50 temporarily turns on the third switch circuit 33 in the period T2 before repeating the detection processing (T4 to T6), and the voltage setting circuit 20 causes the capacitive sensor elements Ca, Cb.
  • the voltage applied to both ends of the series circuit is set to a voltage opposite to that of the reset period T1, and the second operational amplifier circuit U2 is set so that the voltages of the capacitive sensor elements Ca and Cb approach a predetermined voltage different from that of the period T1, respectively.
  • the second operational amplifier circuit U2 determines that the voltage across the capacitive sensor element Ca with the node N as a reference approaches “VH ⁇ Vref” and the voltage across the capacitive sensor element Cb with the node N as a reference.
  • the output voltage is controlled so as to approach “ ⁇ Vref”.
  • an initial voltage corresponding to the capacitances of the capacitive sensor elements Ca and Cb is generated in the second capacitor C2 (T2).
  • the initial voltage corresponding to the capacitances of the capacitive sensor elements Ca and Cb is generated in the second capacitor C2 in advance during the periods T1 and T2 during the initial operation period.
  • the time for the second detection voltage Vc2 of the second capacitor C2 to approach the first detection voltage Vc1 of the first capacitor C1 is shortened.
  • FIG. 3 is a diagram illustrating a circuit state of the capacitance-voltage conversion device 1 in the period T1 during the initial operation period.
  • the second capacitor C2 is discharged by the second discharge circuit 42
  • the voltage of the capacitive sensor element Ca is “ ⁇ Vref”
  • the voltage of the capacitive sensor element Cb is “VH ⁇ ” by the voltage setting circuit 20.
  • Vref (however, all are voltages based on the node N).
  • the voltage VH is twice the reference voltage Vref (2 ⁇ Vref)
  • the capacitance of the capacitive sensor element Ca is “C ⁇ C”
  • the capacitance of the capacitive sensor element Cb is “C + ⁇ C”.
  • the charge Q (period T1) accumulated in the node N is “ ⁇ 2 ⁇ ⁇ C ⁇ Vref”, which is the same as in the equation (1).
  • FIG. 4 is a diagram illustrating a circuit state of the capacitance-voltage conversion device 1 in the period T2 during the initial operation period.
  • one end of the second capacitor C2 is connected to the node N via the third switch circuit 33, and the voltage applied from the voltage setting circuit 20 to both ends of the series circuit of the capacitive sensor elements Ca and Cb.
  • the voltage Vc2 of the second capacitor C2 is controlled by the second operational amplifier circuit U2 so that the voltage at the node N approaches the reference voltage Vref.
  • VH ⁇ Vref the voltage across the capacitive sensor element Ca with the node N as a reference
  • the voltage across the capacitive sensor element Cb with the node N as a reference approaches “ ⁇ Vref”.
  • the charge Q (T1) accumulated in the node N of the capacitive sensor elements Ca and Cb in the period T1 is distributed to the capacitive sensor elements Ca and Cb and the second capacitor C2 in the period T2. Since the impedance of the inverting input terminal of the second operational amplifier circuit U2 is sufficiently high, even if the node N is connected to the inverting input terminal in the period T2, the total charge of the second capacitor C2 and the capacitive sensor elements Ca and Cb is almost equal. It does not change. Assuming that the capacitance of the second capacitor C2 is “C2,” the total charge Q (T2) accumulated in the capacitive sensor elements Ca and Cb and the second capacitor C2 in the period T2 is the same as in the equation (2).
  • FIG. 5 is a diagram illustrating a circuit state of the capacitance-voltage conversion device 1 in the period T3 during the initial operation period.
  • the third switch circuit 33 is turned off, and the second capacitor C2 is connected between the inverting input terminal and the output terminal of the second operational amplifier circuit U2, so that the voltage of the second capacitor C2 is The voltage is maintained at substantially the same voltage as that of the period T2.
  • the voltage setting circuit 20 sets each voltage of the capacitive sensor elements Ca and Cb to the same voltage as the period T1. That is, the voltage of the capacitive sensor element Ca with respect to the node N is set to “ ⁇ Vref”, and the voltage of the capacitive sensor element Cb with respect to the node N is set to “VH ⁇ Vref”.
  • FIG. 6 is a diagram illustrating a circuit state of the capacitance-voltage conversion device 1 in the reset period T4 of the detection process.
  • the first capacitor C1 is discharged by the first discharge circuit 41.
  • the voltage setting circuit 20 sets the voltage across the capacitive sensor element Ca with respect to the node N to “ ⁇ Vref”, and the voltage across the capacitive sensor element Cb with respect to the node N becomes “VH”. -Vref ".
  • the charge Q (T4) accumulated in the node N is “ ⁇ 2 ⁇ ⁇ C ⁇ Vref”, which is the same as that in the period T1.
  • the fourth switch circuit 34 is turned on, so that the output terminal of the first operational amplifier circuit U1 is connected to the inverting input terminal of the first operational amplifier circuit U1 via the first discharge circuit 41.
  • the voltage of the wiring pattern connected to the inverting input terminal of the first operational amplifier circuit U1 is substantially the same voltage as the reference voltage Vref.
  • FIG. 7 is a diagram illustrating a circuit state of the capacitance-voltage conversion device 1 during the charging period T5 of the detection process. Since the second switch circuit 32 and the fourth switch circuit 34 are turned on in the charging period T5, one terminal of the first capacitor C1 is connected to the node N and the inverting input terminal of the first operational amplifier circuit U1. The first capacitor C1 is connected between the output terminal and the output terminal. Further, the voltage applied from the voltage setting circuit 20 to both ends of the series circuit of the capacitive sensor elements Ca and Cb becomes a voltage opposite to the reset period T4. The first detection voltage Vc1 of the first capacitor C1 is controlled by the first operational amplifier circuit U1 so that the voltage at the node N approaches the reference voltage Vref. As a result, the voltage across the capacitive sensor element Ca with the node N as a reference approaches “VH ⁇ Vref”, and the voltage across the capacitive sensor element Cb with the node N as a reference approaches “ ⁇ Vref”.
  • the charge Q (T4) accumulated in the capacitive sensor elements Ca and Cb in the reset period T4 is distributed to the capacitive sensor elements Ca and Cb and the first capacitor C1 in the charging period T5. Since the impedance of the inverting input terminal of the first operational amplifier circuit U1 is sufficiently high, even when the capacitive sensor elements Ca and Cb are connected to the inverting input terminal in the charging period T5, the capacitive sensor elements Ca and Cb and the first capacitor The total charge of C1 hardly changes. Assuming that the capacitance of the first capacitor C1 is “Cf”, the total charge amount Q (T5) accumulated in the capacitive sensor elements Ca and Cb and the second capacitor C2 in the charging period T5 is the same as in the equation (2).
  • FIG. 8 is a diagram illustrating a circuit state of the capacitance-voltage conversion device 1 in the redistribution period T6 of the detection process.
  • the first capacitor C1 is disconnected from the first operational amplifier circuit U1 by turning off the fourth switch circuit 34, and the first capacitor C1 and the second capacitor are turned on by turning on the first switch circuit 31.
  • C2 is connected in parallel.
  • the voltages of the capacitive sensor elements Ca and Cb are set to the same voltage as that of the reset period T4 by the voltage setting circuit 20.
  • the first detection voltage Vc1 corresponding to the capacitances of the capacitive sensor elements Ca and Cb is generated in the first capacitor C1.
  • the detection process (T4 to T6: FIG. 2) is repeated and the first detection voltage Vc1 is generated in the first capacitor C1 in the repetition of the detection process, the first switch circuit 31 is temporarily turned on, A first capacitor C1 and a second capacitor C2 are connected in parallel.
  • the second detection voltage Vc2 of the second capacitor C2 is equal to the first capacitance of the first capacitor C1. It approaches the detection voltage Vc1.
  • the voltage Vo becomes a continuous voltage, it is not necessary to operate the amplifier circuit and the like subsequent to the capacitance-voltage converter 1 in synchronization with the cycle of the detection process (T4 to T6), and the circuit configuration is simplified.
  • an AD converter or the like is provided in the subsequent stage of the capacitance-voltage converter 1, the operation of the AD converter or the like does not have to be synchronized with the period of the detection process (T4 to T6).
  • the system can be operated at high speed, and the system performance can be improved.
  • by repeating charge distribution by connecting the first capacitor C1 and the second capacitor C2 in parallel random noise components can be averaged, so that noise included in the output voltage Vo can be reduced. .
  • the second capacitor C2 is discharged by the second discharge circuit 42 in the initial operation period before the detection process (T4 to T6) is repeated.
  • the voltage of the capacitive sensor element Ca is set to “ ⁇ Vref” and the voltage of the capacitive sensor element Cb is set to “VH ⁇ Vref” by the voltage setting circuit 20 (period T1), and then one of the second capacitors C2 is set.
  • the terminal is connected to the node N via the third switch circuit 33, the voltage of the capacitive sensor element Ca approaches “VH ⁇ Vref”, and the voltage of the capacitive sensor element Cb approaches “ ⁇ Vref”.
  • the second detection voltage Vc2 of the second capacitor C2 is controlled by the second operational amplifier circuit U2.
  • the second detection voltage Vc2 corresponding to the capacitances of the capacitive sensor elements Ca, Cb is preliminarily set as the second voltage. Since it occurs in the capacitor C2, in the subsequent detection processing (T4 to T6), it is possible to shorten the time during which the second detection voltage Vc2 of the second capacitor C2 approaches the first detection voltage Vc1 of the first capacitor C1.
  • FIG. 9 is a diagram showing an example of the configuration of the capacitance-voltage conversion device 1 according to the second embodiment of the present invention.
  • FIG. 10 is a diagram for explaining the operation in the second operation mode of the capacitance-voltage conversion device 1 shown in FIG.
  • the capacitance-voltage conversion device 1 shown in FIG. 9 has the same configuration as that of the capacitance-voltage conversion device 1 shown in FIG. 1, and has an arithmetic circuit 60 that acquires and calculates the voltage Vo.
  • the arithmetic circuit 60 performs the operation shown in FIG. 10 to be described later and the voltage Vo output from the second operational amplifier circuit U2 after the detection process is repeated in the first operation mode in which the same operation as that of FIG. 2 described above is performed.
  • the difference from the voltage Vo output from the second operational amplifier circuit U2 after the detection process in the two operation modes is calculated.
  • the arithmetic circuit 60 converts the voltage Vo output from the second operational amplifier circuit U2 in two operation modes into digital value data by the AD converter, and calculates the difference between the two data obtained by the AD conversion. To do.
  • the control circuit 50 controls each component circuit of the capacitance-voltage conversion device 1 so as to repeat the detection process in a second operation mode different from the detection process in the first operation mode.
  • the difference between the first operation mode and the second operation mode is the polarity of the voltage Vc1 generated in the first capacitor C1. That is, in the detection process of the two operation modes, the voltage Vc1 corresponding to the capacitance of the capacitive sensor elements Ca and Cb is generated in the first capacitor C1, respectively, but the polarity is opposite in the two operation modes. Become.
  • the control circuit 50 sets the voltage set by the voltage setting circuit 20 to the capacitive sensor elements Ca and Cb in the reset period T4 in the first operation mode and the second operation mode. Swap with operation mode. Further, the control circuit 50 controls the voltage generated in the capacitive sensor elements Ca and Cb by the first operational amplifier circuit U1 controlling the voltage of the first capacitor C1 during the charging period T5, in the first operation mode and the second operation. Swap with mode.
  • the control circuit 50 applies a ground potential to one end of the capacitive sensor element Ca that is not connected to the node N in the reset period T4 (FIG. 1) of the detection process in the first operation mode.
  • the voltage setting circuit 20 is controlled so that the voltage VH is applied to one end of the capacitive sensor element Cb not connected to, and the reference voltage Vref is applied to the node N.
  • the control circuit 50 applies the voltage VH to one end of the capacitive sensor element Ca that is not connected to the node N and is connected to the node N in the charging period T5 (FIG. 1) of the detection process of the first operation mode.
  • a ground potential is applied to one end of the non-sensor capacitive sensor element Cb, and the voltage setting circuit 20 is controlled so as to disconnect the node N from the reference voltage Vref.
  • the voltage across the capacitive sensor element Ca with the node N as a reference is set to “ ⁇ Vref”, and both ends of the capacitive sensor element Cb with the node N as a reference are set. Is set to “VH ⁇ Vref”.
  • the voltage across the capacitive sensor element Ca with the node N as a reference is “VH ⁇ Vref”, and the voltage across the capacitive sensor element Cb with the node N as a reference.
  • the voltage VH is set to twice the reference voltage Vref (2 ⁇ Vref), the capacitance of the capacitive sensor element Ca is “C ⁇ C”, the capacitance of the capacitive sensor element Cb is “C + ⁇ C”, and the first capacitor C1 is static.
  • the capacitance is “Cf”
  • the first detection voltage Vc1 charged in the first capacitor C1 in the charging period T5 of the first operation mode is “(2 ⁇ ⁇ C / Cf) ⁇ VH”.
  • the control circuit 50 applies the voltage VH to one end of the capacitive sensor element Ca not connected to the node N and is connected to the node N in the reset period T4 (FIG. 10) of the detection process in the second operation mode.
  • the voltage setting circuit 20 is controlled so that the ground potential is applied to one end of the capacitive sensor element Cb that is not connected and the reference voltage Vref is applied to the node N.
  • the control circuit 50 applies a ground potential to one end of the capacitive sensor element Ca not connected to the node N and is connected to the node N in the charging period T5 (FIG. 10) of the detection process of the second operation mode.
  • the voltage VH is applied to one end of the capacitive sensor element Cb that is not connected, and the voltage setting circuit 20 is controlled so as to disconnect the node N from the reference voltage Vref.
  • the voltage across the capacitive sensor element Ca with the node N as a reference is set to “VH ⁇ Vref”, and the capacitive sensor element Cb with the node N as a reference is set.
  • the voltage at both ends is set to “ ⁇ Vref”.
  • the voltage across the capacitive sensor element Ca with the node N as a reference is “ ⁇ Vref”, and the voltage across the capacitive sensor element Cb with the node N as a reference is “VH-Vref”.
  • the first detection voltage Vc1 charged in the first capacitor C1 in the charging period T5 in the second operation mode is “ ⁇ (2 ⁇ ⁇ C / Cf) ⁇ VH”.
  • FIG. 11 is a graph showing the input / output relationship in the first operation mode and the second operation mode.
  • the input indicates the difference ⁇ C in capacitance between the capacitive sensor elements Ca and Cb
  • the output indicates the output voltage Vo of the second operational amplifier circuit U2.
  • a solid line graph and a dotted line graph in FIG. 11 indicate input / output relationship graphs obtained under different offset components.
  • the output voltage Vo increases as the capacitance difference ⁇ C increases.
  • the output voltage Vo increases as the capacitance difference ⁇ C increases. Becomes lower.
  • the offset component generated in the first operational amplifier circuit U1 and the second operational amplifier circuit U2 changes, the output voltage Vo is independent of the capacitance difference ⁇ C, as shown by the dotted and solid graphs in FIG. , It rises or falls by the amount of change in the offset component.
  • the polarity of the voltage Vc1 of the first capacitor C1 and the voltage Vc2 of the second capacitor C2 is inverted according to the operation mode, but the offset component generated due to a cause different from the capacitance of the capacitive sensor elements Ca and Cb is The polarity does not change even if the operation mode changes. Therefore, by acquiring the output voltage Vo in two operation modes (first operation mode and second operation mode) in close time and calculating the difference between the output voltages Vo, the offset component whose polarity does not change is canceled. Therefore, the offset component included in the capacitance-voltage conversion result can be greatly reduced.
  • FIG. 12 is a diagram showing an example of the configuration of the capacitance-voltage conversion device 1 according to the third embodiment of the present invention.
  • the capacitance-voltage conversion device 1 shown in FIG. 12 has the same configuration as that of the capacitance-voltage conversion device 1 shown in FIG. 1, and has a buffer amplifier circuit U3.
  • the buffer amplifier circuit U3 is provided at the subsequent stage of the second operational amplifier circuit U2, and outputs a voltage Vo2 substantially equal to the output voltage Vo.
  • the conventional capacitance-voltage converter outputs a pulsed voltage that fluctuates in the capacitance-voltage conversion cycle, so the operation of the subsequent amplifier circuit, etc., is synchronized with the capacitance-voltage conversion cycle.
  • the buffer amplifier circuit that receives the output voltage Vo U3 can have a simple circuit configuration that does not perform an operation synchronized with the capacitance-voltage conversion cycle.
  • the second operational amplifier circuit U2 is less susceptible to the circuit subsequent to the buffer amplifier circuit U3. Can be reduced.
  • FIG. 13 is a diagram showing an example of the configuration of the capacitance-voltage conversion device 1 according to the fourth embodiment of the present invention.
  • the capacitance-voltage conversion device 1 shown in FIG. 13 has the same configuration as that of the capacitance-voltage conversion device 1 shown in FIG. 1, and has an offset adjustment circuit U4.
  • the offset adjustment circuit U4 outputs a voltage obtained by adding the input voltage Vofs for offset adjustment from the outside to the output voltage Vo of the second operational amplifier circuit U2.
  • the continuous voltage Vo is not the periodic pulse voltage as in the conventional capacitance-voltage conversion device, but the capacitance-voltage conversion result. Therefore, the offset adjustment circuit U4 can have a simple circuit configuration that does not operate in synchronization with the capacitance-voltage conversion cycle.
  • the offset adjustment circuit U4 By providing the offset adjustment circuit U4 at the subsequent stage of the second operational amplifier circuit U2, the offset component included in the capacitance-voltage conversion result can be further reduced, so that acceleration or the like using the capacitive sensor 10 can be detected. Accuracy can be increased.
  • FIG. 14 is a diagram showing a first modification of the capacitance-voltage conversion device according to the embodiment of the present invention.
  • the capacitance-voltage conversion device 1 shown in FIG. 14 is obtained by omitting the third switch circuit 33 in the capacitance-voltage conversion device 1 shown in FIG.
  • FIG. 15 is a diagram for explaining the operation of the capacitance-voltage converter 1 shown in FIG.
  • the process (period T2) for generating the second detection voltage Vc2 corresponding to the capacitances of the capacitive sensor elements Ca and Cb in the second capacitor C2 is omitted.
  • the detection process (T4 to T6) starts being repeated immediately after the process of discharging the second capacitor C2 (period T1).
  • the output voltage Vo remains the reference voltage Vref until the redistribution period T6 of the first detection process (T4 to T6) is executed.
  • the voltage Vc2 of the second capacitor C2 can be brought close to the voltage Vc2 of the first capacitor C1.
  • FIG. 17 is a diagram illustrating a circuit state in the first reset period T4a in the operation example illustrated in FIG. In this case, as shown in FIG. 17, the first operational amplifier circuit U1 and the second operational amplifier circuit U2 operate as independent voltage followers.
  • FIG. 18 is a diagram illustrating a second modification of the capacitance-voltage conversion device 1 according to the embodiment of the present invention.
  • the capacitance-voltage conversion device 1 shown in FIG. 18 is obtained by changing the voltage setting circuit 20 in the capacitance-voltage conversion device 1 shown in FIG. 14 to a voltage setting circuit 20A.
  • the fifth switch circuit 23 included in the voltage setting circuit 20 is omitted.
  • FIG. 19 is a diagram for explaining the operation of the capacitance-voltage conversion device 1 shown in FIG.
  • the reference voltage Vref to be supplied to the node N in the reset period is supplied from the output of the first operational amplifier circuit U1. Therefore, as shown in FIG. 19, the second switch circuit 32 is turned on in the reset periods T4b and T4c of the detection process.
  • the first operational amplifier circuit U1 has a part of the function as a voltage setting circuit.
  • FIG. 20 shows the circuit state of the capacitance-voltage conversion device 1 in the first reset period T4b
  • FIG. 21 shows the circuit state of the capacitance-voltage conversion device 1 in the second and subsequent reset periods T4c.
  • FIG. 22 is a diagram showing a third modification of the capacitance-voltage converter 1 according to the embodiment of the present invention.
  • the capacitance-voltage conversion device 1 shown in FIG. 22 changes the capacitive sensor 10 in the capacitance-voltage conversion device 1 shown in FIG. 18 to the capacitive sensor 10B, and changes the voltage setting circuit 20A to the voltage setting circuit 20B. It has been changed.
  • the capacitive sensor 10B the capacitive sensor element Cb in the capacitive isomeric sensor 10 is deleted.
  • the second drive circuit 22 in the voltage setting circuit 20A is deleted.
  • FIG. 23 is a diagram for explaining the operation of the capacitance-voltage converter 1 shown in FIG.
  • the voltage of the capacitive sensor element Ca is set to “VH” in the reset periods T4d and T4e and becomes zero in the charging period T5.
  • the charge accumulated in the capacitive sensor element Ca in the reset period T4d is transferred to the first capacitor C1 in the charging period T5.
  • the voltage of the first capacitor C1 in the charging period T5 is “(C / Cf) ⁇ VH ".
  • the capacitive sensor element in the reset periods T4d and T4e In order to realize the second operation mode in which the polarity of the first detection voltage Vc1 of the first capacitor C1 is reversed in the capacitance-voltage conversion device 1 shown in FIG. 22, the capacitive sensor element in the reset periods T4d and T4e.
  • the voltage supplied from the voltage setting circuit 20B to the capacitive sensor element Ca is opposite to that in the first operation mode (FIG. 23) so that the voltage of Ca becomes zero (ground potential) and becomes “VH” in the charging period T5. You can do it.
  • the first detection voltage Vc1 of the first capacitor C1 in the charging period T5 is “ ⁇ (C / Cf) ⁇ VH”.
  • the fourth switch circuit 34 exemplified in the above-described embodiment includes two switch elements, but either one of the switch elements may be omitted. Further, as in the capacitance-voltage conversion device 1 shown in the modified examples of FIGS.
  • the second switch circuit 32 is kept on, the voltage setting circuit is not connected to the capacitive sensor element (Ca , Cb), and the output of the first operational amplifier circuit U1 is not connected to the output of another voltage source, the second switch circuit 32 is omitted and capacitive The sensor element (Ca, Cb) and the first capacitor C1 may always be connected.
  • the Vp at the time of charging in the second detection operation is equal to the Vp at the time of redistribution.
  • the time until Vp at the time of charging and Vp at the time of redistribution are substantially equal varies depending on the output of the output.
  • SYMBOLS 1 ... Capacitance-voltage converter 10, 10B ... Capacitive sensor 20, 20A, 20B ... Voltage setting circuit, 21 ... 1st drive circuit, 22 ... 2nd drive circuit, 23 ... 5th switch circuit, 31 ... 1st switch circuit, 32 ... 2nd switch circuit, 33 ... 3rd switch circuit, 34 ... 4th switch circuit, 41 ... 1st discharge circuit, 42 ... 2nd discharge circuit, 50 ... control circuit, C1 ... 1st Capacitor, C2 ... second capacitor, U1 ... first operational amplifier circuit, U2 ... second operational amplifier circuit.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

【課題】容量性のセンサ素子の静電容量を連続的な電圧に変換することができる静電容量－電圧変換装置を提供する。 【解決手段】容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた電圧Ｖｃ１を第１キャパシタＣ１に発生させる検出処理が反復され、その検出処理の反復において第１キャパシタＣ１に電圧Ｖｃ１が発生する度に、第１スイッチ回路３１が一時的にオンして、第１キャパシタＣ１と第２キャパシタＣ２とが並列に接続される。これにより、第１キャパシタＣ１と第２キャパシタＣ２との間でそれぞれの静電容量に応じて電荷が分配されるため、第２キャパシタＣ２の電圧Ｖｃ２は、第１キャパシタＣ１の電圧Ｖｃ１に近づいていく。

Description

静電容量－電圧変換装置
　本発明は、静電容量を電圧に変換する静電容量－電圧変換装置に係り、特に、加速度などの検出に用いられる容量性センサ素子の静電容量を電圧に変換する静電容量－電圧変換装置に関するものである。
　加速度や圧力，湿度などを静電容量として検出する容量性センサ素子は、従来より様々な産業分野で使われている。容量性センサ素子は、一般に静電容量－電圧変換装置と組み合わされており、検出値は静電容量から電圧に変換される。
　図２４は、従来の静電容量－電圧変換装置の構成を示す図である。静電容量式のセンサＳＥＮＳは、直列接続された２つの容量性のセンサ素子Ｃｘ，Ｃｙを含んでおり、その直列回路の両端には、駆動回路ＤＲＶ０，ＤＲＶ１によって周期的に変化する電圧（０～ＶＨ）が印加される。センサ素子Ｃｘ，Ｃｙの接続中点のノードＮは、スイッチＳＷ０を介してオペアンプＵ１０の反転入力端子に接続されるとともに、スイッチＳＷ１を介してオペアンプＵ１０の非反転入力端子に接続される。オペアンプＵ１０の反転入力端子と出力端子の間にはキャパシタＣ１０が接続され、キャパシタＣ１０と並列にスイッチＳＷ２が接続される。オペアンプＵ１０の非反転入力端子には、基準電圧Ｖｒｅｆが入力される。
　図２５は、図２４に示す従来の静電容量－電圧変換装置１００の動作を説明するための図である。
　静電容量－電圧変換装置１００は、キャパシタＣ１０を放電するとともにセンサ素子Ｃｘ，Ｃｙを所定の電圧に設定する期間（リセット期間）と、キャパシタＣ１０を充電する期間（充電期間）とを交互に繰り返す。
　リセット期間において、駆動回路ＤＲＶ０はセンサ素子Ｃｘの一端に電圧ＶＨを印加し、駆動回路ＤＲＶ１はセンサ素子Ｃｙの一端にグランド電位を印加する。このとき、ノードＮには、スイッチＳＷ１を介して基準電圧Ｖｒｅｆが印加される。ノードＮの電位を基準とすると、センサ素子Ｃｘの電圧は「ＶＨ－Ｖｒｅｆ」に設定され、センサ素子Ｃｙの電圧は「－Ｖｒｅｆ」に設定される。
　電圧ＶＨを基準電圧Ｖｒｅｆの２倍（２×Ｖｒｅｆ）とし、センサ素子Ｃｘの静電容量を「Ｃ＋ΔＣ」、センサ素子Ｃｙの静電容量を「Ｃ－ΔＣ」とすると、リセット期間においてノードＮに接続されている電極に蓄積される総電荷Ｑｒは次の式（１）で表される。
Ｑｒ＝（Ｃ－ΔＣ）Ｖｒｅｆ－（Ｃ＋ΔＣ）Ｖｒｅｆ＝－２×ΔＣ・Ｖｒｅｆ　…（１）
　充電期間になると、駆動回路ＤＲＶ０はセンサ素子Ｃｘの一端にグランド電位を印加し、駆動回路ＤＲＶ１はセンサ素子Ｃｙの一端に電圧ＶＨを印加する。ノードＮは、スイッチＳＷ０を介してキャパシタＣ１０の一方の端子に接続される。オペアンプＵ１０は、ノードＮが基準電位Ｖｒｅｒへ近づくように、キャパシタＣ１０の他方の端子に電圧を印加する。すなわち、オペアンプＵ１０は、センサ素子Ｃｘの電圧が「－Ｖｒｅｆ」へ近づき、容量センサ素子Ｃｙの電圧が「ＶＨ－Ｖｒｅｆ」へ近づくように、キャパシタＣ１０の電圧を制御する。
　ノードＮを基準としたキャパシタＣ１０の電圧を「Ｖｃ」、キャパシタＣ１０の静電容量を「Ｃｆ」とすると、充電期間においてノードＮに接続された電極に蓄積される総電荷Ｑｃは次の式（２）で表される。
　Ｑｃ＝（Ｃ＋ΔＣ）Ｖｒｅｆ－（Ｃ－ΔＣ）Ｖｒｅｆ－Ｃｆ・Ｖｃ
　　　＝２×ΔＣ・Ｖｒｅｆ－Ｃｆ・Ｖｃ　　…　（２）
　充電期間の直前にキャパシタＣ１０の電荷はゼロになっており、また、オペアンプＵ１０の反転入力端子は十分にインピーダンスが高く電荷の出入りを生じない。そのため、ノードＮに接続されている電極に蓄積される総電荷は、リセット期間から充電期間へ移っても変化しない。電荷ＱｒとＱｃが等しいとすると、キャパシタＣ１０の電圧Ｖｃは次の式（３）で表される。
　Ｖｃ＝（２×ΔＣ／Ｃｆ）・ＶＨ　　…　（３）
　したがって、充電期間におけるオペアンプＵ１０の出力電圧Ｖｏｕｔは、次の式（４）で表される。
　Ｖｏｕｔ＝（２×ΔＣ／Ｃｆ）・ＶＨ＋Ｖｒｅｆ　　…　（４）
　このように、オペアンプＵ１０の出力電圧Ｖｏｕｔは、センサ素子Ｃｘ，Ｃｙの静電容量の差（ΔＣ）に比例して変化する。
　ところで、上述した従来の静電容量－電圧変換装置では、出力電圧Ｖｏｕｔが周期的に変化する（図２５（Ｆ））。そのため、この出力電圧Ｖｏｕｔを受ける後段の回路は、出力電圧Ｖｏｕｔの周期的な変化に同期して動作する必要がある。ところが、静電容量－電圧変換装置の後段に高速動作するＡＤ変換器などを接続する場合、静電容量－電圧変換装置の充電の周期が後段のＡＤ変換器等の動作に間に合わなくなり、結果として高速動作が困難になるという問題があった。
　本発明はかかる事情に鑑みてなされたものであり、その目的は、容量性のセンサ素子の静電容量を連続的な電圧に変換することができる静電容量－電圧変換装置を提供することにある。
　本発明の第１の観点に係る静電容量－電圧変換装置は、第１容量性センサ素子を含んだセンサの静電容量に応じた電圧を出力する静電容量－電圧変換装置であって、前記第１容量性センサ素子の一端に第１電圧又は第２電圧を加える第１駆動回路と、前記第１容量性センサ素子の他端に一端が接続される第１キャパシタと、前記第１キャパシタと並列に接続された第１放電回路と、反転端子入力が前記第１容量センサ素子の前記他端に接続され、非反転入力端子に基準電圧が印加され、出力端子に前記第１キャパシタの他端が接続された第１演算増幅回路と、第２キャパシタと、前記第１キャパシタと前記第２キャパシタとを並列に接続する第１スイッチ回路と、前記第２キャパシタの各端子が反転入力端子と出力端子とに接続され、非反転入力端子に前記基準電圧が加わる第２演算増幅回路と、前記第１キャパシタの前記一端と前記第１容量性センサ素子の前記他端とを接続する経路に設けられた第２スイッチ回路と、前記第１スイッチ回路を制御する制御回路とを有し、前記第１駆動回路が前記第１容量性センサ素子の前記一端に前記第１電圧を加えると共に、前記第１放電回路によって前記第１キャパシタを放電した後、前記第１キャパシタの前記一端と前記第１容量性センサ素子の前記他端とを前記第２スイッチ回路を介して接続すると共に前記第１駆動回路が前記第１容量性センサ素子の前記一端に前記第２電圧を加えることで、前記第１容量性センサ素子の静電容量に応じた第１検出電圧を前記第１キャパシタに発生させる検出処理を行い、前記検出処理を反復し、前記第１キャパシタに前記第１検出電圧が発生する度に、前記制御回路によって前記第１スイッチ回路を一時的にオンし、前記第１容量性センサ素子の静電容量に応じた第２検出電圧を前記第２キャパシタに発生させ、前記第２演算増幅回路の出力端子から前記第２検出電圧に応じた電圧を出力する。
　上記の静電容量－電圧変換装置によれば、前記第１容量性センサ素子の静電容量に応じた前記第１検出電圧を前記第１キャパシタに発生させる前記検出処理が反復され、その検出処理の反復において前記第１キャパシタに前記第１検出電圧が発生する度に、前記第１スイッチ回路が一時的にオンし、前記第１キャパシタと前記第２キャパシタとが並列に接続される。これにより、前記第１キャパシタと前記第２キャパシタとが並列接続される度に、それぞれの静電容量に応じて双方のキャパシタに電荷が配分されるため、前記第２キャパシタに生じる前記第２検出電圧は、前記第１容量性センサ素子の静電容量に応じた前記第１検出電圧に近づいていく。
　例えば、上記静電容量－電圧変換装置は、前記第２キャパシタを放電する第２放電回路を有してよい。この場合、前記制御回路は、前記検出処理の反復を開始する際に、前記第２放電回路によって前記第２キャパシタを放電し、前記検出処理においては、前記第１駆動回路によって前記第１容量性センサ素子の前記一端に前記第１電圧を印加し、前記第１放電回路によって前記第１キャパシタを放電し、前記第１電圧の印加と共に前記第１キャパシタの放電を行った後、前記第２スイッチ回路を一時的にオンして前記第１キャパシタに前記第１検出電圧を発生させ、前記第２スイッチ回路をオフした後、前記第１スイッチ回路を一時的にオンしてよい。
　また、好適に、上記静電容量－電圧変換装置は、前記第２演算増幅回路から出力される電圧に基づいて演算を行う演算回路を有してよい。この場合、前記制御回路は、第１動作モードにおいて前記検出処理を反復した後、第２動作モードにおいて前記検出処理を反復してよい。前記制御回路は、第１動作モードの前記検出処理では、前記第１キャパシタにおいて前記第１検出電圧を発生させる前に前記第１駆動回路が出力する電圧を前記第１電圧とし、前記第１キャパシタにおいて前記第１検出電圧を発生させるときに前記第１駆動回路が出力する電圧を前記第２電圧とし、前記第２動作モードの前記検出処理では、前記第１キャパシタにおいて前記第１検出電圧を発生させる前に前記第１駆動回路が出力する電圧を前記第２電圧とし、前記第１キャパシタにおいて前記第１検出電圧を発生させるときに前記第１駆動回路が出力する電圧を前記第１電圧としてよい。また、前記演算回路は、前記第１動作モードにおける前記検出処理の反復後に前記第２演算増幅回路から出力される電圧と、前記第２動作モードにおける前記検出処理の反復後に前記第２演算増幅回路から出力される電圧との差を演算してよい。
　上記の構成によれば、前記検出処理において前記第１容量性センサ素子の前記一端に加えられる電圧（前記第１電圧、又は、前記第２電圧）が、前記第１動作モードと前記第２動作モードとで入れ替わる。これにより、前記第１容量性センサ素子から前記第１キャパシタへ移される電荷の極性が反転し、結果として、前記第１キャパシタに生じる前記第１検出電圧の極性が反転する。前記第１検出電圧の極性が反転することで、前記第２キャパシタに生じる前記第２検出電圧の極性も反転する。他方、前記第１容量性センサ素子の静電容量と無関係なオフセット成分等の極性は、前記第１動作モードと前記第２動作モードとで反転しない。従って、前記第１動作モードにおける前記検出処理の反復後に前記第２演算増幅回路から出力される電圧と、前記第２動作モードにおける前記検出処理の反復後に前記第２演算増幅回路から出力される電圧との差を演算することにより、極性が反転する前記第２検出電圧に応じた成分が残る一方で、極性が反転しないオフセット成分等がキャンセルされる。
　好適に、上記静電容量－電圧変換装置は、前記第２キャパシタの一端と前記第１容量性センサ素子の前記他端とを接続する第３スイッチ回路を有し、前記第１駆動回路が前記第１容量性センサ素子に前記第１電圧加えると共に、前記第２放電回路によって前記第２キャパシタを放電した後、前記検出処理を反復する前に、前記第３スイッチ回路を一時的にオンすると共に前記第１駆動回路が前記第１容量性センサ素子の前記一端に前記第２電圧を加えることで、前記第１容量性センサ素子の静電容量に応じた電圧を前記第２キャパシタに発生させてもよい。
　上記の構成によれば、前記検出処理が反復される前に、前記第１容量性センサ素子の静電容量に応じた電圧が予め前記第２キャパシタに生じるため、その後の検出処理において、前記第２キャパシタの前記第２検出電圧が前記第１キャパシタの前記第１検出電圧へ近づく時間が短縮される。
　好適に、上記静電容量－電圧変換装置は、前記第１演算増幅回路の前記反転入力端子と前記前記第１キャパシタの前記一端との接続と、前記第１演算増幅回路の前記出力端子と前記第１キャパシタの前記他端との接続を連動してオン又はオフする第４スイッチ回路を有してよい。この場合、前記制御回路は、前記検出処理において、前記第１スイッチ回路をオンするときに前記第４スイッチ回路をオフし、少なくとも前記第１キャパシタにおいて前記第１検出電圧を発生させる場合に前記第４スイッチ回路をオンしてよい。
　好適に、前記センサは、前記第１容量性センサ素子と直列に接続された第２容量性センサ素子を有してよい。この場合、上記静電容量－電圧変換装置は、前記第２容量性センサ素子の一端に前記第１電圧又は前記第２電圧を加える第２駆動回路を有し、前記第２容量性センサ素子の他端が前記第２スイッチ回路を介して前記第１キャパシタの前記一端に接続されてよい。また、この場合、前記制御回路は、前記第１駆動回路によって前記第１容量性センサ素子の前記一端に前記第１電圧を加える際には、前記第２駆動回路によって前記第２容量性センサ素子の前記一端に前記第２電圧を加え、前記第１駆動回路によって前記第１容量性センサ素子の前記一端に前記第２電圧を加える際には、前記第２駆動回路によって前記第２容量性センサ素子の前記一端に前記第１電圧を加えてもよい。
　好適に、上記静電容量－電圧変換装置は、前記第２演算増幅回路の後段に設けられたバッファアンプ回路を有してよい。
　好適に、上記静電容量－電圧変換装置は、前記第２演算増幅回路の後段に設けられ、入力されるオフセット調整電圧と前記第２演算増幅回路の出力電圧とを加算した電圧を出力するオフセット調整回路を有してよい。
　本発明の第２の観点に係る静電容量－電圧変換装置は、第１容量性センサ素子を含むセンサの静電容量に応じた電圧を発生する静電容量－電圧変換装置であって、一方の端子が前記第１容量性センサ素子の一方の端子に接続される第１キャパシタと、前記第１キャパシタを放電する第１放電回路と、前記第１容量性センサ素子の両端に電圧を与える電圧設定回路と、前記第１容量性センサ素子と前記第１キャパシタとの接続ノードに蓄積される電荷量を保ちつつ、前記第１容量性センサ素子の電圧が前記電圧設定回路によって与えられる電圧と異なる目標電圧へ近づくように、前記第１キャパシタの他方の端子と前記第１容量性センサ素子の他方の端子との間の電圧を制御する第１アンプ回路と、第２キャパシタと、前記第１キャパシタと前記第２キャパシタとを並列に接続する第１スイッチ回路とを有する。前記制御回路は、前記電圧設定回路によって前記第１容量性センサ素子の両端に電圧を与え、かつ、前記第１放電回路によって前記第１キャパシタを放電した後、前記第１アンプ回路によって前記第１容量性センサ素子の電圧を前記目標電圧に近づけることにより、前記第１容量性センサ素子の静電容量に応じた第１検出電圧を前記第１キャパシタに発生させる検出処理を反復し、前記検出処理の反復によって前記第１キャパシタに前記第１検出電圧が発生する度に、前記第１スイッチ回路を一時的にオンさせる。これにより、上記静電容量－電圧変換装置は、前記第１容量性センサ素子の静電容量に応じた第２検出電圧を前記第２キャパシタに発生させ、前記第２検出電圧を出力する。
　上記第２の観点に係る静電容量－電圧変換装置によれば、前記第１容量性センサ素子の静電容量に応じた前記第１検出電圧を前記第１キャパシタに発生させる前記検出処理が反復され、その検出処理の反復において前記第１キャパシタに前記第１検出電圧が発生する度に、前記第１スイッチ回路が一時的にオンし、前記第１キャパシタと前記第２キャパシタとが並列に接続される。これにより、前記第１キャパシタと前記第２キャパシタとが並列接続される度に、それぞれの静電容量に応じて双方のキャパシタに電荷が配分されるため、前記第２キャパシタに生じる前記第２検出電圧は、前記第１容量性センサ素子の静電容量に応じた前記第１検出電圧に近づいていく。
　好適に、上記第２の観点に係る静電容量－電圧変換装置は、前記第２キャパシタに発生する前記第２検出電圧に応じた電圧を出力する第２アンプ回路と、前記第２アンプ回路から出力される電圧に基づいて演算を行う演算回路とを有してよい。前記電圧設定回路は、第１動作モードにおいて、前記第１容量性センサ素子の両端に第１の設定電圧を与え、第２動作モードにおいて、前記第１容量性センサ素子の両端に第２の設定電圧を与えてよい。前記第１アンプ回路は、前記第１動作モードにおいて、前記目標電圧を前記第２の設定電圧とし、前記第２動作モードにおいて、前記目標電圧を前記第１の設定電圧としてよい。前記制御回路は、前記第１動作モードにおいて前記検出処理を反復した後、前記第２動作モードにおいて前記検出処理を反復してよい。前記演算回路は、前記第１動作モードにおける前記検出処理の反復後に前記第２アンプ回路から出力される電圧と、前記第２動作モードにおける前記検出処理の反復後に前記第２アンプ回路から出力される電圧との差を演算してよい。
　上記の構成によれば、前記電圧設定回路によって前記第１容量性センサ素子の両端に与えられる電圧（前記第１の設定電圧、又は、前記第２の設定電圧）と、前記第１アンプ回路によって制御される前記第１容量性センサ素子の電圧の目標値（前記第１の設定電圧、又は、前記第２の設定電圧）とが、前記第１動作モードと前記第２動作モードとで入れ替わる。これにより、前記第１容量性センサ素子から前記第１キャパシタへ移される電荷の極性が反転し、結果として、前記第１キャパシタに生じる前記第１検出電圧の極性が反転する。前記第１検出電圧の極性が反転することで、前記第２キャパシタに生じる前記第２検出電圧の極性も反転する。他方、前記第１容量性センサ素子の静電容量と無関係なオフセット成分等の極性は、前記第１動作モードと前記第２動作モードとで反転しない。従って、前記第１動作モードにおける前記検出処理の反復後に前記第２アンプ回路から出力される電圧と、前記第２動作モードにおける前記検出処理の反復後に前記第２アンプ回路から出力される電圧との差を演算することにより、極性が反転する前記第２検出電圧に応じた成分が残る一方で、極性が反転しないオフセット成分等がキャンセルされる。
　好適に、上記第２の観点に係る静電容量－電圧変換装置は、前記第２キャパシタを放電する第２放電回路と、前記第２キャパシタに発生する前記第２検出電圧に応じた電圧を出力する第２アンプ回路と、前記第２キャパシタの一方の端子と前記第１容量性センサ素子の前記一方の端子とを接続する経路に設けられた第３スイッチ回路とを有してよい。前記第２アンプ回路は、前記第１容量性センサ素子と前記第２キャパシタとが前記第３スイッチ回路を介して接続された場合に、その接続ノードに蓄積される電荷量を保ちつつ、前記第１容量性センサ素子の電圧が前記電圧設定回路によって与えられる電圧と異なる目標電圧へ近づくように、前記第２キャパシタの他方の端子と前記第１容量性センサ素子の前記他方の端子との間の電圧を制御してよい。前記制御回路は、前記電圧設定回路によって前記第１容量性センサ素子の両端に電圧を与え、かつ、前記第２放電回路によって前記第２キャパシタを放電した後、前記検出処理を反復する前に前記第３スイッチ回路を一時的にオンし、前記第３スイッチ回路がオンのとき、前記第２アンプ回路によって前記第１容量性センサ素子の電圧を前記目標電圧に近づけることにより、前記第１容量性センサ素子の静電容量に応じた前記第２検出電圧を前記第２キャパシタに発生させてよい。
　上記の構成によれば、前記検出処理が反復される前に、前記第１容量性センサ素子の静電容量に応じた電圧が予め前記第２キャパシタに生じるため、その後の検出処理において、前記第２キャパシタの前記第２検出電圧が前記第１キャパシタの前記第１検出電圧へ近づく時間が短縮される。
　好適に、上記第２の観点に係る静電容量－電圧変換装置は、前記第１アンプ回路と前記第１キャパシタとの間の電流経路に設けられた第４スイッチ回路を有し、前記制御回路は、前記検出処理において、前記第１スイッチ回路をオンするときに前記第４スイッチ回路をオフし、少なくとも前記第１アンプ回路によって前記第１容量性センサ素子の電圧を前記目標電圧へ近づける制御を行う場合に前記第４スイッチ回路をオンしてよい。
　好適に、前記制御回路は、前記電圧設定回路によって前記第１容量性センサ素子の両端に電圧を与える場合に前記第１放電回路を導通させてよい。前記第１アンプ回路は、前記第１放電回路を介して前記第１容量性センサ素子と前記第１キャパシタとの接続ノードに電圧を印加することにより、前記電圧設定回路の少なくとも一部として機能してよい。
　上記の構成によれば、前記第１アンプ回路が前記電圧設定回路の少なくとも一部として兼用されるため、回路構成が簡略化される。
　好適に、前記センサは、一方の端子が前記第１容量性センサ素子の前記一方の端子に接続される第２容量性センサ素子を含んでよい。前記電圧設定回路は、前記第１容量性素子の両端に第１の設定電圧又は第２の設定電圧を選択的に与えることが可能であるとともに、前記第２容量性素子の両端に前記第１の設定電圧又は前記第２の設定電圧を選択的に与えることが可能でもよい。前記第１アンプ回路は、前記目標電圧として前記第１の設定電圧又は前記第２の設定電圧を選択可能でもよい。前記制御回路は、前記電圧設定回路によって前記第１容量性素子の両端に与える電圧を前記第１の設定電圧とした場合、前記第１アンプ回路の前記目標電圧を前記第２の設定電圧としてよく、前記電圧設定回路によって前記第１容量性素子の両端に与える電圧を前記第２の設定電圧とした場合、前記第１アンプ回路の前記目標電圧を前記第１の設定電圧としてよい。
　本発明によれば、容量性のセンサ素子の静電容量を連続的な電圧に変換することができる。
本発明の第１の実施形態に係る静電容量－電圧変換装置の構成の一例を示す図である。 図１に示す静電容量－電圧変換装置の動作を説明するための図である。 図１に示す静電容量－電圧変換装置の初期動作期間の回路状態を示す第１の図である。 図１に示す静電容量－電圧変換装置の初期動作期間の回路状態を示す第２の図である。 図１に示す静電容量－電圧変換装置の初期動作期間の回路状態を示す第３の図である。 図１に示す静電容量－電圧変換装置のリセット期間の回路状態を示す図である。 図１に示す静電容量－電圧変換装置の充電期間の回路状態を示す図である。 図１に示す静電容量－電圧変換装置の再配分期間の回路状態を示す図である。 本発明の第２の実施形態に係る静電容量－電圧変換装置の構成の一例を示す図である。 図９に示す静電容量－電圧変換装置の第２動作モードにおける動作を説明するための図である。 第１動作モードと第２動作モードにおける入出力関係を示すグラフである。 本発明の第３の実施形態に係る静電容量－電圧変換装置の構成の一例を示す図である。 本発明の第４の実施形態に係る静電容量－電圧変換装置の構成の一例を示す図である。 本発明の実施形態に係る静電容量－電圧変換装置の第１の変形例を示す図である。 図１４に示す静電容量－電圧変換装置の動作を説明するための図である。 図１４に示す静電容量－電圧変換装置の別の動作を説明するための図である。 図１６に示す動作例におけるリセット期間（初回）の回路状態を示す図である。 本発明の実施形態に係る静電容量－電圧変換装置の第２の変形例を示す図である。 図１８に示す静電容量－電圧変換装置の動作を説明するための図である。 図１９に示す動作例におけるリセット期間（初回）の回路状態を示す図である。 図１９に示す動作例におけるリセット期間（２回目以降）の回路状態を示す図である。 本発明の実施形態に係る静電容量－電圧変換装置の第３の変形例を示す図である。 図２２に示す静電容量－電圧変換装置の動作を説明するための図である。 従来の静電容量－電圧変換装置の構成を示す図である。 図２５に示す従来の静電容量－電圧変換装置の動作を説明するための図である。
＜第１の実施形態＞
　以下、図面を参照しながら本発明の第１の実施形態について説明する。
　図１は、本発明の実施形態に係る静電容量－電圧変換装置の構成の一例を示す図である。図２は、その静電容量－電圧変換装置１の動作を説明するための図である。
　図１に示す静電容量－電圧変換装置１は、センサ１０と、電圧設定回路２０と、第１キャパシタＣ１と、第２キャパシタＣ２と、第１演算増幅回路Ｕ１と、第２演算増幅回路Ｕ２と、第１スイッチ回路３１と、第２スイッチ回路３２と、第３スイッチ回路３３と、第４スイッチ回路３４と、第１放電回路４１と、第２放電回路４２と、制御回路５０を有する。
　容量性センサ１０は、加速度等に応じて静電容量が変化する容量性センサ素子Ｃａ，Ｃｂを有する。容量性センサ素子Ｃａ，Ｃｂは、例えば加速度に応じて静電容量が変化する加速度センサである。典型的な加速度センサでは、容量性センサ素子Ｃａの固定電極と、容量性センサ素子Ｃｂの固定電極との間に、共通の可動電極が配置される。可動電極が加速度に応じて動くことで、容量性センサ素子Ｃａと容量性センサ素子Ｃｂの静電容量が変化する。図１で示される回路図では、２つの容量性センサ素子Ｃａ，Ｃｂは、ノードＮに接続された共通の可動電極を介して直列に接続されている。
　電圧設定回路２０は、例えば図１に示すように、容量性センサ素子Ｃａ，Ｃｂの直列回路の両端に電圧を印加するための回路として第１駆動回路２１及び第２駆動回路２２を有するとともに、容量性センサ素子Ｃａ，Ｃｂの接続点（ノードＮ）に電圧を印加するための回路として第５スイッチ回路２３を有する。
　電圧設定回路２０は、本発明における電圧設定回路の一例である。
　リセット期間（Ｔ４）において、第１駆動回路２１は、容量性センサ素子ＣａのノードＮに接続されていない一端にグランド電位（第１電圧）を印加し、第２駆動回路２２は、容量性センサ素子ＣｂのノードＮに接続されていない一端に電圧ＶＨ（第２電圧）を印加する。第５スイッチ回路２３は、容量性センサ素子Ｃａ，Ｃｂの接続点（ノードＮ）を基準電圧Ｖｒｅｆの電圧供給ラインに接続する。これにより、ノードＮを基準とした場合、リセット期間（Ｔ４）において容量性センサ素子Ｃａの両端の電圧は「－Ｖｒｅｆ」に設定され、容量性センサ素子Ｃｂの両端の電圧は「ＶＨ－Ｖｒｅｆ」に設定される。
　他方、第１駆動回路２１及び第２駆動回路２２は、第１キャパシタＣ１を充電する充電期間（Ｔ５：図２）において、容量性センサ素子Ｃａ，Ｃｂの直列回路の両端にリセット期間（Ｔ４）とは逆の電圧を印加する。すなわち、第１駆動回路２１は、容量性センサ素子ＣａのノードＮに接続されていない一端に電圧ＶＨ（第２電圧）を印加し、第２駆動回路２２は、容量性センサ素子ＣｂのノードＮに接続されていない一端にグランド電位（第１電圧）を印加する。第５スイッチ回路２３は、第１キャパシタＣ１の充電期間（Ｔ５）においてオフする。
　第２スイッチ回路３２は、容量性センサ素子Ｃａ，Ｃｂの接続点（ノードＮ）と第１キャパシタＣ１の一端との接続をオン又はオフする。第２スイッチ回路３２は、第１キャパシタＣ１の充電期間（Ｔ５）においてオンし、少なくともリセット期間（Ｔ４）においてオフする。
　第３スイッチ回路３３は、容量性センサ素子Ｃａ，Ｃｂの接続点（ノードＮ）と第２キャパシタＣ２の一端子との接続をオン又はオフする。第３スイッチ回路３３は、初期動作期間中に第２キャパシタＣ２の充電を行う期間（Ｔ２：図２）においてオンし、他の期間においてオフする。
　第１演算増幅回路Ｕ１は、第１キャパシタＣ１の充電期間（Ｔ５）において、第１キャパシタＣ１と容量性センサ素子Ｃａ，Ｃｂとの接続点（ノードＮ）に接続された電極に蓄積される総電荷量を一定に保ちつつ、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧を「ＶＨ―Ｖｒｅｆ」に近づけ、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧を「－Ｖｒｅｆ」に近づけるように、出力電圧を制御する。
　第１演算増幅回路Ｕ１を含む回路は、本発明における第１アンプ回路の一例である。
　図１の例において、第１演算増幅回路Ｕ１の反転入力端子は、第４スイッチ回路３４を介して第１キャパシタＣ１の一端に接続されるとともに、第２スイッチ回路３２を介して容量性センサ素子Ｃａ，Ｃｂの接続点（ノードＮ）に接続される。非反転入力端子は、基準電圧Ｖｒｅｆが入力される。第１演算増幅回路Ｕ１は、反転入力端子と非反転入力端子との電圧差を高いゲインで増幅し、増幅した電圧Ｖｘを出力端子から出力する。第１演算増幅回路Ｕ１の出力端子は、第４スイッチ回路３４を介して第１キャパシタＣ１の他端（ノードＮに接続されない方の端子）に接続される。反転入力端子の入力インピーダンスは非常に高いため、第１キャパシタＣ１の充電期間（Ｔ５）においてノードＮと反転入力端子が接続されても、第１キャパシタＣ１及び容量性センサ素子Ｃａ、Ｃｂに蓄積された電荷は反転入力端子においてほとんど出入りせず、総電荷量は一定に保たれる。
　第１キャパシタＣ１の充電期間（Ｔ５）において第１演算増幅回路Ｕ１の反転入力端子とノードＮが接続されると、第１演算増幅回路Ｕ１の出力電圧の制御によって、その反転入力端子の電圧が基準電圧Ｖｒｅｆへ近づく。これにより、ノードＮを基準とした場合の容量性センサ素子Ｃａの電圧は「ＶＨ－Ｖｒｅｆ」に近づき、容量性センサ素子Ｃｂの電圧は「－Ｖｒｅｆ」に近づく。ノードＮを基準とする第１キャパシタＣ１の電圧（第１検出電圧Ｖｃ１）は、容量性センサ素子Ｃａ、Ｃｂの変化に応じた出力電圧になる。容量性センサ素子Ｃａの容量が－ΔＣ変化し、容量センサ素子Ｃｂの容量が＋ΔＣ変化し、第１キャパシタＣ１の容量を「Ｃｆ」とすると、第１キャパシタＣ１の両端に現れる第１検出電圧Ｖｃ１は、「（２×ΔＣ／Ｃｆ）・ＶＨ」となる。そして、第１演算増幅回路Ｕ１の出力電圧Ｖｘは、「（２×ΔＣ／Ｃｆ）・ＶＨ＋Ｖｒｅｆ」となる。
　第４スイッチ回路３４は、第１キャパシタＣ１と第１演算増幅回路Ｕ１との接続をオン又はオフする。図１の例において、第４スイッチ回路３４は、第１演算増幅回路Ｕ１の反転入力端子と第１キャパシタＣ１の一方の端子との接続をオン・オフするスイッチ素子、および、第１演算増幅回路Ｕ１の出力端子と第１キャパシタＣ１の他方の端子との接続をオン・オフするスイッチ素子を有する。第４スイッチ回路３４は、後述する第１スイッチ回路３１がオンするときにオフし、少なくとも第１キャパシタＣ１の充電期間（Ｔ５）においてオンする。
　第２演算増幅回路Ｕ２は、初期動作期間中の第２キャパシタＣ２の充電期間（Ｔ２）において、第２キャパシタＣ２と容量性センサ素子Ｃａ，Ｃｂとの接続点（ノードＮ）に蓄積される電荷量を一定に保ちつつ、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧を「ＶＨ－Ｖｒｅｆ」に近づけるとともに、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧を「－Ｖｒｅｆ」に近づけるように、出力電圧を制御する。
　第２演算増幅回路Ｕ２を含む回路は、本発明における第２アンプ回路の一例である。
　図１の例において、第２演算増幅回路Ｕ２演算増幅の反転入力端子は、第３スイッチ回路３３を介して容量性センサ素子Ｃａ，Ｃｂの接続点（ノードＮ）につながる第２キャパシタＣ２の一端に接続される。第２演算増幅回路Ｕ２の非反転入力端子は基準電圧Ｖｒｅｆが入力される。第２演算増幅回路Ｕ２は、反転入力端子と非反転入力端子との電圧差を高いゲインで増幅し、増幅した電圧Ｖｏを出力端子から出力する。第２演算増幅回路Ｕ２の出力端子は、第２キャパシタＣ２の他端（ノードＮに接続されない方の端子）に接続される。反転入力端子の入力インピーダンスは非常に高いため、ノードＮと反転入力端子が接続されても、ノードＮに蓄積された電荷は一定に保たれる。
　初期動作期間中の第２キャパシタＣ２の充電期間（Ｔ２）においてノードＮと反転入力端子が接続されると、第２演算増幅回路Ｕ２により、ノードＮを基準とした場合の容量性センサ素子Ｃａの電圧は「ＶＨ－Ｖｒｅｆ」に近づき、容量性センサ素子Ｃｂの電圧は「－Ｖｒｅｆ」に近づく。ノードＮを基準とする第２キャパシタＣ２の電圧（第２検出電圧Ｖｃ２）は、第１キャパシタＣ１の両端に現れる第１検出電圧Ｖｃ１に比例した電圧となる。例えば、第１キャパシタＣ１の容量と第２キャパシタＣ２の容量が等しく「Ｃｆ」の場合、充電期間（Ｔ２）において第２キャパシタＣ２の両端に現れる第２検出電圧Ｖｃ２は、「２×（ΔＣ／Ｃｆ）・ＶＨ」となる。そして、第２演算増幅回路Ｕ２の出力電圧Ｖｏは「２×（ΔＣ／Ｃｆ）・ＶＨ＋Ｖｒｅｆ」となる。
　第１スイッチ回路３１は、再配分期間（Ｔ６：図２）において第１キャパシタＣ１と第２キャパシタＣ２とを並列に接続し、その他の期間においてはこれらのキャパシタを切り離した状態とする。図１の例において、第１スイッチ回路３１は、第１キャパシタＣ１及び第２キャパシタＣ２の両端子の接続をオン又はオフする２つのスイッチ素子を有する。
　第１放電回路４１は、リセット期間（Ｔ４）において第１キャパシタＣ１を放電する回路であり、図１の例では、第１キャパシタＣ１と並列接続されたスイッチ素子を用いて構成される。
　第２放電回路４２は、初期動作期間中の第２キャパシタＣ２の充電期間（Ｔ２）より前の期間（Ｔ１）において第２キャパシタＣ２を放電する回路であり、図１の例では、第２キャパシタＣ２と並列に接続されたスイッチ素子を用いて構成される。
　制御回路５０は、静電容量－電圧変換装置１の各構成回路を制御する。すなわち、制御回路５０は、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた第１検出電圧Ｖｃ１が第１キャパシタＣ１において発生するように各構成回路を制御する検出処理（Ｔ４～Ｔ６：図２）を反復し、この検出処理において第１キャパシタＣ１に第１検出電圧Ｖｃ１が発生する度に、第１スイッチ回路３１を一時的にオンする（Ｔ６）。
　制御回路５０は、検出処理（Ｔ４～Ｔ６）の反復を開始する際に、第２放電回路４２によって第２キャパシタＣ２を放電する（Ｔ１）。
　制御回路５０は、各検出処理のリセット期間Ｔ４において、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧を「－Ｖｒｅｆ」に設定するとともに、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧を「ＶＨ－Ｖｒｅｆ」に設定するように電圧設定回路２０を制御する。また、制御回路５０は、第１放電回路４１によって第１キャパシタＣ１の放電を行う。
　電圧設定回路２０による電圧の設定並びに第１キャパシタＣ１の放電を行った後、制御回路５０は、第２スイッチ回路３２を一時的にオンし、第２スイッチ回路３２がオンのとき、第４スイッチ回路３４を介して第１演算増幅回路Ｕ１と第１キャパシタＣ１を接続する。またこのとき、制御回路５０は、電圧設定回路２０によって容量性センサ素子Ｃａ，Ｃｂの直列回路の両端に印加される電圧をリセット期間Ｔ４とは逆の電圧とし、容量性センサ素子Ｃａ，Ｃｂの電圧がそれぞれリセット期間Ｔ４と異なる所定の電圧へ近づくように、第１演算増幅回路Ｕ１において第１キャパシタＣ１の電圧を制御させる。このとき第１演算増幅回路Ｕ１は、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧が「ＶＨ－Ｖｒｅｆ」へ近づくとともに、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧が「－Ｖｒｅｆ」へ近づくように、出力電圧を制御する。これにより、第１キャパシタＣ１には、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた第１検出電圧Ｖｃ１が発生する（充電期間Ｔ５）。
　第２スイッチ回路３２をオフした後、制御回路５０は、第１スイッチ回路３１を一時的にオンするとともに第４スイッチ回路３４をオフし、第１キャパシタＣ１と第２キャパシタＣ２とを並列に接続させる（再分配期間Ｔ６）。
　この検出処理（Ｔ４～Ｔ６）が繰り返されることにより、第２キャパシタＣ２の第２検出電圧Ｖｃ２は、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた第１キャパシタＣ１の第１検出電圧Ｖｃ１へ近づいていく。
　また、制御回路５０は、第２放電回路４２によって第２キャパシタＣ２の放電を行う際、電圧設定回路２０によって容量性センサ素子Ｃａ，Ｃｂをそれぞれ所定の電圧に設定する（Ｔ１）。すなわち、制御回路５０は、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧を「－Ｖｒｅｆ」に設定するとともに、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧を「ＶＨ－Ｖｒｅｆ」に設定するように、電圧設定回路２０を制御する。
　期間Ｔ１の後、制御回路５０は、検出処理（Ｔ４～Ｔ６）を反復する前の期間Ｔ２において、第３スイッチ回路３３を一時的にオンし、電圧設定回路２０によって容量性センサ素子Ｃａ，Ｃｂの直列回路の両端に印加される電圧をリセット期間Ｔ１とは逆の電圧とし、容量性センサ素子Ｃａ，Ｃｂの電圧がそれぞれ期間Ｔ１と異なる所定の電圧へ近づくように、第２演算増幅回路Ｕ２において第２キャパシタＣ２の電圧を制御させる。このとき第２演算増幅回路Ｕ２は、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧が「ＶＨ－Ｖｒｅｆ」へ近づくとともに、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧が「－Ｖｒｅｆ」へ近づくように、出力電圧を制御する。これにより、第２キャパシタＣ２には、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた初期電圧が発生する（Ｔ２）。初期動作期間中の期間Ｔ１，Ｔ２において、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた初期電圧を第２キャパシタＣ２に予め発生させることにより、その後の検出処理（Ｔ４～Ｔ６）において、第２キャパシタＣ２の第２検出電圧Ｖｃ２が第１キャパシタＣ１の第１検出電圧Ｖｃ１へ近づく時間が短縮される。
　ここで、図２に示す静電容量－電圧変換装置１の動作の各期間（期間Ｔ１～Ｔ６）における回路状態について、図３～図８を参照して説明する。
　図３は、初期動作期間中の期間Ｔ１における静電容量－電圧変換装置１の回路状態を示す図である。
　期間Ｔ１においては、第２放電回路４２によって第２キャパシタＣ２が放電されるとともに、電圧設定回路２０によって容量性センサ素子Ｃａの電圧が「－Ｖｒｅｆ」、容量性センサ素子Ｃｂの電圧が「ＶＨ－Ｖｒｅｆ」に設定される（ただし、何れもノードＮを基準とした電圧）。ここで、電圧ＶＨを基準電圧Ｖｒｅｆの２倍（２×Ｖｒｅｆ）とし、容量性センサ素子Ｃａの静電容量を「Ｃ－ΔＣ」、容量性センサ素子Ｃｂの静電容量を「Ｃ＋ΔＣ」とすると、ノードＮに蓄積される電荷Ｑ（期間Ｔ１）は、式（１）と同じ「－２×ΔＣ・Ｖｒｅｆ」となる。
　期間Ｔ１において、第２演算増幅回路Ｕ２の出力端子が第２放電回路４２を介して第２演算増幅回路Ｕ２の反転入力端子に接続されるため、この反転入力端子につながる配線パターンの電圧は、ほぼ基準電圧Ｖｒｅｆと同じ電圧になる。
　図４は、初期動作期間中の期間Ｔ２における静電容量－電圧変換装置１の回路状態を示す図である。
　期間Ｔ２においては、第２キャパシタＣ２の一端が第３スイッチ回路３３を介してノードＮに接続されるとともに、電圧設定回路２０から容量性センサ素子Ｃａ,Ｃｂの直列回路の両端に印加される電圧が、期間Ｔ１における電圧と逆の電圧になる。第２キャパシタＣ２の電圧Ｖｃ２は、ノードＮの電圧が基準電圧Ｖｒｅｆに近づくように、第２演算増幅回路Ｕ２によって制御される。これにより、ノードＮを基準とした容量性センサ素子Ｃａの両端の電圧は「ＶＨ－Ｖｒｅｆ」に近づき、ノードＮを基準とした容量性センサ素子Ｃｂの両端の電圧は「－Ｖｒｅｆ」に近づく。
　期間Ｔ１において容量性センサ素子Ｃａ,ＣｂのノードＮに蓄積された電荷Ｑ（Ｔ１）は、期間Ｔ２において容量性センサ素子Ｃａ，Ｃｂ及び第２キャパシタＣ２の３つに分配される。第２演算増幅回路Ｕ２の反転入力端子のインピーダンスは十分に高いため、期間Ｔ２においてノードＮが反転入力端子に接続されても、第２キャパシタＣ２及び容量性センサ素子Ｃａ、Ｃｂの総電荷はほぼ変化しない。第２キャパシタＣ２の静電容量を「Ｃ２」とすると、期間Ｔ２において容量性センサ素子Ｃａ、Ｃｂ及び第２キャパシタＣ２に蓄積される総電荷Ｑ（Ｔ２）は、式（２）と同様にして「２×ΔＣ・Ｖｒｅｆ－Ｃ２・Ｖｃ２」と表される。期間Ｔ１の電荷Ｑ（Ｔ１）と期間Ｔ２の電荷Ｑ（Ｔ２）が等しいとすると、第２キャパシタＣ２の電圧Ｖｃ２は、式（３）と同様にして「２×（ΔＣ／Ｃ２）・ＶＨ」と表される。このように、期間Ｔ２の第２キャパシタＣ２には、初期電圧として、容量性センサ素子Ｃａ，Ｃｂの容量差（ΔＣ）に応じた電圧が発生する。
　図５は、初期動作期間中の期間Ｔ３における静電容量－電圧変換装置１の回路状態を示す図である。
　期間Ｔ３においては、第３スイッチ回路３３がオフし、第２キャパシタＣ２が第２演算増幅回路Ｕ２の反転入力端子と出力端子の間に接続された状態となるため、第２キャパシタＣ２の電圧は、期間Ｔ２とほぼ同じ電圧に保持される。また、このとき、電圧設定回路２０によって、容量性センサ素子Ｃａ，Ｃｂの各電圧が期間Ｔ１と同じ電圧に設定される。すなわち、ノードＮを基準とした容量性センサ素子Ｃａの電圧が「－Ｖｒｅｆ」に設定され、ノードＮを基準とした容量性センサ素子Ｃｂの電圧が「ＶＨ－Ｖｒｅｆ」に設定される。
　図６は、検出処理のリセット期間Ｔ４における静電容量－電圧変換装置１の回路状態を示す図である。
　リセット期間Ｔ４においては、第１放電回路４１によって第１キャパシタＣ１が放電される。また、電圧設定回路２０によって、ノードＮを基準とした容量性センサ素子Ｃａの両端の電圧が「－Ｖｒｅｆ」に設定され、ノードＮを基準とした容量性センサ素子Ｃｂの両端の電圧が「ＶＨ－Ｖｒｅｆ」に設定される。ノードＮに蓄積される電荷Ｑ（Ｔ４）は、期間Ｔ１と同じ「－２×ΔＣ・Ｖｒｅｆ」となる。
　また期間Ｔ４においては、第４スイッチ回路３４がオンすることにより、第１演算増幅回路Ｕ１の出力端子が第１放電回路４１を介して第１演算増幅回路Ｕ１の反転入力端子に接続される。このため、第１演算増幅回路Ｕ１の反転入力端子につながる配線パターンの電圧は、ほぼ基準電圧Ｖｒｅｆと同じ電圧になる。
　図７は、検出処理の充電期間Ｔ５における静電容量―電圧変換装置１の回路状態を示す図である。
　充電期間Ｔ５において、第２スイッチ回路３２と第４スイッチ回路３４がそれぞれオンすることから、第１キャパシタＣ１の一方の端子がノードＮに接続されるとともに、第１演算増幅回路Ｕ１の反転入力端子と出力端子の間に第１キャパシタＣ１が接続される。また、電圧設定回路２０から容量性センサ素子Ｃａ，Ｃｂの直列回路の両端に印加される電圧が、リセット期間Ｔ４とは逆の電圧になる。第１キャパシタＣ１の第１検出電圧Ｖｃ１は、ノードＮの電圧が基準電圧Ｖｒｅｆに近づくように、第１演算増幅回路Ｕ１によって制御される。これにより、ノードＮを基準とした容量性センサ素子Ｃａの両端の電圧は「ＶＨ－Ｖｒｅｆ」に近づき、ノードＮを基準とした容量性センサ素子Ｃｂの両端の電圧は「－Ｖｒｅｆ」に近づく。
　リセット期間Ｔ４において容量性センサ素子Ｃａ，Ｃｂに蓄積された電荷Ｑ（Ｔ４）は、充電期間Ｔ５において容量性センサ素子Ｃａ，Ｃｂ及び第１キャパシタＣ１の３つに分配される。第１演算増幅回路Ｕ１の反転入力端子のインピーダンスは十分に高いため、充電期間Ｔ５において容量性センサ素子Ｃａ，Ｃｂが反転入力端子に接続されても、容量性センサ素子Ｃａ、Ｃｂ及び第１キャパシタＣ１の総電荷はほぼ変化しない。第１キャパシタＣ１の静電容量を「Ｃｆ」とすると、充電期間Ｔ５において容量性センサ素子Ｃａ，Ｃｂ及び第２キャパシタＣ２に蓄積される総電荷量Ｑ（Ｔ５）は、式（２）と同様にして「２×ΔＣ・Ｖｒｅｆ－Ｃｆ・Ｖｃ１」と表される。リセット期間Ｔ４の電荷Ｑ（Ｔ４）と充電期間Ｔ５の電荷Ｑ（Ｔ５）が等しいとすると、第１キャパシタＣ１の第１検出電圧Ｖｃ１は、式（３）と同様にして「２×（ΔＣ／Ｃｆ）・ＶＨ」と表される。このように、充電期間Ｔ５の第１キャパシタＣ１には、容量性センサ素子Ｃａ，Ｃｂの容量差（ΔＣ）に応じた電圧が発生する。
　図８は、検出処理の再分配期間Ｔ６における静電容量―電圧変換装置１の回路状態を示す図である。
　再分配期間Ｔ６においては、第４スイッチ回路３４がオフすることにより第１キャパシタＣ１が第１演算増幅回路Ｕ１から切り離され、第１スイッチ回路３１がオンすることにより第１キャパシタＣ１と第２キャパシタＣ２が並列接続される。これにより、第１キャパシタＣ１と第２キャパシタＣ２との間でそれぞれの静電容量に応じて電荷が分配される。検出処理が繰り返されると、第２キャパシタＣ２の両端に現れる第２検出電圧Ｖｃ２は第１キャパシタＣ１に発生する第１検出電圧Ｖｃ１（＝２×（ΔＣ／Ｃｆ）・ＶＨ）に近づいていく。
　また、再分配期間Ｔ６では、容量性センサ素子Ｃａ、Ｃｂの電圧が電圧設定回路２０によってリセット期間Ｔ４と同じ電圧に設定される。
　以上説明したように、本実施形態に係る静電容量―電圧変換装置１によれば、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた第１検出電圧Ｖｃ１を第１キャパシタＣ１に発生させる検出処理（Ｔ４～Ｔ６：図２）が反復され、その検出処理の反復において第１キャパシタＣ１に第１検出電圧Ｖｃ１が発生する度に、第１スイッチ回路３１が一時的にオンして、第１キャパシタＣ１と第２キャパシタＣ２とが並列に接続される。これにより、第１キャパシタＣ１と第２キャパシタＣ２との間でそれぞれの静電容量に応じて電荷が分配されるため、第２キャパシタＣ２の第２検出電圧Ｖｃ２は、第１キャパシタＣ１の第１検出電圧Ｖｃ１に近づいていく。第１キャパシタＣ１の第１検出電圧Ｖｃ１は、検出処理（Ｔ４～Ｔ６）において第１キャパシタＣ１の充放電が繰り返されることで周期的に大きく変化するが、第２キャパシタＣ２の第２検出電圧Ｖｃ２は、再分配期間Ｔ６における電荷の移動による比較的小さな変化で済む。そのため、本実施形態に係る静電容量－電圧変換装置１では、容量性センサ素子Ｃａ，Ｃｂの静電容量をほぼ連続的な電圧Ｖｏ＝「（２×ΔＣ／Ｃｆ）・ＶＨ＋Ｖｒｅｆ」に変換することができる。電圧Ｖｏが連続的な電圧になることから、静電容量－電圧変換装置１の後段のアンプ回路等を検出処理（Ｔ４～Ｔ６）の周期に同期させて動作させる必要がなくなり、回路構成を簡易化できる。また、静電容量―電圧変換装置１の後段にＡＤ変換器等を設けた場合、その動作を検出処理（Ｔ４～Ｔ６）の周期に合わせてなくても良いため、後段のＡＤ変換器等を高速に動作させることが可能となり、システムのパフォーマンスを向上できる。加えて、第１キャパシタＣ１と第２キャパシタＣ２を並列接続することによる電荷の分配が繰り返されることによって、ランダムなノイズ成分を平均化することができるため、出力電圧Ｖｏに含まれるノイズを低減できる。
　また、本実施形態に係る静電容量―電圧変換装置１によれば、検出処理（Ｔ４～Ｔ６）を反復する前の初期動作期間において、第２放電回路４２によって第２キャパシタＣ２が放電されるとともに、電圧設定回路２０によって容量性センサ素子Ｃａの電圧が「－Ｖｒｅｆ」、容量性センサ素子Ｃｂの電圧が「ＶＨ－Ｖｒｅｆ」に設定され（期間Ｔ１）、その後、第２キャパシタＣ２の一方の端子が第３スイッチ回路３３を介してノードＮに接続されるとともに、容量性センサ素子Ｃａの電圧が「ＶＨ－Ｖｒｅｆ」に近づき、かつ、容量性センサ素子Ｃｂの電圧が「－Ｖｒｅｆ」に近づくように、第２演算増幅回路Ｕ２によって第２キャパシタＣ２の第２検出電圧Ｖｃ２が制御される。これにより、検出処理（Ｔ４～Ｔ６）が反復される前の期間（Ｔ１，Ｔ２）において、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた第２検出電圧Ｖｃ２が初期電圧として予め第２キャパシタＣ２に発生するため、その後の検出処理（Ｔ４～Ｔ６）において、第２キャパシタＣ２の第２検出電圧Ｖｃ２が第１キャパシタＣ１の第１検出電圧Ｖｃ１へ近づく時間を短縮することができる。
＜第２の実施形態＞
　次に、本発明の第２の実施形態について説明する。
　第２の実施形態に係る静電容量―電圧変換装置１では、第１キャパシタＣ１の第１検出電圧Ｖｃ１が逆の極性となるように設定された２つの動作モード（第１動作モード，第２動作モード）において、検出処理がそれぞれ反復される。各動作モードにおいて検出処理が反復された後、第２キャパシタＣ２の第２検出電圧Ｖｃ２に応じた電圧Ｖｏがそれぞれ取得され、取得された２つの電圧Ｖｏの差が演算される。これにより、オフセット成分が低減された静電容量－電圧変換結果が得られる。
　図９は、本発明の第２の実施形態に係る静電容量－電圧変換装置１の構成の一例を示す図である。図１０は、図９に示す静電容量－電圧変換装置１の第２動作モードにおける動作を説明するための図である。
　図９に示す静電容量－電圧変換装置１は、図１に示す静電容量－電圧変換装置１と同様の構成を有するとともに、電圧Ｖｏを取得して演算を施す演算回路６０を有する。
　演算回路６０は、既に説明した図２と同様な動作を行う第１動作モードにおいて検出処理の反復後に第２演算増幅回路Ｕ２から出力される電圧Ｖｏと、後述する図１０に示す動作を行う第２動作モードにおいて検出処理後に第２演算増幅回路Ｕ２から出力される電圧Ｖｏとの差を演算する。例えば、演算回路６０は、２つの動作モードにおいて第２演算増幅回路Ｕ２から出力される電圧ＶｏをＡＤ変換器によってデジタル値のデータに変換し、ＡＤ変換によって得られた２つのデータの差を算出する。
　制御回路５０は、第１動作モードにおいて前記検出処理を反復した後、これとは異なる第２動作モードにおいて前記検出処理を反復するように、静電容量－電圧変換装置１の各構成回路を制御する。
　第１動作モードと第２動作モードの違いは、第１キャパシタＣ１に生じる電圧Ｖｃ１の極性にある。すなわち、２つの動作モードの検出処理において、第１キャパシタＣ１には、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた電圧Ｖｃ１がそれぞれ生じるが、その極性は、２つの動作モードにおいて反対となる。
　第１キャパシタＣ１に生じる電圧Ｖｃ１の極性を反転させるために、制御回路５０は、リセット期間Ｔ４において電圧設定回路２０が容量性センサ素子Ｃａ，Ｃｂに設定する電圧を、第１動作モードと第２動作モードとで入れ替える。また、制御回路５０は、充電期間Ｔ５において第１演算増幅回路Ｕ１が第１キャパシタＣ１の電圧を制御することによって容量性センサ素子Ｃａ，Ｃｂに生じさせる電圧を、第１動作モードと第２動作モードとで入れ替える。
　具体的には、制御回路５０は、第１動作モードの検出処理のリセット期間Ｔ４（図１）において、ノードＮに接続されていない容量性センサ素子Ｃａの一端にグランド電位を印加し、ノードＮに接続されていない容量性センサ素子Ｃｂの一端に電圧ＶＨを印加するとともに、ノードＮに基準電圧Ｖｒｅｆを印加するように電圧設定回路２０を制御する。
　また、制御回路５０は、第１動作モードの検出処理の充電期間Ｔ５（図１）において、ノードＮに接続されていない容量性センサ素子Ｃａの一端に電圧ＶＨを印加し、ノードＮに接続されていないセンサ容量性センサ素子Ｃｂの一端にグランド電位を印加するとともに、ノードＮを基準電圧Ｖｒｅｆから切り離すように電圧設定回路２０を制御する。
　これにより、第１動作モードのリセット期間Ｔ４において、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧は「－Ｖｒｅｆ」に設定され、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧は「ＶＨ－Ｖｒｅｆ」に設定される。また、第１動作モードの充電期間Ｔ５において、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧は「ＶＨ－Ｖｒｅｆ」となり、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧は「－Ｖｒｅｆ」となる。
　電圧ＶＨを基準電圧Ｖｒｅｆの２倍（２×Ｖｒｅｆ）とし、容量性センサ素子Ｃａの静電容量を「Ｃ－ΔＣ」、容量性センサ素子Ｃｂの容量を「Ｃ＋ΔＣ」、第１キャパシタＣ１の静電容量を「Ｃｆ」とすると、第１動作モードの充電期間Ｔ５において第１キャパシタＣ１に充電される第１検出電圧Ｖｃ１は「（２×ΔＣ／Ｃｆ）・ＶＨ」となる。
　他方、制御回路５０は、第２動作モードの検出処理のリセット期間Ｔ４（図１０）において、ノードＮに接続されていない容量性センサ素子Ｃａの一端に電圧ＶＨを印加し、ノードＮに接続されていない容量性センサ素子Ｃｂの一端にグランド電位を印加するとともに、ノードＮに基準電圧Ｖｒｅｆを印加するように電圧設定回路２０を制御する。
　また、制御回路５０は、第２動作モードの検出処理の充電期間Ｔ５（図１０）において、ノードＮに接続されていない容量性センサ素子Ｃａの一端にグランド電位を印加し、ノードＮに接続されていない容量性センサ素子Ｃｂの一端に電圧ＶＨを印加するとともに、ノードＮを基準電圧Ｖｒｅｆから切り離すように電圧設定回路２０を制御する。
　これにより、第２動作モードのリセット期間Ｔ４において、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧は「ＶＨ－Ｖｒｅｆ」に設定され、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧は「－Ｖｒｅｆ」に設定される。また、第２動作モードの充電期間Ｔ５において、ノードＮを基準とする容量性センサ素子Ｃａの両端の電圧は「－Ｖｒｅｆ」となり、ノードＮを基準とする容量性センサ素子Ｃｂの両端の電圧は「ＶＨ－Ｖｒｅｆ」となる。
　第２動作モードの充電期間Ｔ５において第１キャパシタＣ１に充電される第１検出電圧Ｖｃ１は「－（２×ΔＣ／Ｃｆ）・ＶＨ」となる。
　図１１は、第１動作モードと第２動作モードにおける入出力関係を示すグラフである。図１１において、入力は容量性センサ素子Ｃａ，Ｃｂの静電容量の差ΔＣを示し、出力は第２演算増幅回路Ｕ２の出力電圧Ｖｏを示す。図１１における実線のグラフと点線のグラフは、オフセット成分が異なる条件において得られる入出力関係のグラフを示す。
　図１１において示すように、第１動作モードでは、静電容量の差ΔＣが大きくなるにつれて出力電圧Ｖｏが高くなるが、第２動作モードでは、静電容量の差ΔＣが大きくなるにつれて出力電圧Ｖｏが低くなる。第１演算増幅回路Ｕ１や第２演算増幅回路Ｕ２などにおいて生じるオフセット成分が変化すると、図１１の点線と実線のグラフで示すように、出力電圧Ｖｏは、静電容量の差ΔＣとは無関係に、オフセット成分の変化分だけ上昇又は低下する。第１キャパシタＣ１の電圧Ｖｃ１や第２キャパシタＣ２の電圧Ｖｃ２は、動作モードに応じて極性が反転するが、容量性センサ素子Ｃａ，Ｃｂの静電容量とは別の原因で生じるオフセット成分は、動作モードが変わっても極性が変化することはない。従って、近接した時間で２つの動作モード（第１動作モード，第２動作モード）の出力電圧Ｖｏを取得し、その出力電圧Ｖｏの差を演算することによって、極性の変化しないオフセット成分がキャンセルされるため、静電容量―電圧変換結果に含まれるオフセット成分を大幅に低減することができる。
　つまり、第１動作モードと第２動作モードとでは、基準電圧Ｖｒｅｆを中心に逆方向にＶｒｅｆとの差が同一の電圧が出力される。よって、第１動作モードと第２動作モードの差を演算すると、基準電圧Ｖｒｅｆの影響を受けない値を出力できる。尚、第１動作モードと第２動作モードとは、異なる時間帯に切り換えて動作するので、センサの変動速度に対して、動作モードの切替が充分に早い必要がある。
＜第３の実施形態＞
　図１２は、本発明の第３の実施形態に係る静電容量－電圧変換装置１の構成の一例を示す図である。図１２に示す静電容量―電圧変換装置１は、図１に示す静電容量―電圧変換装置１と同様の構成を有するとともに、バッファアンプ回路Ｕ３を有する。
　バッファアンプ回路Ｕ３は、第２演算増幅回路Ｕ２の後段に設けられており、その出力電圧Ｖｏとほぼ等しい電圧Ｖｏ２を出力する。従来の静電容量―電圧変換装置は、静電容量―電圧変換の周期で変動するパルス状の電圧が出力されるため、後段のアンプ回路等において静電容量―電圧変換の周期に同期した動作が必要であったが、本実施形態に係る静電容量―電圧変換装置１では、第２演算増幅回路Ｕ２の出力電圧Ｖｏが連続的な電圧となるため、その出力電圧Ｖｏを受けるバッファアンプ回路Ｕ３は、静電容量－電圧変換周期に同期した動作を行わない簡易な回路構成とすることができる。
　第２演算増幅回路Ｕ２の後段にバッファアンプ回路Ｕ３を設けることによって、第２演算増幅回路Ｕ２がバッファアンプ回路Ｕ３より後段の回路の影響を受け難くなるため、静電容量―電圧変換の誤差を低減することができる。
＜第４の実施形態＞
　図１３は、本発明の第４の実施形態に係る静電容量―電圧変換装置１の構成の一例を示す図である。図１３に示す静電容量―電圧変換装置１は、図１に示す静電容量―電圧変換装置１と同様の構成を有するとともに、オフセット調整回路Ｕ４を有する。
　オフセット調整回路Ｕ４は、第２演算増幅回路Ｕ２の出力電圧Ｖｏに、外部からのオフセット調整用の入力電圧Ｖｏｆｓを加算した電圧を出力する。本実施形態に係る静電容量―電圧変換装置１では、従来の静電容量―電圧変換装置のように周期的なパルス状の電圧ではなく、連続的な電圧Ｖｏを静電容量―電圧変換結果として出力するため、オフセット調整回路Ｕ４は、静電容量―電圧変換周期に同期した動作を行わない簡易な回路構成とすることができる。
　第２演算増幅回路Ｕ２の後段にオフセット調整回路Ｕ４を設けることによって、静電容量―電圧変換結果に含まれるオフセット成分をより小さくすることができるため、容量性センサ１０を用いた加速度等の検出精度を高めることができる。
＜変形例＞
　次に、上述した各実施形態において共通する静電容量―電圧変換装置１の構成の変形例について説明する。
　図１４は、本発明の実施形態に係る静電容量―電圧変換装置の第１の変形例を示す図である。
　図１４に示す静電容量―電圧変換装置１は、図１に示す静電容量―電圧変換装置１における第３スイッチ回路３３を省略したものである。
　図１５は、図１４に示す静電容量―電圧変換装置１の動作を説明するための図である。図１４に示す静電容量―電圧変換装置１では、容量性センサ素子Ｃａ，Ｃｂの静電容量に応じた第２検出電圧Ｖｃ２を第２キャパシタＣ２に発生させる処理（期間Ｔ２）が省略される。図１５の動作例では、第２キャパシタＣ２を放電する処理（期間Ｔ１）の直後から、検出処理（Ｔ４～Ｔ６）の反復が開始される。この場合、図１５（Ｊ）に示すように、最初の検出処理（Ｔ４～Ｔ６）の再配分期間Ｔ６が実行されるまでの間、出力電圧Ｖｏは基準電圧Ｖｒｅｆのままとなるが、検出処理（Ｔ４～Ｔ６）を繰り返すことによって、第２キャパシタＣ２の電圧Ｖｃ２を第１キャパシタＣ１の電圧Ｖｃ２に近づけることができる。
　なお、図１５の動作例は、第２キャパシタＣ２の放電（期間Ｔ１）と第１キャパシタＣ１の放電（期間Ｔ４）を別のタイミングで行っているが、例えば図１６において示すように、初回の検出処理のリセット期間Ｔ４ａにおいて、第２キャパシタＣ２の放電と第１キャパシタＣ１の放電を同時に行ってもよい。
　図１７は、図１６に示す動作例における初回のリセット期間Ｔ４ａの回路状態を示す図である。この場合、図１７に示すように、第１演算増幅回路Ｕ１と第２演算増幅回路Ｕ２はそれぞれ独立したボルテージフォロアとして動作する。
　次に、第２の変形例について説明する。
　図１８は、本発明の実施形態に係る静電容量―電圧変換装置１の第２の変形例を示す図である。
　図１８に示す静電容量―電圧変換装置１は、図１４に示す静電容量―電圧変換装置１における電圧設定回路２０を電圧設定回路２０Ａに変更したものである。電圧設定回路２０Ａでは、電圧設定回路２０に含まれていた第５スイッチ回路２３が省略されている。
　図１９は、図１８に示す静電容量―電圧変換装置１の動作を説明するための図である。図１８に示す静電容量―電圧変換装置１では、リセット期間においてノードＮに供給するための基準電圧Ｖｒｅｆが、第１演算増幅回路Ｕ１の出力から供給される。そのため、図１９に示すように、検出処理のリセット期間Ｔ４ｂ，Ｔ４ｃにおいては、第２スイッチ回路３２がオンとなる。第２の変形例では、第１演算増幅回路Ｕ１が電圧設定回路としての機能の一部を担っている。図２０は初回のリセット期間Ｔ４ｂにおける静電容量―電圧変換装置１の回路状態を示し、図２１は２回目以降のリセット期間Ｔ４ｃにおける静電容量―電圧変換装置１の回路状態を示す。
　次に、第３の変形例について説明する。
　図２２は、本発明の実施形態に係る静電容量―電圧変換装置１の第３の変形例を示す図である。
　図２２に示す静電容量―電圧変換装置１は、図１８に示す静電容量―電圧変換装置１における容量性センサ１０を容量性センサ１０Ｂに変更し、電圧設定回路２０Ａを電圧設定回路２０Ｂに変更したものである。容量性センサ１０Ｂでは、容量異性センサ１０における容量性センサ素子Ｃｂが削除される。電圧設定回路２０Ｂでは、電圧設定回路２０Ａにおける第２駆動回路２２が削除される。
　図２３は、図２２に示す静電容量―電圧変換装置１の動作を説明するための図である。容量性センサ素子Ｃａの電圧は、リセット期間Ｔ４ｄ，Ｔ４ｅにおいて「ＶＨ」に設定され、充電期間Ｔ５においてゼロとなる。リセット期間Ｔ４ｄに容量性センサ素子Ｃａに蓄積された電荷は、充電期間Ｔ５において第１キャパシタＣ１に移行される。この場合、容量性センサ素子Ｃａの静電容量を「Ｃ」、第１キャパシタＣ１の静電容量を「Ｃｆ」とすると、充電期間Ｔ５における第１キャパシタＣ１の電圧は「（Ｃ／Ｃｆ）・ＶＨ」となる。
　なお、図２２に示す静電容量―電圧変換装置１において第１キャパシタＣ１の第１検出電圧Ｖｃ１の極性を反転する第２動作モードを実現するには、リセット期間Ｔ４ｄ，Ｔ４ｅにおいて容量性センサ素子Ｃａの電圧がゼロ（グランド電位）となり、充電期間Ｔ５において「ＶＨ」となるように、電圧設定回路２０Ｂから容量性センサ素子Ｃａに供給する電圧を第１動作モード（図２３）の場合と逆にすればよい。この場合、充電期間Ｔ５における第１キャパシタＣ１の第１検出電圧Ｖｃ１は「－（Ｃ／Ｃｆ）・ＶＨ」となる。
　以上、本発明の幾つかの実施形態とその変形例について説明したが、本発明は上述した形態に限定されるものではなく、更に種々のバリエーションを含んでいる。すなわち、上述した実施形態や変形例において挙げた回路構成は一例であり、同様な発明の作用をもたらす他の様々な回路構成に変更可能である。
　例えば、上述した実施形態において例示した第４スイッチ回路３４には２つのスイッチ素子が含まれているが、何れか一方のスイッチ素子を省略してもよい。
　また、図１８，図２２の変形例に示す静電容量―電圧変換装置１のように、第２スイッチ回路３２をオンのままにしても、リセット期間において電圧設定回路が容量性センサ素子（Ｃａ，Ｃｂ）に電圧を設定可能であり、かつ、第１演算増幅回路Ｕ１の出力が他の電圧源の出力に接続されることがない場合は、第２スイッチ回路３２を省略して、容量性センサ素子（Ｃａ，Ｃｂ）と第１キャパシタＣ１を常につなげた状態にしてもよい。
　尚、図２、図１０、図１５、図１６、図１９、図２３において、２回目の検出動作の充電時のＶｐと再分配時のＶｐが等しくなっているが、センサの容量や、センサの出力等によって、充電時のＶｐと再分配時のＶｐがほぼ等しくなるまでの時間が変わる。
　１…静電容量―電圧変換装置、１０，１０Ｂ…容量性センサ、２０，２０Ａ，２０Ｂ…電圧設定回路、２１…第１駆動回路、２２…第２駆動回路、２３…第５スイッチ回路、３１…第１スイッチ回路、３２…第２スイッチ回路、３３…第３スイッチ回路、３４…第４スイッチ回路、４１…第１放電回路、４２…第２放電回路、５０…制御回路、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｕ１…第１演算増幅回路、Ｕ２…第２演算増幅回路。
 

Claims (14)

  1. 　第１容量性センサ素子を含んだセンサの静電容量に応じた電圧を出力する静電容量－電圧変換装置であって、
    　前記第１容量性センサ素子の一端に第１電圧又は第２電圧を加える第１駆動回路と、
    　前記第１容量性センサ素子の他端に一端が接続される第１キャパシタと、
    　前記第１キャパシタと並列に接続された第１放電回路と、
    　反転端子入力が前記第１容量センサ素子の前記他端に接続され、非反転入力端子に基準電圧が印加され、出力端子に前記第１キャパシタの他端が接続された第１演算増幅回路と、
    　第２キャパシタと、
    　前記第１キャパシタと前記第２キャパシタとを並列に接続する第１スイッチ回路と、
    　前記第２キャパシタの各端子が反転入力端子と出力端子とに接続され、非反転入力端子に前記基準電圧が加わる第２演算増幅回路と、
    　前記第１キャパシタの前記一端と前記第１容量性センサ素子の前記他端とを接続する経路に設けられた第２スイッチ回路と、
    　前記第１スイッチ回路を制御する制御回路と
    を有し、
    　前記第１駆動回路が前記第１容量性センサ素子の前記一端に前記第１電圧を加えると共に、前記第１放電回路によって前記第１キャパシタを放電した後、前記第１キャパシタの前記一端と前記第１容量性センサ素子の前記他端とを前記第２スイッチ回路を介して接続すると共に前記第１駆動回路が前記第１容量性センサ素子の前記一端に前記第２電圧を加えることで、前記第１容量性センサ素子の静電容量に応じた第１検出電圧を前記第１キャパシタに発生させる検出処理を行い、
    　前記検出処理を反復し、前記第１キャパシタに前記第１検出電圧が発生する度に、前記制御回路によって前記第１スイッチ回路を一時的にオンし、
    　前記第１容量性センサ素子の静電容量に応じた第２検出電圧を前記第２キャパシタに発生させ、
    　前記第２演算増幅回路の出力端子から前記第２検出電圧に応じた電圧を出力する
    　ことを特徴とする静電容量－電圧変換装置。
  2. 　前記第２キャパシタを放電する第２放電回路を有し、
    　前記制御回路は、
    　　前記検出処理の反復を開始する際に、前記第２放電回路によって前記第２キャパシタを放電し、
    　　前記検出処理においては、前記第１駆動回路によって前記第１容量性センサ素子の前記一端に前記第１電圧を印加し、前記第１放電回路によって前記第１キャパシタを放電し、前記第１電圧の印加と共に前記第１キャパシタの放電を行った後、前記第２スイッチ回路を一時的にオンして前記第１キャパシタに前記第１検出電圧を発生させ、前記第２スイッチ回路をオフした後、前記第１スイッチ回路を一時的にオンする
    　ことを特徴とする請求項１に記載の静電容量－電圧変換装置。
  3. 　前記第２演算増幅回路から出力される電圧に基づいて演算を行う演算回路を有し、
    　前記制御回路は、
    　　第１動作モードにおいて前記検出処理を反復した後、第２動作モードにおいて前記検出処理を反復し、
    　　前記第１動作モードの前記検出処理では、前記第１キャパシタにおいて前記第１検出電圧を発生させる前に前記第１駆動回路が出力する電圧を前記第１電圧とし、前記第１キャパシタにおいて前記第１検出電圧を発生させるときに前記第１駆動回路が出力する電圧を前記第２電圧とし、
    　　前記第２動作モードの前記検出処理では、前記第１キャパシタにおいて前記第１検出電圧を発生させる前に前記第１駆動回路が出力する電圧を前記第２電圧とし、前記第１キャパシタにおいて前記第１検出電圧を発生させるときに前記第１駆動回路が出力する電圧を前記第１電圧とし、
    　前記演算回路は、前記第１動作モードにおける前記検出処理の反復後に前記第２演算増幅回路から出力される電圧と、前記第２動作モードにおける前記検出処理の反復後に前記第２演算増幅回路から出力される電圧との差を演算する
    　ことを特徴とする請求項２に記載の静電容量－電圧変換装置。
  4. 　前記第２キャパシタの一端と前記第１容量性センサ素子の前記他端とを接続する第３スイッチ回路を有し、
    　前記第１駆動回路が前記第１容量性センサ素子に前記第１電圧加えると共に、前記第２放電回路によって前記第２キャパシタを放電した後、前記検出処理を反復する前に、前記第３スイッチ回路を一時的にオンすると共に前記第１駆動回路が前記第１容量性センサ素子の前記一端に前記第２電圧を加えることで、前記第１容量性センサ素子の静電容量に応じた電圧を前記第２キャパシタに発生させる
    　ことを特徴とする請求項２又は３に記載の静電容量－電圧変換装置。
  5. 　前記第１演算増幅回路の前記反転入力端子と前記前記第１キャパシタの前記一端との接続と、前記第１演算増幅回路の前記出力端子と前記第１キャパシタの前記他端との接続を連動してオン又はオフする第４スイッチ回路を有し、
    　前記制御回路は、前記検出処理において、前記第１スイッチ回路をオンするときに前記第４スイッチ回路をオフし、少なくとも前記第１キャパシタにおいて前記第１検出電圧を発生させる場合に前記第４スイッチ回路をオンする
    　ことを特徴とする請求項２乃至４のいずれか一項に記載の静電容量－電圧変換装置。
  6. 　前記センサは、前記第１容量性センサ素子と直列に接続された第２容量性センサ素子を有し、
    　前記第２容量性センサ素子の一端に前記第１電圧又は前記第２電圧を加える第２駆動回路を有し、
    　前記第２容量性センサ素子の他端が前記第２スイッチ回路を介して前記第１キャパシタの前記一端に接続され、
    　前記制御回路は、
    　　前記第１駆動回路によって前記第１容量性センサ素子の前記一端に前記第１電圧を加える際には、前記第２駆動回路によって前記第２容量性センサ素子の前記一端に前記第２電圧を加え、
    　　前記第１駆動回路によって前記第１容量性センサ素子の前記一端に前記第２電圧を加える際には、前記第２駆動回路によって前記第２容量性センサ素子の前記一端に前記第１電圧を加える
    　ことを特徴とする請求項１乃至５のいずれか一項に記載の静電容量－電圧変換装置。
  7. 　前記第２演算増幅回路の後段に設けられたバッファアンプ回路を有する
    　ことを特徴とする請求項１乃至６のいずれか一項に記載の静電容量－電圧変換装置。
  8. 　前記第２演算増幅回路の後段に設けられ、入力されるオフセット調整電圧と前記第２演算増幅回路の出力電圧とを加算した電圧を出力するオフセット調整回路を有する
    　ことを特徴とする請求項１乃至６のいずれか一項に記載の静電容量－電圧変換装置。
  9. 　第１容量性センサ素子を含むセンサの静電容量に応じた電圧を発生する静電容量－電圧変換装置であって、
    　一方の端子が前記第１容量性センサ素子の一方の端子に接続される第１キャパシタと、
    　前記第１キャパシタを放電する第１放電回路と、
    　前記第１容量性センサ素子の両端に電圧を与える電圧設定回路と、
    　前記第１容量性センサ素子と前記第１キャパシタとの接続ノードに蓄積される電荷量を保ちつつ、前記第１容量性センサ素子の電圧が前記電圧設定回路によって与えられる電圧と異なる目標電圧へ近づくように、前記第１キャパシタの他方の端子と前記第１容量性センサ素子の他方の端子との間の電圧を制御する第１アンプ回路と、
    　第２キャパシタと、
    　前記第１キャパシタと前記第２キャパシタとを並列に接続する第１スイッチ回路と
    　を有し、
    　前記制御回路は、
    　　前記電圧設定回路によって前記第１容量性センサ素子の両端に電圧を与え、かつ、前記第１放電回路によって前記第１キャパシタを放電した後、前記第１アンプ回路によって前記第１容量性センサ素子の電圧を前記目標電圧に近づけることにより、前記第１容量性センサ素子の静電容量に応じた第１検出電圧を前記第１キャパシタに発生させる検出処理を反復し、
    　　前記検出処理の反復によって前記第１キャパシタに前記第１検出電圧が発生する度に、前記第１スイッチ回路を一時的にオンさせ、
    　前記第１容量性センサ素子の静電容量に応じた第２検出電圧を前記第２キャパシタに発生させ、前記第２検出電圧を出力する
    　ことを特徴とする静電容量－電圧変換装置。
  10. 　前記第２キャパシタに発生する前記第２検出電圧に応じた電圧を出力する第２アンプ回路と、
    　前記第２アンプ回路から出力される電圧に基づいて演算を行う演算回路と
    　を有し、
    　前記電圧設定回路は、
    　　第１動作モードにおいて、前記第１容量性センサ素子の両端に第１の設定電圧を与え、
    　　第２動作モードにおいて、前記第１容量性センサ素子の両端に第２の設定電圧を与え、
    　前記第１アンプ回路は、
    　　前記第１動作モードにおいて、前記目標電圧を前記第２の設定電圧とし、
    　　前記第２動作モードにおいて、前記目標電圧を前記第１の設定電圧とし、
    　前記制御回路は、前記第１動作モードにおいて前記検出処理を反復した後、前記第２動作モードにおいて前記検出処理を反復し、
    　前記演算回路は、前記第１動作モードにおける前記検出処理の反復後に前記第２アンプ回路から出力される電圧と、前記第２動作モードにおける前記検出処理の反復後に前記第２アンプ回路から出力される電圧との差を演算する
    　ことを特徴とする請求項９に記載の静電容量－電圧変換装置。
  11. 　前記第２キャパシタを放電する第２放電回路と、
    　前記第２キャパシタに発生する前記第２検出電圧に応じた電圧を出力する第２アンプ回路と、
    　前記第２キャパシタの一方の端子と前記第１容量性センサ素子の前記一方の端子とを接続する経路に設けられた第３スイッチ回路と
    　を有し、
    　前記第２アンプ回路は、前記第１容量性センサ素子と前記第２キャパシタとが前記第３スイッチ回路を介して接続された場合に、その接続ノードに蓄積される電荷量を保ちつつ、前記第１容量性センサ素子の電圧が前記電圧設定回路によって与えられる電圧と異なる目標電圧へ近づくように、前記第２キャパシタの他方の端子と前記第１容量性センサ素子の前記他方の端子との間の電圧を制御し、
    　前記制御回路は、前記電圧設定回路によって前記第１容量性センサ素子の両端に電圧を与え、かつ、前記第２放電回路によって前記第２キャパシタを放電した後、前記検出処理を反復する前に前記第３スイッチ回路を一時的にオンし、前記第３スイッチ回路がオンのとき、前記第２アンプ回路によって前記第１容量性センサ素子の電圧を前記目標電圧に近づけることにより、前記第１容量性センサ素子の静電容量に応じた前記第２検出電圧を前記第２キャパシタに発生させる
    　ことを特徴とする請求項９又は１０に記載の静電容量－電圧変換装置。
  12. 　前記第１アンプ回路と前記第１キャパシタとの間の電流経路に設けられた第４スイッチ回路を有し、
    　前記制御回路は、前記検出処理において、前記第１スイッチ回路をオンするときに前記第４スイッチ回路をオフし、少なくとも前記第１アンプ回路によって前記第１容量性センサ素子の電圧を前記目標電圧へ近づける制御を行う場合に前記第４スイッチ回路をオンする
    　ことを特徴とする請求項９乃至１１のいずれか一項に記載の静電容量－電圧変換装置。
  13. 　前記制御回路は、前記電圧設定回路によって前記第１容量性センサ素子の両端に電圧を与える場合に前記第１放電回路を導通させ、
    　前記第１アンプ回路は、前記第１放電回路を介して前記第１容量性センサ素子と前記第１キャパシタとの接続ノードに電圧を印加することにより、前記電圧設定回路の少なくとも一部として機能する
    　ことを特徴とする請求項９乃至１２のいずれか一項に記載の静電容量－電圧変換装置。
  14. 　前記センサは、一方の端子が前記第１容量性センサ素子の前記一方の端子に接続される第２容量性センサ素子を含み、
    　前記電圧設定回路は、前記第１容量性素子の両端に第１の設定電圧又は第２の設定電圧を選択的に与えることが可能であるとともに、前記第２容量性素子の両端に前記第１の設定電圧又は前記第２の設定電圧を選択的に与えることが可能であり、
    　前記第１アンプ回路は、前記目標電圧として前記第１の設定電圧又は前記第２の設定電圧を選択可能であり、
    　前記制御回路は、
    　　前記電圧設定回路によって前記第１容量性素子の両端に与える電圧を前記第１の設定電圧とした場合、前記第１アンプ回路の前記目標電圧を前記第２の設定電圧とし、
    　　前記電圧設定回路によって前記第１容量性素子の両端に与える電圧を前記第２の設定電圧とした場合、前記第１アンプ回路の前記目標電圧を前記第１の設定電圧とする
    　ことを特徴とする請求項９乃至１３のいずれか一項に記載の静電容量－電圧変換装置。
     
PCT/JP2014/073630 2013-09-13 2014-09-08 静電容量－電圧変換装置 WO2015037550A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-190918 2013-09-13
JP2013190918 2013-09-13

Publications (1)

Publication Number Publication Date
WO2015037550A1 true WO2015037550A1 (ja) 2015-03-19

Family

ID=52665655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/073630 WO2015037550A1 (ja) 2013-09-13 2014-09-08 静電容量－電圧変換装置

Country Status (1)

Country Link
WO (1) WO2015037550A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018028515A (ja) * 2016-08-19 2018-02-22 株式会社日立製作所 Ｃｖ変換アンプおよび静電容量式センサ
CN114556092A (zh) * 2019-11-08 2022-05-27 日立安斯泰莫株式会社 湿度传感器诊断装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815306A (ja) * 1994-05-31 1996-01-19 Hitachi Ltd 容量式センサ装置
JPH09264905A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 容量型センサインターフェース回路
JP2001249028A (ja) * 2000-03-02 2001-09-14 Denso Corp 信号処理装置
JP2004251659A (ja) * 2003-02-18 2004-09-09 Alps Electric Co Ltd 静電容量式センサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815306A (ja) * 1994-05-31 1996-01-19 Hitachi Ltd 容量式センサ装置
JPH09264905A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 容量型センサインターフェース回路
JP2001249028A (ja) * 2000-03-02 2001-09-14 Denso Corp 信号処理装置
JP2004251659A (ja) * 2003-02-18 2004-09-09 Alps Electric Co Ltd 静電容量式センサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018028515A (ja) * 2016-08-19 2018-02-22 株式会社日立製作所 Ｃｖ変換アンプおよび静電容量式センサ
CN114556092A (zh) * 2019-11-08 2022-05-27 日立安斯泰莫株式会社 湿度传感器诊断装置
US20220390406A1 (en) * 2019-11-08 2022-12-08 Hitachi Astemo, Ltd. Humidity sensor diagnosis device

Similar Documents

Publication Publication Date Title
TWI482947B (zh) 量測物理參數的方法與用於實施該方法之電容性感應器的電子介面電路
TWI585368B (zh) 用以於物理參數之測量期間減少非線性的方法及用以實施此方法之電子電路
JP5733276B2 (ja) 静電容量型センサの検出回路
JP4441495B2 (ja) 差動型スイッチドキャパシタｃｖ変換回路
US20170040944A1 (en) Oscillator
US9671253B2 (en) Electronic measurement circuit
US9110113B2 (en) Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same
US20180059856A1 (en) Integrator circuit device and operating method thereof
JP5733277B2 (ja) 静電容量型センサの検出回路
US9759581B2 (en) Electronic measurement circuit
JP5974851B2 (ja) センサーデバイス
WO2015037550A1 (ja) 静電容量－電圧変換装置
JP2011107086A (ja) 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ
US10845832B2 (en) Voltage-to-current converter
US10190890B2 (en) Capacitance-to-voltage conversion circuit
JP2012037439A (ja) 静電容量検出回路
CN104567850B (zh) 相移电路及其控制方法、以及mems陀螺仪驱动电路
KR101997519B1 (ko) 디스플레이 패널로부터의 노이즈에 의한 영향 및 공정편차에 따른 에러를 제거하는 터치감지칩
CN112394846B (zh) 触摸输入检测装置
KR101620590B1 (ko) 다중 모드 ｃｄｃ 및 ｒｄｃ 회로
JP2000234939A (ja) 静電容量−電圧変換装置
JPH09259597A (ja) オフセット電圧の補償方法及びこの方法を用いるサンプルホールド回路と増幅器
KR20170062194A (ko) 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치
JP6056636B2 (ja) センサーデバイス
JP2004347493A (ja) 異常検出機能を持つ静電容量式センサ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14844281

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14844281

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP