JP5733276B2 - 静電容量型センサの検出回路 - Google Patents

Description

本発明は、コモンモードフィードバック回路を備えた静電容量型センサの検出回路に関する。

静電容量型センサは、加速度、圧力などの物理量に応じて静電容量の差が変化する一対のセンスキャパシタを備えている。センスキャパシタの一端は互いに接続されて共通端子とされ、他端はそれぞれ検出端子とされている。検出回路は、２つのレベルが順次入れ替わる駆動信号を共通端子に印加することにより、センスキャパシタの静電容量の差を電圧に変換し、物理量に応じた電圧値を持つ電気信号を出力する。

こうした検出回路の１つとして、スイッチトキャパシタタイプの全差動型のオペアンプ（センスアンプ）を用いたものが提案されている（非特許文献１参照）。この検出回路は、コモンモードノイズの抑制効果が大きく、チャージインジェクションやクロックフィードスルーのようなエラーを低減でき、差動出力を利用することにより出力信号の振幅を増やすことができる。

検出回路に単に全差動アンプを用いただけでは、その入力端子の電圧は駆動信号に応じて大きく変動する。入力コモンモード電圧が変動すると、広い入力レンジを持つセンスアンプが必要になる。また、Ｃ−Ｖ変換回路の入力端子における寄生容量のミスマッチの影響、入力コモンモード電圧に依存したセンスアンプのオフセットの影響などが現れる。そこで、非特許文献１に記載された検出回路は、フィードバックアンプとフィードバックキャパシタとからなるコモンモードフィードバックループを加えて、入力コモンモード電圧を望ましい一定電圧に安定化している。

入力コモンモード電圧を一定化する別の手段として、検出端子に補償キャパシタの一端を接続し、他端に駆動信号に対し逆位相となる反転駆動信号を印加する構成がある（特許文献１参照）。この構成においても、製造時のばらつき、経年変化、温度ドリフト等に起因するセンスキャパシタと補償キャパシタとの容量値のずれに備えるため、実際にはコモンモードフィードバックループが必要になる。

米国特許出願公開第２００７／０１６３８１５号明細書

"A Three-Axis Micromachined Accelerometer with a CMOS Position-Sense Interface and Digital Offset-Trim Electronics" by M. Lemkin, B. E. Boser, IEEE Journal of Solid-State Circuits, Vol. 34, No. 4, April 1999, pp. 456-468

非特許文献１に記載された検出回路では、センスキャパシタに対し十分に大きい容量値を持つフィードバックキャパシタが必要になる。一方、特許文献１に記載された検出回路でも、幅広い容量範囲のセンスキャパシタに対応し、センスキャパシタや補償キャパシタの容量のばらつきを幅広く許容するには、フィードバックキャパシタの容量値が大きくなる。フィードバックキャパシタの容量値が小さいと、センスキャパシタと補償キャパシタとの容量値の差に応じてフィードバックアンプの出力が変動し、フィードバックアンプのゲインが有限であることに起因して入力コモンモード電圧にずれが生じる。

しかしながら、センスアンプの入力端子に接続されるキャパシタ（センスキャパシタ、補償キャパシタ）の容量値を大きくすると、特許文献１にも記載されているように、ノイズ電荷量が増大し、検出回路が実行するＣ−Ｖ変換の精度を悪化させる原因になる。つまり、従来構成では、入力コモンモード電圧の所望値からのずれ量とノイズの量とが相反する関係にあり、何れにしても検出精度を悪化させる結果となっていた。

本発明は上記事情に鑑みてなされたもので、その目的は、コモンモードフィードバック回路を備えた構成において高い検出精度を得られる静電容量型センサの検出回路を提供することにある。

請求項１に記載した発明は、物理量に応じて静電容量の差が変化する一対のセンスキャパシタを有し、これらセンスキャパシタの一端が互いに接続されて共通端子とされ、他端がそれぞれ異なる検出端子とされた静電容量型センサの検出回路である。本検出回路は、第１レベルと第２レベルを交互に持つ駆動信号を生成して共通端子に印加する駆動信号生成回路と、反転入力端子および非反転入力端子がそれぞれ各検出端子に接続され、センスキャパシタの静電容量の差に応じた電圧を差動で出力する全差動型のセンスアンプと、センスアンプの入力コモンモード電圧を、センスアンプに与えられる電源用の電源電圧とグランド電圧との間の中央値付近に設定された規定電圧に制御するコモンモード電圧制御回路とを備えている。

コモンモード電圧制御回路は、入力コモンモード電圧と規定電圧との差電圧に応じたフィードバック電圧を出力するフィードバックアンプと、一端がそれぞれ各検出端子に接続され、他端が互いに共通のノードに接続された一対のフィードバックキャパシタと、電圧切替回路とを備えて構成されている。

電圧切替回路は、駆動信号が第１レベルとなる期間において、フィードバックキャパシタの一端に規定電圧を印加すると共に、第１レベルから見て第２レベルが存在する電圧方向にフィードバックアンプが出力可能な限界電圧と規定電圧との間の電圧値を持つプリセット電圧をフィードバックキャパシタの他端の共通接続ノードに印加してフィードバックキャパシタに電荷を設定する（Reset期間）。続いて駆動信号が第２レベルとなる期間において、フィードバックキャパシタの一端に印加された規定電圧を遮断すると共に、プリセット電圧の印加に替えて、フィードバックキャパシタの他端の共通接続ノードにフィードバック電圧を印加する（ＣＶ２期間）。

本手段によれば、Reset期間に、ＣＶ２期間における駆動信号のレベル反転に対抗する電荷がフィードバックキャパシタにプリチャージされる。このとき、センスアンプの入力端子は規定電圧に固定されている。規定電圧は、対をなす各電源線の電圧の中央値付近の値が好ましい。

ＣＶ２期間に移行すると、フィードバックキャパシタを介したコモンモードフィードバックループが形成される。駆動信号が第１レベルから第２レベルに変化すると、フィードバック電圧は、規定電圧に対し第１レベルから見て第２レベルが存在する電圧方向の電圧（つまり規定電圧に対し低い電圧または高い電圧）から、第２レベルから見て第１レベルが存在する電圧方向（つまり高電圧方向または低電圧方向）に変化する。その結果、入力コモンモード電圧が規定電圧に等しく制御される。

このとき、フィードバックキャパシタにプリチャージされた電荷に相当する電圧だけ、規定電圧から見たフィードバック電圧の振幅が抑えられ、フィードバックアンプが出力可能な限界電圧に対する余裕が生じる。これを換言すれば、Reset期間にプリチャージされた電荷の分だけ、従来構成に比べて入力コモンモード電圧を規定電圧に維持するために必要なフィードバックキャパシタの容量値を小さくすることができる。その結果、検出回路で生じるＣ−Ｖ変換時のノイズを低減でき、物理量を高精度に検出できる。また、フィードバックキャパシタの容量値を小さく抑えながら、幅広い容量範囲のセンスキャパシタに適用可能となる。さらに、フィードバックキャパシタの容量値がばらついても上述した作用および効果を得ることができる。

従来構成では、フィードバック電圧は、規定電圧よりも高い電圧領域のみまたは低い電圧領域のみで変化する。これに対し、本手段によるフィードバック電圧は、規定電圧を挟んで低い電圧領域から高い電圧領域までの範囲で変化可能なので、フィードバックアンプの出力可能な電圧範囲を有効に利用できる。これにより、従来構成よりも出力電圧範囲が狭いフィードバックアンプを適用することができる。

請求項２に記載した発明によれば、フィードバックキャパシタは、並列に接続可能な第１フィードバックキャパシタと第２フィードバックキャパシタとから構成される。電圧切替回路は、駆動信号が第１レベルとなる期間において、第１フィードバックキャパシタと第２フィードバックキャパシタとが並列に接続された場合に当該第１、第２フィードバックキャパシタの他端の電圧が上記プリセット電圧に等しくなるように、第１フィードバックキャパシタの他端に第１プリセット電圧を印加するとともに、第２フィードバックキャパシタの他端に第２プリセット電圧を印加する（Reset期間）。駆動信号が第２レベルとなる期間において、第１、第２フィードバックキャパシタを並列に接続してその他端にフィードバック電圧を印加する（ＣＶ２期間）。

本手段によれば、第１、第２フィードバックキャパシタへの電荷設定とその後の並列接続により、第１、第２フィードバックキャパシタの他端に上記プリセット電圧に等しい電圧を生成できる。その結果、上述した作用により、従来構成に比べて第１、第２フィードバックキャパシタの総容量値を小さくすることができる。

請求項４に記載した発明によれば、電圧切替回路は、駆動信号が第１レベルとなる期間において、第１、第２フィードバックキャパシタの他端にそれぞれ第１、第２プリセット電圧を印加する（Reset期間）。その後、第１、第２フィードバックキャパシタを並列に接続してその他端にフィードバック電圧を印加する（ＣＶ１期間）。また、請求項５に記載した発明によれば、電圧切替回路は、駆動信号が第１レベルとなる期間において、フィードバックキャパシタの一端に規定電圧を印加すると共にフィードバックキャパシタの他端の共通接続ノードにプリセット電圧を印加する（Reset期間）。その後、駆動信号が第１レベルとなる期間の後半において、フィードバックキャパシタの一端に印加された規定電圧を遮断すると共にフィードバックキャパシタの他端の共通接続ノードにフィードバック電圧を印加する（ＣＶ１期間）。

ＣＶ１期間はReset期間とＣＶ２期間との間に挿入され、コモンモードフィードバックループが形成される。プリセット電圧は限界電圧と規定電圧との間の電圧であるため、フィードバックアンプは、帰還制御作用を奏するのに十分なゲインを確保できる。その結果、ＣＶ１期間では入力コモンモード電圧が規定電圧に等しく制御され、センスアンプおよびフィードバックアンプが持つオフセット電圧がセンスアンプの出力電圧に現れる。一方、ＣＶ２期間では、上記オフセット電圧とともに、センスキャパシタの静電容量の差に応じた電圧が差動でセンスアンプの出力電圧に現れる。従って、ＣＶ１期間の出力電圧とＣＶ２期間の出力電圧との差分により、アンプのオフセット電圧の影響を受けることなく物理量を検出できる。

請求項６に記載した発明によれば、駆動信号が第２レベルとなる期間におけるフィードバック電圧が、第２レベルから見て第１レベルが存在する電圧方向にフィードバックアンプが出力可能な限界電圧と規定電圧との間の電圧値となるように、フィードバックキャパシタの容量値が設定されている。ＣＶ２期間のフィードバック電圧が限界電圧を超えないので、フィードバックアンプは帰還制御作用を奏するのに十分なゲインを確保でき、入力コモンモード電圧が規定電圧に等しく制御される。また、フィードバックアンプの出力可能な電圧範囲を有効に利用できる。

本発明の第１の実施形態を示す検出回路の構成図 入力コモンモード電圧の制御に係る波形図 本発明の第２の実施形態を示す図１相当図 図２相当図 アンプの入力換算オフセット電圧を等価的に加えた構成図

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。各実施形態は入力コモンモード電圧の制御に係る発明であるため、当該制御に関与しない構成については省略する。

（第１の実施形態）
以下、第１の実施形態について図１および図２を参照しながら説明する。図１に示す全差動型の検出回路１は、静電容量型センサ２に対するＣ−Ｖ変換を実行し、加速度、圧力などの物理量に応じた検出信号を出力する。検出信号からオペアンプのオフセット電圧の影響を除くため、検出回路１の後段には図示しないＣＤＳ（correlated double sampling）回路が接続されている。検出回路１は、電源線３、４を介して与えられる電源電圧ＶDDにより動作する。

静電容量型センサ２は、物理量に応じて静電容量がそれぞれＣｓ＋ΔＣｓ、Ｃｓ−ΔＣｓのように逆相に変化する一対のセンスキャパシタＣｓ、Ｃｓを備えている。これらのセンスキャパシタＣｓ、Ｃｓの一端は互いに接続されて共通端子２ｃとされ、他端はそれぞれ検出端子２ａ、２ｂとされている。検出回路１は、駆動信号生成回路５を備えており、第１レベル（例えば規定電圧Ｖcmの２倍）と第２レベル（例えば０Ｖ）が順次入れ替わる駆動信号Ｖｒを生成して共通端子２ｃに印加する。

検出回路１は、反転入力端子、非反転入力端子がそれぞれ検出端子２ａ、２ｂに接続され、センスキャパシタＣｓの静電容量の差±ΔＣｓに応じた電圧を差動で出力する全差動型のセンスアンプ６を備えている。センスアンプ６の入出力端子間には、静電容量Ｃｆを持つキャパシタＣｆ、Ｃｆが接続されている。このセンスアンプ６の入力コモンモード電圧を規定電圧Ｖcmに等しく制御するため、検出回路１はコモンモード電圧制御回路７を備えている。

規定電圧Ｖcmは、電源電圧ＶDDとグランド電圧０Ｖとの中央値付近の電圧に設定されている。これは、センスキャパシタＣｓの駆動により入力端子のレベルが過渡的に変動する場合に電源電圧の範囲を超えないようにするため、およびオペアンプを用いて規定電圧Ｖcmを生成する場合にオペアンプにとって都合が良い電圧であることによる。センスアンプ６の各入力端子には、規定電圧Ｖcmを印加するためのスイッチ８、９（電圧切替回路相当）が接続されている。キャパシタＣｆ、Ｃｆの各出力側の端子には、センスアンプ６の各出力端子と接続するためのスイッチ１４、１４と、規定電圧Ｖcmを印加するためのスイッチ１５、１５が接続されている。出力コモンモード電圧を規定電圧Ｖcmに制御するコモンモード電圧制御回路は、センスアンプ６に内蔵されている。

コモンモード電圧制御回路７は、フィードバックアンプ１０と、一対のフィードバックキャパシタＣfb、Ｃfbと、スイッチ１１、１２からなる電圧切替回路１３により構成されている。フィードバックアンプ１０は、スイッチトキャパシタ回路の構成を備えており、２つの反転入力端子の平均電圧である入力コモンモード電圧と規定電圧Ｖcmとの差電圧を増幅したフィードバック電圧Ｖamp（＝ゲイン×（規定電圧Ｖcm−入力コモンモード電圧）＋定電圧Ｖｃ）を出力する。以下においては定電圧Ｖｃを規定電圧Ｖcmに等しく設定しているが、これに限られるものではない。

フィードバックキャパシタＣfb、Ｃfbの一端はそれぞれ検出端子２ａ、２ｂに接続されており、他端はノードｎ１に共通に接続されている。ノードｎ１には、スイッチ１１を介してプリセット電圧Ｖresetが印加され、或いはスイッチ１２を介してフィードバック電圧Ｖampが印加されるようになっている。スイッチ８、９、１１、１５はReset信号がＨレベルの期間にオンし、スイッチ１２、１４はReset信号がＬレベル期間にオンする。

次に、センスアンプ６の入力コモンモード電圧の制御に係る作用について説明する。入力コモンモード電圧の制御は、図２に示すように（ａ）Reset期間、（ｂ）ＣＶ１期間、（ｃ）ＣＶ２期間を順次繰り返すことにより行われる。駆動信号Ｖｒは、Reset期間とＣＶ１期間において２Ｖcm（第１レベル）となり、ＣＶ２期間において０Ｖ（第２レベル）となる。Ｖc1はノードｎ１の電圧である。また、以下に説明する計算では、特に断らない限りフィードバックアンプ１０のゲインは無限大と仮定する。

Reset期間では、スイッチ１２、１４がオフし、スイッチ８、９、１１、１５がオンする。これにより、ノードｎ１にプリセット電圧Ｖresetが印加され、駆動信号Ｖｒのレベル反転に対抗するための電荷がフィードバックキャパシタＣfbに設定される。プリセット電圧Ｖresetは、規定電圧Ｖcmに対し第１レベルから見て第２レベルが存在する電圧方向、つまり規定電圧Ｖcmに対し低電圧方向にある電圧である。

次のＣＶ１期間では、スイッチ８、９、１１、１５がオフし、スイッチ１２、１４がオンして、フィードバックキャパシタＣfbを介したコモンモードフィードバックループが形成される。このとき、フィードバックアンプ１０が帰還制御作用を奏するのに十分なゲインを持つことにより、入力コモンモード電圧は規定電圧Ｖcmに等しく制御される。従って、上述したプリセット電圧Ｖresetは、フィードバックアンプ１０が十分なゲインを持ちながら出力可能な下限電圧Ｖminと上記規定電圧Ｖcmとの間の電圧値に設定されている。

後述するように、フィードバックキャパシタＣfbの容量値を減らすには、プリセット電圧Ｖresetはより低い電圧が好ましい。その一方で、プリセット電圧Ｖresetを下限電圧Ｖminに等しく設定すると、フィードバックアンプ１０のゲイン特性のばらつきにより、上述した十分なゲインが得られない虞がある。そこで、実際のプリセット電圧Ｖresetは、フィードバックアンプ１０の下限電圧Ｖminに対しゲインのばらつきに相当するマージンだけ高い電圧値に設定されている。

ＣＶ１期間において、センスアンプ６は、規定電圧Ｖcmにセンスアンプ６とフィードバックアンプ１０のオフセット電圧が加わった電圧を出力する。ＣＤＳ回路は、このときの出力電圧Ｖout+、Ｖout-を保持する。

ＣＶ２期間は、ＣＶ１期間と同じスイッチ状態を維持しており、引き続きコモンモードフィードバックループが形成される。駆動信号Ｖｒが２Ｖcmから０Ｖに低下すると、入力コモンモード電圧が規定電圧Ｖcmに等しくなるようにフィードバック電圧Ｖampが上昇する。このときのフィードバック電圧Ｖampは、規定電圧Ｖcmに対し第２レベルから見て第１レベルが存在する電圧方向、つまり規定電圧Ｖcmに対し高電圧方向にある電圧である。

このとき、Reset期間に設定されたフィードバックキャパシタＣfbの電荷が存在するので、その分だけフィードバック電圧Ｖampの上昇が抑えられる。換言すれば、フィードバックキャパシタＣfbにプリチャージされた電荷の分だけ、入力コモンモード電圧を規定電圧Ｖcmに維持するために必要なフィードバックキャパシタＣfbの容量値を小さくすることができる。

ＣＶ１期間におけるコモンモードの電荷ＱCV1は、センスアンプ６の入力端子を基準にすると（１）式のようになる。
ＱCV1＝Ｃfb（Ｖcm−Ｖreset）−ＣｓＶcm …（１）
ＣＶ２期間におけるコモンモードの電荷ＱCV2は（２）式のようになる。
ＱCV2＝Ｃfb（Ｖcm−Ｖamp）＋ＣｓＶcm …（２）
ＱCV1＝ＱCV2の電荷保存式から（３）式が得られる。
Ｖamp＝Ｖreset＋（２Ｃｓ／Ｃfb）Ｖcm …（３）

（３）式によれば、センスキャパシタＣｓの容量値が大きいほど、またはフィードバックキャパシタＣfbの容量値が小さいほど、ＣＶ２期間に高いフィードバック電圧Ｖampが必要になる。フィードバックアンプ１０は、その出力電圧Ｖampが上限電圧Ｖmaxを超えると、帰還制御作用を奏するのに十分なゲインを確保できなくなる。そこで、フィードバックキャパシタＣfbの容量値は、ＣＶ２期間におけるフィードバック電圧Ｖampが上限電圧Ｖmaxと規定電圧Ｖcmとの間の電圧値、より好ましくは上限電圧Ｖmaxに対しゲインのばらつきに相当するマージンだけ低い電圧値となるように設定されている。

なお、フィードバックアンプ１０は、ゲインが有限であることに起因して（出力電圧Ｖamp−定電圧Ｖｃ）／ゲイン（＝（出力電圧Ｖamp−規定電圧Ｖcm）／ゲイン）の電圧誤差がその入力端子に残存する。このため、ゲインの高いフィードバックアンプ１０を用いるとよい。

以上説明したように、本実施形態の検出回路１は、アクティブタイプのコモンモードフィードバックループの作用により入力コモンモード電圧を規定電圧Ｖcmに等しく制御する。コモンモードフィードバックが存在しない場合には、センスアンプ６の入力端子の寄生容量は、反転側と非反転側とで特性(容量値、温度特性、電圧特性等)が揃っていても温度依存性や電圧依存性を持つため、静電容量型センサ２の駆動量が変化して感度変化を引き起こす。また、反転側と非反転側とで寄生容量にミスマッチが存在すると、入力端子の電荷変動量に差が生じてオフセットが発生する。反転側と非反転側とで寄生容量の温度特性や電圧依存性が異なると、条件に依存して上記ミスマッチの量が変化してオフセットが変動する。検出回路１によれば、コモンモードフィードバックの作用により、上記寄生容量に係る誤差を低減できる。

Reset期間にプリセット電圧Ｖresetを印加してフィードバックキャパシタＣfbをプリチャージしたので、ＣＶ２期間におけるフィードバック電圧Ｖampの上昇が抑えられる。これにより、フィードバックキャパシタＣfbの容量値を小さくすることができる。容量値が小さくなると、検出回路１が実行するＣ−Ｖ変換時のノイズが低減するので、物理量を高精度に検出できる。

また、プリセット電圧Ｖresetを低く設定するほど、同じフィードバックキャパシタＣfbに対し、より大きい容量値を持つセンスキャパシタＣｓからなる静電容量型センサ２に適用可能となる。さらに、プリセット電圧Ｖresetを低く設定すれば、フィードバックキャパシタＣfbとして適用可能な容量値の範囲が広がるので、センスキャパシタＣｓやフィードバックキャパシタＣfbの容量値がばらついても上述した作用および効果を得ることができる。

フィードバック電圧Ｖampは、規定電圧Ｖcmを挟んで低い電圧領域から高い電圧領域の範囲で変化するので、フィードバックアンプ１０の出力可能な電圧範囲を有効に利用できる。これにより、従来構成よりも出力電圧範囲が狭いフィードバックアンプ１０を適用することができる。また、従来構成とは異なりＣＶ１期間とＣＶ２期間に逆相ドライバを使っていないので、フィードバック系が電源線３、４から直接ノイズの影響を受けることがない。

Reset期間とＣＶ２期間との間にＣＶ１期間を設け、アンプ６、１０のオフセット電圧をＣＤＳ回路に出力するように構成したので、ＣＶ１期間とＣＶ２期間の出力電圧の差分に基づいて、アンプ６、１０のオフセット電圧の影響を受けることなく物理量を検出できる。また、検出回路１は、全差動型の構成を備えているので、コモンモードノイズの抑制効果が大きく、チャージインジェクションやクロックフィードスルーのようなエラーを低減でき、出力信号の振幅を増やすことができる。

（第２の実施形態）
次に、第２の実施形態について図３ないし図５を参照しながら説明する。図３に示すように、検出回路２１はコモンモード電圧制御回路２２を備えている。コモンモード電圧制御回路２２は、フィードバックアンプ１０と、一対の第１フィードバックキャパシタＣfb1、Ｃfb1と、一対の第２フィードバックキャパシタＣfb2、Ｃfb2と、スイッチ１１、１２、２４、２５からなる電圧切替回路２３により構成されている。第１フィードバックキャパシタＣfb1、Ｃfb1と第２フィードバックキャパシタＣfb2、Ｃfb2は、図１に示したフィードバックキャパシタＣfb、Ｃfbが２つに分割されたものである。

フィードバックキャパシタＣfb1、Ｃfb1の一端はそれぞれ検出端子２ａ、２ｂに接続されており、他端はノードｎ１に共通に接続されている。フィードバックキャパシタＣfb2、Ｃfb2の一端もそれぞれ検出端子２ａ、２ｂに接続されている。他端は共通に接続されており、スイッチ２４を介して電源線４に接続されるとともに、スイッチ２５を介してノードｎ１に接続される。

ここで、スイッチ２４を介して与えられる電圧は、第１レベル（２Ｖcm）から見て第２レベル（０Ｖ）が存在する電圧側の電源線４の電圧であって、第２プリセット電圧に相当する。また、スイッチ２５がオンすると、第１フィードバックキャパシタＣfb1と第２フィードバックキャパシタＣfb2が並列に接続される。ノードｎ１には、スイッチ１１を介して第１プリセット電圧に相当する規定電圧Ｖcmが印加され、或いはスイッチ１２を介してフィードバック電圧Ｖampが印加されるようになっている。スイッチ８、９、１１、１５、２４はReset信号がＨレベルの期間にオンし、スイッチ１２、１４、２５はReset信号がＬレベル期間にオンする。

次に、本実施形態の作用について説明する。第１の実施形態と同様の作用については説明を省略する。電圧Ｖc2は、フィードバックキャパシタＣfb2の他端側の電圧である。コモンモード電圧制御回路２２は、図４に示すように（ａ）Reset期間、（ｂ）ＣＶ１期間、（ｃ）ＣＶ２期間を順次繰り返す。

Reset期間では、スイッチ２４がオンし、スイッチ２５がオフするので、フィードバックキャパシタＣfb2の他端に０Ｖが印加される。これにより、駆動信号Ｖｒのレベル反転に対抗するための電荷がフィードバックキャパシタＣfb2に設定される。また、スイッチ１１がオンしてフィードバックキャパシタＣfb1の他端に第１プリセット電圧が印加される。ただし、本実施形態では第１プリセット電圧を規定電圧Ｖcmに等しく設定したので、フィードバックキャパシタＣfb1には電荷が設定されない。

ＣＶ１期間とＣＶ２期間では、スイッチ２４がオフし、スイッチ２５がオンするので、検出端子２ａ、２ｂとノードｎ１との間にフィードバックキャパシタＣfb1とＣfb2が並列に接続され、当該並列キャパシタを介したコモンモードフィードバックループが形成される。Reset期間におけるコモンモードの電荷Ｑresetは、センスアンプ６の入力端子を基準にすると（４）式のようになる。
Ｑreset＝Ｃfb2Ｖcm−ＣｓＶcm …（４）
ＣＶ１期間におけるコモンモードの電荷ＱCV1は（５）式のようになる。
ＱCV1＝（Ｃfb1＋Ｃfb2）（Ｖcm−Ｖamp）−ＣｓＶcm …（５）

Ｑreset＝ＱCV1の電荷保存式から（６）式が得られる。（６）式は、フィードバックアンプ１０のゲインが無限大と仮定した場合の結果である。このときのフィードバック電圧Ｖampは、第１の実施形態で説明したように、フィードバックアンプ１０が十分なゲインを持って出力可能な下限電圧Ｖminと規定電圧Ｖcmとの間の電圧である。
Ｖamp＝（Ｃfb1／（Ｃfb1＋Ｃfb2））Ｖcm …（６）

ＣＶ２期間に移行して駆動信号Ｖｒが２Ｖcmから０Ｖに低下すると、入力コモンモード電圧が規定電圧Ｖcmに等しくなるようにフィードバック電圧Ｖampが上昇する。ＣＶ２期間におけるコモンモードの電荷ＱCV2は（７）式のようになる。
ＱCV2＝（Ｃfb1＋Ｃfb2）（Ｖcm−Ｖamp）＋ＣｓＶcm …（７）
ＱCV1＝ＱCV2の電荷保存式から（８）式が得られる。
Ｖamp＝（（Ｃfb1＋２Ｃｓ）／（Ｃfb1＋Ｃfb2））Ｖcm …（８）

この結果を、フィードバックキャパシタＣfb2を備えていない従来構成のフィードバック電圧Ｖampと比較する。Ｃfb2をゼロにすれば（９）式が得られ、本実施形態のＶampが従来構成のＶamp1より低く抑えられることが分かる（Ｖamp＜Ｖamp1）。
Ｖamp1＝（（Ｃfb1＋２Ｃｓ）／Ｃfb1）Ｖcm …（９）

さらに、本実施形態と従来構成とでフィードバックキャパシタの総容量値が等しい条件で比較するため、（９）式のＣfb1をＣfb1＋Ｃfb2とすれば（10）式が得られる。この条件でも、本実施形態のＶampが従来構成のＶamp2より低く抑えられることが分かる（Ｖamp＜Ｖamp2）。
Ｖamp2＝（（Ｃfb1＋Ｃfb2＋２Ｃｓ）／（Ｃfb1＋Ｃfb2））Ｖcm …（10）

これは、Reset期間の初期電荷（＝Ｃfb2Ｖcm）が、駆動信号Ｖｒの変化によりセンスキャパシタＣｓから転送される電荷と相殺するからである。相殺する分だけＣfb1＋Ｃfb2の総容量値は小さくて済む。

本実施形態でも、フィードバックキャパシタＣfb1、Ｃfb2の容量値は、ＣＶ２期間におけるフィードバック電圧Ｖampが上限電圧Ｖmaxと規定電圧Ｖcmとの間の電圧値、より好ましくは上限電圧Ｖmaxに対しマージンだけ低い電圧値となるように設定されている。また（８）式によれば、フィードバックキャパシタＣfb1、Ｃfb2の総容量値が同じ場合、フィードバックキャパシタＣfb2の容量値の比率を高めることにより、フィードバック電圧Ｖampの上昇をより効果的に抑えられる。

続いて、センスアンプ６とフィードバックアンプ１０のオフセット電圧による誤差について説明する。図５（ａ）は、センスアンプ６の入力換算オフセット電圧Ｖoffset,diffを等価的に加えたＣＶ１期間とＣＶ２期間における構成図である。ＣＶ１期間におけるセンスアンプ６の入力電圧Ｖin+、Ｖin-は（11）式、（12）式になり、出力電圧Ｖout+、Ｖout-は（13）式、（14）式になる。

Ｖin+＝Ｖcm＋Ｖoffset,diff／２ …（11）
Ｖin-＝Ｖcm−Ｖoffset,diff／２ …（12）
Ｖout+＝Ｖcm＋（１＋（Ｃｓ＋Ｃfb1＋Ｃfb2）／Ｃｆ）・Ｖoffset,diff／２…（13）
Ｖout-＝Ｖcm−（１＋（Ｃｓ＋Ｃfb1＋Ｃfb2）／Ｃｆ）・Ｖoffset,diff／２…（14）

ＣＶ２期間におけるセンスアンプ６の入力電圧Ｖin+、Ｖin-は（15）式、（16）式になり、出力電圧Ｖout+、Ｖout-は（17）式、（18）式になる。

Ｖin+＝Ｖcm＋Ｖoffset,diff／２ …（15）
Ｖin-＝Ｖcm−Ｖoffset,diff／２ …（16）
Ｖout+＝Ｖcm＋２ΔＣｓＶcm
＋（１＋（Ｃｓ＋Ｃfb1＋Ｃfb2）／Ｃｆ）・Ｖoffset,diff／２…（17）
Ｖout-＝Ｖcm−２ΔＣｓＶcm
−（１＋（Ｃｓ＋Ｃfb1＋Ｃfb2）／Ｃｆ）・Ｖoffset,diff／２…（18）

従って、ＣＶ１期間の出力電圧Ｖout+、Ｖout-とＣＶ２期間に保持した出力電圧Ｖout+、Ｖout-との差分をＣＤＳ回路で算出することにより、センスアンプ６の入力換算オフセット電圧Ｖoffset,diffの影響を受けることなく物理量を検出できる。

図５（ｂ）は、フィードバックアンプ１０の入力換算オフセット電圧Ｖoffset,cmfbを等価的に加えたＣＶ１期間とＣＶ２期間における構成図である。ＣＶ１期間におけるセンスアンプ６の入力電圧Ｖin+、Ｖin-は（19）式、（20）式になり、出力電圧Ｖout+、Ｖout-は（21）式、（22）式になる。

Ｖin+＝Ｖcm＋Ｖoffset,cmfb …（19）
Ｖin-＝Ｖcm＋Ｖoffset,cmfb …（20）
Ｖout+＝Ｖcm−ΔＣｓ／Ｃｆ・Ｖoffset,cmfb …（21）
Ｖout-＝Ｖcm＋ΔＣｓ／Ｃｆ・Ｖoffset,cmfb …（22）

ＣＶ２期間におけるセンスアンプ６の入力電圧Ｖin+、Ｖin-は（23）式、（24）式になり、出力電圧Ｖout+、Ｖout-は（25）式、（26）式になる。

Ｖin+＝Ｖcm＋Ｖoffset,cmfb …（23）
Ｖin-＝Ｖcm＋Ｖoffset,cmfb …（24）
Ｖout+＝Ｖcm＋２ΔＣｓＶcm−ΔＣｓ／Ｃｆ・Ｖoffset,cmfb …（25）
Ｖout-＝Ｖcm−２ΔＣｓＶcm＋ΔＣｓ／Ｃｆ・Ｖoffset,cmfb …（26）

従って、ＣＶ１期間の出力電圧Ｖout+、Ｖout-とＣＶ２期間に保持した出力電圧Ｖout+、Ｖout-との差分をＣＤＳ回路で算出することにより、フィードバックアンプ１０の入力換算オフセット電圧Ｖoffset,cmfbの影響を受けることなく物理量を検出できる。

本実施形態によれば、Reset期間にフィードバックキャパシタＣfb2をプリチャージしたので、その電荷分だけＣＶ２期間におけるフィードバック電圧Ｖampの上昇が抑えられる。これにより、入力コモンモード電圧を規定電圧Ｖcmに維持するために必要なフィードバックキャパシタＣfb1、Ｃfb2の総容量値を小さくすることができ、物理量を高精度に検出できる。

また、本実施形態で用いる第１、第２プリセット電圧は規定電圧Ｖcmと０Ｖのみであるため、第１の実施形態に比べ電源構成を簡易化できる。その他、第１の実施形態と同様の作用および効果が得られる。

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。

第２の実施形態において、Reset期間にフィードバックキャパシタＣfb1の他端に印加する第１プリセット電圧とフィードバックキャパシタＣfb2の他端に印加する第２プリセット電圧は、それぞれ規定電圧Ｖcmと０Ｖに限られない。すなわち、ＣＶ１期間にフィードバックキャパシタＣfb1とフィードバックキャパシタＣfb2とが並列に接続されたときに、ノードｎ１の電圧Ｖc1が第１の実施形態で説明したプリセット電圧Ｖresetに等しくなる電圧であればよい。

各実施形態において、ＣＤＳ回路は必ずしも具備する必要はない。ＣＤＳ回路を用いない場合にはＣＶ１期間は不要である。また、オフセットの補償手段は、後段に設けたＣＤＳ回路に限られない。センスアンプ６自身にオフセットキャンセル機能を付加するなど、他の手段を用いてもよい。ただし、他の手段を用いる場合でもＣＤＳ回路を併用する方が好ましい。

各実施形態は、駆動信号Ｖｒの第１レベルを０Ｖ、第２レベルを２Ｖcmとしても同様に作用する。この場合、規定電圧に対し第１レベルから見て第２レベルが存在する電圧方向とは、規定電圧Ｖcmに対し高電圧方向を意味する。また、駆動信号Ｖｒの第１レベルと第２レベルの値は２Ｖcm、０Ｖに限られず、所望の検出感度を得るために適宜変更可能である。

図面中、１、２１は検出回路、２は静電容量型センサ、３、４は電源線、５は駆動信号生成回路、６はセンスアンプ、７、２２はコモンモード電圧制御回路、１０はフィードバックアンプ、１３、２３は電圧切替回路、Ｃｓはセンスキャパシタ、Ｃfbはフィードバックキャパシタ、Ｃfb1は第１フィードバックキャパシタ、Ｃfb2は第２フィードバックキャパシタである。

Claims (6)

1. 物理量に応じて静電容量の差が変化する一対のセンスキャパシタ（Ｃｓ）を有し、これらセンスキャパシタの一端が互いに接続されて共通端子（２ｃ）とされ、他端がそれぞれ異なる検出端子（２ａ、２ｂ）とされた静電容量型センサ（２）の検出回路であって、
   第１レベルと第２レベルを交互に持つ駆動信号を生成して前記共通端子に印加する駆動信号生成回路（５）と、
   電源用に電源電圧（ＶDD）およびグランド電圧が与えられ、反転入力端子および非反転入力端子がそれぞれ前記各検出端子に接続され、前記センスキャパシタの静電容量の差に応じた電圧を差動で出力する全差動型のセンスアンプ（６）と、
   前記センスアンプの入力コモンモード電圧を、前記センスアンプに与えられる前記電源用の電源電圧（ＶDD）とグランド電圧との間の中央値付近に設定された規定電圧に制御するコモンモード電圧制御回路（７、２２）とを備え、
   前記コモンモード電圧制御回路（７、２２）は、
   前記入力コモンモード電圧と前記規定電圧との差電圧に応じたフィードバック電圧を出力するフィードバックアンプ（１０）と、
   一端がそれぞれ前記各検出端子に接続され、他端が互いに共通のノードに接続された一対のフィードバックキャパシタ（Ｃfb、Ｃfb1、Ｃfb2）と、
   前記駆動信号が前記第１レベルとなる期間において、前記フィードバックキャパシタの一端に前記規定電圧を印加すると共に、前記第１レベルから見て前記第２レベルが存在する電圧方向に前記フィードバックアンプが出力可能な限界電圧と前記規定電圧との間の電圧値を持つプリセット電圧を前記フィードバックキャパシタの他端の共通接続ノードに印加して前記フィードバックキャパシタに電荷を設定し、前記駆動信号が前記第２レベルとなる期間において、前記フィードバックキャパシタの一端に印加された前記規定電圧を遮断すると共に、前記プリセット電圧の印加に替えて、前記フィードバックキャパシタの他端の共通接続ノードに前記フィードバック電圧を印加する電圧切替回路（１３、２３、８、９）とを備えて構成されていることを特徴とする静電容量型センサの検出回路。
2. 物理量に応じて静電容量の差が変化する一対のセンスキャパシタ（Ｃｓ）を有し、これらセンスキャパシタの一端が互いに接続されて共通端子（２ｃ）とされ、他端がそれぞれ異なる検出端子（２ａ、２ｂ）とされた静電容量型センサ（２）の検出回路であって、
   第１レベルと第２レベルを交互に持つ駆動信号を生成して前記共通端子に印加する駆動信号生成回路（５）と、
   電源用に電源電圧（ＶDD）およびグランド電圧が与えられ、反転入力端子および非反転入力端子がそれぞれ前記各検出端子に接続され、前記センスキャパシタの静電容量の差に応じた電圧を差動で出力する全差動型のセンスアンプ（６）と、
   前記センスアンプの入力コモンモード電圧を、前記センスアンプに与えられる前記電源用の電源電圧（ＶDD）とグランド電圧との間の中央値付近に設定された規定電圧に制御するコモンモード電圧制御回路（７、２２）とを備え、
   前記コモンモード電圧制御回路（７、２２）は、
   前記入力コモンモード電圧と前記規定電圧との差電圧に応じたフィードバック電圧を出力するフィードバックアンプ（１０）と、
   一端がそれぞれ前記各検出端子に接続され、他端が互いに接続された一対のフィードバックキャパシタ（Ｃfb、Ｃfb1、Ｃfb2）と、
   前記駆動信号が前記第１レベルとなる期間において、前記第１レベルから見て前記第２レベルが存在する電圧方向に前記フィードバックアンプが出力可能な限界電圧と前記規定電圧との間の電圧値を持つプリセット電圧を前記フィードバックキャパシタの他端に印加して前記フィードバックキャパシタに電荷を設定し、前記駆動信号が前記第２レベルとなる期間において、前記プリセット電圧の印加に替えて、前記フィードバックキャパシタの他端に前記フィードバック電圧を印加する電圧切替回路（１３、２３）とを備え、
   前記フィードバックキャパシタ（Ｃfb）は、並列に接続可能な第１フィードバックキャパシタ（Ｃfb1）と第２フィードバックキャパシタ（Ｃfb2）とから構成され、
   前記電圧切替回路（２３）は、前記駆動信号が前記第１レベルとなる期間において、前記第１フィードバックキャパシタと前記第２フィードバックキャパシタとが並列に接続された場合に当該第１、第２フィードバックキャパシタの他端の電圧が前記プリセット電圧に等しくなるように、前記第１フィードバックキャパシタの他端に第１プリセット電圧を印加するとともに、前記第２フィードバックキャパシタの他端に第２プリセット電圧を印加し、前記駆動信号が前記第２レベルとなる期間において、前記第１、第２フィードバックキャパシタを並列に接続してその他端に前記フィードバック電圧を印加することを特徴とする静電容量型センサの検出回路。
3. 前記第１プリセット電圧は前記規定電圧に等しく、前記第２プリセット電圧は、前記第１レベルから見て前記第２レベルが存在する電圧側の電源線（３、４）の電圧であることを特徴とする請求項２記載の静電容量型センサの検出回路。
4. 前記電圧切替回路（２３）は、前記駆動信号が前記第１レベルとなる期間において、前記第１、第２フィードバックキャパシタの他端にそれぞれ前記第１、第２プリセット電圧を印加した後、前記第１、第２フィードバックキャパシタを並列に接続してその他端に前記フィードバック電圧を印加することを特徴とする請求項２または３記載の静電容量型センサの検出回路。
5. 前記電圧切替回路（１３、８、９）は、前記駆動信号が前記第１レベルとなる期間において、前記フィードバックキャパシタの一端に前記規定電圧を印加すると共に前記フィードバックキャパシタ（Ｃfb）の他端の共通接続ノードに前記プリセット電圧を印加した後、前記駆動信号が前記第１レベルとなる期間の後半に、前記フィードバックキャパシタの一端に印加された前記規定電圧を遮断すると共に前記フィードバックキャパシタの他端の共通接続ノードに前記フィードバック電圧を印加することを特徴とする請求項１記載の静電容量型センサの検出回路。
6. 前記駆動信号が前記第２レベルとなる期間における前記フィードバック電圧が、前記第２レベルから見て前記第１レベルが存在する電圧方向に前記フィードバックアンプが出力可能な限界電圧と前記規定電圧との間の電圧値となるように、前記フィードバックキャパシタの容量値が設定されていることを特徴とする請求項１ないし５の何れかに記載の静電容量型センサの検出回路。

Images