[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2009133660A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2009133660A1
WO2009133660A1 PCT/JP2009/001672 JP2009001672W WO2009133660A1 WO 2009133660 A1 WO2009133660 A1 WO 2009133660A1 JP 2009001672 W JP2009001672 W JP 2009001672W WO 2009133660 A1 WO2009133660 A1 WO 2009133660A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
sustain
display electrode
discharge
electrode pair
Prior art date
Application number
PCT/JP2009/001672
Other languages
English (en)
French (fr)
Inventor
若林俊一
小南智
井土眞澄
新井康弘
松下純子
牧野弘康
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010510023A priority Critical patent/JPWO2009133660A1/ja
Priority to CN200980124027.9A priority patent/CN102077265A/zh
Priority to US12/937,973 priority patent/US20110037792A1/en
Priority to EP09738597A priority patent/EP2282305A4/en
Publication of WO2009133660A1 publication Critical patent/WO2009133660A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Definitions

  • the present invention relates to a plasma display panel driving method and a plasma display device, and particularly to a panel structure having a high definition.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front substrate and a rear substrate that are arranged to face each other.
  • a plurality of pairs of display electrodes composed of scan electrodes and sustain electrodes are formed in parallel on the front substrate, and a plurality of data electrodes are formed in parallel on the back substrate. Then, the front substrate and the rear substrate are disposed opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and a discharge gas is sealed in the internal discharge space.
  • a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
  • a sub-field method is used in which one field is divided into a plurality of luminance-weighted sub-fields and gradation display is performed by combining the sub-fields to emit light.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • initializing discharge is generated, and wall charges necessary for the subsequent address operation are formed.
  • address discharge is selectively generated in the discharge cells in accordance with the image to be displayed to form wall charges.
  • a sustain pulse is alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode to generate a sustain discharge for a time corresponding to the luminance weight and to emit light from the phosphor layer of the corresponding discharge cell. The image is displayed by.
  • an address / maintenance separation method in which an address period and a sustain period are completely separated in time is generally used.
  • ADS method there is no time zone in which the discharge cell that generates the address discharge and the discharge cell that generates the sustain discharge coexist, so the conditions are optimal for the address discharge during the address period and the sustain discharge is optimal during the sustain period.
  • the panel can be driven under various conditions. Therefore, discharge control is relatively simple, and the panel drive margin can be set large.
  • the maintenance period is set in the period excluding the writing period, if the time required for the writing period becomes longer due to the higher definition of the panel, the image quality is ensured while ensuring sufficient luminance. There is a problem that it is difficult to secure a sufficient number of subfields.
  • the display electrode pairs are divided into a plurality of groups so that the writing periods of two or more blocks among the plurality of blocks do not overlap in time.
  • a driving method is disclosed in which the start times of the subfields of each block are set differently.
  • the sustain period of another group can be driven in the write period of a certain group, so that the drive time of one subfield can be shortened, and the subfield set in one field accordingly. You can increase the number.
  • the driving time also depends on various conditions such as the number of blocks, the number of scanning electrodes, the number of subfields, the number of sustain pulses, the time required for address discharge and sustain discharge, and the like.
  • the present invention has been made in view of such problems, and even in an ultra-high-definition panel, the number of subfields required to ensure sufficient image quality can be set within one field. It is another object of the present invention to provide a panel driving method and a panel device capable of ensuring sufficient luminance.
  • the present invention includes a plurality of display electrode pairs each composed of a scan electrode and a sustain electrode and a plurality of data electrodes, and discharges to each of the positions where the display electrode pairs and the data electrodes intersect.
  • a plurality of display electrode pairs are divided into a plurality of display electrode pair groups, and for each display electrode pair group, an address period in which an address discharge is generated in the discharge cell and a sustain discharge in the discharge cell.
  • One field period is divided using a plurality of subfields having a sustain period to be generated, the number of display electrode pair groups is N, and the time required for performing one address operation in the discharge cells of the entire panel is Tw
  • the sustain period time of each subfield in each display electrode pair group is set according to the luminance weight of the subfield within a range of Tw ⁇ (N ⁇ 1) / N or less. It was decided to carry out.
  • the “writing operation” refers to writing by a single scan method in which writing is sequentially performed on a plurality of display electrode pairs existing in the entire panel.
  • the writing periods for each of the plurality of display electrode pair groups do not overlap each other. That is, writing is not performed on two or more display electrode pair groups at the same time.
  • Tw also means “the time required to perform one address operation by the single scan method for the discharge cells of the entire panel”.
  • an initializing period for generating an initializing discharge in each discharge cell is provided at the beginning of one field, and after the sustain period of each subfield of each display electrode pair group, the discharge cells discharged in the sustain period are provided. It is desirable to provide an erasing period for generating an erasing discharge.
  • the address operation is continuously performed in any one of the display electrode pair groups in one field except the initialization period and the erase period of each subfield.
  • the initialization pulse it is preferable to apply the initialization pulse to the scan electrodes constituting the plurality of display electrode pairs in a lump.
  • the maximum voltage of the initialization pulse applied to the scan electrode in the initialization period is twice or more the sustain voltage applied to the plurality of display electrode pairs in the sustain period.
  • the subfield having the smallest luminance weight is arranged last among a plurality of subfields included in one field period.
  • the time of the sustain period of each subfield in each display electrode pair group is set in accordance with the luminance weight within a range of Tw ⁇ (N ⁇ 1) / N or less.
  • the address operation can be continuously performed in any one of the display electrode pair groups.
  • N is an integer of 2 or more, but the larger the N is, the larger the duration of the maintenance period can be set.
  • an initializing period for generating an initializing discharge in each discharge cell is provided at the beginning of one field, and after the sustain period of each subfield of each display electrode pair group, If an erasing period for generating an erasing discharge is provided, the time of the initializing period in one field can be shortened compared with the case where an initializing period is provided for each subfield. Contributes to increasing the number of subfields.
  • the highest voltage of the initialization pulse can be set high by applying the initialization pulse to the scan electrodes constituting the plurality of display electrode pairs at once.
  • the initialization pulse applied to the scan electrodes in the initialization period is set to be at least twice the sustain voltage applied to the plurality of display electrode pairs in the sustain period, the initialization pulse is applied to each subfield. Even if it is not applied, the state of each discharge cell can be initialized only by providing an erasing period after the sustain period.
  • the time length of the last subfield can be shortened by placing the subfield having the smallest luminance weight among the plurality of subfields included in one field period. This contributes to increasing the number of subfields to be set.
  • the present invention is particularly effective for a high-definition panel.
  • FIG. 2 is an exploded perspective view showing a structure of a panel used in Embodiment 1.
  • FIG. It is an electrode array figure of the panel. It is a time chart explaining allocation of a writing period and a sustain period for each of N display electrode pair groups.
  • 4 is a diagram for explaining a driving method and a method for setting the number of display electrode pairs according to the first embodiment.
  • FIG. It is a figure which shows the drive voltage waveform applied to each electrode of the panel concerning Embodiment 1.
  • It is a schematic diagram which shows the subfield structure of the drive voltage waveform concerning embodiment.
  • FIG. 1 is a circuit block diagram of a plasma display device according to a first exemplary embodiment; It is a circuit diagram of the scan electrode drive circuit of the plasma display device. It is a circuit diagram of the sustain electrode drive circuit of the plasma display device.
  • 6 is an electrode array diagram of a panel used in Embodiment 2.
  • FIG. FIG. 6 is a schematic diagram showing a subfield configuration of a drive voltage waveform according to the second exemplary embodiment.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 used in the first exemplary embodiment.
  • a plurality of display electrode pairs 24 composed of scanning electrodes 22 and sustaining electrodes 23 are formed.
  • the scan electrode 22 has a wide transparent electrode 22a. It has a wide transparent electrode 23a.
  • Narrow bus electrodes 22b and 23b are stacked at positions far from the discharge gap on the transparent electrodes 22a and 23a.
  • black stripes 29 for blocking light are provided.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22, the sustain electrode 23, and the black stripe 29, and a protective layer 26 is formed on the dielectric layer 25.
  • a plurality of data electrodes 32 are formed on the rear substrate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits red, green, and blue light is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect each other with a minute discharge space interposed therebetween, and the outer periphery thereof is sealed with a sealing material such as glass frit.
  • a sealing material such as glass frit.
  • a mixed gas of neon and xenon is enclosed as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and a discharge cell is formed at each position where the display electrode pair 24 and the data electrode 32 intersect. These discharge cells discharge and emit light to display an image.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 used in the first exemplary embodiment.
  • M data electrodes D1 to Dm (data electrode 32 in FIG. 1) long in the column direction are arranged.
  • M ⁇ n are formed.
  • the 2160 display electrode pairs of the n scan electrodes SC1 to SC2160 and the n sustain electrodes SU1 to SU2160 are divided into a plurality (N) of display electrode pair groups. There are (n / N) pairs of display electrodes.
  • N is a natural number of 2 or more, and points to be considered in setting will be described later.
  • This panel 10 is driven by a single scan method in which writing is sequentially performed on 2160 lines, and each of the display electrode pair groups of the N display electrode pair groups is not overlapped in time.
  • the display electrode pair group subfields are set by shifting the start time of the subfield in the same manner as the driving method disclosed in Patent Document 1, but is necessary for performing one address operation in the discharge cells of the entire panel.
  • Time is set to Tw
  • the time of the sustain period of each subfield in each display electrode pair group is set in accordance with the luminance weight of the subfield within a range of Tw ⁇ (N ⁇ 1) / N or less.
  • Tw ⁇ (N ⁇ 1) / N the difference is that the duration of the maintenance period is set so as to satisfy the inequality Ts ⁇ Tw ⁇ (N ⁇ 1) / N.
  • Ts is the time allocated to the sustain period of the subfield with the largest luminance weight).
  • a write period is assigned to each display electrode pair group so that a write operation is performed continuously over N groups, excluding the initialization period, within the entire time of one field. be able to.
  • SF1 is written to the first group, from time t2 to time t3, SF1 is written to the second group, and from time tN to time tN + 1, the Nth group is written. On the other hand, SF1 is written.
  • SF1 is written to the first group
  • time tN + 2 to time tN + 3 SF2 is written to the second group.
  • SF2 is written to the Nth group.
  • SF3 is written at a fixed time Tw / N (time t2N + 1 to time t3N + 1).
  • writing of the Kth subfield SFK is also performed at a fixed time Tw / N (time t (K-1) N + 1 to time tKN + 1).
  • the time for performing one write operation is Tw / N
  • the time length of one subfield is the fixed time Tw.
  • the driving method of the panel 10 and the number N of the display electrode pair groups and the time Ts allocated to the sustain period of the subfield with the largest luminance weight satisfy Ts ⁇ Tw ⁇ (N ⁇ 1) / N, they are continuous.
  • a write operation can be performed, and a maximum number of subfields can be set within one field period.
  • N ⁇ Tw / (Tw ⁇ Ts) is obtained by modifying the above inequalities. From this inequality, it can be considered that the number N of display electrode pair groups may be set to Tw / (Tw ⁇ Ts) or more in order to enable continuous writing.
  • Tw ⁇ (N ⁇ 1) / N increases and approaches Tw.
  • N 2Tw
  • N 3, Tw2 / 3
  • N 4, asymptotically Tw3 / 4 and Tw To increase.
  • the maximum time Ts assigned to the sustain period can be set larger.
  • the rate of increase in Ts with respect to the increase in N decreases. Is considered appropriate.
  • FIG. 4 is a diagram for explaining a panel driving method and a method of setting the number of display electrode pair groups according to the first embodiment, and shows a driving voltage waveform in one field period applied to scan electrodes SC1 to SC2160 of panel 10. Is schematically shown. 4 (a) to 4 (d), the vertical axis represents scan electrodes SC1 to SC2160, and the horizontal axis represents time. The timing for performing the write operation is indicated by a solid line, and the timing of the sustain period and the erase period is indicated by hatching.
  • the time for one field period is 16.7 ms and the time required for the write operation per scan electrode is 0.7 ⁇ s, the number of scan electrodes is 2160.
  • the display electrode pair located in the upper half of the panel is defined as the first display electrode pair group and the display electrode pair located in the lower half of the panel.
  • a second display electrode pair group 1080 scan electrodes SC1 to SC1080 and 1080 sustain electrodes SU1 to SU1080 belong to the first display electrode pair group, and 1080 scan electrodes SC1081 to SC2160 and 1080 sustain electrodes SU1081 to SU2160 are the second display electrodes. It belongs to the display electrode pair group.
  • an initializing period for generating initializing discharges simultaneously in the discharge cells of the entire panel is provided.
  • the time required for the initialization period is 500 ⁇ s.
  • the time Tw required to sequentially apply the scan pulses to the scan electrodes SC1 to SC2160 is estimated. At this time, it is desirable to apply the scan pulse as short as possible and continuously as long as possible so that the address operation is continuously performed.
  • the time required for the erasing period is very small, if this is ignored and estimated, the time for one field period (16.7 ms) is subtracted from the time for the initialization period (0.5 ms), and writing is performed for all the scan electrodes.
  • the display electrode pairs are divided into two display electrode pair groups as shown in FIG. Then, as shown in FIG. 4D, a sustain period for applying a sustain pulse is provided after writing of the scan electrodes belonging to each group.
  • sustain pulses of “60”, “44”, “30”, “18”, “11”, “6”, “3”, “2”, “1”, “1” are applied. It shall be applied.
  • the time allocated to the sustain period in the subfield “60” having the largest luminance weight is 600 ⁇ s.
  • the number N of display electrode pair groups of panel 10 and the time setting of subfields in each display electrode pair group can be performed.
  • the erasing period is ignored, but it is desirable to set so that no writing operation is performed when any of the display electrode pair groups is in the erasing period. This is not only for erasing the wall voltage in the erasing period, but also for adjusting the wall voltage on the data electrode in preparation for the writing operation in the next writing period, so the voltage of the data electrode is fixed in the erasing period. It is desirable to keep it.
  • FIG. 5 is a diagram illustrating a driving voltage waveform applied to each electrode of the panel 10.
  • an initializing period in which initializing discharges are simultaneously generated in all the discharge cells is provided at the beginning of one field, and after the sustain period of each subfield of each display electrode pair group, An erasing period for generating an erasing discharge is provided for the discharge cells discharged in the sustain period.
  • FIG. 5 shows the initialization period, the writing periods of SF1 to SF2 and SF3 for the first display electrode pair group, and SF1 to SF2 for the second display electrode pair group.
  • 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SU2160, respectively, and the scan electrodes SC1 to SC2160 have a voltage lower than the discharge start voltage with respect to the sustain electrodes SU1 to SU2160.
  • a ramp waveform voltage that gradually rises from Vi1 toward voltage Vi2 that exceeds the discharge start voltage is applied.
  • the maximum voltage V12 applied to the scan electrode during the initialization period is preferably set to be not less than twice the sustain voltage Vs (400V or more). While this ramp waveform voltage rises, a weak initializing discharge is generated between scan electrodes SC1 to SC2160, sustain electrodes SU1 to SU2160, and data electrodes D1 to Dm.
  • Negative wall voltage is accumulated on scan electrodes SC1 to SC2160, and positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SU2160.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • positive voltage Ve1 is applied to sustain electrodes SU1 to SU2160, and scan electrodes SC1 to SC2160 have a voltage Vi3 that is lower than or equal to the discharge start voltage with respect to sustain electrodes SU1 to SU2160, to voltage Vi4 that exceeds the discharge start voltage.
  • a ramp waveform voltage that gradually falls toward is applied.
  • a weak initializing discharge is generated between scan electrodes SC1 to SC2160, sustain electrodes SU1 to SU2160, and data electrodes D1 to Dm.
  • the initialization discharge is performed on all the discharge cells, and the initialization is completed.
  • This writing is performed by a single scan method, and writing is sequentially performed on 2160 lines as follows.
  • the positive voltage Ve2 is applied to the sustain electrodes SU1 to SU2160.
  • a discharge starts between data electrode Dk and scan electrode SC1, progresses to a discharge between sustain electrode SU1 and scan electrode SC1, and an address discharge is generated.
  • a positive wall voltage is accumulated on scan electrode SC1
  • a negative wall voltage is accumulated on sustain electrode SU1
  • a negative wall voltage is also accumulated on data electrode Dk.
  • an address operation is performed in which an address discharge is generated in the discharge cell to be lit in the first line and a wall voltage is accumulated on each electrode.
  • the voltage at the intersection of the data electrodes D1 to Dm to which the address pulse voltage Vd is not applied and the scan electrode SC1 does not exceed the discharge start voltage, so that address discharge does not occur.
  • a scan pulse is applied to the scan electrode SC2 of the second line, and an address pulse is applied to the data electrode Dk corresponding to the discharge cell to emit light. Then, an address discharge is generated in the discharge cells in the second line to which the scan pulse and the address pulse are simultaneously applied, and an address operation is performed.
  • the above address operation is repeated until the discharge cell on the 1080th line, and an address discharge is selectively generated in the discharge cells to emit light to form wall charges.
  • the voltage Vc is applied to the scan electrodes SC1081 to SC2060 belonging to the second display electrode pair group, and the voltage Ve is applied to the sustain electrodes SU1081 to SU2060, which is a rest period in which no discharge occurs.
  • the positive voltage Ve2 is applied to the sustain electrodes SU1 to SU2160.
  • a scan pulse is applied to scan electrode SC1082, and an address pulse is applied to data electrode Dk corresponding to the discharge cell to emit light. Then, the address discharge is generated in the discharge cell of the 1082th line to which the scan pulse voltage Va and the address pulse voltage Vd are simultaneously applied.
  • the above addressing operation is repeated until reaching the discharge cell on the 2160th line, and an address discharge is selectively generated in the discharge cells to emit light to form wall charges.
  • This period is the sustain period of SF1 for the first display electrode pair group. That is, scan cells SC1 to SC1080 and sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group are alternately applied with sustain pulses of “60” to cause discharge cells that have undergone address discharge to emit light.
  • a sustain pulse having a positive voltage Vs is applied to scan electrodes SC1 to SC1080, and 0 (V) is applied to sustain electrodes SU1 to SU1080.
  • the voltage difference between scan electrode SCi and sustain electrode SUi is the sustain pulse voltage Vs, and the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi is added.
  • the discharge start voltage is exceeded.
  • a sustain discharge is generated between scan electrode SCi and sustain electrode SUi, and phosphor layer 35 emits light by the ultraviolet rays generated at this time.
  • 0 (V) is applied to scan electrodes SC1 to SC1080, and a sustain pulse is applied to sustain electrodes SU1 to SU1080.
  • the voltage difference between the sustain electrode SUi and the scan electrode SCi exceeds the discharge start voltage, so that the sustain discharge occurs again between the sustain electrode SUi and the scan electrode SCi, and the sustain cell is maintained.
  • Negative wall voltage is accumulated on electrode SUi, and positive wall voltage is accumulated on scan electrode SCi.
  • sustain pulses are alternately applied to scan electrodes SC1 to SC1080 and sustain electrodes SU1 to SU1080, and a potential difference is applied between the electrodes of the display electrode pair, thereby maintaining the discharge cells in which the address discharge is generated in the address period. Discharging continues and the discharge cell emits light.
  • a so-called narrow pulse voltage difference is applied between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and scan electrode SCi and sustain electrode are maintained while leaving a positive wall voltage on data electrode Dk.
  • the wall voltage on the electrode SUi is erased.
  • the positive voltage Ve2 is applied to the sustain electrodes SU1 to SU2160.
  • scan pulses SC1 to SC1080 are sequentially applied to scan electrodes SC1 to SC1080 belonging to the first display electrode pair group, and an address pulse is applied to data electrode Dk.
  • An address operation is performed in the discharge cells on the 1st to 1080th lines.
  • This period is the sustain period of SF1 for the second display electrode pair group. That is, the sustain electrodes of “60” are alternately applied to scan electrodes SC1081 to SC2160 and sustain electrodes SU1081 to SU2160 belonging to the second display electrode pair group to cause the discharge cells that have undergone the address discharge to emit light.
  • a narrow pulse voltage difference is applied between scan electrodes SC1081 to SC2160 and sustain electrodes SU1081 to SU2160, leaving a positive wall voltage on data electrode Dk.
  • the wall voltages on scan electrode SCi and sustain electrode SUi are erased.
  • the SF2 address period for the second display electrode pair group the SF3 address period for the first display electrode pair group,..., The SF10 address period for the second display electrode pair group, and so on.
  • one field ends after the sustain period and erase period of SF10 for the second display electrode pair group.
  • the time of the sustain period of each subfield in each display electrode pair group is within the range of Tw ⁇ (N ⁇ 1) / N or less. Since it is set according to the weight, the scan pulse and the address pulse can be arranged so that the address operation is continuously performed in any one of the display electrode pair groups after the initialization period. As a result, 10 subfields within one field period, that is, the maximum number of subfields that can be set within one field period can be set.
  • the time Tw required to perform the write operation once for all the scan electrodes is short, so that it can be set within Tw ⁇ (N ⁇ 1) / N or less in each subfield.
  • Tw ⁇ (N ⁇ 1) / N or less in each subfield.
  • the driving method of this embodiment is particularly useful when driving a high-definition panel.
  • an initializing period for generating initializing discharges simultaneously in all discharge cells is provided at the beginning of one field, and an initializing period is provided for each subfield.
  • the time of the initialization period in one field can be greatly shortened, which contributes to the increase in the number of subfields provided in one field.
  • an all-cell initialization pulse having a high voltage as described above (more than twice the sustain voltage Vs), particularly an all-cell initialization pulse having a ramp waveform as shown in FIG. 5, is applied at the beginning of one field.
  • the wall charge of each discharge cell can be sufficiently controlled by applying the erase pulse without applying the initialization pulse for each subfield.
  • one field is finally finished in the sustain period and the erase period for the second display electrode pair group. Therefore, if the subfield having the smallest luminance weight is arranged in the last subfield as in the example shown in FIG. 4, the driving time can be shortened.
  • ⁇ Thus reducing the drive time in the last subfield in this way contributes to increasing the number of subfields provided in one field.
  • the erase operation is performed by giving a narrow pulse-shaped voltage difference between the scan electrode and the sustain electrode in the erase period, and even if any display electrode pair group is in the erase period, Although the subfield configuration and the number of display electrode pair groups were set ignoring the time required for the erasing period for performing the writing operation, a certain amount of time is required to perform the erasing operation. When such a display electrode pair group is in an erasing period, it is desirable to set the display electrode pair group in consideration of not performing an address operation.
  • FIG. 6 is a diagram showing variations in the driving voltage waveform applied to each electrode during the erasing period.
  • the drive voltage waveform shown in FIG. 6A is obtained by applying a ramp waveform voltage that gradually falls after giving a narrow pulse-shaped voltage difference between the scan electrode SCi and the sustain electrode SUi in the erase period. Apply to SCi.
  • this driving waveform although the time required for the erasing period increases, the wall voltage on each electrode can be controlled with high accuracy.
  • the ramp waveform voltage that gradually rises is applied to the scan electrode SCi in the erasing period
  • the ramp waveform voltage that gradually falls is applied to the scan electrode SCi.
  • the wall voltage on each electrode can be accurately controlled although the time required for the erasing period is further increased.
  • FIG. 7 is a schematic diagram showing the subfield configuration of the drive voltage waveform, where the vertical axis shows scan electrodes SC1 to SC2160, and the horizontal axis shows time. The timing for performing the write operation is indicated by a solid line, and the timing of the sustain period and the erase period is indicated by hatching.
  • FIG. 7A shows a driving voltage waveform when an erasing period is provided immediately after the sustain period. When the first display electrode pair group is in the erasing period, the write operation of the second display electrode pair group is performed. Without this, when the second display electrode pair group is in the erasing period, the address operation of the first display electrode pair group is not performed.
  • FIG. 7 shows a driving voltage waveform when an erasing period is provided immediately after the sustain period.
  • FIG. 7B shows a driving voltage waveform when an erasing period of the previous subfield is provided immediately before the writing period.
  • the subfield configuration and the number N of display electrode pairs can be set in consideration of the time required for the erase period. Good.
  • FIG. 8 is a circuit block diagram of the plasma display device 100.
  • the plasma display device 100 includes a panel 10, an image signal processing circuit 41, a data electrode drive circuit 42, scan electrode drive circuits 43a and 43b, sustain electrode drive circuits 44a and 44b, a timing generation circuit 45, and power supplies necessary for each circuit block.
  • a power supply circuit (not shown) for supplying is provided.
  • the image signal processing circuit 41 converts the image signal into image data indicating light emission / non-light emission for each subfield.
  • the data electrode drive circuit 42 includes m switches for applying the write pulse voltage Vd or 0 (V) to each of the m data electrodes D1 to Dm.
  • the image data output from the image signal processing circuit 41 is converted into address pulses corresponding to the data electrodes D1 to Dm and applied to the data electrodes D1 to Dm.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit based on the horizontal synchronization signal and the vertical synchronization signal and supplies them to each circuit.
  • the timing generation circuit 45 generates a field start signal when a predetermined time has elapsed from the vertical synchronization signal V, and uses this field start signal as a starting point to instruct the start of the initialization period, address period, and sustain period of each subfield. Generate a signal. Further, by counting the clocks starting from the timing signal instructing the start of each period, a timing signal instructing the timing of pulse generation to each of the drive circuits 42, 43a, 43b, 44a, and 44b is generated, and each drive Output to the circuit.
  • Scan electrode drive circuit 43a drives scan electrodes SC1 to SC1080 based on the timing signal
  • scan electrode drive circuit 43b drives scan electrodes SC1081 to SC2160 based on the timing signal
  • Sustain electrode drive circuit 44a drives sustain electrodes SU1 to SU1080 based on the timing signal
  • sustain electrode drive circuit 44b drives sustain electrodes SU1081 to SU2160 based on the timing signal.
  • FIG. 9 is a circuit diagram of the scan electrode drive circuit 43a of the plasma display device 100.
  • Scan electrode drive circuit 43 a includes sustain pulse generation circuit 50, initialization waveform generation circuit 60, and scan pulse generation circuit 70.
  • Sustain pulse generation circuit 50 includes a power recovery capacitor C51, switching elements Q51 and Q52, backflow prevention diodes D51 and D52, and a resonance inductor L51 that constitute a power recovery unit, and further configures a voltage clamp unit. Switching elements Q55 and Q56. Then, a sustain pulse is applied to scan electrodes SC1 to SC1080.
  • the interelectrode capacitance between the display electrodes and the inductor L51 are LC-resonated to perform the rising and falling operations of the sustain pulse.
  • the electric charge stored in the power recovery capacitor C51 is transferred to the interelectrode capacitance via the switching element Q51, the diode D51, and the inductor L51.
  • the sustain pulse falls, the electric charge stored in the interelectrode capacitance is returned to the power recovery capacitor C51 via the inductor L51, the diode D52, and the switching element Q52.
  • the power recovery capacitor C51 has a sufficiently large capacity compared to the capacity between the electrodes, and is charged to about Vs / 2, which is half of the voltage Vs, so as to serve as a power source for the power recovery unit.
  • the display electrode is connected to the power source via the switching element Q55 and clamped to the voltage Vs, or the display electrode is grounded via the switching element Q56 and clamped to 0 (V). Accordingly, the impedance at the time of voltage application by the voltage clamp portion is small, and a large discharge current due to strong sustain discharge can be stably passed.
  • sustain pulse generating circuit 50 applies sustain pulses to scan electrodes SC1 to SC1080 by controlling switching elements Q51, Q52, Q55, and Q56.
  • switching elements can be configured using generally known elements such as MOSFETs and IGBTs.
  • the initialization waveform generating circuit 60 includes a Miller integration circuit 61 for applying a slowly rising ramp waveform voltage to the scan electrodes SC1 to SC1080 during the initialization period, and a Miller integration for applying a slowly falling ramp waveform voltage.
  • Circuit 62 Here, switching elements Q63 and Q64 are separation switches, and are provided to prevent current from flowing backward through the parasitic diodes of the switching elements constituting sustain pulse generation circuit 50 and initialization waveform generation circuit 60. .
  • an initialization pulse having a maximum voltage of 400 V or more can be applied to the scan electrodes SC1 to SC1080 at once.
  • Scan pulse generating circuit 70 includes switching elements Q71H1 and Q71L1 for applying scan voltage Va to scan electrode SC1 as necessary, switching elements Q71H2 and Q71L2 for applying to scan electrode SC2,. Switching elements Q71H1080 and Q71L1080 for applying to electrode SC1080 are included. Scan voltage Va is sequentially applied to scan electrodes SC1 to SC1080 at the timing described above.
  • FIG. 10 is a circuit diagram of the sustain electrode drive circuit 44a in the plasma display device 100.
  • FIG. Sustain electrode drive circuit 44 a includes sustain pulse generation circuit 80 and constant voltage generation circuit 90.
  • Sustain pulse generation circuit 80 has the same configuration as sustain pulse generation circuit 50, and includes a power recovery capacitor C81, switching elements Q81 and Q82, backflow prevention diodes D81 and D82, and a resonance circuit that form a power recovery unit. It has an inductor L81, and further has switching elements Q85 and Q86 that constitute a voltage clamp portion. Then, a sustain pulse is applied to sustain electrodes SU1 to SU1080.
  • the constant voltage generation circuit 90 includes a switching element Q91 and a backflow prevention diode D91, and applies a positive voltage Ve1 to the sustain electrodes SU1 to SU1080 in the initialization period.
  • switching element Q92 and backflow preventing diode D92 are provided, and positive voltage Ve1 is applied to sustain electrodes SU1 to SU1080 in the address period.
  • Scan electrode drive circuit 43b has the same configuration as scan electrode drive circuit 43a, and sustain electrode drive circuit 44b has the same configuration as sustain electrode drive circuit 44a.
  • the writing drive is performed by the single scan method, and the time of one field period is set to 16.7 ms. Further, the time required for the initialization period is 500 ⁇ s, and the time required for the write operation per one scan electrode is 0.7 ⁇ s. The time Tw required to perform the address operation once for all the scan electrodes is 1512 ⁇ s, and 10 subfields can be secured in one field by performing the address operation continuously, similarly to the first embodiment. It is.
  • the number of sustain pulses to be applied is “110”, “81”, “55”, “33”, “20”, “11”, “6”, “4”. ”,“ 2 ”, and“ 1 ”.
  • the number N of display electrode pair groups is set to four.
  • FIG. 11 is an electrode array diagram of the panel 10 according to the second exemplary embodiment.
  • the panel is divided into four display electrode pair groups by vertically dividing the panel into a first display electrode pair group, a second display electrode pair group, and a third display in order from the display electrode pair located at the top of the panel.
  • An electrode pair group and a fourth display electrode pair group are provided.
  • scan electrodes SC1 to SC540 and sustain electrodes SU1 to SU540 belong to the first display electrode pair group
  • scan electrodes SC541 to SC1080 and sustain electrodes SU541 to SU1080 belong to the second display electrode pair group
  • scan electrodes SC1081 to SC1081 SC1620 and sustain electrodes SU1081 to SU1620 belong to the third display electrode pair group
  • scan electrodes SC1621 to SC2160 and sustain electrodes SU1621 to SU2160 belong to the fourth display electrode pair group.
  • FIG. 12 is a schematic diagram showing a subfield configuration of the drive voltage waveform according to the second embodiment, where the vertical axis shows the scan electrodes SC1 to SC2160, and the horizontal axis shows time.
  • the timing for performing the write operation is indicated by a solid line, and the timing of the sustain period and the erase period is indicated by hatching.
  • the number N of display electrode pairs is increased, and the value of Tw ⁇ (N ⁇ 1) / N is large. Therefore, the time Ts that can be allocated to the maintenance period is increased accordingly.
  • the number of sustain pulses applied to the display electrode pair during the sustain period can be increased, and the light emission luminance of the panel can be increased.
  • the erase period is provided immediately before the write period of the next subfield. Then, driving is performed so that the address operation is continuously performed in any one of the display electrode pair groups in the field period excluding the initialization period and the respective erasing periods. In addition, a period in which no discharge is generated is provided between the address period and the sustain period so that the sustain period ends immediately before the erase period. As described above, by providing the erase period immediately after the sustain period, the erase discharge can be performed using the priming generated by the sustain discharge, and a stable erase operation can be performed.
  • the specific numerical values used in the first and second embodiments are merely examples, and are appropriately set to optimum values in accordance with the panel characteristics, the plasma display device specifications, and the like. It is desirable.
  • an ultra-high-definition panel having 2160 lines or more can be driven by a single scan method, and can have a sufficient number of subfields for ensuring image quality, and can be driven with sufficient luminance. Therefore, it is useful for driving a high-definition plasma display device with high brightness.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　超高精細度パネルであっても、画質を確保するのに十分なサブフィールド数を確保することができ、十分な輝度で表示できるＰＤＰの駆動方法およびＰＤＰ装置を提供することを目的とする。 　そのため、１フィールド期間を、書込み期間と維持期間とを有する複数のサブフィールドに分割する。複数の表示電極対を複数Ｎ個の表示電極対グループに分け、表示電極対グループ毎にサブフィールドの開始タイミングを設定する。ここで、パネル全体の放電セルで１回の書込み動作を行うために必要な時間をＴｗとするとき、それぞれの表示電極対グループの各サブフィールドの維持期間の時間長さがＴｗ×（Ｎ－１）／Ｎを超えないように設定する。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
　本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関し、特にパネル構造が高精細なものに関する。
　プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。
　前面基板には走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面基板にはデータ電極が平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
　パネルを駆動する方法としては、１フィールドを、輝度重み付けされた複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を形成する。書込み期間では、表示する画像に応じて選択的に放電セルで書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加して輝度重みに応じた時間だけ維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
　サブフィールド法の中でも、書込み期間と維持期間とを時間的に完全に分離した、書込み・維持分離方式（ＡＤＳ方式）が一般的に用いられている。ＡＤＳ方式は、書込み放電を発生させる放電セルと維持放電を発生させる放電セルとが共存する時間帯が存在しないので、書込み期間には書込み放電に最適な条件で、維持期間には維持放電に最適な条件でパネルを駆動することができる。そのため放電制御が比較的簡単であり、またパネルの駆動マージンも大きく設定することができる。
　その反面、ＡＤＳ方式では、書込み期間を除く期間に維持期間を設定するため、パネルの高精細度化等に伴って書込み期間に要する時間が長くなると、十分な輝度を確保しながら、画質を確保する上で十分なサブフィールド数を確保することが難しくなるという問題があった。
　このような問題を解決するために、例えば、特許文献１には、表示電極対を複数のグループに分け、複数のブロックのうち２つ以上のブロックの書込み期間が時間的に重ならないように、それぞれのブロックのサブフィールドの開始時間をずらして設定した駆動方法が開示されている。
　この駆動方法によれば、あるグループの書き込み期間に他のグループの維持期間を重ねて駆動することができるので、１サブフィールドの駆動時間を短縮でき、その分、１フィールド内に設定するサブフィールド数を増やすことができる。
特開２００５－１５７３３８号公報
　しかしながら、特許文献１にも記載されているように、駆動時間は、ブロックの数、走査電極数、サブフィールド数、維持パルス数、書込み放電および維持放電に要する時間等の諸条件にも依存しており、単に２つ以上のブロックの書込み期間が時間的に重ならないようにサブフィールドの開始時間をずらすだけでは、必ずしも十分なサブフィールド数を確保できるとはいえない。
　また、パネルにおいて、更なる高精細度化が進められており、例えば２１６０ラインあるいは４３２０ラインといった超高精細度のパネルを駆動する方法が望まれているが、高精細度化に伴って書込み期間に要する時間が長くなるので、十分な輝度を確保しながら、サブフィールド数を十分に確保することが難しくなっている。
　本発明は、このような課題に鑑みてなされたものであり、超高精細度パネルであっても、十分な画質を確保するのに必要なサブフィールド数を１フィールド内に設定することができ、且つ十分な輝度を確保できるパネルの駆動方法およびパネル装置を提供することを目的とする。
　上記目的を達成するために本発明は、走査電極と維持電極とで構成された表示電極対を複数備えるとともに複数のデータ電極を備え、表示電極対とデータ電極とが交差する位置のそれぞれに放電セルを構成したパネルを駆動する上で、複数の表示電極対を複数の表示電極対グループに分け、表示電極対グループ毎に、放電セルで書込み放電を発生させる書込み期間と放電セルで維持放電を発生させる維持期間とを有する複数のサブフィールドを用いて１フィールド期間を分割し、表示電極対グループの数をＮ、パネル全体の放電セルで１回の書込み動作を行うために必要な時間をＴｗ、各表示電極対グループにおける各サブフィールドの維持期間の時間を、Ｔｗ×（Ｎ－１）／Ｎ以下の範囲でサブフィールドの輝度重みに応じて設定した駆動を行うこととした。
　ここで、上記「書込み動作」は、パネル全体に存在する複数の表示電極対に対して順次書き込みを行うシングルスキャン方式による書き込みを指すこととする。このシングルスキャン方式では、複数の表示電極対グループの各々に対する書き込み期間は互いに重なることがない。すなわち同時に２つ以上の表示電極対グループに対して書き込みは行わない。
　上記Ｔｗも「パネル全体の放電セルに対して、シングルスキャン方式によって１回の書込み動作を行うために必要な時間」を意味する。
　上記発明において、１フィールドの最初に各放電セルで初期化放電を発生させる初期化期間を設け、且つ各表示電極対グループの各サブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けることが望ましい。
　そして、１フィールドの中で、初期化期間および各サブフィールドの消去期間を除く期間に、いずれかの表示電極対グループで連続して書込み動作が行われるようにすることが好ましい。
　ここで、上記初期化期間において、複数の表示電極対を構成する各走査電極に対して、一括して初期化パルスを印加することが好ましい。
　また、初期化期間に走査電極に印加する初期化パルスの最高電圧は、維持期間に複数の表示電極対に印加する維持電圧の２倍以上であることが好ましい。
　また、１フィールド期間に含まれる複数のサブフィールドの中で、輝度重みの最も小さいサブフィールドを最後に配置することが好ましい。
　上記本発明によれば、各表示電極対グループにおける各サブフィールドの維持期間の時間が、Ｔｗ×（Ｎ－１）／Ｎ以下の範囲内で輝度重みに応じて設定されているので、１フィールドの中で、初期化期間および各サブフィールドの消去期間を除く期間に、いずれかの表示電極対グループで連続して書込み動作を行うことができる。
　従って、超高精細度パネルであっても、画質を確保する上で十分なサブフィールド数を確保することができる。
　なお、Ｎは２以上の整数であるが、このＮを大きく設定するほど、維持期間の時間長さを大きく設定できることになる。
　ここで、１フィールドの最初に各放電セルで初期化放電を発生させる初期化期間を設け、且つ各表示電極対グループの各サブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けるようにすれば、各サブフィールドごとに初期化期間を設ける場合と比べて、１フィールド内に占める初期化期間の時間を短縮できるので、１フィールド内に設けるサブフィールド数を増やすのに寄与する。
　上記初期化期間において、複数の表示電極対を構成する各走査電極に対して、一括して初期化パルスを印加すれば、初期化パルスの最高電圧を高く設定することができる。
　そして、初期化期間に走査電極に印加する初期化パルスの最高電圧は、維持期間に複数の表示電極対に印加する維持電圧の２倍以上に設定すれば、各サブフィールドごとに初期化パルスを印加しなくても、維持期間の後に消去期間を設けるだけで、各放電セルの状態を初期化できる。
　上記本発明において、１フィールド期間に含まれる複数のサブフィールドの中で、輝度重みの最も小さいサブフィールドを最後に配置すれば、最後のサブフィールドの時間長さを短縮できるので、１フィールド内に設定するサブフィールド数を増やすのに寄与する。
　高精細（ライン数１０８０以上）、特にライン数２１６０ライン以上の超高精細のパネルにおいては、Ｔｗの時間が長くなり、Ｔｗ×（Ｎ－１）／Ｎの時間も長くなるので、Ｔｗ×（Ｎ－１）／Ｎ以下の条件で、各サブフィールの維持期間を比較的長く設定することができる。従って、本発明は特に高精細のパネルに対して有効である。
実施の形態１に用いるパネルの構造を示す分解斜視図である。 同パネルの電極配列図である。 Ｎ個の各表示電極対グループに対して、書き込み期間、維持期間の割り当てを説明するタイムチャートである。 実施の形態１にかかる駆動方法および表示電極対の数の設定方法について説明する図である。 実施の形態１にかかるパネルの各電極に印加する駆動電圧波形を示す図である。 実施の形態において、消去期間に各電極に印加する駆動電圧波形のバリエーションを示す図である。 実施の形態にかかる駆動電圧波形のサブフィールド構成を示す模式図である。 実施の形態１かかるプラズマディスプレイ装置の回路ブロック図である。 同プラズマディスプレイ装置の走査電極駆動回路の回路図である。 同プラズマディスプレイ装置の維持電極駆動回路の回路図である。 実施の形態２に用いるパネルの電極配列図である。 実施の形態２にかかる駆動電圧波形のサブフィールド構成を示す模式図である。
　本発明の実施の形態にかかるパネル及びその駆動方法について、図面を用いて説明する。
　[実施の形態１]
(パネル構造)
　図１は、実施の形態１に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とで構成された表示電極対２４が複数形成されている。表示電極対２４を形成する走査電極２２と維持電極２３との間の放電ギャップで放電を発生させ、光を取り出すために、走査電極２２は幅の広い透明電極２２ａを有し、維持電極２３も幅の広い透明電極２３ａを有している。そして透明電極２２ａ、２３ａの上の放電ギャップから遠い位置に幅の狭いバス電極２２ｂ、２３ｂが積層されている。隣接する表示電極対２４の間には、光を遮断するブラックストライプ２９が設けられている。そして走査電極２２と維持電極２３とブラックストライプ２９とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
　背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
　これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する位置のそれぞれに放電セルが構成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
　図２は、実施の形態１に用いるパネル１０の電極配列図である。パネル１０には、行方向（ライン方向）に長いｎ本の走査電極ＳＣ１～ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１～ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１～Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。表示電極対の数について特に制限はないが、本実施の形態においては、ｎ＝２１６０として、パネル１０を駆動する駆動方法について説明する。
　ｎ本の走査電極ＳＣ１～ＳＣ２１６０およびｎ本の維持電極ＳＵ１～ＳＵ２１６０の２１６０対の表示電極対は、複数（Ｎ個）の表示電極対グループに分けられており、各表示電極対グループには、（ｎ／Ｎ）対の表示電極対が存在する。ここでＮは２以上の自然数であって、その設定上考慮すべき点については後述する。
　（各グループのサブフィールド時間設定）
　Ｎ個に分割された各表示電極対グループにおいて、サブフィールドの開始時間などをどのように設定するかについて説明する。
　このパネル１０は、２１６０ラインに順次書き込みを行うシングルスキャン方式で駆動し、Ｎ個の表示電極対グループのうち、２つ以上の表示電極対グループの書込み期間が時間的に重ならないように、それぞれの表示電極対グループのサブフィールドの開始時間をずらして設定する点は、特許文献１に開示された駆動方法と同様であるが、パネル全体の放電セルで１回の書込み動作を行うために必要な時間をＴｗとするとき、各表示電極対グループにおける各サブフィールドの維持期間の時間を、Ｔｗ×（Ｎ－１）／Ｎ　以下の範囲内でサブフィールドの輝度重みに応じて設定している点が異なっている。言いかえると、不等式　Ｔｓ≦Ｔｗ×（Ｎ－１）／Ｎ　を満たすように維持期間の時間を設定している点が異なっている。（ここで、Ｔｓは、最も輝度重みの大きいサブフィールドの維持期間に割り当てる時間）。
　このように設定することによって、１フィールド全体の時間内において、初期化期間を除き、Ｎ個のグループにわたって連続して書込み動作が行われるように、各表示電極対グループに対して書き込み期間を割り当てることができる。
　この点ついて、図３のタイムチャートを参照しながら説明する。
　時刻ｔ1～時刻ｔ2では、第１グループに対してＳＦ１の書き込みを行い、時刻ｔ2～時刻ｔ3では第２グループに対してＳＦ１の書き込みを行い、時刻ｔN～時刻ｔN+1では、第Ｎグループに対してＳＦ１の書込みを行う。
　このようにして、ＳＦ１の書き込みを、一定時間Ｔｗ／Ｎ（時刻ｔ1～時刻ｔN+1）で行う。
　次に、時刻ｔN+1～時刻ｔN+1では、第１グループに対してＳＦ１の書き込みを行い、時刻ｔN+2～時刻ｔN+3では、第２グループに対してＳＦ２の書き込みを行い、時刻ｔ2N～時刻ｔ2N+1では、第Ｎグループに対してＳＦ２の書込みを行う。
　このようにして、ＳＦ２の書き込みを、一定時間Ｔｗ／Ｎ（時刻ｔN+1～時刻ｔ2N+1）で行う。
　同様にして、ＳＦ３の書き込みを、一定時間Ｔｗ／Ｎ（時刻ｔ2N+1～時刻ｔ3N+1）で行う。
　一般にＫ番目のサブフィールドＳＦＫの書き込みも、一定時間Ｔｗ／Ｎ（時刻ｔ(K-1)N+1～時刻ｔKN+1）で行う。
　このようにして、書き込み動作を連続的に行う場合、各グループにおいて、１回の書込み動作を行う時間はＴｗ／Ｎであり、１つのサブフィールドの時間長さは一定時間Ｔｗであるから、１つのサブフィールで維持期間として割り当てることのできる最大時間は（Ｔｗ－Ｔｗ／Ｎ）＝Ｔｗ（１－１／Ｎ）である。
　すなわち、パネル１０の駆動方法および表示電極対グループの数Ｎと、最も輝度重みの大きいサブフィールドの維持期間に割り当てる時間Ｔｓが、Ｔｓ≦Ｔｗ×（Ｎ－１）／Ｎを満たせば、連続した書込み動作を行うことができ、１フィールド期間内に、最大限の数のサブフィールドを設定することができる。
　なお、上記不数式を変形するとＮ≧Ｔｗ／（Ｔｗ－Ｔｓ）となる。この不等式から、連続書き込みができるようにするには、表示電極対グループの数Ｎを、Ｔｗ／（Ｔｗ－Ｔｓ）以上に設定すればよいという見方もできる。
　なお、Ｎを大きく設定するほど、Ｔｗ×（Ｎ－１）／Ｎの値は大きくなり、Ｔｗに近づく。例えば、Ｎ＝２のときはＴｗ×（Ｎ－１）／Ｎの値が１／２Ｔｗであるが、Ｎ＝３のときはＴｗ２／３、Ｎ＝４のときはＴｗ３／４とＴｗに漸近するように増加する。
　このように、Ｎを大きく設定するほど、維持期間に割り当てる最大時間Ｔｓを大きく設定できるが、Ｎが大きくなるにつれて、Ｎの増加に対するＴｓの増加割合は減るので、Ｎの値としては２～４が適当と考えられる。
　以下、具体例を挙げて説明する。
　図４は、実施の形態１にかかるパネルの駆動方法および表示電極対グループの数の設定方法について説明する図であって、パネル１０の走査電極ＳＣ１～ＳＣ２１６０に印加する１フィールド期間の駆動電圧波形を模式的に示している。図４（ａ）～図４（ｄ）において、縦軸は走査電極ＳＣ１～ＳＣ２１６０を示し、横軸は時間を示している。また、書込み動作を行うタイミングを実線で示し、維持期間および消去期間のタイミングはハッチングで示している。
　１フィールド期間の時間を１６．７ｍｓとし、１走査電極１本あたりの書込み動作に要する時間を０．７μｓとすると、走査電極の数が２１６０本であるため、すべての走査電極で書込み動作を１回行うのに必要な時間Ｔｗは、０．７×２１６０＝１５１２μｓである。
　ここでは、表示電極対グループ数Ｎ＝２として、図２に示すように、パネルの上半分に位置する表示電極対を第１の表示電極対グループとし、パネルの下半分に位置する表示電極対を第２の表示電極対グループとする。すなわち１０８０本の走査電極ＳＣ１～ＳＣ１０８０および１０８０本の維持電極ＳＵ１～ＳＵ１０８０が第１の表示電極対グループに属し、１０８０本の走査電極ＳＣ１０８１～ＳＣ２１６０および１０８０本の維持電極ＳＵ１０８１～ＳＵ２１６０が第２の表示電極対グループに属している。
　まず、図４（ａ）に示すように、１フィールド期間の最初に、パネル全体の放電セルで一斉に初期化放電を発生させる初期化期間を設ける。ここでは、初期化期間に要する時間を５００μｓとする。
　次に、図４（ｂ）に示すように、走査電極ＳＣ１～ＳＣ２１６０に走査パルスを順次印加するのに要する時間Ｔｗを見積もる。このとき、連続して書込み動作が行われるように走査パルスを可能な限り短く、かつ可能な限り連続して印加することが望ましい。
　次に、１フィールド内に設けるサブフィールド数を見積もる。
　ここでは、消去期間に要する時間はわずかなのでこれを無視して見積もると、１フィールド期間の時間（１６．７ｍｓ）から初期化期間の時間（０．５ｍｓ）を引いて、すべての走査電極で書込み動作を１回行うために必要な時間（１．５ｍｓ）で割った値（１６．７－０．５）／１．５＝１０．８が、１フィールド内に設けることのできるサブフィールドの数に相当する。
　従って、図４（ｃ）に示すように、最大で１０個のサブフィールド（ＳＦ１、ＳＦ２、・・・、ＳＦ１０）を確保できることがわかる。
　以上の考察にもとづき、図２に示したように表示電極対を２つの表示電極対グループに分ける。そして図４（ｄ）に示すように、それぞれのグループに属する走査電極の書込みの後に、維持パルスを印加する維持期間を設ける。１０サブフィールドの各々において、「６０」、「４４」、「３０」、「１８」、「１１」、「６」、「３」、「２」、「１」、「１」の維持パルスを印加することとする。
　維持パルス幅（周期）を１０μｓとすると、最も輝度重みの大きいサブフィールド「６０」において維持期間に割り当てられる時間は６００μｓとなる。
　この場合、Ｎ＝２、Ｔｗ＝１５１２μｓ、Ｔｓ＝６００μｓであるので、Ｔｗ×（Ｎ－１）／Ｎ＝７５６≧６００となり、上記不等式　Ｔｗ×（Ｎ－１）／Ｎ≧Ｔｓが満たされている。
　以上のようにして、パネル１０の表示電極対グループの数Ｎや、各表示電極対グループにおけるサブフィールドの時間設定などを行うことができる。
　なお、以上の計算では、消去期間については無視して計算したが、いずれかの表示電極対グループが消去期間であるときには、書込み動作を行わないように設定することが望ましい。これは、消去期間は壁電圧を消去するだけでなく、次の書込み期間の書込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、消去期間においてはデータ電極の電圧を固定しておくことが望ましいからである。
　（駆動電圧波形に関する説明）
　図５は、パネル１０の各電極に印加する駆動電圧波形を示す図である。本実施の形態においては、１フィールドの最初にすべての放電セルで一斉に初期化放電を発生させる初期化期間を設け、かつそれぞれの表示電極対グループのそれぞれのサブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けている。図５には、初期化期間と、第１の表示電極対グループに対するＳＦ１～ＳＦ２およびＳＦ３の書込み期間、第２の表示電極対グループに対するＳＦ１～ＳＦ２を示している。
　まず、初期化期間では、データ電極Ｄ１～Ｄｍ、維持電極ＳＵ１～ＳＵ２１６０にそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１～ＳＣ２１６０には、維持電極ＳＵ１～ＳＵ２１６０に対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。ここで、初期化期間に走査電極に印加する最高電圧Ｖ１２は、維持電圧Ｖｓの２倍以上（４００Ｖ以上）に設定することが好ましい。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１～ＳＣ２１６０と維持電極ＳＵ１～ＳＵ２１６０、データ電極Ｄ１～Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～ＳＣ２１６０上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵ２１６０上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　次に、維持電極ＳＵ１～ＳＵ２１６０に正の電圧Ｖｅ１を印加し、走査電極ＳＣ１～ＳＣ２１６０には、維持電極ＳＵ１～ＳＵ２１６０に対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１～ＳＣ２１６０と維持電極ＳＵ１～ＳＵ２１６０、データ電極Ｄ１～Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～ＳＣ２１６０上の負の壁電圧および維持電極ＳＵ１～ＳＵ２１６０上の正の壁電圧が弱められ、データ電極Ｄ１～Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。その後、走査電極ＳＣ１～ＳＣ２１６０に電圧Ｖｃを印加する。
　以上により、すべての放電セルに対して初期化放電が行われて初期化が終了する。
　次に第１の表示電極対グループに対するＳＦ１の書込み期間について説明する。
　この書き込みは、シングルスキャン方式で、以下のように２１６０ラインに順次書き込みを行う。
　維持電極ＳＵ１～ＳＵ２１６０に正の電圧Ｖｅ２を印加する。第１の表示電極対グループに属する走査電極ＳＣ１に負の電圧Ｖａを持つ走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１～ｍ）に正の電圧Ｖｄを持つ書込みパルスを印加する。するとデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ－Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間で放電が開始し、維持電極ＳＵ１と走査電極ＳＣ１との間の放電に進展して書込み放電が発生する。その結果、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。このようにして、１ライン目に発光させるべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１～Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　次に、２ライン目の走査電極ＳＣ２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｋに書込みパルスを印加する。すると走査パルスと書込みパルスとが同時に印加された２ライン目の放電セルでは書込み放電が発生し、書込み動作が行われる。
　以上の書込み動作を１０８０ライン目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
　この間、第２の表示電極対グループに属する走査電極ＳＣ１０８１～ＳＣ２０６０には、電圧Ｖｃが、維持電極ＳＵ１０８１～ＳＵ２０６０には電圧Ｖｅが印加されたままであり、放電の発生しない休止期間である。
　次に第２の表示電極対グループに対するＳＦ１の書込み期間について説明する。
　維持電極ＳＵ１～ＳＵ２１６０には正の電圧Ｖｅ２を印加する。第２の表示電極対グループに属する走査電極ＳＣ１０８１に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１～ｍ）に書込みパルスを印加する。するとデータ電極Ｄｋと走査電極ＳＣ１０８１との間、維持電極ＳＵ１０８１と走査電極ＳＣ１０８１との間で書込み放電が発生する。次に、走査電極ＳＣ１０８２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｋに書込みパルスを印加する。すると走査パルス電圧Ｖａと書込みパルス電圧Ｖｄとが同時に印加された１０８２ライン目の放電セルで書込み放電が発生する。
　以上の書込み動作を２１６０ライン目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
　この間は、第１の表示電極対グループに対してはＳＦ１の維持期間である。すなわち、第１の表示電極対グループに属する走査電極ＳＣ１～ＳＣ１０８０および維持電極ＳＵ１～ＳＵ１０８０には、「６０」の維持パルスを交互に印加して書込み放電を行った放電セルを発光させる。
　具体的には、まず走査電極ＳＣ１～ＳＣ１０８０に正の電圧Ｖｓをもつ維持パルスを印加するとともに維持電極ＳＵ１～ＳＵ１０８０に０（Ｖ）を印加する。すると書込み放電を発生させた放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生し、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。書込み期間において書込み放電を発生させなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～ＳＣ１０８０には０（Ｖ）を、維持電極ＳＵ１～ＳＵ１０８０には維持パルスをそれぞれ印加する。すると、維持放電を発生した放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１～ＳＣ１０８０と維持電極ＳＵ１～ＳＵ１０８０とに交互に維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生し、放電セルが発光する。
　そして、維持期間の後には消去期間が設けられている。消去期間では、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を消去している。
　次に第１の表示電極対グループに対するＳＦ２の書込み期間について説明する。
　維持電極ＳＵ１～ＳＵ２１６０に正の電圧Ｖｅ２を印加する。第１の表示電極対グループに属する走査電極ＳＣ１～ＳＣ１０８０には、ＳＦ１の書込み期間と同様に、走査電極ＳＣ１～ＳＣ１０８０に走査パルスを順次印加するとともに、データ電極Ｄｋに書込みパルスを印加して、１～１０８０ライン目の放電セルで書込み動作が行われる。
　この間は、第２の表示電極対グループに対してはＳＦ１の維持期間である。すなわち、第２の表示電極対グループに属する走査電極ＳＣ１０８１～ＳＣ２１６０および維持電極ＳＵ１０８１～ＳＵ２１６０には、「６０」の維持パルスを交互に印加して書込み放電を行った放電セルを発光させる。
　そして、維持期間の後の消去期間では、走査電極ＳＣ１０８１～ＳＣ２１６０と維持電極ＳＵ１０８１～ＳＵ２１６０との間に細幅パルス状の電圧差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を消去している。
　以降同様に、第２の表示電極対グループに対するＳＦ２の書込み期間、第１の表示電極対グループに対するＳＦ３の書込み期間、・・・、第２の表示電極対グループに対するＳＦ１０の書込み期間と続き、最後に第２の表示電極対グループに対するＳＦ１０の維持期間および消去期間と続いて１フィールドを終える。
　（本実施形態の駆動方法による効果）
　以上説明したように、本実施の形態の駆動方法においては、各表示電極対グループにおける各サブフィールドの維持期間の時間を、Ｔｗ×（Ｎ－１）／Ｎ　以下の範囲内でサブフィールドの輝度重みに応じて設定しているので、初期化期間の後に、いずれかの表示電極対グループで連続して書込み動作を行うように走査パルス及び書込みパルスを配置することができる。その結果、１フィールド期間内に１０個のサブフィールド、すなわち１フィールド期間内に設定可能な最大数のサブフィール数を設定することができる。
　なお、ライン数の少ないパネルでは、すべての走査電極で書込み動作を１回行うために必要な時間Ｔｗが短いので、各サブフィールドにおいてＴｗ×（Ｎ－１）／Ｎ以下の範囲内で設定可能な維持期間は短くなってしまうが、ライン数１０８０本以上の高精細パネルにおいては、すべての走査電極で書込み動作を１回行うために必要な時間Ｔｗが長くなり、Ｔｗ×（Ｎ－１）／Ｎの時間も長くなり、各サブフィールドに割り当て可能な維持期間の最大時間Ｔｓも長くなる。従って、本実施形態の駆動方法は、高精細パネルを駆動する場合に特に有用である。
　また、本実施の形態の駆動方法においては、１フィールドの最初にすべての放電セルで一斉に初期化放電を発生させる初期化期間を設けており、各サブフィールドごとには、初期化期間は設けていない。これによって、各サブフィールドごとに初期化期間を設ける場合と比べると、１フィールド内に占める初期化期間の時間を大幅に短縮できるので、１フィールド内に設けるサブフィールド数を増やすのに寄与する。
　なお、上記のような高電圧（維持電圧のＶｓの２倍以上）の全セル初期化パルス、特に図５に示すような傾斜波形部分を有する全セル初期化パルスを、１フィールドの最初に印加すれば、各サブフィールドごとに、初期化パルスを印加しなくても、消去パルスを印加することによって、各放電セルの壁電荷を十分制御することができる。
　また本実施の形態においては、最後に第２の表示電極対グループに対する維持期間および消去期間で１フィールドを終える。従って、図４に示す例のように、最後のサブフィールドに、輝度重みの最も小さいサブフィールドを配置すれば、駆動時間を短縮することもできる。
　このように最後のサブフィールドにおける駆動時間を短縮できることは、１フィールド内に設けるサブフィールド数を増やすのに寄与する。
　なお以上の説明では、消去期間では走査電極と維持電極との間に細幅パルス状の電圧差を与えて消去動作を行うものとし、いずれかの表示電極対グループが消去期間であっても、書込み動作を行うものとして、消去期間に要する時間を無視してサブフィールド構成および表示電極対グループの数を設定したが、消去動作を行うにはある程度の時間が必要なので、上述したように、いずれかの表示電極対グループが消去期間であるときには書込み動作を行わないよう考慮しながら設定することが望ましい。
　（消去期間に関するバリエーション）
　図６は、消去期間に各電極に印加する駆動電圧波形のバリエーションを示す図である。図６（ａ）に示した駆動電圧波形は、消去期間において、走査電極ＳＣｉと維持電極ＳＵｉとの間に細幅パルス状の電圧差を与えた後、緩やかに下降する傾斜波形電圧を走査電極ＳＣｉに印加する。この駆動波形によれば、消去期間に要する時間は増加するものの、各電極上の壁電圧を精度よく制御することができる。
　また、図６（ｂ）に示した駆動電圧波形は、消去期間において、緩やかに上昇する傾斜波形電圧を走査電極ＳＣｉに印加した後、緩やかに下降する傾斜波形電圧を走査電極ＳＣｉに印加する。この駆動波形によれば、さらに、消去期間に要する時間が増加するものの、各電極上の壁電圧を精度よく制御することができる。
　図７は、駆動電圧波形のサブフィールド構成を示す模式図であり、縦軸は走査電極ＳＣ１～ＳＣ２１６０を示し、横軸は時間を示している。また、書込み動作を行うタイミングを実線で示し、維持期間および消去期間のタイミングはハッチングで示している。図７（ａ）は維持期間の直後に消去期間を設けた場合の駆動電圧波形を示しており、第１の表示電極対グループが消去期間であるときには第２の表示電極対グループの書込み動作を行わず、第２の表示電極対グループが消去期間であるときには第１の表示電極対グループの書込み動作を行わない。また、図７（ｂ）は書込み期間の直前に、前のサブフィールドの消去期間を設けた場合の駆動電圧波形を示しており、第１の表示電極対グループが消去期間であるときには第２の表示電極対グループの書込み動作を行わず、第２の表示電極対グループが消去期間であるときには第１の表示電極対グループの書込み動作を行わない。
　このように、いずれかの表示電極対グループが消去期間であるときに書込み動作を行わない場合には、消去期間に要する時間を見込んでサブフィールド構成および表示電極対のグループ数Ｎを設定すればよい。
　（プラズマディスプレイ装置１００の回路構成）
　図８は、プラズマディスプレイ装置１００の回路ブロック図である。
　プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３ａ，４３ｂ、維持電極駆動回路４４ａ、４４ｂ、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路４１は、画像信号を、サブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２は、ｍ本のデータ電極Ｄ１～Ｄｍのそれぞれに書込みパルス電圧Ｖｄまたは０（Ｖ）を印加するためのｍ個のスイッチを備えている。そして画像信号処理回路４１から出力された画像データを各データ電極Ｄ１～Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１～Ｄｍに印加する。
　タイミング発生回路４５は水平同期信号、垂直同期信号を基にして各回路の動作を制御する各種のタイミング信号を発生して各回路に供給する。
　タイミング発生回路４５は、垂直同期信号Ｖから一定時間経過した時点でフィールド開始信号を生成し、このフィールド開始信号を起点に各サブフィールドの初期化期間、アドレス期間、維持期間の開始を指示するタイミング信号を生成する。さらに、各期間の開始を指示するタイミング信号を起点としてクロックをカウントすることにより、各駆動回路４２、４３ａ，４３ｂ，４４ａ，４４ｂにパルス発生のタイミングを指示するタイミング信号を生成して、各駆動回路に出力する。
　走査電極駆動回路４３ａはタイミング信号に基づいて、走査電極ＳＣ１～ＳＣ１０８０を駆動し、走査電極駆動回路４３ｂはタイミング信号に基づいて、走査電極ＳＣ１０８１～ＳＣ２１６０を駆動する。また維持電極駆動回路４４ａはタイミング信号に基づいて維持電極ＳＵ１～ＳＵ１０８０を駆動し、維持電極駆動回路４４ｂはタイミング信号に基づいて、維持電極ＳＵ１０８１～ＳＵ２１６０を駆動する。
　図９は、プラズマディスプレイ装置１００の走査電極駆動回路４３ａの回路図である。走査電極駆動回路４３ａは、維持パルス発生回路５０、初期化波形発生回路６０、走査パルス発生回路７０を備えている。
　維持パルス発生回路５０は、電力回収部を構成する電力回収用のコンデンサＣ５１、スイッチング素子Ｑ５１，Ｑ５２、逆流防止用のダイオードＤ５１，Ｄ５２、共振用のインダクタＬ５１を有し、さらに電圧クランプ部を構成するスイッチング素子Ｑ５５，Ｑ５６を有している。そして走査電極ＳＣ１～ＳＣ１０８０に維持パルスを印加する。
　電力回収部では、表示電極間の電極間容量とインダクタＬ５１とをＬＣ共振させて維持パルスの立ち上がりおよび立ち下がり動作を行う。維持パルスの立ち上がり時には、電力回収用のコンデンサＣ５１に蓄えられている電荷をスイッチング素子Ｑ５１、ダイオードＤ５１およびインダクタＬ５１を介して電極間容量に移動する。維持パルスの立ち下がり時には、電極間容量に蓄えられた電荷を、インダクタＬ５１、ダイオードＤ５２およびスイッチング素子Ｑ５２を介して電力回収用のコンデンサＣ５１に戻す。このように、電力回収部はＬＣ共振を用いて表示電極の駆動を行うため、理想的には電源からほとんど電力供給されることなく、消費電力０で駆動できる。
　なお、電力回収用のコンデンサＣ５１は電極間容量に比べて十分に大きい容量を持ち、電力回収部の電源として働くように、電圧Ｖｓの半分の約Ｖｓ／２に充電されている。
　電圧クランプ部においては、スイッチング素子Ｑ５５を介して表示電極を電源に接続して電圧Ｖｓにクランプしたり、また、スイッチング素子Ｑ５６を介して表示電極を接地して０（Ｖ）にクランプする。従って、電圧クランプ部による電圧印加時のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
　こうして維持パルス発生回路５０は、スイッチング素子Ｑ５１，Ｑ５２，Ｑ５５，Ｑ５６を制御することによって、走査電極ＳＣ１～ＳＣ１０８０に維持パルスを印加する。なお、これらのスイッチング素子は、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた素子を用いて構成することができる。
　初期化波形発生回路６０は、初期化期間において走査電極ＳＣ１～ＳＣ１０８０に緩やかに上昇する傾斜波形電圧を印加するためのミラー積分回路６１と、緩やかに下降する傾斜波形電圧を印加するためのミラー積分回路６２とを備えている。ここでスイッチング素子Ｑ６３、Ｑ６４は分離スイッチであり、維持パルス発生回路５０および初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。
　このような初期化波形発生回路６０によって、最高電圧４００Ｖ以上の初期化パルスを、走査電極ＳＣ１～ＳＣ１０８０に一括して印加することができる。
　走査パルス発生回路７０は、必要に応じて走査電圧Ｖａを走査電極ＳＣ１に印加するためのスイッチング素子Ｑ７１Ｈ１およびＱ７１Ｌ１と、走査電極ＳＣ２に印加するためのスイッチング素子Ｑ７１Ｈ２およびＱ７１Ｌ２と、・・・、走査電極ＳＣ１０８０に印加するためのスイッチング素子Ｑ７１Ｈ１０８０およびＱ７１Ｌ１０８０とを有する。そして走査電極ＳＣ１～ＳＣ１０８０に上述したタイミングで走査電圧Ｖａを順次印加する。
　図１０は、プラズマディスプレイ装置１００における維持電極駆動回路４４ａの回路図である。維持電極駆動回路４４ａは、維持パルス発生回路８０、一定電圧発生回路９０を備えている。
　維持パルス発生回路８０は、維持パルス発生回路５０と同様の構成であり、電力回収部を構成する電力回収用のコンデンサＣ８１、スイッチング素子Ｑ８１、Ｑ８２、逆流防止用のダイオードＤ８１、Ｄ８２、共振用のインダクタＬ８１を有し、さらに電圧クランプ部を構成するスイッチング素子Ｑ８５、Ｑ８６を有している。そして維持電極ＳＵ１～ＳＵ１０８０に維持パルスを印加する。
　一定電圧発生回路９０は、スイッチング素子Ｑ９１と逆流防止用のダイオードＤ９１とを有し、初期化期間において正の電圧Ｖｅ１を維持電極ＳＵ１～ＳＵ１０８０に印加する。また、スイッチング素子Ｑ９２と逆流防止用のダイオードＤ９２とを有し、書込み期間において維持電極ＳＵ１～ＳＵ１０８０に正の電圧Ｖｅ１を印加する。
　なお、走査電極駆動回路４３ｂは走査電極駆動回路４３ａと同様の構成であり、維持電極駆動回路４４ｂは維持電極駆動回路４４ａと同様の構成であるため説明を省略する。
　[実施の形態２]
　上記実施の形態１の具体例では、表示電極対グループ数Ｎが２の場合について説明したが、表示電極対グループ数Ｎをもっと大きく設定する場合について説明する。
　本実施の形態においても、実施の形態１と同様に、シングルスキャン方式で書き込み駆動を行い、１フィールド期間の時間を１６．７ｍｓとした。また初期化期間に要する時間を５００μｓ、１走査電極１本あたりの書込み動作に要する時間を０．７μｓとする。すべての走査電極で書込み動作を１回行うために必要な時間Ｔｗは１５１２μｓであり、連続して書込み動作を行うことによって、１フィールドに１０個のサブフィールド確保できる点も実施の形態１と同様である。
　ただし、本実施形態では，各サブフィールドにおいて、印加する維持パルスの数は、「１１０」、「８１」、「５５」、「３３」、「２０」、「１１」、「６」、「４」、「２」、「１」とする。維持パルス周期を１０μｓとすると、維持パルスを印加する維持期間の最大時間Ｔｓは、１０×１１０＝１１００μｓである。
　すべての走査電極で書込み動作を１回行うために必要な時間Ｔｗと、維持パルス印加に割り当て可能な最大時間Ｔｓに基づいて、数式Ｎ≧Ｔｗ／（Ｔｗ－Ｔｓ）を満たすようにＮを決めるとすると、Ｔｗ／（Ｔｗ－Ｔｓ）＝１５１２／（１５１２－１１００）＝３．６７なので、表示電極対グループ数Ｎを４以上に設定すれば、Ｎ≧Ｔｗ／（Ｔｗ－Ｔｓ）が満たされる（Ｔｓ≦Ｔｗ×（Ｎ－１）／Ｎも満たされる）。
　従って本実施形態では、表示電極対グループ数Ｎを４に設定する。
　図１１は、実施の形態２にかかるパネル１０の電極配列図である。
　パネルを上下方向に４分割して４つの表示電極対グループに分け、パネルの上部に位置する表示電極対から順に、第１の表示電極対グループ、第２の表示電極対グループ、第３の表示電極対グループ、第４の表示電極対グループとしている。すなわち、走査電極ＳＣ１～ＳＣ５４０および維持電極ＳＵ１～ＳＵ５４０が第１の表示電極対グループに属し、走査電極ＳＣ５４１～ＳＣ１０８０および維持電極ＳＵ５４１～ＳＵ１０８０が第２の表示電極対グループに属し、走査電極ＳＣ１０８１～ＳＣ１６２０および維持電極ＳＵ１０８１～ＳＵ１６２０が第３の表示電極対グループに属し、走査電極ＳＣ１６２１～ＳＣ２１６０および維持電極ＳＵ１６２１～ＳＵ２１６０が第４の表示電極対グループに属している。
　図１２は、実施の形態２にかかる駆動電圧波形のサブフィールド構成を示す模式図であり、縦軸は走査電極ＳＣ１～ＳＣ２１６０を示し、横軸は時間を示している。また、書込み動作を行うタイミングを実線で示し、維持期間および消去期間のタイミングはハッチングで示している。
　実施の形態１と比べると、表示電極対のグループ数Ｎが増えており、Ｔｗ×（Ｎ－１）／Ｎの値が大きいので、その分、維持期間に割り当て可能な時間Ｔｓは長くなる。
　従って、維持期間に表示電極対に印加する維持パルス数を増やすことができ、パネルの発光輝度を高めることができる。
　また本実施形態においては、消去期間を次のサブフィールドの書込み期間の直前に設けている。そして、初期化期間およびそれぞれの消去期間を除くフィールド期間にいずれかの表示電極対グループで連続して書込み動作を行うように駆動している。加えて、維持期間が消去期間の直前で終了するように、書込み期間と維持期間との間に放電を発生させない期間を設けている。このように維持期間の直後に消去期間を設けることで、維持放電で発生したプライミングを利用して消去放電を行うことができ、安定した消去動作を行うことができる。
　（変形例など）
　なお、以上の実施の形態１，２において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
　また、上記実施の形態１，２においては、２１６０ラインに順次書き込みを行うシングルスキャン方式で駆動する例について説明したが、例えば、４３２０ラインを備える公知のデュアル駆動方式のパネルにおいて、分割された２つの各領域に対して、上記実施の形態で説明した駆動方法を適用することもできる。これによって、４３２０ラインの超高精細ＰＤＰを実現することができる。その場合、各領域ごとにドライバが必要であるが、比較的容易に超高精細ＰＤＰを実現できる。
　本発明によれば、２１６０ライン以上の超高精細パネルであっても、シングルスキャン方式で駆動し、且つ画質を確保するための十分なサブフィールド数を確保することができ、十分な輝度で駆動することができるので、高精細のプラズマディスプレイ装置を高輝度で駆動する上で有用である。
　１０　　パネル
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　３２　　データ電極
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３ａ，４３ｂ　　走査電極駆動回路
　４４ａ，４４ｂ　　維持電極駆動回路
　４３　　表示電極対駆動回路
　４５　　タイミング発生回路
　１００　　プラズマディスプレイ装置



　

Claims (12)

  1. 　走査電極と維持電極とで構成された表示電極対を複数備えるとともに複数のデータ電極を備え、前記表示電極対と前記データ電極とが交差する位置のそれぞれに放電セルを構成したプラズマディスプレイパネルを駆動する方法であって、
    　前記複数の表示電極対を複数の表示電極対グループに分け、
    　前記表示電極対グループ毎に、放電セルで書込み放電を発生させる書込み期間と前記放電セルで維持放電を発生させる維持期間とを有し、輝度重み付けされた複数のサブフィールドを用いて１フィールド期間を分割し、
    　前記表示電極対グループの数をＮ（Ｎは２以上の整数）、パネル全体の放電セルで１回の書込み動作を行うために必要な時間をＴｗとするとき、
    　各表示電極対グループの各サブフィールドの維持期間の時間が、Ｔｗ×（Ｎ－１）／Ｎ以下の範囲内で当該サブフィールドの輝度重みに応じて設定された駆動を行うプラズマディスプレイパネルの駆動方法。
  2. 　１フィールドの最初に各放電セルで初期化放電を発生させる初期化期間を設け、且つ各表示電極対グループの各サブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けた請求項１に記載のプラズマディスプレイパネルの駆動方法。
  3. 　前記初期化期間において、
    　前記複数の表示電極対を構成する各走査電極に対して、一括して初期化パルスを印加することを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
  4. 　前記初期化期間に前記走査電極に印加する初期化パルスの最高電圧は、
    　前記維持期間に前記複数の表示電極対に印加する維持電圧の２倍以上である請求項３記載のプラズマディスプレイパネルの駆動方法。
  5. 　前記初期化期間および前記各消去期間を除くフィールド期間に、いずれかの表示電極対グループで連続して書込み動作を行う請求項２に記載のプラズマディスプレイパネルの駆動方法。
  6. 　１フィールド期間に含まれる複数のサブフィールドの中で、輝度重みの最も小さいサブフィールドが最後に配置されている請求項１に記載のプラズマディスプレイパネルの駆動方法。
  7. 　走査電極と維持電極とで構成された表示電極対を複数備えると共に複数のデータ電極を備え、前記表示電極対と前記データ電極とが交差する位置のそれぞれに放電セルを構成したプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動するための駆動回路とを備え、
    　前記駆動回路は、
    　前記複数の表示電極対を複数の表示電極対グループに分け、
    　前記表示電極対グループ毎に、前記放電セルで書込み放電を発生させる書込み期間と前記放電セルで維持放電を発生させる維持期間とを有し、輝度重み付けされた複数のサブフィールドを用いて１フィールド期間を分割し、
    　前記表示電極対グループの数をＮ（Ｎは２以上の整数）、パネル全体の放電セルで１回の書込み動作を行うために必要な時間をＴｗとするとき、
    　各表示電極対グループの各サブフィールドの維持期間の時間が、
    Ｔｗ×（Ｎ－１）／Ｎ以下の範囲内で当該サブフィールドの輝度重みに応じて設定された駆動を行うプラズマディスプレイ装置。
  8. 　１フィールドの最初に各放電セルで初期化放電を発生させる初期化期間を設け、かつ各表示電極対グループの各サブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けた請求項７に記載のプラズマディスプレイ装置。
  9. 　前記初期化期間において、
    前記複数の表示電極対を構成する各走査電極に対して、一括して初期化パルスを印加することを特徴とする請求項８記載のプラズマディスプレイ装置。
  10. 　前記初期化期間に前記走査電極に印加する初期化パルスの最高電圧は、
    前記維持期間に前記複数の表示電極対に印加する維持電圧の２倍以上である請求項９記載のプラズマディスプレイ装置。
  11. 　前記初期化期間および前記各消去期間を除くフィールド期間に、いずれかの表示電極対グループで連続して書込み動作を行う請求項７に記載のプラズマディスプレイ装置。
  12. 　１フィールド期間に含まれる複数のサブフィールドの中で、輝度重みの最も小さいサブフィールドが最後に配置されている請求項７に記載のプラズマディスプレイ装置。
PCT/JP2009/001672 2008-04-28 2009-04-10 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2009133660A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010510023A JPWO2009133660A1 (ja) 2008-04-28 2009-04-10 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN200980124027.9A CN102077265A (zh) 2008-04-28 2009-04-10 等离子体显示面板的驱动方法和等离子体显示装置
US12/937,973 US20110037792A1 (en) 2008-04-28 2009-04-10 Method for driving plasma display panel and plasma display device
EP09738597A EP2282305A4 (en) 2008-04-28 2009-04-10 METHOD FOR CONTROLLING A PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008116719 2008-04-28
JP2008-116719 2008-04-28

Publications (1)

Publication Number Publication Date
WO2009133660A1 true WO2009133660A1 (ja) 2009-11-05

Family

ID=41254888

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001672 WO2009133660A1 (ja) 2008-04-28 2009-04-10 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (6)

Country Link
US (1) US20110037792A1 (ja)
EP (1) EP2282305A4 (ja)
JP (1) JPWO2009133660A1 (ja)
KR (1) KR20100123924A (ja)
CN (1) CN102077265A (ja)
WO (1) WO2009133660A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140307A1 (ja) * 2009-06-02 2010-12-09 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US8298362B2 (en) 2009-03-25 2012-10-30 Panasonic Corporation Manufacturing method for plasma display panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9999280B2 (en) 2014-06-27 2018-06-19 David Gareth Zebley Interactive bracelet for practicing an activity between user devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191627A (ja) * 1993-12-27 1995-07-28 Nec Corp プラズマディスプレイパネルの駆動方法
JP2001265281A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2001306029A (ja) * 2000-04-25 2001-11-02 Fujitsu Hitachi Plasma Display Ltd Ａｃ型ｐｄｐの駆動方法
JP2005070381A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
JP2005157338A (ja) 2003-11-04 2005-06-16 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9309916D0 (en) * 1993-05-14 1993-06-30 Philips Electronics Uk Ltd Method of,and system for,describing a geographical area to a communications network
US5757801A (en) * 1994-04-19 1998-05-26 Multi-Tech Systems, Inc. Advanced priority statistical multiplexer
US5740231A (en) * 1994-09-16 1998-04-14 Octel Communications Corporation Network-based multimedia communications and directory system and method of operation
CA2139081C (en) * 1994-12-23 1999-02-02 Alastair Gordon Unified messaging system and method
US6243373B1 (en) * 1995-11-01 2001-06-05 Telecom Internet Ltd. Method and apparatus for implementing a computer network/internet telephone system
US5805587A (en) * 1995-11-27 1998-09-08 At&T Corp. Call notification feature for a telephone line connected to the internet
US5764732A (en) * 1995-12-29 1998-06-09 At&T Corp Called party mailbox service
US5805997A (en) * 1996-01-26 1998-09-08 Bell Atlantic Network Services, Inc. System for sending control signals from a subscriber station to a network controller using cellular digital packet data (CDPD) communication
US5751961A (en) * 1996-01-31 1998-05-12 Bell Communications Research, Inc. Integrated internet system for translating logical addresses of internet documents to physical addresses using integrated service control point
US6580785B2 (en) * 1997-02-28 2003-06-17 Paradyne Corporation Apparatus and method for simultaneous multiple telephone type services on a single telephone line
US6049602A (en) * 1997-09-18 2000-04-11 At&T Corp Virtual call center
US6487196B1 (en) * 1998-05-29 2002-11-26 3Com Corporation System and method for simulating telephone use in a network telephone system
US7138966B2 (en) * 2001-06-12 2006-11-21 Matsushita Electric Industrial Co., Ltd. Plasma display panel display and its driving method
EP1560191A4 (en) * 2003-11-04 2006-02-08 Matsushita Electric Ind Co Ltd METHOD OF OPERATING A PLASMA PANEL PANEL AND PLASMA SCREEN DEVICE
JP2007171285A (ja) * 2005-12-19 2007-07-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置、プラズマディスプレイパネルの駆動回路、及びプラズマディスプレイパネルの駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191627A (ja) * 1993-12-27 1995-07-28 Nec Corp プラズマディスプレイパネルの駆動方法
JP2001265281A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2001306029A (ja) * 2000-04-25 2001-11-02 Fujitsu Hitachi Plasma Display Ltd Ａｃ型ｐｄｐの駆動方法
JP2005070381A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
JP2005157338A (ja) 2003-11-04 2005-06-16 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2282305A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298362B2 (en) 2009-03-25 2012-10-30 Panasonic Corporation Manufacturing method for plasma display panel
WO2010140307A1 (ja) * 2009-06-02 2010-12-09 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US8317563B2 (en) 2009-06-02 2012-11-27 Panasonic Corporation Method for producing plasma display panel

Also Published As

Publication number Publication date
EP2282305A1 (en) 2011-02-09
US20110037792A1 (en) 2011-02-17
CN102077265A (zh) 2011-05-25
KR20100123924A (ko) 2010-11-25
JPWO2009133660A1 (ja) 2011-08-25
EP2282305A4 (en) 2011-08-03

Similar Documents

Publication Publication Date Title
WO2009133660A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5131241B2 (ja) プラズマディスプレイパネルの駆動方法
WO2010146787A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5131383B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010143403A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101019777B1 (ko) 플라즈마 디스플레이 패널 표시 장치와 그 구동 방법
JP4923621B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルの駆動装置
WO2007094293A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011232464A (ja) プラズマディスプレイパネル及びその駆動方法
WO2009139163A1 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
WO2009139178A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266648A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2009147857A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012003094A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008151837A (ja) プラズマディスプレイパネルの駆動方法
JP2012037589A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010249916A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011075616A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009192590A (ja) プラズマディスプレイパネルの駆動方法
JP2011158870A (ja) プラズマディスプレイパネルの駆動方法
JP2012003096A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010061054A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980124027.9

Country of ref document: CN

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09738597

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12937973

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009738597

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20107023602

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010510023

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE