[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2010146787A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2010146787A1
WO2010146787A1 PCT/JP2010/003679 JP2010003679W WO2010146787A1 WO 2010146787 A1 WO2010146787 A1 WO 2010146787A1 JP 2010003679 W JP2010003679 W JP 2010003679W WO 2010146787 A1 WO2010146787 A1 WO 2010146787A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
potential
sustain
pulse
sustain pulse
Prior art date
Application number
PCT/JP2010/003679
Other languages
English (en)
French (fr)
Inventor
牧野弘康
若林俊一
小南智
新井康弘
井土眞澄
松下純子
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/058,976 priority Critical patent/US20110141072A1/en
Priority to JP2011519517A priority patent/JPWO2010146787A1/ja
Priority to CN2010800023319A priority patent/CN102124507A/zh
Publication of WO2010146787A1 publication Critical patent/WO2010146787A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Definitions

  • the present invention relates to a plasma display panel driving method and a plasma display device which is a display device using the plasma display panel.
  • an AC surface discharge type plasma display device is a representative existence.
  • the AC surface discharge type PDP a large number of discharge cells are formed by disposing a front substrate and a back substrate opposite to each other.
  • the configuration of an AC surface discharge type PDP will be described.
  • a plurality of pairs of display electrodes including scan electrodes and sustain electrodes are formed in parallel to each other.
  • a dielectric layer and a protective layer are laminated on the front substrate so as to cover the display electrode pair.
  • a plurality of data electrodes are formed on the back substrate so as to be parallel to each other.
  • a dielectric layer is formed on the back substrate so as to cover the data electrodes, and a grid-like partition is further formed thereon. In a space formed by the upper surface of the dielectric layer and the side surfaces of the partition walls, phosphor layers that emit red, green, and blue light are provided.
  • the front substrate and the rear substrate formed as described above are arranged to face each other with a minute discharge space so that the display electrode pair and the data electrode intersect three-dimensionally, and the outer periphery thereof is sealed with a sealing material. It is worn. A discharge gas is sealed in the internal discharge space. In this way, discharge cells are formed at the intersections between the display electrode pairs and the data electrodes. In each discharge cell, ultraviolet light is generated by gas discharge, and each phosphor is excited to emit light by this ultraviolet light to perform color display.
  • a subfield method is used in which one field is divided into a plurality of subfields and gradation display is performed by combining subfields that emit light.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • a predetermined voltage is applied to the scan electrode and sustain electrode that are the display electrode pair to generate an initialization discharge, and wall charges necessary for the next address operation are formed on each electrode.
  • scan pulses are sequentially applied to the scan electrodes, and address pulses are selectively applied to the data electrodes of the discharge cells according to the image to be displayed to generate an address discharge, thereby forming wall charges on each electrode.
  • a sustain pulse is alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode to generate a sustain discharge in the discharge cell in which the address discharge is generated, thereby exciting the discharge gas.
  • the ultraviolet ray generated when the excited discharge gas transitions to a stable state excites the phosphor layer of the corresponding discharge cell to generate visible light, thereby displaying an image.
  • an address / maintenance separation method in which an address period and a sustain period are completely separated in time is generally used.
  • ADS method there is no discharge cell that generates an address discharge and no discharge cell that generates a sustain discharge at the same time, so the conditions are optimal for the address discharge during the address period and the sustain discharge is optimal during the sustain period.
  • the PDP can be driven under various conditions.
  • the sustain pulse period in the sustain period is set to 5 to 5.5 ⁇ s.
  • the sustain pulse period is increased to about 100 ⁇ s, the drive margin is improved, the light emission efficiency is improved, and the power is increased. Expected to reduce power consumption by improving recovery efficiency.
  • the ADS method sets the sustain period in the period excluding the writing period, if the period of the sustain pulse is increased, it is possible to secure a sufficient number of subfields and a sufficient number of sustain pulses to ensure image quality. Disappear. For example, if the sustain pulse period is increased from 5 ⁇ s to 10 ⁇ s in general, the time of one field will be exceeded unless the number of sustain pulses is reduced by half or the number of subfields is decreased by one or more.
  • the number of sustain pulses is increased as the image becomes brighter (that is, the APL increases) based on the brightness information of the image such as the average video level (hereinafter abbreviated as “APL”).
  • APL average video level
  • the present invention has been made in view of such problems, and even in an ultra-high-definition panel, it is possible to ensure a sufficient number of subfields and sufficient luminance for ensuring image quality, and further driving. It is an object of the present invention to provide a plasma display panel driving method capable of improving margin and reducing power consumption, and a plasma display device using the driving method.
  • the driving method of the plasma display panel according to the present invention is arranged such that a plurality of pairs of display electrodes consisting of a pair of scan electrodes and sustain electrodes and a plurality of data electrodes intersect with a gap.
  • a second sustain pulse having the same period as one sustain pulse is applied to the sustain electrode at a different timing from the first sustain pulse.
  • a plurality of subfields having a sustain period for generating a sustain discharge in the discharge cells that have generated the address discharge, so that the address period for each of the display electrode pair groups does not overlap.
  • the period is divided, the number of all the display electrode pair groups is N, and the time required to perform the addressing process on all the discharge cells is Tw, the time of the sustain period is Tw x (N-1) / N
  • the first and second sustain pulses have a subfield longer than 5.5 ⁇ s in a range not exceeding.
  • the address process is performed on the other display electrode pair group, and the first sustain pulse and the second sustain pulse are A period of one period rises from a first potential to a second potential higher than the first potential; a high period for holding the second potential; and a second period from the second potential to the first potential
  • the first sustain pulse and the second sustain pulse are configured to include a falling period in which the first potential falls and a low period in which the first potential is held, and at the same time, the first sustain pulse and the second sustain pulse so as not to become the first potential. It is desirable to give
  • the period of one period is changed from the first potential to the second potential higher than the first potential.
  • a rising period that rises, a high period that holds the second potential, a falling period that falls from the second potential to the first potential, and a low period that holds the first potential In a virtual pulse having a period of 5.5 ⁇ s or less, a pulse having a period longer than 5.5 ⁇ s by extending both the high period and the low period is changed to the first pulse having a period longer than 5.5 ⁇ s. It may be used as one sustain pulse and the second sustain pulse.
  • a second period in which one period is higher than the first potential from the first potential A rising period in which the second potential is held, a high period in which the second potential is held, a falling period in which the second potential falls to the first potential, and a low period in which the first potential is held
  • a pulse having a period longer than 5.5 ⁇ s by extending the high period is referred to as the first sustain pulse having a period longer than 5.5 ⁇ s and the pulse
  • a second period in which one period is higher than the first potential from the first potential A rising period in which the second potential is held, a high period in which the second potential is held, a falling period in which the second potential falls to the first potential, and a low period in which the first potential is held
  • a pulse having a period longer than 5.5 ⁇ s by extending the high period is referred to as the first sustain pulse having a period longer than 5.5 ⁇ s and the pulse You may make it use as a 2nd sustain pulse.
  • a second period in which one period is higher than the first potential from the first potential A rising period in which the second potential is held, a high period in which the second potential is held, a falling period in which the second potential falls to the first potential, and a low period in which the first potential is held
  • a pulse having a period longer than 5.5 ⁇ s by extending the falling period is referred to as the first sustain pulse having a period longer than 5.5 ⁇ s and It may be used as the second sustain pulse.
  • a second period in which one period is higher than the first potential from the first potential A rising period in which the second potential is held, a high period in which the second potential is held, a falling period in which the second potential falls to the first potential, and a low period in which the first potential is held
  • a pulse having a period longer than 5.5 ⁇ s by extending the rising period is referred to as the first sustain pulse having a period longer than 5.5 ⁇ s and the pulse You may make it use as a 2nd sustain pulse.
  • the period of the first sustain pulse and the second sustain pulse may be 100 ⁇ s or less. As described above, when the period of these sustain pulses is increased to about 100 ⁇ s, it can be expected that the drive margin is improved, the light emission efficiency is improved, and the power recovery efficiency is reduced. Even if lengthened, the above-mentioned effect is small.
  • the luminance weight of the subfield does not change in the subfield as compared to the case where the period of the first sustain pulse and the second sustain pulse is assumed to be a value of 5.5 ⁇ s or less.
  • the number of repetitions of the first sustain pulse and the second sustain pulse having a period longer than 5.5 ⁇ s may be reduced.
  • an initializing period in which initializing discharges are simultaneously generated in all discharge cells is provided, and after the sustain period of each of the subfields, discharge cells discharged in the sustain period are provided. It is desirable to provide an erasing period for generating an erasing discharge.
  • the writing process is performed on the other display electrode pair group, and the initialization period and each of the one field period are each In the period excluding the erasing period, it is preferable that the addressing process is continuously performed on any one of the display electrode pair groups.
  • a plurality of display electrode pairs each including a pair of scan electrodes and sustain electrodes and a plurality of data electrodes are arranged so as to intersect each other with a gap, and at the intersecting positions.
  • a plasma display panel having a discharge cell having the display electrode pair and the data electrode each forming the gap; and a drive circuit for driving the plasma display panel.
  • the display electrode pairs are divided into a plurality of display electrode pair groups, and for each of the display electrode pair groups, an address period for performing an address process for generating an address discharge in the discharge cells to be lit, and a first sustain pulse are provided.
  • the first sustain pulse is supplied to the scan electrode and has a second sustain pulse having the same period as the first sustain pulse.
  • Tw x (N-1) / N The first sustain pulse and the second sustain pulse have a subfield longer than 5.5 ⁇ s in a range not exceeding.
  • the present invention it is possible to secure a sufficient number of subfields and sufficient luminance to ensure image quality even with an ultra-high definition panel, and further improve drive margin and reduce power consumption. It is possible to provide a plasma display panel driving method that can be performed, and a plasma display device using the driving method.
  • FIG. 1 is an exploded perspective view showing a structure of a PDP used in Embodiment 1 of the present invention.
  • FIG. 2 is an electrode array diagram of the PDP used in Embodiment 1 of the present invention.
  • FIGS. 3A to 3E are diagrams for explaining a PDP driving method and a method of setting the number of display electrode pair groups in the first embodiment of the present invention.
  • FIG. 4 is a diagram showing drive voltage waveforms applied to the respective electrodes of the PDP according to Embodiment 1 of the present invention.
  • FIGS. 5A and 5B are diagrams showing variations of drive voltage waveforms applied to the respective electrodes during the erase period in the embodiment of the present invention.
  • FIGS. 6A and 6B are diagrams each showing an example of the drive voltage waveform of the sustain pulse in the first embodiment of the present invention.
  • FIGS. 7A and 7B are schematic diagrams showing examples of subfield configurations in which no write operation is performed during the erase period in the first embodiment of the present invention.
  • FIG. 8 is a circuit block diagram of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 9 is a circuit diagram of a scan electrode driving circuit of the plasma display device shown in FIG.
  • FIG. 10 is a circuit diagram of the sustain electrode driving circuit of the plasma display device shown in FIG.
  • FIG. 11 is an electrode array diagram of the PDP used in Embodiment 2 of the present invention.
  • FIG. 12 is a schematic diagram showing a subfield configuration of a drive voltage waveform in the second embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of PDP 10 used in Embodiment 1 of the present invention.
  • a plurality of display electrode pairs 24 composed of scanning electrodes 22 and sustaining electrodes 23 are formed.
  • the scan electrode 22 has a wide transparent electrode 22a. It has a wide transparent electrode 23a.
  • Narrow bus electrodes 22b and 23b are stacked at positions far from the discharge gap on the transparent electrodes 22a and 23a.
  • black stripes 29 for blocking light are provided.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22, the sustain electrode 23, and the black stripe 29, and a protective layer 26 is formed on the dielectric layer 25.
  • a plurality of data electrodes 32 are formed on the rear substrate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits red, green, and blue light is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween, and the outer periphery thereof is sealed with a sealing material such as glass frit.
  • a sealing material such as glass frit.
  • a mixed gas of neon and xenon is enclosed as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and a discharge cell is formed at each position where the display electrode pair 24 and the data electrode 32 intersect. These discharge cells discharge and emit light to display an image.
  • the structure of the PDP 10 is not limited to that described above, and for example, a structure having a stripe-shaped partition instead of the cross-shaped partition 34 may be used.
  • FIG. 2 is an electrode array diagram of PDP 10 used in Embodiment 1 of the present invention.
  • n scanning electrodes SC1 to SCn scanning electrode 22 in FIG. 1
  • n sustaining electrodes SU1 to SUn sustaining electrode 23 in FIG. 1
  • M data electrodes D1 to Dm data electrode 32 in FIG. 1 which are long in the direction are arranged.
  • each discharge cell includes a pair of display electrodes (scan electrode SCNi and sustain electrode SUSi) and one data electrode, and includes a discharge space between them.
  • n 2160.
  • the 2160 display electrode pairs of the n scan electrodes SC1 to SC2160 and the n sustain electrodes SU1 to SU2160 are divided into a plurality of display electrode pair groups. A method for determining the number N of display electrode pair groups will be described later. In the present embodiment, as an example, a case will be described in which the panel is divided into two display electrode pair groups by dividing the panel into two vertically.
  • the display electrode pair located in the upper half of the panel is a first display electrode pair group
  • the display electrode pair located in the lower half of the panel is a second display electrode pair group. That is, 1080 scan electrodes SC1 to SC1080 and 1080 sustain electrodes SU1 to SU1080 belong to the first display electrode pair group, and 1080 scan electrodes SC1081 to SC2160 and 1080 sustain electrodes SU1081 to SU2160 are the second display electrodes. It belongs to the display electrode pair group.
  • ⁇ PDP driving method> Next, a driving method for driving the PDP 10 in the present embodiment will be described.
  • the driving method of the PDP in the present embodiment is different from the conventional driving method in the timing of applying the scanning pulse and the writing pulse.
  • the scan pulse and the write pulse are given so that the write operation (write process) is continuously performed except for the initialization period. As a result, the maximum number of subfields can be set within one field period. The details will be described below with an example.
  • FIG. 3 is a diagram for explaining a PDP driving method and a method of setting the number of display electrode pair groups (number of groups) in the first embodiment of the present invention.
  • the vertical axis represents scan electrodes SC1 to SC2160
  • the horizontal axis represents time.
  • the timing for performing the write operation is indicated by a solid line
  • the timing of the sustain period and the erase period is indicated by hatching.
  • the time for one field period is 16.7 ms.
  • an initializing period for generating initializing discharges simultaneously in all the discharge cells is provided.
  • the time required for the initialization period is set to 500 ⁇ s (0.5 ms).
  • the time Tw required to sequentially apply the scan pulses to the scan electrodes SC1 to SC2160 is estimated. At this time, it is desirable to apply the scan pulse as short as possible and continuously as long as possible so that the address operation is continuously performed.
  • the number of display electrode pair groups is determined based on the required number of sustain pulses.
  • the number N of display electrode pair groups is obtained based on the following formula using the time Tw required to perform the address operation once for all the discharge cells and the maximum time Ts required to give the sustain pulse. .
  • N N ⁇ Tw / (Tw ⁇ Ts)
  • 1512 / (1512 ⁇ 600) 1.66
  • the number of display electrode pair groups N 2.
  • the above formula is satisfied even when the number N of display electrode pair groups is 3 or more, but the increase in the number N of display electrode pair groups is complicated and controlled by the scan electrode drive circuit and the sustain electrode drive circuit.
  • the display electrode pairs are divided into two display electrode pair groups as shown in FIG. Then, as shown in FIG. 3D, a sustain period for applying a sustain pulse is provided after writing of the scan electrodes belonging to each group.
  • the sustain pulse period in the sustain period is generally set to 5 to 5.5 ⁇ s.
  • the sustain pulse period is increased to about 100 ⁇ s, the drive margin is improved, the light emission efficiency is improved, and the power is recovered. Reduction of power consumption by improving efficiency can be expected. Therefore, the address period and the sustain period are performed at the same time, and the sustain pulse period of SF1 to SF9 in which the drive time does not change even if the sustain pulse period is lengthened is lengthened (see FIG. 3E).
  • the time of the sustain period of each subfield should not exceed Tw ⁇ (N ⁇ 1) / N.
  • the sustain pulse period is increased. can do. However, it is effective to increase the period of the sustain pulse up to about 100 ⁇ s. However, since the effect is small even if it is increased beyond that, the maximum period of the sustain pulse may be up to about 100 ⁇ s.
  • the sustain pulse cycle is lengthened without changing the number of sustain pulses.
  • the sustain pulse is set so that the luminance weight for each subfield does not change. May be reduced.
  • the signal processing for power control can be used as it is, and the reactive power can be reduced by the amount that the number of sustain pulses is reduced.
  • the driving method for driving the PDP 10 can be determined.
  • the calculation is performed ignoring the time required for the erasing period.
  • FIG. 4 is a diagram showing drive voltage waveforms applied to the respective electrodes of the PDP 10 according to Embodiment 1 of the present invention.
  • an initializing period for generating an initializing discharge in each discharge cell is provided at the beginning of one field, and the sustain period is provided after the sustain period of each subfield of each display electrode pair group.
  • An erasing period for generating an erasing discharge is provided for the discharge cells discharged at.
  • FIG. 4 shows the initialization period, the writing periods of SF1 to SF2 and SF3 for the first display electrode pair group, and SF1 to SF2 for the second display electrode pair group.
  • the initialization period is a period in which an initialization discharge is generated for bringing all the discharge cells into a charged state capable of address discharge.
  • a potential of 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SU2160, respectively, and the potential Vi1 that is lower than the discharge start voltage with respect to the sustain electrodes SU1 to SU2160 is applied to the scan electrodes SC1 to SC2160.
  • a ramp waveform potential that gently rises toward the potential Vi2 exceeding the discharge start voltage. While this ramp waveform potential rises, a weak initializing discharge is generated between scan electrodes SC1 to SC2160, sustain electrodes SU1 to SU2160, and data electrodes D1 to Dm.
  • Negative wall voltage is generated on scan electrodes SC1 to SC2160, and positive wall voltage is generated on data electrodes D1 to Dm and sustain electrodes SU1 to SU2160.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • positive potential Ve1 is applied to sustain electrodes SU1 to SU2160, and scan electrodes SC1 to SC2160 are directed to potential Vi4 that exceeds discharge start voltage from potential Vi3 that is lower than or equal to the discharge start voltage with respect to sustain electrodes SU1 to SU2160.
  • An inclined waveform potential that gradually falls is applied.
  • a weak initializing discharge is generated between scan electrodes SC1 to SC2160, sustain electrodes SU1 to SU2160, and data electrodes D1 to Dm.
  • a positive wall voltage is generated on scan electrode SC1
  • a negative wall voltage is generated on sustain electrode SU1
  • a negative wall voltage is also generated on data electrode Dk.
  • an address operation is performed in which an address discharge is generated in the discharge cell to be lit in the first line and a wall voltage is generated on each electrode.
  • the voltage at the intersection of data electrodes D1 to Dm and scan electrode SC1 to which address pulse potential Vd has not been applied does not exceed the discharge start voltage, so that address discharge does not occur.
  • a scan pulse is applied to the scan electrode SC2 of the second line, and an address pulse is applied to the data electrode Dk corresponding to the discharge cell to emit light. Then, the address discharge is generated in the discharge cells of the second line to which the scan pulse and the address pulse are simultaneously applied, and the address operation is performed.
  • the above address operation is repeated until the discharge cell on the 1080th line, and an address discharge is selectively generated in the discharge cells to emit light to form wall charges.
  • the potential Vc is still applied to the scan electrodes SC1081 to SC2060 belonging to the second display electrode pair group, and the potential Ve1 is still applied to the sustain electrodes SU1081 to SU2060, which is a rest period in which no discharge occurs.
  • the positive potential Ve2 is applied to the sustain electrodes SU1081 to SU2160.
  • an address discharge occurs between data electrode Dk and scan electrode SC1081, and between sustain electrode SU1081 and scan electrode SC1081.
  • a scan pulse is applied to scan electrode SC1082, and an address pulse is applied to data electrode Dk corresponding to the discharge cell to emit light.
  • the address discharge is generated in the discharge cells on the 1082th line to which the scanning pulse potential Va and the address pulse potential Vd are simultaneously applied.
  • the above addressing operation is repeated until reaching the discharge cell on the 2160th line, and an address discharge is selectively generated in the discharge cells to emit light to form wall charges.
  • the first display electrode pair group is in the maintenance period of SF1. That is, by alternately applying a sustain pulse of “120” to scan electrodes SC1 to SC1080 and sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group, the discharge cells having undergone the address discharge are caused to emit light.
  • the sustain pulses applied to scan electrodes SC1 to SC1080 and the sustain pulses applied to sustain electrodes SU1 to SU1080 have the same period, but are 180 degrees out of phase.
  • a sustain pulse having a positive potential Vs is applied to scan electrodes SC1 to SC1080, and 0 (V) is applied to sustain electrodes SU1 to SU1080.
  • the potential difference between the scan electrode SCi and the sustain electrode SUi is such that the sustain pulse voltage (Vs) includes the magnitude of the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi. The magnitude is added and exceeds the discharge start voltage.
  • a sustain discharge is generated between scan electrode SCi and sustain electrode SUi, and phosphor layer 35 emits light by the ultraviolet rays generated at this time.
  • 0 (V) is applied to scan electrodes SC1 to SC1080, and sustain pulses having positive potential Vs are applied to sustain electrodes SU1 to SU1080, respectively.
  • the potential difference between the sustain electrode SUi and the scan electrode SCi exceeds the discharge start voltage, so that the sustain discharge occurs again between the sustain electrode SUi and the scan electrode SCi.
  • a negative wall voltage is generated on SUi, and a positive wall voltage is generated on scan electrode SCi.
  • sustain pulses are alternately applied to scan electrodes SC1 to SC1080 and sustain electrodes SU1 to SU1080, and a potential difference is applied between the electrodes of the display electrode pair, whereby a sustain discharge is generated in a discharge cell that has generated an address discharge in the address period. Occurs continuously, and the discharge cell emits light.
  • the sustain pulse period in the sustain period is set to 5 to 5.5 ⁇ s.
  • the sustain pulse period is increased to about 100 ⁇ s, the drive margin is improved, the light emission efficiency is improved, and the power is recovered. Reduction of power consumption by improving efficiency can be expected. Therefore, in SF1, the sustain pulse period is increased on condition that the duration of the sustain period does not exceed Tw ⁇ (N ⁇ 1) / N.
  • the positive potential Ve2 is applied to the sustain electrodes SU1 to SU2160.
  • Scan electrodes SC1 to SC1080 belonging to the first display electrode pair group are sequentially given scan pulses to scan electrodes SC1 to SC1080 and write pulses to data electrodes Dk, as in the address period of SF1.
  • An address operation is performed in the discharge cell on the 1080th line.
  • sustain period of SF1 for the second display electrode pair group it is the sustain period of SF1 for the second display electrode pair group.
  • scan electrodes SC1081 to SC2160 and sustain electrodes SU1081 to SU2160 belonging to the second display electrode pair group are caused to emit light from the discharge cells in which the address discharge has been performed so that sustain pulses of “120” are alternately applied.
  • sustain pulses applied to scan electrodes SC1081 to SC2160 and sustain pulses applied to sustain electrodes SU1081 to SU2160 have the same period, but are 180 degrees out of phase.
  • sustain pulse of the first display electrode pair group and the sustain pulse of the second display electrode pair group have the same period.
  • a narrow pulse-shaped potential difference is applied between scan electrodes SC1081 to SC2160 and sustain electrodes SU1081 to SU2160, leaving positive wall charges on data electrode Dk. Wall charges on scan electrode SCi and sustain electrode SUi are erased.
  • the SF2 address period for the second display electrode pair group the SF3 address period for the first display electrode pair group,..., The SF10 address period for the second display electrode pair group, and so on.
  • one field ends after the sustain period and erase period of SF10 for the second display electrode pair group.
  • the scan pulse and the write pulse are given so that the address operation is continuously performed in any one of the display electrode pair groups.
  • ten subfields can be set within one field period.
  • the number of sub-fields is the maximum number that can be set within one field period.
  • one field is finally finished in the sustain period and the erase period for the second display electrode pair group. Therefore, it is preferable that the last subfield is arranged with a subfield having the smallest luminance weight, so that the driving time can be shortened.
  • the erase operation in the erase period, the erase operation is performed by applying a narrow pulse potential difference between the scan electrode and the sustain electrode, and the time required for the erase period is ignored.
  • the number of display electrode pair groups was determined. Further, in the present embodiment, it has been described that the write operation is performed even if any one of the display electrode pair groups is in the erase period. However, a certain amount of time is required to perform the erase operation, and as described above, it is desirable not to perform the write operation when any one of the display electrode pair groups is in the erase period.
  • FIGS. 5A and 5B are diagrams showing variations (modifications) of drive voltage waveforms applied to the respective electrodes during the erasing period in the embodiment of the present invention.
  • the drive voltage waveform shown in FIG. 5A is obtained by applying a ramp waveform potential that gradually decreases after applying a narrow pulse-like potential difference between the scan electrode SCi and the sustain electrode SUi in the erase period. To give. According to this method, although the time required for the erasing period increases, the wall voltage on each electrode can be accurately controlled. Further, the drive voltage waveform shown in FIG.
  • FIGS. 6 (a) and 6 (b) are diagrams showing examples of drive voltage waveforms of sustain pulses applied to the respective electrodes during the sustain period in the embodiment of the present invention.
  • the sustain pulse includes a rising period T1 that rises from a potential (first potential) of 0 (V) to a potential Vs (second potential), a high period T2 that holds the potential Vs, and 0 (V) from the potential Vs. Falling period T3 during which the potential falls to the first potential and a low period T4 during which the potential of 0 (V) is held.
  • the sustain pulse of the sustain period that is performed simultaneously with the address period prevents the scan electrode SCi and the sustain electrode SUi from simultaneously becoming 0 (V) so as not to be affected by the address pulse applied to the data electrode Dk.
  • FIG. 6A shows a voltage waveform in which sustain discharge is performed at the rising edge of the sustain pulse while preventing the scan electrode SCi and the sustain electrode SUi from simultaneously becoming 0 (V)
  • FIG. 6B shows the scan electrode.
  • This is a voltage waveform in which sustain discharge is performed at the falling edge of the sustain pulse while preventing SCi and sustain electrode SUi from simultaneously becoming 0 (V).
  • the sustain pulse period is longer than the conventional sustain pulse period in an arbitrary subfield.
  • the sustain pulse period is longer than 5.5 ⁇ s in the range where the sustain period does not exceed Tw ⁇ (N ⁇ 1) / N. To do.
  • the sustain pulse period is increased within a range in which the sustain period does not exceed Tw ⁇ (N ⁇ 1) / N, the drive time does not change.
  • the period is set to 5 by extending a certain period among a rising period, a high period, a falling period, and a low period.
  • a pulse longer than 5 ⁇ s is used as a sustain pulse. Which period will be extended is described below.
  • the sustain pulse period is increased. First, this method will be described. In order to continue the sustain discharge, it is important that a sufficient amount of wall charges is accumulated on the scan electrode SCi and the sustain electrode SUi. However, this wall charge accumulation requires a finite time.
  • This wall charge accumulation time corresponds to the overlap time of the high period T2 and the low period T4. 6A and 6B, the high period T2 of the scan electrode SCi and the low period T4 of the sustain electrode SUi overlap each other, and the low period T4 of the scan electrode SCi and the sustain electrode SUi. The time during which the high period T2 overlaps corresponds to the wall charge accumulation time. Then, the wall charge accumulation time (overlap time between the high period T2 and the low period T4) is extended in a range where the sustain period does not exceed Tw ⁇ (N ⁇ 1) / N.
  • both the high period T2 and the low period T4 are lengthened in the sustain pulse applied to each of the scan electrode SCi and the sustain electrode SUi.
  • the high period T2 of one of the sustain pulses applied to the scan electrode SCi and the sustain pulse applied to the sustain electrode SUi is lengthened, and the low period T4 of the other sustain pulse is lengthened. May be.
  • the reason for extending the wall charge accumulation time in the sustain pulse in this way is as follows.
  • sustain pulse potential Vs (V) applied alternately to scan electrode SCi and sustain electrode SUi is set to a value that generates a sustain discharge in the discharge cells in which wall charges are accumulated.
  • the output impedance of the drive circuit is not 0 ( ⁇ )
  • the impedance of the panel electrode is not 0 ( ⁇ ). Therefore, when a discharge current flows, the voltage drop due to these impedances cannot be ignored, and each discharge The voltage of the substantial sustain pulse applied to the cell is lowered.
  • the amount of wall charges accumulated in the individual discharge cells also decreases, so that the wall voltage becomes insufficient and sustain discharge cannot be maintained, so-called non-lighted cells are generated and image display quality is deteriorated.
  • the substantial sustain pulse voltage applied to each discharge cell is recovered, and the wall charge is sufficiently accumulated. This compensates for the lack of wall voltage due to voltage drop.
  • Such an improvement effect of the drive margin becomes more remarkable as the panel becomes higher definition and the electrode becomes thinner.
  • the sustain pulse causes the sustain pulse to rise and fall by causing LC resonance between the interelectrode capacitance between the display electrodes and the power recovery inductor.
  • the value of the inductor for power recovery is increased to increase the LC resonance time (rise period T1 or fall period T3), the effective value of the current accompanying charging / discharging of the interelectrode capacitance between the display electrodes decreases, and driving The power loss due to the impedance of the circuit and panel electrodes can be reduced. Therefore, when sustain discharge is performed at the rise of the sustain pulse as shown in FIG.
  • the fall period T3 not contributing to the discharge is lengthened, and sustain discharge is performed at the fall of the sustain pulse as shown in FIG. 6B. Increases the rising period T1 that does not contribute to the discharge.
  • the rising period T1 or the falling period T3 can be made longer than that of the conventional ADS system.
  • the value of the power recovery inductor can be switched by the drive circuit, it is possible to adaptively reduce the power loss due to charging / discharging of the interelectrode capacitance between the display electrodes in each subfield.
  • the sustain pulse includes the rising period T1, the high period T2, the falling period T3, and the low period T4.
  • the wall charge accumulation time is the time required for the charged particles of the discharge gas generated by the sustain discharge to move and deposit under the scan electrode SCi and the sustain electrode SUi. Generally, a time of 1 ⁇ s or more is required. If this time is short, the accumulated wall charge is small, the wall voltage is insufficient, and the sustain discharge cannot be maintained, and at the same time the luminous efficiency is lowered.
  • the period of the sustain pulse is set to the minimum necessary time in consideration of the trade-off relationship between image quality and power consumption.
  • the sustain pulse period (T1 ⁇ T) applied to each of scan electrode SCi and sustain electrode SUi is within a range where the sustain period of each subfield does not exceed Tw ⁇ (N ⁇ 1) / N.
  • the period of the sustain pulse applied to each of scan electrode SCi and sustain electrode SUi is not longer than the conventional period (5 to 5.5 ⁇ s).
  • the above-described effect can be obtained by making the sustain pulse period applied to each of scan electrode SCi and sustain electrode SUi in any subfield longer than the conventional period.
  • the sustain pulse period applied to each of scan electrode SCi and sustain electrode SUi is within the range in which the sustain period does not exceed Tw ⁇ (N ⁇ 1) / N.
  • the sustain period cannot be set longer than Tw ⁇ (N ⁇ 1) in the subfields after the second subfield (excluding the last subfield).
  • the sustain pulse period applied to each of scan electrode SCi and sustain electrode SUi may be set longer than the conventional period (5 to 5.5 ⁇ s).
  • the sustain pulse cycle is lengthened without changing the number of sustain pulses.
  • the sustain pulse is set so that the luminance weight for each subfield does not change. May be reduced.
  • the signal processing for power control can be used as it is, and the reactive power can be reduced by the amount that the number of sustain pulses is reduced. For example, if the sustain pulse period is increased from 5 ⁇ s to 10 ⁇ s, the luminance increases by 10%. Therefore, the number of sustain pulses can be reduced by 10%, and the reactive power can also be reduced by 10%. If the sustain pulse period and luminance characteristics are measured in detail, the number of sustain pulses is reduced without changing the luminance weight for each subfield, and the sustain period does not exceed Tw ⁇ (N ⁇ 1) / N Thus, the sustain pulse period can be maximized.
  • FIGS. 7A and 7B are schematic diagrams showing an example of a subfield configuration in which no write operation is performed in the erase period in the first embodiment of the present invention, and the vertical axis shows scan electrodes SC1 to SC2160. The horizontal axis indicates time. The timing for performing the write operation is indicated by a solid line, and the timing of the sustain period and the timing of the erase period are indicated by different hatching.
  • FIG. 7A shows the timing when an erasing period is provided immediately after the sustaining period. When the first display electrode pair group is in the erasing period, the address operation of the second display electrode pair group is not performed.
  • FIG. 7B shows the timing when an erasing period of the previous subfield is provided immediately before the writing period.
  • FIG. 8 is a circuit block diagram of plasma display device 100 in accordance with the first exemplary embodiment of the present invention.
  • the plasma display apparatus 100 includes a PDP 10, an image signal processing circuit 41, a data electrode driving circuit 42, scan electrode driving circuits 43 a and 43 b, sustain electrode driving circuits 44 a and 44 b, a timing generation circuit 45, and a power source necessary for each circuit block.
  • a power supply circuit (not shown) for supplying is provided.
  • the plasma display device 100 is configured such that the operation of the PDP driving method according to the first embodiment is performed as the operation thereof.
  • the image signal processing circuit 41 converts the image signal into image data indicating light emission / non-light emission for each subfield.
  • the data electrode drive circuit 42 includes m switches for applying the write pulse potential Vd or 0 (V) to each of the m data electrodes D1 to Dm. Then, the image data output from the image signal processing circuit 41 is converted into a signal corresponding to each data electrode D1 to Dm, and the signal is given to each data electrode D1 to Dm based on the timing signal from the timing generation circuit 45. Thus, the data electrodes D1 to Dm are driven.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit based on the horizontal synchronization signal and the vertical synchronization signal, and supplies them to the respective circuits.
  • Scan electrode drive circuit 43a drives scan electrodes SC1 to SC1080 belonging to the first display electrode pair group based on the applied timing signal, and scan electrode drive circuit 43b operates on the second display electrode pair based on the applied timing signal.
  • Scan electrodes SC1081 to SC2160 belonging to the group are driven.
  • the sustain electrode driving circuit 44a drives the sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group based on the applied timing signal, and the sustain electrode driving circuit 44b performs the second display based on the applied timing signal.
  • the sustain electrodes SU1081 to SU2160 belonging to the electrode pair group are driven.
  • FIG. 9 is a circuit diagram of scan electrode drive circuit 43a of plasma display device 100 in the first exemplary embodiment of the present invention.
  • Scan electrode drive circuit 43 a includes sustain pulse generation circuit 50, initialization waveform generation circuit 60, and scan pulse generation circuit 70.
  • Sustain pulse generation circuit 50 includes power recovery capacitor C51, switching elements Q51 and Q52, backflow prevention diodes D51 and D52, and power recovery inductors L51 and L52, which constitute a power recovery unit, and further includes a voltage clamp. Switching elements Q55 and Q56 constituting the part. A sustain pulse is applied to scan electrodes SC1 to SC1080.
  • the interelectrode capacitance between the display electrodes (hereinafter referred to as “interelectrode capacitance Cp”) and the inductor L51 are LC-resonated to rise the sustain pulse, and the interelectrode capacitance Cp between the display electrodes and the inductor L52 are increased. Are made to resonate and the sustain pulse falls.
  • the sustain pulse rises the charge stored in the power recovery capacitor C51 is moved to the interelectrode capacitance Cp of the PDP 10 via the switching element Q51, the diode D51, and the inductor L51.
  • the power recovery capacitor C51 has a sufficiently large capacity compared to the interelectrode capacity Cp, and is charged to about Vs / 2, which is half of the voltage Vs, so as to serve as a power source for the power recovery unit.
  • ta ⁇ ⁇ ⁇ (L 51 ⁇ Cp)
  • tb ⁇ ⁇ ⁇ (L 52 ⁇ Cp)
  • ⁇ (L 51 ⁇ Cp) is the positive square root of (L 51 ⁇ Cp)
  • ⁇ (L 52 ⁇ Cp) is the positive square root of (L 52 ⁇ Cp).
  • L 51 and L 52 in the above formulas indicate inductances of the inductors L51 and L52.
  • ta and tb substantially correspond to the time of the rising period T1 and the falling period T3 of the sustain pulse, respectively.
  • the display electrode driven through the switching element Q55 is connected to the power source and clamped to the potential Vs. Further, the display electrode driven via the switching element Q56 is grounded and clamped to 0 (V). Therefore, the impedance at the time of voltage application by a voltage clamp part is small, and the big discharge current by strong sustain discharge can be sent stably.
  • sustain pulse generating circuit 50 applies sustain pulses to scan electrodes SC1 to SC1080 by controlling switching elements Q51, Q52, Q55, and Q56.
  • switching elements can be configured using generally known elements such as MOSFETs and IGBTs.
  • Initialization waveform generation circuit 60 includes Miller integration circuit 61 for applying a gently rising ramp waveform potential to scan electrodes SC1 to SC1080 during the initialization period, and Miller integration circuit 62 for applying a gently falling ramp waveform potential.
  • switching elements Q63 and Q64 are separation switches, and are provided in order to prevent current from flowing backward through the parasitic diodes of the switching elements constituting sustain pulse generation circuit 50 and initialization waveform generation circuit 60. .
  • Scan pulse generating circuit 70 has a DC power supply 72 of a voltage ( ⁇ Va) for applying scan potential Va to scan electrodes SC1 to SC1080, and switching for applying scan potential Va to scan electrode SC1 as necessary.
  • Elements Q71H1 and Q71L1, switching elements Q71H2 and Q71L2 for applying to scan electrode SC2,..., Switching elements Q71H1080 and Q71L1080 for applying to scan electrode SC1080 are provided.
  • Scan potential Va is sequentially applied to scan electrodes SC1 to SC1080 at the timing described above.
  • FIG. 10 is a circuit diagram of sustain electrode drive circuit 44a of plasma display device 100 in accordance with the first exemplary embodiment of the present invention.
  • Sustain electrode drive circuit 44 a includes sustain pulse generation circuit 80 and constant voltage generation circuit 90.
  • Sustain pulse generation circuit 80 has the same configuration as sustain pulse generation circuit 50, and includes a power recovery capacitor C81, switching elements Q81 and Q82, backflow prevention diodes D81 and D82, and a resonance circuit that form a power recovery unit. It has inductors L81 and L82, and further has switching elements Q85 and Q86 that constitute a voltage clamp section. Then, a sustain pulse is applied to sustain electrodes SU1 to SU1080.
  • the constant voltage generation circuit 90 includes a switching element Q91 and a backflow prevention diode D91, and applies a positive potential Ve1 to the sustain electrodes SU1 to SU1080 in the initialization period.
  • switching element Q92 and backflow preventing diode D92 are provided, and positive potential Ve2 is applied to sustain electrodes SU1 to SU1080 in the address period.
  • Scan electrode drive circuit 43b has the same configuration as scan electrode drive circuit 43a, and sustain electrode drive circuit 44b has the same configuration as sustain electrode drive circuit 44a.
  • the present invention is not limited to this, and the number of display electrode pair groups is as follows. It is desirable to determine based on the maximum number of sustain pulses applied to the display electrode pair during the sustain period.
  • a case where all display electrode pairs are divided into four display electrode pair groups will be described as a second embodiment.
  • the time of one field period is set to 16.7 ms.
  • the time required for the initialization period is 500 ⁇ s
  • the time required for performing the address operation on the discharge cells corresponding to one scan electrode is 0.7 ⁇ s.
  • the time Tw required to perform the address operation once for the discharge cells corresponding to all the scan electrodes is 1512 ⁇ s, and 10 subfields can be secured at the maximum.
  • the number of display electrode pair groups is determined based on the required number of sustain pulses.
  • the number N of display electrode pair groups is obtained based on the following formula using the time Tw required to perform the address operation once for all the discharge cells and the maximum time Ts required to give the sustain pulse. .
  • FIG. 11 is an electrode array diagram of the PDP 10 used in the second embodiment of the present invention.
  • the panel is divided into four display electrode pairs groups in the vertical direction, and the first display electrode pair group and the second display electrode are sequentially arranged from the display electrode pair located at the top of the panel.
  • a pair group, a third display electrode pair group, and a fourth display electrode pair group are used. That is, scan electrodes SC1 to SC540 and sustain electrodes SU1 to SU540 belong to the first display electrode pair group, scan electrodes SC541 to SC1080 and sustain electrodes SU541 to SU1080 belong to the second display electrode pair group, and scan electrodes SC1081 to SC1620. Further, sustain electrodes SU1081 to SU1620 belong to the third display electrode pair group, and scan electrodes SC1621 to SC2160 and sustain electrodes SU1621 to SU2160 belong to the fourth display electrode pair group.
  • FIG. 12 is a schematic diagram showing the subfield configuration of the drive voltage waveform in the second embodiment of the present invention, where the vertical axis shows scan electrodes SC1 to SC2160, and the horizontal axis shows time. Further, the timing for performing the write operation is indicated by a solid line, and the timing of the sustain period and the timing of the erase period are indicated by different hatching.
  • the number of display electrode pair groups the number of sustain pulses applied to the display electrode pairs during the sustain period can be increased, and the sustain pulse cycle can be lengthened.
  • the erase period is provided immediately before the write period of the next subfield. Then, driving is performed so that the address operation is continuously performed in any one of the display electrode pair groups in the field period excluding the initialization period and the respective erasing periods. In addition, a period in which no discharge is generated is provided between the address period and the sustain period so that the sustain period ends immediately before the erase period. As described above, by providing the erase period immediately after the sustain period, the erase discharge can be performed using the priming generated by the sustain discharge, and a stable erase operation can be performed.
  • each of the first to fourth displays is performed in the same manner as the plasma display device 100 according to the first embodiment includes two scan electrode drive circuits 43a and 43b and two sustain electrode drive circuits 44a and 44b.
  • Four scan electrode drive circuits for driving the scan electrodes belonging to the electrode pair group may be provided, and four sustain electrode drive circuits for driving the sustain electrodes belonging to each display electrode pair group may be provided. .
  • all the display electrode pairs 24 provided in the PDP 10 are grouped into a plurality of display electrode pair groups.
  • a plurality of display electrode pair groups corresponding to each display electrode pair group are divided.
  • Each discharge cell group is constituted by the discharge cells. That is, each discharge cell group is constituted by a plurality of discharge cells having display electrode pairs belonging to each display electrode pair group. Therefore, the subfield for each display electrode pair group is a subfield for each discharge cell group.
  • One field period may have an address period, a sustain period, and an erase period, and address periods for discharge cells (different discharge cell groups) corresponding to different display electrode pair groups may overlap.
  • the display cells are divided into a plurality of subfields so that address processing is performed on discharge cells corresponding to other display electrode pair groups within the sustain period for the discharge cells corresponding to one display electrode pair group. It can also be said.
  • the address operation is performed for each line (discharge cells corresponding to one scan electrode, that is, discharge cells corresponding to a pair of display electrodes).
  • a discharge cell corresponding to one scan electrode (a pair of display cells) is time Tw required to perform an address operation once for the discharge cells corresponding to the scan electrodes (discharge cells corresponding to all display electrode pairs).
  • the time required for performing the address operation on the discharge cell corresponding to the electrode pair) is multiplied by the total number of scan electrodes, but is not limited thereto. For example, including the case where a plurality of lines are configured to perform an address operation at the same time, it is necessary to perform the address operation for the discharge cells corresponding to all the display electrode pairs and the time required for performing one address operation.
  • the time Tw required to perform the address operation (address process) once for the discharge cells corresponding to all the display electrode pairs may be obtained by multiplying the number of address operations to be obtained. The same applies to a case where a single-line write operation and a simultaneous write operation of a plurality of lines are mixed.
  • the specific numerical values used in the first and second embodiments are merely examples, and are appropriately optimized according to the characteristics of the panel (PDP) and the specifications of the plasma display device. It is desirable to set.
  • the present invention can ensure a sufficient number of subfields and sufficient luminance to ensure image quality even with an ultra-high definition panel of 2160 lines or more, and further improve drive margin and reduce power consumption.
  • the present invention is useful as a plasma display panel driving method capable of realizing the above and a plasma display device using the driving method.
  • Plasma display panel 22 Scan electrode 23 Sustain electrode 24 Display electrode pair 32 Data electrode 41 Image signal processing circuit 42 Data electrode drive circuit 43a, 43b Scan electrode drive circuit 44a, 44b Sustain electrode drive circuit 43 Display electrode pair drive circuit 45 Timing generation Circuit 100 Plasma display device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　超高精細度パネルであっても画質の確保、駆動マージンの向上及び消費電力の低減を実現できるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置を提供する。本発明は、複数の表示電極対を複数の表示電極対グループに分け、それぞれの表示電極対グループ毎に、発光させるべき放電セルに書込み放電を発生させる書込み処理を行う書込み期間と、第１・第２の維持パルスを走査電極・維持電極に与える維持期間とを有する複数のサブフィールドを用い、それぞれの表示電極対グループに対する書込み期間が重なることがないように１フィールド期間を分割し、全ての表示電極対グループの数をＮ、全ての表示電極対に対応する放電セルに対して書込み処理を行うために必要な時間をＴｗとするとき、維持期間の時間が、Ｔｗ×（Ｎ－１）／Ｎを超えない範囲で、第１及び第２の維持パルスの周期が５．５μｓより長いサブフィールドを有する。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
　本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルを用いた表示装置であるプラズマディスプレイ装置に関する。
　現在、プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）を用いた表示装置において、交流面放電型プラズマディスプレイ装置が代表的存在となっている。交流面放電型のＰＤＰには、前面基板と背面基板とを対向配置することにより、多数の放電セルが形成されている。以下、交流面放電型のＰＤＰの構成について説明する。
　＜一般的なＰＤＰの構成＞
　前面基板上には、走査電極と維持電極とからなる表示電極対が、互いに平行になるよう複数対形成されている。また、前面基板上には、表示電極対を覆うように、誘電体層および保護層が積層されて形成されている。背面基板上には、データ電極が互いに平行になるよう複数形成されている。また、背面基板上には、データ電極を覆うように、誘電体層が形成され、更にその上には、井桁状の隔壁が形成されている。誘電体層の上面と隔壁の側面とからなる空間には、赤色、緑色、青色にそれぞれ発光する蛍光体層が設けられている。
　上記のようにして形成された前面基板と背面基板とは、表示電極対とデータ電極とが立体交差するように、微小な放電空間を挟んで対向配置され、その外周部は封着材により封着されている。内部の放電空間には、放電ガスが封入されている。このようにして、表示電極対とデータ電極とが交差する部分には、放電セルが形成される。各放電セル内においては、ガス放電により紫外線を発生させ、この紫外線により各蛍光体を励起発光させて、カラー表示を行う。
　＜一般的なＰＤＰの駆動方法＞
　ＰＤＰの駆動方法としては、１フィールドを複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。各サブフィールドには、初期化期間、書込み期間、および、維持期間を有する。
　初期化期間では、表示電極対である走査電極および維持電極に、所定の電圧を印加して初期化放電を発生させ、次の書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、走査電極に走査パルスを順次与えるとともに、表示する画像に応じて選択的に放電セルのデータ電極に書込みパルスを与えて書込み放電を発生させ、各電極上に壁電荷を形成する。維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを与えて書込み放電を起こした放電セルで維持放電を発生させ、放電ガスを励起する。励起された放電ガスが安定状態に遷移する時に発生する紫外線により、対応する放電セルの蛍光体層が励起されて可視光線が発生し、これにより画像表示を行う。
　また、サブフィールド法の中でも、書込み期間と維持期間とを時間的に完全分離した、書込み・維持分離方式（ＡＤＳ方式）が、一般的に用いられている。ＡＤＳ方式の場合、書込み放電を発生させる放電セルと維持放電を発生させる放電セルとが同時に存在することがないので、書込み期間には書込み放電に最適な条件で、維持期間には維持放電に最適な条件で、ＰＤＰを駆動することができる。
　ところで、一般的に維持期間における維持パルスの周期は５～５．５μｓに設定されるが、１００μｓ程度までならば維持パルスの周期を長くした方が、駆動マージンの向上、発光効率の向上および電力回収効率の向上による消費電力の低減などが期待できる。
　しかしながら、ＡＤＳ方式は、書込み期間を除く期間に維持期間を設定するため、維持パルスの周期を長くすると、画質を確保するための十分なサブフィールド数と十分な維持パルス数を確保することができなくなる。例えば、維持パルスの周期を一般的な５μｓから１０μｓまで長くすると、維持パルス数を半減、もしくはサブフィールド数を１つ以上減少しなければ、１フィールドの時間を超えてしまう。
　このような問題を解決するため、平均映像レベル（以下、「ＡＰＬ」と略記する）等の画像の明るさ情報に基づき、画像が明るくなる（すなわち、ＡＰＬが上がる）に伴って、維持パルス数を減少させて維持パルスの周期を長くする方法が特許文献１に記載されている。
特開２００６－５８５１９号公報
　しかしながら、特許文献１に記載されているように、ＡＰＬが高い画像でなければ維持パルスの周期を長くすることができない。もしもＡＰＬが低い画像で維持パルスの周期を長くすると、画質を確保するための十分なサブフィールド数と十分な維持パルス数を確保することができなくなる。一方で、現在のディスプレイ業界ではパネルの高精細度化が進められており、書込み期間に要する時間がさらに長くなっており、ＡＰＬが高い画像であっても維持期間に割り当てることができる時間が短くなってきている。よって、例えば２１６０ラインあるいは４３２０ラインといった超高精細度パネルであっても、維持パルスの周期を長くし、駆動マージンの向上と消費電力の低減を実現できる方法が望まれている。
　本発明は、このような課題に鑑みなされたものであり、超高精細度パネルであっても、画質を確保するための十分なサブフィールド数と十分な輝度を確保することができ、さらに駆動マージンの向上と消費電力の低減を実現することができるプラズマディスプレイパネルの駆動方法、およびその駆動方法を用いたプラズマディスプレイ装置を提供することを目的とする。
　上記目的を達成するために本発明のプラズマディスプレイパネルの駆動方法は、対をなす走査電極及び維持電極からなる複数の表示電極対と複数のデータ電極とが間隙を有して交差するように配設され、前記交差する位置のそれぞれに前記間隙を形成する前記表示電極対及び前記データ電極を有する放電セルを有したプラズマディスプレイパネルの駆動方法であって、前記複数の表示電極対を複数の表示電極対グループに分け、それぞれの前記表示電極対グループ毎に、発光させるべき前記放電セルに書込み放電を発生させる書込み処理を行う書込み期間と、第１の維持パルスを前記走査電極に与えるとともに前記第１の維持パルスと周期の等しい第２の維持パルスを前記第１の維持パルスとはタイミングを異ならせて前記維持電極に与えることにより前記書込み放電を発生させた前記放電セルに維持放電を発生させる維持期間とを有する複数のサブフィールドを用い、それぞれの前記表示電極対グループに対する前記書込み期間が重なることがないように１フィールド期間を分割し、全ての前記表示電極対グループの数をＮ、全ての前記放電セルに対して前記書込み処理を行うために必要な時間をＴｗとするとき、維持期間の時間が、
Ｔｗ×（Ｎ－１）／Ｎ
を超えない範囲で、前記第１の維持パルス及び前記第２の維持パルスの周期が５．５μｓより長い前記サブフィールドを有する。
　この駆動方法により、超高精細度パネルであっても、画質を確保するための十分なサブフィールド数と十分な輝度を確保することができ、さらに駆動マージンの向上と消費電力の低減を実現することができる。
　また、一の前記表示電極対グループが前記維持期間である間に、他の前記表示電極対グループに対して前記書込み処理を行うようにし、前記第１の維持パルス及び前記第２の維持パルスは、１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、同時に前記第１の電位にならないように前記第１の維持パルスと前記第２の維持パルスとを与えることが望ましい。
　また、前記第１の維持パルス及び前記第２の維持パルスの周期を５．５μｓより長くする方法として、１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記ハイ期間と前記ロー期間との両方を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いるようにしてもよい。
　他に、前記第１の維持パルス及び前記第２の維持パルスの周期を５．５μｓより長くする方法として、１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記ハイ期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスのうちの一方に用い、前記仮想パルスにおいて、前記ロー期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスのうちの他方に用いるようにしてもよい。
　他に、前記第１の維持パルス及び前記第２の維持パルスの周期を５．５μｓより長くする方法として、１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記ハイ期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いるようにしてもよい。
　他に、前記第１の維持パルス及び前記第２の維持パルスの周期を５．５μｓより長くする方法として、１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記立下り期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いるようにしてもよい。
　他に、前記第１の維持パルス及び前記第２の維持パルスの周期を５．５μｓより長くする方法として、１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記立上り期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いるようにしてもよい。
　また、前記第１の維持パルス及び前記第２の維持パルスの周期は、１００μｓ以下であるようにしてもよい。このように、これら維持パルスの周期は、１００μｓ程度までは長くした方が、駆動マージンの向上、発光効率の向上および電力回収効率の向上による消費電力の低減などの効果が期待できるが、１００μｓより長くしても前述の効果は小さい。
　また、前記サブフィールドにおいて、前記第１の維持パルス及び前記第２の維持パルスの周期が５．５μｓ以下の値であると仮定した場合と比較して、前記サブフィールドの輝度重みが変わらないように、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスの繰り返し回数を少なくするようにしてもよい。
　また、１フィールド期間の最初に、全ての放電セルに一斉に初期化放電を発生させる初期化期間を設けるとともに、それぞれの前記サブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けることが望ましい。
　また、一の前記表示電極対グループが前記維持期間である間に、他の前記表示電極対グループに対して前記書込み処理を行うようにするとともに、１フィールド期間のうち前記初期化期間とそれぞれの前記消去期間とを除いた期間において、いずれかの前記表示電極対グループに対して前記書込み処理を連続して行うことが望ましい。
　また、本発明のプラズマディスプレイ装置は、対をなす走査電極及び維持電極からなる複数の表示電極対と複数のデータ電極とが間隙を有して交差するように配設され、前記交差する位置のそれぞれに前記間隙を形成する前記表示電極対及び前記データ電極を有する放電セルを有したプラズマディスプレイパネルを備えるとともに、前記プラズマディスプレイパネルを駆動するための駆動回路を備え、前記駆動回路は、前記複数の表示電極対を複数の表示電極対グループに分け、それぞれの前記表示電極対グループ毎に、発光させるべき前記放電セルに書込み放電を発生させる書込み処理を行う書込み期間と、第１の維持パルスを前記走査電極に与えるとともに前記第１の維持パルスと周期の等しい第２の維持パルスを前記第１の維持パルスとはタイミングを異ならせて前記維持電極に与えることにより前記書込み放電を発生させた前記放電セルに維持放電を発生させる維持期間とを有する複数のサブフィールドを用い、それぞれの前記表示電極対グループに対する前記書込み期間が重なることがないように１フィールド期間を分割し、全ての前記表示電極対グループの数をＮ、全ての前記表示電極対に対して前記書込み処理を行うために必要な時間をＴｗとするとき、維持期間の時間が、
Ｔｗ×（Ｎ－１）／Ｎ

を超えない範囲で、前記第１の維持パルス及び前記第２の維持パルスの周期が５．５μｓより長い前記サブフィールドを有するように構成されている。

　この構成により、超高精細度パネルであっても、画質を確保するための十分なサブフィールド数と十分な輝度を確保することができ、さらに駆動マージンの向上と消費電力の低減を実現することができる。
　本発明によれば、超高精細度パネルであっても、画質を確保するための十分なサブフィールド数と十分な輝度を確保することができ、さらに駆動マージンの向上と消費電力の低減を実現することができるプラズマディスプレイパネルの駆動方法、およびその駆動方法を用いたプラズマディスプレイ装置を提供することが可能となる。
　本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
図１は、本発明の実施の形態１に用いるＰＤＰの構造を示す分解斜視図である。 図２は、本発明の実施の形態１に用いるＰＤＰの電極配列図である。 図３（ａ）～（ｅ）は、本発明の実施の形態１におけるＰＤＰの駆動方法および表示電極対グループの数の設定方法について説明するための図である。 図４は、本発明の実施の形態１におけるＰＤＰの各電極に与える駆動電圧波形を示す図である。 図５（ａ）、（ｂ）はそれぞれ、本発明の実施の形態において、消去期間に各電極に与える駆動電圧波形のバリエーションを示す図である。 図６（ａ）、（ｂ）はそれぞれ、本発明の実施の形態１における維持パルスの駆動電圧波形の一例を示す図である。 図７（ａ）、（ｂ）はそれぞれ、本発明の実施の形態１において消去期間に書込み動作を行わないサブフィールド構成の一例を示す模式図である。 図８は、本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図である。 図９は、図８に示すプラズマディスプレイ装置の走査電極駆動回路の回路図である。 図１０は、図８に示すプラズマディスプレイ装置の維持電極駆動回路の回路図である。 図１１は、本発明の実施の形態２に用いるＰＤＰの電極配列図である。 図１２は、本発明の実施の形態２における駆動電圧波形のサブフィールド構成を示す模式図である。
　以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
　（実施の形態１）
　＜ＰＤＰ（プラズマディスプレイパネル）の構造＞
　図１は、本発明の実施の形態１に用いるＰＤＰ１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とで構成された表示電極対２４が複数形成されている。表示電極対２４を形成する走査電極２２と維持電極２３との間の放電ギャップで放電を発生させ、光を取り出すために、走査電極２２は幅の広い透明電極２２ａを有し、維持電極２３も幅の広い透明電極２３ａを有している。そして透明電極２２ａ、２３ａの上の放電ギャップから遠い位置に幅の狭いバス電極２２ｂ、２３ｂが積層されている。隣接する表示電極対２４の間には、光を遮断するブラックストライプ２９が設けられている。そして走査電極２２と維持電極２３とブラックストライプ２９とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
　背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
　これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部がガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する位置のそれぞれに放電セルが構成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
　なお、ＰＤＰ１０の構造は上述したものに限られるわけではなく、例えば井桁状の隔壁３４に代えてストライプ状の隔壁を備えたものであってもよい。
　図２は、本発明の実施の形態１に用いるＰＤＰ１０の電極配列図である。ＰＤＰ１０には、行方向（ライン方向）に長いｎ本の走査電極ＳＣ１～ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１～ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１～Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが、放電空間を挟んで交差する領域およびその近傍領域が画像表示に寄与する１つの放電セルとなる。したがって、各放電セルは、１対の表示電極対（走査電極ＳＣＮｉおよび維持電極ＳＵＳｉ）と１つのデータ電極とを備え、それらの間の放電空間を含んで構成される。このＰＤＰ１０には、放電セルがｍ×ｎ個形成されている。表示電極対の数について特に制限はないが、本実施の形態においては説明のために、ｎ＝２１６０として説明する。

　ｎ本の走査電極ＳＣ１～ＳＣ２１６０およびｎ本の維持電極ＳＵ１～ＳＵ２１６０の２１６０対の表示電極対は、複数の表示電極対グループに分けられている。表示電極対グループの数Ｎの決め方については後述することとして、本実施の形態においては、一例としてパネルを上下に２分割して２つの表示電極対グループに分けた場合について説明する。図２に示したように、パネルの上半分に位置する表示電極対を第１の表示電極対グループとし、パネルの下半分に位置する表示電極対を第２の表示電極対グループとする。すなわち１０８０本の走査電極ＳＣ１～ＳＣ１０８０および１０８０本の維持電極ＳＵ１～ＳＵ１０８０が第１の表示電極対グループに属し、１０８０本の走査電極ＳＣ１０８１～ＳＣ２１６０および１０８０本の維持電極ＳＵ１０８１～ＳＵ２１６０が第２の表示電極対グループに属している。

　＜ＰＤＰの駆動方法＞
　次に、本実施の形態において、ＰＤＰ１０を駆動するための駆動方法について説明する。本実施の形態におけるＰＤＰの駆動方法は、従来の駆動方法とは、走査パルスおよび書込みパルスを与えるタイミングが異なる。本実施の形態においては、初期化期間を除き、書込み動作（書込み処理）が連続して行われるように走査パルスおよび書込みパルスを与える。その結果、１フィールド期間内に最大限の数のサブフィールドを設定することができる。以下に、その詳細について、例をあげて説明する。
　図３は、本発明の実施の形態１におけるＰＤＰの駆動方法および表示電極対グループの数（グループ数）の設定方法について説明するための図である。図３（ａ）～図３（ｅ）の縦軸は走査電極ＳＣ１～ＳＣ２１６０を示し、横軸は時間を示している。また、書込み動作を行うタイミングを実線で示し、維持期間および消去期間のタイミングはハッチングで示している。なお、以下の説明では、１フィールド期間の時間を１６．７ｍｓとする。
　まず、図３（ａ）に示すように、１フィールド期間の最初に、全ての放電セルで一斉に初期化放電を発生させる初期化期間を設ける。本実施の形態においては、初期化期間に要する時間を５００μｓ（０．５ｍｓ）と設定した。
　次に、図３（ｂ）に示すように、走査電極ＳＣ１～ＳＣ２１６０に走査パルスを順次与えるために要する時間Ｔｗを見積もる。このとき、連続して書込み動作が行われるように走査パルスを可能な限り短くかつ可能な限り連続して与えることが望ましい。本実施の形態においては、１本の走査電極に対応する放電セルに対して書込み動作を行うために要する時間（１ラインの書込み処理を行うために必要な時間）を０．７μｓとした。走査電極の全数が２１６０本であるため、全ての走査電極に対応する放電セルに対して書込み動作を１回行うために必要な時間Ｔｗは、０．７×２１６０＝１５１２μｓ（約１．５ｍｓ）である。
　次に、サブフィールド数を見積もる。さしあたり消去期間に要する時間を無視するものとして、１フィールド期間の時間（１６．７ｍｓ）から初期化期間の時間（０．５ｍｓ）を引いて、全ての放電セルに対して書込み動作を１回行うために必要な時間（１．５ｍｓ）で割ると、（１６．７－０．５）／１．５＝１０．８となり、図３（ｃ）に示すように、最大で１０個のサブフィールド（ＳＦ１、ＳＦ２、・・・、ＳＦ１０）を確保できることがわかる。以下、第１、第２、・・・、第１０サブフィールドを、それぞれＳＦ１、ＳＦ２、・・・、ＳＦ１０と略記する。
　次に、必要な維持パルス数にもとづき、表示電極対グループの数を決める。本実施の形態においては、各サブフィールドにおいてそれぞれ「１２０」、「８８」、「６０」、「３６」、「２２」、「１２」、「６」、「４」、「２」、「１」の数の維持パルスを与えるものと仮定する。維持パルス周期を５μｓとすると、維持パルスを与えるために要する最大の時間Ｔｓは、５×１２０＝６００μｓである。
　表示電極対グループの数Ｎは、全ての放電セルに対して書込み動作を１回行うために必要な時間Ｔｗと維持パルスを与えるために要する最大の時間Ｔｓを用いて、以下の数式にもとづき求める。
　Ｎ≧Ｔｗ／（Ｔｗ－Ｔｓ）
　本実施の形態においては、Ｔｗ＝１５１２μｓ、Ｔｓ＝６００μｓであるので、１５１２／（１５１２－６００）＝１．６６となり、表示電極対グループの数Ｎ＝２となる。ここで、表示電極対グループの数Ｎを３以上の値としても上記数式を満足するが、表示電極対グループのグループ数Ｎの増加は、走査電極駆動回路及び維持電極駆動回路の複雑化及び制御の複雑化を招くことになるため、このようなデメリットを考慮すれば、上記数式を満足する最小の整数値を表示電極対グループの数Ｎとするのが好ましい。
　以上の考察にもとづき、図２に示したように表示電極対を２つの表示電極対グループに分ける。そして図３（ｄ）に示すように、それぞれのグループに属する走査電極の書込みの後に、維持パルスを与える維持期間を設ける。
　ここで、ＰＤＰ１０の駆動方法および表示電極対グループの数を決める上で、維持パルスを与えるために要する最大の時間Ｔｓが非常に重要であることがわかる。上述した数式
　Ｎ≧Ｔｗ／（Ｔｗ－Ｔｓ）
を変形すると、
　Ｔｓ≦Ｔｗ×（Ｎ－１）／Ｎ
となる。これは、それぞれの表示電極対グループのそれぞれのサブフィールドの維持期間の時間がＴｗ×（Ｎ－１）／Ｎを超えてはならないことを示している。本実施の形態においては、Ｎ＝２、Ｔｗ＝１５１２μｓ、Ｔｓ＝６００μｓであるので、
Ｔｗ×（Ｎ－１）／Ｎ＝７５６≧６００
となり、もちろんこの条件を満たしている。
　ところで、一般的に維持期間における維持パルスの周期は５～５．５μｓに設定されるが、１００μｓ程度までは維持パルスの周期を長くした方が、駆動マージンの向上、発光効率の向上および電力回収効率の向上による消費電力の低減などが期待できる。よって、書込み期間と維持期間が同時に行われており、維持パルスの周期を長くしても駆動時間が変わらないＳＦ１～ＳＦ９の維持パルスの周期を長くする（図３（ｅ）参照）。但し、各サブフィールドの維持期間の時間が、Ｔｗ×（Ｎ－１）／Ｎを超えないようにする。
　例えば、ＳＦ１であれば、７５６／６００＝１．２６倍、ＳＦ２であれば、７５６／４４０＝１．７２倍、ＳＦ３であれば、７５６／３００＝２．５２倍、維持パルスの周期を長くすることができる。ただし、維持パルスの周期を１００μｓ程度までは長くすると効果があるが、それ以上は長くしても効果が少ないため、維持パルスの最大周期は１００μｓ程度まででよい。
　なお、上記は維持パルスの数を変えずに維持パルスの周期を長くしたが、維持パルスの周期を長くすると維持放電の輝度が増加するため、サブフィールド毎の輝度重みが変わらないように維持パルスの数を減少させてもよい。また、サブフィールドの輝度重みが変わらないように維持パルスの数を減少させると、電力制御の信号処理をそのまま流用することができ、さらに維持パルスの数を減少した分だけ無効電力も削減できる。
　以上のようにして、ＰＤＰ１０を駆動するための駆動方法を決めることができる。なお、上記説明では、消去期間に要する時間を無視して計算を進めたが、いずれかの表示電極対グループが消去期間であるときには書込み動作を行わないことが望ましい。これは、消去期間は壁電圧を消去するだけでなく、次の書込み期間の書込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、データ電極の電位を固定しておくことが望ましいためである。
　＜ＰＤＰの駆動電圧波形の詳細とその動作＞
　次に、ＰＤＰ１０の駆動電圧波形の詳細とその動作について説明する。図４は、本発明の実施の形態１におけるＰＤＰ１０の各電極に与える駆動電圧波形を示す図である。本実施の形態においては、１フィールドの最初にそれぞれの放電セルで初期化放電を発生させる初期化期間を設け、かつそれぞれの表示電極対グループのそれぞれのサブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けている。図４には、初期化期間と、第１の表示電極対グループに対するＳＦ１～ＳＦ２およびＳＦ３の書込み期間、第２の表示電極対グループに対するＳＦ１～ＳＦ２を示している。
　まず、初期化期間について説明する。初期化期間は、全ての放電セル内部を書込み放電が可能な帯電状態にするための初期化放電を発生させる期間である。
　初期化期間では、データ電極Ｄ１～Ｄｍ、維持電極ＳＵ１～ＳＵ２１６０にそれぞれ０（Ｖ）の電位を与え、走査電極ＳＣ１～ＳＣ２１６０には、維持電極ＳＵ１～ＳＵ２１６０に対して放電開始電圧以下の電位Ｖｉ１から、放電開始電圧を超える電位Ｖｉ２に向かって緩やかに上昇する傾斜波形電位を与える。この傾斜波形電位が上昇する間に、走査電極ＳＣ１～ＳＣ２１６０と維持電極ＳＵ１～ＳＵ２１６０及びデータ電極Ｄ１～Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～ＳＣ２１６０上に負の壁電圧が生じるとともに、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵ２１６０上には正の壁電圧が生じる。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　次に、維持電極ＳＵ１～ＳＵ２１６０に正の電位Ｖｅ１を与え、走査電極ＳＣ１～ＳＣ２１６０には、維持電極ＳＵ１～ＳＵ２１６０に対して放電開始電圧以下となる電位Ｖｉ３から放電開始電圧を超える電位Ｖｉ４に向かって緩やかに下降する傾斜波形電位を与える。この間に、走査電極ＳＣ１～ＳＣ２１６０と維持電極ＳＵ１～ＳＵ２１６０及びデータ電極Ｄ１～Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～ＳＣ２１６０上の負の壁電圧および維持電極ＳＵ１～ＳＵ２１６０上の正の壁電圧が弱められ、データ電極Ｄ１～Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。その後、走査電極ＳＣ１～ＳＣ２１６０に電位Ｖｃを与える。以上により、全ての放電セルに対して初期化放電を行う初期化動作が終了する。
　次に第１の表示電極対グループに対するＳＦ１の書込み期間について説明する。
　維持電極ＳＵ１～ＳＵ１０８０に正の電位Ｖｅ２を与える。そして走査電極ＳＣ１に負の電位Ｖａを持つ走査パルスを与えるとともに、発光すべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１～ｍ）に正の電位Ｖｄを持つ書込みパルスを与える。するとデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電位差は、外部印加電圧（Ｖｄ－Ｖａ）にデータ電極Ｄｋ上の壁電圧の大きさと走査電極ＳＣ１上の壁電圧の大きさとが加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間で放電が開始し、維持電極ＳＵ１と走査電極ＳＣ１との間の放電に進展して書込み放電が発生する。その結果、走査電極ＳＣ１上に正の壁電圧が生じ、維持電極ＳＵ１上に負の壁電圧が生じ、データ電極Ｄｋ上にも負の壁電圧が生じる。このようにして、１ライン目に発光させるべき放電セルで書込み放電を発生して各電極上に壁電圧を生じさせる書込み動作が行われる。一方、書込みパルス電位Ｖｄを与えなかったデータ電極Ｄ１～Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　次に、２ライン目の走査電極ＳＣ２に走査パルスを与えるとともに、発光すべき放電セルに対応するデータ電極Ｄｋに書込みパルスを与える。すると走査パルスと書込みパルスとが同時に与えられた２ライン目の放電セルでは書込み放電が発生し、書込み動作が行われる。
　以上の書込み動作を１０８０ライン目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
　この間、第２の表示電極対グループに属する走査電極ＳＣ１０８１～ＳＣ２０６０には電位Ｖｃが、維持電極ＳＵ１０８１～ＳＵ２０６０には電位Ｖｅ１がそれぞれ与えられたままであり、放電の発生しない休止期間である。
　次に第２の表示電極対グループに対するＳＦ１の書込み期間について説明する。
　維持電極ＳＵ１０８１～ＳＵ２１６０に正の電位Ｖｅ２を与える。そして走査電極ＳＣ１０８１に走査パルスを与えるとともに、発光すべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１～ｍ）に書込みパルスを与える。するとデータ電極Ｄｋと走査電極ＳＣ１０８１との間、維持電極ＳＵ１０８１と走査電極ＳＣ１０８１との間で書込み放電が発生する。次に、走査電極ＳＣ１０８２に走査パルスを与えるとともに、発光すべき放電セルに対応するデータ電極Ｄｋに書込みパルスを与える。すると走査パルス電位Ｖａと書込みパルス電位Ｖｄとが同時に与えられた１０８２ライン目の放電セルで書込み放電が発生する。
　以上の書込み動作を２１６０ライン目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
　この間、第１の表示電極対グループに対してはＳＦ１の維持期間である。すなわち、第１の表示電極対グループに属する走査電極ＳＣ１～ＳＣ１０８０および維持電極ＳＵ１～ＳＵ１０８０に、「１２０」の維持パルスを交互に与えることにより、書込み放電を行った放電セルを発光させる。ここで、走査電極ＳＣ１～ＳＣ１０８０に与える維持パルスと、維持電極ＳＵ１～ＳＵ１０８０に与える維持パルスとは、周期は同じであるが、位相が１８０度ずれている。
　具体的には、まず走査電極ＳＣ１～ＳＣ１０８０に正の電位Ｖｓをもつ維持パルスを与えるとともに維持電極ＳＵ１～ＳＵ１０８０に０（Ｖ）を与える。すると書込み放電を発生させた放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電位差が、維持パルス電圧（Ｖｓ）に走査電極ＳＣｉ上の壁電圧の大きさと維持電極ＳＵｉ上の壁電圧の大きさとが加算されたものとなり、放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生し、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が生じ、維持電極ＳＵｉ上に正の壁電圧が生じる。書込み期間において書込み放電を発生させなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～ＳＣ１０８０に０（Ｖ）を与えるとともに維持電極ＳＵ１～ＳＵ１０８０に正の電位Ｖｓをもつ維持パルスをそれぞれ与える。すると、維持放電を発生した放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電位差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が生じ走査電極ＳＣｉ上に正の壁電圧が生じる。以降同様に、走査電極ＳＣ１～ＳＣ１０８０と維持電極ＳＵ１～ＳＵ１０８０とに交互に維持パルスを与え、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生し、放電セルが発光する。
　なお、一般的に維持期間における維持パルスの周期は５～５．５μｓに設定されるが、１００μｓ程度までは維持パルスの周期を長くした方が、駆動マージンの向上、発光効率の向上および電力回収効率の向上による消費電力の低減などが期待できる。よって、ＳＦ１において、維持期間の時間がＴｗ×（Ｎ－１）／Ｎを超えないことを条件として、維持パルスの周期を長くする。
　本実施の形態においては、Ｎ＝２、Ｔｗ＝１５１２μｓであるので、
　Ｔｗ×（Ｎ－１）／Ｎ＝｛１５１２×（２－１）｝／２＝７５６（μｓ）
である。そして、ＳＦ１では、維持パルスの数が「１２０」であるので、維持パルスの周期を、
　７５６／１２０＝６．３（μｓ）
を超えない範囲で、５．５μｓよりも長くする。
　そして、維持期間の後には消去期間が設けられている。消去期間では、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間にいわゆる細幅パルス状の電位差を与えて、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電荷を消去している。
　次に第１の表示電極対グループに対するＳＦ２の書込み期間について説明する。
　維持電極ＳＵ１～ＳＵ２１６０に正の電位Ｖｅ２を与える。第１の表示電極対グループに属する走査電極ＳＣ１～ＳＣ１０８０には、ＳＦ１の書込み期間と同様に、走査電極ＳＣ１～ＳＣ１０８０に走査パルスを順次与えるとともに、データ電極Ｄｋに書込みパルスを与えて、１～１０８０ライン目の放電セルで書込み動作が行われる。
　この間、第２の表示電極対グループに対してはＳＦ１の維持期間である。すなわち、第２の表示電極対グループに属する走査電極ＳＣ１０８１～ＳＣ２１６０および維持電極ＳＵ１０８１～ＳＵ２１６０には、「１２０」の維持パルスが交互に与えられるようにして書込み放電を行った放電セルを発光させる。ここで、走査電極ＳＣ１０８１～ＳＣ２１６０に与える維持パルスと、維持電極ＳＵ１０８１～ＳＵ２１６０に与える維持パルスとは、周期は同じであるが、位相が１８０度ずれている。
　なお、第１の表示電極対グループの維持パルスと第２の表示電極対グループの維持パルスとは、周期は同じである。
　そして、維持期間の後の消去期間では、走査電極ＳＣ１０８１～ＳＣ２１６０と維持電極ＳＵ１０８１～ＳＵ２１６０との間に細幅パルス状の電位差を与えて、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電荷を消去している。
　以降同様に、第２の表示電極対グループに対するＳＦ２の書込み期間、第１の表示電極対グループに対するＳＦ３の書込み期間、・・・、第２の表示電極対グループに対するＳＦ１０の書込み期間と続き、最後に第２の表示電極対グループに対するＳＦ１０の維持期間および消去期間と続いて１フィールドを終える。
　このように本実施の形態においては、初期化期間の後に、いずれかの表示電極対グループで連続して書込み動作を行うように走査パルスおよび書込みパルスを与えている。その結果、１フィールド期間内に１０のサブフィールドを設定することができる。そしてこのサブフィールの数は１フィールド期間内に設定できる最大限の数である。
　また、本実施の形態においては、最後に第２の表示電極対グループに対する維持期間および消去期間で１フィールドを終える。そのために、最後のサブフィールドは輝度重みの最も小さいサブフィールドを配置することで、駆動時間を短縮することができ、望ましい。
　なお、本実施の形態においては、消去期間では走査電極と維持電極との間に細幅パルス状の電位差を与えて消去動作を行うものとし、消去期間に要する時間を無視してサブフィールド構成および表示電極対グループの数を決めた。また、本実施の形態においては、いずれかの表示電極対グループが消去期間であっても書込み動作を行うものとして説明した。しかし、消去動作を行うためにはある程度の時間が必要であり、また、上述したように、いずれかの表示電極対グループが消去期間であるときには書込み動作を行わないことが望ましい。
　＜消去期間の駆動電圧波形のバリエーション＞
　図５（ａ）、（ｂ）はそれぞれ、本発明の実施の形態において、消去期間に各電極に与える駆動電圧波形のバリエーション（変形例）を示す図である。図５（ａ）に示した駆動電圧波形は、消去期間において、走査電極ＳＣｉと維持電極ＳＵｉとの間に細幅パルス状の電位差を与えた後、緩やかに下降する傾斜波形電位を走査電極ＳＣｉに与える。この方法によれば、消去期間に要する時間は増加するものの、各電極上の壁電圧を精度よく制御することができる。また、図５（ｂ）に示した駆動電圧波形は、消去期間において、緩やかに上昇する傾斜波形電位を走査電極ＳＣｉに与えた後、緩やかに下降する傾斜波形電位を走査電極ＳＣｉに与える。この方法によれば、消去期間に要する時間はさらに増加するものの、各電極上の壁電圧をさらに精度よく制御することができる。
　＜維持パルスの駆動電圧波形＞
　図６（ａ）、（ｂ）はそれぞれ、本発明の実施の形態において、維持期間に各電極に与える維持パルスの駆動電圧波形の一例を示す図である。維持パルスは、０（Ｖ）の電位（第１の電位）から電位Ｖｓ（第２の電位）へ立上る立上り期間Ｔ１と、電位Ｖｓを保持するハイ期間Ｔ２と、電位Ｖｓから０（Ｖ）の電位へ立下る立下り期間Ｔ３と、０（Ｖ）の電位を保持するロー期間Ｔ４とから構成される。そして、書込み期間と同時に行われる維持期間の維持パルスは、データ電極Ｄｋに与えられる書込みパルスの影響を受けないように走査電極ＳＣｉと維持電極ＳＵｉが同時に０（Ｖ）にならないようにしている。例えば、図６（ａ）は、走査電極ＳＣｉと維持電極ＳＵｉが同時に０（Ｖ）にならないようにしながら維持パルスの立上りで維持放電を行う電圧波形であり、図６（ｂ）は、走査電極ＳＣｉと維持電極ＳＵｉが同時に０（Ｖ）にならないようにしながら維持パルスの立下りで維持放電を行う電圧波形である。

　本実施の形態では、任意のサブフィールドにおいて、維持パルスの周期を従来の維持パルスの周期より長くしている。従来の周期は例えば５～５．５μｓであるので、本実施の形態では、維持期間の時間がＴｗ×（Ｎ－１）／Ｎを超えない範囲で、維持パルスの周期を５．５μｓより長くする。ここで、維持期間の時間がＴｗ×（Ｎ－１）／Ｎを超えない範囲で、維持パルスの周期を長くしているため、駆動時間は変わらない。
　本実施の形態では、従来の維持パルスのように周期が５．５μｓ以下である仮想パルスにおいて、立上り期間、ハイ期間、立下り期間及びロー期間のうちのある期間を延長することによって周期を５．５μｓより長くしたパルスを維持パルスとして用いる。いずれの期間を延長するかについては以下で述べる。

　維持パルスにおける壁電荷の蓄積時間を長くするために、維持パルスの周期を長くする方法がある。まず、この方法について説明する。

　維持放電を継続するためには、走査電極ＳＣｉ上と維持電極ＳＵｉ上に十分な量の壁電荷が蓄積されることが重要であるが、この壁電荷の蓄積には有限の時間が必要であり、この時間が短すぎると十分な量の壁電荷が蓄積されなくなる。この壁電荷の蓄積時間は、ハイ期間Ｔ２とロー期間Ｔ４の重なり時間に相当する。すなわち、図６（ａ）、（ｂ）いずれの場合も、走査電極ＳＣｉのハイ期間Ｔ２と維持電極ＳＵｉのロー期間Ｔ４とが重なっている時間と、走査電極ＳＣｉのロー期間Ｔ４と維持電極ＳＵｉのハイ期間Ｔ２とが重なっている時間とがそれぞれ壁電荷の蓄積時間に相当する。そして、維持期間がＴｗ×（Ｎ－１）／Ｎを超えない範囲で、この壁電荷の蓄積時間（ハイ期間Ｔ２とロー期間Ｔ４の重なり時間）を長くする。ここで、ハイ期間Ｔ２とロー期間Ｔ４の重なり時間を長くするためには、走査電極ＳＣｉと維持電極ＳＵｉのそれぞれに与える維持パルスにおいて、ハイ期間Ｔ２とロー期間Ｔ４の両方を長くするようにしてもよいし、走査電極ＳＣｉに与える維持パルスと維持電極ＳＵｉに与える維持パルスとのうちいずれか一方の維持パルスのハイ期間Ｔ２を長くし、かつ他方の維持パルスのロー期間Ｔ４を長くするようにしてもよい。
　このように維持パルスにおける壁電荷の蓄積時間を長くする理由は次のとおりである。
　維持期間において走査電極ＳＣｉおよび維持電極ＳＵｉに交互に与える維持パルス電位Ｖｓ（Ｖ）は、壁電荷の蓄積した放電セルで維持放電を発生させる値に設定されている。しかしながら、駆動回路の出力インピーダンスは０（Ω）ではなく、また、パネルの電極のインピーダンスも０（Ω）ではないため、放電電流が流れるとこれらのインピーダンスによる電圧降下が無視できなくなり、個々の放電セルに印加される実質的な維持パルスの電圧が低下してしまう。すると、個々の放電セルに蓄積される壁電荷量も低下するため、壁電圧が不足して維持放電を持続できなくなり、いわゆる不灯セルを発生して画像表示品質を低下させてしまう。そこで、本発明の実施の形態では、維持パルスにおける壁電荷の蓄積時間を長くすることによって、個々の放電セルに印加される実質的な維持パルスの電圧を回復し、十分に壁電荷を蓄積させて、電圧降下に起因する壁電圧の不足を補っている。このような駆動マージンの改善効果はパネルが高精細化して電極が細くなるほど顕著になる。
　他に維持パルスの周期を長くする方法として、ロー期間Ｔ４を保持し、ハイ期間Ｔ２を長くする方法がある。この方法は、図６（ｂ）のような維持パルスの立下りで維持放電を行う電圧波形に適用できる。この方法で壁電圧の不足を補うことができないが、維持放電の間隔を広げることができるため、蛍光体飽和や累積電離による効率低下を抑制でき、発光効率の向上が期待できる。
　他に維持パルスの周期を長くする方法として、立上り期間Ｔ１もしくは立下り期間Ｔ３を長くする方法がある。維持パルスは表示電極間の電極間容量と電力回収用インダクタとをＬＣ共振させて維持パルスの立上りおよび立下りを行っている。例えば、電力回収用インダクタの値を大きくしてＬＣ共振時間（立上り期間Ｔ１もしくは立下り期間Ｔ３）を長くすると、表示電極間の電極間容量の充放電に伴う電流の実効値が低下し、駆動回路やパネルの電極のインピーダンスによる電力損失を低減できる。よって、図６（ａ）のように維持パルスの立上りで維持放電する場合は放電に寄与しない立下り期間Ｔ３を長くし、図６（ｂ）のように維持パルスの立下りで維持放電する場合は放電に寄与しない立上り期間Ｔ１を長くする。本発明の実施の形態によれば、従来のＡＤＳ方式よりも確保できる維持期間が長くなるため、従来のＡＤＳ方式よりも立上り期間Ｔ１もしくは立下り期間Ｔ３を長くできる。さらに駆動回路で電力回収用インダクタの値を切り替えられるようにすれば、それぞれのサブフィールドで適応的に表示電極間の電極間容量の充放電に伴う電力損失を低減できる。
　次に、維持パルスの周期を従来の周期（５～５．５μｓ）より長くする理由をまとめて説明する。

　維持パルスは、上述したように立上り期間Ｔ１、ハイ期間Ｔ２、立下り期間Ｔ３、ロー期間Ｔ４とから構成される。壁電荷の蓄積時間（ハイ期間Ｔ２とロー期間Ｔ４の重なり時間）は、維持放電によって発生した放電ガスの荷電粒子が、走査電極ＳＣｉおよび維持電極ＳＵｉの下に移動・堆積するために必要な時間であり、一般的に１μｓ以上の時間が必要である。もしこの時間が短いと、蓄積される壁電荷が少なく壁電圧が不足して維持放電を持続できなくなり、同時に発光効率も低下する。一方、立上り期間Ｔ１および立下り期間Ｔ３に時間的な制約はないが、この時間が短いと電力回収効率が低下し、プラズマディスプレイ装置の消費電力が増加してしまう。上述したＴ２とＴ４の時間は、駆動マージンの向上、発光効率の向上という観点からは１００μｓ程度までならば長いほどよく、Ｔ１とＴ３の時間も、電力回収効率の向上という観点からは長いほどよい。しかしながら、Ｔ１～Ｔ４の時間、つまり、維持パルスの周期を長くしすぎると、画質を確保するための十分なサブフィールド数と十分な維持パルス数を確保することができなくなる。よって、維持パルスの周期は、画質と消費電力のトレードオフの関係を考慮して必要最低限の時間に設定し、例えば従来のＡＤＳ方式では、立上り期間Ｔ１＝０．５μｓ、ハイ期間Ｔ２＝１μｓ、立下り期間＝１μｓ、ロー期間＝２．５μｓの合計５μｓに設定している。

　本発明の実施の形態によれば、各サブフィールドの維持期間がＴｗ×（Ｎ－１）／Ｎを超えない範囲で、走査電極ＳＣｉおよび維持電極ＳＵｉのそれぞれに与える維持パルスの周期（Ｔ１～Ｔ４の時間）を従来のＡＤＳ方式の場合の周期（５～５．５μｓ）より長く設定することにより、超高精細度パネルであっても、画質を確保するための十分なサブフィールド数と十分な輝度を確保することができるとともに、駆動マージンの向上、発光効率の向上および電力回収効率の向上による消費電力の低減を実現することができる。
　なお、本実施の形態において、最後のサブフィールド以外の全てのサブフィールドにおいて、走査電極ＳＣｉおよび維持電極ＳＵｉのそれぞれに与える維持パルスの周期を従来の周期（５～５．５μｓ）より長くしなくても、いずれかのサブフィールドにおいて走査電極ＳＣｉおよび維持電極ＳＵｉのそれぞれに与える維持パルスの周期を従来の周期より長くすることにより、前述の効果が得られる。例えば、輝度重みの最も大きな第１サブフィールドでは、維持期間がＴｗ×（Ｎ－１）／Ｎを超えない範囲で、走査電極ＳＣｉおよび維持電極ＳＵｉのそれぞれに与える維持パルスの周期を従来の周期（５～５．５μｓ）より長く設定できない場合があるが、そのような場合には、第２サブフィールド以降のサブフィールド（最後のサブフィールドは除く）において、維持期間がＴｗ×（Ｎ－１）／Ｎを超えない範囲で、走査電極ＳＣｉおよび維持電極ＳＵｉのそれぞれに与える維持パルスの周期を従来の周期（５～５．５μｓ）より長く設定するようにすればよい。
　なお、上記では維持パルスの数を変えずに維持パルスの周期を長くしたが、維持パルスの周期を長くすると維持放電の輝度が増加するため、サブフィールド毎の輝度重みが変わらないように維持パルスの数を減少させてもよい。また、サブフィールドの輝度重みが変わらないように維持パルスの数を減少させると、電力制御の信号処理をそのまま流用することができ、さらに維持パルスの数を減少した分だけ無効電力も削減できる。例えば、維持パルスの周期を５μｓから１０μｓに長くすると輝度が１割増加するので、維持パルスの数を１割低減でき、無効電力も１割削減できる。維持パルスの周期と輝度の特性を詳細に測定すれば、サブフィールド毎の輝度重みを変えずに維持パルスの数を減少して、維持期間がＴｗ×（Ｎ－１）／Ｎを超えない範囲で、最大限に維持パルスの周期を長くすることができる。
　＜消去期間に書込み動作を行わないサブフィールド構成＞
　図７（ａ）、（ｂ）はそれぞれ、本発明の実施の形態１において消去期間に書込み動作を行わないサブフィールド構成の一例を示す模式図であり、縦軸は走査電極ＳＣ１～ＳＣ２１６０を示し、横軸は時間を示している。また、書込み動作を行うタイミングを実線で示し、維持期間のタイミングと消去期間のタイミングとは異なるハッチングで示している。図７（ａ）は維持期間の直後に消去期間を設けた場合のタイミングを示しており、第１の表示電極対グループが消去期間であるときには第２の表示電極対グループの書込み動作を行わず、第２の表示電極対グループが消去期間であるときには第１の表示電極対グループの書込み動作を行わない。また、図７（ｂ）は書込み期間の直前に、１つ前のサブフィールドの消去期間を設けた場合のタイミングを示しており、第１の表示電極対グループが消去期間であるときには第２の表示電極対グループの書込み動作を行わず、第２の表示電極対グループが消去期間であるときには第１の表示電極対グループの書込み動作を行わない。
　このように、いずれかの表示電極対グループが消去期間であるときには書込み動作を行わない場合には、消去期間に要する時間を見込んでサブフィールド構成および表示電極対グループの数を決める必要がある。なお、維持動作は、いずれかの表示電極対グループが消去期間であっても行うことができる。
　＜プラズマディスプレイ装置の構成＞
　図８は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の回路ブロック図である。このプラズマディスプレイ装置１００は、ＰＤＰ１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３ａ、４３ｂ、維持電極駆動回路４４ａ、４４ｂ、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。そして、このプラズマディスプレイ装置１００は、その動作として本実施の形態１におけるＰＤＰの駆動方法が遂行されるように構成されている。
　画像信号処理回路４１は、画像信号を、サブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２は、ｍ本のデータ電極Ｄ１～Ｄｍのそれぞれに書込みパルス電位Ｖｄまたは０（Ｖ）を与えるためのｍ個のスイッチを備えている。そして画像信号処理回路４１から出力された画像データを各データ電極Ｄ１～Ｄｍに対応する信号に変換し、その信号をタイミング発生回路４５からのタイミング信号に基づいて各データ電極Ｄ１～Ｄｍに与えることにより各データ電極Ｄ１～Ｄｍを駆動する。
　タイミング発生回路４５は水平同期信号、垂直同期信号をもとにして各回路の動作を制御する各種のタイミング信号を発生し、それぞれの回路へ与える。走査電極駆動回路４３ａは与えられるタイミング信号に基づいて第１の表示電極対グループに属する走査電極ＳＣ１～ＳＣ１０８０を駆動し、走査電極駆動回路４３ｂは与えられるタイミング信号に基づいて第２の表示電極対グループに属する走査電極ＳＣ１０８１～ＳＣ２１６０を駆動する。また、維持電極駆動回路４４ａは与えられるタイミング信号に基づいて第１の表示電極対グループに属する維持電極ＳＵ１～ＳＵ１０８０を駆動し、維持電極駆動回路４４ｂは与えられるタイミング信号に基づいて第２の表示電極対グループに属する維持電極ＳＵ１０８１～ＳＵ２１６０を駆動する。
　図９は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の走査電極駆動回路４３ａの回路図である。走査電極駆動回路４３ａは、維持パルス発生回路５０、初期化波形発生回路６０、走査パルス発生回路７０を備えている。
　維持パルス発生回路５０は、電力回収部を構成する電力回収用のコンデンサＣ５１、スイッチング素子Ｑ５１、Ｑ５２、逆流防止用のダイオードＤ５１、Ｄ５２、電力回収用のインダクタＬ５１、Ｌ５２を有し、さらに電圧クランプ部を構成するスイッチング素子Ｑ５５、Ｑ５６を有している。そして走査電極ＳＣ１～ＳＣ１０８０に維持パルスを与える。
　電力回収部では、表示電極間の電極間容量（以下、「電極間容量Ｃｐ」という）とインダクタＬ５１とをＬＣ共振させて維持パルスの立上りを行い、表示電極間の電極間容量ＣｐとインダクタＬ５２とをＬＣ共振させて維持パルスの立下りを行う。維持パルスの立上り時には、電力回収用のコンデンサＣ５１に蓄えられている電荷をスイッチング素子Ｑ５１、ダイオードＤ５１およびインダクタＬ５１を介してＰＤＰ１０の電極間容量Ｃｐに移動させる。維持パルスの立下り時には、電極間容量Ｃｐに蓄えられた電荷を、インダクタＬ５２、ダイオードＤ５２およびスイッチング素子Ｑ５２を介して電力回収用のコンデンサＣ５１に戻す。このように、電力回収部は電源から電力を供給されることなくＬＣ共振によって表示電極の駆動を行うため、理想的には消費電力が０となる。なお、電力回収用のコンデンサＣ５１は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部の電源として働くように、電圧Ｖｓの半分の約Ｖｓ／２に充電されている。
　なお、立上り共振波形の１／２周期ｔａ（ｓ）、立下り共振波形の１／２周期ｔｂ（ｓ）は、それぞれ次の式で表される。
　ｔａ＝π×√（Ｌ５１×Ｃｐ）
　ｔｂ＝π×√（Ｌ５２×Ｃｐ）
　上記式において、√（Ｌ５１×Ｃｐ）は、（Ｌ５１×Ｃｐ）の正の平方根であり、√（Ｌ５２×Ｃｐ）は、（Ｌ５２×Ｃｐ）の正の平方根である。また、上記式におけるＬ５１、Ｌ５２は、インダクタＬ５１、Ｌ５２のインダクタンスを示す。ｔａ、ｔｂは、それぞれ、維持パルスの立上り期間Ｔ１、立下り期間Ｔ３の時間にほぼ相当する。そして、維持パルスの立上り期間Ｔ１を制御する場合には、スイッチング素子Ｑ５１、ダイオードＤ５１およびインダクタＬ５１の直列回路を複数個並列接続した構成とし、スイッチング素子Ｑ５１をオンする数を制御して、インダクタの値（Ｌ５１）を制御する。反対に、維持パルスの立下り期間Ｔ３を制御する場合には、スイッチング素子Ｑ５２、ダイオードＤ５２およびインダクタＬ５２の直列回路を複数個並列接続した構成とし、スイッチング素子Ｑ５２をオンする数を制御してインダクタの値（Ｌ５２）を制御する。
　電圧クランプ部では、スイッチング素子Ｑ５５を介して駆動する表示電極を電源に接続し電位Ｖｓにクランプする。また、スイッチング素子Ｑ５６を介して駆動する表示電極を接地し０（Ｖ）にクランプする。したがって、電圧クランプ部による電圧印加時のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
　こうして維持パルス発生回路５０は、スイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６を制御することによって走査電極ＳＣ１～ＳＣ１０８０に維持パルスを与える。なお、これらのスイッチング素子は、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた素子を用いて構成することができる。
　初期化波形発生回路６０は、初期化期間において走査電極ＳＣ１～ＳＣ１０８０に緩やかに上昇する傾斜波形電位を与えるためのミラー積分回路６１と、緩やかに下降する傾斜波形電位を与えるためのミラー積分回路６２とを備えている。ここでスイッチング素子Ｑ６３、Ｑ６４は分離スイッチであり、維持パルス発生回路５０および初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。
　走査パルス発生回路７０は、走査電位Ｖａを走査電極ＳＣ１～ＳＣ１０８０に与えるための電圧（－Ｖａ）の直流電源７２を有するとともに、必要に応じて走査電位Ｖａを、走査電極ＳＣ１に与えるためのスイッチング素子Ｑ７１Ｈ１およびＱ７１Ｌ１と、走査電極ＳＣ２に与えるためのスイッチング素子Ｑ７１Ｈ２およびＱ７１Ｌ２と、・・・、走査電極ＳＣ１０８０に与えるためのスイッチング素子Ｑ７１Ｈ１０８０およびＱ７１Ｌ１０８０とを有する。そして走査電極ＳＣ１～ＳＣ１０８０に上述したタイミングで走査電位Ｖａを順次与える。
　図１０は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の維持電極駆動回路４４ａの回路図である。維持電極駆動回路４４ａは、維持パルス発生回路８０、一定電圧発生回路９０を備えている。
　維持パルス発生回路８０は、維持パルス発生回路５０と同様の構成であり、電力回収部を構成する電力回収用のコンデンサＣ８１、スイッチング素子Ｑ８１、Ｑ８２、逆流防止用のダイオードＤ８１、Ｄ８２、共振用のインダクタＬ８１、Ｌ８２を有し、さらに電圧クランプ部を構成するスイッチング素子Ｑ８５、Ｑ８６を有している。そして維持電極ＳＵ１～ＳＵ１０８０に維持パルスを与える。
　一定電圧発生回路９０は、スイッチング素子Ｑ９１と逆流防止用のダイオードＤ９１とを有し、初期化期間において正の電位Ｖｅ１を維持電極ＳＵ１～ＳＵ１０８０に与える。また、スイッチング素子Ｑ９２と逆流防止用のダイオードＤ９２とを有し、書込み期間において維持電極ＳＵ１～ＳＵ１０８０に正の電位Ｖｅ２を与える。
　なお、走査電極駆動回路４３ｂは走査電極駆動回路４３ａと同様の構成であり、維持電極駆動回路４４ｂは維持電極駆動回路４４ａと同様の構成であるため説明を省略する。
　また、本実施の形態においては、ＰＤＰ１０内の表示電極対を２つの表示電極対グループに分けた場合について説明したが、本発明はこれに限定されるものではなく、表示電極対グループの数は、維持期間において表示電極対に与える最大の維持パルス数にもとづき決めることが望ましい。以下に、全ての表示電極対を４つの表示電極対グループに分けた場合を実施の形態２として説明する。
　（実施の形態２）
　実施の形態２においても、実施の形態１と同様に、１フィールド期間の時間を１６．７ｍｓとした。また、初期化期間に要する時間を５００μｓ、１本の走査電極に対応する放電セルに対して書込み動作を行うために要する時間を０．７μｓとした。すると実施の形態１と同様に、全ての走査電極に対応する放電セルに対して書込み動作を１回行うために必要な時間Ｔｗは１５１２μｓであり、最大で１０サブフィールド確保できる。
　次に、必要な維持パルス数にもとづき、表示電極対グループの数を決める。実施の形態２においては、実施の形態１と異なり、各サブフィールドにおいてそれぞれ「２２０」、「１６２」、「１１０」、「６６」、「４０」、「２２」、「１２」、「８」、「４」、「２」の維持パルスを与えるものと仮定する。維持パルス周期を５μｓとすると、維持パルスを与えるために要する最大の時間Ｔｓは、５×２２０＝１１００μｓである。
　表示電極対グループの数Ｎは、全ての放電セルに対して書込み動作を１回行うために必要な時間Ｔｗと維持パルスを与えるために要する最大の時間Ｔｓを用いて、以下の数式にもとづき求める。
　Ｎ≧Ｔｗ／（Ｔｗ－Ｔｓ）
　本実施の形態においては、Ｔｗ＝１５１２μｓ、Ｔｓ＝１１００μｓであるので、１５１２／（１５１２－１１００）＝３．６７となり、表示電極対グループの数Ｎ＝４となる。
　このとき、
Ｔｗ×（Ｎ－１）／Ｎ＝１５１２×３／４＝１１３４
であり、もちろん条件
Ｔｓ≦Ｔｗ×（Ｎ－１）／Ｎ
を満たしている。
　図１１は、本発明の実施の形態２に用いるＰＤＰ１０の電極配列図である。本実施の形態においては、パネルを上下方向に４分割して４つの表示電極対グループに分け、パネルの上部に位置する表示電極対から順に、第１の表示電極対グループ、第２の表示電極対グループ、第３の表示電極対グループ、第４の表示電極対グループとする。すなわち走査電極ＳＣ１～ＳＣ５４０および維持電極ＳＵ１～ＳＵ５４０が第１の表示電極対グループに属し、走査電極ＳＣ５４１～ＳＣ１０８０および維持電極ＳＵ５４１～ＳＵ１０８０が第２の表示電極対グループに属し、走査電極ＳＣ１０８１～ＳＣ１６２０および維持電極ＳＵ１０８１～ＳＵ１６２０が第３の表示電極対グループに属し、走査電極ＳＣ１６２１～ＳＣ２１６０および維持電極ＳＵ１６２１～ＳＵ２１６０が第４の表示電極対グループに属している。
　図１２は、本発明の実施の形態２における駆動電圧波形のサブフィールド構成を示す模式図であり、縦軸は走査電極ＳＣ１～ＳＣ２１６０を示し、横軸は時間を示している。また、書込み動作を行うタイミングを実線で示し、維持期間のタイミングと消去期間のタイミングとを異なるハッチングで示している。このように、表示電極対グループの数を増やすことで、維持期間に表示電極対に与える維持パルス数を増やすことや維持パルスの周期を長くすることができる。
　また、実施の形態２においては、消去期間を次のサブフィールドの書込み期間の直前に設けている。そして、初期化期間およびそれぞれの消去期間を除くフィールド期間にいずれかの表示電極対グループで連続して書込み動作を行うように駆動している。加えて、維持期間が消去期間の直前で終了するように、書込み期間と維持期間との間に放電を発生させない期間を設けている。このように維持期間の直後に消去期間を設けることで、維持放電で発生したプライミングを利用して消去放電を行うことができ、安定した消去動作を行うことができる。
　また、動作として本実施の形態２におけるＰＤＰの駆動方法が遂行されるプラズマディスプレイ装置は、実施の形態１におけるプラズマディスプレイ装置１００と同様にして構成すればよい。例えば、実施の形態１におけるプラズマディスプレイ装置１００が２つの走査電極駆動回路４３ａ、４３ｂ及び２つの維持電極駆動回路４４ａ、４４ｂを備えているのと同様にして、第１～第４の各々の表示電極対グループに属する走査電極を駆動するための４つの走査電極駆動回路を備えるとともに、各々の表示電極対グループに属する維持電極を駆動するための４つの維持電極駆動回路を備えるようにすればよい。
　なお、上記実施の形態１、２では、ＰＤＰ１０に備えられている全ての表示電極対２４を複数の表示電極対グループにグループ分けしたが、これにより、各々の表示電極対グループに対応する複数の放電セルによって各々の放電セルグループが構成される。すなわち、各々の表示電極対グループに属する表示電極対を有する複数の放電セルによって各々の放電セルグループが構成される。したがって、各々の表示電極対グループに対するサブフィールドは、各々の放電セルグループに対するサブフィールドのことであり、実施の形態１，２では、それぞれの表示電極対グループに対応する複数の放電セル毎に（放電セルグループ毎に）、１フィールド期間を、書込み期間と維持期間と消去期間とを有し、かつ、異なる表示電極対グループに対応する放電セル（異なる放電セルグループ）に対する書込み期間が重なることがないように複数のサブフィールドに分割し、一の表示電極対グループに対応する放電セルに対する維持期間内に、他の表示電極対グループに対応する放電セルに対して書込み処理を行うようにしている、とも言える。
　また、上記実施の形態１、２では、１ライン（１本の走査電極に対応する放電セルすなわち一対の表示電極対に対応する放電セル）ごとに書込み動作を行うようにしているため、全ての走査電極に対応する放電セル（全ての表示電極対に対応する放電セル）に対して書込み動作を１回行うために必要な時間Ｔｗを、１本の走査電極に対応する放電セル（一対の表示電極対に対応する放電セル）に対して書込み動作を行うために要する時間と、走査電極の全数とを乗算して求めたが、これに限られない。例えば複数ラインを同時に書込み動作を行うように構成する場合も含め、１回の書込み動作を行うために要する時間と、全ての表示電極対に対応する放電セルに対して書込み動作を行うために必要となる書込み動作の回数とを乗算することにより、全ての表示電極対に対応する放電セルに対して書込み動作（書込み処理）を１回行うために必要な時間Ｔｗを求めるようにすればよい。また、１ラインの書込み動作と複数ラインの同時書込み動作とが混在するように構成される場合も同様である。
　なお、上記実施の形態１、２において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネル（ＰＤＰ）の特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
　上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
　本発明は、２１６０ライン以上の超高精細度パネルであっても、画質を確保するための十分なサブフィールド数と十分な輝度を確保することができ、さらに駆動マージンの向上と消費電力の低減を実現することができるプラズマディスプレイパネルの駆動方法、およびその駆動方法を用いたプラズマディスプレイ装置等として有用である。
　１０　　プラズマディスプレイパネル
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　３２　　データ電極
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３ａ，４３ｂ　　走査電極駆動回路
　４４ａ，４４ｂ　　維持電極駆動回路
　４３　　表示電極対駆動回路
　４５　　タイミング発生回路
　１００　　プラズマディスプレイ装置

Claims (12)

  1. 　対をなす走査電極及び維持電極からなる複数の表示電極対と複数のデータ電極とが間隙を有して交差するように配設され、前記交差する位置のそれぞれに前記間隙を形成する前記表示電極対及び前記データ電極を有する放電セルを有したプラズマディスプレイパネルの駆動方法であって、
    　前記複数の表示電極対を複数の表示電極対グループに分け、
    　それぞれの前記表示電極対グループ毎に、発光させるべき前記放電セルに書込み放電を発生させる書込み処理を行う書込み期間と、第１の維持パルスを前記走査電極に与えるとともに前記第１の維持パルスと周期の等しい第２の維持パルスを前記第１の維持パルスとはタイミングを異ならせて前記維持電極に与えることにより前記書込み放電を発生させた前記放電セルに維持放電を発生させる維持期間とを有する複数のサブフィールドを用い、それぞれの前記表示電極対グループに対する前記書込み期間が重なることがないように１フィールド期間を分割し、
    　全ての前記表示電極対グループの数をＮ、全ての前記放電セルに対して前記書込み処理を行うために必要な時間をＴｗとするとき、維持期間の時間が、
    Ｔｗ×（Ｎ－１）／Ｎ
    を超えない範囲で、前記第１の維持パルス及び前記第２の維持パルスの周期が５．５μｓより長い前記サブフィールドを有する、プラズマディスプレイパネルの駆動方法。
  2. 　一の前記表示電極対グループが前記維持期間である間に、他の前記表示電極対グループに対して前記書込み処理を行うようにし、前記第１の維持パルス及び前記第２の維持パルスは、１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、同時に前記第１の電位にならないように前記第１の維持パルスと前記第２の維持パルスとを与える、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  3. 　１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記ハイ期間と前記ロー期間との両方を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いる、請求項１に記載のプラズマディスプレイパネルの駆動方法。

  4. 　１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記ハイ期間を延長することによって周期を５．５μｓより長くしたパルスを、前記第１の維持パルス及び前記第２の維持パルスのうちの一方に用い、前記仮想パルスにおいて、前記ロー期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスのうちの他方に用いる、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  5. 　１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記ハイ期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いる、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  6. 　１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記立下り期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いる、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  7. 　１周期の期間が、第１の電位から前記第１の電位より高い第２の電位へ立上る立上り期間と、前記第２の電位を保持するハイ期間と、前記第２の電位から前記第１の電位へ立下る立下り期間と、前記第１の電位を保持するロー期間とから構成され、かつ周期が５．５μｓ以下である仮想パルスにおいて、前記立上り期間を延長することによって周期を５．５μｓより長くしたパルスを、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスとして用いる、請求項１に記載のプラズマディスプレイパネルの駆動方法。
  8. 　前記第１の維持パルス及び前記第２の維持パルスの周期は、１００μｓ以下である、請求項１～７に記載のプラズマディスプレイパネルの駆動方法。
  9. 　前記サブフィールドにおいて、前記第１の維持パルス及び前記第２の維持パルスの周期が５．５μｓ以下の値であると仮定した場合と比較して、前記サブフィールドの輝度重みが変わらないように、周期が５．５μｓより長い前記第１の維持パルス及び前記第２の維持パルスの繰り返し回数を少なくする、請求項１～７に記載のプラズマディスプレイパネルの駆動方法。
  10. 　１フィールド期間の最初に、全ての放電セルに一斉に初期化放電を発生させる初期化期間を設けるとともに、それぞれの前記サブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設ける、請求項１～７に記載のプラズマディスプレイパネルの駆動方法。
  11. 　一の前記表示電極対グループが前記維持期間である間に、他の前記表示電極対グループに対して前記書込み処理を行うようにするとともに、１フィールド期間のうち前記初期化期間とそれぞれの前記消去期間とを除いた期間において、いずれかの前記表示電極対グループに対して前記書込み処理を連続して行う、請求項１０に記載のプラズマディスプレイパネルの駆動方法。
  12. 　対をなす走査電極及び維持電極からなる複数の表示電極対と複数のデータ電極とが間隙を有して交差するように配設され、前記交差する位置のそれぞれに前記間隙を形成する前記表示電極対及び前記データ電極を有する放電セルを有したプラズマディスプレイパネルを備えるとともに、前記プラズマディスプレイパネルを駆動するための駆動回路を備え、
    　前記駆動回路は、
    　前記複数の表示電極対を複数の表示電極対グループに分け、
    　それぞれの前記表示電極対グループ毎に、発光させるべき前記放電セルに書込み放電を発生させる書込み処理を行う書込み期間と、第１の維持パルスを前記走査電極に与えるとともに前記第１の維持パルスと周期の等しい第２の維持パルスを前記第１の維持パルスとはタイミングを異ならせて前記維持電極に与えることにより前記書込み放電を発生させた前記放電セルに維持放電を発生させる維持期間とを有する複数のサブフィールドを用い、それぞれの前記表示電極対グループに対する前記書込み期間が重なることがないように１フィールド期間を分割し、
    　全ての前記表示電極対グループの数をＮ、全ての前記表示電極対に対して前記書込み処理を行うために必要な時間をＴｗとするとき、維持期間の時間が、
    Ｔｗ×（Ｎ－１）／Ｎ

    を超えない範囲で、前記第１の維持パルス及び前記第２の維持パルスの周期が５．５μｓより長い前記サブフィールドを有するように構成された、プラズマディスプレイ装置。
PCT/JP2010/003679 2009-06-15 2010-06-02 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2010146787A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/058,976 US20110141072A1 (en) 2009-06-15 2010-06-02 Plasma display panel driving method and plasma display device
JP2011519517A JPWO2010146787A1 (ja) 2009-06-15 2010-06-02 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN2010800023319A CN102124507A (zh) 2009-06-15 2010-06-02 等离子体显示面板的驱动方法以及等离子显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-142426 2009-06-15
JP2009142426 2009-06-15

Publications (1)

Publication Number Publication Date
WO2010146787A1 true WO2010146787A1 (ja) 2010-12-23

Family

ID=43356122

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003679 WO2010146787A1 (ja) 2009-06-15 2010-06-02 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (5)

Country Link
US (1) US20110141072A1 (ja)
JP (1) JPWO2010146787A1 (ja)
KR (1) KR20120028292A (ja)
CN (1) CN102124507A (ja)
WO (1) WO2010146787A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9729246B2 (en) * 2012-03-30 2017-08-08 Nec Corporation Manufacturing method for a phase modulation system with ultraviolet discharge of accumulated charges
CN103345899A (zh) * 2013-07-01 2013-10-09 四川虹欧显示器件有限公司 一种减少低放电并提升能效的等离子显示屏驱动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244578A (ja) * 1996-03-13 1997-09-19 Fujitsu Ltd プラズマ表示装置及びその駆動方法
JP2003058104A (ja) * 2000-09-13 2003-02-28 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2004126589A (ja) * 2002-10-02 2004-04-22 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
JP2005300568A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置
JP2006284795A (ja) * 2005-03-31 2006-10-19 Hitachi Plasma Patent Licensing Co Ltd プラズマディスプレイパネルの駆動方法および装置
JP2006285066A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 画像表示装置
JP2007271658A (ja) * 2006-03-30 2007-10-18 Hitachi Ltd プラズマディスプレイ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW428158B (en) * 1998-02-24 2001-04-01 Nippon Electric Co Method and device for driving liquid crystal display element
US20030166214A1 (en) * 2001-04-25 2003-09-04 Millennium Pharmaceuticals, Inc. 55596, a human protein kinase family member and uses therefor
KR100962810B1 (ko) * 2006-02-28 2010-06-10 파나소닉 주식회사 플라즈마 디스플레이 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244578A (ja) * 1996-03-13 1997-09-19 Fujitsu Ltd プラズマ表示装置及びその駆動方法
JP2003058104A (ja) * 2000-09-13 2003-02-28 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2004126589A (ja) * 2002-10-02 2004-04-22 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
JP2005300568A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置
JP2006284795A (ja) * 2005-03-31 2006-10-19 Hitachi Plasma Patent Licensing Co Ltd プラズマディスプレイパネルの駆動方法および装置
JP2006285066A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 画像表示装置
JP2007271658A (ja) * 2006-03-30 2007-10-18 Hitachi Ltd プラズマディスプレイ装置

Also Published As

Publication number Publication date
KR20120028292A (ko) 2012-03-22
US20110141072A1 (en) 2011-06-16
CN102124507A (zh) 2011-07-13
JPWO2010146787A1 (ja) 2012-11-29

Similar Documents

Publication Publication Date Title
JP2005141257A (ja) プラズマディスプレーパネルの駆動方法
KR101168553B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP5119613B2 (ja) プラズマディスプレイパネルの駆動方法
WO2010146787A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2009133660A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5115062B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5003191B2 (ja) プラズマディスプレイ装置の駆動方法
JPWO2007094295A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010146827A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2007094292A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2007094291A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011232464A (ja) プラズマディスプレイパネル及びその駆動方法
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR101110971B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
CN101719349B (zh) 等离子显示器的驱动方法和驱动电路
WO2009139163A1 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2006251624A (ja) プラズマディスプレイ装置
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011089891A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2009139178A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011158870A (ja) プラズマディスプレイパネルの駆動方法
JP2008151837A (ja) プラズマディスプレイパネルの駆動方法
JP2010197661A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080002331.9

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2011519517

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13058976

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117003493

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10789172

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10789172

Country of ref document: EP

Kind code of ref document: A1