[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2008003199A1 - Procédé et appareil de génération de symboles de codes de déphasage pour code d'embrouillage long - Google Patents

Procédé et appareil de génération de symboles de codes de déphasage pour code d'embrouillage long Download PDF

Info

Publication number
WO2008003199A1
WO2008003199A1 PCT/CN2007/000534 CN2007000534W WO2008003199A1 WO 2008003199 A1 WO2008003199 A1 WO 2008003199A1 CN 2007000534 W CN2007000534 W CN 2007000534W WO 2008003199 A1 WO2008003199 A1 WO 2008003199A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase offset
long
sequence
vector
phase
Prior art date
Application number
PCT/CN2007/000534
Other languages
English (en)
French (fr)
Inventor
Liguo Feng
Yuefeng Chen
Gechao Liang
Original Assignee
Zte Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zte Corporation filed Critical Zte Corporation
Publication of WO2008003199A1 publication Critical patent/WO2008003199A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0074—Code shifting or hopping

Definitions

  • the present invention relates to a method and apparatus in the field of mobile communications, and more particularly to a method and apparatus for generating a long scrambling code phase offset codeword in a wideband code division multiple access system.
  • a pseudo-random code sequence is used to encrypt the signal, that is, to expand The frequency signal is scrambled.
  • the base station When the base station obtains the baseband signal transmitted by the user through radio frequency reception, the inverse operation of scrambling the received baseband signal is also descrambling.
  • the uplink usually uses the long code of the Gold code to achieve signal scrambling, so the base station also uses the long code of the Gold code to descramble the baseband signal.
  • the Gold long scrambling code used for scrambling and descrambling is a complex scrambling code.
  • the long scrambling codeword generating and long scrambling code sequence phase shifting methods of the Gold code introduced in the 3GPP TS 25.213 protocol are as shown in FIG. 1.
  • Two sequences are generated according to the following formula:
  • the ng , 2 , n sequence is generated by the modulo 2 addition of 38400 chips of two binary m sequences generated by a 25-order generator polynomial, where X and Y represent two m-sequences.
  • the X sequence is generated by the generator polynomial X 25 +X 3 +l , which is generated by the generator polynomial ⁇ 25 + ⁇ 3 + ⁇ 2 + ⁇ + 1, and the two sequences together form the Gold sequence.
  • Figure 1 shows the method of long scrambling codeword generation and long scrambling code sequence phase offset described in the 3GPP TS 25.213 protocol.
  • the disadvantage of this long scrambling code sequence phase offset method is that it can only move at a time.
  • the long scrambling code sequence has one phase, and it requires multiple shifts to complete the phase shift of the long scrambling codeword.
  • the uplink descrambling device descrambles the baseband signal, it is sometimes necessary to start descrambling from a certain intermediate position of a radio frame, that is, 38400 chips, so that it is necessary to perform long-distance interference.
  • the initial value of the code sequence obtains a long scrambling codeword starting from an intermediate position of 38400 chips. If the method shown in Figure 1 is used, the initial value of the long scrambling code sequence needs to be shifted multiple times to obtain the phase.
  • the offset long coded codeword is less efficient and has a complicated hardware design.
  • the long scrambling code sequences X and Y used each time the long scrambling codeword is generated are 25 bits, and the specific bit modulo 2 is extracted from the long scrambling code sequences X and Y to obtain Q.
  • the first method is to use a register to shift the long-disturbing code sequences X and Y according to the method described in the 3GPP TS 25.213 protocol to obtain phase offset.
  • the second method is to use the matrix to rotate the scrambling code sequence ⁇ , ⁇ to obtain the phase
  • the rotated long scrambling code sequence ⁇ ', ⁇ ', and then the phase-shifted long-disturbing codeword is obtained according to the long scrambling code generation formula.
  • Line phase rotation must be used in parallel, because if serial, the real-time processing requirements of the descrambler cannot be met.
  • the data width to be stored is too wide, and for a general memory, the data width of the basic memory unit generally has a maximum value. Beyond this value, multiple basic storage units are required to piece together the data width.
  • the general width is within 100 bits, so there are more memory resources to store the rotation matrix parameters.
  • a method for generating a long scrambling code phase offset codeword comprising the steps of:
  • phase rotation matrix XT of the long scrambling code sequence X, Y is determined by the long-disturb code codeword phase offset.
  • C Represents the Q. Ng , , n , C longAx , n , C lon&1; y , n ⁇ & 2 , 1 ⁇ 4 ⁇ phase shift generation vector and long scrambling code sequence X, ⁇ rotation to obtain phase offset ⁇ 1 , ⁇ , ⁇ , Q. Ng , 2 , x , n , C longjl , y; n , C lQng , 2 , y , n sequence values;
  • D Q according to the phase offset. n&1 , x , n , Q. Ng , 2 , x , n , C long y ⁇ ⁇ , 2 , ⁇ , ⁇ sequence values And C tong , 2 , n sequence values;
  • the long-distance > code code word phase offset is ⁇ ;
  • the step rubber is specifically:
  • the X-th power of the XT and the unitary matrix is calculated from the long-disturbing codeword phase offset ⁇ , and then Q is obtained.
  • ⁇ &2 , ⁇ , ⁇ generation vector is obtained as the column vector right multiplied by ⁇ power of ⁇ to obtain phase offset (3 ⁇ 4.
  • ⁇ &2 , ⁇ , ⁇ phase offset generation vector is obtained as the column vector right multiplied by ⁇ power of ⁇ .
  • step C is specifically:
  • the long scrambling code sequence X is used as a row vector, and the ⁇ 3 1 ⁇ 1&1 3 ⁇ 411 , 1 ⁇ & 11 phase offsets after the phase shift is left-phased to generate a column vector, and the phase-shifted Q is obtained.
  • the long scrambling code sequence Y is used as the row vector left multiplied by the phase offset
  • the phase shift of ⁇ 2 , ⁇ , ⁇ generates a column vector, and obtains a phase offset ( 1 ⁇ &1 , 1 ⁇ 411 , ( 3 ⁇ 4 . ⁇ &2 , 1 ⁇ 4 ⁇ sequence value).
  • step C is specifically:
  • the long scrambling code sequence X and the Cto ⁇ , ⁇ phase offset generation vector are vector-multiplied and the result is added bit by bit modulo 2 to obtain the phase offset (: ⁇ , ⁇ sequence value; the long scrambling code sequence X
  • the result of vector multiplication with ⁇ &2 , ⁇ , ⁇ phase offset generation vectors is added by bitwise modulo 2 to obtain ⁇ 3 ⁇ 4.
  • ⁇ 1 , ⁇ , ⁇ phase offset generation vector The result of vector multiplication is added by bitwise modulo 2 to obtain ⁇ 3 1()11&1 , ⁇ sequence value after phase offset; versus The result is added bit by bit modulo 2 to obtain a phase offset ( 1 ⁇ 1&2 sequence value).
  • step D is specifically:
  • ⁇ 3 ⁇ 4 ⁇ &1 sequence value after phase shift and 3 ⁇ 4 after phase shift ⁇ &1 , ⁇ , ⁇ sequence value modulo 2 plus phase offset Sequence value; sequence value after phase offset and Q after phase offset.
  • the ng , 2 , y , n sequence values are modulo 2 plus 3 ⁇ 4 after phase offset.
  • ⁇ &2 , ⁇ sequence value ⁇ sequence value.
  • the invention also provides a device for generating a long scrambling code phase offset codeword, characterized in that: Cl. Ng , l, x , n , (3 ⁇ 4. ⁇ &2 , ⁇ , ⁇ phase offset generation vector generation module, Ciong, l, y, n- Q. n g, 2, y, n phase offset generation vector generation module, c ton &1 , n , ⁇ & 2 , ⁇ sequence generation module, long scrambling codeword generation module;
  • phase offset generation vector generation module is configured to generate a corresponding ⁇ according to the long scrambling codeword offset value.
  • the ng , 2 , y , n phase offset generation vector generating module is configured to generate a corresponding ( 1 ⁇ 1 , Ci ong) 2>y; rl phase offset generation vector according to the long scrambling codeword offset value;
  • ⁇ sequence generation module uses Q. Ng , 2 , x , n phase offset generation vector sum ( 1 ⁇ 1&1 , ⁇ , ( 3 ⁇ 4 . ⁇ &2 , ⁇ , ⁇ phase offset generation vector and long scrambling code sequence X, long scrambling code sequence ⁇ rotation to obtain phase offset
  • Column input to the long scrambling codeword generation module;
  • the long scrambling codeword generating module is configured to be based on the Q. n&1 , n and C lc) ng , 2 , n sequences obtain long-disturbed codewords after phase offset;
  • Is the 0th bit of the long scrambling code sequence X, Q. Ng , 2 , x , n are the result of the addition of the 4th, 7th, and 18th bit modulo 2 of the long scrambling code sequence X; ⁇ 3 ⁇ 41 is the 0th bit of the long scrambling code sequence Y, Q. ngAy , n is the result of adding the 4th, 6th, and 17th bit modulo 2 of the long scrambling code sequence ⁇ .
  • phase offset generation vector generation module includes C Iong; 2 , x>n phase offset generation vector memory module and C longi2) XjI1 phase offset generation vector memory address generation module; said (3 ⁇ 4. ⁇ &1 ⁇ , (3 ⁇ 4. ⁇ &2 , ⁇ , ⁇ phase offset generation Vector generation module includes 1 , ⁇ , ⁇ , Q. Ng , 2 , y , n phase offset generation vector memory address generation module;
  • the (3 ⁇ 4. ⁇ &1 , ⁇ , ⁇ , Q. ng , 2 , x , n phase offset generation vector memory address generation module is used according to C long; 2; X , n phase offset generates a read address of the vector memory, and inputs the read address to (3 ⁇ 4. ⁇ &1 , ⁇ , ⁇ , Q. ngAx , n phase offset generation vector memory module; ⁇ 3 ⁇ 41 , ⁇ , ⁇ , Q. ng , 2 , x , n phase offset generation vector memory module for storing phase offset values corresponding to the codewords of the respective effective long-disturbing codes
  • the phase offset generates a vector; and reads out (3 ⁇ 4. ⁇ &1 , ⁇ , ⁇ , ⁇ & 2 , ⁇ , ⁇ phase offset generation vectors according to the input read address and inputs them into 3 ⁇ 4. ⁇ &1 , ⁇ ,
  • the ⁇ : 1 ⁇ &1 , 0 ⁇ , 2 phase offset generation vector memory module stores Q for the phase offset value of each valid long-disturbing codeword.
  • the device further includes: a long scrambling codeword phase offset value determining module, configured to determine whether the long scrambling codeword phase offset value is valid, and output the effective long scrambling codeword offset value to
  • the ng , , ⁇ 2 , ⁇ sequence generation module uses the long scrambling code sequence X as the row vector left-phase phase offset
  • the phase offset generates a column vector, which obtains the phase offset ( 3 ⁇ 4 . ⁇ & ⁇ , ( 3 ⁇ 4 . ⁇ &2 , ⁇ , ⁇ sequence values; the long scrambling code sequence ⁇ is used as the row vector left-phase phase offset ⁇ 3 ⁇ 4.
  • phase offset generates a column vector, and obtains the sequence values of ⁇ ⁇ 1 1 , ⁇ , ⁇ , C lcmg , 2 , y , n after phase shift; ⁇ 1 ⁇ &1 , ⁇ sequence value and phase offset
  • the sequence value modulo 2 is added to obtain the phase offset (3 ⁇ 4. ⁇ &1 , ⁇ sequence value; after phase shifting Column value and Q after phase offset.
  • the ng , 2 , y , n sequence value modulo 2 is added to obtain the phase offset ( 3 ⁇ 4 . ⁇ 3 ⁇ 42 , ⁇ sequence value.
  • phase offset generation vector is vector-multiplied and the result is added bit by bit modulo 2 to obtain the sequence value of the phase offset, and the long scrambling code sequence X and Q.
  • the ng , 2 , x , n phase offset generation vector is vector-multiplied and the result is added bit by bit modulo 2 to obtain the phase offset (3 ⁇ 4.
  • phase offset (: ⁇ , ⁇ sequence value is obtained; the result of multiplying the long scrambling code sequence ⁇ and the phase offset generation vector by vector is added by bitwise modulo 2 to obtain After phase shifting, ⁇ &2 , ⁇ , ⁇ sequence values; and phase shifting Cto ⁇ , ⁇ sequence value and phase offset ( 1()11&1 , ⁇ sequence value modulo 2 added to obtain phase offset C 1 ⁇ &1 , n sequence value; after the phase offset Q. ng , 2 , x , n sequence value and phase offset ( 1 ⁇ & 2 , ⁇ sequence value modulo 2 plus phase offset 3 ⁇ 4.
  • the method and device for generating a long scrambling code phase offset codeword completes the generation of a long scrambling code phase offset codeword by using only four column vectors, and register shift and matrix rotation Compared with the two methods of long scrambling code sequence phase, the amount of data used is greatly reduced, and the long-disturbing codewords after phase offset can be quickly obtained, and the system design is relatively simple and easy to implement. BRIEF abstract
  • 1 is a schematic diagram of a long scrambling codeword generation and a long scrambling code sequence phase offset in a 3GPP TS 25.213 protocol;
  • FIG. 2 is a flowchart of a method for generating a long scrambling code phase offset codeword according to the present invention
  • Figure 3 is a Q after phase shift in the present invention.
  • the phase-shifted long scrambling codeword can be directly obtained by performing one rotation of the initial value of the long scrambling code sequence.
  • the core idea of the method of the present invention is: directly rotating from the long-disturbing code sequence X, Y of the current phase to obtain the ⁇ of the long-disturbed codeword after the phase offset. ⁇ &1 , ⁇ and c 1 ⁇ g , 2 , n sequences.
  • the ng , 2 , n sequence is a bitwise modulus of the long scrambling code sequence X, Y
  • Addition can be set (3 ⁇ 4. ⁇ 1 , ⁇ is added by the number of tap modulo 2 of the X sequence. Q. Adding results of several tap modulo 2 of n&1 , x , n and ⁇ sequences The sum of the number of tap modulo 2 additions ⁇ , ⁇ and the number of tap modulo 2 of the Y sequence is added to the modulo 2 to obtain.
  • the method of the present invention can utilize a phase rotation matrix pair ⁇ 3 ⁇ 4. ⁇ &1 , ⁇ , ⁇ , C long) 2 , X; n ,
  • the long scrambling code phase offset codeword generating method of the present invention includes:
  • ⁇ The phase rotation matrix of the long scrambling code sequence X and ⁇ is determined by the long scrambling codeword phase offset.
  • Ci ongi y , n > Ci ong , 2, y> n Generate vector rotation to get C ⁇ ⁇ ⁇ 3 ⁇ 4.
  • step D ⁇ 3 ⁇ 4 after the phase offset obtained in step C. ⁇ 1 , ⁇ , ⁇ , C longAx , n . Qong, l, y, n, Qong, 2, y, n sequence values.
  • step E ⁇ 1 , ⁇ and ⁇ after the phase shift obtained in step D.
  • the ⁇ 2 , ⁇ sequence value generates a long-disturbed codeword after the phase offset.
  • the long scrambling code phase offset codeword generating step in the above wideband code division multiple access system provides a method for quickly completing the long scrambling code phase offset codeword generation.
  • step A It is also possible to judge whether the phase offset of the long scrambling codeword is valid before the step , and if yes, perform step A. Since the uplink descrambler generally performs descrambling from the beginning of a certain slot, that is, the phase offset of the long scrambling codeword is effective when it is an integer multiple of the number of chips in each slot. , the integer is less than or equal to the total number of slots.
  • the structure of the long scrambling code phase offset codeword generating apparatus of the present invention is as shown in FIG. 4.
  • the long scrambling code phase offset codeword generating apparatus includes three input data and seven functional modules, and the input data includes: a long scrambling code a codeword phase offset value, a long scrambling code sequence X, and a long scrambling code sequence Y; the function module includes: a long scramble code codeword phase offset value judging module, ( 1 ⁇ &1 , (3 ⁇ 4. ⁇ 2 , ⁇ , ⁇ phase offset generation vector memory address generation module, ⁇ 3 ⁇ 41 , ⁇ , ⁇ , Q. ngAy , n phase offset generation vector memory address generation module,
  • Shift generation vector memory module C long n , Cu ⁇ column generation module, long scrambling codeword generation module.
  • the long scrambling codeword phase offset value is input to the long scrambling codeword phase offset value judging module, and the long scrambling codeword phase offset value judging module judges the long scrambling codeword phase offset value , And outputting the effective long scrambling codeword phase offset value to Cl 0ng) 2 , X) n phase offset generation vector memory address generation module and ⁇ 1 () 11 & 1 , Q. Ng , 2 , y , n phase offset generation vector memory address generation module;
  • phase offset generation vector memory module for storing corresponding to each C long , 2 ; X) flesh phase offset generation vector;
  • phase offset generation vector memory module for storing the phase offset value corresponding to each effective long-distance code code word (3 ⁇ 4. ⁇ &1 , ⁇ , ⁇ , Q. ng , 2 , y , n phase offset generation vector;
  • phase offset generation vector memory address generation module generates ( 1() 113 ⁇ 41 , C l gAx , n phase offset generation vector memory and ( ⁇ . ⁇ 3 ⁇ 41 , ⁇ , ⁇ , c hng respectively according to the long-disturb code codeword phase offset value ) .
  • the y n bit offset generates a read address of the vector memory, and sends the two read addresses to Q ⁇ C long , 2) X>n phase offset generation vector memory module and (3 ⁇ 4. ⁇ ⁇ , ⁇ , ⁇ , Q. ng , 2 , y , n phase shift generates a vector memory module, and then the two memory modules respectively read Q. ng , lAn , Phase offset
  • the generation module is based on ⁇ 3 ⁇ 4. ⁇ 1 , ⁇ , ⁇ , C 1 ⁇ g , 2 , x , n phase offset generation vectors and ⁇ 3 ⁇ 4. ⁇ &1 , 1 ⁇ 4 ⁇ , Q. Ng , 2 , y , n phase offset generation vector, and long scrambling code sequence X, long scrambling code sequence Y rotation to obtain phase offset Cu ⁇ and ⁇ , ⁇ sequence value, phase offset ( ⁇ The ⁇ &1 , ⁇ and C lcmg , 2 , n sequence values are input to the long scrambling codeword generating module to obtain a long-disturbed codeword after phase offset.
  • phase shift matrix "" that is, the generation of the phase rotation matrices XT and YT described above.
  • the 23 to 0 bits of the sequence obtained by shifting one phase are 24 to 1 bit of the X sequence, and the 24th bit of the sequence is the 0th bit and the 3rd bit of the X sequence.
  • the result of modulo 2 addition so the 23rd column of the phase shift matrix XT has the 23rd behavior 1 and the remaining behavior 0, the 23rd column of the 23rd column parameter 1 the remaining behavior 0, the 0th column of the 1st column parameter 1 Behavior 0, line 24, parameter 24, and 21 behavior 1 remaining behavior 0;
  • the 2 3 to 0 bits of the sequence obtained by shifting one phase are 24 to 1 bit of the Y sequence, and the 24th bit of the sequence is the 0th bit of the Y sequence
  • the result of the addition of the modulo 2 of the 1st bit, the ⁇ 2 bit, and the 3rd bit, so the 23rd row of the phase shift matrix YT has the 23rd behavior 1 remaining behavior 0, the 23rd column parameter 22th behavior 1 remaining behavior 0, the first column parameter in the 0th behavior 1 remaining behavior 0, the 0th column parameter in the 24th line, 23 lines, 22 lines and 21 behavior 1 remaining behavior 0.
  • the phase offset matrix XT and YT parameters are as follows:
  • the long scrambling code phase offset codeword generating method of the present invention ⁇ 3 ⁇ 4. ⁇ 3 ⁇ 41 , ⁇ , ⁇ , the amount ( ⁇ The generation method of the generated vector is: ⁇ 1 , ⁇ , ⁇ is the 0th bit when the long scrambling code sequence X is not phase-shifted, so ⁇ . ⁇ &1 , ⁇ , ⁇ generates the vector long time scrambling code sequence The 4th, 7th, and 18th bit modulo 2 of X is added, so the generation vector of Q.
  • ng , 2 , x , n is [0,0,0,0,0, 1 ,0,0,0,0 ,0 ,0,0,0,0, 1 ,0,0, 1 ,0,0,0,0] ⁇ , 1 ⁇ 1&1 , ⁇ is the length of the long 4 special code sequence without phase offset 0 bits, so ( ⁇ . ⁇ 3 ⁇ 41 , ⁇ , ⁇ generation vector is [0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, 0,0,0,0,0,0,0,0, 1 f , c long , 2 , y , n ⁇ .
  • ⁇ 2 , ⁇ , ⁇ generation vector is [0,0,0,0,0,0,1,0,0,0,0,0,0,0,0,0,0 ,0,0,0,0,0, ⁇ , ⁇ , ⁇ , ⁇ , ⁇ ] ⁇ .
  • FIG. 1 is a flowchart of a long scrambling code phase offset codeword generation method in the 3GPP TS 25.213 protocol. Since the addition in the 3GPP TS 25.213 protocol is an addition of modulo 2 addition, the additions involved in the following operations are all modulo 2 additions.
  • the phase of x, n is the offset generating vectors.
  • the generation vector of C 1 ⁇ g;1 , y , n , C lc) ng , 2 , y , n is obtained as the column vector right multiplied by the nth power of YT to obtain the offset of n phases ( ⁇ , ( ⁇ , ⁇ phase offset generation vector.
  • the long scrambling code sequence X is separately multiplied as a row vector by Q after offsetting n phases.
  • the phase offset of n&1 An , C long , 2jX , n generates a column vector, which is obtained by shifting n phases respectively. (: ⁇ , ⁇ sequence value.
  • the long scrambling code sequence ⁇ is used as the row vector, respectively, by the offset!!
  • y , n phase offset generates the column vector , respectively, get ⁇ 3 ⁇ 41 , ⁇ , ⁇ , ⁇ 3 ⁇ 4 .
  • phase offset 3 ⁇ 4. ⁇ &1 , ⁇ , and Q. ng , 2 , n sequence values.
  • Figure 3 The long scrambling code sequence X and
  • the resulting result is added bit by bit modulo 2 to obtain ⁇ after offsetting ⁇ phases.
  • the result is added bit by bit modulo 2 to obtain an offset of n phases.
  • the result of multiplying the long scrambling code sequence ⁇ with the ⁇ 1 , ⁇ , ⁇ phase offset generation vectors by vector multiplication is added bit by bit modulo 2 to obtain an offset ⁇ phase Column value; will be long scrambling code sequence Y and Q.
  • the ng , 2 , y , n phase offset generation vector is vector-multiplied and the result is added bit by bit modulo 2 to obtain the offset after n phases. Then Q after the phase shift.
  • Ng , lAn sequence value and ⁇ after phase offset.
  • the sequence value modulo 2 is added to obtain the phase offset (3 ⁇ 4. ⁇ &2 , ⁇ sequence value.
  • each radio frame contains 38,400 pieces of chip data, divided into 15 time slots, each of which contains 2,560 pieces of chip data.
  • descrambling is generally started from the beginning of a certain time slot of 15 time slots, that is, the phase offset of the long scrambling code code word is generally 2560xm (m - 0). , 1, 2, ..., 13, 14).
  • the ng , 2 , y , n phase offset generates a column vector of a total of 60 column vectors, stores the generated phasors associated with the sequence X in a memory, and stores the generated phasors associated with the sequence Y in another memory. Since each memory stores only 30 25-bit column vectors, the capacity of each memory is small.
  • the correspondence between the read address of each phase offset generation vector associated with the sequence X and the phase offset value of the long scramble code codeword is stored in ( ⁇ .
  • phase offset generation vector memory address generation module storing the correspondence between the read address of the memory offset generation vector and the long-disturb code codeword phase offset value of each phase offset generation vector associated with the sequence Y In (3 1 ⁇ &1 , Ci 0 administratg, 2, y ; n phase offset generation vector memory address generation module.
  • phase offset codeword generating device needs to generate the phase offset long scrambling codeword, only the read addresses of the two memories need to be generated according to the value of the phase offset, and the corresponding phase offset is obtained.
  • ⁇ &2 , ⁇ , ⁇ phase shift generates column phasors, and the long scrambling code sequences X and ⁇ are respectively ⁇ ⁇ 1 , ⁇ , ⁇ , C long>2 , X5n , C long)1; y , n , ⁇ 3 ⁇ 4.
  • the ⁇ &2 , ⁇ , and ⁇ bit offsets are generated by multiplying the phasors to obtain the phase offsets (3 ⁇ 4. ⁇ 1 , ⁇ and (! ⁇ , ⁇ sequence values, and then the long-disturbed codewords after phase offset can be obtained.
  • the use of only two small-capacity memories and a simple matrix multiplication completes the generation of long-disturbed code phase offset codewords, saving hardware resources.
  • FIG. 4 is a structural block diagram of an embodiment of a long scrambling code phase offset codeword generating apparatus according to the present invention.
  • the n&2 , x , n phase offset generation vectors and ( 3 ⁇ 4 . ⁇ & ⁇ ⁇ , Q. n g, 2 , y , n phase offset generation vectors are input to , ( ⁇ . Sequence generation module.
  • ⁇ sequence generation module generates vectors and C lMlg y , n , C lOTg , 2 , y according to (3 ⁇ 4. ⁇ 1 , ⁇ , ⁇ , . ⁇ & 2 , ⁇ , ⁇ phase offset generation vectors, The n phase offset generation vector and the long scrambling code sequence X and the long scrambling code sequence Y calculate the phase offset (3 ⁇ 4.
  • the calculation method is as described above, and will not be described again; And ⁇ 3 ⁇ 42 , the ⁇ sequence value is input to the long scrambling codeword generation module, Long scrambling codewords after phase offset.
  • the value of the long scrambling code phase offset is not within the 15 value of 2560xn (n-0, 1, 2, 13, 14), it is considered to be an invalid phase offset value. Since the elements in the matrix have only one or two values, the X and Y sequence elements have only one or two values. Multiplication is easy to implement in logical circuits by logical AND and modulo-2 addition.
  • phase offset generation vector memory and .
  • the ⁇ , ⁇ , c tong , 2 , y , n phase offsets generate the read address of the vector memory, and then read the Q with the phase offset of 2560 according to the two read addresses.
  • phase offset generation vector is [1,0,0,1,1,1,1,0,1,1,1,1,1,0,0,0, 0,1,0,0,0,0] ⁇ ,
  • long scrambling code sequence X is multiplied by ( 3 ⁇ 4 . ⁇ & ⁇ phase offset generation vector ( 3 ⁇ 4 ⁇ &1 , ⁇ is 0, long scrambling code sequence X and ( ⁇ . ⁇ &2 , ⁇ , ⁇ phase offset generation vector phase) Multiply ( 1 ⁇ 1&2 is 1, long scrambling code sequence Y and Ci. n&1 , y , n phase offset generation vector is multiplied to get ( ⁇ .1 , ]1 is 1, long scrambling code sequence Y and Q. ng , 2 , y l-bit offset generation vector multiplication (3 ⁇ 4. ⁇ &2 , ⁇ , ⁇ is 0, C longjljn (2560) is ⁇ &1 , ⁇ , ⁇ and
  • the result of adding ⁇ &2 , ⁇ , ⁇ modulo 2 is 1, and the formula of the long scrambling code can be used to obtain 0 ⁇ (2560) equal to 1 +jlo.
  • the invention uses only a column vector to complete the generation of the long scrambling code phase offset codeword, with register shift and matrix rotation. Compared with the two methods of long scrambling code sequence phase, the amount of data used is greatly reduced, and the long-disturbing codewords after phase offset can be quickly obtained, and the system design is relatively simple and easy to implement. For example, the offset of the long scrambling code phase is 2560.
  • the register shift method 2560 shifts are required to complete the phase shift of the long scrambling code sequence, so that the phase offset codeword can be calculated.
  • C lMlg , 2 , n sequences the amount of data required is large, and the calculation of multiplication is large.
  • the pre-calculated phase offset is 2560 ( 3 ⁇ 4 . ⁇ 3 ⁇ 41 , ⁇ , ⁇ ,
  • the method and apparatus for generating long-disturbance code phase offset codewords of the present invention have the disadvantages of large resource consumption and complicated system design. Since only 4 column vectors are used to complete the generation of the long scrambling code phase offset codeword, the amount of data used is greatly reduced and can be quickly compared with the two methods of register shift and matrix rotation long scrambling code sequence phase. The long scrambling codeword after phase offset is obtained, and the system design is relatively simple and easy to implement.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

一种长扰码相位偏移码字生成的方法和装置
技术领域
本发明涉及一种移动通信领域的方法和装置，尤其涉及的是一种宽带码 分多址系统中长扰码相位偏移码字的生成方法和装置。
背景技术
在现有技术的宽带码分多址通信系统中，为了抗干扰、抗多径、抗截获、 保密、 多址通信、 实现同步等， 采用一个伪随机码序列对信号进行加密， 也 就是对扩频信号进行加扰。
当基站通过射频接收得到用户发送的基带信号时，需要对接收到的基带 信号进行加扰的逆操作也就是解扰。 在宽带码分多址通信系统中， 上行链路 通常采用 Gold码的长扰码实现信号的加扰，所以基站也相应采用 Gold码的 长扰码对基带信号进行解扰。
用于加扰和解扰的 Gold长扰码是复数扰码， 3GPP TS 25.213协议中介 绍 Gold码的长扰码码字生成和长扰码序列相位偏移方法如图 1所示。 复数 长扰码码字 C i)是由 Q。ng>1，n(i) 和 Q。ng,2，n(i) , ι = 0, 1 , 2, . · ., 38399两个序 列按照下面的公式生成：
long, (0 = clong n ( (ΐ + j{- 1)' clong n [2[ i 12」)) 这里， i = 0， 1 , . .. ,38399， L」表示取最近的较小的整数。
Clong;1 >n 和 Q。ng,2，n序列是由两个二进制 m序列的 38400个码片的模 2加 产生的， 这两个二进制 m序列是由 25阶生成多项式产生的， 命 X和 Y代 表两个 m序列， X序列是由生成多项式 X25+X3+l 产生的， Y序列是由生 成多项式 Υ25+ Υ3+Υ2+Υ+ 1产生的， 两个序列共同构成 Gold序列。
图 1所示给出了 3GPP TS 25.213协议中描述的长扰码码字生成和长扰 码序列相位偏移的方法，这种长扰码序列相位偏移的方法的缺点是每次只能 移动长扰码序列一个相位，对于长扰码码字相位偏移量较大时需要多次移位 才能完成。 在宽带码分多址系统中， 上行解扰装置在对基带信号进行解扰时， 有时 需要从一个无线帧即 38400个码片的某个中间位置开始解扰，那么就需要才艮 据长扰码序列的初始值得到 38400 个码片的某个中间位置开始的长扰码码 字， 如果采用图 1所示的方法， 需要将长扰码序列的初始值经过多次移位， 才能得到相位偏移后的长扰码码字，这样做效率比较低，而且硬件设计复杂。
从图 1中可以看出， 每次生成长扰码码字使用的长扰码序列 X、 Y都是 25 比特的， 从长扰码序列 X、 Y抽出特定的比特模 2相加得到 Q。ng,i,n和
Q。ng,2,n这两个序列的值， 然后由公式得到当前相位长扰码序列 X、 Y对应的 长扰码码字。
如果想得到下个相位的长扰码码字，就要根据长扰码序列生成多项式得 到新的相位的长扰码序列 、 Yi, 进而得到下个相位的 （¾。η&1,η和 Q。ng,2,n 这两个序列的值， 最后得到下个相位的长扰码码字。从长扰码序列的初始值 开始， 一共要生成 38400个不同相位的复数长扰码码字， 这样也就有 38400 组不同相位的长扰码序列 X、 Y以及
Figure imgf000004_0001
和 Ctong,2,n序列值。
在宽带码分多址系统中， 经常需要根据当前相位的长 4尤码序列 X、 Y来 得到相位偏移 n个相位后的复数长扰码码字，也就是要产生相位偏移的长扰 码码字。
目前长扰码相位偏移码字的生成方法主要有两种，第一种方法是使用寄 存器，按照 3GPP TS 25.213协议中所描述的方法对长扰码序列 X、 Y进行移 位， 得到相位偏移后的长扰码序列 Χ'、 Υ' , 然后按照长扰码 成公式得到相 位偏移后长扰码码字；第二种方法是使用矩阵对 扰码序列 Χ、Υ进行旋转, 得到相位旋转后的长扰码序列 Χ'、 Υ' , 然后按照长扰码生成公式得到相位偏 移后长扰码码字。 上述第一种方法对于相位偏移量较大时，需要多次移位才能完成长扰码 序列 X、 Υ的相位旋转， 系统处理延时较大， 设计也比较复杂， 资源用量也 比较大。第二种方法虽然对于相位偏移量较大时可以通过矩阵快速完成长扰 码序列 X、 Υ的相位旋转， 但是由于长扰码序列相位旋转矩阵是 2个 25行 25 列的矩阵' 而且对于不同的相位偏移量需要不同的旋转矩阵， 这样在进 行长扰码序列的相位旋转时需要 2x25x25 = 1250比特的数据，这些数据在进 行相位旋转时必须并行使用， 因为如果串行的话， 无法满足解扰器的实时处 理要求。
这样需要存储的数据位宽太宽， 而对于一般的存储器来说， 其基本的存 储器单元存储的数据宽度一般都有最大值，超过这个值， 就要多块基本存储 单元去拼凑这个数据宽度， 一般的宽度在 100个比特以内， 所以存储旋转矩 阵参数要耗费的存储器资源比较多。
因此找到一种快速实现长扰码相位偏移码字生成的方法和装置，降低系 统设计的复杂性 , 提高硬件系统的可实现性是十分必要的。
发明内容
本发明目的在于提供一种长扰码相位偏移码字生成的方法和装置，克服 上述长扰码相位偏移码字生成方法存在的资源消耗量较大，系统设计复杂的 缺点。
本发明采用的技术方案是：
一种长扰码相位偏移码字生成的方法， 其特征在于， 包括以下步骤：
A: 由长扰码码字相位偏移量确定长扰码序列 X、 Y的相位旋转矩阵 XT、
ΥΤ;
Β:
Figure imgf000005_0001
Clcmg，2,x,n、 Qong)1;y,n, <¾。η&2，γ，η生成 向量旋转得到 Q。n&1,x,n、 Q。ng,2,x,n、 Clong)i,y,n <31∞&2 相位偏移生成向量；
C: 居所述 Q。ng, ,n、 ClongAx,n, Clon&1;y,n η&2，¼η相位偏移生成向量以 及长扰码序列 X、 Υ旋转得到相位偏移后的 η 1,χ,η、 Q。ng,2,x,n、 Clongjl,y;n, ClQng,2,y,n 序列值；
D: 根据所述相位偏移后的 Q。n&1，x,n、 Q。ng,2，x,n、 Clong y^ η§，2,γ,η序列值
Figure imgf000005_0002
和 Ctong,2,n序列值；
E: 才艮据所述相位偏移后的 <¾。η 1,η和 Q。ng,2,n序列值生成相位偏移后的长 扰码码字； 其中， ^。η 1,χ,η是长扰码序列 X的第 0比特， η 2，χ,η是由长扰码序列 X 的第 4， 7 , 18比特模 2相加得到；
Figure imgf000005_0003
是长扰码序列 Y的第 0比特，
Figure imgf000006_0001
是由长扰码序列 Y的第 4, 6, 17比特模 2相加得到， η为长扰码码 字相位偏移量。
进一步地， 长扰 >码码字相位偏移量为 η; 所述步橡 Β具体为：
由长扰码码字相位偏移量 η分别计算 XT和 ΥΤ矩阵的 η次幂， 然后将 Q。n&1,x,n、 （¾。η&2,χ,η生成向量作为列向量右乘 XT的 n次幂得到相位偏移后的 Q。ng, ,n、 Clc)ng，2，x，n相位偏移生成向量； 将 C^^y^ (¾。η&2，γ，η生成向量作为列 向量右乘 ΥΤ的 η次幂得到相位偏移后的
Figure imgf000006_0002
(¾。η&2,γ,η相位偏移生成向 量。
进一步地， 所述步驟 C具体为：
将长扰码序列 X作为行向量左乘相位偏移后的 <31∞1&1 ¾11、 1∞& 11相位偏 移生成列向量， 得到相位偏移后的 Q。ng, ,n、 <31∞1&2^序列值； 将长扰码序列 Y作为行向量左乘相位偏移后的
Figure imgf000006_0003
η 2,γ，η相位偏移生成列向量， 得 到相位偏移后的（ 1∞&1,¼11、 （¾。η&2,¼η序列值。
进一步地， 所述步骤 C具体为：
将长扰码序列 X与 Cto^,^相位偏移生成向量进行向量相乘后的结果逐 比特模 2相加,得到相位偏移后的 (：^，^序列值；将长扰码序列 X与 η&2,χ,η 相位偏移生成向量进行向量相乘后的结果逐比特模 2相加，得到相位偏移后 的 <¾。η&2,χ,η序列值； 将长扰码序列 Υ与（¾。η 1,γ,η相位偏移生成向量进行向量 相乘后的结果逐比特模 2相加， 得到相位偏移后的 <31()11&1，^序列值； 将长扰 码序列 Υ与
Figure imgf000006_0004
结果逐比特模 2相 加， 得到相位偏移后的（1∞1&2 序列值。
进一步地， 所述步驟 D具体为：
相位偏移后的 <¾∞&1 序列值和相位偏移后的 ¾。η&1,γ,η序列值模 2加得 到相位偏移后的
Figure imgf000006_0005
序列值；相位偏移后的 序列值和相位偏移后 的 Q。ng,2,y，n序列值模 2加得到相位偏移后的 ¾。η&2,η序列值。
本发明还提供了一种长扰码相位偏移码字生成的装置， 其特征在于， 包 Cl。ng,l,x,n、 （¾。η&2,χ,η相位偏移生成向量生成模块， Ciong,l,y,n- Q。ng,2,y,n相位 偏移生成向量生成模块， cton&1，n 、 η&2,η序列生成模块， 长扰码码字生成模 块；
所述 <¾。η&1,χ,η、 ClongAx,n相位偏移生成向量生成模块用于根据长扰码码字 偏移值生成相应的 <^。η&2,χ，η相位偏移生成向量；
所述 1，γ，η、 Q。ng,2，y,n相位偏移生成向量生成模块用于根据长扰码码字 偏移值生成相应的 ( 1∞ 1 、 Ciong)2>y;rl相位偏移生成向量；
Figure imgf000007_0001
、 η 2,η序列生成模块用 Q。ng,2,x,n相位 偏移生成向量和 ( 1∞1&1，^、 （¾。η&2,γ,η相位偏移生成向量以及长扰码序列 X、 长 扰码序列 Υ旋转得到相位偏移后的 Q。n&1,n和 (^。^^序列值， 并将相位偏移后 的 <¾。η¾1,η
Figure imgf000007_0002
列输入到长扰码码字生成模块；
所述长扰码码字生成模块用于根据所述 Q。n&1,n和 Clc)ng，2，n序列得到相位 偏移后的长扰码码字；
其中，
Figure imgf000007_0003
是长扰码序列 X的第 0比特， Q。ng,2,x,n是长扰码序列 X 的第 4, 7, 18比特模 2相加的结果； η¾1 是长扰码序列 Y的第 0比特， Q。ngAy，n是由长扰码序列 Υ的第 4, 6, 17比特模 2相加的结果。
进一步地， 所述 （^。η¾1,χ,η、 Clcmg,2，x,n相位偏移生成向量生成模块包括
Figure imgf000007_0004
CIong;2,x>n相位偏移生成向量存储器模块和 Clongi2)XjI1相位偏 移生成向量存储器地址生成模块； 所述 (¾。η&1 η、（¾。η&2,γ,η相位偏移生成向量 生成模块包括
Figure imgf000007_0005
1,γ,η、 Q。ng,2,y,n相位偏移生成向量存储器地址生成模块；
所述 (¾。η&1,χ，η、 Q。ng,2,x,n相位偏移生成向量存储器地址生成模块用于根据
Figure imgf000007_0006
Clong;2;X,n相位偏移生成向量存储器的读 地址，并将该读地址输入给 (¾。η&1,χ,η、 Q。ngAx,n相位偏移生成向量存储器模块； 所述 (¾。η¾1,χ,η、 Q。ng,2,x,n相位偏移生成向量存储器模块用于存储对应于各 有效长扰码码字相位偏移值的
Figure imgf000007_0007
相位偏移生成向量； 并根据 所输入的读地址读出 (¾。η&1,χ,η、 η&2，χ,η相位偏移生成向量并输入到 ¾。η&1,η 、
Figure imgf000007_0008
所述 Q。ng,l,y,n、 Clong,2>y,n相位偏移生成向量存储器地址生成模块用于根据
Figure imgf000008_0001
' 所述 <：1∞&1 、 0^,2 相位偏移生成向量存储器模块中用于存储对应于 各有效长扰码码字相位偏移值的 Q。n&1,y,n、 Q。ng,2,y,n相位偏移生成向量； 并根 据所输入的读地址读出 <¾。η&1,^η、 <¾。η&2，γ,η相位偏移生成向量， 并输入到
Q。ng>1,n 、 Q。ngAn序列生成模块。
进一步地， 所述装置还包括： 长扰码码字相位偏移值判断模块， 用于判 断长扰码码字相位偏移值是否有效， 将有效的长扰码码字偏移值输出给
Chag>lx^ Οΐοη8,2,χ,η相位偏移生成向量存储器地址生成模块和 <¾。η&1,γ,η、 Qon&2,y,n 相位偏移生成向量存储器地址生成模块。
进一步地， 所述 Q。ng, 、 η 2，η序列生成模块将长扰码序列 X作为行 向量左乘相位偏移后的
Figure imgf000008_0002
相位偏移生成列向量， 得到相位偏 移后的（¾。η&ΐΑη、（¾。η&2,χ,η序列值；将长扰码序列 Υ作为行向量左乘相位偏移 后的 <¾。η&1,γ,η、 <¾。 ,2，3^相位偏移生成列向量， 得到相位偏移后的 < ΐΜ1 1,γ,η、 Clcmg,2,y,n序列值； 并将相位偏移后的 < 1∞&1,^序列值和相位偏移后
序列值模 2加得到相位偏移后的 (¾。η&1,η序列值； 将相位偏移后的
Figure imgf000008_0003
列值和相位偏移后的 Q。ng,2,y，n序列值模 2加得到相位偏移后的（¾。η¾2,η序列 值。 '
进一步地,所述 η&Ι,η
Figure imgf000008_0004
相位偏移生成向量进行向量相乘后的结果逐比特模 2相加，得到相位偏移后 的 ^^，^序列值； 将长扰码序列 X与 Q。ng,2,x，n相位偏移生成向量进行向量 相乘后的结果逐比特模 2相加， 得到相位偏移后的 (¾。η&2,χ,η序列值; 将长扰 码序列 Υ与
Figure imgf000008_0005
的结果逐比特模 2相 加， 得到相位偏移后的（：^，^序列值； 将长扰码序列 γ与 相位偏 移生成向量进行向量相乘后的结果逐比特模 2相加， 得到相位偏移后的 。η&2,γ,η序列值； 并将相位偏移后的 Cto^,^序列值和相位偏移后的（1()11&1,^ 序列值模 2加得到相位偏移后的 C1∞&1,n序列值； 将相位偏移后的 Q。ng,2,x,n序 列值和相位偏移后的（ 1∞&2,^序列值模 2加得到相位偏移后的 ¾。η 2,η序列 值。 本发明所提供的一种长扰码相位偏移码字生成的方法和装置，由于只使 用了 4个列向量就完成了长扰码相位偏移码字的生成，与寄存器移位和矩阵 旋转长扰码序列相位这两种方法相比，使用的数据量大大减少， 而且可以快 速得到相位偏移后的长扰码码字， 系统设计也相对简单， 易于实现。 附图概述
图 1为 3GPP TS 25.213协议中长扰码码字生成和长扰码序列相位偏移 的原理图；
图 2为本发明的长扰码相位偏移码字生成方法的流程图；
图 3为本发明中相位偏移后的 Q。n&1,n及. ( ^，^序列值的生成示意图； 图 4为本发明的长扰码相位偏移码字生成装置的结构框图。 本发明的较佳实施方式
下面结合附图和实施例对本发明做进一步详细说明。
采用本发明的长扰码相位偏移码字生成方法可以通过长扰码序列初始 值做一次旋转就可以直接得到相位偏移后的长扰码码字。本发明方法的核心 思想是： 从当前相位的长扰码序列 X、 Y直接旋转得到相位偏移后长扰码码 字的 <^。η&1,η和 c1∞g,2,n序列。
由图 1可以看到
Figure imgf000009_0001
和 Q。ng,2,n序列是由长扰码序列 X、 Y的若干比特模
2相加得到的， 可设 (¾。η 1,η由 X序列的若干抽头模 2相加结果 Q。n&1，x,n和 Υ序列 的若干抽头模 2相加结果
Figure imgf000009_0002
的若干抽头模 2相加结果^^，^和 Y序列的若干抽头模 2相加结果 模 2相加得到。
本发明方法可以利用相位旋转矩阵对 <¾。η&1,χ,η、 Clong)2,X;n,
Figure imgf000009_0003
Clong,2,y,n生成列向量进行旋转得到 4个与长扰码码字相位偏移量对应的
Cl0ng，l,x,n、 Clong,2,x,n、 Ctong山 ^和(¾011&2,¼11的相位偏移生成列向量，再根据 01οη&1，χ，η、 Cl。ng,2,x,n、
Figure imgf000009_0004
就可以得到相位偏移后的 (¾。η¾1,χ,η、 Q。ng,2,x,n、 。 ，^和^^，^序列值， 进而 可以生成 和 η&2,η序列， 然后得到长扰码码字数据。
如图 2所示， 本发明的所述长扰码相位偏移码字生成方法包括：
Α: 由长扰码码字相位偏移量确定长扰码序列 X、 Υ的相位旋转矩阵。
Figure imgf000010_0001
Ciongi y,n> Ciong,2,y>n 生成向量旋转得到 C ^ ^ <¾。η&2，χ,η、 Clong;1,y,n, Q。ng,2,y,n相位偏移生成向量。
C: 根据步驟 B确定的 <¾。η&1,χ,η、 Clong>2;X,n, C,ong;l!y)„> Q。ng,2,y,n相位偏移生 成向量以及长扰码序列 X、 Y旋转得到相位偏移后的 <¾。η&1,χ,η、
Figure imgf000010_0002
Qong，l,y,n、 Qong,2,y,n房歹1 H直。
D: 根据步骤 C得到的相位偏移后的 <¾。η 1,χ,η、 ClongAx,n. Qong,l,y,n、 Qong,2,y,n 序列值。
Figure imgf000010_0003
E: 根据步骤 D得到的相位偏移后的 η 1,η和 <^。η 2,η序列值生成相位偏 移后的长扰码码字。
上述宽带码分多址系统中的长扰码相位偏移码字生成步驟，给出了一种 快速完成长扰码相位偏移码字生成的方法。
还可以在步驟 Α前判断长扰码码字相位偏移量是否有效， 有效则执行 步骤 A。 由于上行解扰器中， 一般都是从某个时隙的起始处开始进行解扰， 也就是说长扰码码字的相位偏移量为各时隙中码片数的整数倍时有效，该整 数小于等于总的时隙数。
本发明的长扰码相位偏移码字生成装置结构如图 4所示， 长扰码相位偏 移码字生成装置包括 3个输入数据和 7个功能模块，所述输入数据包括： 长扰 码码字相位偏移值、 长扰码序列 X、 长扰码序列 Y; 所述功能模块包括： 长 扰码码字相位偏移值判断模块， （1∞&1 、 （¾。η 2,χ,η相位偏移生成向量存储器 地址生成模块， η¾1,γ,η、 Q。ngAy,n相位偏移生成向量存储器地址生成模块，
Q。ng,l,X,n、 （¾。η 2,χ,η相位偏移生成向量存储器模块， （¾。η&1,γ,η、
Figure imgf000010_0004
移生成向量存储器模块， Clong n 、 Cu^ 列生成模块， 长扰码码字生成模 块。 首先， 将长扰码码字相位偏移值输入到长扰码码字相位偏移值判断模 块， 由长扰码码字相位偏移值判断模块进行长扰码码字相位偏移值的判断， 并输出有效长扰码码字相位偏移值到
Figure imgf000011_0001
Cl0ng)2,X)n相位偏移生成向量存 储器地址生成模块和 < 1()11&1 、 Q。ng,2,y,n相位偏移生成向量存储器地址生成模 块；
所述 η&1,χ,η、 Q。ng,2,x,n相位偏移生成向量存储器模块用于存储对应于各
Figure imgf000011_0002
Clong,2;X)„相位偏移生成向量；
所述^。^,^。、 < ΐ£)η&2，γ^ ΐ位偏移生成向量存储器模块中用于存储对应于 各有效长扰码码字相位偏移值的 (¾。η&1,γ,η、 Q。ng,2，y,n相位偏移生成向量；
Q。ng>i,x,n、 Ciong)2,x,n相位偏移生成向量存储器地址生成模块和 < ΐΜ 1,γ,η、
Figure imgf000011_0003
相位偏移生成向量存储器地址生成模块根据长扰码码字相位偏移值 分别生成 ( 1()11¾1 、 Cl gAx,n相位偏移生成向量存储器和 (^。η¾1,γ,η、 chng ,y n 位偏移生成向量存储器的读地址， 并把这两个读地址分别发送给 Q^ ^ Clong,2)X>n相位偏移生成向量存储器模块和 (¾。η Ι,γ,η、 Q。ng,2，y,n相位偏移生成向量 存储器模块， 然后这两个存储器模块分别读出 Q。ng,lAn、
Figure imgf000011_0004
相位偏移生
Figure imgf000011_0005
生成模块。
Cl0ng)1;I1 、
Figure imgf000011_0006
生成模块根据 <¾。η 1,χ,η、 C1∞g,2，x,n相位偏移生成向量 和 <¾。η&1,¼η、 Q。ng，2,y,n相位偏移生成向量， 以及长扰码序列 X、 长扰码序列 Y 旋转得到相位偏移后的 Cu^ 和^^，^序列值， 将相位偏移后的 (^。η&1,π和 Clcmg,2,n序列值输入到长扰码码字生成模块， 得到相位偏移后的长扰码码字。
以下将对本发明的较佳实施例进行更详细的说明，本发明的长扰码相位 偏移码字生成方法中 , 相位偏移矩阵一" "即前文所述的相位旋转矩阵 XT和 YT的生成方法为：
对于 X序列, 由 X序列的生成多项式可知, 偏移一个相位后得到的序列 的23到 0比特是 X序列的 24到 1比特，序列 的第 24比特为 X序列第 0比特和 第 3比特的模 2相加的结果， 所以相位偏移矩阵 XT的第 24列参数中第 23行为 1 其余行为 0, 第 23列参数中第 22行为 1其余行为 0, 第 1列参数中第 0行为 1 其余行为 0, 第 0列参数中第 24行和 21行为 1其余行为 0;
对于 Y序列， 由 Y序列的生成多项式可知， 偏移一个相位后得到的序列 ^的23到 0比特是 Y序列的 24到 1比特， 序列 的第 24比特为 Y序列第 0比特、 第 1比特、 笫 2比特和第 3比特的模 2相加的结果， 所以相位偏移矩阵 YT的第 24列参数中第 23行为 1其余行为 0， 第 23列参数中第 22行为 1其余行为 0, 第 1列参数中第 0行为 1其余行为 0, 第 0列参数中第 24行、 23行、 22行和 21行 为 1其余行为 0。 所述相位偏移矩阵 XT和 YT参数如下：
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 I 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 Ϊ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 I 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 - 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 " Ό ' 0
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
0 ϋ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 Q Q 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 I 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
本发明的长扰码相位偏移码字生成方法中， <¾。η¾1,χ，η、
Figure imgf000013_0001
量
Figure imgf000013_0002
( ^ 生成向量的生成方法为： 。η 1,χ,η是长扰码序列 X没有进 行 相 位 偏 时 的 第 0 比 特 ， 所 以 <^。η&1,χ,η 生 成 向 量 为 时的长扰码序列 X的第 4, 7, 18比特模 2相加得到， 所以 Q。ng,2，x，n生成向量为 [0,0,0,0,0,0, 1 ,0,0,0,0,0,0,0,0,0,0, 1 ,0,0, 1 ,0，0,0,0]τ , 1∞1&1，^是长 4尤码序列 Υ没有 进行相位偏时的第 0比特， 所以 (^。η¾1,γ,η生成向量为 [0,0，0,0,0,0,0,0,0,0, 0,0,0,0,0,0,0,0,0,0,0,0,0,0, 1 f , clong,2,y,n^.由没有进行 4目位偏时的长尤码序列 Y 的第 4 , 6 , 17比特模 2相加得到 ， 所以（¾。η 2,γ,η生成向量为 [0,0,0,0,0,0,0, 1 ,0,0,0,0,0,0,0,0,0, ο,ι,ο,ι ,ο,ο,ο,ο]τ。
如图 1所示为 3GPP TS 25.213协议中的长扰码相位偏移码字生成方法的 流程图。 由于 3GPP TS 25.213协议中的加法运算都是模 2相加的加法， 所以 以下运算中涉及到的加法都是模 2相加的。由长扰码码字相位偏移量 n分别计 算 XT和 ΥΤ矩阵的 η次幂， 然后将 (¾。η¾1,χ，η、 Q。ngAx,n的生成向量作为列向量右 乘 XT的 n次幕得到偏移 n个相位后的 Cl。ng l xn、 Q。ng,2,x,n的相位偏移生成向量。 同理， 将 C1∞g;1，y，n、 Clc)ng,2,y，n的生成向量作为列向量右乘 YT的 n次幂得到偏移 n 个相位后的 (^^^、 （ ^^，^的相位偏移生成向量。
将长扰码序列 X作为行向量分别左乘偏移 n个相位后的 Q。n&1 An、 Clong,2jX,n 的相位偏移生成列向量，分别得到偏移 n个相位后
Figure imgf000014_0001
(：^^，^序列值。 然后将长扰码序列丫作为行向量分别左乘偏移！！个相位后的。^^,^、 Clon&2,y,n 的相位偏移生成列向量，分別得到偏移 n个相位后的 η¾1,γ,η、 <¾。η&2,γ,η序列值。 这样由偏移 η个相位后的 <31()11&1 、 （¾。η&2，χ,η、 Qong,i,y,n (^。^，^序列值计算得 到
Figure imgf000014_0002
和 (¾。η¾2,η序列值， 即相位偏移后的 <¾。η 1,χ,η 序列值和相位偏移后的 ( ^^，^序列值模 2加得到相位偏移后的 ¾。η&1,η序列 值， 相位偏移后的 (^。η&2,χ,η序列值和相位偏移后的 < 1∞]&2，^序列值模 2加得到 相位偏移后的 (^。^ 序列值； 进而可以得到偏移 n个相位后的长扰码码字。
这里也可以采用另一种做法来得到相位偏移后的 (¾。η&1,η及 Q。ng,2,n序列 值。 如图 3所示： 将长扰码序列 X与
Figure imgf000014_0003
后的结果逐比特模 2相加， 得到偏移 η个相位后的 <^。η&1,χ,η序列值； 将长扰码 序列 X与
Figure imgf000014_0004
的结果逐比特模 2相加， 得到偏移 n个相位后的
Figure imgf000014_0005
将长扰码序列 γ与 η 1，γ,η相位偏移生 成向量进行向量相乘后的结果逐比特模 2相加， 得到偏移 η个相位后的
Figure imgf000014_0006
列值； 将长扰码序列 Y与 Q。ng,2,y,n相位偏移生成向量进行向量相乘 后的结果逐比特模 2相加， 得到偏移 n个相位后的
Figure imgf000014_0007
然后由相 位偏移后的 Q。ng,lAn序列值和相位偏移后的 <^。η 1,γ,η序列值模 2加得到相位偏 移后的 (:1∞&1,η序列值， 相位偏移后
Figure imgf000014_0008
序列值模 2加得到相位偏移后的 (¾。η&2,η序列值。
在宽带码分多址系统中， 每个无线帧包含 38400个码片数据， 分为 15个 时隙， 每个时隙包含 2560个码片数据。 在上行解扰器中， 一般都是从 15个时 隙中的某个时隙的起始处开始进行解扰，也就是说长扰码码字的相位偏移量 一般为 2560xm ( m - 0, 1 , 2, …， 13, 14 ) 。
为了筒化设计， 减少矩阵之间的乘法而造成的资源消耗， 使用本发明所 述的方法预先计算得到相位偏移量为 2560xm ( m = 0, 1 , 2, ··.， 13, 14 ) 的
Figure imgf000015_0001
Q。ng,2,y,n相位偏移生成列 向量共 60个列向量， 将与序列 X有关的生成相量存储在一个存储器中，.将与 序列 Y有关的生成相量存储在另一个存储器中， 由于每个存储器只是存储 30 个 25比特的列向量， 所以每个储存器的容量很小。 将与序列 X有关的每个相 位偏移生成向量在存储器中的读地址与长扰码码字相位偏移值之间的对应 关系存放在 (^。η¾1,χ,η、 Q。ng,2,x,n相位偏移生成向量存储器地址生成模块中； 将 与序列 Y有关的每个相位偏移生成向量在存储器中的读地址与长扰码码字 相位偏移值之间的对应关系存放在 (31∞&1 、 Ci0„g,2,y;n相位偏移生成向量存储 器地址生成模块中。
当长扰码相位偏移码字生成装置需要产生相位偏移的长扰码码字时， 只 需要根据相位偏移量的值来产生这两个存储器的读地址，得到与相位偏移量 对应
Figure imgf000015_0002
ClongAX)n, Clong)1,y,nv (¾。η&2,γ，η相位偏移生成列相量， 将长扰码 序列 X、 Υ分别与 <^。η 1，χ,η、 Clong>2,X5n, Clong)1;y,n, <¾。η&2,γ,η 位偏移生成相量相 乘得到相位偏移后的 (¾。η 1,η和 (！^，^序列值，进而可以得到相位偏移后的长 扰码码字。这样只利用了两块小容量存储器和一次简单的矩阵乘法就完成了 长扰码相位偏移码字的生成， 节省了硬件资源。
如图 4所示为本发明的长扰码相位偏移码字生成装置实施例的结构框 图。 所述长扰码相位偏移码字生成装置首先判断长扰码码字相位偏移量的 值， 如果长扰码相位偏移量的值为 2560xm ( m = 0, 1 , 2, ... , 13, 14 ) , 则作为有效偏移量值输送给 η 1,χ,η、 Cl0ngi2An相位偏移生成向量存储器地址 生成模块和 <31()η&1,γ,η、 Q。ng,2,y,n相位偏移生成向量存储器地址生成模块, 生成
Figure imgf000015_0003
Ci。n&2,x,n相位偏移生成向量和 (¾。η&ΐ η、 Q。ng,2，y,n相位偏移生成向量， 并输入 到 、 （^。 序列生成模块。
Cl0ng)l,n 、 η 2,η序列生成模块根据 (¾。η 1,χ，η、 。η&2,χ，η相位偏移生成向量 和 ClMlg y,n、 ClOTg,2,y,n相位偏移生成向量以及长扰码序列 X、 长扰码序列 Y计 算得到相位偏移后的 (¾。η&1,η和 (^。^ 序列值，计算方法如前文所述， 不再赘 述；
Figure imgf000015_0004
和 η¾2,η序列值输入到长扰码码字生成模块，得 到相位偏移后的长扰码码字。
如果长扰码相位偏移量的值不在 2560xn (n-0, 1, 2, 13, 14)这 15值内，则认为是无效相位偏移值。 由于矩阵中的元素只有 1或 0两种值， X、 Y序列元素也只有 1或 0两种值， 乘法用逻辑与、 模 2加法用逻辑异或在硬件 电路中都很容易实现。
下面根据图 4, 举实例说明本发明装置的工作方式。 例如， Gold扰码号 为 32 , 即 =[1,0, 0,0,0,0，0，0,0，0，0，0，0,0,0，0,0,0, 0,1,0, 0,0,0,0] , γ=[ΐ, ι,υ,ι,ι,ι, ι,ι,ι,ι, 1,1,U,1,U,1, U,U，U], 长扰码相位偏移量为 2560, 则长扰码相位偏移值判断模块将这个偏移值作为有效偏移值输送给 clong> x,n> ClQag^n相位偏移生成向量存储器地址生成模块和 ( 1∞ 1 、 clong;2>y;n 相位偏移生成向量存储器地址生成模块生成 (¾。η&1，χ,η、
Figure imgf000016_0001
相位偏移生成 向量存储器和 。^,^、 ctong，2,y，n相位偏移生成向量存储器的读地址， 然后根 据这两个读地址分别读出相位偏移量为 2560的 Q。ng， ，n、 Q。ng,2,x,n、 Clong(1)y,n, 。η& ,η相位偏移生成向量；
Figure imgf000016_0002
Ciong>2>X!n相位偏移生成向量和 (¾。η 1 η、 Clong,2,y,n相位偏移生成向量以及长 4无 码序列 X、长扰码序列 Y计算得到相位偏移后的 (¾。η 1,η(2560)和 η 2,η(2560) 序列值。
对 于 本 例 ， （¾。η&1,χ,η 相 位 偏 移 生 成 向 量 为
[1，1,0,1，1,1,0，0，0，0,0，1,1,1，0，0，1,1，0,1Α1,0,0,0]Τ， <¾。η&2，χ，η相位偏移生成向量为 [1,0,0,1,0，0,1，1，1,1,0,1,1,1,1,1,0，0,0,0,1，0,0,0,0]τ,
[0,0,0,0,0,0,1,1,0,0,1,1,1,0,0,14,1,0,0,1,0,1,1, f,
Figure imgf000016_0003
[0，1,1，0,1,0,1,1,1,1,1,1，1，1,1,0，0,0，0,1,0，0,0，0，1]τ, 长扰码序列 X与 (¾。η&ΐΛη相位 偏移生成向量相乘得到 (¾∞&1,^为0, 长扰码序列 X与 (^。η&2,χ,η相位偏移生成向 量相乘得到 (1∞1&2 为 1， 长扰码序列 Y与 Ci。n&1，y,n相位偏移生成向量相乘得到 (^。 1, ]1为 1 ,长扰码序列 Y与 Q。ng,2，y l位偏移生成向量相乘得到 (¾。η&2，γ,η为 0, Clongjljn(2560) 为 η&1,χ，η与
Figure imgf000016_0004
与 η&2,γ,η模 2相加结果为 1，由长扰码生成公式可得到 0^^(2560)等于 1 +jlo 通过采用本发明上述的方法和装置， 与现有技术相比，本发明只使用了 个列向量就完成了长扰码相位偏移码字的生成， 与寄存器移位和矩阵旋转 长扰码序列相位这两种方法相比，使用的数据量大大减少， 而且可以快速得 到相位偏移后的长扰码码字， 系统设计也相对简单， 易于实现。 ' · 例如在长扰码相位的偏移量为 2560, 如果使用寄存器移位的方法则需 要 2560次移位才能完成长扰码序列的相位偏移， 进而才能得到计算相位偏 移码字的 (¾。η&1,η和 。^^序列， 硬件资源消耗量很大， 而且系统处理延时 很大； 使用矩阵旋转长扰码序列的方法， 需要两个长扰码序列旋转矩阵， 每 个矩阵的数据量为 25行 25列， 两个长扰码序列旋转矩阵共需要 1250个数 据点， 进而才能得到计算相位偏移码字的
Figure imgf000017_0001
和 ClMlg,2，n序列， 需要的数 据量很大， 而且乘法运算的计算量很大。
而采用本发明所述的方法和装置，.只需要 4个 25比特的列向量就可以 完成相位偏移码字的生成 夺预先计算得到的相位偏移量为 2560的 (¾。η¾1,χ,η、
C!ong)2)X)n相位偏移生成向量以及
Figure imgf000017_0002
Clong,2,y,n相位偏移生成向量存储在 存储器中， 生成相位偏移的长扰码码字时， 只需要从存储器中读出（¾。η&1,χ,η、
Clong)2)X;n相位偏移生成向量以及
Figure imgf000017_0003
Cl0ng,2)y,n相位偏移生成向量， 用长 扰码序列 X、 Y作为行向量与 η¾1,χ,η、 η 2，χ,η相位偏移生成向量和 Q。n&1,y,n、 ClongAy,n相位偏移生成向量作一次旋转， 就可以得到计算相位偏移码字的 Clong)1,n 和 C^,^序列， 进而可以快速得到相位偏移为 2560的长扰码码字。 这样本发明系统设计的复杂性大大降低了 , 也节省大量的硬件资源。
应当理解的是， 上述针对具体实施例的描述较为详细， 但不能因此而理 解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要 求为准。
工业实用性 本发明的长扰码相位偏移码字生成的方法和装置克月良了长扰码相位偏 移码字生成方法资源消耗量较大， 系统设计复杂的缺点。 由于只使用了 4个 列向量就完成了长扰码相位偏移码字的生成，与寄存器移位和矩阵旋转长扰 码序列相位这两种方法相比， 使用的数据量大大减少 而且可以快速得到相 位偏移后的长扰码码字， 系统设计也相对简单， 易于实现。

Claims

权 利 要 求 书
1、 一种长扰码相位偏移码字生成的方法，其特征在于， 包括以下步骤： A: 由长扰码码字相位偏移量确定长扰码序列 X、 Y的相位旋转矩阵 XT、
YT;
B: 根据所述相位旋转矩阵及 (¾。η&1,χ,η、 Ciong;2)X)n, clongjl)y,n, η&2,γ，η生成 向量旋转得到
Figure imgf000018_0001
Q。ng,2,x,n、 Clong)1;yjn, Q。ng,2,y,n相位偏移生成向量；
c: 根据所述 η 1,χ,η、 clong)2(X(n, clong>1,y,n, η¾2,γ,η相位偏移生成向量以 及长扰码序列 X、 Υ旋转得到相位偏移后的 (¾。η&1,χ,η、 Clong;2(X>n, CIong;1)yjn, Clongj2)y>n 序列值；
D: 根据所述相位偏移后的 ( ^。、
Figure imgf000018_0002
列值 生成相位偏移后的 (^。η&1,η和 (^。^ 序列值；
Ε: 根据所述相位偏移后的 (^。^，。和 。^^序列值生成相位偏移后的长 扰码码字；
其中， Q。ng， ,n是长扰码序列 X的第 0比特， <^。η&2,χ,η是由长扰码序列 X 的第 4, 7, 18比特模 2相加得到； 是长扰码序列 Υ的第 0比特， C1∞g,2,y,n是由长扰码序列 Y的第 4 , 6, 17比特模 2相加得到， n为长扰码码 字相位偏移量。
2、 如权利要求 1所述的方法， 其特征在于， 长扰码码字相位偏移量为 n; 所述步骤 B具体为：
由长！尤码码字相位偏移量 n分别计算 XT和 YT矩阵的 n次幂， 然后将 Clong)1)Xjn, 。η 2,χ,η生成向量作为列向量右乘 XT的 n次幂得到相位偏移后的
Figure imgf000018_0003
生成向量作为列 向量右乘 YT的 n次幂得到相位偏移后的
Figure imgf000018_0004
(：1∞1¾2 相位偏移生成向
3、 如权利要求 1所述的方法， 其特征在于， 所述步骤 C具体为： 将长扰码序列 X作为行向量左乘相位偏移后的
Figure imgf000018_0005
相位偏 移生成列向量， 得到相位偏移后的 (¾。η&1,χ,η、 Q。ng,2,x,n序列值; .将长扰码序列 γ作为行向量左乘相位偏移后的 。η 1，γ,η、 。η&2,γ,η相位偏移生成列向量， 得 到相位偏移后的 (¾。η&1^,η、 01∞1&2 序列值。
4、 如权利要求 1所述的方法， 其特征在于， 所述步骤 C具体为： 将长 ύ码序列 X与 Cu^ 位偏移生成向量进行向量相乘后的结果逐 比特模 2相加,得到相位偏移后的
Figure imgf000019_0001
相位偏移生成向量进行向量相乘后的结果逐比特模 2相加，得到相位偏移后 的（¾。η&2,χ,η序列值； 将长扰码序列 Υ与 Q j 相位偏移生成向量进行向量 相乘后的结果逐比特模 2相加， 得到相位偏移后的（：^ 序列值； 将长扰 码序列丫与 。η&2,γ,η相位偏移生成向量进行向量相乘后的结果逐比特模 2相 加， 得到相位偏移后的 (^。^，^序列值。 .
.
5、 如权利要求 1所述的方法， 其特征在于， 所述步骤 D具体为： 相位偏移后的。^ ^序列值和相位偏移后的 <^。η 1,γ,η序列值模 2加得 到相位偏移后的 Clc)ng，1>n序列值；相位偏移后的 C^ ^序列值和相位偏移后 的 < 1∞1 2 序列值模 2加得到相位偏移后的 (^。^ 序列值。
6、 一种长扰码相位偏移码字生成的装置， 其特征在于， 包括：
Clong!l,x,n- Clong,2,x,n相位偏移生成向量生成模块， 1οη&1,γ,η、 Clong,2iy,n相位 偏移生成向量生成模块，
Figure imgf000019_0002
、（ 序列生成模块， 长扰码码字生成模 块；
所述 (¾。η&1,χ，η、 clong;2)X)n相位偏移生成向量生成模块用于根据长扰码码字 偏移值生成相应的 η 1,χ,η、 Q。ng,2,x,n相位偏移生成向量；
所述 1∞&1,^、 ClongAy;n相位偏移生成向量生成模块用于根据长扰码码字 偏移值生成相应的 Q。ng,2,y,n相位偏移生成向量；
所述 η&1,η 、 Q。ng,2,n序列生成模块用于根据所述 (31∞&1 、 （1∞1&2 相位 偏移生成向量和 <¾。η&1,γ,η、 （¾。η&2,γ,η相位偏移生成向量以及长扰码序列 X、 长 扰码序列 Υ旋转得到相位偏移后的 (¾。η&1,η和 Q。ng,2，n序列值， 并将相位偏移后 的 ^ 。和 Q。ng,2,n序列输入到长扰码码字生成模块；
所述长扰码码字生成模块用于根据所述
Figure imgf000019_0003
得到相位 偏移后的长扰码码字； 其中，
Figure imgf000020_0001
是长扰码序列 X的第 0比特， 。η&2,χ，η是长扰码序列 X 的第 4 , 7， 18比特模 2相加的结果； （ 1()11&1 是长扰码序列 Υ的第 0比特'
Figure imgf000020_0002
是由长扰码序列 Υ的第 4 , 6 , 17比特模 2相加的结果。
7、 如权利要求 6所述的装置， 其特征在于： 所述 。η&1,χ,η、 （^。^，^相 位偏移生成向量生成模块包括
Figure imgf000020_0003
Clong)2)X,n相位偏移生成向量存储器模 块和 <¾。η¾1,χ,η、 （¾。η&2,χ,η相位偏移生成向量存储器地址生成模块； 所述
Cl。n& 1，y,n、 Clong)25y,n相位偏移生成向量生成模块包括 。^,^、 Clong)2>y)n相位偏 移生成向量存储器模块和 η 1,γ,η、 Clong Y,n相位偏移生成向量存储器地址生 成模块；
所述 η¾1,χ,η、 Q。ng,2,x，n相位偏移生成向量存储器地址生成模块用于根据
Figure imgf000020_0004
Clong;2jX,n相位偏移生成向量存储器的读 地址，并将该读地址输入给 ( 1∞1&1, 、 Clon&2,x)n相位偏移生成向量存储器模块； 所述^。„&1 、 Clongj2,x,n相位偏移生成向量存储器模块用于存储对应于各 有
Figure imgf000020_0005
相位偏移生成向量； 并根据 所鹼入的读地址读出 (¾。η 1,χ,η、 （¾。η&2,χ,η相位偏移生成向量并输入到 。η&1,η 、 。^ 序列生成模块；
所述 Q。ng,l,y，n、 Clongj2;y>n相位偏移生成向量存储器地址生成模块用于根据 长尤码码字相位偏移值生成
Figure imgf000020_0006
( 1∞&2，¼11相位偏移生成向量存储器的读 地址；并将该读地址输入给 ( 1∞¾1 、 <：1∞&2,¼11相位偏移生成向量存储器模块；
Figure imgf000020_0007
Q。ng,2,y,n相位偏移生成向量存储器模块中用于存储对应于 各有效长扰码码字相位偏移值的 。^，^、 （31∞&2 相位偏移生成向量； 并根 据所输入的读地址读出
Figure imgf000020_0008
< 1(¾1¾2 相位偏移生成向量， 并输入到
C]ong,l,n 、 Q。ng,2,r^列生成模块。
8、 如权利要求 7所述的装置， 其特征在于， 还包括： 长扰码码字相位 偏移值判断模块，用于判断长扰码码字相位偏移值是否有效，将有效的长扰 码码字偏移值输出给
Figure imgf000020_0009
Q。ng，2,x,n相位偏移生成向量存储器地址生成模 块和 η&1,γ,η、 Q。ng,2,y,n相位偏移生成向量存储器地址生成模块。
9、 如权利要求 6所述的装置， 其特征在于， 所述
Figure imgf000020_0010
、 Q。ng，2,n序列 生成模块将长扰码序列 X作为行向量左乘相位偏移后的 （¾。η&1,χ,η、 Clong;2iX>n 目位偏秽生成列向重， 得到相位偏移后的（^。^^、 (^。^，^序列值； 将长扰 码序列 Y作为行向量左乘相位偏移后的 (^^, ^ 相位偏移生成列向 量，得到相位偏移后的 (¾。η 1,γ,η、（ 1∞&2,^序列值；并将相位偏移后的
Figure imgf000021_0001
序列值和相位偏移后的 (¾。 1 序列值模 2加得到相位偏移后的 序列 值； 将相位偏移后的
Figure imgf000021_0002
2加 得到相位偏移后的 (^^， 序列值。
10、 如权利要求 6所述的装置， 其特征在于， 所述 (¾。η&1,η 、 （^。^ 序 列生成模块将长扰码序列 X与 Cto^i^相位偏移生成向量进行向量相乘后的 结果逐比特模 2相加， 得到相位偏移后的 Q。n&1,x,n序列值； 将长扰码序列 X 与 C^ ^相位偏移生成向量进行向量相乘后的结果逐比特模 2相加， 得到 相位偏移后的 η&2,χ,η序列值； 将长扰码序列 Υ与 (^。^^相位偏移生成向 量进行向量相乘后的结果逐比特模 2相加， 得到相位偏移后的（^。„¾1 序列 值；将长扰码序列 Υ与 Q。ng,2,y，n相位偏移生成向量进行向量相乘后的结果逐 比特模 2相加，得到相位偏移后的 Q。ng y,n序列值；并将相位偏移后的 < 1£)11 1¾11 序列值和相位偏移后的
Figure imgf000021_0003
序列 值； 将相位偏移后的€1∞§,2,^序列值和相位偏移后的 2,γ，η序列值模 2加 得到相位偏移后的 Clc)ng,2，n序列值。
PCT/CN2007/000534 2006-06-27 2007-02-14 Procédé et appareil de génération de symboles de codes de déphasage pour code d'embrouillage long WO2008003199A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2006100904478A CN101098162B (zh) 2006-06-27 2006-06-27 一种长扰码相位偏移码字生成的方法和装置
CN200610090447.8 2006-06-27

Publications (1)

Publication Number Publication Date
WO2008003199A1 true WO2008003199A1 (fr) 2008-01-10

Family

ID=38894176

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2007/000534 WO2008003199A1 (fr) 2006-06-27 2007-02-14 Procédé et appareil de génération de symboles de codes de déphasage pour code d'embrouillage long

Country Status (2)

Country Link
CN (1) CN101098162B (zh)
WO (1) WO2008003199A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997570B (zh) * 2009-08-12 2014-04-30 中兴通讯股份有限公司 生成扰码的方法及装置
CN102238575B (zh) * 2010-04-30 2016-01-20 中兴通讯股份有限公司 一种建立上行无线链路的方法和系统
CN102405602B (zh) * 2011-07-18 2014-04-02 华为技术有限公司 用于生成伪随机序列数据的数据序列的生成方法及设备
CN103378917B (zh) * 2012-04-17 2016-01-20 中兴通讯股份有限公司 扰码的生成方法、装置和扰码的处理装置
CN102891726B (zh) * 2012-09-10 2015-04-08 华为技术有限公司 一种产生Gold序列的方法及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1559109A (zh) * 2001-08-22 2004-12-29 尤比尼蒂克斯有限公司 产生掩码的设备和方法
CN1787415A (zh) * 2004-12-08 2006-06-14 中兴通讯股份有限公司 实现伪随机码相位偏移的装置及其生成伪随机码的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1642038A (zh) * 2003-07-11 2005-07-20 港湾网络有限公司 光同步数字传输系统并行帧同步加解扰码器的实现方法
CN1254132C (zh) * 2003-11-13 2006-04-26 西安交通大学 基于扰码的cdma—blast空时编码发射与接收方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1559109A (zh) * 2001-08-22 2004-12-29 尤比尼蒂克斯有限公司 产生掩码的设备和方法
CN1787415A (zh) * 2004-12-08 2006-06-14 中兴通讯股份有限公司 实现伪随机码相位偏移的装置及其生成伪随机码的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Spreading and modulation (FDD) (Release 4)", ARIB ATD-T63-25.213 V4.3.0, 30 June 2002 (2002-06-30) *

Also Published As

Publication number Publication date
CN101098162A (zh) 2008-01-02
CN101098162B (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
RU2505932C2 (ru) Скремблирующее и дескремблирующее устройство для параллельной кадровой синхронизации
US6009135A (en) Method and apparatus for generating a stream cipher
US7212631B2 (en) Apparatus and method for performing KASUMI ciphering
JPH08503569A (ja) 選択可能なタップを備えたフィードバック・レジスタを有する暗号化装置およびその方法
US7415112B2 (en) Parallel scrambler/descrambler
JP3536909B2 (ja) 交換装置とスクランブル方法
WO2008003199A1 (fr) Procédé et appareil de génération de symboles de codes de déphasage pour code d&#39;embrouillage long
JPH0261827B2 (zh)
WO2002093809A2 (en) A method and apparatus for improved pseudo-random number generation
WO2005073842A1 (ja) 擬似乱数生成装置および擬似乱数生成プログラム
US20060242216A1 (en) Method and an electrical device for efficient generation of multi-rate pseudo random noise (pn) sequence
KR100959730B1 (ko) 수신 장치, 디스크램블러, 및 스크램블러
WO2013155785A1 (zh) 扰码的生成方法、装置和扰码的处理装置
JP2003506750A (ja) メッセージ認証コードを発生するための方法および装置
EP1624607A1 (en) Des algorithm-based encryption method
JP3358953B2 (ja) 擬似ランダムビット列生成器及びそれを使用する暗号通信方法
WO2011017977A1 (zh) 生成扰码的方法及装置
KR100756435B1 (ko) 키스트림 생성방법 및 장치
JP3240842B2 (ja) 無線機のデジタル処理回路
JP2000354032A (ja) 様々な長さおよび位置の挿入を行った疑似雑音系列
JP2003046410A (ja) デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末
US20050105730A1 (en) Descrambler for descrambling scrambled data
Lakshmi et al. Design and implementation of FPGA based dual key encryption
Lee Highly reliable synchronous stream cipher system for link encryption
JP2000341261A (ja) 同期確立方法、同期確立装置および通信システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07710955

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07710955

Country of ref document: EP

Kind code of ref document: A1