JP2000341261A - 同期確立方法、同期確立装置および通信システム - Google Patents

Abstract

(57)【要約】 【課題】 相関器の回路規模を低減し、高いフレーム使
用効率を実現し、しかも遅延波の影響をなくすことがで
きる同期確立を実現すること。 【解決手段】 周期が「１５」のＭ系列であるＰＮ符号
Ｍ１５ａ，Ｍ１５ｂの基本系列長に対する繰返し数が１
を超える値であり、かつ異なる繰返し数を有する複数の
同期語ＵＷ１，ＵＷ２をフレーム１中に一定の規則で挿
入して送信し、送信されたフレーム１を受信し、受信し
たフレーム１中に挿入された複数の同期語ＵＷ１，ＵＷ
２と、ＰＮ符号Ｍ１５ａ，Ｍ１５ｂとの相関値を用いて
同期を確立する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、自動車電話等の
通信システムに関し、特に同期確立のための回路規模を
低減し、フレーム使用効率を向上し、さらに遅延波の影
響をなくすことができる同期確立方法、同期確立装置お
よび通信システムに関するものである。

【０００２】

【従来の技術】近年、携帯型の移動通信端末等の普及を
はじめとして、移動通信技術は脚光を浴びているが、こ
のディジタル移動通信システムでは、フレームあるいは
バーストと呼ばれるデータ単位を用いて通信が行われ
る。このディジタル移動通信システムでは、端末等の移
動によって電波の伝播環境が時々刻々と変化して、複数
のパスが受信端末に到来し、フェージングが生じる。特
に遅延波が存在する場合には、フェージング対策とし
て、受信機の復調時に等化器を用いる必要がある。

【０００３】たとえば、欧州ディジタル自動車電話方式
（ＧＳＭ）では、適応等化器を必須の付加装置とし、符
号間干渉の低減を図っている。そして、適応等化器を用
いる際における電波の伝播環境を知るために、既知系列
を用いたトレーニング系列としての同期語をフレーム中
に挿入し、誤差推定を行うようにしている。なお、以
下、トレーニング系列と同期語とを同一の概念として説
明する。

【０００４】たとえば、図８は、上述したＧＳＭで用い
られるフレーム構成を示す図である。図８において、Ｇ
ＳＭのフレーム１００は、データ間に６４ビットの同期
語ＵＷ１０１と２６ビットの同期語ＵＷ１０２とを挿入
している。同期語ＵＷ１０１はランダム系列１０１によ
って構成される。ランダム系列１０１は、系列内部に特
定の系列が繰り返し入っていない系列である。また、同
期語ＵＷ１０２は、１６ビットの基本系列ＳＥ１６とこ
の基本系列ＳＥ１６の両端にそれぞれ付加された５ビッ
トの繰返し系列とを有している。この場合、同期語ＵＷ
１０２のビット長は２６ビットであり、基本系列ＳＥ１
６のビット長が１６ビットであることから、この同期語
ＵＷ１０２は、基本系列ＳＥ１６を２６ビット／１６ビ
ット≒１．６２５回、繰り返していることになる。

【０００５】ところで、上述したフレーム内に挿入され
た同期語を用いて受信同期を行う場合、通常、相関器が
用いられる。相関器は、受信側に予め設けられた同期語
の既知系列と、同期語の既知系列を含む受信したフレー
ムのデータとの排他的論理和を順次演算し、その演算結
果が最も大きい、すなわち相関値が最も大きいときのタ
イミングを同期時点として、その後の同期制御に用いら
れることになる。

【０００６】図９（ａ）は、ランダム系列１０１に対す
る相関出力の一例を示し、図９（ｂ）は、基本系列１０
２に対する相関出力の一例を示している。図９（ａ）に
おいて、ランダム系列１０１の系列長は、６４ビットで
あり、同期語ＵＷ１０２の２６ビットに比べて系列長が
長いため、大きな相関出力を得ることができる。

【０００７】一方、図９（ｂ）において、同期語ＵＷ１
０２には、繰返し系列が付加され、遅延波が存在すると
きには、付加した繰返し分に相当するサイドローブが出
現し、このサイドローブを用いることによって遅延波を
キャンセルすることができる。ところで、大きな相関出
力を得るためには、系列長を長くとる必要があり、たと
えば６４ビットのランダム系列（基本系列）１０１に対
しては、相関器の参照系列長を６４ビット長とする必要
があり、相関器の回路規模が大きくなる。

【０００８】一方、特開平１０−７０５２６号公報に
は、図１０に示すように、フレーム中に周期が「３１」
のＰＮ（擬似ランダム雑音）符号を３回繰り返した同期
語ＵＷを挿入してフレーム同期を確立する技術が記載さ
れている。同期語ＵＷは、ＰＮ符号ＰＮ３１を基本系列
しているため、基本系列に対する相関値のピークが３回
到来し、これによって同期検出性能は向上する。

【０００９】

【発明が解決しようとする課題】しかしながら、ＧＳＭ
では、１フレーム中に異なる同期語ＵＷ１０１，ＵＷ１
０２を挿入して同期をとるようにしているが、同期語Ｕ
Ｗ１０１の基本系列長が６４ビットという長い系列長で
あるために、大きな相関値を得ることができるものの、
相関器の回路規模が大きくなるという問題点があった。

【００１０】一方、図１０に示した従来のフレーム同期
方法では、同期語ＵＷが９３ビットと長いが、基本系列
長は３１ビットであるため、相関器の回路規模が小さく
することができる。しかし、１フレーム中に９３ビット
の同期語ＵＷを挿入すると、１フレーム中におけるデー
タの割合を示すフレーム使用効率が低下し、通信効率が
低下するとともに、同期語ＵＷが基本系列のみで、基本
系列の繰返し数が整数となっているため、遅延波の影響
を吸収することができないという問題点があった。

【００１１】この発明は上記に鑑みてなされたもので、
相関器の回路規模を低減し、高いフレーム使用効率を実
現し、しかも遅延波の影響をなくすことができる同期確
立方法、同期確立装置および通信システムを得ることを
目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる同期確立方法は、複数ビットから
なる既知パターンの同期語を一定の規則でフレーム中に
挿入し、該挿入された同期語を用いて同期を確立する同
期確立方法において、基本系列の基本系列長に対する繰
返し数が１を超える値であり、かつ異なる繰返し数を有
する複数の同期語を前記フレーム中に前記一定の規則で
挿入して送信する送信工程と、前記送信工程によって送
信されたフレームを受信し、該受信したフレーム中に前
記一定の規則で挿入された前記複数の同期語を用いて同
期を確立する受信工程と、を含むことを特徴とする。

【００１３】この発明によれば、まず、送信工程によっ
て、基本系列の基本系列長に対する繰返し数が１を超え
る値であり、かつ異なる繰返し数を有する複数の同期語
をフレーム中に一定の規則で挿入して送信し、その後、
受信工程によって、前記送信工程によって送信されたフ
レームを受信し、該受信したフレーム中に前記一定の規
則で挿入された前記複数の同期語を用いて同期を確立す
るようにしている。

【００１４】つぎの発明にかかる同期確立方法は、複数
ビットからなる既知パターンの同期語を一定の規則でフ
レーム中に挿入し、該挿入された同期語を用いて同期を
確立する同期確立方法において、基本系列の基本系列長
に対する繰返し数が１以上の異なる値であり、かつ、そ
れぞれ異なる基本系列を用いた複数の同期語を前記フレ
ームに前記一定の規則で挿入して送信する送信工程と、
前記送信工程によって送信されたフレームを受信し、該
受信したフレーム中に前記一定の規則で挿入された前記
複数の同期語を用いて同期を確立する受信工程と、を含
むことを特徴とする。

【００１５】この発明によれば、まず、送信工程によっ
て、基本系列の基本系列長に対する繰返し数が１以上の
異なる値であり、かつ、それぞれ異なる基本系列を用い
た複数の同期語をフレームに一定の規則で挿入して送信
し、その後、受信工程によって、前記送信工程によって
送信されたフレームを受信し、該受信したフレーム中に
前記一定の規則で挿入された前記複数の同期語を用いて
同期を確立するようにしている。

【００１６】つぎの発明にかかる同期確立方法は、上記
の発明において、前記複数の同期語の基本系列長は同じ
であることを特徴とする。

【００１７】この発明によれば、基本系列の基本系列長
を同じとした複数の同期語をフレーム内に挿入し、この
挿入した複数の同期語を用いて同期確立を行うようにし
ている。

【００１８】つぎの発明にかかる同期確立方法は、上記
の発明において、前記基本系列は、Ｍ系列であることを
特徴とする。

【００１９】この発明によれば、高い自己相関特性をも
つＭ系列を基本系列とする複数の同期語をフレーム内に
挿入し、この挿入した複数の同期語を用いて同期確立を
行うようにしている。

【００２０】つぎの発明にかかる同期確立装置は、複数
ビットからなる既知パターンの同期語を一定の規則でフ
レーム中に挿入して送信し、該挿入された同期語を用い
て受信側装置に対して同期を確立させる同期確立装置に
おいて、基本系列の基本系列長に対する繰返し数が１を
超える値であり、かつ異なる繰返し数を有する複数の同
期語を前記フレーム中に前記一定の規則で挿入して送信
する送信手段を備えたことを特徴とする。

【００２１】この発明によれば、送信手段が、基本系列
の基本系列長に対する繰返し数が１を超える値であり、
かつ異なる繰返し数を有する複数の同期語をフレーム中
に一定の規則で挿入して送信するようにしている。

【００２２】つぎの発明にかかる同期確立装置は、複数
ビットからなる既知パターンの同期語を一定の規則でフ
レーム中に挿入して送信し、該挿入された同期語を用い
て受信側装置に対して同期を確立させる同期確立装置に
おいて、基本系列の基本系列長に対する繰返し数が１以
上の異なる値であり、かつ、それぞれ異なる基本系列を
用いた複数の同期語を前記フレームに前記一定の規則で
挿入して送信する送信手段を備えたことを特徴とする。

【００２３】この発明によれば、送信手段が、基本系列
の基本系列長に対する繰返し数が１以上の異なる値であ
り、かつ、それぞれ異なる基本系列を用いた複数の同期
語を前記フレームに前記一定の規則で挿入して送信する
ようにしている。

【００２４】つぎの発明にかかる同期確立装置は、複数
ビットからなる既知パターンの同期語が一定の規則でフ
レーム中に挿入された信号を受信し、該受信信号のフレ
ーム内に挿入された同期語を用いて受信信号に対する同
期を確立する同期確立装置において、基本系列の基本系
列長に対する繰返し数が１を超える値であり、かつ異な
る繰返し数を有する前記フレーム内の複数の同期語と前
記基本系列との相関をとる相関手段と、前記相関手段の
結果をもとに前記受信信号との同期を確立させる制御を
行う同期制御手段と、を備えたことを特徴とする。

【００２５】この発明によれば、相関手段が、基本系列
の基本系列長に対する繰返し数が１を超える値であり、
かつ異なる繰返し数を有するフレーム内の複数の同期語
と前記基本系列との相関をとり、同期制御手段が、前記
相関手段の結果をもとに前記受信信号との同期を確立さ
せる制御を行うようにしている。

【００２６】つぎの発明にかかる同期確立装置は、複数
ビットからなる既知パターンの同期語が一定の規則でフ
レーム中に挿入された信号を受信し、該受信信号のフレ
ーム内に挿入された同期語を用いて受信信号に対する同
期を確立する同期確立装置において、基本系列の基本系
列長に対する繰返し数が１以上の異なる値であり、か
つ、それぞれ異なる基本系列を用いた前記フレーム内の
複数の同期語と前記基本系列との相関をとる相関手段
と、前記相関手段の結果をもとに前記受信信号との同期
を確立させる制御を行う同期制御手段と、を備えたこと
を特徴とする。

【００２７】この発明によれば、相関手段が、基本系列
の基本系列長に対する繰返し数が１以上の異なる値であ
り、かつ、それぞれ異なる基本系列を用いたフレーム内
の複数の同期語と前記基本系列との相関をとり、同期制
御手段が、前記相関手段の結果をもとに前記受信信号と
の同期を確立させる制御を行うようにしている。

【００２８】つぎの発明にかかる同期確立装置は、上記
の発明において、前記複数の同期語の基本系列長は同じ
であることを特徴とする。

【００２９】この発明によれば、基本系列の基本系列長
を同じとした複数の同期語をフレーム内に挿入し、この
挿入した複数の同期語を用いて同期確立を行うようにし
ている。

【００３０】つぎの発明にかかる同期確立装置は、上記
の発明において、前記相関手段は、前記受信信号を順次
シフトするシフトレジスタと、各前記基本系列を保持す
る複数のレジスタと、前記複数のレジスタを選択切替す
る切替手段と、前記切替手段によって選択切替されたレ
ジスタと前記シフトレジスタの受信信号との各ビットの
排他的論理和を演算する演算手段と、を備えたことを特
徴とする。

【００３１】この発明によれば、切替手段が、一定の規
則に対応して複数のレジスタから１つのレジスタを選択
切替し、演算手段がこの選択切替されたレジスタとシフ
トレジスタの受信信号との各ビットの排他的論理和を演
算し、この演算結果をもとに同期確立を行うようにして
いる。

【００３２】つぎの発明にかかる同期確立装置は、前記
基本系列は、Ｍ系列であることを特徴とする。

【００３３】この発明によれば、高い自己相関特性をも
つＭ系列を基本系列とする複数の同期語をフレーム内に
挿入し、この挿入した複数の同期語を用いて同期確立を
行うようにしている。

【００３４】つぎの発明にかかる通信システムは、複数
ビットからなる既知パターンの同期語を一定の規則でフ
レーム中に挿入し、該挿入された送信信号を受信側装置
に送信し、受信側装置が該送信された信号を受信し、受
信信号のフレーム内に挿入された同期語を用いて該受信
信号に対する同期を確立する通信システムにおいて、前
記送信側装置は、基本系列の基本系列長に対する繰返し
数が１を超える値であり、かつ異なる繰返し数を有する
複数の同期語を前記フレーム中に前記一定の規則で挿入
して送信する送信手段を備え、前記受信側装置は、前記
フレーム内の複数の同期語と前記基本系列との相関演算
を行う相関手段と、前記相関手段の結果をもとに前記受
信信号に対する同期を確立させる制御を行う同期制御手
段と、を備えたことを特徴とする。

【００３５】この発明によれば、送信側装置では、送信
手段が、基本系列の基本系列長に対する繰返し数が１を
超える値であり、かつ異なる繰返し数を有する複数の同
期語をフレーム中に一定の規則で挿入して送信し、受信
側装置では、相関手段が、前記フレーム内の複数の同期
語と前記基本系列との相関演算を行い、同期制御手段
が、前記相関手段の結果をもとに前記受信信号に対する
同期を確立させる制御を行うようにしている。

【００３６】つぎの発明にかかる通信システムは、複数
ビットからなる既知パターンの同期語を一定の規則でフ
レーム中に挿入し、該挿入された送信信号を受信側装置
に送信し、受信側装置が該送信された信号を受信し、受
信信号のフレーム内に挿入された同期語を用いて該受信
信号に対する同期を確立する通信システムにおいて、前
記送信側装置は、基本系列の基本系列長に対する繰返し
数が１以上の異なる値であり、かつ、それぞれ異なる基
本系列を用いた複数の同期語を前記フレームに前記一定
の規則で挿入して送信する送信手段を備え、前記受信側
装置は、前記フレーム内の複数の同期語と前記基本系列
との相関演算を行う相関手段と、前記相関手段の結果を
もとに前記受信信号に対する同期を確立させる制御を行
う同期制御手段と、を備えたことを特徴とする通信シス
テム。

【００３７】この発明によれば、送信側装置では、送信
手段が、基本系列の基本系列長に対する繰返し数が１以
上の異なる値であり、かつ、それぞれ異なる基本系列を
用いた複数の同期語をフレームに一定の規則で挿入して
送信し、受信側装置では、相関手段が、前記フレーム内
の複数の同期語と前記基本系列との相関演算を行い、同
期制御手段が、前記相関手段の結果をもとに前記受信信
号に対する同期を確立させる制御を行うようにしてい
る。

【００３８】つぎの発明にかかる通信システムは、上記
の発明において、前記複数の同期語の基本系列長は同じ
であることを特徴とする。

【００３９】この発明によれば、基本系列の基本系列長
を同じとした複数の同期語をフレーム内に挿入し、この
挿入した複数の同期語を用いて同期確立を行うようにし
ている。

【００４０】つぎの発明にかかる通信システムは、上記
の発明において、前記基本系列は、Ｍ系列であることを
特徴とする。

【００４１】この発明によれば、高い自己相関特性をも
つＭ系列を基本系列とする複数の同期語をフレーム内に
挿入し、この挿入した複数の同期語を用いて同期確立を
行うようにしている。

【００４２】

【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる同期確立方法および同期確立装置および通
信システムの好適な実施の形態を詳細に説明する。

【００４３】実施の形態１．まず、この発明の実施の形
態１について説明する。図１は、この発明の実施の形態
１である通信システムに用いるフレーム構成を示す図で
ある。図１において、フレーム１内には、６４ビットの
同期語ＵＷ１と２６ビットの同期語ＵＷ２とがデータＤ
１〜Ｄ３の間に挿入される。フレーム１内における同期
語ＵＷ１とＵＷ２との設置数は、任意であるが、フレー
ム１内の所定位置に一定の規則をもって挿入される。

【００４４】同期語ＵＷ１は、周期が「１５」のＰＮ系
列であるＰＮ符号Ｍ１５ａを４回繰返し、その両端に２
ビットの繰返しパターンを付加している。ここでは、Ｐ
Ｎ系列として高い自己相関特性をもつＭ系列（maximum
length code）を用いている。この場合における基本系
列の繰返し数は、６４ビット／１５ビット≒４．２７回
である。

【００４５】一方、同期語ＵＷ２は、周期が「１５」の
ＰＮ系列であるＰＮ符号Ｍ１５ｂを１回繰返し、その両
端に５ビットと６ビットの繰返しパターンを付加してい
る。このＰＮ符号Ｍ１５ｂは、ＰＮ符号Ｍ１５ａと異な
る既知系列パターンであり、ここでは、ＰＮ系列として
高い自己相関特性をもつＭ系列（maximum length cod
e）を用い、ＰＮ符号１５ａのＭ系列パターンと異なる
Ｍ系列パターンを設定している。この場合における基本
系列の繰返し数は、２６ビット／１５ビット≒１．７３
回である。

【００４６】図２は、図１に示した同期語ＵＷ１,ＵＷ
２が一定の規則で挿入されたフレーム１を含む送信信号
を送信する送信機を示す図である。図２において、フレ
ーム生成部１１は、ＰＮ符号Ｍ１５ａ，１５ｂを用いて
同期語ＵＷ１，ＵＷ２を生成し、この生成した同期語Ｕ
Ｗ１，ＵＷ２を一定の規則でデータ間に挿入したフレー
ムを生成する。変調器１２は、フレーム生成１１によっ
て生成されたフレームのデータを順次変調し、送信部１
３に出力する。送信部１３は、変調器１２から出力され
る変調データを周波数変換、増幅を行ってアンテナ１４
から無線信号として出力する。

【００４７】図３は、図１に示した同期語ＵＷ１，ＵＷ
２が一定の規則で挿入されたフレーム１を含む送信信号
を受信する受信機を示す図である。図３において、受信
部２１は、アンテナ２０を介してフレーム１が含まれる
受信信号を受信し、周波数変換、低雑音増幅、帯域制限
等を行ったベースバンド信号を復調器２２に出力する。
復調器２２は、入力したベースバンド信号を復調し、受
信データＳ２０およびクロックＳ２１を相関器２３，２
４および復号器２８に出力する。

【００４８】相関器２３は、１５ビットのシフトレジス
タ２３ａ、ＰＮ符号Ｍ１５ａを保持するＰＮ符号レジス
タ２３ｃ、およびシフトレジスタ２３ａの各ビット出力
とＰＮ符号レジスタ２３ｃの各ビット出力との排他的論
理和を演算し、演算結果をパラレル出力するＥＸ−ＯＲ
回路２３ｂを有する。シフトレジスタ２３ａには、復調
器２２から出力される受信データＳ２０を順次、クロッ
クＳ２１をもとに入力し、シフトするとともにシフトレ
ジスタ上の１５ビットをＥＸ−ＯＲ回路２３ｂに出力す
る。ＥＸ−ＯＲ回路２３ｂは、シフトレジスタ２３ａか
ら入力される１５ビットとＰＮ符号レジスタ２３ｃの１
５ビットとをそれぞれ対応させて排他的論理和を演算
し、この演算結果を同時に判定部２５に出力する。

【００４９】同様に、相関器２４は、１５ビットのシフ
トレジスタ２４ａ、ＰＮ符号Ｍ１５ｂを保持するＰＮ符
号レジスタ２４ｃ、およびシフトレジスタ２４ａの各ビ
ット出力とＰＮ符号レジスタ２４ｃの各ビット出力との
排他的論理和を演算し、演算結果をパラレル出力するＥ
Ｘ−ＯＲ回路２４ｂを有する。シフトレジスタ２４ａに
は、復調器２２から出力される受信データＳ２０を順
次、クロックＳ２１をもとに入力し、シフトするととも
にシフトレジスタ上の１５ビットをＥＸ−ＯＲ回路２４
ｂに出力する。ＥＸ−ＯＲ回路２４ｂは、シフトレジス
タ２４ａから入力される１５ビットとＰＮ符号レジスタ
２４ｃの１５ビットとをそれぞれ対応させて排他的論理
和を演算し、この演算結果を同時に判定部２６に出力す
る。

【００５０】判定部２５，２６は、それぞれＥＸ−ＯＲ
回路２３ｂ，２４ｂからの演算結果をもとに相関電力値
を算出し、この相関電力値をもとに同期時点を判定す
る。これらの判定結果は同期制御部２７に送出され、同
期制御部２７は、判定部２５，２６の判定結果をもと
に、フレーム同期およびビットタイミング同期の同期制
御を復調器２２に対して行う。フレーム同期は、フレー
ム単位の大まかな同期確立であり、同期語ＵＷ１によっ
て主に行われ、前方保護および後方保護等の制御も行
う。ビットタイミング同期は、復調器２２が各ビットタ
イミングを得るための同期確立であり、同期語ＵＷ２に
よって主に行われる。

【００５１】特に、フレーム１内の同期語ＵＷ２の数
は、同期語ＵＷ１に比べてフレーム１内に分散して配置
され、常時変化する電波環境に対応する同期確立を行う
ようにしている。一方、復号器２８は、同期制御部２７
によって同期制御された受信データＳ２０およびクロッ
クＳ２１をもとに復号した復号データを出力する。

【００５２】図４（ａ）は、相関器２３からの相関出力
を示す図である。図４（ａ）に示すように、相関器２３
からの相関出力は、ＰＮ符号Ｍ１５ａが４回繰り返され
るのに対応して４つのピークをもった相関出力が１５ビ
ット単位で出力されるので、高い同期検出を行うことが
できる。また、同期語ＵＷ１には、４回繰り返されるＰ
Ｎ符号Ｍ１５ａの両端にそれぞれ２ビットの繰返し系列
が付加されているため、遅延波が存在する場合には、図
４（ａ）に示すように、２ビットまでの遅延波に対応す
るサイドローブが出現するため、このサイドローブの検
出によって同期制御部２７は遅延波の影響をなくすこと
ができる。

【００５３】図４（ｂ）は、相関器２４からの相関出力
を示す図である。図４（ｂ）に示すように、相関器２４
からの相関出力は、ＰＮ符号Ｍ１５ｂが１回繰り返され
るのに対応して一つのピークをもった相関出力が出力さ
れ、これによって同期検出を行うことができる。また、
同期語ＵＷ２は、一つのＰＮ符号Ｍ１５ｂの両端には、
５ビットと６ビットの繰返し系列が付加されているた
め、５ビットあるいは６ビットまでの遅延波が存在する
場合には、図４（ｂ）に示すように、５ビットあるいは
６ビットまでの遅延波に対応するサイドローブが出現す
るため、このサイドローブの検出によって同期制御部２
７は遅延波の影響をなくすことができる。特に、移動通
信の場合には、５ビットあるいは６ビットに渡る遅延波
が生じる場合があり、このような遅延波が生じる場合に
もフェージング対策を確実に行うことができ、高品質の
データ伝送を行うことができる。

【００５４】なお、上述した実施の形態１では、同期語
ＵＷ１の基本系列、すなわちＰＮ符号Ｍ１５ａを４回繰
り返すようにしているが、この基本系列の繰返しは任意
である。たとえば、ＰＮ符号Ｍ１５ａを３回繰り返し、
両端にそれぞれ２ビットの繰返し系列を付加し、同期語
ＵＷ１に対して一つのＰＮ符号Ｍ１５ａのビットが削除
された４９ビットの同期語ＵＷ１’を用いるようにして
もよい。この場合における基本系列長の繰返し数は、４
９ビット／１５ビット≒３．２７回となる。このように
基本系列を少なくすることによって、さらにフレーム使
用効率が高まることになる。

【００５５】この実施の形態１によれば、基本系列長の
繰返し数の異なる複数の同期語ＵＷ１，ＵＷ２を一定の
規則で挿入したフレーム１によって構成される送受信デ
ータを用いて同期確立を行うようにしているので、基本
系列の繰返しによって相関器の装置規模を抑えながら、
同期検出性能を向上させることができ、しかも少なくと
も一つの同期語ＵＷ１，ＵＷ２の両端には、繰返し系列
が付加されているので、遅延波の影響を有効に除去する
ことができる。

【００５６】実施の形態２．つぎに、この発明の実施の
形態２について説明する。実施の形態１では、同期語Ｕ
Ｗ１，ＵＷ２内の基本系列は、いずれも１５ビットで同
じ基本系列長であったが、この実施の形態２では、異な
る基本系列長をもつ複数の同期語を用いるようにしてい
る。

【００５７】図５は、この発明の実施の形態２である通
信システムに用いるフレーム構成を示す図である。図５
において、フレーム１内には、６４ビットの同期語ＵＷ
１と２６ビットの同期語ＵＷ２とがデータＤ１〜Ｄ３の
間に挿入される。フレーム１内における同期語ＵＷ１と
ＵＷ２との設置数は、任意であるが、フレーム１内の所
定位置に一定の規則をもって挿入される。この点は、実
施の形態１と同じである。

【００５８】しかし、同期語ＵＷ１１は、周期が「３
１」のＰＮ系列であるＰＮ符号Ｍ３１を２回繰返し、そ
の両端に１ビットの繰返しパターンを付加している。こ
こでは、ＰＮ系列として高い自己相関特性をもつＭ系列
（maximum length code）を用いている。この場合にお
ける基本系列の繰返し数は、６４ビット／３１ビット≒
２．０６回である。

【００５９】一方、同期語ＵＷ１２は、周期が「１５」
のＰＮ系列であるＰＮ符号Ｍ１５を１回繰返し、その両
端に５ビットと６ビットの繰返しパターンを付加してい
る。従って、同期語ＵＷ１２は、実施の形態１における
同期語ＵＷ２と同じである。また、ここでは、ＰＮ系列
として高い自己相関特性をもつＭ系列（maximum length
code）を用いている。この場合における基本系列の繰
返し数は、２６ビット／１５ビット≒１．７３回であ
る。

【００６０】この同期語ＵＷ１１，ＵＷ１２が挿入され
たフレーム１は、実施の形態１と同様な送信機および受
信機を用いた通信システムを構築することができる。こ
の場合、図３に示した相関器２４の構成はそのまま実施
の形態２に適用することができるが、相関器２３の構成
は、基本系列であるＰＮ符号Ｍ３１のビット数がＰＮ符
号１５のビット数と異なるため、シフトレジスタ２３ａ
は、３１ビット長のシフトレジスタとし、ＰＮ符号レジ
スタ２３ｃは、ＰＮ符号Ｍ３１を保持する３１ビットの
ＰＮ符号レジスタとし、さらにＥＸ−ＯＲ回路２３ｂ
は、３１ビットの排他的論理和の演算を行う演算回路と
する必要がある。

【００６１】したがって、相関器の回路規模は大きくな
るが、ＰＮ符号Ｍ３１を２回用いているため、周期が
「６３」のＰＮ符号を用いるまでもなく、相関器の回路
規模を抑えつつ、高い相関出力によって高い同期検出を
行うことができる。

【００６２】この実施の形態２によれば、基本系列長の
繰返し数が異なり、基本系列も異なる複数の同期語ＵＷ
１１，ＵＷ１２を一定の規則で挿入したフレーム１によ
って構成される送受信データを用いて同期確立を行うよ
うにしているので、基本系列の繰返しによって相関器の
装置規模を抑えながら、同期検出性能を向上させること
ができ、しかも少なくとも一つの同期語ＵＷ１，ＵＷ２
の両端には、繰返し系列が付加されているので、遅延波
の影響を有効に除去することができる。しかも、基本系
列が異なるので、同期語ＵＷ１１，ＵＷ１２の相関をフ
レーム上の配置関係とは無関係に確実に峻別して行うこ
とができ、同期語ＵＷ１１，ＵＷ１２の目的に合った同
期確立を確実に行うことができる。

【００６３】実施の形態３．つぎに、この発明の実施の
形態３について説明する。上述した実施の形態１では、
パターンは異なるが、同じ基本系列長をもつ基本系列を
同期語ＵＷ１，ＵＷ２に用い、これら各同期語ＵＷ１，
ＵＷ２のそれぞれに対応した相関を演算するために、二
つの相関器２３，２４を設けるようにしていたが、この
実施の形態３では、同一の相関器によって各同期語ＵＷ
１，ＵＷ２に対する相関演算を時間的に分離して行うよ
うにしている。

【００６４】図６は、図１に示した同期語ＵＷ１，ＵＷ
２が一定の規則で挿入されたフレーム１を含む送信信号
を受信する受信機の構成を示す図である。図６におい
て、受信部３１は、アンテナ３０を介してフレーム１が
含まれる受信信号を受信し、周波数変換、低雑音増幅、
帯域制限等を行ったベースバンド信号を復調器３２に出
力する。復調器３２は、入力したベースバンド信号を復
調し、受信データＳ３０およびクロックＳ３１を相関器
３３および復号器３８に出力する。

【００６５】相関器３３は、１５ビットのシフトレジス
タ３３ａ、ＰＮ符号Ｍ１５ａを保持するＰＮ符号レジス
タ３３ｃ、ＰＮ符号Ｍ１５ｂを保持するＰＮ符号レジス
タ３３ｄ、シフトレジスタ３３ａの各ビット出力とＰＮ
符号レジスタ３３ｃまたはＰＮ符号レジスタ３３ｄの各
ビット出力との排他的論理和を演算し、演算結果をパラ
レル出力するＥＸ−ＯＲ回路３３ｂ、およびＰＮ符号レ
ジスタ３３ｃに保持されたＰＮ符号Ｍ１５ａとＰＮ符号
レジスタ３３ｄに保持されたＰＮ符号Ｍ１５ｂとを切替
出力するセレクタ３４を有する。

【００６６】シフトレジスタ３３ａには、復調器３２か
ら出力される受信データＳ３０を順次、クロックＳ３１
をもとに入力し、シフトするとともにシフトレジスタ上
の１５ビットをＥＸ−ＯＲ回路３３ｂに出力する。ＥＸ
−ＯＲ回路３３ｂは、シフトレジスタ３３ａから入力さ
れる１５ビットと、セレクタ３４を介して出力されるＰ
Ｎ符号レジスタ３３ｃまたはＰＮ符号レジスタ３３ｄの
１５ビットとをそれぞれ対応させて排他的論理和を演算
し、この演算結果を同時に判定部２５に出力する。

【００６７】セレクタ３４は、同期制御部３７からの選
択信号をもとにＰＮ符号レジスタ３３ｃとＰＮ符号レジ
スタ３３ｄとの切替出力を行う。フレーム１上の同期語
ＵＷ１がシフトレジスタ３３ａにシフトされる場合、セ
レクタ３４は、ＰＮ符号レジスタ３３ｃを選択し、ＰＮ
符号Ｍ１５ａをＥＸ−ＯＲ回路３３ｂに出力する。ま
た、フレーム１上の同期語ＵＷ２がシフトレジスタ３３
ａにシフトされる場合、セレクタ３４は、ＰＮ符号レジ
スタ３３ｄを選択し、ＰＮ符号Ｍ１５ｂをＥＸ−ＯＲ回
路３ｂに出力する。このセレクタ３４を用いたＰＮ符号
Ｍ１５ａとＰＮ符号Ｍ１５ｂとの切替によって、シフト
レジスタ３３ａおよびＥＸ−ＯＲ回路３３ｂを重複して
設ける必要がなくなり、相関器の回路規模を低減するこ
とができる。

【００６８】図７は、相関器３３からの相関出力の一例
を示す図である。図７において、セレクタ３４によるＰ
Ｎ符号Ｍ１５ａ，Ｍ１５ｂの切替設定によって、同一の
相関器３３から同期語ＵＷ１に対する相関出力と、同期
語ＵＷ２に対する相関出力とが、フレーム内の配置構成
に従って順次出力されることになる。図７では、まずＰ
Ｎ符号レジスタ３３ｃのＰＮ符号Ｍ１５ａが選択設定さ
れ、同期語ＵＷ１がシフトレジスタ３３ａに入力される
ことによって、このＰＮ符号Ｍ１５ａと符号語ＵＷ１と
の相関出力が出力され、その後、セレクタ３４によって
ＰＮ符号レジスタ３３ｄのＰＮ符号Ｍ１５ｂが選択設定
され、同期語ＵＷ２がシフトレジスタ３３ａに入力され
ると、この同期語ＵＷ２とＰＮ符号Ｍ１５ｂとの相関出
力が出力されることになる。

【００６９】判定部３５は、判定部２５，２６と同じよ
うに、ＥＸ−ＯＲ回路３３ｂからの演算結果をもとに相
関電力値を算出し、この相関電力値をもとに同期時点を
判定する。これらの判定結果は同期制御部３７に送出さ
れ、同期制御部３７は、判定部３５の判定結果をもと
に、フレーム同期およびビットタイミング同期の同期制
御を復調器３２に対して行う。一方、復号器３８は、同
期制御部３７によって同期制御された受信データＳ３０
およびクロックＳ３１をもとに復号した復号データを出
力する。

【００７０】この実施の形態３によれば、同一基本系列
長をもった複数の同期語がフレーム内に挿入される場合
に、参照符号としての基本系列を順次切替設定するよう
にしているので、相関器の回路規模を削減することがで
きる。

【００７１】なお、上述した実施の形態１〜３におい
て、基本系列としてＭ系列を用いて説明したが、これに
が限らず、他の基本系列をたとえばＧＯＬＤ符号系列等
のＰＮ系列を用いてもよい。

【００７２】また、上述した実施の形態１〜３において
は、いずれも検出した同期タイミングを復調器の制御用
に用いた例を示しているが、この同期タイミングを他の
同期制御に用いるようにしてもよいのは言うまでもな
い。

【００７３】

【発明の効果】以上説明したように、この発明によれ
ば、まず、送信工程によって、基本系列の基本系列長に
対する繰返し数が１を超える値であり、かつ異なる繰返
し数を有する複数の同期語をフレーム中に一定の規則で
挿入して送信し、その後、受信工程によって、前記送信
工程によって送信されたフレームを受信し、該受信した
フレーム中に前記一定の規則で挿入された前記複数の同
期語を用いて同期を確立するようにしているので、相関
演算は、繰り返される基本系列の相関演算を行えばよい
ので相関器の回路規模を低減し、基本系列の繰返し数を
小さく設定することによって高いフレーム使用効率を維
持することができ、同期語内の基本系列以外の繰返し系
列を有効利用することによって遅延波を検出し、これに
よって遅延波の影響を削除する同期確立が可能となると
いう効果を奏する。

【００７４】つぎの発明によれば、まず、送信工程によ
って、基本系列の基本系列長に対する繰返し数が１以上
の異なる値であり、かつ、それぞれ異なる基本系列を用
いた複数の同期語をフレームに一定の規則で挿入して送
信し、その後、受信工程によって、前記送信工程によっ
て送信されたフレームを受信し、該受信したフレーム中
に前記一定の規則で挿入された前記複数の同期語を用い
て同期を確立するようにしているので、相関演算は繰り
返される基本系列の相関演算を行えばよいので相関器の
回路規模を低減し、基本系列の繰返し数を小さく設定す
ることによって高いフレーム使用効率を維持することが
でき、同期語内の基本系列以外の繰返し系列を有効利用
することによって遅延波を検出し、これによって遅延波
の影響を削除する同期確立が可能となるとともに、異な
る基本系列を用いるようにしているので、フレーム上に
おける同期語の配置関係とは関係なく、各同期語に対す
る相関出力を確実に得ることができ、各同期語の目的に
合った同期確立制御を行うことができるという効果を奏
する。

【００７５】つぎの発明によれば、基本系列の基本系列
長を同じとした複数の同期語をフレーム内に挿入し、こ
の挿入した複数の同期語を用いて同期確立を行うように
しているので、各同期語の生成処理および各同期語に対
する相関処理が容易になるという効果を奏する。

【００７６】つぎの発明によれば、高い自己相関特性を
もつＭ系列を基本系列とする複数の同期語をフレーム内
に挿入し、この挿入した複数の同期語を用いて同期確立
を行うようにしているので、一層、高い相関出力を得る
ことができ、同期確立を確実に行うことができる効果を
奏する。

【００７７】つぎの発明によれば、送信手段が、基本系
列の基本系列長に対する繰返し数が１を超える値であ
り、かつ異なる繰返し数を有する複数の同期語をフレー
ム中に一定の規則で挿入して送信するようにしているの
で、受信側装置は、この送信手段によって送信されたフ
レーム内の同期語を用い、繰り返される基本系列の相関
演算を行えばよいので相関器の回路規模を低減し、基本
系列の繰返し数を小さく設定することによって高いフレ
ーム使用効率を維持することができ、同期語内の基本系
列以外の繰返し系列を有効利用することによって遅延波
を検出し、これによって遅延波の影響を削除する同期確
立が可能となるという効果を奏する。

【００７８】つぎの発明によれば、送信手段が、基本系
列の基本系列長に対する繰返し数が１以上の異なる値で
あり、かつ、それぞれ異なる基本系列を用いた複数の同
期語を前記フレームに前記一定の規則で挿入して送信す
るようにしているので、受信側装置は、この送信手段に
よって送信されたフレーム内の同期語を用い、繰り返さ
れる基本系列の相関演算を行えばよいので相関器の回路
規模を低減し、基本系列の繰返し数を小さく設定するこ
とによって高いフレーム使用効率を維持することがで
き、同期語内の基本系列以外の繰返し系列を有効利用す
ることによって遅延波を検出し、これによって遅延波の
影響を削除する同期確立が可能となるとともに、異なる
基本系列を用いるようにしているので、フレーム上にお
ける同期語の配置関係とは関係なく、各同期語に対する
相関出力を確実に得ることができ、各同期語の目的に合
った同期確立制御を行うことができるという効果を奏す
る。

【００７９】つぎの発明によれば、相関手段が、基本系
列の基本系列長に対する繰返し数が１を超える値であ
り、かつ異なる繰返し数を有するフレーム内の複数の同
期語と前記基本系列との相関をとり、同期制御手段が、
前記相関手段の結果をもとに前記受信信号との同期を確
立させる制御を行うようにしているので、受信側装置
は、同期確立に際し、繰り返される基本系列の相関演算
を行えばよいので相関器の回路規模を低減し、基本系列
の繰返し数を小さく設定することによって高いフレーム
使用効率を維持することができ、同期語内の基本系列以
外の繰返し系列を有効利用することによって遅延波を検
出し、これによって遅延波の影響を削除する同期確立が
可能となるという効果を奏する。

【００８０】つぎの発明によれば、相関手段が、基本系
列の基本系列長に対する繰返し数が１以上の異なる値で
あり、かつ、それぞれ異なる基本系列を用いたフレーム
内の複数の同期語と前記基本系列との相関をとり、同期
制御手段が、前記相関手段の結果をもとに前記受信信号
との同期を確立させる制御を行うようにしているので、
受信側装置は、同期確立に際し、繰り返される基本系列
の相関演算を行えばよいので相関器の回路規模を低減
し、基本系列の繰返し数を小さく設定することによって
高いフレーム使用効率を維持することができ、同期語内
の基本系列以外の繰返し系列を有効利用することによっ
て遅延波を検出し、これによって遅延波の影響を削除す
る同期確立が可能となるとともに、異なる基本系列を用
いるようにしているので、フレーム上における同期語の
配置関係とは関係なく、各同期語に対する相関出力を確
実に得ることができ、各同期語の目的に合った同期確立
制御を行うことができるという効果を奏する。

【００８１】つぎの発明によれば、基本系列の基本系列
長を同じとした複数の同期語をフレーム内に挿入し、こ
の挿入した複数の同期語を用いて同期確立を行うように
しているので、各同期語の生成処理および各同期語に対
する相関処理が容易になるという効果を奏する。

【００８２】つぎの発明によれば、切替手段が、一定の
規則に対応して複数のレジスタから１つのレジスタを選
択切替し、演算手段がこの選択切替されたレジスタとシ
フトレジスタの受信信号との各ビットの排他的論理和を
演算し、この演算結果をもとに同期確立を行うようにし
ているので、一つのシフトレジスタと一つの演算手段と
を用いて相関処理を行うことができ、結果的に簡易な構
成によって相関器が実現され、相関器の回路規模を一層
低減することができるという効果を奏する。

【００８３】つぎの発明によれば、高い自己相関特性を
もつＭ系列を基本系列とする複数の同期語をフレーム内
に挿入し、この挿入した複数の同期語を用いて同期確立
を行うようにしているので、一層、高い相関出力を得る
ことができ、同期確立を確実に行うことができる効果を
奏する。

【００８４】つぎの発明によれば、送信側装置では、送
信手段が、基本系列の基本系列長に対する繰返し数が１
を超える値であり、かつ異なる繰返し数を有する複数の
同期語をフレーム中に一定の規則で挿入して送信し、受
信側装置では、相関手段が、前記フレーム内の複数の同
期語と前記基本系列との相関演算を行い、同期制御手段
が、前記相関手段の結果をもとに前記受信信号に対する
同期を確立させる制御を行うようにしているので、相関
器は繰り返される基本系列の相関演算を行えばよいので
相関器の回路規模を低減し、基本系列の繰返し数を小さ
く設定することによって高いフレーム使用効率を維持す
ることができ、同期語内の基本系列以外の繰返し系列を
有効利用することによって遅延波を検出し、これによっ
て遅延波の影響を削除する同期確立が可能となるという
効果を奏する。

【００８５】つぎの発明によれば、送信側装置では、送
信手段が、基本系列の基本系列長に対する繰返し数が１
以上の異なる値であり、かつ、それぞれ異なる基本系列
を用いた複数の同期語をフレームに一定の規則で挿入し
て送信し、受信側装置では、相関手段が、前記フレーム
内の複数の同期語と前記基本系列との相関演算を行い、
同期制御手段が、前記相関手段の結果をもとに前記受信
信号に対する同期を確立させる制御を行うようにしてい
るので、相関器は繰り返される基本系列の相関演算を行
えばよいので相関器の回路規模を低減し、基本系列の繰
返し数を小さく設定することによって高いフレーム使用
効率を維持することができ、同期語内の基本系列以外の
繰返し系列を有効利用することによって遅延波を検出
し、これによって遅延波の影響を削除する同期確立が可
能となるとともに、異なる基本系列を用いるようにして
いるので、フレーム上における同期語の配置関係とは関
係なく、各同期語に対する相関出力を確実に得ることが
でき、各同期語の目的に合った同期確立制御を行うこと
ができるという効果を奏する。

【００８６】つぎの発明によれば、基本系列の基本系列
長を同じとした複数の同期語をフレーム内に挿入し、こ
の挿入した複数の同期語を用いて同期確立を行うように
しているので、各同期語の生成処理および各同期語に対
する相関処理が容易になるという効果を奏する。

【００８７】つぎの発明によれば、高い自己相関特性を
もつＭ系列を基本系列とする複数の同期語をフレーム内
に挿入し、この挿入した複数の同期語を用いて同期確立
を行うようにしているので、一層、高い相関出力を得る
ことができ、同期確立を確実に行うことができる効果を
奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１である通信システム
に用いるフレーム構成を示す図である。

【図２】 この発明の実施の形態１である通信システム
の送信機の構成を示すブロック図である。

【図３】 この発明の実施の形態１である通信システム
の受信機の構成を示すブロック図である。

【図４】 図３に示した二つの相関器からの相関出力例
を示す図である。

【図５】 この発明の実施の形態２である通信システム
に用いるフレーム構成を示す図である。

【図６】 この発明の実施の形態３である通信システム
の受信機の構成を示すブロック図である。

【図７】 図６に示した相関器からの相関出力例を示す
図である。

【図８】 欧州自動車通信システムが用いるフレーム構
成を示す図である。

【図９】 図８に示したフレーム構成内の同期語に対す
る相関出力例を示す図である。

【図１０】 従来におけるフレーム同期用の同期語構成
を示す図である。

【符号の説明】

１ フレーム、１１ フレーム生成部、１２ 変調器、
１３ 送信部、１４，２０，３０ アンテナ、２１，３
１ 受信部、２２，３２ 復調器、２３，２４，３３
相関器、２３ａ，２４ａ，３３ａ シフトレジスタ、２
３ｂ，２４ｂ，３３ｂ ＥＸ−ＯＲ回路、２３ｃ，２４
ｃ，３３ｃ，３３ｄ ＰＮ符号レジスタ、２５，２６，
３５ 判定部、２７，３７ 同期制御部、２８，３８
復号器、３４ セレクタ、ＵＷ１，ＵＷ２，ＵＷ１１，
ＵＷ１２ 同期語、Ｄ１〜Ｄ３データ、Ｍ１５ａ，Ｍ１
５ｂ，Ｍ１５，Ｍ３１ ＰＮ符号。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 複数ビットからなる既知パターンの同期
   語を一定の規則でフレーム中に挿入し、該挿入された同
   期語を用いて同期を確立する同期確立方法において、 基本系列の基本系列長に対する繰返し数が１を超える値
   であり、かつ異なる繰返し数を有する複数の同期語を前
   記フレーム中に前記一定の規則で挿入して送信する送信
   工程と、 前記送信工程によって送信されたフレームを受信し、該
   受信したフレーム中に前記一定の規則で挿入された前記
   複数の同期語を用いて同期を確立する受信工程と、 を含むことを特徴とする同期確立方法。
2. 【請求項２】 複数ビットからなる既知パターンの同期
   語を一定の規則でフレーム中に挿入し、該挿入された同
   期語を用いて同期を確立する同期確立方法において、 基本系列の基本系列長に対する繰返し数が１以上の異な
   る値であり、かつ、それぞれ異なる基本系列を用いた複
   数の同期語を前記フレームに前記一定の規則で挿入して
   送信する送信工程と、 前記送信工程によって送信されたフレームを受信し、該
   受信したフレーム中に前記一定の規則で挿入された前記
   複数の同期語を用いて同期を確立する受信工程と、 を含むことを特徴とする同期確立方法。
3. 【請求項３】 前記複数の同期語の基本系列長は同じで
   あることを特徴とする請求項１または２に記載の同期確
   立方法。
4. 【請求項４】 前記基本系列は、Ｍ系列であることを特
   徴とする請求項１〜３のいずれか一つに記載の同期確立
   方法。
5. 【請求項５】 複数ビットからなる既知パターンの同期
   語を一定の規則でフレーム中に挿入して送信し、該挿入
   された同期語を用いて受信側装置に対して同期を確立さ
   せる同期確立装置において、 基本系列の基本系列長に対する繰返し数が１を超える値
   であり、かつ異なる繰返し数を有する複数の同期語を前
   記フレーム中に前記一定の規則で挿入して送信する送信
   手段を備えたことを特徴とする同期確立装置。
6. 【請求項６】 複数ビットからなる既知パターンの同期
   語を一定の規則でフレーム中に挿入して送信し、該挿入
   された同期語を用いて受信側装置に対して同期を確立さ
   せる同期確立装置において、 基本系列の基本系列長に対する繰返し数が１以上の異な
   る値であり、かつ、それぞれ異なる基本系列を用いた複
   数の同期語を前記フレームに前記一定の規則で挿入して
   送信する送信手段を備えたことを特徴とする同期確立装
   置。
7. 【請求項７】 複数ビットからなる既知パターンの同期
   語が一定の規則でフレーム中に挿入された信号を受信
   し、該受信信号のフレーム内に挿入された同期語を用い
   て受信信号に対する同期を確立する同期確立装置におい
   て、 基本系列の基本系列長に対する繰返し数が１を超える値
   であり、かつ異なる繰返し数を有する前記フレーム内の
   複数の同期語と前記基本系列との相関をとる相関手段
   と、 前記相関手段の結果をもとに前記受信信号との同期を確
   立させる制御を行う同期制御手段と、 を備えたことを特徴とする同期確立装置。
8. 【請求項８】 複数ビットからなる既知パターンの同期
   語が一定の規則でフレーム中に挿入された信号を受信
   し、該受信信号のフレーム内に挿入された同期語を用い
   て受信信号に対する同期を確立する同期確立装置におい
   て、 基本系列の基本系列長に対する繰返し数が１以上の異な
   る値であり、かつ、それぞれ異なる基本系列を用いた前
   記フレーム内の複数の同期語と前記基本系列との相関を
   とる相関手段と、 前記相関手段の結果をもとに前記受信信号との同期を確
   立させる制御を行う同期制御手段と、 を備えたことを特徴とする同期確立装置。
9. 【請求項９】 前記複数の同期語の基本系列長は同じで
   あることを特徴とする請求項５〜８のいずれか一つに記
   載の同期確立装置。
10. 【請求項１０】 前記相関手段は、 前記受信信号を順次シフトするシフトレジスタと、 各前記基本系列を保持する複数のレジスタと、 前記複数のレジスタを選択切替する切替手段と、 前記切替手段によって選択切替されたレジスタと前記シ
    フトレジスタの受信信号との各ビットの排他的論理和を
    演算する演算手段と、 を備えたことを特徴とする請求項９に記載の同期確立装
    置。
11. 【請求項１１】 前記基本系列は、Ｍ系列であることを
    特徴とする請求項５〜１０のいずれか一つに記載の同期
    確立装置。
12. 【請求項１２】 複数ビットからなる既知パターンの同
    期語を一定の規則でフレーム中に挿入し、該挿入された
    送信信号を受信側装置に送信し、受信側装置が該送信さ
    れた信号を受信し、受信信号のフレーム内に挿入された
    同期語を用いて該受信信号に対する同期を確立する通信
    システムにおいて、 前記送信側装置は、 基本系列の基本系列長に対する繰返し数が１を超える値
    であり、かつ異なる繰返し数を有する複数の同期語を前
    記フレーム中に前記一定の規則で挿入して送信する送信
    手段を備え、 前記受信側装置は、 前記フレーム内の複数の同期語と前記基本系列との相関
    演算を行う相関手段と、 前記相関手段の結果をもとに前記受信信号に対する同期
    を確立させる制御を行う同期制御手段と、 を備えたことを特徴とする通信システム。
13. 【請求項１３】 複数ビットからなる既知パターンの同
    期語を一定の規則でフレーム中に挿入し、該挿入された
    送信信号を受信側装置に送信し、受信側装置が該送信さ
    れた信号を受信し、受信信号のフレーム内に挿入された
    同期語を用いて該受信信号に対する同期を確立する通信
    システムにおいて、 前記送信側装置は、 基本系列の基本系列長に対する繰返し数が１以上の異な
    る値であり、かつ、それぞれ異なる基本系列を用いた複
    数の同期語を前記フレームに前記一定の規則で挿入して
    送信する送信手段を備え、 前記受信側装置は、 前記フレーム内の複数の同期語と前記基本系列との相関
    演算を行う相関手段と、 前記相関手段の結果をもとに前記受信信号に対する同期
    を確立させる制御を行う同期制御手段と、 を備えたことを特徴とする通信システム。
14. 【請求項１４】 前記複数の同期語の基本系列長は同じ
    であることを特徴とする請求項１２または１３に記載の
    通信システム。
15. 【請求項１５】 前記基本系列は、Ｍ系列であることを
    特徴とする請求項１２〜１４のいずれか一つに記載の通
    信システム。