[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1559109A - 产生掩码的设备和方法 - Google Patents

产生掩码的设备和方法 Download PDF

Info

Publication number
CN1559109A
CN1559109A CNA028187288A CN02818728A CN1559109A CN 1559109 A CN1559109 A CN 1559109A CN A028187288 A CNA028187288 A CN A028187288A CN 02818728 A CN02818728 A CN 02818728A CN 1559109 A CN1559109 A CN 1559109A
Authority
CN
China
Prior art keywords
output masking
mask
new output
bit
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028187288A
Other languages
English (en)
Other versions
CN1315266C (zh
Inventor
蒂莫西・费希尔-杰夫斯
蒂莫西·费希尔－杰夫斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Ubinetics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ubinetics Ltd filed Critical Ubinetics Ltd
Publication of CN1559109A publication Critical patent/CN1559109A/zh
Application granted granted Critical
Publication of CN1315266C publication Critical patent/CN1315266C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H04J13/0025—M-sequences
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/04—Masking or blinding
    • H04L2209/046—Masking or blinding of operations, operands or results of the operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

通过对多个中间掩码进行模2加，为一个m－序列发生器产生一个新的输出掩码。该中间掩码是通过对一个移位模板移位对应于现有输出掩码中的置位比特的偏移量的偏移量而产生的。如果该中间掩码包含超出其对应于新的输出掩码的部分的置位比特，则将其返回。

Description

产生掩码的设备和方法
技术领域
本发明涉及码产生方法和设备。更具体地说，涉及为码发生器产生输出掩码的方法和设备。
背景技术
在远程通信系统中，例如在构造用于加扰和解扰信号的Gold序列中，pn(伪噪声)序列也即m-序列(最大长度序列)是众所周知的。
图1示出了一个采用基本(对2阶Golay场)多项式1+x7+x18的m-序列发生器10。该发生器10包括一个18单元移位寄存器。该寄存器的第0和第7个单元的输出进行异或运算后输入至该移位寄存器的第一个单元12。可以通过对该移位寄存器各单元合并后的输出进行异或运算(XOR)来从该移位寄存器读取该m-序列。被选择进行合并的单元可以是任意预定单元的合并。在图1的情形中，移位寄存器的输出仅仅是第0单元的输出。(单元的合并形成的输出将称之为输出掩码)。单元的任意的一些合并都可以采用XOR运算，每一合并对应于从循环中的一个不同点读取m-序列。但是，很难确定哪种合并会产生期望的移位。
发明内容
根据本发明的一个方面，提供了一种为一个m-序列发生器产生一个新的输出掩码的方法，该方法包括：为在现有的输出掩码中置位的每个比特产生一个中间掩码，对所有产生的中间掩码执行模2加法以产生新的输出掩码，其中每一中间掩码通过对一个移位模板移位一个偏移量而产生，该偏移量等于现有输出掩码中的相应置位比特的偏移量。
本发明还包括为一个m-序列发生器产生一个新的输出掩码的设备，该设备包括：用于为在一个现有输出掩码中置位的每个比特产生一个中间掩码的产生装置，用于对所有产生的中间掩码执行模2加法以产生新的输出掩码的合并装置，其中所述的产生装置通过移位一个移位模板一偏移量而产生每一中间掩码，该偏移量等于现有输出掩码中的相应置位比特的偏移量。
当然，将会很明显，如果现有输出掩码中只有一个置位比特，此时所产生的单个中间掩码被用于形成新的输出掩码。
在一个实施例中，每一中间掩码包括一个与新的输出掩码对齐的对齐部分，该新的输出掩码是通过对所有的对齐部分进行模2加而产生的。如果一个中间掩码超出其对齐部分，并且超出部分包含一个或多个置位比特，则所述的一个或多个超出部分置位比特最好用来改变该中间掩码对新的输出掩码所起的作用。该一个或多个超出部分中所述比特可用来在它们的中间掩码进行所述加法运算的同时或之后调节新的输出掩码。或者，该一个或多个超出部分置位比特也可用来在它们的中间掩码进行所述加法运算之前调节其中间掩码。在一个实施例中，一个或多个超出部分置位比特的影响由发生器中反馈装置的特性所决定的。
上面以为m-序列发生器产生新的输出掩码的方法的形式对本发明进行了描述。应该注意的是本发明还可以采用计算机程序来执行该方法。
附图说明
现在结合附图对本发明的一些具体实施方式进行描述，其中：
图1是一个m-序列发生器的示意图。
图2是计算更新的输出掩码的第一示例。
图3是计算更新的输出掩码的第二示例。
图4是计算更新的输出掩码的第三示例。
图5a和图5b是更新输出掩码的逻辑电路的示意图。
具体实施方式
m-序列发生器可以采用两个掩码字来描述，每个字具有多个比特，比特数等于该m-序列发生器所基于的移位寄存器中的单元数。事实上，移位寄存器的每一单元具有在每个码字中的各个比特。根据常用的比特有效性规约，每个掩码的最右比特是掩码字的第0或最低有效比特(lsb)，掩码字的最左比特是最高有效比特(msb)。
两个掩码字是输出掩码O和反馈掩码F。该输出掩码具有只在与其输出通过XOR运算被合并以产生发生器的输出的移位单元相对应的位置处置位的比特。该反馈掩码具有只在与其输出通过XOR运算被合并以产生至移位寄存器的第一单元的输入的移位单元相对应的位置处置位的比特。在图1所示的发生器的情况下：
O＝000000000000000001
F＝000000000010000001
如上所述，有助于产生m-序列发生器的输出信号的移位单元可以被改变以时移输出m-序列。如果输出掩码是Ocurrent，并且时移被应用后，则输出掩码变为Onew，以指定对时移后的m-序列起作用的单元。很容易看出，在移位寄存器包含n个单元的情况下，可以应用2n-1个可能的时移，即假定一个任意的Ocurrent，有2n-1个可能的Onew，每个对应于不同的时移。
当Ocurrent只有其lsb被置位(即该m-序列只取最后移位单元的输出)，将被示为Oend。该实施例利用从时移Oend产生的2n-1个可能的更新的输出掩码序列作为计算一个更新的输出掩码Onew的一组移位模板，该Onew对应于对一些任意的当前输出掩码Ocurrent应用一些任意的前向时移。为了从一些任意的Ocurrent计算c个时钟周期的前向移位的Onew，要选择一个移位模板Sc，其对应于对Oend应用一个c周期前向移位的更新的输出掩码。
例如，为了从一些任意的Ocurrent计算6个周期前向移位的Onew，所选择的移位模板是S6，该模板是对Oend执行6个周期前向移位的结果。根据图1所示的n＝18级寄存器，该实施例变为：
Oend＝000000000000000001
S6＝000000000001000000
一旦选择了可适用的移位模板Sc，即将其应用于Ocurrent以产生一个或多个中间掩码。对Ocurrent中置位的每个比特，产生一个中间掩码Ip，其中p代表从Ocurrent的最低有效端开始的比特偏移量。下面将讨论产生一个中间掩码Ip的过程。
产生Ip的第一步是从Sc的最低有效端将其偏移p比特。除非当c＝0时，Ip将包含超过n比特(其中n是m-序列发生器的移位寄存器的单元数)。Ip中超出其n个最低有效比特的部分将被作为超出字Ep。如果Ep中不包含置位比特(或如果没有Ep)，则Ip完成。否则，Ep中的置位比特需要被进一步处理，因为它们存在于Ip的n个lsb之外，在一个n比特的Onew的情况下它们是无意义的。
对于在Ep中被置位的每一比特，产生一个返回(wrap-back)掩码Wpq，其中q代表从Ep的最低有效端起的比特偏移量。Wpq是通过对F从其最低有效端起偏移q比特而产生的。当所有的返回掩码计算完毕时，Ep从Ip中丢弃，只剩n个lsb。接着，返回掩码通过模2加法与截断后Ip相加，以产生一个更新的Ip。如果该更新的Ip包含多于n个比特，其超出字Ep必须再次进行处理以更新Ip，该通过Ep和Wpq的循环被重复直到产生一个或者没有Ep或者在其Ep中没有置位比特的更新的Ip。一旦Ep或Ep中存在的置位比特被消除，则Ip完成。
一旦所有的Ip计算完毕，则将它们采用模2加法合并在一起产生Onew。现在将结合附图2、3和4给出该过程的一些示例。这些示例与图1所示的发生器(n＝18)有关。
图2中，一个18周期的前向时移应用于等于000000000011000001的Ocurrent。S18是000000000010000001。Ocurrent具有在p＝0、6、7的偏移处置位的比特，因此通过将S18移位必要的偏移量产生I0、I6和I7，如图2中的粗箭头所示。没有中间掩码包含超出其18个lsb的置位比特，因此不需要返回掩码。通过模2加(等价于位XOR运算)中间掩码被简单地合并以产生Onew。这可以对图2中三行I0、I6和I7的每一列进行XOR运算看出。
图3中，一个18周期的前向时移应用于等于000000100011000001的Ocurrent。Ocurrent具有在p＝0、6、7和11的偏移处置位的比特，因此计算I0、I6I7和I11。如在图2的示例中的方式计算I0、I6和I7。但是，I11的产生包括一个返回掩码。产生I11的第一步包括对S18偏移11比特，如粗箭头16所表示的。在该点I11包含一个超出字E11，该E11中在超出字的偏移量q＝0处包含一个置位比特。该比特从而产生了一个返回掩码W11，0，该掩码是从左端起偏移q＝0比特后的反馈掩码，即W11，0等于000000000010000001。该返回掩码W11，0然后与I11(E11已被丢弃)的n＝18 lsb进行模2加法，如粗箭头18所示。现在，Ip在其n＝18 lsb之外不包含任何的置位比特，因此该Ip可进行模2加法以产生Onew。
图4中，一个12周期的前向时移应用于等于100000000000000000的Ocurrent。Ocurrent只在p＝17的偏移处具有一个比特置位，因此只产生I17。如图4所示，S12为000001000000000000，在产生I17的第一步，从左起偏移17比特(如粗箭头20所示)。此时I17是一个30比特的字，只在其msb处置位。I17的超出字是E17＝100000000000。在E17中偏移量q＝11的位置的置位比特通过应用一个偏移量q＝11至反馈掩码F触发返回掩码W17，11的产生，即W17，11为00000000001000000100000000000。E17然后被丢弃，W17，11如粗箭头22所示与n＝18比特截断后的I17进行模2加法。但是，I17现在再次包含一个超过其18 lsb的置位比特，在比特位置p＝18处。因此，I17再次具有超出字E17，其必须通过产生一个或多个返回掩码W17，q进行处理。现在，E17为1，q＝0，这意味着返回掩码W17，0＝000000000010000001被产生，这是一个未进行移位的F的形式(因为q＝0)。E17再次被丢弃，W17，0然后与n＝18比特截断后的I17进行模2加法(如粗箭头24所示)。该形式的不具有超出其n＝18 lsb的置位比特的I17从而产生，过程结束。没有其它Ip存在的情况下，仅I17变为Onew。
图5示出了一个执行该方法实施例的逻辑电路，并对基于一个n＝18的移位寄存器的发生器输出的m-序列进行时移。
在图5a中，可以看到m-序列发生器26。AND和XOR门的网络28对发生器26中的移位寄存器的单元的输出进行运算，以在节点29产生输出m-序列。网络28的AND门作为选择器用来确定发生器26的移位寄存器的输出是否参与了产生输出29的XOR运算。依次，网络29的AND门受一排寄存器30控制，Ocurrent存储于其中。例如，当Ocurrent为Oend时，只有网络28中最右边的AND门能够输出一个“逻辑高”比特，因此只有移位寄存器26的最后的移位单元的输出被用来产生输出29。当决定将Ocurrent更新为Onew时，Ocurrent被并行载入移位寄存器32的单元。然后寄存器32被记录以产生信号A，该信号A产生Onew，如下面结合图5b所述的。
在图5b中，Sc最初存储在移位寄存器34中，并且随着系统时钟前进，Sc沿移位寄存器40进行移位。更新的输出掩码Onew在一组存储单元36中累加，每个均进行模2累加循环。当如图5b所示AND门允许时，单元36累加从寄存器34和寄存器40(通过返回(wrap-back)网38)传给它的比特。该返回网是由XOR门构成的，所述XOR门当Ip具有包含置位比特的超出字Ep时允许电路产生正确的Onew结果。所有的AND门受信号A的控制，该信号A是存储在寄存器32中的一列Ocurrent值。因此只有当A被设置为“逻辑高”时，存储单元36才会被更新。
当Ocurrent已被寄存器32记录下时，单元36包含Onew，所述Onew然后可被载入寄存器30以更新发生器26的输出掩码。
通过提供与2的次方即z＝2a(其中a＝0、1、2、3、...17)的移位相对应的一系列移位模板Sz可提高计算Onew的过程的效率。任意量的移位c可被分解为由Sz所定义的置位成员的相关组合。例如，执行一个c＝9比特的移位，可以应用S1(a＝0)接着应用S8(a＝3)。置位模板Sz的使用使得为任意移位c利用一个n个单元的移位寄存器计算Onew所花的时间变为 时钟周期。
以重复一些硬件为代价，图5的逻辑电路可用来计算单个的时钟周期的Onew。该电路可配置成计算所有的最终中间掩码Ip并在一个周期中将其相加，以产生新的输出掩码Onew。所执行的计算类似于图2、3、4中所示例的，其中执行对所有Ip掩码的列相加以产生Onew。在该实施例中，所有18个Ip掩码会永远出现在加法过程中，即使其中的一些是所有比特均为零的简单掩码。

Claims (17)

1.一种为m-序列发生器产生新的输出掩码的方法，包括：为在现有的输出掩码中置位的每一比特产生一个中间掩码，并对所有产生的中间掩码执行模2加法以产生新的输出掩码，其中每一中间掩码是通过对一个移位模板移位一偏移量而产生的，该偏移量等于现有的输出掩码中的相应的置位比特的偏移量。
2.如权利要求1所述的方法，其中每一中间掩码包括一个与新的输出掩码对齐的对齐部分，该新的输出掩码是通过对所有的对齐部分进行模2加而产生的。
3.如权利要求2所述的方法，其中如果一个中间掩码具有超出其对齐部分的包含一个或多个置位比特的超出部分，则所述的一个或多个超出部分置位比特被用于影响中间掩码对新的输出掩码产生的效果。
4.如权利要求3所述的方法，其中所述的一个或多个超出部分置位比特在它们的中间掩码已经执行所述加法之后，被用于调节新的输出掩码。
5.如权利要求3所述的方法，其中所述的一个或多个超出部分置位比特在它们的中间掩码执行所述加法的同时，被用于调节新的输出掩码。
6.如权利要求3所述的方法，其中所述的一个或多个超出部分置位比特在它们的中间掩码执行所述加法之前，被用于调节新的输出掩码。
7.如权利要求3-6任一权利要求所述的方法，其中所述一个或多个超出部分置位比特的影响取决于发生器中的反馈装置的特性。
8.用于为一个m-序列发生器产生新的输出掩码的设备，包括：用于为在现有输出掩码中置位的每一比特产生一个中间掩码的产生装置，用于对所有产生的中间掩码执行模2加法以产生新的输出掩码的合并装置，其中所述产生装置通过对一个移位模板移位一个偏移量来产生一个中间掩码，该偏移量等于现有输出掩码中的相应置位比特的偏移量。
9.如权利要求8所述的设备，其中每一中间掩码包括一个与新的输出掩码对齐的对齐部分，并且所述合并装置被配置以通过对所有的对齐部分进行模2加法而产生该新的输出掩码。
10.如权利要求9所述的设备，其中当中间掩码具有超出其对齐部分的包含一个或多个置位比特的超出部分时，所述合并装置利用所述的一个或多个超出部分置位比特来影响中间掩码对新的输出掩码产生的效果。
11.如权利要求10所述的设备，其中所述合并装置用于利用所述的一个或多个超出部分置位比特在它们的中间掩码执行所述加法之后，调节新的输出掩码。
12.如权利要求10所述的设备，其中所述合并装置用于利用所述的一个或多个超出部分置位比特在它们的中间掩码执行所述加法的同时，调节新的输出掩码。
13.如权利要求10所述的设备，其中所述合并装置利用所述的一个或多个超出部分置位比特在它们的中间掩码执行所述加法之前，调节新的输出掩码。
14.如权利要求10至13中任一权利要求所述的设备，其中所述合并装置用于利用所述的一个或多个超出部分置位比特，以由发生器的反馈装置的特性所决定的方式影响新的输出掩码。
15.用于执行如权利要求1至7中任一权利要求所述的方法的计算机程序。
16.一种为一个代码发生器产生一个新的输出掩码的方法，实质上如上文中结合附图的描述。
17.用于为一个代码发生器产生一个新的输出掩码的装置，实质上如上文结合附图的描述。
CNB028187288A 2001-08-22 2002-08-22 产生掩码的设备和方法 Expired - Lifetime CN1315266C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0120434.6 2001-08-22
GB0120434A GB2379140B (en) 2001-08-22 2001-08-22 Code generation

Publications (2)

Publication Number Publication Date
CN1559109A true CN1559109A (zh) 2004-12-29
CN1315266C CN1315266C (zh) 2007-05-09

Family

ID=9920831

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028187288A Expired - Lifetime CN1315266C (zh) 2001-08-22 2002-08-22 产生掩码的设备和方法

Country Status (6)

Country Link
US (1) US7053800B2 (zh)
EP (1) EP1451940B1 (zh)
CN (1) CN1315266C (zh)
DE (1) DE60215044T2 (zh)
GB (1) GB2379140B (zh)
WO (1) WO2003019807A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008003199A1 (fr) * 2006-06-27 2008-01-10 Zte Corporation Procédé et appareil de génération de symboles de codes de déphasage pour code d'embrouillage long
CN101110015B (zh) * 2007-08-29 2012-05-23 中国人民解放军国防科学技术大学 基于掩码的数据反转桶形移位方法
CN112083954A (zh) * 2019-06-13 2020-12-15 华夏芯（北京）通用处理器技术有限公司 一种gpu中显式独立掩码寄存器的掩码操作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173900B1 (en) * 2002-06-26 2007-02-06 Nortel Networks Limited Method and apparatus for chip generation of a chip sequence
CN115311812B (zh) * 2022-08-16 2024-07-23 国家石油天然气管网集团有限公司 一种基于传感器的报警信息诊断方法和系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator
JPS6197746A (ja) * 1984-10-15 1986-05-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 乱数発生装置
US5057837A (en) * 1987-04-20 1991-10-15 Digital Equipment Corporation Instruction storage method with a compressed format using a mask word
US5228054A (en) * 1992-04-03 1993-07-13 Qualcomm Incorporated Power-of-two length pseudo-noise sequence generator with fast offset adjustment
KR970002951B1 (ko) 1994-04-13 1997-03-13 양승택 2^n길이 의사 난수 계열 발생 장치
JPH08181679A (ja) * 1994-12-26 1996-07-12 Nec Corp 疑似乱数雑音発生装置
US5758104A (en) * 1995-06-14 1998-05-26 Unisys Corp. Random delay subsystems
US6038577A (en) * 1998-01-09 2000-03-14 Dspc Israel Ltd. Efficient way to produce a delayed version of a maximum length sequence using a division circuit
US5926070A (en) * 1998-03-04 1999-07-20 Texas Instruments Incorporated Efficient offset mask generator for pseudo-noise sequence generator
JPH11340799A (ja) * 1998-05-28 1999-12-10 Oki Electric Ind Co Ltd Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路
US6141374A (en) * 1998-10-14 2000-10-31 Lucent Technologies Inc. Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator
US6282230B1 (en) 1999-09-23 2001-08-28 Texas Instruments Incorporated Block pseudo-noise generating circuit
US6647051B1 (en) * 1999-12-29 2003-11-11 Koninklijke Philips Electronics N.V. Zero delay mask for galois LFSR
GB2393366B (en) * 1999-12-30 2004-07-21 Morphics Tech Inc A configurable code generator system for spread spectrum applications
AU2611301A (en) * 1999-12-30 2001-07-16 Morphics Technology, Inc. Apparatus and method for calculating and implementing a fibonacci mask for a code generator
US6816876B2 (en) * 2000-01-28 2004-11-09 Infineon Technologies Ag Apparatus and method for modifying an M-sequence with arbitrary phase shift

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008003199A1 (fr) * 2006-06-27 2008-01-10 Zte Corporation Procédé et appareil de génération de symboles de codes de déphasage pour code d'embrouillage long
CN101110015B (zh) * 2007-08-29 2012-05-23 中国人民解放军国防科学技术大学 基于掩码的数据反转桶形移位方法
CN112083954A (zh) * 2019-06-13 2020-12-15 华夏芯（北京）通用处理器技术有限公司 一种gpu中显式独立掩码寄存器的掩码操作方法

Also Published As

Publication number Publication date
WO2003019807A1 (en) 2003-03-06
US20050044120A1 (en) 2005-02-24
DE60215044T2 (de) 2007-04-12
GB2379140B (en) 2004-11-10
DE60215044D1 (de) 2006-11-09
EP1451940A1 (en) 2004-09-01
GB0120434D0 (en) 2001-10-17
EP1451940B1 (en) 2006-09-27
CN1315266C (zh) 2007-05-09
GB2379140A (en) 2003-02-26
US7053800B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
Nisan Pseudorandom bits for constant depth circuits
Wallace Fast pseudorandom generators for normal and exponential variates
RU2680762C1 (ru) Устройство групповой структуры для детектирования групп нулевых и единичных бит и определение их количества
CN1315266C (zh) 产生掩码的设备和方法
Matsumoto et al. Common defects in initialization of pseudorandom number generators
DE60208926T2 (de) Fliessbandkern in einem montgomery-multiplizierer
Dasgupta et al. Cellular automata-based recursive pseudoexhaustive test pattern generator
Dadda Some schemes for fast serial input multipliers
Mrugalski et al. Cellular automata-based test pattern generators with phase shifters
KR100485545B1 (ko) 블럭 인터리브 장치, 블럭 디인터리브 장치, 블럭인터리브 방법 및 블럭 디인터리브 방법
JP5101253B2 (ja) ランダムエラー発生装置、ｍ系列発生回路及びその設計方法
Sunandha et al. Implementation of modified Dual-CLCG method for pseudorandom bit generation
CN102244553A (zh) 一种非归零Turbo码编码参数的盲识别方法
Masuda et al. Dynamical characteristics of discretized chaotic permutations
US20030014451A1 (en) Method and machine for scrambling parallel data channels
Li et al. Sufficient conditions for almost sure stability of jump linear systems
Mrugalski et al. Synthesis of pattern generators based on cellular automata with phase shifters
Gluck et al. A new statistic for the 3𝑥+ 1 problem
Zhao et al. Partial order path technique for checking parallel timed automata
CN116382634B (zh) 伪随机码生成电路、方法
CN112751572B (zh) 四路并行LTE基4Turbo交织地址生成方法
KR100545162B1 (ko) 난수 발생기
Kokosinski et al. Unranking Combinations in Parallel.
CN110633070A (zh) 伪随机数发生器及伪随机数生成方法
Raptis On the intimate association between even binary palindromic words and the Collatz-Hailstone iterations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ANALOG DEVICES, INC.

Free format text: FORMER OWNER: IELLO FLEX CAMBRIDGE CO., LTD.

Effective date: 20070525

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: IELLO FLEX CAMBRIDGE CO., LTD.

Free format text: FORMER NAME OR ADDRESS: UBINETICS LTD

TR01 Transfer of patent right

Effective date of registration: 20070525

Address after: Holland Breda

Patentee after: ANALOG DEVICES, Inc.

Address before: Hertfordshire

Patentee before: Eero Flacks Cambridge Ltd.

ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080606

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080606

Address after: Hsinchu Science Industrial Park, Taiwan

Patentee after: MEDIATEK Inc.

Address before: Holland Breda

Patentee before: Analog Devices, Inc.

CX01 Expiry of patent term

Granted publication date: 20070509

CX01 Expiry of patent term