[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWM545363U - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWM545363U
TWM545363U TW105218008U TW105218008U TWM545363U TW M545363 U TWM545363 U TW M545363U TW 105218008 U TW105218008 U TW 105218008U TW 105218008 U TW105218008 U TW 105218008U TW M545363 U TWM545363 U TW M545363U
Authority
TW
Taiwan
Prior art keywords
heat dissipation
dissipation substrate
package structure
plate body
chip package
Prior art date
Application number
TW105218008U
Other languages
English (en)
Inventor
Ting-An Yang
Original Assignee
Tong Hsing Electronic Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tong Hsing Electronic Industries Ltd filed Critical Tong Hsing Electronic Industries Ltd
Priority to TW105218008U priority Critical patent/TWM545363U/zh
Publication of TWM545363U publication Critical patent/TWM545363U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

晶片封裝結構
本新型是有關於一種晶片封裝結構，特別是指一種具有良好散熱功能的晶片封裝結構。
半導體封裝是一種用於容納、包覆一個或多個半導體晶片的結構，其作用在防止晶片因受到外力或是濕氣引響而造成損壞，也可以用以作為晶片散熱的媒介。
目前有一種四方形平面無引腳封裝結構(Quad Flat NO-Lead package，簡稱為QFN package)，因為該封裝結構沒有設置外側引腳(lead)，所以在包裝、運送以及生產上都不會有引腳損傷(lead damage)的問題，大幅地提高了封裝結構的穩定性。由於該封裝結構散熱效能、電性功能以及品質穩定性都很高，再加上輕、薄、短、小之特性，現在已成為導線架封裝結構(Lead Frame Base Package)的主流。
一般四方形平面無引腳封裝結構用以裝設半導體晶片的散熱基板是外露於封裝結構的下表面，在使用上可以直接焊接至印刷電路板(PCB)上，並且藉由該散熱基板將晶片運作時所產生的熱導至印刷電路板而散出。然而，印刷電路板的導熱能力有限，難以做為封裝結構良好的散熱媒介。
因此，本新型之其中一目的，即在提供一種散熱基板是外露於封裝結構之上表面的晶片封裝結構。
於是，本新型晶片封裝結構在一些實施態樣中，適用於裝設在一電路板上，該晶片封裝結構包含一散熱基板、一設置於該散熱基板的晶片、一設置在該散熱基板及該電路板之間的導線架，以及一包覆該晶片的絕緣封裝層。該散熱基板包括一朝向該電路板的第一面及一相反於該第一面的第二面，該晶片是設置於該散熱基板的第一面。該導線架設置於該散熱基板及該電路板之間，該導線架包括多個電連接該晶片的引腳，該等引腳電連接該電路板以使該晶片藉由該等引腳電連接該電路板。該絕緣封裝層包覆該晶片，及該散熱基板與該導線架之一部分而使該散熱基板的第二面之部分與導線架之該等引腳之部分裸露出該絕緣封裝層。
在一些實施態樣中，該散熱基板的材質為金屬。
在一些實施態樣中，該散熱基板包括一陶瓷板體及一結合於該陶瓷板體的第一金屬層，該陶瓷板體具有一連接該晶片的第一表面及一相反於該第一表面的第二表面，該第一金屬層結合於該陶瓷板體的第二表面以與該第二表面共同形成該散熱基板之第二面。
在一些實施態樣中，該散熱基板之陶瓷板體還具有多個形成於該第一表面且與該晶片電性連接的導電結構，該導線架之該等引腳分別電連接該等導電結構以使該晶片藉由該等導電結構電連接該等引腳。
在一些實施態樣中，該散熱基板還包括多個結合至該陶瓷板體之第二表面的第二金屬層，及多個嵌設於該陶瓷板體內且兩端貫穿該陶瓷板體之第一表面與第二表面的導接線路，該等導接線路的一端連接於該等第二金屬層且另一端連接於部分之該等導電結構。
在一些實施態樣中，該散熱基板的第一金屬層的材質為銅，且該第一金屬層是以共晶鍵合、電鍍方式或是厚膜印刷技術結合於該陶瓷板體之該第二表面。
在一些實施態樣中，該散熱基板之陶瓷板體的材質為氮化鋁或是氧化鋁。
在一些實施態樣中，該散熱基板還包括一設置於該第一金屬層上以供一散熱片貼附的導熱金屬層。
本新型至少具有以下功效：用以裝設晶片的散熱基板是外露於封裝結構的上表面，晶片運作時所產生的熱會導至上表面散出。相較於習知的封裝結構將晶片運作時所產生的熱導至印刷電路板的方式更能有效散除晶片產生的廢熱。
1‧‧‧散熱基板
11‧‧‧第一面
12‧‧‧第二面
13‧‧‧陶瓷板體
131‧‧‧第一表面
132‧‧‧第二表面
133‧‧‧導電結構
14‧‧‧第一金屬層
15‧‧‧第二金屬層
16‧‧‧導接線路
17‧‧‧導熱金屬層
2‧‧‧晶片
3‧‧‧導線架
31‧‧‧引腳
311‧‧‧黏貼面
312‧‧‧連接面
4‧‧‧絕緣封裝層
41‧‧‧上表面
42‧‧‧下表面
7‧‧‧電路板
8‧‧‧膠帶
9‧‧‧散熱片
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
本新型之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是本新型晶片封裝結構的一實施例之製造方法的一步驟流程方塊圖； 圖2至7是該實施例之製造方法的流程示意圖；及圖8是一示意圖，說明該實施例之製造方法的一步驟S5完成時的態樣。
參閱圖1，是本新型晶片封裝結構之一實施例的製造方法，適用於製作一裝設在一電路板7(見圖7)上的晶片封裝結構。以下配合圖2至圖8具體說明本實施例之實施步驟。
參閱圖2、3，步驟S1以及步驟S2：在執行步驟S3之組裝前，要先執行步驟S1、S2以製備、提供一散熱基板1以及一導線架3，並將一晶片2設置在該散熱基板1，該步驟S1與步驟S2沒有特定之執行先後順序關係。該散熱基板1包括相反的一第一面11以及一第二面12、一陶瓷板體13以及一結合於該陶瓷板體13的第一金屬層14。該散熱基板1的陶瓷板體13之材質可以是氮化鋁或是氧化鋁且該散熱基板1具有一連接該晶片2的第一表面131，以及一相反於該第一表面131的第二表面132。該晶片2藉由銀膠黏貼在該陶瓷板體13的第一表面131。該第一金屬層14是以共晶鍵合方式將一金屬箔片結合於該陶瓷板體13之第二表面132，或是透過電鍍方式形成於該陶瓷板體13之第二表面132，以與該陶瓷板體13之第二表面132共同形成該散熱基板1的第二面12。該陶瓷板體13還具有多個形成於該第一表面131且藉由打線接合之方式與該晶片2電性連接的導電結構133。
在本實施例的製造方法中，該散熱基板1還包括多個結合至該陶 瓷板體13之第二表面132的第二金屬層15，以及多個嵌設於該陶瓷板體13內且兩端分別貫穿該陶瓷板體13之第一表面131與第二表面132的導接線路16。該等導接線路16的一端連接於該等第二金屬層15且另一端連接於部分之該等導電結構133，以使該晶片2藉由連接該等導接線路16的導電結構133與該第二金屬層15電性連接。該導線架3包括多個引腳31並且暫時地固定在一膠帶8上，每一引腳31包括一供該膠帶8黏貼之黏貼面311以及一相反於該黏貼面311的連接面312。
參閱圖4，步驟S3：本步驟要進行該散熱基板1與該導線架3之組裝，具體是令該散熱基板1之第一面11朝向下，且於組裝前將該導線架3安置於該散熱基板1的下方，再使該晶片2以及導線架3之該等引腳31連接以形成電性連接。在本實施例的製造方法中該散熱基板1與該導線架3的連接方式是在該陶瓷板體13的導電結構133上點銀膠以及在該等引腳31之連接面312上打上金屬線，再將導電結構133上之銀膠與金屬線接合，以使該散熱基板1連接該導線架3且使該等引腳31與該晶片2電性連接。在組裝完成後，該散熱基板1之第一面11是朝向下而且面對該等導線架3之每一引腳31的連接面312。
參閱圖5，步驟S4：完成該散熱基板1與該導線架3之組裝後，本步驟會形成一包覆該晶片2、該散熱基板1與該導線架3的絕緣封裝層4。待步驟S1、S3中所塗佈的銀膠固化、乾燥後，以流體狀或粉末狀的絕緣材料包覆該晶片2、該散熱基板1與該導線架3，待絕緣材料固結後即形成覆蓋並密封該晶片2的絕緣封裝層4。該絕緣封裝層4用以防禦輻射、水氣、氧氣，以及外力破壞該 晶片2。適用的絕緣材料例如環氧樹脂、聚亞醯胺等，或者一些在固結成形為絕緣封裝層4時不會影響該晶片2性質的矽化物、氧化物等。
參閱圖6、8，步驟S5：本步驟為除膠、磨刷步驟，具體是要去除黏貼於每一引腳31之黏貼面311的膠帶8，並且磨刷該絕緣封裝層4之上表面41，以使每一引腳31之黏貼面311裸露出該絕緣封裝層4之下表面42且使該散熱基板1的第二面12之部分(該第一金屬層14以及該等第二金屬層15)裸露出該絕緣封裝層4之上表面41(見圖8)。由於該散熱基板1是裸露出該絕緣封裝層4之上表面41，該晶片2運作時所產生之廢熱可經由該散熱基板1導出該絕緣封裝層4之外，比起習知晶片封裝結構將廢熱導至電路板散出的方式更能有效散除該晶片2產生的廢熱。
參閱圖7，步驟S6：本步驟是於該散熱基板1鍍覆一導熱金屬層17。該導熱金屬層17是鍍覆在該散熱基板1的第一金屬層14以及第二金屬層15上。在本實施例的製造方法中，還可以在該絕緣封裝層4之上表面41裝設一散熱片9以增進該晶片封裝結構的散熱能力。而該導熱金屬層17可以是錫、錫銀合金，或是化鎳浸金(Electroless Nickel Immersion Gold，簡稱為ENIG)，其作用在於增加該第一金屬層14之機械強度、導熱能力，以及抗腐蝕能力。此外，欲將該晶片封裝結構裝設在該電路板7之前，也須在導線架3之該等引腳31的黏貼面311鍍錫、錫銀合金，或是化鎳浸金，以保護該等引腳31。於該第一金屬層表面以及該等引腳之黏貼面311鍍覆金屬即完成該晶片封裝結構的製作。
在本實施例的製造方法中，該絕緣封裝層4的上表面41與下表面 42都具有電性輸入/輸出(I/O)的電性接點，使用上較具有彈性。但是在其他實施態樣時也可以僅設置輸入/輸出在該絕緣封裝層4之下表面42，於此情形下即不須在該陶瓷板體13之第二表面132設置該等第二金屬層15也無須設置貫穿陶瓷板體13的該等導接線路16。此外，該散熱基板1也可以是單一金屬板，由於金屬材料之熱膨脹係數較陶瓷材料大，所以遇熱時較易膨脹變形而導致結構崩壞。又因陶瓷材料之熱膨脹係數與半導體晶片較為接近，在頻繁冷熱循環下較不會受到應力影響而分離，所以該散熱基板1較佳為使用陶瓷材料。
綜上所述，本新型晶片封裝結構，用以裝設晶片2的散熱基板1是外露於絕緣封裝層4的上表面41，晶片2運作時所產生的熱會導至上表面41散出。比起習知的晶片封裝結構是將晶片運作時所產生的熱導至印刷電路板的方式更能有效散除晶片產生的廢熱，確實能達成本新型之目的。
惟以上所述者，僅為本新型之實施例而已，當不能以此限定本新型實施之範圍，凡是依本新型申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本新型專利涵蓋之範圍內。
11‧‧‧第一面
12‧‧‧第二面
13‧‧‧陶瓷板體
131‧‧‧第一表面
132‧‧‧第二表面
133‧‧‧導電結構
14‧‧‧第一金屬層
15‧‧‧第二金屬層
16‧‧‧導接線路
17‧‧‧導熱金屬層
2‧‧‧晶片
3‧‧‧導線架
31‧‧‧引腳
311‧‧‧黏貼面
312‧‧‧連接面
41‧‧‧上表面
42‧‧‧下表面
7‧‧‧電路板
9‧‧‧散熱片

Claims (8)

  1. 一種晶片封裝結構，適用於裝設在一電路板上，該晶片封裝結構包含：一散熱基板，包括一朝向該電路板的第一面及一相反於該第一面的第二面；一晶片，設置於該散熱基板的第一面；一導線架，設置於該散熱基板及該電路板之間，該導線架包括多個電連接該晶片的引腳，該等引腳電連接該電路板以使該晶片藉由該等引腳電連接該電路板；及一絕緣封裝層，包覆該晶片，及該散熱基板與該導線架之一部分而使該散熱基板的第二面之部分與導線架之該等引腳之部分裸露出該絕緣封裝層。
  2. 如請求項1所述的晶片封裝結構，其中，該散熱基板的材質為金屬。
  3. 如請求項1所述的晶片封裝結構，其中，該散熱基板包括一陶瓷板體及一結合於該陶瓷板體的第一金屬層，該陶瓷板體具有一連接該晶片的第一表面及一相反於該第一表面的第二表面，該第一金屬層結合於該陶瓷板體的第二表面以與該第二表面共同形成該散熱基板之第二面。
  4. 如請求項3所述的晶片封裝結構，其中，該散熱基板之陶瓷板體還具有多個形成於該第一表面且與該晶片電性連接的導電結構，該導線架之該等引腳分別電連接該等導電結構以使該晶片藉由該等導電結構電連接該等引腳。
  5. 如請求項4所述的晶片封裝結構，其中，該散熱基板還包括多個結合至該陶瓷板體之第二表面的第二金屬層，及多個嵌設於該陶瓷板體 內且兩端貫穿該陶瓷板體之第一表面與第二表面的導接線路，該等導接線路的一端連接於該等第二金屬層且另一端連接於部分之該等導電結構。
  6. 如請求項5所述的晶片封裝結構，其中，該散熱基板的第一金屬層的材質為銅，且該第一金屬層是以共晶鍵合、電鍍方式或是厚膜印刷技術結合於該陶瓷板體之該第二表面。
  7. 如請求項6所述的晶片封裝結構，其中，該散熱基板之陶瓷板體的材質為氮化鋁或是氧化鋁。
  8. 如請求項7所述的晶片封裝結構，其中，該散熱基板還包括一設置於該第一金屬層上以供一散熱片貼附的導熱金屬層。
TW105218008U 2016-11-25 2016-11-25 晶片封裝結構 TWM545363U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105218008U TWM545363U (zh) 2016-11-25 2016-11-25 晶片封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105218008U TWM545363U (zh) 2016-11-25 2016-11-25 晶片封裝結構

Publications (1)

Publication Number Publication Date
TWM545363U true TWM545363U (zh) 2017-07-11

Family

ID=60050250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105218008U TWM545363U (zh) 2016-11-25 2016-11-25 晶片封裝結構

Country Status (1)

Country Link
TW (1) TWM545363U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607540B (zh) * 2016-11-25 2017-12-01 Tong Hsing Electronic Industries Ltd Chip package structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607540B (zh) * 2016-11-25 2017-12-01 Tong Hsing Electronic Industries Ltd Chip package structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US6060778A (en) Ball grid array package
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JP5387685B2 (ja) 半導体装置の製造方法
JPH07169882A (ja) モールドされた集積回路パッケージ
JP3724954B2 (ja) 電子装置および半導体パッケージ
TWI292213B (zh)
TWI332694B (en) Chip package structure and process for fabricating the same
KR20010068289A (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWM545363U (zh) 晶片封裝結構
TWI607540B (zh) Chip package structure and manufacturing method thereof
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
JP4626445B2 (ja) 半導体パッケージの製造方法
TWI596678B (zh) 半導體封裝結構及其製作方法
JP2008270684A (ja) 電子装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP5587464B2 (ja) 半導体装置の製造方法
CN212625548U (zh) 一种散热型半导体封装件
JP7473156B2 (ja) 半導体パッケージ
CN110310933A (zh) 半导体装置及半导体装置的制造方法
CN108109973A (zh) 芯片封装结构及其制造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体