[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150039402A - 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법 - Google Patents

외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20150039402A
KR20150039402A KR20130117930A KR20130117930A KR20150039402A KR 20150039402 A KR20150039402 A KR 20150039402A KR 20130117930 A KR20130117930 A KR 20130117930A KR 20130117930 A KR20130117930 A KR 20130117930A KR 20150039402 A KR20150039402 A KR 20150039402A
Authority
KR
South Korea
Prior art keywords
substrate
insulating material
external connection
connection terminal
metal wire
Prior art date
Application number
KR20130117930A
Other languages
English (en)
Inventor
조은정
홍창섭
오규환
이강현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130117930A priority Critical patent/KR20150039402A/ko
Priority to US14/491,906 priority patent/US20150091152A1/en
Publication of KR20150039402A publication Critical patent/KR20150039402A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명의 일 실시예에 따른 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법에 관한 것이다.
외부접속단자부는 내부 절연제, 상기 내부 절연제를 감싸도록 형성된 외부 절연제 및 상기 내부 절연제와 외부 절연제 사이에 형성된 금속선을 포함한다.

Description

외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법{External connection terminal, Semiconductor Package having the External connection terminal and Method of Manufacturing the same}
본 발명은 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근의 전자기기는 휴대폰, 스마트 폰, 타블렛 PC, 노트북 등의 마더보드에는 많은 수의 반도체 칩들이 패키징 되어 최소면적으로 다기능을 수행할 수 있도록 패키징 설계되는 동시에, 초소형화되기 용이한 패키지 구조로 되어 가는 추세에 있다. 이에 따라 반도체칩이 고집적화 되고, 이를 하나의 모듈로 시스템화하고 집적화한 반도체 패키지로 발전되어 가고 있으며 패키지의 크기도 축소되고 있으며, 또한 실장밀도도 고밀도화되어 가고 있다. 패키지의 발전방향이 경박단소만이 아니라 고성능화, 시스템화 됨으로 인해서 다양한 기능을 가진 패키지를 하나의 패키지로 구현하기 위해 여러가지 패키지를 집적화 시키는 방법이 등장하고 있다.
종래 양면패키징 제품에 적용된 기술은 구리핀을 기판의 하면에 솔더링으로 연결하여 패키지의 I/O단자를 구현하는 방법, 하면 몰드후 레이저 드릴을 이용하여 인쇄회로기판 단자까지 몰드를 관통하고 관통홀을 전도성물질로 채워 I/O단자를 구현하는 기술 등이 개발되고 있다. 하지만 이러한 기술을 적용하기 위해서는 복잡한 패키지 공정이 필요하며 이러한 공정에 의해 공차가 발생하게 된다.
일본 공개 특허 공보 2013-58516
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로 패키지 하부에 별도로 형성하여 기판에 부착하는 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 외부접속단자는 내부 절연제, 상기 내부 절연제를 감싸도록 형성된 외부 절연제 및 상기 내부 절연제와 외부 절연제 사이에 형성된 금속선을 포함한다.
상기 절연제 상면부 및 하면부에 금속선이 노출되도록 형성될 수 있다.
상기 금속선은 구리, 알루미늄, 은, 금 일 수 있다.
상기 내부 절연제와 상기 외부 절연제는 서로 다른 물질로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 외부접속단자 제조 방법은 내부 절연제를 준비하는 단계, 상기 내부 절연제에 금속선을 형성하는 단계 및 상기 내부 절연제 및 금속선을 감싸도록 외부 절연제를 형성하는 단계를 포함한다.
상기 외부 절연제를 형성하는 단계 이후에, 상기 절연제 상면부 및 하면부에 상기 금속선이 노출되도록 연마하는 단계를 더 포함할 수 있다.
상기 내부 절연제에 금속선을 형성하는 단계는 코일링을 수행하는 단계일 수 있다.
상기 절연제를 다수개의 유닛으로 잘라내는 단계를 포함할 수 있다.
상기 금속선은 구리, 알루미늄, 은, 금 일 수 있다.
상기 내부 절연제와 상기 외부 절연제는 서로 다른 물질로 이루어 질 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지는 양면 실장용 전극이 형성된 기판, 상기 기판 양면에 실장되는 다수의 전자소자 및 상기 기판 하면 외측에 각각 접합되는 외부접속단자부를 포함하며, 상기 외부접속단자부는 내부 절연제와 외부 절연제 및 상기 절연제 사이에 형성된 금속선을 포함한다.
상기 절연제 상면부 및 하면부에 금속선이 노출되도록 형성될 수 있다.
상기 외부접속단자부에 형성된 솔더볼을 포함할 수 있다.
상기 기판 양면에 실장된 전자소자를 덮도록 기판의 양면에 형성된 몰딩부를 더 포함할 수 있다.
상기 기판 하면에 실장된 전자소자와 외부접속단자부를 덮도록 상기 기판 하면 전체에 몰딩부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은 양면 실장용 전극이 형성된 기판 상면에 다수의 전자소자를 실장하는 단계, 상기 기판 하면에 다수의 전자소자를 실장하는 단계, 상기 기판 하면 외측에 외부접속단자부를 각각 접합하는 단계를 포함하며, 상기 외부접속단자부는 내부 절연제와 외부 절연제 및 상기 절연제 사이에 형성된 금속선을 포함한다.
상기 기판 상면에 전자소자를 실장하는 단계 이후에, 상기 기판 상면에 실장된 전자소자와 기판 상면 전체를 덮도록 기판의 상면에 몰딩부를 형성하는 단계를 더 포함할 수 있다.
상기 기판 하면에 전자소자를 실장하는 단계 이후에, 상기 기판 하면에 실장된 전자소자 전체를 덮도록 기판의 하면에 몰딩부를 형성하는 단계를 더 포함할 수 있다.
상기 외부접속단자부를 각각 접합하는 단계 이전에, 상기 외부접속단자부의 절연제 상면부 및 하면부에 금속선이 노출되도록 연마를 수행하는 단계를 더 포함할 수 있다.
상기 외부접속단자부를 각각 접합하는 단계 이후에, 상기 기판 하면에 실장된 전자소자와 외부접속단자부를 덮도록 상기 기판 하면 전체에 몰딩부를 형성하는 단계를 더 포함할 수 있다.
상기 외부접속단자부에 솔더볼을 형성하는 단계를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일 실시예에 따른 절연제, 이를 이용한 반도체 패키지 및 그 제조 방법은 외부접속단자부의 내부 및 외부 절연물질의 CTE 가 다른 상이한 물질을 사용하여, 열에 의한 변형을 줄이는 효과를 도출할 수 있다.
또한 코일링 방식을 이용하여, 외부접속단자부의 제작을 용이하게 할 수 있다는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 외부접속단자부 구조를 나타낸 입체도이다.
도 2는 본 발명의 일 실시예에 따른 외부접속단자부 구조를 나타낸 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 외부접속단자부 구조를 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지 구조를 내타낸 단면도이다.
도 5내지 도 9는 본 발명의 다른 실시예에 따른 외부접속단자부 제조 방법을 나타낸 공정흐름도이다.
도 10내지 도 15는 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 나타낸 공정흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
외부접속단자부
도 1은 본 발명의 일 실시예에 따른 외부접속단자부 구조를 나타낸 입체도 이다.
도 1에 도시된 바와 같이, 외부접속단자부(1000)는 내부 절연제(210), 상기 내부 절연제(210)를 감싸도록 형성된 외부 절연제(220) 및 상기 내부 절연제(210)와 외부 절연제(220) 사이에 형성된 금속선(200)을 포함한다.
여기서, 상기 절연제(210,220)의 상면부 및 하면부에 상기 금속선(200)이 노출되도록 형성될 수 있다.
또한, 상기 내부 절연제(210)와 외부 절연제(220)는 서로 다른 물질로 이루어 질 수 있는데, 예를 들어, 상기 내부 절연제(210)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 열팽창계수(CTE)가 작은 절연제를 선택하여 사용할 수 있다.
그리고 상기 외부 절연제(220)는 당업계에 공지된 인캡슐레이션에 용이한 물질이면 가능하다. 예를 들어, 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC)일 수 있다.
이때, 열 팽창계수가 작은 내부 절연제(210)를 사용함으로서, 열에 의한 변형이 작아, 제품의 신뢰성을 높일 수 있다.
여기서, 상기 외부 절연제(220)의 열팽창계수(CTE)가 상기 내부 절연제(210)의 열팽창계수(CTE)보다 크더라도, 상기 내부 절연제(210)가 가지는 강성으로 인하여 외부접속단자부 전체 변형을 줄일 수 있다.
여기서, 상기 금속선(200)은 구리, 알루미늄, 은, 금 일 수 있으며, 특별히 이에 한정된 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 외부접속단자부(1000)의 평면도이다.
도 2에 도시된 바와 같이, 상기 외부접속단자부의 상부에 상기 금속선(200)이 노출될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 외부접속단자부(2000)의 평면도이다.
도 3에 도시된 바와 같이, 외부접속단자부(2000)는 내부 절연제(210), 상기 내부 절연제(210)를 감싸도록 형성된 외부 절연제(220) 및 상기 내부 절연제(210)와 외부 절연제(220) 사이에 형성된 금속선(200)을 포함한다.
여기서, 상기 절연제(210,220)의 상면부 및 하면부에 상기 금속선(200)이 노출되도록 형성될 수 있다.
이때, 상기 금속선(200)을 포함하는 내부 절연제(220) 다수개를 덮도록 외부 절연제(220)가 형성될 수 있다.
반도체 패키지
도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 구조 단면도이다.
도 4에 도시된 바와 같이, 외부접속단자부(1000)를 갖는 반도체 패키지(3000)는 양면 실장용 전극이 형성된 기판(100), 상기 기판(100) 양면에 실장되는 다수의 전자소자(300) 및 상기 기판(100) 하면 외측에 각각 접합되는 외부접속단자부(1000)를 포함하며, 상기 외부접속단자부(1000)는 내부 절연제(210)와 외부 절연제(220) 및 상기 절연제 사이에 형성된 금속선(200)을 포함한다.
상기 기판(100)은 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속기판 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 기판(100)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판으로서 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 금속기판으로는 예를 들어, 비교적 저가로 손쉽게 얻을 수 있는 금속 재료일 뿐 아니라, 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다.
또한, 양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.
상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
상기 양극산화층은 절연성을 갖기 때문에, 기판(100)에 회로층 형성을 가능하게 하며, 일반적인 절연층보다 얇은 두께로 형성가능하기 때문에, 방열 성능은 더욱 향상시키는 동시에 박형화를 가능하게 한다.
여기서, 전자소자(300)는 수동소자와 능동소자와 같은 다양한 소자들을 포함하며, 기판에 실장 될 수 있는 소자들이라면 모두 전자소자로 이용될 수 있다.
상기 도면에서는 소자의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 소자가 특별히 한정되지 않고 본 발명의 반도체 소자 내장형 인쇄 회로 기판에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
여기서, 상기 외부접속단자부(1000)의 절연제(210,220) 상면부 및 하면부에 상기 금속선(200)이 노출되도록 형성될 수 있다.
상기 노출된 금속선(200)에 솔더볼(500)이 더 형성될 수 있다.
상기 기판(100) 양면에 실장된 전자소자(300)를 덮도록 기판(100)의 양면에 몰딩부(230,400)가 형성될 수 있다.
상기 몰딩부(230,400)는 몰딩과 기판 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩제 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.
이때, 몰딩부재로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 외부접속단자부의 상기 내부 절연제(210)와 외부 절연제(220)는 서로 다른 물질로 이루어 질 수 있는데, 예를 들어, 상기 내부 절연제(210)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 열팽창계수(CTE)가 작은 절연제를 선택하여 사용할 수 있다.
그리고 상기 외부접속단자부의 상기 외부 절연제(220)는 당업계에 공지된 인캡슐레이션에 용이한 물질이면 가능하다. 예를 들어, 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC)일 수 있다.
이때, 열 팽창계수가 작은 내부 절연제(210)를 사용함으로서, 열에 의한 변형이 작아, 제품의 신뢰성을 높일 수 있다.
여기서, 상기 외부 절연제(220)의 열팽창계수(CTE)가 상기 내부 절연제(210)의 열팽창계수(CTE)보다 크더라도, 상기 내부 절연제(210)가 가지는 강성으로 인하여 외부접속단자부 전체 변형을 줄일 수 있다.
여기서, 상기 금속선(200)은 구리, 알루미늄, 은, 금 일 수 있으며, 특별히 이에 한정된 것은 아니다.
외부접속단자부 제조 방법
도 5내지 도 9는 본 발명의 일 실시예에 따른 외부접속단자부(1000)의 제조 방법을 나타낸 공정흐름도이다.
도 5에 도시한 바와 같이, 내부 절연제(210)에 금속선(200)을 형성한다.
이때, 상기 금속선(200)을 코일링 방법으로 상기 내부 절연제(210)를 감싸도록 한 방향으로 감아 줄 수 있다.
여기서, 코일링 시 상기 금속선(200)의 간격을 임의로 정할 수 있다.
그리고, 상기 금속선(200)은 구리, 알루미늄, 은, 금 일 수 있으며, 특별히 이에 한정된 것은 아니다.
도 6에 도시한 바와 같이, 상기 금속선(200)이 형성된 상기 내부 절연제(210)을 감싸도록 상기 외부 절연제(220)가 형성될 수 있다.
이때, 상기 내부 절연제(210)와 외부 절연제(220)는 서로 다른 물질로 이루어 질 수 있는데, 예를 들어, 상기 내부 절연제(210)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 열팽창계수(CTE)가 작은 절연제를 선택하여 사용할 수 있다.
그리고 상기 외부 절연제(220)는 당업계에 공지된 인캡슐레이션에 용이한 물질이면 가능하다. 예를 들어, 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC)일 수 있다.
이때, 열 팽창계수가 작은 내부 절연제(210)를 사용함으로서, 열에 의한 변형이 작아, 제품의 신뢰성을 높일 수 있다.
여기서, 상기 외부 절연제(220)의 열팽창계수(CTE)가 상기 내부 절연제(210)의 열팽창계수(CTE)보다 크더라도, 상기 내부 절연제(210)가 가지는 강성으로 인하여 외부접속단자부 전체 변형을 줄일 수 있다.
도 7에 도시한 바와 같이, 상기 절연제(210,220) 상면부 및 하면부에 상기 금속선(200)이 노출되도록 연마를 수행 할 수 있다.
도 8에 도시한 바와 같이, 상기 외부접속단자부를 당업자가 원하는 크기에 따라 다수개의 유닛으로 잘라낼 수 있다.
이때, 상기 유닛의 크기는 다양하게 응용 가능하다.
도 9에 도시한 바와 같이, 상기 외부접속단자를 상부에서 하부로 절단 할 수 있다.
이때, 상기 절단된 크기 및 형태는 다양하게 응용 가능하다.
여기서, 외부접속단자부(100)의 제조 방법은 제작 시 대량 생산에 용이하며, 원하는 크기만큼 잘라 사용할 수 있다는 장점이 있다.
또한, 코일링 방식을 적용함에 따라 공정이 간소화 되고, 공정비용이 절감되는 효과가 있다.
반도체 패키지 제조 방법
도 10 내지 도 15는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법의 공정흐름도이다.
도 10에 도시한 바와 같이, 양면 실장용 전극이 형성된 기판(100)을 준비한 후, 상면에 다수의 전자소자(300)를 실장한다.
상기 기판(100)은 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속기판 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 기판(100)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판으로서 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 금속기판으로는 예를 들어, 비교적 저가로 손쉽게 얻을 수 있는 금속 재료일 뿐 아니라, 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다.
또한, 양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성을 갖는다.
상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
상기 양극산화층은 절연성을 갖기 때문에, 기판(100)에 회로층 형성을 가능하게 하며, 일반적인 절연층보다 얇은 두께로 형성가능하기 때문에, 방열 성능은 더욱 향상시키는 동시에 박형화를 가능하게 한다.
여기서, 전자소자(300)는 수동소자와 능동소자와 같은 다양한 소자들을 포함하며, 기판에 실장 될 수 있는 소자들이라면 모두 전자소자로 이용될 수 있다.
상기 도면에서는 소자의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 소자가 특별히 한정되지 않고 본 발명의 반도체 소자 내장형 인쇄 회로 기판에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
도 11에 도시한 바와 같이, 상기 기판(100) 상면에 실장된 전자소자(300)를 덮도록 몰딩부(400)를 형성할 수 있다.
상기 몰딩부(400)는 몰딩과 기판 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩제 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.
이때, 몰딩부재로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 12에 도시한 바와 같이, 상기 기판(100) 하면에 다수의 전자소자(300)를 실장할 수 있다.
도 13에 도시한 바와 같이, 상기 실장된 다수의 전자소자(300)를 감싸도록 몰딩부(230)을 형성할 수 있다.
도 14에 도시한 바와 같이, 상기 기판(100) 하면 외측에 외부접속단자부를 각각 접합할 수 있다.
여기서, 외부접속단자부(100)는 솔더링, 접합재 또는 이들 두 가지 방법으로 상기 기판(200)과 접합된다.
그리고 솔더링은 예를 들면 Sn-Pb 공정(共晶) 솔더 또는 Sn-Ag-Cu 등의 납 프리 솔더를 사용하는 것이 가능하다. 또한, 솔더링 방식은 금속 마스크를 이용한 솔더 페이스트 도포 공정으로 형성 될 수 있다. 다만 솔더링 방식이 이에 한정되는 것은 아니다.
또한, 상기 외부접속단자부 하단에 솔더볼(500)을 형성할 수 있다.
도 15에 도시한 바와 같이, 상기 기판(100) 하면에 실장된 전자소자(300)와 외부접속단자부를 덮도록 상기 기판(100) 하면 전체에 몰딩부(240)를 형성할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1000, 2000 : 외부접속단자부
3000, 4000 : 반도체 패키지
100 : 기판
200 : 금속선
210 : 내부 절연제
220 : 외부 절연제
230, 240, 400 : 몰딩부
300 : 전자소자
500 : 솔더볼

Claims (21)

  1. 내부 절연제;
    상기 내부 절연제를 감싸도록 형성된 외부 절연제; 및
    상기 내부 절연제와 외부 절연제 사이에 형성된 금속선;
    을 포함하는 외부접속단자부.
  2. 청구항 1에 있어서,
    상기 절연제 상면부 및 하면부에 금속선이 노출되도록 형성된 외부접속단자부.
  3. 청구항 1에 있어서,
    상기 금속선은 구리, 알루미늄, 은, 금 인 외부접속단자부.
  4. 청구항 1에 있어서,
    상기 내부 절연제와 상기 외부 절연제는 서로 다른 물질로 이루어진 외부접속단자부.
  5. 내부 절연제를 준비하는 단계;
    상기 내부 절연제에 금속선을 형성하는 단계; 및
    상기 내부 절연제 및 금속선을 감싸도록 외부 절연제를 형성하는 단계;
    를 포함하는 외부접속단자부 제조 방법.
  6. 청구항 5에 있어서,
    상기 외부 절연제를 형성하는 단계 이후에,
    상기 절연제 상면부 및 하면부에 상기 금속선이 노출되도록 연마하는 단계;
    를 더 포함하는 외부접속단자부 제조 방법.
  7. 청구항 5에 있어서,
    상기 내부 절연제에 금속선을 형성하는 단계는
    코일링을 수행하는 단계;
    를 포함하는 외부접속단자부 제조 방법.
  8. 청구항 5에 있어서,
    상기 절연제를 다수개의 유닛으로 잘라내는 단계;
    를 더 포함하는 외부접속단자부 제조 방법.
  9. 청구항 5에 있어서,
    상기 금속선은 구리, 알루미늄, 은, 금 인 외부접속단자부 제조 방법.
  10. 청구항 5에 있어서,
    상기 내부 절연제와 상기 외부 절연제는 서로 다른 물질로 이루어진 외부접속단자부 제조 방법.
  11. 양면 실장용 전극이 형성된 기판;
    상기 기판 양면에 실장되는 다수의 전자소자; 및
    상기 기판 하면 외측에 각각 접합되는 외부접속단자부;
    를 포함하며, 상기 외부접속단자부는 내부 절연제와 외부 절연제 및 상기 절연제 사이에 형성된 금속선을 포함하는 반도체 패키지.
  12. 청구항 11에 있어서,
    상기 절연제 상면부 및 하면부에 금속선이 노출되도록 형성된 반도체 패키지.
  13. 청구항 11에 있어서,
    상기 외부접속단자부에 형성된 솔더볼;
    을 더 포함하는 반도체 패키지.
  14. 청구항 11에 있어서,
    상기 기판 양면에 실장된 전자소자를 덮도록 기판의 양면에 형성된 몰딩부;
    를 더 포함하는 반도체 패키지.
  15. 청구항 11에 있어서,
    상기 기판 하면에 실장된 전자소자와 외부접속단자부를 덮도록 상기 기판 하면 전체에 형성된 몰딩부;
    를 더 포함하는 반도체 패키지.

  16. 양면 실장용 전극이 형성된 기판 상면에 다수의 전자소자를 실장하는 단계;
    상기 기판 하면에 다수의 전자소자를 실장하는 단계;
    상기 기판 하면 외측에 외부접속단자부를 각각 접합하는 단계;
    를 포함하며, 상기 외부접속단자부는 내부 절연제와 외부 절연제 및 상기 절연제 사이에 형성된 금속선을 포함하는 반도체 패키지 제조 방법.
  17. 청구항 16에 있어서,
    상기 기판 상면에 전자소자를 실장하는 단계 이후에,
    상기 기판 상면에 실장된 전자소자와 기판 상면 전체를 덮도록 기판의 상면에 몰딩부를 형성하는 단계;
    를 더 포함하는 반도체 패키지 제조 방법.
  18. 청구항 16에 있어서,
    상기 기판 하면에 전자소자를 실장하는 단계 이후에,
    상기 기판 하면에 실장된 전자소자 전체를 덮도록 기판의 하면에 몰딩부를 형성하는 단계;
    를 더 포함하는 반도체 패키지의 제조 방법.
  19. 청구항 16에 있어서,
    상기 외부접속단자부를 각각 접합하는 단계 이전에,
    상기 외부접속단자부의 절연제 상면부 및 하면부에 금속선이 노출되도록 연마를 수행하는 단계;
    를 포함하는 반도체 패키지 제조 방법.
  20. 청구항 16에 있어서,
    상기 외부접속단자부를 각각 접합하는 단계 이후에,
    상기 기판 하면에 실장된 전자소자와 외부접속단자부를 덮도록 상기 기판 하면 전체에 몰딩부를 형성하는 단계;
    를 더 포함하는 반도체 패키지 제조 방법.
  21. 청구항 16에 있어서,
    상기 외부접속단자부에 솔더볼을 형성하는 단계;
    를 더 포함하는 반도체 패키지.
KR20130117930A 2013-10-02 2013-10-02 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법 KR20150039402A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130117930A KR20150039402A (ko) 2013-10-02 2013-10-02 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
US14/491,906 US20150091152A1 (en) 2013-10-02 2014-09-19 External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130117930A KR20150039402A (ko) 2013-10-02 2013-10-02 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150039402A true KR20150039402A (ko) 2015-04-10

Family

ID=52739298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130117930A KR20150039402A (ko) 2013-10-02 2013-10-02 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20150091152A1 (ko)
KR (1) KR20150039402A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
CN113113377B (zh) * 2020-01-13 2024-06-11 三星Sdi株式会社 功率半导体器件、包括其的电池系统和车辆

Also Published As

Publication number Publication date
US20150091152A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
US10312184B2 (en) Semiconductor systems having premolded dual leadframes
US20140029201A1 (en) Power package module and manufacturing method thereof
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
US10504857B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
US20180122728A1 (en) Semiconductor packages and methods for forming same
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
KR20150078911A (ko) 반도체 패키지 및 그 제조방법
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
JP2008017540A (ja) 超小型電力変換装置
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
KR100422608B1 (ko) 적층칩패키지
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构
JPH0563113A (ja) 樹脂封止型半導体装置
KR102552424B1 (ko) 반도체 패키지
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
TWM545363U (zh) 晶片封裝結構
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
US10312186B2 (en) Heat sink attached to an electronic component in a packaged device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid