[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5387685B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5387685B2
JP5387685B2 JP2011535253A JP2011535253A JP5387685B2 JP 5387685 B2 JP5387685 B2 JP 5387685B2 JP 2011535253 A JP2011535253 A JP 2011535253A JP 2011535253 A JP2011535253 A JP 2011535253A JP 5387685 B2 JP5387685 B2 JP 5387685B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
semiconductor
rigid material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011535253A
Other languages
English (en)
Other versions
JPWO2011042982A1 (ja
Inventor
央也 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2011042982A1 publication Critical patent/JPWO2011042982A1/ja
Application granted granted Critical
Publication of JP5387685B2 publication Critical patent/JP5387685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージと基板がはんだ層にて接合されてなる、半導体装置の製造方法に関するものである。
近年の電子機器の多機能化、高性能化、小型化にともない、半導体部品のさらなる高密度実装が要求されるようになっており、半導体パッケージの小型化（薄型化）と放熱性向上の双方を如何に実現するかが、当該分野における重要な技術課題の一つとなってきている。そして、このような半導体パッケージとして、CSP(Chip Size Package)やBGAパッケージ(Ball Grid Array)、LGAパッケージ(Land Grid Array)、MCP(Multi Chip Package)やSiP(System in Package)などを挙げることができる。
半導体パッケージの小型化（薄型化）の観点で言えば、電極端子の一部を樹脂中に封止させずにパッケージの底面や側面に露出させ、もってリード線を出さないようにしたリードレスタイプの半導体パッケージが市場に導入されている。
また、半導体パッケージの放熱性の観点で言えば、放熱板の機能を有するダイパッド（放熱性パッド）の一部を樹脂中に封止させずに露出させた構造の半導体パッケージや、別体の放熱板を内蔵する構造の半導体パッケージが市場に導入されている。
放熱性パッドを封止樹脂体から完全に露出させた、もしくはその一部を露出させた構造の半導体パッケージにおいては、別体の放熱板を内蔵する構造のものに比べて、相対的に放熱性が良好であり、発熱量の多い半導体素子を搭載する場合に好適である。
上記するリードレスタイプであり、かつ、放熱性パッドの一部もしくは全部が露出された構造の半導体パッケージが基板に実装されてなる、半導体装置の一実施例を、図７，８に示している。なお、図示例は、放熱性パッドの全部が封止樹脂体から露出された構造、すなわち、封止樹脂体の基板に対向する側面に放熱性パッドが完全に露出した構造の半導体装置を示しており、図７はその縦断面図であり、図８は図７のVIII−VIII矢視図である。
図７，８において、半導体素子ａは、導電性接着剤などのダイボンディング材ｂによって接合された姿勢で、放熱性パッドｃ上に搭載され、電極ｄ１，ｄ２（最外周側がｄ１）と導線ｅによって電気的に接続されている。さらに、半導体素子ａを封止する封止樹脂体ｆの下面に放熱性パッドｃと電極ｄ１、ｄ２が配されて（電極の一部、放熱性パッドの一部が封止樹脂体内に埋設されていてもよい）、半導体パッケージＰが形成される。この半導体パッケージＰにおける、放熱性パッドｃおよび電極ｄ１、ｄ２と、基板ｇとがはんだ層ｈを介して接合されることにより、半導体装置Ｈが形成される。
ところで、図７，８に示されるような従来の半導体装置Ｈにおいては、放熱性パッドｃおよび電極ｄ１、ｄ２と、基板ｇをリフローはんだにて接合する過程において、パッケージＰと基板ｇの双方にリフローはんだ時の熱が作用し、パッケージＰにおいては、組み立てられてから実装されるまでの間にその内部に吸収された水分が気化膨張することが知られている。
また、一般に、基板ｇは、半導体パッケージＰに比して相対的に高剛性であり、かつ、相対的に熱膨張係数が低いこと（したがって、熱変形し難いこと）も知られるところである。
そのため、上記リフローはんだ時においては、高剛性かつ熱膨張の少ない基板ｇに対して、半導体パッケージＰは相対的に低剛性かつ熱膨張が大きいために、たとえば半導体素子ａの領域が基板ｇ側に突であって、該半導体素子ａの領域から離れた電極ｄ１、ｄ２付近が基板ｇに対して反対側に反るような変形モードを呈することとなる。たとえば、図示例のように、その中央位置に半導体素子ａが配され、その外周側に電極ｄ１、ｄ２が配された構造の半導体パッケージＰでは、電極ｄ１、ｄ２のある周縁領域が基板ｇに対して反対側に反る変形モード（図７の一点鎖線）を呈する。
その結果、半導体パッケージＰの外周に配された電極ｄ１、ｄ２と基板ｇを繋ぐとともに、該半導体パッケージＰの構成部材の中でも構造弱部であるはんだ層ｈにせん断力や引張力Ｑが作用して剥離や亀裂が生じ易いという問題、半導体パッケージＰの過度の変形による半導体素子ａと放熱性パッドｃの間の剥離や放熱性パッドｃと封止樹脂体ｆの間の剥離、封止樹脂体ｆに生じ得るクラック、などの問題が顕在化しており、当該技術分野において急務の解決課題の一つとなっている。
ここで、従来の公開技術に目を転じるに、上記する半導体パッケージの反りや、この反りに起因した半導体装置構成部材の破損を防止するべく、半導体装置の厚み中心に放熱板を配し、この中心線に対して線対称となるように、その上下に半導体素子、モールド樹脂、インターポーザー基板をそれぞれ配してなる、半導体パッケージが特許文献１に開示されている。
そして、この半導体パッケージを構成する２つのインターポーザー基板で半導体パッケージの熱膨張係数を代表させ、最終的にこの半導体パッケージがリフローはんだにて接合される実装基板の熱膨張係数と上記半導体パッケージのそれとを近似させることで、半導体パッケージと実装基板の変位量差を低減させる、というものである。
しかし、半導体パッケージをその厚み中心に対して線対称な構成とすることは、製造困難性とこれに起因した製造コスト増が齎されることは理解に易く、さらには、現実的側面からして、そのような上下対称もしくは左右対称の半導体パッケージの汎用性は乏しいと言わざるを得ず、したがって、上記する当該技術分野における解決課題を解消するための現実的かつ有効な方策とは言い難い。
特開２００６−９３６７９号公報
本発明は、上記する問題に鑑みてなされたものであり、半導体パッケージに何等特殊な構造改良を施すことなく、半導体パッケージを基板にリフローはんだにて接合して半導体装置を製造する製造過程に改良を加えることで、半導体パッケージと基板双方の剛性、および熱膨張係数の相違による一方側の相対的に大きな反りや変形、これに起因するはんだ層等の損傷を効果的に抑制することのできる、半導体装置の製造方法を提供することを目的とする。
前記目的を達成すべく、本発明による半導体装置の製造方法は、放熱性パッドと、該放熱性パッド上に搭載された半導体素子と、該放熱性パッドから離れた位置に配されて半導体素子と電気的に繋がれた電極と、少なくとも半導体素子を封止する封止樹脂体と、から半導体パッケージが形成され、放熱性パッドと電極がそれぞれ、はんだ層を介して基板と接合されてなる、半導体装置の製造方法であって、成形型内に、前記電極、前記放熱性パッドおよび前記半導体素子を配して前記封止樹脂体用の樹脂を注入し、該樹脂が硬化する前の未硬化体における前記放熱性パッドとは反対側の側面に剥離膜を配し、該剥離膜における前記未硬化体とは反対側の側面に剛性材を配し、前記未硬化体が硬化して前記封止樹脂体を形成することで半導体パッケージの中間体が製造される、第１の工程、前記成形型から取り出された半導体パッケージの中間体を形成する、前記放熱性パッドおよび前記電極と、前記基板との間に、リフローはんだにて前記はんだ層を形成する、第２の工程、前記剛性材を前記剥離膜から取り外す、第３の工程、からなり、前記剛性材が前記半導体パッケージの中間体に組み込まれていることにより、該半導体パッケージの中間体と前記基板双方の熱膨張係数および剛性が近似されているものである。
本発明の製造方法は、特に、半導体パッケージと基板（回路基板）とをリフローはんだする際の高温雰囲気下において、半導体パッケージと基板双方の剛性と熱膨張係数の相違に起因する該半導体パッケージの反り（たとえば、半導体素子が半導体パッケージの中央に配されている場合には、その中央領域が基板側に突で、電極が配されたその周縁領域が基板に対して反対側に沿った変形モード）、この反りに起因する、特に周縁領域の電極と基板を繋ぐはんだ層に生じ易い剥離や亀裂等を、その製造過程で抑制もしくは抑止することをその主たる目的としている。
そのための製造方法における特徴構成として、第１の工程、すなわち、半導体パッケージを製造する工程において、その構成部材である封止樹脂体（が硬化する前の未硬化体）のうち、基板に対向する側面とは反対側の側面に、半導体パッケージ全体の剛性を高めるための剛性材を仮に取り付けておく、というものである。
半導体パッケージは、半導体素子が適宜の樹脂からなる封止樹脂体で封止され、この一側面に放熱性パッドと電極（外部電極）が配された構成となっているが（これらの一部が封止樹脂体内に埋設されていてもよい）、一般に、この封止樹脂体が半導体パッケージ全体の寸法の多くを占めていることから、半導体パッケージ全体の熱膨張係数や剛性は、この封止樹脂体の有する熱膨張係数や剛性に依拠するところが大きい。
たとえば、封止樹脂体がエポキシ樹脂からなる場合には、その熱膨張係数はおよそ６０ｐｐｍ／Ｋ程度であり、剛性を決定するヤング率は３〜４ＧＰａ程度である。
一方、基板がガラスエポキシ樹脂からなる場合は、その熱膨張係数は１０ｐｐｍ／Ｋ程度であり、そのヤング率は２０ＧＰａ程度であることより、半導体パッケージに比して基板の剛性は極めて高く、熱変形量は極めて少なくなり得るものである。このことは、双方の形成素材によってその乖離の程度が変化するものの、一般的な傾向と捉えてよく、したがって、リフローはんだ過程において、既述する変形モードが生じること、これに起因してはんだ層に剥離や亀裂が生じることは一般的な課題と捉えてよい。
尤も、部材の変形モードを、該部材の熱膨張係数と曲げ剛性で規定しようとする場合には、この曲げ剛性は、ヤング率のみならず、その断面剛性（断面二次モーメントなど）もその決定要因となることから、部材の断面形状や寸法が関与してくることは言うまでもない。
そこで、本発明による製造方法では、半導体パッケージを製造する過程、すなわち、半導体素子やこれを搭載する放熱性パッド、半導体素子と電気的に接続される電極を一体とする封止樹脂体の成形過程において、封止樹脂体用の樹脂が硬化する前段の未硬化体の段階で、このうちの放熱性パッドと反対側の側面（すなわち、後工程ではんだ層を介して接続される基板側の側面とは反対側の側面）に、半導体パッケージの全体に剛性を付与し、かつ、半導体パッケージ全体の熱変形量を抑制するような剛性材を仮に取り付けるものである。なお、ここでいう、半導体パッケージ全体の熱変形量の抑制とは、たとえば、封止樹脂体に比して、高剛性かつ低熱膨張係数の剛性材を半導体パッケージの中間体の構成要素とすることで、高温雰囲気下で相対的に大きく変形しようとする封止樹脂体の変形量をこの剛性材が抑制することにより、半導体パッケージ全体の熱変形量が抑えられることを意味するものである。
たとえば、この剛性材は、基板と同程度の剛性（もしくはヤング率）と熱膨張係数を有する素材や、基板と同一の素材、さらには、基板と同程度の熱膨張係数を有するものの、基板よりも高い剛性（もしくはヤング率）を有する素材、などから形成できる。尤も、この剛性材は、該剛性材が配されてなる半導体パッケージの中間体と、基板との間で、リフローはんだの際の高温雰囲気下において、双方の熱変形量が近似され、かつ、一方側の相対的に大きな熱変形によって他方側に作用する引張力が、それらの間に介在するはんだ層に損傷を与えない程度となるように、半導体パッケージの中間体全体の剛性や熱変形量を調整できるものであれば、その形成素材、寸法、断面形状、平面形状は特に限定されるものではない。
また、「半導体パッケージの中間体と前記基板双方の熱膨張係数および剛性が近似されている」とは、双方の熱膨張係数と剛性が同一となること、および、近い値となること、の双方を含むものであり、この近い値となることに関しては、半導体装置において構造弱部であるはんだ層に剥離や亀裂、割裂などが生じ得ない程度に半導体パッケージの熱変形が抑えられるよう、該半導体パッケージ全体の熱膨張係数と剛性が基板のそれに近くなることを意味するものである。
そして、第２の工程にてはんだ層が形成され、次いで、第３の工程にて上記する剛性材を剥離膜から取り外すことにより、半導体パッケージが形成されると同時に、半導体装置が製造される。
ここで、未硬化体に対して剥離膜が配され、この剥離膜を介して未硬化体に剛性材が配されることで、硬化した封止樹脂体からの剛性材の容易な取り外しが保障される。
なお、この剥離膜は、剛性材との間で剥離性のある、もしくは剥離性に優れた樹脂素材のフィルム、テープ、シートなど、から形成されるものであり、フッ素樹脂、ポリエステルやポリプロピレン、ポリアミドやポリアミドイミドなど、さらにはそれらの表面にフッ素樹脂コーティングが施されたもの、などを挙げることができる。
また、剥離膜を封止樹脂体用の樹脂と同素材の樹脂から形成しておいてもよく、この場合には、封止樹脂体の熱変形に対して剥離膜のそれが追随し易くなり、リフローはんだの際の封止樹脂体の熱変形によって、薄層の剥離膜が破断等することが効果的に抑制される。
また、前記剛性材における剥離膜側の側面に突起が設けてあり、該剛性材を前記未硬化体の側面に配した際に、該突起が未硬化体に埋め込まれる形態の剛性材を適用してもよい。
単数もしくは複数の突起が封止樹脂体内に埋め込まれることで、リフローはんだ過程において半導体パッケージの中間体が変形した際に、剛性材がこの中間体から外れてしまうことを抑制でき、もって、はんだ層の形成過程において、中間体全体に対する剛性材による剛性付与を保障でき、基板に対する中間体全体の過度の熱変形抑制を保障することができる。
さらには、第３の工程で取り外された前記剛性材は、別途の半導体装置を製造する際に転用されるようになっているのが望ましい。
第３の工程終了後に、剛性材は剥離膜を介して封止樹脂体から容易に、しかも、その接着面が損傷されることなく取り外されることから、取り外された剛性材をそのまま、別途の半導体装置の製造に転用することができる。
したがって、上記する剛性材による半導体パッケージ全体の熱変形の抑制と、その転用により、高い歩留まりのもとで、製造コストを削減しながら、品質のよい半導体装置の製造が実現できる。
以上の説明から理解できるように、本発明の半導体装置の製造方法によれば、半導体装置自体に何等の構造的な変更、改良を加えることなく、その製造過程、特に、半導体パッケージを製造する際に、該半導体パッケージ全体の剛性と熱膨張係数を基板のそれに近似させるような剛性材を適用するだけの極めて簡易な製法改良により、製造コストを増加させることなく、半導体パッケージと基板を繋ぐリフローはんだの際の高温雰囲気下における、はんだ層の損傷等の問題を効果的に抑制することができる。
本発明の半導体装置の製造方法を示す第１の工程を説明した模式図である。 図１に続き、第１の工程を説明した模式図である。 図２に続き、第１の工程を説明した模式図である。 第１の工程にて製造された半導体パッケージの中間体を説明した模式図である。 本発明の半導体装置の製造方法を示す第２の工程を説明した模式図である。 本発明の半導体装置の製造方法を示す第３の工程と、製造された半導体装置の一実施の形態を説明した模式図である。 従来の半導体装置の縦断面図であり、半導体パッケージの熱変形モードと、この変形によってはんだ層に引張力が作用していることを説明した図である。 図７のVIII−VIII矢視図である。
１…半導体素子、２１…ダイボンディング層、２２…導線、３…放熱性パッド、４…電極（外部電極）、５…封止樹脂体、５’…未硬化体、６…剥離膜、７…剛性材、７１…突起、１０…半導体パッケージの中間体、１０Ａ…半導体パッケージ、２０…基板、３０…はんだ層
以下、図面を参照して本発明の実施の形態を説明する。なお、図示する半導体装置やその構成部材の縦断面形状、半導体素子や電極の配設位置等は図示例に限定されるものでないこと、半導体装置はさらに、外部ケース内に収容されるものであってもよいこと、は勿論のことである。
図１〜図３は順に、本発明の半導体装置の製造方法を示す第１の工程を説明した模式図であり、図４は、第１の工程にて製造された半導体パッケージの中間体を説明した模式図である。また、図５は、本発明の半導体装置の製造方法を示す第２の工程を説明した模式図であり、図６は、本発明の半導体装置の製造方法を示す第３の工程と、製造された半導体装置の一実施の形態を説明した模式図である。
まず、図１で示すように、成形されるべき封止樹脂体の外形寸法を有する内空を備えた成形型Ｋを用意し、この内部に、放熱性パッド３とこれに搭載される半導体素子１、電極４を収容する。
ここで、たとえばシリコンチップ等からなる半導体素子１は、導電性接着剤などのダイボンディング層２１を介して、たとえば銅やその合金等からなる放熱性パッド３上に固定されており、半導体素子１と電極４は導線２２によって電気的に接続されていて、成形型Ｋへの収容に先んじて、これらの一部もしくは全部が予め一体に組み付けられていてもよい。
なお、図示例では、成形型Ｋの底面に、放熱性パッド３と電極４を位置決め収容する凹溝が設けてあり、この凹溝内に放熱性パッド３、電極４を収容する実施例となっている。したがって、これらが成形型Ｋの凹溝内に収容された姿勢において、これらの上面が成形型の底面と面一となり、後工程で封止樹脂体が成形された際に、これらの全部が封止樹脂体の底面から突出した半導体パッケージが形成されるようになっているが、これらの一部を成形型Ｋの底面より上方に突出させ、封止樹脂体の内部にこの突出した箇所を埋設する構造を形成するものであってもよい。
次いで、図２で示すように、成形型Ｋ内に、封止樹脂体用の樹脂を注入し、その未硬化体５’を形成する。
ここで、この封止樹脂体用の樹脂は特に限定されるものではないが、たとえば、熱硬化性のエポキシモノマー、エポキシオリゴマー、エポキシプレポリマー等のエポキシ化合物と硬化剤とからなる素材などを適用できる。
封止樹脂体の未硬化体５’を形成後、これが硬化する前に、その上面、すなわち、未硬化体５’のうちの放熱性パッド３とは反対側の側面に、剥離膜６を敷設する。
ここで、この剥離膜６は、後工程でこの側面に配される剛性材との間で剥離性のある、もしくは剥離性に優れた素材からなるものであれば特に限定されるものではないが、たとえば、樹脂素材のフィルム、テープ、シートなど、から形成されるものであり、フッ素樹脂、ポリエステルやポリプロピレン、ポリアミドやポリアミドイミドなど、さらにはそれらの表面にフッ素樹脂コーティングが施されたものなどを使用することができる。
次に、未硬化体５’の一側面に剥離膜６を配し、この未硬化体５’が硬化する前に、図３で示すように、その一部に突起７１を備えた剛性材７を、剥離膜６の表面に配し、これを押圧して、突起７１を未硬化体５’に埋め込むようにして、該未硬化体５’、剥離膜６、剛性材７を一体にする。
ここで、未硬化体５’の一側面に剥離膜６を介して配された剛性材７の素材や形状、寸法等は特に限定されるものではないが、少なくとも、後工程の基板とのリフローはんだの際に、半導体パッケージ（の中間体）が基板に比して過度に変形したり、過度に反ることを抑制できるような素材、形状、寸法のものが適用される。たとえば、基板と同程度の剛性（もしくはヤング率）と熱膨張係数を有する素材や、基板と同一の素材、さらには、基板と同程度の熱膨張係数を有するものの、基板よりも高い剛性（もしくはヤング率）を有する素材、などであり、アルミナ等のセラミックス、鉄、鋼、アルミニウムやその合金、ガラスエポキシなどから形成できる。
未硬化体５’が硬化して封止樹脂体５が成形されることで、半導体素子１、放熱性パッド３、電極４と、剥離膜６、剛性材７が封止樹脂体５にて一体化されてなる半導体パッケージの中間体１０が形成される（第１の工程）。なお、図４は、成形型Ｋから取り出された半導体パッケージの中間体１０を示している。
半導体パッケージの中間体１０が製造されたら、次に、該中間体１０を構成する放熱性パッド３および電極４と、基板２０とをリフローはんだにて接合する。
ここで、基板２０（回路基板、配線基板）は、ガラスエポキシや、アルミナ、ジルコニア等のセラミックスなどからなり、一般に、その剛性（ヤング率）は封止樹脂体５よりも高く、その熱膨張係数は封止樹脂体５よりも小さいものである。
基板２０の所定部位に、もしくは電極４や放熱性パッド３にはんだペースト（ボールはんだ等も含む）を配し、２００〜２３０℃程度に調整された炉内ではんだペーストを溶融硬化させることで、図５で示すように、半導体パッケージの中間体１０と基板２０をはんだ層３０を介して接合する（第２の工程）。
この第２の工程、すなわち、リフローはんだの際の高温雰囲気下においては、同図で示すように、基板２０の熱変形量：δ３に比して、剛性材７がない場合の半導体パッケージの中間体１０全体の熱変形量：δ１は相対的に大きくなり、その周縁側では、基板２０に対して反対側に反るような変形モード（反り量：δ２）が生じ得る。
これは、封止樹脂体５が一般的な形成素材であるエポキシ樹脂からなり、基板２０がガラスエポキシ樹脂からなる場合において、エポキシ樹脂の熱膨張係数はおよそ６０ｐｐｍ／Ｋ程度、剛性を決定するヤング率はおよそ３〜４ＧＰａ程度であるのに対して、ガラスエポキシ樹脂の熱膨張係数は１０ｐｐｍ／Ｋ程度、そのヤング率は２０ＧＰａ程度であることに依拠するところがある。
そして、封止樹脂体５、基板２０それぞれの形成素材を変更した場合でも、この熱膨張係数やヤング率の大小傾向には大きな変更がないことが一般的である。
基板２０に対して半導体パッケージの中間体１０が相対的に大きく熱変形し、基板２０に対して反対側に大きく反ることで、基板２０と半導体パッケージの中間体１０を繋ぐはんだ層３０には、該はんだ層３０の有する耐力（せん断耐力、引張耐力など）を超える過度の引張力、せん断力等が作用し、亀裂や剥離等に至り得る。
この現象に対して、図５で示す半導体パッケージの中間体１０では、その上面（封止樹脂体５のうち、基板２０と反対側の側面）に、該中間体１０の全体に剛性を付与し、かつ、封止樹脂体５の過度の熱変形を抑止できる剛性材７が配されていることで、封止樹脂体５が熱変形しようとした際に、この熱変形方向に逆向きのせん断力：Ｓ等を該封止樹脂体５に作用させることができる。その結果、封止樹脂体５の熱変形量：δ１や反り量：δ２が抑制され、はんだ層３０に作用する引張力やせん断力等を、剥離や亀裂が生じない程度に調整することが可能となる。
また、図示する剛性材７は、封止樹脂体５内に埋設された突起７１を有しているため、これがせん断キーの役割を担い、剛性材７が封止樹脂体５から外れてしまうことが効果的に防止される。
はんだ層３０が形成され、半導体パッケージ１０と基板２０の一体ユニットがクーリングされ、その全体の熱変形が収まるとともに、熱収縮を経て常温時の状態となった段階で、剛性材７が封止樹脂体５から取り外され、図６で示すような、半導体パッケージ１０Ａが形成されると同時（剛性材７が存在しないパッケージ構成）に、半導体装置１００が製造される。
剛性材７は、封止樹脂体５に対して直接的にではなく、剥離膜６を介して間接的に取り付けられていたことから、この剛性材７の取り外しは極めてスムースに、しかも、剛性材７の取り付け面を傷めることなく実行できる。
また、この取り外された剛性材７は、別途の半導体装置の製造に転用され、その耐久期間に亘って有効利用が図られるようになっている。
このように、半導体装置の製造過程で、半導体パッケージの全体に剛性を付与し、かつ、封止樹脂体の過度の熱変形を抑制する剛性材を配した後に、該半導体パッケージ（の中間体）と基板とのリフローはんだをおこなうことで、はんだ層をはじめとする、半導体装置の構成部材間における剥離や亀裂等の損傷を効果的に抑制でき、品質に優れた半導体装置を製造することができる。また、この剛性材は何等高価なものでないこと、その転用が図られることで、製造コストの削減にも寄与するものである。
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。

Claims (4)

  1. 放熱性パッドと、該放熱性パッド上に搭載された半導体素子と、該放熱性パッドから離れた位置に配されて半導体素子と電気的に繋がれた電極と、少なくとも半導体素子を封止する封止樹脂体と、から半導体パッケージが形成され、放熱性パッドと電極がそれぞれ、はんだ層を介して基板と接合されてなる、半導体装置の製造方法であって、
    成形型内に、前記電極、前記放熱性パッドおよび前記半導体素子を配して前記封止樹脂体用の樹脂を注入し、該樹脂が硬化する前の未硬化体における前記放熱性パッドとは反対側の側面に剥離膜を配し、該剥離膜における前記未硬化体とは反対側の側面に剛性材を配し、前記未硬化体が硬化して前記封止樹脂体を形成することで半導体パッケージの中間体が製造される、第１の工程、
    前記成形型から取り出された半導体パッケージの中間体を形成する、前記放熱性パッドおよび前記電極と、前記基板との間に、リフローはんだにて前記はんだ層を形成する、第２の工程、
    前記剛性材を前記剥離膜から取り外す、第３の工程、からなり、
    前記剛性材が前記半導体パッケージの中間体に組み込まれていることにより、該半導体パッケージの中間体と前記基板双方の熱膨張係数および剛性が近似されている、半導体装置の製造方法。
  2. 前記リフローはんだの際の高温雰囲気下において、前記半導体パッケージの中間体と前記基板の双方が近似した熱膨張量を呈する、請求項１に記載の半導体装置の製造方法。
  3. 前記剛性材における前記剥離膜側の側面に突起が設けてあり、該剛性材を前記未硬化体の側面に配した際に、該突起が未硬化体に埋め込まれる、請求項１または２に記載の半導体装置の製造方法。
  4. 前記第３の工程で取り外された前記剛性材は、別途の半導体装置を製造する際に転用されるようになっている、請求項１〜３のいずれかに記載の半導体装置の製造方法。
JP2011535253A 2009-10-09 2009-10-09 半導体装置の製造方法 Expired - Fee Related JP5387685B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/067620 WO2011042982A1 (ja) 2009-10-09 2009-10-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011042982A1 JPWO2011042982A1 (ja) 2013-02-28
JP5387685B2 true JP5387685B2 (ja) 2014-01-15

Family

ID=43856475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011535253A Expired - Fee Related JP5387685B2 (ja) 2009-10-09 2009-10-09 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8609465B2 (ja)
EP (1) EP2487710B1 (ja)
JP (1) JP5387685B2 (ja)
CN (1) CN102576682B (ja)
WO (1) WO2011042982A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
DE102012105110A1 (de) * 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
DE102012223982A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
CN106935519B (zh) * 2013-05-03 2020-01-17 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
JP5867465B2 (ja) * 2013-08-22 2016-02-24 Tdk株式会社 磁気センサ
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
JP6489758B2 (ja) * 2014-04-17 2019-03-27 株式会社デンソー 半導体装置
US9449947B2 (en) * 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
JP6409846B2 (ja) * 2016-10-18 2018-10-24 トヨタ自動車株式会社 半導体装置
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
CN108627179A (zh) * 2017-03-17 2018-10-09 南昌欧菲生物识别技术有限公司 传感装置的制造方法
JP7324036B2 (ja) * 2019-04-17 2023-08-09 アルプスアルパイン株式会社 電子機器および製造方法
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
US11562969B2 (en) * 2019-09-12 2023-01-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including reinforced structure
US11462509B2 (en) * 2019-10-29 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with electronic device in cavity substrate and method for forming the same
CN115497836B (zh) * 2022-11-17 2023-05-05 江阴长电先进封装有限公司 半导体封装方法、封装结构及半导体封装用支撑片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252392A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 半導体素子搭載配線基板およびその実装構造
JP2003258153A (ja) * 2002-03-05 2003-09-12 Nec Corp 半導体パッケージの実装構造
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01208847A (ja) * 1988-02-17 1989-08-22 Matsushita Electric Ind Co Ltd 集積回路装置
JP2000031314A (ja) 1998-07-08 2000-01-28 Denso Corp バンプを備えたｃｓｐ及びその実装構造
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JP2005026518A (ja) * 2003-07-03 2005-01-27 Toshiba Corp 半導体装置、電子回路装置および半導体装置の実装方法
WO2005078789A1 (en) * 2004-01-13 2005-08-25 Infineon Technologies Ag Chip-sized filp-chip semiconductor package and method for making the same
JP4626445B2 (ja) 2004-08-24 2011-02-09 ソニー株式会社 半導体パッケージの製造方法
CN101124857B (zh) * 2005-02-15 2011-11-16 富士通株式会社 封装安装模块和封装基板模块
JP2006269966A (ja) 2005-03-25 2006-10-05 Toyota Industries Corp 配線基板およびその製造方法
TWI287275B (en) * 2005-07-19 2007-09-21 Siliconware Precision Industries Co Ltd Semiconductor package without chip carrier and fabrication method thereof
TWI337387B (en) * 2007-04-20 2011-02-11 Chipmos Technologies Inc Leadframe for leadless package, package structure and manufacturing method using the same
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252392A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 半導体素子搭載配線基板およびその実装構造
JP2003258153A (ja) * 2002-03-05 2003-09-12 Nec Corp 半導体パッケージの実装構造
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Also Published As

Publication number Publication date
WO2011042982A1 (ja) 2011-04-14
EP2487710A1 (en) 2012-08-15
CN102576682A (zh) 2012-07-11
JPWO2011042982A1 (ja) 2013-02-28
US8609465B2 (en) 2013-12-17
US20120231584A1 (en) 2012-09-13
EP2487710A4 (en) 2014-07-23
EP2487710B1 (en) 2015-11-25
CN102576682B (zh) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5387685B2 (ja) 半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP5543086B2 (ja) 半導体装置及びその製造方法
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
JP2008078367A (ja) 半導体装置
JP5980566B2 (ja) 半導体装置及びその製造方法
JP2011077108A (ja) 半導体装置
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP2006100752A (ja) 回路装置およびその製造方法
JP2012015225A (ja) 半導体装置
JP2014107554A (ja) 積層型半導体パッケージ
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
US20040173903A1 (en) Thin type ball grid array package
JP4626445B2 (ja) 半導体パッケージの製造方法
JP2004335624A (ja) 半導体モジュール
JP5267540B2 (ja) 半導体装置
JP5058731B2 (ja) 半導体装置とその製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP7473156B2 (ja) 半導体パッケージ
JP2006228932A (ja) 半導体パッケージ
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP2012089579A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

LAPS Cancellation because of no payment of annual fees